DE1090268B - Circuit arrangement for connecting any of the existing input lines with an output line leading to a central switching element - Google Patents

Description

In der bisher gebräuchlichen Wählvermittlungstechnik sind Wähler, Koordinatenschalter und Relaisgruppen bekannt, mit denen man Eingangsschaltungen für zentrale Anlageteile aufbauen kann. Derartige elektromechanische Bauelemente arbeiten jedoch sehr langsam. Demgegenüber läßt die hier angegebene Schaltung mit elektronischen Bauelementen sehr hohe Schaltgeschwindigkeiten zu.In the previously used switching technology are known voters, coordinate switches and relay groups with which one input circuits for central parts of the system. However, such electromechanical components work very well slow. In contrast, the circuit specified here with electronic components can be very high Switching speeds too.

In der elektronischen Wählvermittlungstechnik braucht man häufig Schaltungen, die eine beliebige von η vorhandenen Eingangsleitungen über eine gemeinsame Ausgangsleitung mit einem zentralen Schaltglied verbinden können. Eine solche Verbindung soll so lange bestehenbleiben, bis sie durch ein Schlußsignal aufgetrennt wird. Doppelbelegungen der Ausgangsleitung müssen sicher vermieden werden. Insbesondere soll die zur Herstellung einer Verbindung benötigte Zeit sehr kurz im Verhältnis zur Länge eines folgenden Informationsimpulses sein. Außerdem soll eine solche Eingangsschaltung gegen die im Vermittlungsbetrieb unvermeidlichen Störimpulse unempfindlich sein und nur durch die Nutzimpulse umgeschaltet werden können.In the electronic Wählvermittlungstechnik one often needs circuits that any can be connected via a common output line to a central switching element one of η existing input lines. Such a connection should remain in place until it is disconnected by a final signal. Double assignments of the output line must be avoided. In particular, the time required to establish a connection should be very short in relation to the length of a subsequent information pulse. In addition, such an input circuit should be insensitive to the interference pulses that are unavoidable in switching operations and should only be able to be switched by the useful pulses.

Alle aufgeführten Forderungen werden durch die erfindungsgemäße Schaltungsanordnung mit verhältnismäßig kleinem Aufwand erfüllt. Die Schaltungsanordnung nach der Erfindung besteht aus einer der Zahl der Eingangsleitungen η entsprechenden Anzahl von bistabilen Kippstufen, die in an sich bekannter Weise aus jeweils zwei abwechselnd leitenden Iransistoren aufgebaut sind. Das Kennzeichen der Schaltungsanordnung gemäß der Erfindung besteht darin, daß das Kollektorpotential der im Ruhezustand nicht leitenden ersten Transistoren über je eine Diode auf je ein UND-Gatter wirkt, welches außerdem von den Impulsen der ankommenden Wählinformation beaufschlagt wird, dem ein allen Kippstufen gemeinsames ODER-Gatter nachgeschaltet ist. Weiter ist das Kollektorpotential aller im Ruhezustand leitenden zweiten Transistoren über je eine Diode auf ein gemeinsames UND-Gatter geschaltet, dessen Ausgang für jede Eingangsleitung über je einen Widerstand und je eine Diode mit der Basis des jeweils zweiten Transistors verbunden ist. Endlich sind die Basisanschlüsse der ersten Transistoren über je eine Diode mit einer gemeinsamen Rückschalteleitung verbunden.All of the requirements listed are met with relatively little effort by the circuit arrangement according to the invention. The circuit arrangement according to the invention consists of a number of bistable multivibrators corresponding to the number of input lines η , which are constructed in a manner known per se from two alternately conducting transistors. The characteristic of the circuit arrangement according to the invention is that the collector potential of the first transistors, which are not conductive in the quiescent state, acts via a diode each on an AND gate, which is also acted upon by the pulses of the incoming selection information, to which an OR gate common to all flip-flops Gate is connected downstream. Furthermore, the collector potential of all the second transistors, which are conductive in the idle state, is connected via a diode to a common AND gate, the output of which is connected to the base of the respective second transistor via a resistor and a diode for each input line. Finally, the base connections of the first transistors are each connected to a common switch-back line via a diode each.

Der Vorteil der Schaltungsanordnung gemäß der Erfindung besteht darin, daß sie bei geringen Schaltleistungen hohe Schaltgeschwindigkeiten zuläßt und nur bekannte Bauelemente enthält. Außerdem ist der Aufwand an Bauelementen verhältnismäßig gering. Für η Eingangsleitungen benötigt man außer den η in bekannter Weise aufzubauenden bistabilen Kippstufen 4-w Dioden und n+2 Widerstände.The advantage of the circuit arrangement according to the invention is that it allows high switching speeds with low switching powers and contains only known components. In addition, the cost of components is relatively low. For η input lines, apart from the η , bistable multivibrators, 4-w diodes and n + 2 resistors are required.

SchaltungsanordnungCircuit arrangement

zur Verbindung einer beliebigento connect any

von η vorhandenen Eingangsleitungenof η existing input lines

mit einer zu einem zentralen Schaltglied führenden Ausgangsleitungwith an output line leading to a central switching element

Anmelder:
Siemens & Halske Aktiengesellschaft,Applicant:
Siemens & Halske Aktiengesellschaft,

Berlin und München,Berlin and Munich,

München 2, Wittelsbacherplatz 2,Munich 2, Wittelsbacherplatz 2,

und Standard Elektrik Lorenzand standard electrical system Lorenz

Aktiengesellschaft,Corporation,

Stuttgart-Zuffenhausen,Stuttgart-Zuffenhausen,

Hellmuth-Hirth-Str. 42Hellmuth-Hirth-Str. 42

Dt.-Ing. Hans Gillert, Darmstadt,
ist als Erfinder genannt wordenGerman engineer Hans Gillert, Darmstadt,
has been named as the inventor

Bei einer Ausführungsform der Erfindung wirken der Belegungsimpuls und die Wählinformation über die gleiche Eingangsleitung auf die Kippstufen ein.In one embodiment of the invention, the occupancy pulse and the dialing information have an effect the same input line to the flip-flops.

Bei einer weiteren Ausführungsform wirkt der Belegungsimpuls über eine erste Eingangsleitung auf das Basispotential des im Ruhezustand leitenden Transistors ein; die Wählinformation gelangt über eine weitere gesonderte Eingangsleitung auf das die Durchschaltung bewirkende UND-Gatter.In a further embodiment, the occupancy pulse acts on the via a first input line Base potential of the transistor conducting in the idle state; the dialing information comes via a further separate input line to the AND gate causing the connection.

Im nachfolgenden wird die Erfindung an Hand zweier die beiden Ausführungsbeispiele darstellenden Figuren näher erläutert.In the following, the invention is illustrated by means of two examples of the two embodiments Figures explained in more detail.

Fig. 1 zeigt eine Ausführungsform, bei der der erste Impuls der Wählinformation selbst den Weg zum Ausgang durchschaltet, also gleichzeitig als Belegungsimpuls dient;Fig. 1 shows an embodiment in which the first pulse of the dialing information itself the path to Output switches through, so it serves as an occupancy pulse at the same time;

Fig. 2 unterscheidet sich von der Schaltungsanordnung der Fig. 1 hauptsächlich dadurch, daß der Belegungsimpuls und die Wählinformation getrennte Wege durchlaufen und daß für jede Kippstufe eine getrennte Rückschaltemöglichkeit vorgesehen ist.Fig. 2 differs from the circuit arrangement of FIG. 1 mainly in that the occupancy pulse and the selection information pass through separate paths and that one for each flip-flop separate switch-back option is provided.

In Fig. 1 sind mit F₁ bis F_n eine Reihe bistabiler Kippstufen (Flip-Flops) dargestellt, die im wesentlichen aus jeweils zwei abwechselnd leitenden Transistoren T, T bestehen. Da alle Kippstufen gleich auf-In Fig. 1 with F ₁ to F _n, a series of bistable trigger stages (flip-flops) are shown, each consisting essentially of two alternately conductive transistors T, T. Since all tilt levels are the same

009610/97009610/97

gebaut sind, ist nur die erste Kippstufe F₁ mit Bezugszeichen versehen und soll anschließend erläutert werden. Die nach dem Prinzip des bistabilen Multivibrators nach EccTers^=-~f~ordan arbeitenden Kippstufen sind symmetrisch aufgebaut; für einander entsprechende Schaltelemente wurde das gleiche Bezugszeichen gewählt. Zur Unterscheidung der den einzelnen Transistoren der Kippstufe zugeordneten Schaltelemente wurden die zum rechten Transistor T gehörenden Bezugszeichen mit einem Strich versehen. Die Widerstände W₁ und W₂ bzw. W₁ und W₂ bilden je einen Spannungsteiler für das Basispotential. In der für beide Emitter gemeinsamen Zuleitung liegt ein durch einen Kondensator C₁ überbrückter Widerstand W₃, welcher eine Stabilisierung der Schaltung gegen Temperatureinflüsse bewirkt. Die Widerstände W± bzw. W^ stellen die Lastwiderstände der Transistoren T bzw. T dar. Um zu verhindern, daß Störimpulse von den Ausgängen her über die den Kollektor jedes Transistors mit der Basis des anderen Transistors verbindenden Rückkopplungskondensatoren C₂ bzw. C₂ ungewollte Umschaltungen hervorrufen, sind die Last wider stände W_i bzw. W_i durch einen über eine Diode D₁ bzw. D₁ parallel geschalteten Widerstand W₅, W₅ zu einem stromrichtungsabhängigen Spannungsteiler ergänzt. Dadurch wird z. B. die Diode D₁ beim Stromfluß im zugehörigen Lastwiderstand so vorgespannt, daß sie den Eingang B₁ des über den Rückkopplungskondensator C₂ angekoppelten linken Transistors T gegen Störimpulse verriegelt, die eine ungewollte Umschaltung des linken Transistors T hervorrufen könnten. Die gleiche Wirkung haben die entsprechenden Schaltelemente £F₄, W₅, D₁ in bezug auf den Transistor T. Die von den beiden Eingängen B₁ bzw. B₁ zu den Basiselektroden führenden Dioden D₂ bzw. O₂ dienen ebenfalls zur Entkopplung gegen Störimpulse. Die im vorstehenden beschriebene Kippstufe F₁ hat ersichtlich zwei_ Eingänge U₁ und B₁ und zwei Ausgänge A₁ und A₁, die derart mit verschiedenen Gattern gekoppelt sind, daß nur der erste Impuls, der auf einen der Eingänge aufläuft, auf das an dem Ausgang angeschlossene zentrale Schaltglied durchgeschaltet wird und daß gleichzeitig alle übrigen Kippstufen der Schaltungsanordnung gegen später auf anderen Eingängen eintreffende Belegungsimpulse gesperrt werden. Außerdem muß nach Durchlaufen einer Wählinformation das zentrale Schaltglied wieder schnellstens freigeschaltet werden, um nachfolgende Belegungen zu ermöglichen. Hierzu ist an jedem Eingang B₁ bis B_n der η Kippstufen je ein UND-Gatter U₂₁ bis U_2n vorgesehen, das jeweils aus zwei Dioden D₃ und D₄ und einem Widerstand W_e besteht. Jeder Eingang B₁ ist außerdem über einen Koppelkondensator C₃ mit dem Basiskreis des Transistors T verbunden. Allen η Kippstufen gemeinsam ist ein weiteres UND-Gatter U₁, bestehend aus Dioden D₅₁ bis D_5n und einem Widerstand W₇, zugeordnet. An die Eingänge B₁ bis B_n ist eine gemeinsame Rückschalteleitung R über einen Kondensator C₄ und einen Widerstand W₈ angeschlossen. Vom Ausgang des gemeinsamen UND-Gatters U₁ führt jeweils ein Widerstand W₉ zum Basiskreis des linken Transistors T jeder Kippstufe. Hinter den UND-Gattern U₂₁ bis U_2n liegt ein' gemeinsames ODER-Gatter O₁ mit einem Widerstand W₁₀ und Dioden D₆₁ bis !^„.DieWirkungsweise dieser Schaltungsanordnung ist nun folgende: Die Ruhelage der in Fig. 1 dargestellten bistabilen Kippstufen möge dadurch gekennzeichnet sein, daß alle links gezeichneten Transistoren T der bistabilen Kippstufen sich im leitenden Zustand befinden, während die rechts gezeichneten Transistoren T jeweils gesperrt sind. Demzufolge liegen die über die Diode D₁ mit dem Kollektor des gesperrten rechten Transistors T in Verbindung stehenden Schaltpunkte, die je einen Ausgang A₁ bis A_n der bistabilen Kippstufen darstellen, auf niedrigem Potential, und die jeweils von dem Potential der Eingangsleitung E₁ bis E_n und dem Potential des Ausgangs A₁ bis A_n gesteuerten UND-Gatter JJ₂₁ bis U_2n sind zunächst gesperrt. Dieser Zustand besteht bei allen Kippstufen P₁ bis F_n. are built, only the first flip-flop F _{1 is provided} with reference numerals and will be explained below. The flip-flops, which work according to the principle of the bistable multivibrator according to EccTe rs ^ = - ~ f ~ or dan, are constructed symmetrically; the same reference numerals have been chosen for corresponding switching elements. To distinguish the switching elements assigned to the individual transistors of the flip-flop, the reference numerals belonging to the transistor T on the right have been provided with a prime. The resistors W ₁ and W ₂ or W ₁ and W ₂ each form a voltage divider for the base potential. In the feed line common to both emitters there is a resistor W _{3 bridged by a capacitor C 1} , which stabilizes the circuit against temperature influences. The resistors W ± and W ^ represent the load resistances of the transistors T and T , respectively. To prevent interference pulses from the outputs via the feedback capacitors C ₂ and C _{2 connecting the collector of each transistor to the base of the other transistor} Cause switchings, the load resistances W _i and W _{i are} supplemented by a resistor W ₅ , W ₅ connected in parallel via a diode D ₁ or D ₁ to form a current-direction-dependent voltage divider. This z. B. the diode D ₁ is biased during the flow of current in the associated load resistor so that it locks the input B ₁ of the left transistor T coupled via the feedback _{capacitor C 2} against glitches that could cause the left transistor T to switch unintentionally. The corresponding switching elements £ F ₄ , W ₅ , D ₁ have the same effect with respect to the transistor T. The diodes D ₂ and O ₂ leading from the two inputs B ₁ and B ₁ to the base electrodes also serve to decouple against Glitches. The flip-flop F ₁ described above has two_ inputs U ₁ and B ₁ and two outputs A ₁ and A ₁ , which are coupled to different gates that only the first pulse that runs on one of the inputs on the Output connected central switching element is switched through and that at the same time all other flip-flops of the circuit arrangement are blocked against occupancy pulses arriving later on other inputs. In addition, after a selection information has passed through, the central switching element must be activated again as quickly as possible in order to enable subsequent assignments. For this purpose, an AND gate U ₂₁ to U _{2n is} provided at each input B ₁ to B _{n of} the η flip-flops, each of which consists of two diodes D ₃ and D ₄ and a resistor W _e . Each input B ₁ is also connected to the base circuit of the transistor T via a coupling capacitor C _3. A further AND gate U ₁ , consisting of diodes D ₅₁ to D _5n and a resistor W ₇ , is assigned to all η flip-flops. A common reset line R is connected to the inputs B ₁ to B _n via a capacitor C ₄ and a resistor W ₈ . A resistor W ₉ leads from the output of the common AND gate U ₁ to the base circuit of the left transistor T of each trigger stage. Behind the AND gates U ₂₁ to U _2n is a 'common OR gate O ₁ with a resistor W ₁₀ and diodes D ₆₁ to! ^ ". The mode of operation of this circuit arrangement is as follows: may be characterized in that all the transistors T of the bistable flip-flops shown on the left are in the conductive state, while the transistors T shown on the right are each blocked. As a result, the switching points connected via the diode D ₁ to the collector of the blocked right transistor T , each representing an output A ₁ to A _{n of} the bistable multivibrators, are at low potential, and each is at the potential of the input line E ₁ to E _n and the potential of the output A ₁ to A _n controlled AND gates JJ ₂₁ to U _2n are initially blocked. This state exists with all flip-flops P ₁ to F _n .

Die den anderen Ausgang A₁ bis A_n der Kippstufen darstellenden Schaltpunkte liegen dagegen auf hohem Potential, so daß auch das UND-Gatter U₁ hohes Potential annimmt.The switching points representing the other output A ₁ to A _{n of} the multivibrators are, on the other hand, at a high potential, so that the AND gate U _{1 also} assumes a high potential.

Gelängt jetzt ein Belegungsimpuls auf eine der Eingangsleitungen, z. B. auf E₁, so wird die zugehörige bistabile Kippstufe F₁ durch die Vorderflanke des Impulses umgesteuert. Nunmehr ist bei der Kippstufe F₁ der rechte Transistor T leitend und der linke Transistor T gesperrt. Der Schaltpunkt des Ausgangs A₁ nimmt hohes Potential an, und dieses öffnet das UND-Gatter U₂₁. Die Wählinformation kann dann ungehindert über das UND-Gatter U₂₁ und das ODER-Gatter O₁ zur gemeinsamen Ausgangsleitung gelangen. Da mit dem Umspringen der Kippstufe F₁ der Ausgang A₁ auf niedriges Potential geschaltet wird, nimmt auch der Ausgang des UND-Gatters U₁ niedriges Potential an, womit auch alle Schaltpunkte G₁ bis G_n jeder Kippstufe auf niedriges Potential gelegt werden, so daß weitere Belegungen nicht möglich sind. Damit ist die Aufgabe der Durchschaltung und Sperrung gegen nachfolgende Belegungsversuche gelöst.If an occupancy pulse is now on one of the input lines, e.g. B. to E ₁ , the associated bistable multivibrator F ₁ is reversed by the leading edge of the pulse. Now the right transistor T is conductive and the left transistor T in the trigger stage F ₁ . The switching point of the output A ₁ assumes a high potential, and this opens the AND gate U ₂₁ . The selection information can then reach the common output line unhindered via the AND gate U ₂₁ and the OR gate O _1. Since output A _{1 is switched} to low potential when flip-flop F _{1 changes} , the output of AND gate U ₁ also assumes low potential, which means that all switching points G ₁ to G _{n of} each flip-flop are also set to low potential, see above that further assignments are not possible. This solves the task of switching through and blocking subsequent attempts at occupation.

Gibt man über die Rückschalteleitung R nach dem Durchgang der Wählinformation ein Schlußsignal auf die Anordnung, so wird die Kippstufe F₁ über die Diode D₂ in ihre Ruhelage zurückgeschaltet. Damit wird die Schaltungsanordnung für neue Belegungen frei gemacht.If a final signal is sent to the arrangement via the switch-back line R after the selection information has passed, the flip-flop F _{1 is switched} back to its rest position via the diode D _2. This frees the circuit arrangement for new assignments.

Die in Fig. 2 dargestellte Anordnung unterscheidet sich gegenüber der oben beschriebenen dadurch, daß Belegungsimpulse und Wählinformation über getrennte Kanäle laufen und Schlußsignale nicht nur über eine gemeinsame Rückschalteleitung, sondern auch direkt zur ausgesteuerten Kippstufe gelangen können. Die Kippstufen F₁ bis F_n mögen sich wieder in der Ruhelage befinden, d. h. alle Ausgänge A₁ bis A_n liegen auf niederem Potential. Die Ausgänge A₁, A₂ bis A_n sowie der Ausgang des UND-Gatters U₁ liegen dagegen auf hohem Potential. Erscheint jetzt z. B. an der Eingangsleitung S₂ ein Belegungsimpuls, so wird die Kippstufe F₂ umgesteuert. Dabei nehmen der Ausgang A₂ und der Ausgang des UND-Gatters U₁ niederes Potential an. Damit werden auch alle Schaltpunkte C₁ bis G_n auf niederes Potential geschaltet, so daß keine weiteren Kippstufen mehr angesteuert werden können. Gleichzeitig wird über den Ausgang A₂ das UND-Gatter U₂₂ geöffnet, so daß die nachfolgende Wählinformation über E,
leitung gelangen kann.The arrangement shown in Fig. 2 differs from that described above in that occupancy pulses and dialing information run over separate channels and final signals can not only reach a common switch-back line, but also directly to the controlled flip-flop. The flip-flops F ₁ to F _n may be in the rest position again, ie all outputs A ₁ to A _n are at low potential. The outputs A ₁ , A ₂ to A _n and the output of the AND gate U ₁ , on the other hand, are at high potential. Now appears z. B. an occupancy pulse on the input line S ₂ , the flip-flop F _{2 is} reversed. The output A ₂ and the output of the AND gate U ₁ assume a low potential. In this way, all switching points C ₁ to G _n are also switched to low potential, so that no further flip-flops can be activated. At the same time, the AND gate U _{22 is} opened via the output A ₂ , so that the following selection information via E,
line can get.

Die umgesteuerte Kippstufe F₂ kann entweder über die allen Kippstufen gemeinsame Rückschalteleitung R oder über den ihr allein zugeordneten Rückschalteeingang R₂ zurückgeschaltet werden. Die Zuführung des Rückschalteimpulses geschieht auch hier über eine Entkopplungsdiode D₇ und ein Differenzierglied C₅, W₁₁. Kehrt die Kippstufe F₂ in ihre Ruhelage zurück, so nimmt der Ausgang von U₁ wieder hohes Potential an, und die Schaltungsanordnung ist für weitere Belegungen frei.The reversed flip-flop F ₂ can either be switched back via the downshift line R common to all flip-flops or via the downshift input R ₂ assigned to it alone. The switch-back pulse is also supplied here via a decoupling diode D ₇ and a differentiating element C ₅ , W ₁₁ . If the flip-flop F ₂ returns to its rest position, the output of U ₁ again assumes a high potential, and the circuit arrangement is free for further assignments.

₂, U₂₂ und O₁ zur Ausgangs- ₂ , U ₂₂ and O ₁ to the exit

Im Gegensatz zu der in Fig. 1 dargestellten Schaltung läßt die in Fig. 2 gezeigte Variante eine Unterbrechung der durchlaufenden Wählinformation zu jedem beliebigen Zeitpunkt zu.In contrast to the circuit shown in FIG. 1, the variant shown in FIG. 2 allows an interruption the scrolling dialing information at any time.

Claims (5)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zur Verbindung einer beliebigen von η vorhandenen Eingangsleitungen mit einer zu einem zentralen Schaltglied führenden Ausgangsleitung, bestehend aus η bistabilen Kippstufen, die aus jeweils zwei abwechselnd leitenden Transistoren aufgebaut sind, dadurch gekennzeichnet, daß das Kollektorpotential der im Ruhezustand nicht leitenden ersten Transistoren (T) über je eine Diode (D₁) auf je ein UND-Gatter (U₂₁) wirkt, welches außerdem von den Impulsen der ankommenden Wählinformation beaufschlagt wird, dem ein allen Kippstufen (F₁ bis F_n) gemeinsames ODER-Gatter (O₁) nachgeschaltet ist, und daß das Kollektorpotential aller im Ruhezustand leitenden zweiten Transistoren (T) über je eine Diode (D₁) auf ein gemeinsames UND-Gatter (U₁) geschaltet ist, dessen Ausgang (A₁ bis A_n) für jede Eingangsleitung (E₁ bis E_n) über je einen Widerstand (W₉) und je eine Diode (D₂) mit der Basis des jeweils zweiten Transistors (T) verbunden ist, und daß die Basisanschlüsse der ersten Transistoren (T) über je eine Diode (D₂) mit einer gemeinsamen Rückschalteleitung (R) verbunden sind.1.Circuit arrangement for connecting any of η existing input lines to an output line leading to a central switching element, consisting of η bistable flip-flops, each made up of two alternately conductive transistors, characterized in that the collector potential of the non-conductive first transistors ( T) via a respective diode (D ₁₎ to a respective AND gate (U ₂₁₎ acts, which is also acted upon by the pulses of the incoming dialing information, which an all flip-flops (F ₁ to F _n) common OR gate (O ₁ ) is connected downstream, and that the collector potential of all conductive in the idle state second transistors (T) is connected via a diode (D ₁ ) to a common AND gate (U ₁ ) , the output (A ₁ to A _n ) for each Input line (E ₁ to E _n ) is connected via a resistor (W ₉ ) and a diode (D ₂ ) to the base of the respective second transistor (T), and that the base flange The first transistors (T) are connected to a common switch-back line (R) via a diode (D ₂ ) each. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lastwiderstände ( bzw. W^ mit den DiodenJD₁ bzw. D₁) und d (W W) i2. Circuit arrangement according to claim 1, characterized in that the load resistors ( or W ^ with the diodes JD ₁ or D ₁ ) and d (WW) i (₄₁ ( ₄₁ ^^ J_{1 1})J _{1 1} ) den Widerständen (W₅ bzw. W₅) einen stromrichtungsabhängigen Spannungsteiler bilden, der die Dioden (D₁ bzw. D₁) so vorspannt, daß vom Ausgang (A₁ bzw. A₁) kommende Störimpulse nicht _über die Rückkopplungskondensatoren (C₂ bzw. C₂) auf den Eingang (B₁ bzw. .B₁) zurückwirken können.the resistors (W ₅ or W ₅ ) form a current-direction-dependent voltage divider, which _{biases the diodes (D 1} or D ₁ ) so that interference pulses coming from the output (A ₁ or A ₁ ) do not pass through the feedback capacitors (C ₂ or . C ₂ ) can act on the input (B ₁ or .B ₁ ). 3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß Belegungsimpuls und Wählinformation über die gleiche Eingangsleitung (E₁ bis E_n) auf die Kippstufen (F₁ bis F_n) einwirken. 3. Circuit arrangement according to Claim 1 and 2, characterized in that the occupancy pulse and dialing information act on the flip-flops (F ₁ to F _n ) via the same input line (E ₁ to E _n ) . 4. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Belegungsimpuls über eine erste Eingangsleitung (S₁ bis S_n) auf das Basispotential des im Ruhezustand leitenden Transistors (T₂) einwirkt und daß die Wählinformation über eine weitere, gesonderte Eingangsleitung (E₁ bis E_n) auf das die Durchschaltung bewirkende UND-Gatter (U₂₁ bis U_2n) geschaltet ist (Fig. 2).4. Circuit arrangement according to claim 1 and 2, characterized in that the occupancy pulse acts via a first input line (S ₁ to S _n ) on the base potential of the transistor (T ₂ ) which is conductive in the idle state and that the selection information is transmitted via a further, separate input line ( E ₁ to E _n ) is connected to the AND gate (U ₂₁ to U _2n ) which causes the connection (FIG. 2). 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß außer einer für alle Kippstufen gemeinsamen Rückschalteleitung (R) je ein besonderer Rückschalteeingang (R₁ bis R_n) über ein Differenzierglied (W₁₁, C₅) vorgesehen ist, welches eine Unterbrechung der durchlaufenden Wählinformation zu jedem beliebigen Zeitpunkt ermöglicht (Fig. 2).5. Circuit arrangement according to claim 4, characterized in that, in addition to a common downshift line (R) for all flip-flops, a special downshift input (R ₁ to R _n ) is provided via a differentiating element (W ₁₁ , C ₅ ) , which interrupts the continuous Allows dialing information at any point in time (Fig. 2). Hierzu 1 Blatt Zeichnungen1 sheet of drawings © 009 610/97 9.60© 009 610/97 9.60