DE1071846B - - Google Patents

Info

Publication number
DE1071846B
DE1071846B DENDAT1071846D DE1071846DA DE1071846B DE 1071846 B DE1071846 B DE 1071846B DE NDAT1071846 D DENDAT1071846 D DE NDAT1071846D DE 1071846D A DE1071846D A DE 1071846DA DE 1071846 B DE1071846 B DE 1071846B
Authority
DE
Germany
Prior art keywords
semiconductor
junction
electrode plate
area
junctions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DENDAT1071846D
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication date
Publication of DE1071846B publication Critical patent/DE1071846B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DEUTSCHES
kl. 21g 11/02
INTERNAT. KL. H Ol 1
PATENTAMT
T16076VIIIc/21g
ANMELDETAG: 3. J A N U A R 1959
BEKANNTMACHUNG
DER ANMELDUNG
UND AUSGABE DER
AUSLEGESCHRIFT: 24. DEZEMBER 1959
Die Erfindung betrifft ein Verfahren zur Herstellung von gewünschten Kapazitäten von pn-Übergängen bei Halbleiteranordnungen durch Verkleinerung der Fläche von bereits im Halbleiterkörper vorhandenen pn-Übergängen.
Das Problem, die .Flächenausdehnung bereits vorhandener pn-Übergänge.,zu reduzieren, taucht, vor allem bei'Halbleitern, auf, deren pn-Übergänge durch Zugabe . entsprechender, Dotierungssubstanzen beim Ziehpjr.ozeß oder durch Eindiffusion von Störstellenmaterial in die.Halbleiteroberfläche hergestellt werden. Um z.B. die Kapazität von pn-Übergängen bei Diffusionsdipden klein und definiert halten zu können, muß die anfänglich, dem Halbleiterquerschnitt entsprechende ,Fläche des. pn-Überganges auf ein vorgegebenes Maß reduziert werden.
Es ist bekannt, von'metallisierten oder mit metallischen Kontakten versehenen Halbleitern Flächenstücke dadurch zu entfernen, daß die nicht zu entfernenden Flächenstücke mit säurebeständigem Material, z. B. Paraffinen oder Wachs, überzogen werden und anschließend der Halbleiter einer Ätzbehandlung unterworfen wird. Diese Verfahrensweise ist insofern umständlich, weil allein zur Durchführung des Ätzprozesses säurebeständiges Material auf die nicht abzuätzenden Teile des Halbleiters aufgebracht und in den meisten Fällen nach der Ätzbehandlung wieder entfernt werden muß.
Demgegenüber besteht die Erfindung darin, daß zunächst ein aus einem durch Ätzmittel nichtangreifbaren Material bestehendes Elektrodenplättchen mit einer Flächenausdehnung gleich der der gewünschten Fläche des pn-Überganges sperrschichtfrei auf eine dem pn-übergang anliegende Oberfläche des Halbleiterkörpers aufgebracht wird und daß danach diese Oberfläche des Halbleiterkörpers so lange geätzt wird, bis der dem Elektrodenplättchen nicht vorgelagerte Teil der Fläche des pn-Überganges weggeätzt ist.
Die nach dem Ätzen noch vorhandene Fläche des pn-Überganges entspricht infolge der Verwendung von durch Ätzmittel nicht angreifbarem Kontaktmaterial sehr weitgehend der Flächenausdehnung des Kontaktplättchens. Es kommt also darauf an, ein der gewünschten Fläche des pn-Überganges flächengleiches Kontaktplättchen zu verwenden.
Das A^erfahren gemäß der Erfindung beruht darauf, daß das auf die Halbleiteroberfläche aufgebrachte Kontaktplättchen eine Abträgung des Halbleitermaterials beim Ätzprozeß nur in dem dem Kontaktplättchen seitlich benachbarten, nicht aber in dem ihm vorgelagerten Bereich zuläßt. Die Ätzflüssigkeit läßt man so lange auf das Halbleitersystem einwirken, bis die unerwünschten Flächen des pn-Überganges durch Ätzen abgetragen sind.
Verfahren zur Herstellung
von gewünschten Kapazitäten
von pn-Übergängen
bei Halbleiteranordnungen
Anmelder: i;
Telefunken G. m. b. H.,
Berlin NW 87, Sickingenstr. 71
Gerhard Grust und Reinhold Kaiser, Ülm/Donäu,
sind als Erfinder genannt worden
Die Erfindung soll an einem Beispiel einer Silizium-Diffusionsdiode näher erläutert werden. Die Figur zeigt einen Halbleiterkörper 1 mit einem ebenen Verlauf 2 des pn-Uberganges, der durch Eindiffusion von Störstellen gewonnen wird, deren Leitfähigkeitstyp dem des Ausgangsmaterials entgegengesetzt ist. Den gleichen Verlauf des pn-Überganges findet man natürlich auch bei gezogenen Kristallen, deren Ausgangsschmelze zur Umwandlung in den anderen Leitfähigkeitstyp entsprechendes Dotierungsmaterial zugesetzt wird.
Kleine Kapazitäten von pn-Übergängen erfordern kleine Flächen von pn-Übergängen. Trotz dieser Forderung ist es aber nicht möglich, den Halbleiterquerschnitt solcher Diffusionsdioden von vornherein so klein zu wählen, wie es für die Fläche des pn-Überganges erwünscht ist, da dies bei den heute üblichen kleinen Abmessungen die erforderliche mechanische Stabilität nicht zuließe. Außerdem soll der Vorwiderstand der Dioden klein sein, was gleichbedeutend mit möglichst großem Querschnitt ist. Eine kapazitätsarme Diode, die gleichzeitig auch im Hinblick auf größere Belastung einen kleinen Vorwiderstand hat, läßt sich aber durch Verjüngung des Querschnitts von der Halbleiteroberfläche bis zum pn-übergang erzielen.
Zu diesem Zweck wird die Halbleiteroberfläche zunächst mit einem Nickelüberzug 3 versehen und auf die zur sperrschichtfreien Kontaktierung der nichtohmschen Elektrode vorgesehene nickelüberzogene Siliziumoberfläche ein Platinplättchen 4 aufgebracht, dessen Größe genau der gewünschten Fläche des pn-Überganges entspricht. Zur Vermeidung mecha-
909 690/465
rüscher Spannungen wird das Platinplättchen 4 zweckmäßig unter Zuhilfenahme eines Weichlotes auf die Nickelschicht 3 aufgelötet.
Nach diesen Verfahrensschritten wird der so vorbehandelte Siliziumkörper in eine Ätzflüssigkeit getaucht und so lange geätzt, bis die unerwünschten Flächen 5 des pn-Überganges abgetragen sind. Da das Platinplättchen 4 von Ätzmitteln üblicher Zusammensetzung nicht angegriffen wird, wird die Abtragung von- Halbleitermaterial in dem dem Platinplättchen vorgelagerten Halbleiterbereich 6 vermieden. Wie die Ätzabtragungen der Figur zeigen, bleibt auf diese Weise eine Fläche 7 des pn-Überganges übrig, die gleich der Fläche des Platinplättchens 4 ist.
Das Verfahren ermöglicht somit die Herstellung beliebiger Flächen von pn-Übergängen, vorzugsweise bei nicht legierten Halbleiteranordnungen allein dadurch, daß das Kontaktplättchen so groß wie die gewünschte Fläche des pn-Überganges gemacht wird und das Kontaktplättchen aus einem Material besteht, welches von Ätzmitteln üblicher Zusammensetzung nicht angegriffen wird. Die Beseitigung der unerwünschten Flächen des pn-Überganges besorgt dann der Ätzprozeß von selbst. Das Verfahren wurde am Beispiel einer Siliziumdiode beschrieben, kann aber natürlich auch bei Transistoren und anderen Halbleiteranordnungen Anwendung finden.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von gewünschten Kapazitäten von pn-Übergängen bei Halbleiteranordnungen durch Verkleinerung der Fläche von bereits im Halbleiterkörper vorhandenen pn-Übergängen, dadurch gekennzeichnet, daß zunächst ein aus einem durch Ätzmittel nichtangreifbaren Material bestehendes Elektrodenplättchen mit einer Flächenausdehnung gleich der der gewünschten Fläche des pn-Überganges sperrschichtfrei auf eine dem pn-Ubergang anliegende Oberfläche des Halbleiterkörpers aufgebracht wird und daß danach diese Oberfläche des Halbleiterkörpers so lange geätzt wird, bis der dem Elektrodenplättchen nicht vorgelagerte Teil der Fläche des pn-Überganges weggeätzt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung von Silizium als Halbleitermaterial vor Aufbringung des sperrschichtfreien Elektrodenplättchens die Halbleiteroberfläche mit einem metallischen Überzug als Zwischenschicht versehen wird, an dem eine Weichlötung gut möglich ist, und daß dann an dem metallischen Überzug das Elektrodenplättchen mit einem geeigneten Weichlot angelötet wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der metallische Überzug der Zwischenschicht aus Nickel besteht.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß 'das Elektrodenplättchen aus Platin oder Platinmetall besteht.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 046 785;
französische Patentschrift Nr. 1 048 471;
USA.-Patentschrift Nr. 2 666 814.
Hierzu 1 Blatt Zeichnungen
DENDAT1071846D 1959-01-03 Pending DE1071846B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3116174X 1959-01-03

Publications (1)

Publication Number Publication Date
DE1071846B true DE1071846B (de) 1959-12-24

Family

ID=8087090

Family Applications (1)

Application Number Title Priority Date Filing Date
DENDAT1071846D Pending DE1071846B (de) 1959-01-03

Country Status (2)

Country Link
US (1) US3116174A (de)
DE (1) DE1071846B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271636A (en) * 1962-10-23 1966-09-06 Bell Telephone Labor Inc Gallium arsenide semiconductor diode and method
US3325702A (en) * 1964-04-21 1967-06-13 Texas Instruments Inc High temperature electrical contacts for silicon devices
US3290570A (en) * 1964-04-28 1966-12-06 Texas Instruments Inc Multilevel expanded metallic contacts for semiconductor devices
US3297921A (en) * 1965-04-15 1967-01-10 Int Rectifier Corp Controlled rectifier having shunted emitter formed by a nickel layer underneath an aluminum layer
US3523222A (en) * 1966-09-15 1970-08-04 Texas Instruments Inc Semiconductive contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE533946A (de) * 1953-12-09
NL207969A (de) * 1955-06-28
BE556337A (de) * 1956-04-03
NL240883A (de) * 1958-07-17
US2930722A (en) * 1959-02-03 1960-03-29 Bell Telephone Labor Inc Method of treating silicon

Also Published As

Publication number Publication date
US3116174A (en) 1963-12-31

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE2909985C3 (de) Verfahren zur Herstellung eines Halbleiter-Glas-Verbundwerkstoffs und Verwendung eines solchen Verbundwerkstoffes
DE1071846B (de)
DE1439737A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1274243C2 (de) Verfahren zur herstellung einer tunneldiode
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung
DE1225766B (de) Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE1952632A1 (de) Verfahren zum Herstellen einer Diffusionszone
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
AT201114B (de) Verfahren zur Herstellung von halbleitenden Vorrichtungen
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE2405067C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1910315C3 (de)
AT218570B (de) Verfahren zur großflächigen Kontaktierung eines einkristallinen Siliziumkörpers
DE1769271B2 (de) Verfahren zum Herstellen einer Festkörperschaltung