DE10392461T5 - Packaging-System für Halbleitervorrichtungen - Google Patents

Packaging-System für Halbleitervorrichtungen Download PDF

Info

Publication number
DE10392461T5
DE10392461T5 DE10392461T DE10392461T DE10392461T5 DE 10392461 T5 DE10392461 T5 DE 10392461T5 DE 10392461 T DE10392461 T DE 10392461T DE 10392461 T DE10392461 T DE 10392461T DE 10392461 T5 DE10392461 T5 DE 10392461T5
Authority
DE
Germany
Prior art keywords
leadframe
attached
chip
plate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392461T
Other languages
English (en)
Inventor
David Chong
Hk Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Inc
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Inc
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Inc, Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Inc
Publication of DE10392461T5 publication Critical patent/DE10392461T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, umfassend:
ein Halbleiterplättchen; und
einen Leadframe, der am Halbleiterplättchen befestigt ist;
wobei das Plättchen und der Leadframe im wesentlichen eingekapselt sind, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft allgemein Verfahren zur Herstellung integrierter Schaltungen (ICs) und Halbleitervorrichtungen und die sich ergebenden Strukturen. Mehr im einzelnen betrifft die Erfindung allgemein das für IC- und Halbleitervorrichtungen verwendete Packaging. Insbesondere betrifft die Erfindung eine gehäuseversehene integrierte Schaltung mit niedrigem Drain/Source-Widerstand, kleinerem Footprint, geringem Profil, ausgezeichneter Packaging-Induktanz, ausgezeichneter thermischer Leistung und einem vereinfachten Herstellungsverfahren.
  • HINTERGRUND DER ERFINDUNG
  • Die Halbleiterverarbeitung baut Hunderte einzelner IC (auch als Halbleiter bezeichnet) -Chips auf einen Wafer. Diese einzelnen Chips werden dann getestet, montiert und für ihre verschiedenen Verwendungen mit Gehäuse versehen. Der Packaging-Schritt kann ein wichtiger Schritt hinsichtlich Kosten und Zuverlässigkeit sein. Der einzelne IC-Chip muß geeignet mit Leitungen (die zu einer externen Schaltungsanordnung führen) verbunden sein und auf solche Weise gehäuseversehen sein, die für die Verwendung in einer größeren Schaltung oder einem elektrischen System zweckmäßig ist.
  • Vor dem Packaging werden die die zahlreichen IC-Chips enthaltenden Wafer von der Seite des Wafers fort von den Chips dünner gemacht. Die Wafer werden dann an einem Klebeband angebracht und gewöhnlich unter Verwendung einer Chip-Schneidesäge in einzelne Chips geschnitten. Die Chips werden dann auf einem Metall-Leadframe oder einem metallisierten Bereich eines isolierenden Substats angebracht. Bei diesem Prozeß wird eine dünne Schicht aus einem Metall (beispielsweise Au, nach Wahl kombiniert mit Ge oder anderen Elementen, um den Metallkontakt zu verbessern) zwischen der Unterseite des Chips und dem Metall-Leadframe/isolierten Substrat angeordnet. Dann kann Wärme (und nach Wahl ein geringer Druck) angewendet werden, um eine legierte Verbindung (Bond) zu bilden, die den Chip fest am Substrat hält.
  • Sobald die Chips durch diesen Prozeß angebracht sind, werden die Chips dann am Leadframe drahtgebondet. Dieses Drahtbonden wird üblicherweise dadurch ausgeführt, daß Verbindungsdrähte von verschiedenen Kontaktpads auf dem IC-Chip an entsprechenden Stützen auf dem Leadframe befestigt werden. Die zum Bonden von Drähten einzeln mit jedem Pad auf dem Chip benötigte Zeit kann mittels mehrerer Verfahren überwunden werden, bei denen gleichzeitiges Bonden verwendet wird, d.h. die Flip-Chip-Lösung. Bei diesem Lösungsweg werden verhältnismäßig dicke Metallhöcker (Bumps) auf dem Kontaktpad abgesetzt, bevor die Chips vom Wafer getrennt werden. Es wird auch ein zusammenpassendes Metallisierungsmuster auf dem Substrat vorgesehen. Nach Trennung vom Wafer wird jeder Chip mit der Oberseite nach unten umgedreht und die Höcker werden geeignet mit dem Metallisierungsmuster auf dem Substrat ausgerichtet. Dann unterstützt Ultraschallbonden oder Lötlegieren die Befestigung jedes Höckers an seinem entsprechenden Metallisierungsmuster auf dem Substrat.
  • Die sich ergebende Vorrichtung wird dann in einem beliebigen geeigneten Medium verpackt, das sie gegen die Umgebung der beabsichtigten Benutzung schützt. In den meisten Fällen bedeutet dies, daß die Vorrichtung gegen Feuchtigkeit, Schmutzstoffe und Korrosion isoliert wird. Die für einen solchen Schutz verwendete Verpackung kann entweder hermetisch-keramisch oder Kunststoff sein. Bei einer Kunststoffverpackung wird der Chip mit Kunstharzmaterialien eingekapselt, üblicherweise Harzen auf Epoxidbasis.
  • 5 und 6 zeigen einen IC-Chip mit einem üblichen Kunststoffgehäuse mit einer Source 201, Gate 202 und Drain 203. Der Chip/Die (Plättchen) 206 ist an dem zentralen Träger 207 des Leadframes befestigt. Der aus geätztem oder gestanztem dünnen Metall (z.B. Fe-Ni oder Kupferlegierungen) hergestellte Frame (Rahmen) umfaßt externe Leitungen 205, und die durch die Bonddrähte 204 gelieferten Verbindungen sind üblicherweise feine Golddrähte. Die Verkapselung 208 wird häufig durch einen Formprozeß bewerkstelligt, bei dem ein Epoxidharz zum Überdecken des Chips und zum Bilden der Außengestalt des Gehäuses zur selben Zeit benutzt wird. Die Außenteile des Leadframes können als Knickflügelleitung oder j-Leitung geformt sein (wie in 6 gezeigt).
  • Derartige Vorrichtungen des Standes der Technik leiden jedoch unter verschiedenen Problemen. Derartige Vorrichtungen haben nämlich einen relativ hohen Drain-Source-Widerstand (RDS(on)), einen großen Footprint, ein hohes Profil, eine geringe Gehäuse-Induktanz, eine unzureichende thermische Leistung und benötigen häufig komplizierte Herstellungsprozesse.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung liefert ein Gehäusesystem für integrierte Schaltungs(IC)-Chips und ein Verfahren zur Herstellung eines solchen Gehäusesystems. Das Verfahren benutzt ein Lötkugel-Flip-Chip-Verfahren zum Anschließen der IC-Chips auf einen Leadframe, der vorgeformte Knickflügelleitungen lediglich auf der Source/Gate-Seite des Chips aufweist. Es wird eine Boschman-Formtechnik für den Verkapselungsprozeß verwendet, wobei freiliegende Steg- und Plättchenunterseiten für eine direkte Verbindung mit einer Leiterplatte gelassen werden. Die Source des Chips des resultierenden verpackten IC-Chips ist direkt mit dem Leadframe mittels Lötkugeln verbunden. Ebenso sind die Drain und Gate des Chips direkt an der Leiterplatte ohne das Erfordernis von Leitungen von der Drainseite des Chips her angebracht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die folgende Beschreibung der Erfindung kann unter Heranziehung der 1, 2A–2C, 3A–3B, 4A–4C und 5–6 verstanden werden, in denen:
  • 1 einen bei einem Aspekt der Erfindung verwendeten IC-Chip veranschaulicht;
  • 2A, B & C ein Packaging-Teilverfahren für einen IC-Chip bei einem Aspekt der Erfindung veranschaulichen;
  • 3A & 3C einen gehäuseversehenen IC-Chip bei einem Aspekt der Erfindung veranschaulichen;
  • 4A, B & C ein Teilverfahren zur Befestigung eines gehäuseversehenen IC-Chips an einer Leiterplatte bei einem Aspekt der Erfindung veranschaulichen; und
  • 5 & 6 herkömmliche gehäuseversehene IC-Chips veranschaulichen.
  • 1, 2A–2C, 3A–3B, 4A–4C und 5-6 veranschaulichen bestimmte Aspekte der Erfindung und sind ein Teil der Darstellung. Zusammen mit der nachfolgenden Beschreibung zeigen und erläutern die Figuren die Prinzipien der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die folgende Beschreibung liefert bestimmte Einzelheiten, um ein vollständiges Verständnis der Erfindung zu verschaffen. Der Fachmann wird jedoch verstehen, daß die Erfindung ohne Verwendung dieser speziellen Details ausgeübt werden kann. Tatsächlich kann die Erfindung ausgeübt werden, indem das veranschaulichte Verfahren und resultierende Produkt modifiziert werden, und kann in Verbindung mit Vorrichtungen und Techniken benutzt werden, die herkömmlich in der Industrie benutzt werden. Wie kurz unten beschrieben wird, kann die Erfindung in der Tat für Packaging-Systeme für Elektronikvorrichtungen angepaßt werden, die andere als nur ICs sind.
  • Der gehäuseversehene IC-Chip der Erfindung hat mehrere Merkmale. Erstens, die Source des IC-Chips ist direkt mit dem Leadframe mittels Lötkugeln verbunden. Zweitens, die Unterseiten der Leitungen und des IC-Chips sind nicht vollständig gekapselt. Drittens, der Drain und das Gate des ICs sind direkt an der Leiterplatte angebracht ohne das Erfordernis von Leitungen von der Drainseite des ICs her.
  • Jedes Verfahren, das einen derartigen gehäuseversehenen IC-Chip bildet, kann bei der Erfindung verwendet werden. Bei einem Aspekt der Erfindung wird das unten beschriebene Verfahren dazu verwendet, einen derartigen gehäuseversehenen IC-Chip zu bilden. Am Anfang werden die verschiedenen IC-Chips als erstes auf einem Wafer hergestellt, von dem Wafer geschnitten und dann getestet. Die einzelnen Chips werden dann an ein Plättchen (Die) gebondet, wie herkömmlich in der Technik bekannt ist (und es wird im folgenden auf den kombinierten Chip und Die als Plättchen 10 Bezug genommen). Während des Herstellungsprozesses und wie in 1 gezeigt ist, wird der IC-Chip mit einer Reihenanordnung von E/A-Punkten 11 hergestellt für die Verbindung der internen Schaltungsanordnung des Chips mit der externen Schaltungsanordnung der elektronischen Vorrichtung, bei der der gehäuseversehene Chip verwendet wird.
  • Diese Anordnung kann unter Verwendung jedes bekannten Prozesses in der Technik verwendet werden, wenn der IC-Chip hergestellt wird.
  • Der Chip wird auch hergestellt, so daß er eine Anzahl von Metallisierungspads 20 enthält, die üblicherweise aus Aluminium (Al) hergestellt sind. Die Pads 20 werden jeweils über den E/A-Punkten 11 mittels irgendeines bekannten Prozesses der Technik gebildet. Diese Metallisierungspads 20 können als Testpads, Höckerpads oder beides dienen. Als nächstes werden die Plättchen 10 mit dem Leadframe mittels irgendeiner in der Technik bekannten Flip-Chip-Technik verbunden, einschließlich des in 2B und 2C veranschaulichten Prozesses. Wie in 2B im einzelnen gezeigt ist, wird als erstes ein Höckerbildungsprozeß ausgeführt, um einen Löthöcker 40 auf jedem Metallisierungspad 20 über dem Halbleiterplättchen 10 zu bilden. Der Löthöcker 40 kann aus irgendeinem in der Technik bekannten lötfähigen Metall hergestellt werden und der Bildungsprozeß der Löthöcker 40 kann wie im Stand der Technik bekannt ausgeführt werden.
  • Die sich ergebende Höckerstruktur wird über dem Halbleiterplättchen 10 wie in 2B gezeigt gebildet. Dann wird diese Höckerstruktur dazu verwendet, das Halbleiterplättchen 10 mit einem Substrat zu bonden, das bei einem Aspekt der Erfindung ein Leadframe 30 ist. Der Leadframe haltert das Plättchen, dient als wesentlicher Teil des E/A-Verbindungssystems und liefert auch eine wärmeleitende Bahn zur Dissipation des Hauptteils der von dem Plättchen erzeugten Wärme. Dieser Bondingprozeß wird durch Ausrichten des Plättchens 10 mit Höckern 40 über dem gewünschten Ort des Leadframes 30 und dann Zusammendrücken des Plättchens 10 und des Leadframes 30 unter Wärme ausgeführt, so daß der Höcker 40 (der bereits am Plättchen 10 befestigt ist) am Leadframe 30 befestigt wird.
  • Vor dem Bondingprozeß wird der Leadframe 30 entweder durch Stanzen oder durch Maskenätzen hergestellt. Der Leadframe ist für ein zusammengeschaltetes metallisiertes Muster kennzeichnend, das aus dem folgenden besteht: einem zentral angeordneten Träger, an dem der das Plättchen enthaltende Chip 10 befestigt ist und von dem sich auch ein Leitungsnetzwerk 35 aus erstreckt. Metallstreifen (nicht gezeigt), die als Dammstäbe wirken, befinden sich zwischen den Leitungen an Stellen, die gegebenenfalls gerade außerhalb des Randes der fertiggestellten Package-Anordnung sind. Während des Kapselungsprozesses unterstützen diese Dammstäbe, es zu verhindern, daß ein Kapselungs-/Vergießmittel aus der Form dringt und auf die Leitungen fließt, wo es später Leitungstrimm- und Formvorgänge nachteilig beeinträchtigen könnte. Zusätzliche Stäbe (nicht gezeigt) können zwischen den Leitungsvorderenden angeordnet sein, um einen Schutz für die Leitungen gegen mechanische Beschädigungen während der Verarbeitung und Handhabung zu liefern. Der Leadframe wird mit einer in der Technik bekannten Knickflügel-Konfiguration hergestellt.
  • Nach dem Ausführen der "Flip-Chip"-Technik ist die sich ergebende Struktur in 2C veranschaulicht. Als nächstes wird diese Struktur dann eingekapselt. Dieses Einkapseln kann durch jeden bekannten Einkapselprozeß ausgeführt werden, bei dem die in 3A und 3B gezeigte Struktur erhalten wird. Beispiele für einen solchen Einkapselprozeß umfassen Vorform-, Nachform- oder Boschman-Formprozesse. Bei dem Vorformen wird als erstes eine Kunststoffbasis geformt; dann wird das Plättchen darauf angeordnet und wird mit der gewünschten E/A-Konfiguration verbunden. Schließlich wird eine separate Kunststoffabdeckung (oder Oberteil) mit der Basis verbunden. Bei dem Nachformen wird der Leadframe mit einem befestigten Plättchen in eine Mehrfachhohlraum-Formspannvorrichtung eingebracht und wird unter Anwendung eines einzigen Formprozesses in einer Form-Zusammensetzung verkapselt.
  • Bei einem Aspekt der Erfindung wird eine Boschman-Formtechnik während des Verkapselungsprozesses verwendet. Bei dieser Technik wird ein Film an der "rückwärtigen" Fläche (oder Seite 37) des Plättchens 10 vor der Verkapselungsprozedur befestigt. Diese rückwärtige Fläche ist die Seite des Plättchens 10, die den Drain und die entsprechende Seite der Leitungen des Leadframes enthält. Der Film wird an den Plättchen durch Auskleiden der Unterseite der Form mit einer Lage des Films befestigt. Die Struktur wird dann in einer Form angebracht und das Verkapselungsmaterial wird in die Form überführt. Über dem Dammstab oder der Leadframe-Fläche wird ein Laminierungswerkzeug angeordnet, um den Leadframe auf dem Film zu laminieren. Die Form wird geschlossen und das Vergießmaterial wird ausgehärtet, um das Verkapselungsmittel 45 zu erzeugen. Die geformte Struktur wird entfernt und der Film dann nach der Verkapselung abgeschält, um die in 3A und 3B gezeigte Struktur zu erhalten. Unter Verwendung dieses Prozesses kann die sich ergebende Struktur hergestellt werden, ohne daß irgendein Klebstoffrest bleibt.
  • Bei der Herstellung ähnlicher Vorrichtungen mittels Formvorgängen ist es wohl erkannt worden, daß bestimmte Nachteile auftraten. Während des Vergießens und der anschließenden Entfernung von überschüssigem Material umschloß das Vergießmittel das Plättchen und auch die Plättchenbonds und erstreckte sich auch entlang der Oberfläche des Plättchenbefestigungs-trägers. Das überschüssige Vergießmittel, das manchmal als Formausblutung bezeichnet wird (d.h. anderes Vergießmittel als das zum Umschließen des Plättchens und der Plättchenbefestigungen erforderliche), muß dann mittels eines anschließenden Prozesses entfernt werden.
  • Ein Verfahren zur Entfernung dieser Formausblutung war die einfache mechanische Aktivität des Abschälens. Wenn das überschüssige Vergießmittel von der Substratoberfläche abgeschält wurde, blieb jedoch etwas von der Formausblutung an der Substratfläche haften, wobei es das Substrat verdrehte und die Substratoberfläche zerriß/zerbrach. Diese Beschädigung an dem gehäuseversehenen Chip kann kosmetisch (d.h. Beeinträchtigung der Substratoberfläche) und/oder funktionell (z.B. Brechen des Substrats; Zerstörung der elektrisch leitenden Linienzüge auf der Substratfläche; Fortreißen der Lötmaske auf der Substratfläche, so daß beispielsweise Kupfer ungewünscht freigelegt wird; und/oder Schwächen oder Brechen der Versiegelung zwischen dem Vergießmittel und der Substratfläche). Durch Verwenden der oben beschriebenen Formtechnik kann jedoch dieses Formausbluten – und die Beschädigung von dessen Entfernung her – vermieden werden.
  • Nach der Verkapselung ist der erhaltene gehäuseversehene Chip der Erfindung in 3A und 3B gezeigt. Wie veranschaulicht ist, enthält der gehäuseversehene IC-Chip 5 freiliegende Anschluß- und Plättchenbodenflächen 22. Diese Flächen werden zur direkten Verbindung (oder Montage) des gehäuseversehenen IC-Chips mit der Leiterplatte einer elektronischen Vorrichtung oder eines Systems verwendet, in dem der gehäuseversehene IC-Chip 5 verwendet wird.
  • Es kann jedes Verfahren zur Anbringung des gehäuseversehenen IC-Chips an einer Leiterplatte einer elektronischen Vorrichtung bei der Erfindung verwendet werden, das eine direkte Verbindung zwischen den offenlegenden Abschnitten des gehäuseversehenen Chips und der Leiterplatte liefert. Beispielsweise kann eine BGA (Ball Grid Array) -Technik verwendet werden. Bei der BGA wird ein gehäuseversehener Chip verwendet, der eine Rückseite umfaßt, an der eine Gitteranordnung von Lötkugeln oder Lötpaste angebracht ist. während des Montageprozesses kann der gehäuseversehene Chip mit einer gedruckten Leiterplatte (PCB – printed circuit board) mittels des Lötmittels mechanisch gebondet und elektrisch gekoppelt werden.
  • 4A–C sind schematische Schnittansichten, die ein Verfahren zum Bonden des gehäuseversehenen Chips mit einer Leiterplatte bei einem Aspekt der Erfindung zeigen. Wie in 4A gezeigt ist, wird dieses Verfahren dazu verwendet, einen gehäuseversehenen Chip 100 mit einer Leiterplatte 110 zu bonden. Der gehäuseversehene Chip 100 wird als erstes mit einer Anzahl von Bond-Pads 101 auf der Rückseite gebildet (auf die nachfolgend als gehäuseseitige Bond-Pads Bezug genommen wird). Die Bond-Pads 101 können durch einen beliebigen, im Stand der Technik bekannten Prozeß gebildet werden. Bei einem Aspekt der Erfindung werden die Bond-Pads an den freiliegenden Abschnitten des gehäuseversehenen Chips 100 gebildet.
  • Die Leiterplatte 110 wird dann mit einer Anzahl von Bond-Pads 111 gebildet (auf die nachfolgend als plattenseitige Bond-Pads Bezug genommen wird). Diese Bond-Pads 111 werden auch mittels einer beliebigen herkömmlichen, in der Technik bekannten Verarbeitung gebildet. Jedes der Bond-Pads 111 wird gebildet, so daß es mit einem der gehäuseseitigen Bond-Pads 101 ausgerichtet ist und diesem zugeordnet ist.
  • Der gehäuseversehene Chip 100 wird dann an der Leiterplatte 110 angebracht. Der erste Schritt besteht darin, eine Lötpastenlage 120 herzustellen (die üblicherweise Pb/Sn umfaßt). Die Lötpaste 120 ist dann zwischen den gehäuseseitigen Bond-Pads 101 und den entsprechenden plattenseitigen Bond-Pads 111 angeordnet. So kann die Lötpaste an der geeigneten Stelle entweder auf dem gehäuseversehenen Chip oder der Leiterplatte vor der Montage angeordnet werden, obwohl sie üblicherweise auf der Leiterplatte angeordnet werden, d.h. auf dem Anschlußflächenmuster (Bond-Pads) der Leiterplatte. Der gehäuseversehene Chip wird dann auf der Leiterplatte angebracht, wobei die beiden Sätze der Bond-Pads ausgerichtet sind.
  • Dann wird durch Erwärmen des Lötmittels 120 bei dessen Schmelzpunkt ein Lötmittelaufschmelzprozeß durchgeführt. Dieser Erwärmungsprozeß schmilzt die Lötkugeln 120 und bewirkt deren Aufschmelzen über den plattenseitigen Bond-Pads 111. Bei diesem Prozeß werden die Lötkugeln 120 sowohl zu den gehäuseseitigen Bond-Pads 101 als auch den plattenseitigen Bond-Pads 111 zur Benetzung gebracht, wodurch das Gehäuse 100 mit der Leiterplatte 110 gebondet wird.
  • Der gehäuseversehene Chip der Erfindung liefert mehrere Vorteile gegenüber anderen bekannten gehäuseversehenen Chips der Technik. Erstens, die gehäuseversehenen Chips der Erfindung haben einen relativ niedrigen Drain/Source-Widerstand. Bei den gehäuseversehenen Chips ist die Source direkt mit dem Leadframe mittels Lötkugeln verbunden. Und da der Drain und die Leitungen des Leadframes direkt auf der Leiterplatte ohne ein dazwischenliegendes Verkapselungs-/Vergießmittel angebracht sind, wird eine kurze elektrische Widerstandsbahn erzeugt.
  • Der zweite Vorteil ist, daß die gehäuseversehenen Chips der Erfindung ein kleinerer Footprint und niedrigeres Profil sind. Bei den gehäuseversehenen Chips werden die Leitungen auf der Drainseite des Gehäuses eliminiert. Ebenso werden das Gate und Drain direkt mit dem Rahmen (Frame) verbunden, wodurch es ermöglicht ist, daß die Leitungen näher am Rand des Plättchens liegen. Weiter haben die gehäuseversehenen Chips keine Verkapselung am Boden des geformten Gehäuses (d.h. Freiliegen des Plättchens).
  • Der dritte Vorteil ist, daß die gehäuseversehenen Chips der Erfindung eine verbesserte Package-Induktanz haben. Dieser Vorteil liegt vor aufgrund von zwei Merkmalen der gehäuseversehenen Chips. Erstens, die Verwendung von Golddraht ist ausgeschaltet worden. Zweitens, die Gate- und Source-Anschlußstifte sind direkt mit dem Leadframe verbunden.
  • Der vierte Vorteil ist, daß die gehäuseversehenen Chips der Erfindung eine effizientere Wärmeleistung haben. Der Drain des gehäuseversehenen Chips ist direkt vom Plättchenrücken her an der Leiterplatte ohne irgendeine Verkapselung angebracht. So wird die durch den Chip während dessen Funktion erzeugte Wärme rasch in die Leiterplatte dissipiert.
  • Der letzte Vorteil ist, daß die gehäuseversehenen Chips der Erfindung einen einfacheren Herstellungsprozeß aus den folgenden Gründen haben. Erstens, es wird anstelle des mühseligen und zeitaufwendigen Drahtbondens eine Flip-Chip-Technik verwendet. Zweitens, es ist abbildungsgeformt (map formed) mit einer dünnen Auskleidungslage auf der unteren Form, die auf der Unterseite des Gehäuses mit offenliegendem Plättchenrücken laminiert ist, was zu geringer oder keiner Formausblutung führt. Schließlich kann der IC-Chip zu der gewünschten Gehäuseabmessung wegen der verwendeten anschließenden Verarbeitung gesägt und/oder in Chips zerschnitten werden.
  • Nach Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung wird verstanden, daß die durch die beigefügten Ansprüche definierte Erfindung nicht durch spezielle Einzelheiten beschränkt ist, die in der obigen Beschreibung dargelegt sind, da viele offensichtliche Änderungen möglich sind, ohne von dem Gehalt oder Bereich abzuweichen.
  • Zusammenfassung
  • Packagingsystem für integrierte Schaltungs(IC)-Chips und ein Verfahren zur Herstellung eines solchen Packagingsystems. Das Verfahren benutzt ein Lötkugel-Flip-Chip-Verfahren zum Anschließen der IC-Chips auf einen Leadframe, der vorgeformte Knickflügelleitungen lediglich auf der Source/Gate-Seite des Chips aufweist. Es wird eine Boschman-Formtechnik für den Verkapselungsprozeß verwendet, wobei freiliegende Steg- und Plättchenunterseiten für eine direkte Verbindung mit einer Leiterplatte gelassen werden. Die Source des Chips des resultierenden verpackten IC-Chips ist direkt mit dem Leadframe mittels Lötkugeln verbunden. Ebenso sind die Drain und Gate des Chips direkt an der Leiterplatte ohne das Erfordernis von Leitungen von der Drainseite des Chips her angebracht.
    (3A)

Claims (32)

  1. Halbleitervorrichtung, umfassend: ein Halbleiterplättchen; und einen Leadframe, der am Halbleiterplättchen befestigt ist; wobei das Plättchen und der Leadframe im wesentlichen eingekapselt sind, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes.
  2. Vorrichtung von Anspruch 1, bei der der Teil der Unterseite des Leadframes, der nicht eingekapselt ist, an einer Leiterplatte befestigt werden soll.
  3. Vorrichtung von Anspruch 1, bei der der Teil der Unterseite des Plättchens, der nicht eingekapselt ist, an einer Leiterplatte befestigt werden soll.
  4. Vorrichtung von Anspruch 1, bei der der Teil der Unterseite des Leadframes und des Plättchens, der nicht eingekapselt ist, an einer Leiterplatte befestigt werden soll.
  5. Vorrichtung von Anspruch 1, bei der das Plättchen über Lötkugeln am Leadframe befestigt ist.
  6. Vorrichtung von Anspruch 3, bei der der Teil des Plättchens, der mit der Leiterplatte verbunden werden soll, einen Drain für die Halbleitervorrichtung umfaßt.
  7. Vorrichtung von Anspruch 2, bei der der Teil des Plättchens, der an dem Leadframe befestigt ist, eine Source und ein Gate für die Halbleitervorrichtung umfaßt.
  8. Vorrichtung von Anspruch 1, bei der die Vorrichtung keine Leitungen auf der Drainseite der Vorrichtung enthält.
  9. Vorrichtung von Anspruch 1, bei der die Leitungen auf der Sourceseite der Vorrichtung Knickflügelleitungen sind.
  10. Halbleitervorrichtung, umfassend: ein Halbleiterplättchen mit einer Source und einem Drain; und einen Leadframe, der am Halbleiterplättchen befestigt ist, wobei der Rahmen keine Leitungen an der Drainseite des Plättchens enthält; wobei das Plättchen und der Leadframe im wesentlichen eingekapselt sind, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes.
  11. Vorrichtung von Anspruch 10, bei der der Teil der Unterseite des Leadframes und des Plättchens, der nicht eingekapselt ist, an einer Leiterplatte befestigt werden soll.
  12. Vorrichtung von Anspruch 10, bei der das Plättchen über Lötkugeln am Leadframe befestigt ist.
  13. Vorrichtung von Anspruch 11, bei der der Teil des Plättchens, der mit der Leiterplatte verbunden werden soll, den Drain des Plättchens umfaßt.
  14. Vorrichtung von Anspruch 11, bei der der Teil des Plättchens, das am Leadframe befestigt ist, die Source des Plättchens umfaßt.
  15. Elektronische Vorrichtung, enthaltend eine Halbleitervorrichtung, wobei die Vorrichtung umfaßt: ein Halbleiterplättchen, das eine Source und einen Drain aufweist; und einen Leadframe, der an dem Halbleiterplättchen befestigt ist, wobei der Rahmen keine Leitungen auf der Drainseite des Plättchens enthält; wobei das Plättchen und der Leadframe im wesentlichen eingekapselt sind, ausgenommen einem Teil der Unterseiten des Plättchens und des Leadframes.
  16. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Vorsehen eines Halbleiterplättchens; Befestigung eines Leadframes, der am Halbleiterplättchen befestigt ist; und im wesentlichen Einkapseln des Plättchens und des Leadframes, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes.
  17. Verfahren von Anspruch 16, weiter umfassend Befestigen des Teils der Unterseite des Leadframes, der nicht eingekapselt ist, an einer Leiterplatte.
  18. Verfahren von Anspruch 16, weiter umfassend Befestigen des Teils der Unterseite des Plättchens, der nicht eingekapselt ist, an einer Leiterplatte.
  19. Verfahren von Anspruch 16, einschließend Befestigen des Plättchens über Lötkugeln am Leadframe.
  20. Verfahren von Anspruch 18, bei dem der Teil des Plättchens, der an der Leiterplatte befestigt werden soll, einen Drain für die Halbleitervorrichtung umfaßt.
  21. Verfahren von Anspruch 17, bei dem der Teil des Plättchens, der am Leadframe befestigt ist, eine Source und ein Gate für die Halbleitervorrichtung umfaßt.
  22. Verfahren von Anspruch 16, bei dem die Vorrichtung keine Leitungen auf der Drainseite der Vorrichtung enthält.
  23. Verfahren von Anspruch 16, bei dem die Einkapselung mittels einer Boschman-Formtechnik ausgeführt wird.
  24. Verfahren zur Herstellung einer Halbleitervorrichtung, um fassend: Vorsehen eines Halbleiterplättchens mit einer Source und einem Drain; Befestigen eines Leadframes, der am Halbleiterplättchen befestigt ist, wobei der Rahmen keine Leitungen auf der Drainseite des Plättchens enthält; und im wesentlichen Einkapseln des Plättchens und des Leadframes, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes.
  25. Verfahren von Anspruch 24, weiter umfassend Befestigen des Teils der Unterseiten des Leadframes und des Plättchens, der nicht eingekapselt ist, an einer Leiterplatte.
  26. Verfahren von Anspruch 14, einschließend Befestigen des Plättchens über Lötkugeln am Leadframe.
  27. Verfahren von Anspruch 25, bei dem der Teil des Plättchens, der an der Leiterplatte befestigt werden soll, einen Drain für die Halbleitervorrichtung umfaßt.
  28. Verfahren von Anspruch 25, bei dem der Teil des Plättchens, der am Leadframe befestigt wird, eine Source und ein Gate für die Halbleitervorrichtung umfaßt.
  29. Verfahren von Anspruch 24, bei dem die Einkapselung mittels einer Boschman-Formtechnik ausgeführt wird.
  30. Packaging-Verfahren für eine Halbleitervorrichtung, umfassend: Vorsehen eines Halbleiterplättchens, das an einem Leadframe befestigt wird; und im wesentlichen Einkapseln des Plättchens und des Leadframes mittels einer Boschman-Formtechnik, ohne Einkapseln eines Teils der Unterseiten des Plättchens und des Leadframes.
  31. Packaging-Verfahren für eine Halbleitervorrichtung, um fassend: Vorsehen eines Halbleiterplättchens mit einer Source und einem Drain, wobei das Plättchen an einem Leadframe befestigt wird, der keine Leitungen auf der Drainseite des Plättchens enthält; und im wesentlichen Einkapseln des Plättchens und des Leadframes mittels einer Boschman-Formtechnik, ohne Einkapseln eines Teils der Unterseiten des Plättchens und des Leadframes.
  32. Verfahren zur Herstellung einer elektronischen Vorrichtung, enthaltend eine gehäuseversehene Halbleitervorrichtung, wobei das Verfahren umfaßt: Vorsehen einer gehäuseversehenen Halbleitervorrichtung, enthaltend ein Plättchen mit einer Source und einem Drain und einem Leadframe, der keine Leitungen auf der Drainseite des Plättchens enthält, wobei das Plättchen und der Leadframe im wesentlichen eingekapselt sind, ausgenommen einen Teil der Unterseiten des Plättchens und des Leadframes; und Befestigen der gehäuseversehenen Halbleitervorrichtung an einem Teil der elektronischen Vorrichtung unter Verwendung der nicht eingekapselten Teile der Vorrichtung.
DE10392461T 2002-03-29 2003-03-28 Packaging-System für Halbleitervorrichtungen Withdrawn DE10392461T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US36858702P 2002-03-29 2002-03-29
US60/368,587 2002-03-29
US10/397,436 2003-03-25
US10/397,436 US7323361B2 (en) 2002-03-29 2003-03-25 Packaging system for semiconductor devices
PCT/US2003/009692 WO2003083908A2 (en) 2002-03-29 2003-03-28 Packaging system for semiconductor devices

Publications (1)

Publication Number Publication Date
DE10392461T5 true DE10392461T5 (de) 2005-09-29

Family

ID=28678246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392461T Withdrawn DE10392461T5 (de) 2002-03-29 2003-03-28 Packaging-System für Halbleitervorrichtungen

Country Status (7)

Country Link
US (2) US7323361B2 (de)
JP (1) JP4485210B2 (de)
CN (1) CN100466209C (de)
AU (1) AU2003226134A1 (de)
DE (1) DE10392461T5 (de)
TW (1) TWI283048B (de)
WO (1) WO2003083908A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323361B2 (en) 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US7408245B2 (en) * 2006-12-22 2008-08-05 Powertech Technology Inc. IC package encapsulating a chip under asymmetric single-side leads
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203253A (nl) * 1982-08-19 1984-03-16 Arbo Handel Ontwikkeling Werkwijze en inrichting voor het met kunststof omhullen van elektronische componenten.
US5202849A (en) * 1989-10-20 1993-04-13 Fujitsu Limited Dynamic semiconductor memory device
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
US5844315A (en) 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5925384A (en) * 1997-04-25 1999-07-20 Micron Technology, Inc. Manual pellet loader for Boschman automolds
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6077724A (en) 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP4408475B2 (ja) * 1999-02-23 2010-02-03 三洋電機株式会社 ボンディングワイヤを採用しない半導体装置
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
US6448110B1 (en) * 1999-08-25 2002-09-10 Vanguard International Semiconductor Corporation Method for fabricating a dual-chip package and package formed
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6744124B1 (en) * 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
US6717260B2 (en) * 2001-01-22 2004-04-06 International Rectifier Corporation Clip-type lead frame for source mounted die
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
US7084488B2 (en) * 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US7323361B2 (en) 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices

Also Published As

Publication number Publication date
CN100466209C (zh) 2009-03-04
AU2003226134A1 (en) 2003-10-13
US7323361B2 (en) 2008-01-29
WO2003083908A3 (en) 2004-03-25
TWI283048B (en) 2007-06-21
US20080036054A1 (en) 2008-02-14
CN1653604A (zh) 2005-08-10
WO2003083908A2 (en) 2003-10-09
US7579680B2 (en) 2009-08-25
TW200401413A (en) 2004-01-16
JP4485210B2 (ja) 2010-06-16
JP2005522028A (ja) 2005-07-21
AU2003226134A8 (en) 2003-10-13
US20030214019A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102014102006B4 (de) Halbleitermodul
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102015115999B4 (de) Elektronische Komponente
DE112006004099B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE102014117523B4 (de) Elektronische Vorrichtung
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012208633A1 (de) Leistungshalbleitermodul mit eingebettetem Chipgehäuse

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee