DE10392226T5 - Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT's und der Vorrichtungsherstellbarkeit - Google Patents

Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT's und der Vorrichtungsherstellbarkeit Download PDF

Info

Publication number
DE10392226T5
DE10392226T5 DE10392226T DE10392226T DE10392226T5 DE 10392226 T5 DE10392226 T5 DE 10392226T5 DE 10392226 T DE10392226 T DE 10392226T DE 10392226 T DE10392226 T DE 10392226T DE 10392226 T5 DE10392226 T5 DE 10392226T5
Authority
DE
Germany
Prior art keywords
region
buffer
igbt
polarity
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10392226T
Other languages
English (en)
Inventor
Joseph A. Yedinak
Jack E. Wojslawowicz
Bernard J. Czeck
Robert D. Baran
Douglas Lange
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10392226T5 publication Critical patent/DE10392226T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

IGBT mit verbesserter Energieabfuhr beim selbstklemmenden induktiven Schalten (SCIS), mit:
– einem Halbleitersubstrat mit ersten und zweiten, von einander beabstandeten Oberflächen,
– einem Sourcebereich in der ersten Oberfläche, wobei der Sourcebereich mit einem Dotierstoff einer ersten Polarität stark dotiert ist,
– einem Basisbereich in der ersten Oberfläche, wobei der Basisbereich den Sourcebereich umgibt und mit einem Dotierstoff einer zweiten, entgegengesetzten Polarität dotiert ist,
– einem Driftbereich der gleichen Dotierpolarität wie der Sourcebereich aufweist, wobei sich der Driftbereich von einem ersten Ende an der ersten Oberfläche und einem zweiten, von der ersten Oberfläche beabstandeten Ende in eine Richtung zu der zweiten Oberfläche erstreckt,
– einem Pufferbereich, der benachbart dem zweiten Ende des Driftbereichs angeordnet ist und die gleiche Polarität wie der Sourcebereich aufweist, und
– einem Kollektorbereich in der zweiten Oberfläche und stark mit einem Dotierstoff der zweiten Polarität dotiert,
– wobei die Dotierkonzentration...

Description

  • Querverweis auf verwandte Anmeldungen
  • Diese Anmeldung nimmt die Priorität der am 18. Januar 2002 eingereichten Patentanmeldung der Vereinigten Staaten mit der Anmeldenummer 10/050,976 in Anspruch.
  • Hintergrund
  • Bipolartransistoren mit isoliertem Gate (IGBTs; engl.: insulated gate bipolar transistors) sind weit verbreitete Steuervorrichtungen für Fahrzeugzündsysteme. Der IGBT kann bei sehr geringem Widerstand große Ströme übertragen und kann bei geringer Gatespannung schnell ein- und ausgeschaltet werden. Sie kombinieren die Steuercharakteristika von DMOS-Vorrichtungen mit der aktuellen Übertragungskapazität eines Thyristors.
  • Ein typischer IGBT ist in 3a gezeigt. Fachleute auf dem Gebiet verstehen, dass IGBTs in zellulären Anordnungen von Sourceanschlüssen und Basisanschlüssen mit Emitteranschlüssen ausgebildet sind. Wie in 3 gezeigt, weist der IGBT 10 eine Epitaxialschicht 11 auf, die N+-Sourcebereiche 2 aufweist, die von P-dotierten Basisbereichen 3 umgeben sind. Ein leicht dotierter N-Driftbereich 5 liegt über einem stark dotierten N-Pufferbereich 7. Die Epitaxialschicht 11 ist auf der Oberseite eines stark P-dotierten Substrats 9 ausgebildet. Auf der Oberseite der Vorrichtung bedeckt eine Gateisolationsschicht 17, typischerweise aus Siliziumdioxid, die Oberseite der Epitaxialschicht 11. Eine Gateleitschicht 19, typischerweise Polysilizium, bedeckt die Isolationsschicht 17 und bildet eine Gateelektrode. Eine weitere Isolationsschicht 21 bedeckt das Polysilizium und eine Metallkontaktschicht 23 kontaktiert den Sourceanschluss 2 und den Basisanschluss 3 jeder Zelle. Die obige Beschreibung gilt für eine planare Vorrichtung mit dem Gateanschluss an der Oberfläche, Der IGBT kann jedoch auch mit einem Grabengateanschluss hergestellt sein. Siehe 3b.
  • IGBTs können bei Zündsteuerschaltkreisen verwendet werden, beispielsweise denjenigen, die in 1 und 2 gezeigt sind. Diese Schaltkreise werden im Hintergrundabschnitt der Beschreibung diskutiert, um die Erfindung zu erläutern. Die Anordnung dieser Diskussion und die Diskussion selbst sind keine Zugeständnisse dahingehen, dass die Schaltkreise Stand der Technik darstellen. Wenn der IGBT 19 eingeschaltet ist, lässt er eine geringe Spannung VCE(sat) abfallen und Strom fließt durch die Primärseite 12 des Transformators 14. Das Verhältnis der Volt über der Primärseite. Wenn der Zündfunken ausgelöst ist, wird das Meiste der Energie in dem Funken entladen. Wenn Restenergie vorhanden ist, wird sie über einen Hilfssperrschaltkreis 30 abgeführt. Der Sperrschaltkreis 30a in 1 besteht aus einem einzelnen Paar oder mehreren Paaren von Zener-Dioden 20, 22 mit einer kumulativen Durchschlagsspannung von etwa 400 Volt. Der Sperrschaltkreis 30b in 2 ist ein Spannungsteiler, der Widerstände R1, R2 und ein einzelnes Paar oder mehrere Paare Zener-Dioden 24 aufweist. Nachdem das Gatesignal entfernt ist, halten Hilfsschaltkreise 30 den IGBT 10 eingeschaltet, um Restenergie abzuführen und einen lokalisierten Fehler zu verhindern.
  • Die Spannung für die Hilfsschaltkreise 30 wird durch die Zener-Dioden eingestellt, um die Energie mit der Zeit abzuführen. Ein Problem tritt auf, wenn es beispielsweise aufgrund eines gebrochenen Zündkerzendrahts oder einer verölten Zündkerze keinen Funken gibt. Dies hinterlässt eine offene Sekundärseite 16 und die Energie bleibt in den Induktivitäten 12, 16 gespeichert. Bei abgeschaltetem Gate kann die in der Primärseite 12 gespeicherte Energie nicht zu der Sekundärseite übertragen werden. Die Primärseite 16 bewirkt, dass die Spannung ansteigt, bis die Zehner-Dioden durchschlagen. Bei dem selbstsperrenden induktiven Schalt-(SCIS; engl.: self clamped inductive switching)-Modus wird ein Teil des Kollektorstroms IZener von dem Kollektor und in das Gate abgeführt, um den IGBT eingeschaltet zu halten. Dann wird in der Primärinduktivität 12 gespeicherte Energie abgeführt, auch wenn das Gatesignal entfernt ist.
  • In dem SCIS-Modus muss der IGBT in der Lage sein, die gesamte in der Zündspule gespeicherte Energie während abnormaler Betriebszustände zu absorbieren. Der häufigste dieser abnormalen Zustände ist eine offene Sekundärseite. Die N-Pufferschicht 7 spielt bei der Erhöhung der SCIS-Energiedichte eines IGBT eine bedeutsame Rolle. Es ist wichtig, den Pufferschichtwiderstand zu minimieren oder die aufgenommene Pufferladung zu erhöhen, um den parasitären p-n-p-Stromverstärkungs-αp-n-p-Transistor zu reduzieren, der von der P-Basis 3, den N-Bereichen 5, 7 und dem Kollektor P-9 gebildet wird. Ein Reduzieren von αp-n-p erhöht die SCIS-Energiedichte. Die vorherigen Generationen von IGBTs (siehe 5, 6) wiesen relativ dünne N-Pufferbereiche auf. Für derartige Vorrichtungen reduzierte die dünnere Pufferschicht die Kosten des Ausgangswafers und minimierte bei älteren Technologien für Zellen mit tiefliegendem Störstellenübergang die Chipgröße aufgrund eines erhöhten Einschaltspannungsabfalls.
  • Neuere Vorrichtungen verwenden Auslegungen, die stark reduzierte Einschaltspannungsabfälle haben, indem eine zelluläre Struktur verwendet wird, die oberflächliche planare Störstellenübergänge oder zelluläre Grabentechnologien aufweisen. Diese Auslegungen ermöglichen es, den N-Pufferschichtwiderstand zu reduzieren, wobei ein äquivalenter Einschaltspannungsabfall beibehalten wird. Die neueren Auslegungen reduzieren den Pufferschichtwiderstand durch: (1) Erhöhen der Nettospitzendotierkonzentration des Puffers und (2) Beibehalten der Pufferdicke gleich wie bei vorherigen Auslegungen. Dünnere Pufferbereiche haben jedoch einige Nachteile. Es ist oftmals schwer, deren aufgenommene Ladung zu steuern. Typische dünne Puffer liegen in der Größenordnung von 12 Mikron oder kleiner. Diese Schichten werden durch Epitaxialabscheidung erzeugt und kleine Fehler beim Epitaxialwachstum von lediglich wenigen Mikron können dramatische unerwünschte Folgen haben. Dünne Schichten machen es schwierig, die aufgenommene Pufferladung oder den Pufferschichtwiderstand aufgrund des Herausdiffundierens des P+-Substrats während der Züchtung der Epitaxialschicht 7 und während des Waferherstellungsprozesses mit hohen Temperaturen zu steuern. Die Wanderung von P-Typ-Dotierstoffen vom Substrat in den Pufferbereich reduziert das gewünschte Ladungsprofil des Pufferbereichs.
  • Charakteristika einer herkömmlichen Auslegung sind in 5 und 6 gezeigt. Das SCIS-Vermögen steht unmittelbar mit der parasitären p-n-p-Stromverstärkung αp-n-p eines IGBT's in Verbindung. Dies ist die Verstärkung der Bereiche 3, 5/7 und 9. Die αp-n-p bestimmt das Elektronenstromniveau, welches zur Drift (Ausbreitung) durch den MOS-Kanal erforderlich ist, um den Strom während der SCIS-Sperrphasen durchzulassen. Die Menge des Elektronenstroms bestimmt, wie hoch ein Spannungspegel des IGBT-Gate's ausgesteuert werden muss, um den erforderlichen p-n-p-Basiselektronenstrom zu liefern. Während des SCIS's steigt die Sperrschichttemperatur der IGBT-P-Basis an, wobei folglich das Niveau eines thermisch erzeugten Elektronenleckagestroms erhöht wird. Der Leckagestrom ist eine weitere Quelle eines p-n-p-Basisstroms, der die Menge an Elektronenstrom reduziert, der durch den gategesteuerten MOS-Kanal zuzuführen ist. Wenn der IGBT bis zu einem hohen SCIS-Energieniveau belastet wird, kann die Temperatur an der P-Basissperrschicht ein Niveau erreichen, wo der gesamte Elektronenstrom durch den thermisch erzeugten Leckagestrom zugeführt werden kann. An dieser Stelle verliert der IGBT die Steuerung des Gates, es tritt ein thermisches Hochlaufen auf und die IGBT-Sperrfunktion versagt. Dies wird ferner durch den Umstand verschlimmert, dass die Pufferlebensdauer τp ansteigt, wenn die Temperatur in dem Puffer aufgrund der thermischen Übertragung von Wärme aus dem Produkt Jtotal•E ansteigt. Wenn die Ladungsträgerlebensdauer ansteigt, gibt es einen entsprechenden Anstieg des p-n-p-Emitterinjektionswirkungsgrads γp-n-p, der wiederum die Verstärkung αp-n-p erhöht. Eine Erhöhung von αp-n-p führt zu einem geringeren Elektronenstromniveau, das erforderlich ist, um sich durch den MOS-Kanal auszubreiten (zu driften), um den gesamten Vorrichtungsstrom (ILoch + IElektronen) hindurchzulassen. Daher versagt die Vorrichtung bei einer geringeren sofortigen Spitzensperrschichttemperatur, was zu einer geringeren SCIS-Energiedichte führt.
  • 5 zeigt die Profile der vertikalen Dotierung, des elektrischen Feldes, von Elektronen- und Löcherladungsträgerkonzentration und der gesamten Stromdichte (Jtotal) einschließlich der horizontalen Anordnung der Spitzenleistungsabfuhr während der SCIS-Sperrphase für einen 8,4 Mikron dicken Puffer mit einer aufgenommenen Ladung von 4,8813 a/cm2 und einem Pufferschichtwiderstand von 169 Ω/sq. Es ist zu sehen, dass der p-n-p-Emitterinjektionswirkungsgrad γp-n-p durch den gesamten Puffer hindurch hoch ist und dass sowohl die injizierten Elektronen- als auch Löcherladungsträgerkonzentrationen die Spitzenpufferdotierkonzentration überschreiten. 6 zeigt die SCIS-Wellenform für eine Belastung bei 310 mJ, 14,2 A für das vertikale Dotierprofil von 5. Die Vorrichtungssperrung versagt nach etwa 95 μsec der Sperrzeit und αp-n-p = 2,52 beim Start der SCIS-Sperrphase.
  • Der Siliziumbereich des IGBTs ist durch dessen SCIS-Energiedichtevermögen definiert. Daher ist es in hohem Maß erwünscht, die SCIS-Energiedichte (mJ/cm2) zu erhöhen, um:
    • 1. Den Siliziumbereich zur Kostenreduktion zu verkleinern.
    • 2. Die Anschlussfläche des IGBTs zu reduzieren, um Modulraum frei zu machen. Eine Verkleinerung der Anschlussfläche um 60 % kann realisiert werden, wobei das gleiche SCIS-Vermögen bei dem DPak (TO-252) wie bei einem D2Pak (TO-263) bereitgestellt wird. Das Angebot der gleichen Vorrichtungsleistung bei einem DPak ermöglicht dem Modulkonstrukteur, diese Funktionalität ohne die Modulgröße zu vergrößern hinzuzufügen.
  • Zusammenfassung
  • Die Erfindung stellt einen IGBT mit verbesserter SCIS-Energieabfuhr bereit. Der IGBT ist auf einem Halbleitersubstrat mit einer oder mehreren auf dem Substrat gezüchteten Epitaxialschichten hergestellt. Das Substrat oder Kollektor ist typischerweise ein stark dotiertes P-Typ-Substrat. Ein stark dotierter N-Puffer wird auf dem P+-Substrat gezüchtet. Eine N-Driftschicht mit leichter Dotierung wird auf der Oberseite der N-Pufferschicht gezüchtet. Die oberste Epitaxialschicht weist eine Anordnung von isolierten P-Typ-Basisbereichen oder einem einzelnen Basisbereich und N+-Emitterbereichen auf. Der typische IGBT ist eine NPNP-Vorrichtung, aber die relativen Dotierungen können umgekehrt werden, um eine PNPN-Vorrichtung bereitzustellen. Die Erfindung stellt eine N-Pufferschicht, die dicker als 25 Mikron ist, und eine Dotierkonzentration bereit, die zu einer injizierten Lochladungsträgerkonzentration in dem Pufferbereich am Driftende führt, die kleiner als die Spitzenpufferdotierkonzentration ist. Das Dotierprofil des Puffers kann zwischen 8,016 und 617 Atomen pro cm3 liegen. Diese Struktur reduziert die Verstärkung des intrinsischen p-n-p-Transistors, der die P-Basis, den N-Drift/N+-Puffer und das P+-Kollektorsubstrat umfasst. Aber die Dotierung reicht aus, um den Vorwärtsspannungsabfall innerhalb akzeptabler Grenzen zu halten, und wird eine Rückwärtssperrspannung von wenigstens 20 Volt und vorzugsweise 24 Volt unterstützen.
  • Die Verstärkung des intrinsischen p-n-p-Transistors, der die Basis, die Drift- und Pufferschicht und den Kollektorbereich umfasst, beträgt weniger als 1. Der Pufferbereich weist eine Dotierkonzentration größer als die Dotierkonzentration des Driftbereichs auf. Die Konzentration des Pufferbereichs ist im Wesentlichen durch den gesamten Pufferabschnitt hindurch konstant. Der IGBT weist eine relativ flache Source mit einer Tiefe von nicht mehr als 0,4 Mikron und eine Basis auf, deren Tiefe nicht mehr als 3 Mikron beträgt. Dies ergibt eine Vorrichtung, bei der der Kanal nicht länger als etwa 1,5 Mikron ist. Bei der bevorzugten Ausführungsform beträgt der Zellenabstand nicht mehr als 20 Mikron.
    •
  • 1 und 2 zeigen Zündsteuerschaltkreise mit IGBTs.
  • 3a ist eine Querschnittsansicht einer Oberflächengate-IGBT-Zelle.
  • 3b ist ein Grabengate-IGBT.
  • 4 ist ein Vergleich des Dotierprofils einer bekannten Vorrichtung und einer erfindungsgemäß hergestellten Vorrichtung.
  • 5 zeigt die Konzentration, das elektrische Feld und den Gesamtstrom als Funktion des Abstands für einen IGBT mit herkömmlich dünnen Puffer.
  • 6 ist ein Zeitablaufdiagramm, das auf der ersten vertikalen Achse VCE, Spitzentemperatur an der Basis/Emitter und die Temperatur am Puffer und auf der zweiten vertikalen Achse IC, Kollektorstrom, VGE und Stromverstärkung Ih/Ie zeigt.
  • 7 und 8 sind mit 5 und 6 vergleichbar und zeigen die Dotierung und Leistung eines IGBTs mit einem dicken Puffer (34,8 um), einer Pufferdotierung von etwa 2,016 a/cm3 und einem Pufferschichtwiderstand von 95 Ω/sq.
  • 9 und 10 sind mit 5 und 6 vergleichbar und zeigen die Konzentration und zeitliche Leistung eines IGBTs mit einem Puffer von 35 Mikron und einer Pufferdotierung von 1,7417 a/cm3.
  • Detaillierte Beschreibung der Erfindung
  • Die Erfindung stellt eine Struktur zur Auslegung des vertikalen Pufferbereichs des IGBT's bereit, um die SCIS-Energiedichte zu erhöhen und die SCIS-Energiedichtevariabilität zu reduzieren. Die Ausbeute an mit der Erfindung hergestellten Vorrichtungen ist erhöht, weil sie größere Toleranzen für die Pufferdicke zulässt und die Variabilität des Pufferschichtwiderstands während der epitaxialen Pufferzüchtung und des Waferprozesses aufgrund einer Herausdiffusion aus dem P+-Substrat reduziert.
  • 3a und 3b zeigen typische Oberflächen- und Grabengate IGBTs und die Stellen von N-Pufferbereichen. 4 überlagert eine bekannte Auslegung (5) mit einer neueren dickeren Pufferschichtauslegung (9), die die SCIS-Energiedichte erhöht. Jedes der simulierten, in 5 bis 10 gezeigten Beispiele verwendet die gleiche relative Struktur für den IGBT. Die Unterschiede zwischen den in 5 bis 7 und 9 bis 10 gezeigten Vorrichtungen sind unten angegeben. 7 zeigt die gleichen Profile wie die Vorrichtung von 5 abgesehen davon, dass der Puffer für 7 dicker ist (34,8 um), was eine aufgenommene Ladung von 6,613 a/cm2 und einen Pufferschichtwiderstand von 95 Ω/sq ergibt. 8 zeigt die SCIS-Wellenformen für diesen Puffer, der der gleichen SCIS-Belastung wie der in 6 unterworfen wurde. Die Vorrichtungssperrung versagt nach etwa 100 μsec Sperrzeit und αp-n-p = 1,39 beim Start der SCIS-Sperrphase.
  • Bei der Erfindung ist die N-Pufferschichtdicke auf mehr als 25 μm erhöht und die Spitzendotierkonzentration ist so gesteuert, dass die injizierte Lochladungsträgerkonzentration am Driftbereichsende des Puffers kleiner als die Spitzenpufferdotierkonzentration und/oder αp-n-p < 1,0 ist, wenn sich der IGBT unter einer Spitzen-SCIS-Leistungsabfuhr befindet. Spitzenleistungsabfuhr tritt auf, wenn sich der IGBT auf der Sperrspannung und bei dem Spitzen-SCIS-Strom befindet. Die Erfindung trägt dazu bei, die Vorrichtungskosten zu reduzieren, indem der aktive Chipbereich verkleinert wird, der benötigt ist, um die Sperrfunktion für die spezifizierte SCIS-Energie aufrecht zu erhalten. Die Erfindung stellt auch ein Verfahren bereit, IGBTs mit einem Rückwärtssperrvermögen von mehr als 40 Volt (BVECO, BVECS oder BVECR) auszulegen, wobei eine hohe SCIS-Energiedichte beibehalten wird. Bezugnehmend auf 9 ist die Dotierung eines erfindungsgemäß hergestellten IGBTs gezeigt. Die Dotierung ist längs einer Linie benachbart zur P-Basis durch den N-JFET-Bereich, den N-Driftbereich, den N-Pufferbereich und das P+-Substrat aufgenommen. Der Pufferbereich beginnt bei etwa 70 Mikron und endet bei etwa 105 Mikron. Die Anzahl von Elektronen in dem Pufferbereich überschreitet die Anzahl von Löchern und die Dotierkonzentration von 1,7417 a/cm3. Ein simulierter Test wurde bei 27 C°, 14,2 Ampere, Vge = 5 Volt, Rge = 1kΩ und einer Verstärkung von αpnp < 1,0 durchgeführt. Zu einem Zeitpunkt von etwa 3,353 Sekunden wird das Gatesignal abgeschaltet und die Spule offen gelassen. Die Spannung VCE steigt schnell von Null auf etwa 400 Volt an. Die Sperrschichttemperatur und die Puffertemperatur steigt wie erwartet an und die (Spannung) VGE fällt ab. Es ist zu beachten, dass die Stromverstärkung eine Spitze aufweist, aber kleiner als 1 bleibt, bis der Kollektorstrom nahezu Null ist.
  • Entsprechende simulierte Tests wurden für herkömmliche Vorrichtungen und eine Vorrichtung durchgeführt, die mit einem dickeren Puffer, aber ohne Änderung der Dotierpegel modifiziert war. Die Ergebnisse für die herkömmliche Vorrichtung sind in 5 und 6 gezeigt. Der Puffer beginnt bei etwa 70 Mikron und endet bei etwa 80 Mikron. 6 zeigt, dass, nachdem das Gate bei etwa 3,3–3 Sekunden abgeschaltet ist, die Stromverstärkung schnell ansteigt, was zu einem Versagen der Vorrichtung führt. 7 und 8 zeigen, dass ein dickerer Puffer alleine nicht ausreicht, um die Stromverstärkung zu reduzieren. Dort war die Pufferschicht etwa 35 Mikron dick, aber die Dotierung in der Pufferschicht war in etwa die Gleiche, wie bei der herkömmlichen Vorrichtung, 1,7+16 Atomen pro cm3. Die Stromverstärkung steigt an und die Vorrichtung wird versagen.
  • Die Musterausführungsform und der Stand der Technik sind miteinander in 4 und der folgenden Tabelle verglichen.
    Figure 00080001
  • Die Auslegung der Erfindung schafft einen Ausgleich zwischen Chipgröße und Leistung. Der N-Puffer steuert die Durchbruchsspannung. Bei einem IGBT für Fahrzeugzündungen beträgt die Durchbruchsspannung mehr als 20 Volt und vorzugsweise 24 Volt. Der Puffer sorgt für einen gewissen Ladungsanteil, der durch die Dicke des Puffers und die Dotierung bestimmt. Bei bekannten Vorrichtungen mit tiefliegendem Störstellenübergang würde die Einschaltspannung höher sein, wenn man den alten Puffer dicker ausgestaltet. Das Ziel besteht darin, die kleinste Chipgröße zu erreichen, die den größten zu erwarteten Strom und SCIS-Energiedichte verarbeiten kann. Dicke Puffer neigen dazu, den Einschaltspannungsabfall zu erhöhen. Bei bekannten Vorrichtungen war es schwierig, die Dicke der Pufferschicht innerhalb von 1 oder 2 Mikron einzuregeln. Durch eine flachere Basis und Source erhält man Spielraum beim Festlegen der Dicke des Puffers. Mit der Erfindung haben Konstrukteure und Hersteller größeren Spielraum beim Züchten der Epitaxialpufferschicht.
  • IGBTs versagen, weil deren Temperatur ein maximal zulässiges, von der Auslegung festgefegtes Niveau überschreitet. Der Elektronenstrom geht durch den Kanal, der sich in der P-Basis bildet, und verbindet widerstandsbehaftet den Driftbereich der N+-Source. Mit einer flacheren Sperrschicht und Vorrichtungen mit enger beabstandeten Zellen kann die Kanaldichte erhöht werden. Dies verringert die Kanalstromdichte niedriger als die älteren Vorrichtungen mit tiefen Sperrschichten. Die Spitzentemperatur tritt an der Oberfläche auf. Wärme erzeugt Leckagestrom, der zumeist Elektronenstrom ist. Der wärmeerzeugte Leckagestrom geht in die Basis des parasitären, von den Bereichen 3, 5/7 und 9 gebildeten p-n-p(-Transistors). Wenn sich die Vorrichtung erwärmt, verringert sich die benötigte Gatevorspannung, da die ursprüngliche Verstärkung von 0,5 aufgrund der Puffererwärmung ansteigt und sich der Kollektorstrom abbaut. Bei Temperaturen, die hoch genug sind, erzeugt die Wärme ausreichend Leckagestrom, um die Vorrichtung eingeschaltet zu halten, (wobei) die Vorrichtung die Gatesteuerung einbüßt und die Sperrung versagt. Moderne Vorrichtungen mit flachen Sperrschichten senken die Temperatur, indem der Zellenabstand verkleinert, die Kanalstromdichte erhöht und der Stromfluss durch den IGBT gleichmäßiger verteilt werden.
  • Die Ergebnisse der in 6 bis 10 gezeigten Simulation geben an, dass die bekannte, gemäß 5 hergestellte Vorrichtung und der dicke Puffer mit schwächerer Dotierung von 7 unter Betriebsbedingen versagen würden. Beachte 6. Die IGBT-Gatespannung Vge fällt auf Null ab, wenn die Vorrichtung schaltet. Der Kollektorstrom Ic setzt sich jedoch fort, und (am) Ende der Schaltperiode beträgt die Spannung Vce mehr als Null. Diese Beobachtungen führen zu dem Schluss, dass das Gate die Steuerung der Vorrichtung eingebüßt hat und dass eine gemäß dem simulierten Beispiel von 6 aufgebaute Vorrichtung versagen würde. 8 zeigt Daten, die zu einem vergleichbaren Schluss führen. Dort liegt ein wesentlicher Strom Ice vor, auch nachdem die IGBT-Gatespannung Vge Null ist, und die Spannung über der Vorrichtung Vce am Ende des Schaltzyklus steigt an. 6 und 8 zeigen auch, dass die Stromverstärkung an den Enden des Schaltzyklus 10 oder mehr beträgt. Dies ist ein weiteres Anzeichen einer nicht gesteuerten Vorrichtung.
  • Im Gegensatz dazu würde eine gemäß 9 hergestellte Vorrichtung überleben. Dort fällt die Spannung über dem Gate zu etwa dem gleichen Zeitpunkt auf Null ab, zu dem der Strom durch die Vorrichtung Ic Null beträgt. Die Spannung über der Vorrichtung am Ende des Schaltzyklus beträgt ebenfalls Null. Beide Beobachtungen führen zu dem Schluss, dass das Gate während des Schaltzyklus die Steuerung beibehält und eine gemäß 9 aufgebaute Vorrichtung während des gesamten Zyklus arbeiten würde. Die Stromverstärkung bleibt am Ende des Zyklus bei etwa 1, was eine Vorrichtung unter Gatesteuerung angibt.
  • Die Erfindung verbessert ferner das SCIS-Vermögen der Vorrichtung, indem das Verhältnis von Elektronenstrom zum Lochstrom (Ie:Ih) erhöht wird. Die Erfindung reduziert die Verstärkung des p-n-p(-Transistors), indem dessen Injektionswirkungsgrad reduziert wird, indem die aufgenommene Ladung in dem Puffer erhöht wird. Indem man die Pufferschicht dicker und stärker dotiert ausgestaltet, wird verglichen mit den p-n-p-Strukturen bekannter Vorrichtungen die Gesamtverstärkung reduziert. Im Ergebnis können IGBTs mit der Erfindung höheren Temperaturen widerstehen, bevor sie die Gatesteuerung verlieren.
  • Die Dicke und die Dotierung der Pufferschicht definiert die Gesamtladung in der Pufferschicht. Zusätzlich steuert die Pufferdotierung den Durchbruch in Rückwärtsrichtung. Eine Erhöhung der Dotierung reduziert die Verstärkung und die Erfindung stellt genug Ladung in der Pufferschicht bereit, um die p-n-p-Verstärkung zu reduzieren. Indem mehr Ladung in den Pufferbereich als bei bekannten Vorrichtungen eingebracht wird, reduziert die Erfindung den Wirkungsgrad des Emitters des p-n-p-Transistors und reduziert dadurch dessen Verstärkung. Die Pufferdotierung steuert den Durchbruch in Rückwärtsrichtung. Die höchst zulässige Pufferdotierkonzentration wird als Funktion der Durchbruchsspannung festgelegt. Wenn man zu schwach dotiert, wird der Puffer zu dick, was zu hohen Kosten führt. Die Leistungsverstärkung ist bei der Erfindung gering, da nur wenig der N-Basis des p-n-p(-Transistors) hinsichtlich von Ladungsträgern nicht verarmt ist. Die Vorrichtungen, deren Charakteristika in 5, 7 und 9 gezeigt sind, weisen alle bei normaler Leitung geringe Verstärkungen auf, wenn dort sehr wenig Verarmung vorliegt. Aber während des SCIS's ist ein großer Teil ihrer Driftbereiche verarmt. Siehe 5 und 6 einschließlich des elektrischen Feldes (E-Feld), das das Dotierprofil bei etwa 2/3 des Gesamtabstands von N-Drift(Bereich) und N-Puffer(Bereich) kreuzt. Die Basisbreite des p-n-p(-Transistors) ist kleiner, nur etwa 1/3 des Drift(Bereich) und des Pufferbereichs. Dünne Puffer erwärmen sich schneller und deren Verstärkung steigt mit der Temperatur an. Vergleicht man 7 und 5, ist der Puffer viel dicker, aber die Dotierung ist reduziert. Die Verstärkung ist zwar in etwa die gleiche, was angibt, dass die Dicke und Dotierung invers proportional sind. Vergleicht man 7 mit der beispielhaften Ausführungsform von 9, sieht man, dass die Dotierung in 9 höher ist, die Dicke der Puffer gleich sind und die Verstärkungen recht unterschiedlich sind. Die Verstärkung in 9 bleibt während des Großteils des Versuchs kleiner als 1 und überschreitet 10 nicht. Die Verstärkung ändert sich bei Temperaturanstieg sehr schwach, weil der Puffer so dick ist und die Dotierung so hoch ist.
  • ZUSAMMENFASSUNG
  • Auslegung eines dicken Puffers zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) eines IGBT's und der Vorrichtungsherstellbarkeit
  • Ein IGBT weist einen dicken Pufferbereich mit erhöhter Dotierung auf, um selbstsperrendes induktives Schalten und Vorrichtungsherstellung zu verbessern. Ein IGBT mit planarem oder Grabengate weist eine Pufferschicht mehr als 25 Mikron dick auf. Die Pufferschicht ist hoch genug dotiert, so dass deren Ladungsträger zahlreicher als Minoritätsladungsträger sind, insbesondere am Übergang zwischen dem N-Puffer- und N-Driftbereich.

Claims (13)

  1. IGBT mit verbesserter Energieabfuhr beim selbstklemmenden induktiven Schalten (SCIS), mit: – einem Halbleitersubstrat mit ersten und zweiten, von einander beabstandeten Oberflächen, – einem Sourcebereich in der ersten Oberfläche, wobei der Sourcebereich mit einem Dotierstoff einer ersten Polarität stark dotiert ist, – einem Basisbereich in der ersten Oberfläche, wobei der Basisbereich den Sourcebereich umgibt und mit einem Dotierstoff einer zweiten, entgegengesetzten Polarität dotiert ist, – einem Driftbereich der gleichen Dotierpolarität wie der Sourcebereich aufweist, wobei sich der Driftbereich von einem ersten Ende an der ersten Oberfläche und einem zweiten, von der ersten Oberfläche beabstandeten Ende in eine Richtung zu der zweiten Oberfläche erstreckt, – einem Pufferbereich, der benachbart dem zweiten Ende des Driftbereichs angeordnet ist und die gleiche Polarität wie der Sourcebereich aufweist, und – einem Kollektorbereich in der zweiten Oberfläche und stark mit einem Dotierstoff der zweiten Polarität dotiert, – wobei die Dotierkonzentration des Pufferbereichs eine Spitzendotierkonzentration an einer Stelle nahe dem Driftbereich aufweist, die größer als eine injizierte Lochladungsträgerkonzentration in dem Pufferbereich an dem Driftende des Pufferbereichs ist.
  2. IGBT nach Anspruch 1, bei dem die Stromverstärkung des Transistors, der die Basis, die Drift- und Pufferschicht und den Kollektorbereich umfasst, am Anfang der SCIS-Selbstklemmphase kleiner als 1 ist.
  3. IGBT nach Anspruch 1, bei dem der Pufferbereich eine Dotierkonzentration aufweist, die größer als die Dotierkonzentration des Driftbereichs ist.
  4. IGBT nach Anspruch 1, bei dem die Dotierkonzentration des Pufferbereichs im Wesentlichen durch den Pufferbereich hindurch konstant ist.
  5. IGBT nach Anspruch 1, bei dem die Spitzen-SCIS-Leistungabfuhr bei Sperrspannung und Spitzen-SCIS-Strom auftritt.
  6. IGBT nach Anspruch 1, bei dem der Pufferbereich gleich oder größer als 25 Mikron ist.
  7. IGBT nach Anspruch 1, bei dem die Spitzendotierung des Pufferbereichs zwischen 8,0+16 und 6,0+17 Atomen pro cm3 beträgt.
  8. IGBT nach Anspruch 1, bei dem der Schichtwiderstand des Pufferbereichs zwischen 10 und 16 Ω/sq beträgt.
  9. IGBT mit verbesserter Energieabführung beim selbstklemmenden induktiven Schalten (SCIS), mit: – einem Halbleitersubstrat mit ersten und zweiten, von einander beabstandeten Oberflächen, – einem Sourcebereich in der ersten Oberfläche, wobei der Sourcebereich mit einem Dotierstoff einer ersten Polarität stark dotiert ist, – einem Basisbereich in der ersten Oberfläche, wobei der Basisbereich den Sourcebereich umgibt und mit einem Dotierstoff einer zweiten, entgegengesetzten Polarität dotiert ist, – einem Driftbereich der gleichen Dotierpolarität wie der Sourcebereich, wobei sich der Driftbereich von einem ersten Ende an der ersten Oberfläche und einem zweiten, von der ersten Oberfläche beabstandeten Ende in eine Richtung zu der zweiten Oberfläche erstreckt, – einem Pufferbereich, der benachbart dem zweiten Ende des Driftbereichs angeordnet ist und die gleiche Polarität wie der Sourcebereich aufweist, und – einem Kollektorbereich in der zweiten Oberfläche und stark mit einem Dotierstoff der zweiten Polarität dotiert, – wobei der Pufferbereich dick genug ist und eine ausreichende Dotierkonzentration aufweist, um die injizierte Lochladungsträgerkonzentration in dem Pufferbereich am Driftende des Pufferbereichs auf ein Niveau kleiner als die Spitzenpufferdotierkonzentration abzusenken, wenn sich der IGBT unter Spitzen-SCIS-Leistungabfuhr befindet.
  10. IGBT mit verbesserter Energieabfuhr beim selbstklemmenden induktiven Schalten (SCIS), mit: – einem Halbleitersubstrat mit ersten und zweiten, von einander beabstandeten Oberflächen, – einem Sourcebereich in der ersten Oberfläche, wobei der Sourcebereich mit einem Dotierstoff einer ersten Polarität stark dotiert ist, – einem Basisbereich in der ersten Oberfläche, wobei der Basisbereich den Sourcebereich umgibt und mit einem Dotierstoff einer zweiten, entgegengesetzten Polarität dotiert ist, – einem Driftbereich der gleichen Dotierpolarität wie der Sourcebereich, wobei sich der Driftbereich von einem ersten Ende an der ersten Oberfläche und einem zweiten, von der ersten Oberfläche beabstandeten Ende in eine Richtung zu der zweiten Oberfläche erstreckt, – einem Pufferbereich, der benachbart dem zweiten Ende des Driftbereichs angeordnet ist und die gleiche Polarität wie der Sourcebereich aufweist, und – einem Kollektorbereich in der zweiten Oberfläche und stark mit einem Dotiertstoff der zweiten Polarität dotiert, – wobei die Dicke des Pufferbereichs gleich oder größer als etwa 25 Mikron ist und eine Dotierkonzentration aufweist, die niedrig genug ist, um eine Durchbruchsspannung von wenigstens 20 Volt zu unterstützen.
  11. IGBT nach Anspruch 10, bei dem die Tiefe der Source nicht mehr als 0,4 Mikron beträgt und die Tiefe der Basis nicht mehr als 3 Mikron beträgt.
  12. IGBT nach Anspruch 10, bei dem der Zellenabstand nicht mehr als 20 Mikron beträgt.
  13. IGBT nach Anspruch 10, bei dem das Spitzendotierprofil des Puffes zwischen 8,0+16 und 6,0+17 Atomen pro cm3 beträgt.
DE10392226T 2002-01-18 2003-01-16 Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT's und der Vorrichtungsherstellbarkeit Ceased DE10392226T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/050,976 2002-01-18
US10/050,976 US6777747B2 (en) 2002-01-18 2002-01-18 Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
PCT/US2003/001466 WO2003063204A2 (en) 2002-01-18 2003-01-16 Igbt having thick buffer region

Publications (1)

Publication Number Publication Date
DE10392226T5 true DE10392226T5 (de) 2005-02-24

Family

ID=21968635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392226T Ceased DE10392226T5 (de) 2002-01-18 2003-01-16 Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT's und der Vorrichtungsherstellbarkeit

Country Status (6)

Country Link
US (1) US6777747B2 (de)
JP (1) JP4263102B2 (de)
KR (1) KR100986859B1 (de)
DE (1) DE10392226T5 (de)
TW (1) TWI278998B (de)
WO (1) WO2003063204A2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138307C (zh) * 2000-12-21 2004-02-11 北京工业大学 低功耗半导体功率开关器件及其制造方法
KR100507344B1 (ko) 2003-04-17 2005-08-08 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조 방법
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
JP4494423B2 (ja) * 2007-01-23 2010-06-30 住友電工デバイス・イノベーション株式会社 半導体装置
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
US8343854B2 (en) * 2008-06-04 2013-01-01 Dow Corning Corporation Method of reducing memory effects in semiconductor epitaxy
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
JP5150675B2 (ja) * 2010-03-25 2013-02-20 株式会社東芝 半導体装置
CN102184951A (zh) * 2011-03-23 2011-09-14 浙江正邦电力电子有限公司 耐高温大功率晶闸管
CN102201440A (zh) * 2011-05-27 2011-09-28 上海宏力半导体制造有限公司 一种绝缘栅双极晶体管
CN102280475A (zh) * 2011-08-08 2011-12-14 上海宏力半导体制造有限公司 绝缘栅双极晶体管
CN102254935A (zh) * 2011-08-08 2011-11-23 上海宏力半导体制造有限公司 绝缘栅双极晶体管
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103199107B (zh) * 2012-01-06 2016-02-10 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
KR101742416B1 (ko) * 2013-06-12 2017-05-31 미쓰비시덴키 가부시키가이샤 반도체 장치
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
TWI804736B (zh) * 2020-03-25 2023-06-11 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JP2657129B2 (ja) * 1991-06-25 1997-09-24 三洋電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法

Also Published As

Publication number Publication date
TWI278998B (en) 2007-04-11
WO2003063204A3 (en) 2003-10-16
TW200302576A (en) 2003-08-01
US6777747B2 (en) 2004-08-17
JP4263102B2 (ja) 2009-05-13
JP2005516390A (ja) 2005-06-02
KR100986859B1 (ko) 2010-10-08
KR20040077690A (ko) 2004-09-06
US20030136974A1 (en) 2003-07-24
WO2003063204A2 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
DE10392226T5 (de) Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT&#39;s und der Vorrichtungsherstellbarkeit
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE69614949T2 (de) Leistungs-Halbleiterbauteil mit isoliertem Graben-Gate
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE19523172A1 (de) Bidirektionaler Thyristor
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE112014006692B4 (de) Halbleiteranordnung
DE102006001252A1 (de) Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE4039012C2 (de) Mos-Halbleiterbauelement
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE19534388B4 (de) IGBT-Transistorbauteil

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20140313