DE10353586A1

DE10353586A1 - Ein/Ausgangschaltanordnung für Halbleiterschaltungen und Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen

Info

Publication number: DE10353586A1
Application number: DE10353586A
Authority: DE
Inventors: Georg Dr. Müller; Stefan Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-11-17
Filing date: 2003-11-17
Publication date: 2005-06-30
Also published as: US20050108606A1

Abstract

Eine Prüfung interner Schaltkreise (9) von Halbleiterschaltungen (4), etwa DRAMs, erfordert in einem Reduced-I/O-Modus die Kontaktierung lediglich einer Teilmenge der Signalanschlüsse (1) der Halbleiterschaltung (4). Treiberschaltkreise (2), die nicht in der Teilmenge enthaltenen Signalanschlüssen (1) zugeordnet sind, werden intern auf eine Prüfpotentialleitung (TPOT) geschaltet und diese mit einem Versorgungspotential (GND, VCC) der Halbleiterschaltung (4) oder mit einem Monitoranschluss (MON) verbunden, so dass auch während eines Burn-Ins im Reduced-I/O-Modus alle Treiberschaltkreise (2) unter Last geprüft bzw. überwacht werden können. Bei der Prüfung von Halbleiterschaltungen (4) im Reduced-I/O-Modus wird die Testabdeckung erhöht.

Description

Die Erfindung bezieht sich auf eine Ein/Ausgangsschaltanordnung von Halbleiterschaltungen mit einem Signalanschluss und einem mit dem Signalanschluss verbundenen Treiberschaltkreis mit einem zum Treiben eines von internen Schaltkreisen der Halbleiterschaltung erzeugten Ausgangssignals auf einer am Signalanschluss angeschlossenen Leitung geeigneten Ausgangstreiber und/oder einem zur Konditionierung eines am Signalanschluss anliegenden Eingangssignals geeigneten Empfängerschaltkreis. Ferner bezieht sich die Erfindung auf eine Halbleiterschaltung mit einer Ein/Ausgangsschaltanordnung sowie ein Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen.
Mittels Treiberschaltkreisen erfolgt eine Umsetzung von internen Signalen von Halbleiterschaltungen in eine zur Übertragung des internen Signals an eine weitere Halbleiterschaltung bzw. die Umsetzung eines externen Signals in eine für die interne Bearbeitung geeignete Weise. Die Treiberschaltkreise bilden die Schnittstelle der Halbleiterschaltung zur Außenwelt.
Ein Treiberschaltkreis kann dabei entweder als Ausgangstreiber (driver), als Empfängerschaltkreis (receiver) oder als bidirektionaler Schaltkreis mit Ausgangstreiber- und Empfängerschaltkreis-Funktionalität ausgebildet sein. Der Ausgangstreiber treibt ein von internen Schaltkreisen der Halbleiterschaltung erzeugtes Ausgangssignal auf eine an einem Signalanschluss der Halbleiterschaltung angeschlossene Signallei tung. Der Empfängerschaltkreis konditioniert ein am Signalanschluss anliegendes Eingangssignal in eine zur Bearbeitung in den internen Schaltkreisen geeigneten Art und Weise.
Das Prüfen von Halbleiterschaltungen (im Folgenden auch Prüflingen) erfolgt an programmierbaren Prüfvorrichtungen oder Bauteiletestern (ATE, automatic test equipment). Die Prüfzeit pro Halbleiterschaltung ist durch die Funktionalität der Halbleiterschaltung im Wesentlichen festgelegt. Zur Reduzierung der Prüfkosten, deren Anteil an den Gesamtherstellungskosten etwa bei DRAMs (dynamic random access memories) 15 % bis 20 % der gesamten Herstellungskosten beträgt, wird daher ein höherer Durchsatz von Prüflingen an den Prüfvorrichtungen angestrebt. Zur Prüfung der Prüflinge werden die Signalanschlüsse der Prüflinge mit I/O-Kanälen bzw. Prüfports des Bauteiletesters verbunden. An den mit den Eingängen des Prüflings verbundenen Prüfports des Bauteiletesters werden in der Folge Testmuster ausgegeben und über mit den Ausgangsschaltkreisen des Prüflings verbundene Prüfports zur Auswertung im Bauteiletester zurück gelesen. Die Testparallelität ist daher durch die Anzahl der Prüfports des Bauteiletesters beschränkt.
Zur Steigerung der Testparallelität werden komplexe Halbleiterschaltungen, wie DRAMs, für diverse zeitaufwendige Tests (Speicherzellentest, Burn-In) in einem speziellen Testmodus (Reduced-I/O-Modus) betrieben. Im Reduced-I/O-Modus wird die eigentliche Prüfung des Prüflings prüflingsintern durchgeführt. Zur Initiierung der internen Prüfung durch die Prüfvorrichtung sowie zur Übermittlung des Prüfergebnisses vom Prüfling zur Prüfvorrichtung wird nur eine Teilmenge der Signalanschlüsse der Halbleiterschaltung benötigt.
Ein übliches Prüfverfahren mit Reduced-I/O-Modus ist das Boundary-Scan-Verfahren. Für das Boundary-Scan-Verfahren bildet eine Teilmenge der Signalanschlüsse des Prüflings eine serielle Schnittstelle aus. Mittels der seriellen Schnittstelle und mittels durch die serielle Schnittstelle steuerbare Schieberegister werden Testvektoren u.a. in die Ein- oder Ausgangsregister des Prüflings geschrieben, ohne dass dazu ein direkter Zugriff auf den dem jeweiligen Eingang oder dem jeweiligen Ausgang des Prüflings zugeordneten Signalanschluss erforderlich ist.
Ein weiteres übliches Verfahren zur Prüfung von Halbleiterspeichereinrichtungen wie DRAMs ist die Implementierung einer internen Selbsttesteinheit (BIST, built-in-self-test). Dabei erfolgt die Prüfung des Speicherzellenfeldes der Halbleiterspeichereinrichtung durch die prüflingsinterne Selbsttesteinheit. Zur Initiierung bzw. Steuerung der internen Prüfung sowie zur Übertragung des Prüfergebnisses ist lediglich die Kontaktierung einer Teilmenge der Signalanschlüsse erforderlich.
In der Deutschen Patentanmeldung 102 08 757.1-35 ist eine Magazinvorrichtung beschrieben, mit der eine Mehrzahl von DRAMs gleichzeitig an einem Prüfplatz einer Prüfvorrichtung fixiert und kontaktiert wird. Die interne Selbsttesteinrichtung des DRAMs führt einen Selbsttest des DRAMs durch, komprimiert das Prüfergebnis und gibt das komprimierte Prüfergebnis an genau einem Signalanschluss des DRAMs aus.
Nachteilig an bekannten Reduced-I/O-Prüfverfahren ist der Ausschluss der Treiberschaltkreise von der Prüfung. Daher wird zwar die Mehrzahl der Tests, denen die Prüflinge unterzogen werden, unter Verwendung eines Reduced-I/O-Testmodi durchgeführt. Jedoch sind daneben zusätzliche Prüfungen not wendig, bei denen alle Signalanschlüsse der Prüflinge kontaktiert sind.
Die DE 101 38 556 C1 offenbart ein Verfahren zur Prüfung bidirektionaler Treiberschaltkreise im Zuge eines Reduced-IO-Prüfverfahrens. Dazu wird jeweils ein vom Ausgangstreiber des bidirektionalen Treiberschaltkreises ausgegebenes Prüfsignal über den Empfängerschaltkreis des selben Treiberschaltkreise zurück gelesen. Die Steuerung und Auswertung der Prüfsignale erfolgt über Boundary-Scan-Register.
Nachteilig am Verfahren der DE 101 38 556 C1 ist deren Beschränkung auf die Prüfung bidirektionaler Treiberschaltkreise. Die Prüfung der Ausgangstreiber der Treiberschaltkreise erfolgt ohne Last.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Ein/Ausgangsschaltanordnung zur Verfügung zu stellen, die die Prüfung von nicht mit einer Prüfvorrichtung verbundenen Treiberschaltkreisen von Halbleiterschaltungen und damit auch ein Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen in Verbindung mit reduced-I/O-Testmodi ermöglicht. Die Erfindung umfasst ferner eine Halbleiterschaltung, die eine solche Ein/Ausgangsschaltanordnung aufweist und ein Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen.
Diese Aufgabe wird bei einer Ein/Ausgangsschaltanordnung der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst. Eine die Aufgabe lösende Halbleiterschaltung ist im Patentanspruch 6 und ein die Aufgabe lösendes Verfahren im Patentanspruch 10 genannt. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.
Eine Ein/Ausgangsschaltanordnung für Halbleiterschaltungen nach dem Oberbegriff des Patentanspruchs 1 umfasst einen Signalanschluss, einen mit dem Signalanschluss verbundenen Treiberschaltkreis sowie eine Verbindungsleitung zwischen dem Signalanschluss und dem Treiberschaltkreis. Der Signalanschluss ist dabei ein Kontakt oder eine Kontaktfläche an dem bzw. an der der Halbleiterschaltung ein Signal zugeführt wird bzw. ein von der Halbleiterschaltung erzeugtes Signal abgegriffen wird. Der Treiberschaltkreis umfasst einen Ausgangstreiber, der zum Treiben eines von internen Schaltkreisen der Halbleiterschaltung erzeugten Ausgangssignals auf einer am Signalanschluss angeschlossenen Signalleitung geeignet ist oder einen Empfängerschaltkreis, der zur Konditionierung eines am Signalanschluss anliegenden Eingangssignals geeignet ist, oder beides. In den zeitkritischen Signalpfad zwischen dem Signalanschluss und dem Treiberschaltkreis wird nicht eingegriffen.
Erfindungsgemäß weist die Ein/Ausgangsschaltanordnung darüber hinaus eine Schalteinrichtung auf, die durch ein Prüfmodussignal steuerbar ist und in einem Testmodus der Halbleiterschaltung den Signalanschluss mit einer Prüfpotentialleitung verbindet.
In einer ersten bevorzugten Ausführungsform der erfindungsgemäßen Ein/Ausgangsschaltanordnung ist die Prüfpotentialleitung an ein internes Potential, etwa dem negativen oder positiven Versorgungspotential der Halbleiterschaltung angeschlossen. Dadurch kann in vorteilhafter Weise ein Ausgangstreiber der Ein/Ausgangsschaltanordnung etwa während eines Burn-In-Tests unter definierten Stressbedingungen geprüft werden, indem der dem Ausgangstreiber zugeordnete Signalanschluss mit einem internen Potential verbunden wird.
Alternativ dazu ist die Prüfpotentialleitung in vorteilhafter Weise mit einem Monitoranschluss der Halbleiterschaltung verbunden. Dabei ist der Monitoranschluss entweder ein zusätzlicher Anschluss der Halbeiterschaltung oder ein Standard-Signalanschluss der Halbleiterschaltung, der während eines Testmodus die Funktionalität eines Monitoranschlusses aufweist. Dadurch wird in vorteilhafter Weise eine analoge Auswertung des durch den Ausgangstreiber erzeugten Ausgangssignals im Reduced-2/O-Modus einer Halbleiterschaltung ermöglicht.
In besonders bevorzugter Weise ist ein Prüfsignalpfad zwischen dem Signalanschluss und der Schalteinrichtung in Serie zur Verbindungsleitung zwischen dem Signalanschluss und dem Treiberschaltkreis ausgeführt. Der Prüfsignalpfad wird in diesem Fall auch nicht abschnittsweise über die Verbindungsleitung geführt. Neben den Treiberschaltkreisen selbst wird auch die Verbindungsleitung zum Signalanschluss geprüft.
Die Schalteinrichtungen sind bevorzugt so ausgelegt, dass die für den Prüfungsfall erforderlichen Spannungspegel und Stromrichtungen ermöglicht werden. In bevorzugter Weise ist daher die Schalteinrichtung als Transfergate mit einem n-Kanaltransistor und einem parallel zum n-Kanaltransistor angeordneten und mit dem invertierten Prüfmodussignal angesteuerten p-Kanaltransistor ausgebildet.
Eine Halbleiterschaltung nach dem Oberbegriff des Patentanspruchs 6 umfasst interne Schaltkreise, die zur Verarbeitung und Erzeugung von Signalen geeignet sind sowie Ein/Ausgangsschaltanordnungen mit jeweils einem Signalanschluss zum Anschluss jeweils einer Signalleitung. An den Signalanschlüssen werden zu verarbeitende Eingangssignale empfangen bzw. von den internen Schaltkreisen erzeugte Ausgangssignale ausgege ben. Erfindungsgemäß sind dabei die Ein/Ausgangsschaltanordnungen als Ein/Ausgangsschaltanordnungen der bereits beschriebenen Art ausgebildet.
In besonders vorteilhafter Weise weist die Halbleiterschaltung eine Auswahleinrichtung auf, durch die die Prüfpotentialleitung in Abhängigkeit eines Testauswahlsignals an eines der internen Potentiale und/oder an einen Monitoranschluss schaltbar ist.
Der Monitoranschluss ist etwa bei der Prüfung von Ein/Ausgangsschaltanordnungen mit Empfängerschaltkreis zu einem Test des Empfängerschaltkreises geeignet, indem am Monitoranschluss ein Prüfsignal eingespeist und die Reaktion des Empfängerschaltkreises auf das eingespeiste Prüfsignal überwacht wird.
In vorteilhafter Weise sind die Prüfpotentialleitungen jeweils einer Gruppe von Ein/Ausgangsschaltanordnungen miteinander verbunden.
Die Gruppe von Ein/Ausgangsschaltanordnungen wird beispielsweise durch alle die Ein/Ausgangsschaltanordnungen gebildet, die für eine herkömmliche Prüfung der Halbleiterschaltung in einem Reduced-I/O-Modus nicht benötigt werden. Eine Gruppe von Ein/Ausgangsschaltanordnungen kann aber auch etwa durch die Ein/Ausgangsschaltanordnungen mit Ausgangstreibern oder durch die Ein/Ausgangsschaltanordnungen mit Empfängerschaltkreisen oder durch die Ein/Ausgangsschaltanordnungen mit bidirektionalen Schaltkreisen gebildet werden.
Bei einer Prüfung der Ausgangstreiber etwa im Zuge eines Burn-In-Tests, können alle Ausgangstreiber gleichzeitig definiert Stress-Bedingungen ausgesetzt werden, indem sie jeweils gegen ein definiertes Potential treiben. Dies betrifft auch die Ausgangstreiber von bidirektionalen Treiberschaltkreisen, so dass erfindungsgemäß die Prüfung bidirektionaler Treiberschaltkreisen mit größerer Prüfschärfe erfolgen kann als nach dem eingangs beschriebenen Stand der Technik.
Zur Prüfung eines einzelnen Ausgangstreibers mit Hilfe des Monitoranschlusses werden bevorzugt jeweils die anderen Ausgangstreiber hochohmig geschaltet.
In bevorzugter Weise sind die Schalteinrichtungen einzeln oder gruppenweise voneinander unabhängig schaltbar. Dadurch lassen sich etwa bei der Prüfung von Empfängerschaltkreisen diesen unabhängig voneinander definierte Eingangssignale zuordnen.
Die erfindungsgemäße Ein/Ausgangsschaltanordnung ermöglicht ein vorteilhaftes Verfahren zur Prüfung von Halbleiterschaltungen im Reduced-I/O-Modus. Die Halbleiterschaltungen weisen dabei eine Mehrzahl von jeweils einen Signalanschluss aufweisenden Ein/Ausgangsschaltanordnungen sowie mit den Ein/Ausgangsschaltanordnungen verbundene interne Schaltkreise auf. Bei einem Prüfverfahren, das einen Reduced-I/O-Modus benutzt, wird jeweils eine echte Teilmenge der Signalanschlüsse mit einer Prüfvorrichtung verbunden. Die internen Schaltkreise werden unter Benutzung der echten Teilmenge der Signalanschlüsse intern geprüft.
Erfindungsgemäß werden die nicht in der echten Teilmenge enthaltenen Signalanschlüsse in Abhängigkeit eines im Testmodus generierten Testsignals an eine interne Prüfpotentialleitung geschaltet und unter Benutzung der internen Prüfpotentialleitung geprüft. Damit ermöglicht das erfindungsgemäße Verfahren eine vollständige Testabdeckung einer Funktionalität der Halbleiterschaltung für ein Reduced-I/O-Prüfverfahren. Der gesamte Bauteiltest kann an Prüfvorrichtungen für den Reduced-I/O-Modus bei hoher Testparallelität ausgeführt werden. Ein späteres Testen der durch den Reduced-I/O-Modus nicht abgedeckten Signalanschlüsse an Bauteiletestern mit hoher Pinzahl entfällt.
In vorteilhafter Weise wird die Prüfpotentialleitung im Zuge der Prüfung an mindestens ein internes Potential, etwa dem negativen oder positiven Versorgungspotential der Halbleiterschaltung angeschlossen. Die als Ausgangstreiber oder bidirektionale Schaltkreise ausgebildeten Treiberschaltkreise werden in der Folge dadurch geprüft, dass sie mit der internen Prüfpotentialleitung verbunden werden und während der Prüfung gegen das interne Potential treiben. Insbesondere im Zusammenhang mit Burn-In Tests lassen sich so die Ausgangstreiber bzw. die Ausgangstreiber von bidirektionalen Schaltkreisen definiert voraltern und deren Ausfallquote im Feld reduzieren.
Nach einer weiter bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird die Prüfpotentialleitung im Zuge der Prüfung mindestens zeitweise mit einem Monitoranschluss verbunden. Bis auf den jeweils zu prüfenden Ausgangstreiber werden die restlichen Ausgangstreiber hochohmig geschaltet. Der zu prüfende Ausgangstreiber wird durch analoge Auswertung eines am Monitoranschluss ausgegebenen Ausgangssignals des Ausgangstreibers durch ein geeignetes Messsystem geprüft. Auf diese Weise lässt sich etwa die Ausgangsimpedanz des Ausgangstreibers verifizieren.
Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Empfängerschaltkreise geprüft, indem sie einzeln oder gruppenweise über die Prüfpo tentialleitung mit einem Monitoranschluss der Halbleiterschaltung verbunden werden. Am Monitoranschluss wird ein Prüfsignal eingespeist und die Empfängerschaltkreise einzeln oder nacheinander durch eine spezifische Reaktion der Halbleiterschaltung auf das Prüfsignal geprüft.
Nachfolgend werden die Erfindung und deren Vorteile anhand von Figuren näher beschrieben, wobei einander entsprechende Bauteile und Komponenten mit gleichen Bezugszeichen benannt sind. Es zeigen:
1 ein vereinfachtes Schaltbild einer Halbleiterschaltung mit herkömmlichen Ein/Ausgangsschaltanordnungen,
2 ein vereinfachtes Schaltbild einer Halbleiterschaltung mit erfindungsgemäßen Ein/Ausgangsschaltanordnungen nach einem ersten Ausführungsbeispiel der Erfindung,
3 ein vereinfachtes Schaltbild einer Halbleiterschaltung mit Ein/Ausgangsschaltanordnungen nach einem zweiten Ausführungsbeispiel der Erfindung und
4 ein vereinfachtes Schaltbild einer Halbleiterschaltung mit Ein/Ausgangsschaltanordnungen mit Transfergates nach einem dritten Ausführungsbeispiel der Erfindung.
Die Darstellung der in der 1 gezeigten Halbleiterschaltung 4 beschränkt sich wie auch in den folgenden Figuren auf die für die Erfindung wesentlichen Komponenten.
Die Halbleiterschaltung 4 umfasst interne Schaltkreise 9 und Ein/Ausgangsschaltanordnungen 10'. Die Ein/Ausgangsschalt anordnungen 10' umfassen ihrerseits jeweils einen Signalanschluss 1 und einen Treiberschaltkreis 2, der über eine Verbindungsleitung 3 mit dem jeweils zugeordneten Signalanschluss 1 verbunden ist. Die Ein/Ausgangsschaltanordnungen 10' sind mit den internen Schaltkreisen 9 verbunden und umfassen entweder einen Ausgangstreiber (driver) 22 oder einen Empfängerschaltkreis (receiver) 23 oder einen bidirektionalen Schaltkreis 21, der seinerseits aus einem Empfängerschaltkreis 23 und einem Ausgangstreiber 22 gebildet wird. Die Ausgangstreiber 22 setzen ein von internen Schaltkreisen 9 erzeugtes Signal zur Ausgabe an den Signalanschlüssen 1 um. Die Empfängerschaltkreise 23 setzen jeweils ein an einem Signalanschluss 1 empfangenes Eingangssignal in eine für die Weiterverarbeitung in den internen Schaltkreisen 9 geeignete Weise um.
Bei einer Prüfung der internen Schaltkreise 9 in einem Reduced-I/O-Prüfverfahren wird nur ein Teil der Signalanschlüsse 1 kontaktiert, so dass durch das Reduced-I/O-Prüfverfahren nur die mit diesen Signalanschlüssen 1 verbundenen Treiberschaltkreise 2 geprüft werden.
Die in der 2 dargestellte Halbleiterschaltung 4 nach einem ersten Ausführungsbeispiel der Erfindung weist entsprechend der 1 interne Schaltkreise 9 und mit den internen Schaltkreisen 9 verbundene Ein/Ausgangsschaltanordnungen 10 auf. Neben einem Signalanschluss 1 und einem Treiberschaltkreis 2, der über eine Verbindungsleitung 3 mit dem Signalanschluss 1 verbunden ist, weist die Ein/Ausgangsschaltanordnung 10 eine Schalteinrichtung 81, 82, 83,..., 8n auf. Über die Schalteinrichtung 81, 82, 83,..., 8n wird jeweils einer der Signalanschlüsse 1 in Abhängigkeit eines Prüfmodussignales TMOD mit einer Prüfpotentialleitung TPOT verbunden. Während eines Testmodus ist dabei der Signalanschluss 1 über die Schalteinrichtung 81, 82, 83,..., 8n an die Prüfpotentialleitung TPOT angeschlossen. Außerhalb des Testmodus, in einem Normal- bzw. Betriebsmodus der Halbleiterschaltung 4 ist die Schalteinrichtung 81, 82, 83,..., 8n offen.
Die Prüfpotentialleitung TPOT ist über eine Auswahleinrichtung 5 an ein negatives Versorgungspotential GND der Halbleiterschaltung 4, an ein positives Versorgungspotential VCC oder an einen Monitoranschluss MON schaltbar. Die Steuerung der Auswahleinrichtung 5 erfolgt über ein Prüfauswahlsignal TSEL.
Zur definierten Voralterung der Ausgangstreiber 22 werden nun etwa die Ausgangstreiber 22 über die Schalteinrichtungen 81, 82, 83,..., 8n an die Prüfsignalleitung TPOT geschaltet. Die Prüfsignalleitung TPOT wird über die Auswahleinrichtung 5 an eines der internen Versorgungspotentiale GND, VCC der Halbleiterschaltung 4 angeschlossen. Während eines Burn-Ins treiben demnach die Ausgangstreiber gegen ein definiertes Potential.
Zur Prüfung der Funktionalität der Ausgangstreiber werden die Ausgangstreiber 22 beispielsweise über die Schalteinrichtungen 81, 82 an die Prüfsignalleitung TPOT und die Prüfsignalleitung TPOT über den Auswahlschalter 5 an den Monitoranschluss MON geschaltet. An dem Monitoranschluss MON wird ein zur Qualifizierung der Ausgangstreiber 22 geeignetes Messinstrument oder ein geeigneter Prüfkanal der Prüfvorrichtung angeschlossen. Mit Ausnahme des gerade zu prüfenden Ausgangstreibers 22 werden alle restlichen Ausgangstreiber 22 in üblicher Weise hochohmig geschaltet. Am Monitoranschluss MON ist jeweils das Ausgangssignal eines der Ausgangstreiber 22 zu erfassen. Durch die Multiplexfunktion der parallel geschalteten Schalteinrichtungen 81, 82, 83,..., 8n wird eine Mehrzahl von Ausgangstreibern 22 über -einen einzigen Monitoranschluss MON geprüft. Diese Prüfung kann etwa parallel zu einem internen Test der Halbleiterschaltung, etwa einem Speicherzellentest erfolgen und dadurch die Testparallelität an einer Prüfvorrichtung erhöht werden.
Zur Prüfung der Empfängerschaltkreise 23 werden die Empfängerschaltkreise 23 über die jeweils zugeordneten Schalteinrichtungen 81, 83 an die Prüfpotentialleitung TPOT geschaltet und über die Auswahleinrichtung 5 und entweder die Versorgungspotentiale GND, VCC der Halbleiterschaltung 4 oder über den Monitoranschluss MON und einem am Monitoranschluss angeschlossenen Prüfkanal einer Prüfvorrichtung mit einem definierten Eingangssignal beaufschlagt.
Im in der 3 dargestellten Ausführungsbeispiel sind die Schalteinrichtungen 81, 82, 83,..., 8n jeweils als Transistoreinrichtungen 71 ausgeführt.
Das in der 4 dargestellte Ausführungsbeispiel unterscheidet sich vom vorangegangenen zum einen durch die Ausbildung der Schalteinrichtungen 81, 82, 83,..., 8n als Transfergates. Dabei umfasst jedes Transfergate einen n-Kanaltransistor und einen parallel zum n-Kanaltransistor geschalteten und mit dem invertierten Prüfmodussignal NTMOD angesteuerten p-Kanaltransistor.
Ferner sind in diesem Ausführungsbeispiel jeweils die Ausgangstreiber 22 und die Empfängerschaltkreise 23 zu Gruppen zusammengefasst, denen jeweils eine erste TPOT1, bzw. eine zweite TPOT2 Prüfsignalleitung zugeordnet sind. In diesem Ausführungsbeispiel werden die den jeweiligen Gruppen zugeordneten Transfergates 72 durch ein erstes TMOD1 und ein zweites TMOD2 Prüfmodussignal gesteuert. Zur Ansteuerung der Transfergates 72 ist in der Regel auch das jeweils invertierte Prüfmodussignal NTMOD1, NTMOD2 erforderlich. Die Ansteuerung der den verschiedenen Gruppen zugeordneten Transfergates 72 kann aber auch durch ein gemeinsames Prüfmodussignal TMOD erfolgen. Ebenso ist es möglich, die Gruppen über verschiedene Prüfmodussignale TMODn anzusteuern und dabei aber eine gemeinsame Prüfsignalleitung TPOT vorzusehen.
Schematisch ist in der 4 auch der Verlauf eines Prüfsignalpfads 6 jeweils zwischen einem Signalanschluss 1 und der zugeordneten Schalteinrichtung 81 gezeigt. Der Prüfsignalpfad 6 ist dabei in Serie zur Verbindungsleitung 3 zwischen dem Signalanschluss und dem Treiberschaltkreis 2 angeordnet. Der Prüfsignalpfad 6 wird über eine eigene Leitung zum Signalanschluss 1 geführt und überlagert sich einem Signalpfad zwischen dem Signalanschluss 1 und dem Treiberschaltkreis 2 nicht. Dadurch wird auch die Verbindungsleitung 3 mitgeprüft und eine Beeinflussung des zeitkritischen Signalspfads zwischen dem Signalanschluss 1 und dem Treiberschaltkreis 2 minimiert.

1: Signalanschluss
2: Treiberschaltkreis
21: bidirektionaler Treiberschaltkreis
22: Ausgangstreiber
23: Empfängerschaltkreis
3: Verbindungsleitung
4: Halbleiterschaltung
5: Auswahleinrichtung
6: Prüfsignalpfad
71: Transistoreinrichtung
72: Transfergate
81: erste Schalteinrichtung
82: zweite Schalteinrichtung
83: dritte Schalteinrichtung
8n: n-te Schalteinrichtung
9: interne Schaltkreise
10: Ein/Ausgangsschaltanordnung
10': Ein/Ausgangsschaltanordnung
GND: negatives Versorgungspotential
MON: Monitoranschluss
TMOD: Prüfmodussignal
NTMOD: invertiertes Prüfmodussignal
TMOD1: erstes Prüfmodussignal
TMOD2: zweites Prüfmodussignal
TPOT: Prüfpotential
TPOT1: erstes Prüfpotential
TPOT2: zweites Prüfpotential
TSEL: Prüfauswahlsignal
VCC: positives Versorgungspotential

Claims

Ein/Ausgangsschaltanordnung (10) für Halbleiterschaltungen (4) mit – einem Signalanschluss (1) und – einem mit dem Signalanschluss (1) verbundenen Treiberschaltkreis (2) mit – einem zum Treiben eines von internen Schaltkreisen (9) der Halbleiterschaltung (4) erzeugten Ausgangssignals auf einer am Signalanschluss (1) angeschlossenen Leitung geeigneten Ausgangstreiber (22) und/oder – einem zur Konditionierung eines am Signalanschluss (1) anliegenden Eingangssignals geeigneten Empfängerschaltkreis (23), gekennzeichnet durch eine durch ein Prüfmodussignal (TMOD) steuerbare und in einem Testmodus der Halbleiterschaltung (4) den Signalanschluss (1) mit einer Prüfpotentialleitung (TPOT) verbindende Schalteinrichtung (81, 82,.., 8n).
Ein/Ausgangsschaltanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Prüfpotentialleitung (TPOT) an ein internes Versorgungspotential (VCC, GND, ...) der Halbleiterschaltung (4) angeschlossen ist.
Ein/Ausgangsschaltanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Prüfpotentialleitung (TPOT) mit einem Monitoranschluss (MON) der Halbleiterschaltung (4) verbunden ist.
Ein/Ausgangsschaltanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Prüfsignalpfad (6) zwischen dem Signalanschluss (1) und der Schalteinrichtung (81, 82, 83,..., 8n) in Serie zur Verbindungsleitung (3) ausgeführt ist.
Ein/Ausgangsschaltanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schalteinrichtung (81, 82, 83,..., 8n) als Transfergate (72) aus einem n-Kanal Transistor und einem parallel zum n-Kanal-Transistor angeordneten und mit dem invertierten Prüfmodussignal (NTMOD) angesteuerten p-Kanal Transistor ausgebildet ist.
Halbleiterschaltung (4) mit – zur Verarbeitung und Erzeugung von Signalen geeigneten internen Schaltkreisen (9) und – jeweils einen Signalanschluss (1) aufweisende Ein/Ausgangsschaltanordnungen (10) zum Empfang der zu verarbeitenden Signale und/oder zur Ausgabe der erzeugten Signalen an den Signalanschlüssen (10), dadurch gekennzeichnet, dass die Ein/Ausgangsschaltanordnungen als eine der Ein/Ausgangsschaltanordnungen (10) nach einem der Ansprüche 1 bis 5 ausgebildet sind.
Halbleiterschaltung nach Anspruch 6, gekennzeichnet durch eine die Prüfpotentialleitung (TPOT) in Abhängigkeit eines Testauswahlsignals (TSEL) an ein internes Versorgungspotential (GND, VDD, ..) und/oder an einen Monitoranschluss (MON) schaltende Auswahleinrichtung (5).
Halbleiterschaltung nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass die Prüfpotentialleitungen (TPOT) jeweils einer Gruppe von gleichartigen Ein/Ausgangsschaltanordnungen (10) miteinander verbunden sind.
Halbleiterschaltung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Schalteinrichtungen (81, 82, ..., 8n) voneinander unabhängig schaltbar sind.
Verfahren zur Prüfung einer Halbleiterschaltung (4) mit eine Mehrzahl von Signalanschlüssen (1) aufweisenden Ein/Ausgangsschaltanordnungen (10) und mit den Ein/Ausgangsschaltanordnungen (10) verbundenen internen Schaltkreisen (9), bei dem – jeweils eine echte Teilmenge der Signalanschlüsse (1) mit einer Prüfvorrichtung verbunden wird und – die internen Schaltkreise (9) in einem Testmodus unter Benutzung der echten Teilmenge der Signalanschlüsse (1) geprüft werden, dadurch gekennzeichnet, dass die nicht in der echten Teilmenge enthaltenen Signalanschlüsse (1) in Abhängigkeit eines im Testmodus generierten Testsignals (TMOD) an eine interne Prüfpotentialleitung (TPOT) geschaltet und unter Benutzung der internen Prüfpotentialleitung (TPOT) geprüft werden.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass – die Prüfpotentialleitung (TPOT) an ein internes Versorgungspotential (GND, VCC, ...) der Halbleiterschaltung (4) angeschlossen wird und – die im Testmodus mit der Prüfpotentialleitung (TPOT) verbundenen und als Ausgangstreiber (22) oder bidirektionale Schaltkreise (21) ausgebildeten Treiberschaltkreise (10) durch Treiben gegen das interne Versorgungspotential (GND, VDD, ...) geprüft und/oder vorgealtert werden.
Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass – die Prüfpotentialleitung (TPOT) mit einem Monitoranschluss (MON) verbunden wird, – die Ausgangstreiber (22) bis auf einen jeweils zu prüfenden Ausgangstreiber (22) hochohmig geschaltet werden und – jeweils der zu prüfende Ausgangstreiber (22) durch analoge Auswertung eines am Monitoranschluss (MON) ausgegebenen Ausgangssignals des Ausgangstreibers (22) geprüft wird.
Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass – die Prüfpotentialleitung (TPOT) mit einem Monitoranschluss (MON) verbunden wird, – am Monitoranschluss ein Prüfsignal eingespeist und – die Empfängerschaltkreise (23) einzeln oder nacheinander durch eine spezifische Reaktion der Halbleiterschaltung (4) auf das Prüfsignal geprüft werden.