DE10345453B4

DE10345453B4 - Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung

Info

Publication number: DE10345453B4
Application number: DE10345453A
Authority: DE
Inventors: Jürgen Dr. Holz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2009-08-20
Anticipated expiration: 2023-10-01
Also published as: US20060261430A1; TW200514266A; DE10345453A1; US7545016B2; WO2005034242A1; TWI246200B

Abstract

Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung,
• bei dem eine Mehrzahl von übereinander angeordneten Metallisierungsebenen (102, 103, 104, 105, 106) gebildet wird, wobei jede Metallisierungsebene eine Metallschicht mit Leitbahnen (102d, 103d, 104d, 105d, 106d) und eine darauf angeordnete Dielektrikumsschicht (103a, 104a, 105a, 106a, 107) aufweist,
• bei dem auf den Metallisierungsebenen (102, 103, 104, 105, 106) eine erste Passivierungs-Teilschicht (112) aufgebracht wird,
• bei dem über mindestens einer integrierten Photodiode (110) die Mehrzahl der Metallisierungsebenen (102, 103, 104, 105, 106) entfernt wird, so dass ein Graben (113) gebildet wird, so dass auf die Schichtstapel-Anordnung auftreffendes Licht entlang des Grabens (113) auf die Photodiode (110) trifft, wobei bei dem Bilden des Grabens (113) in dem Bereich, in dem der Graben (113) gebildet wird, die erste Passivierungs-Teilschicht (112) entfernt wird, und
• bei dem nach dem Bilden des Grabens (113) eine zweite Passivierungs-Teilschicht...

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung.
In einer herkömmlichen CMOS-Kamera (Complementary Metal Oxide Semiconductor-Kamera) wird über einer in einem Substrat integrierten Photodiode eine Mehrzahl von Schichtstapeln aufgebracht, welche alternierend jeweils eine strukturierte Metallschicht, gemäß dem Stand der Technik üblicherweise aus Aluminium, und eine Intermetall-Dielektrikumsschicht, üblicherweise aus Siliziumdioxid, aufweisen. Zu erfassendes, auf die bekannte CMOS-Kamera eingestrahltes Licht tritt durch die Mehrzahl von Schichtstapeln hindurch und trifft schließlich auf die Photodiode. In der Photodiode wird die optische Energie in elektrische Energie umgewandelt und die elektrische Energie wird mittels einer Auswerteschaltung gegebenenfalls verstärkt, digitalisiert und weiterverarbeitet.
Bei zukünftigen CMOS-Technologien wird als Material für die Metallschichten, d. h. die Metallisierungsebenen, nicht mehr Aluminium verwendet, sondern voraussichtlich Kupfer. Bei Verwendung von Kupfer zur Verdrahtung in den jeweiligen Metallisierungsebenen werden Diffusionsbarrieren benötigt, um zu verhindern, dass Kupferatome in das Intermetall-Dielektrikum, vorzugsweise Siliziumdioxid (SiO₂), diffundieren. Ein alternatives Material für das Intermetall-Dielektrikum ist ein elektrisch isolierendes Low-k-Material, beispielsweise SiLK^TM. Üblicherweise wird als Material für die Diffusionsbarrieren Siliziumnitrid (Si₃N₄) verwendet.
In zukünftigen Produkten wird die Schichtdicke einer Diffusionsbarrierenschicht ungefähr 50 nm und weniger betragen und die Dicke einer Intermetall-Dielektrikumsschicht ungefähr 400 nm bis 1000 nm.
Als Substrat wird üblicherweise Silizium verwendet. Wenn in dem Produkt eine Photodiode in dem Siliziumsubstrat integriert ist, muss von der Oberfläche des Bauelements ein dort einfallendes Licht alle über der Photodiode aufgebrachten Schichtstapel durchdringen, bis es in die Photodiode eindringen kann und dort zur Erzeugung von elektrischen Ladungsträgern führen kann.
Wegen der unterschiedlichen optischen Dichte des Materials des Intermetall-Dielektrikums (Siliziumdioxid/Low-k-Material haben üblicherweise einen Brechungsindex n von ungefähr 1,5) und der Diffusionsbarriere (Siliziumnitrid hat einen Brechungsindex n von ungefähr 2) kommt es zu vielfachen Interferenzen im optischen Pfad der durch die Schichtstapel hindurchtretenden Lichtstrahlen.
2 zeigt eine ermittelte Transmissionskurve 201, bei welcher der Transmissionskoeffizient 202 abhängig von der Wellenlänge 203 des jeweils eingestrahlten Lichts dargestellt ist für eine oben beschriebene Schichtstapel-Anordnung gemäß dem Stand der Technik mit Kupfer als Metall für die Leitbahnen und Siliziumnitrid als Diffusionsbarrierenmaterial.
Wie der Transmissionskurve 201 in 2 zu entnehmen ist, ist es aufgrund der näherungsweise chaotischen und somit unvorhersagbaren Verteilungen der Transmissionskurven-Maxima nicht möglich, die Schichtstapel-Anordnung geeignet zu dimensionieren, so dass eine maximale Lichtmenge auf die Photodiode trifft, d. h. dass nur eine minimale Lichtmenge von den Schichtstapeln reflektiert wird.
Wie der Transmissionskurve 201 ferner zu entnehmen ist, reduziert eine Mehrzahl von Schichtstapeln in der Schichtstapel-Anordnung einer CMOS-Kamera bei verwendeter Kupfer-Metallisierung die mittlere optische Transmission auf 65%, für einzelne Wellenlängen sogar bis auf 20%.
Dies führt für eine CMOS-Kamera oder für eine optische Maus, in welche ein elektronischer Chip mit oben beschriebener Technologie mit Photodioden eingebracht ist, zu einem erhöhten Stromverbrauch und zu einer Reduzierung der Ausbeute.
Eine Lösung des oben beschriebenen Problems könnte darin bestehen, die Dicken der Schichten des Intermetall-Dielektrikums und der Diffusionsbarrieren zu optimieren und die Dicken der Schichten sehr genau zu kontrollieren und somit die Transmission für eine bestimmte Wellenlänge zu optimieren. Dies führt jedoch zu einem erheblich erhöhten Aufwand in der Fertigung einer solchen integrierten Schichtstapel-Anordnung.
Eine Alternative wäre ferner, das Material der Diffusionsbarriere, d. h. derzeit Siliziumnitrid, zu ersetzen mit einem Material, welches die gleiche oder eine sehr ähnliche optische Dichte aufweist wie das Material des verwendeten Intermetall-Dielektrikums Kupfer. Dies würde jedoch eine Neuentwicklung und Qualifizierung des gesamten Backend-Prozesses erfordern.
Ferner wäre eine Lösungsmöglichkeit des oben beschriebenen Problems die Bestrahlung der integrierten Schichtstapel-Anordnung gemäß dem Stand der Technik mit Licht mit erhöhter Intensität, um damit die nur geringe Transmission zu kompensieren. Bei dieser Vorgehensweise wird jedoch der Stromverbrauch erheblich erhöht, wodurch sich beispielsweise die Batteriestandzeit beispielsweise von Funkmäusen verkleinert. Allgemein ist ein erhöhter Stromverbrauch bei einem Gerät mit einer solchen integrierten Schichtstapel-Anordnung nicht gewünscht.
Aus EP 0 987 767 A2 ist ferner eine Photodetektor-Anordnung bekannt, bei dem in einem Graben über einem Photodetektor Anti-Reflexionsschichten angeordnet sind und dann der Graben mit einer Package-Schicht gefüllt ist.
Ferner ist in DE 199 63 864 A1 eine Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer beschrieben.
WO 01/08213 A1 beschreibt ein Verfahren und eine Struktur zur Reduktion von Elektromigration.
US 4,606,115 beschreibt ein Verfahren zum Herstellen einer optisch sensitiven Halbleitereinrichtung, bei dem eine Siliziumnitrid-Schicht auf einer ersten Hauptoberfläche eines Substrats gebildet und strukturiert wird, so dass ein Teil der strukturierten Siliziumnitrid-Schicht über der optisch sensitiven Halbleitereinrichtung verbleibt. Dann wird eine Passivierungsschicht auf der strukturierten Siliziumnitrid-Schicht abgeschieden.
Der Erfindung liegt das Problem zugrunde, die Transmissionseigenschaften für eine oben beschriebene Schichtstapel-Anordnung zu verbessern.
Das Problem wird durch das Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung mit den Merkmalen gemäß Patentanspruch 1 gelöst.
Eine integrierte Schichtstapel-Anordnung weist eine Mehrzahl von übereinander angeordneten Teil-Schichtstapeln auf, wobei jeder Teil-Schichtstapel eine Metallschicht und eine Dielektrikumsschicht aufweist. Ferner ist in der integrierten Schichtstapel-Anordnung eine integrierte Photodiode vorgesehen. Über der Photodiode angeordnet ist ein Graben gebildet, der sich durch zumindest einen Teil der Teil-Schichtstapel hindurch derart erstreckt, dass auf die Schichtstapel-Anordnung oberhalb der Photodiode auftreffendes Licht entlang des Grabens auf die Photodiode trifft.
Ein optischer Sensor weist eine Vielzahl von integrierten Schichtstapel-Anordnungen, wie sie oben beschrieben sind, auf.
Bei einem Verfahren zum Herstellen einer integrierten Schichtstapel-Anordnung wird eine Mehrzahl von übereinander angeordneten Schichtstapeln gebildet, wobei jeder Schichtstapel eine Metallschicht und eine Dielektrikumsschicht aufweist. Über mindestens einer integrierten Photodiode wird zumindest ein Teil der Schichtstapel entfernt, so dass ein Graben derart gebildet wird, dass auf die Schichtstapel-Anordnung auftreffendes Licht entlang des Grabens auf die Photodiode trifft.
Anschaulich können die starken Interferenzen des durch die Mehrzahl von Schichtstapeln hindurchtretenden Lichts reduziert werden bzw. sogar eliminiert werden, indem oberhalb der Photodiode ein Graben durch zumindest einen Teil der Schichtstapel, vorzugsweise durch alle Schichtstapel bis auf das letzte Intermetall-Dielektrikum, bei Existenz einer Diffusionsschicht bis auf die unterste, dem Substrat benachbart angeordnete Diffusionsbarrierenschicht gebildet wird, vorzugsweise geätzt wird.
Auf diese Weise werden die Interferenzen des auf die Schichtstapel-Anordnung auftreffenden und in diese eintretenden Lichts auf seinem Weg zu der Photodiode hin erheblich reduziert und die Optimierung der Schichtstapel-Anordnung hinsichtlich der maximalen Transmission des auf die Schichtstapel-Anordnung auftreffenden und durch diese hindurchtretenden Lichts wird erheblich vereinfacht.
Damit wird erreicht, dass ein Gerät mit einer solchen integrierten Schichtstapel-Anordnung, beispielsweise ein optischer Sensor, vorzugsweise eine CMOS-Kamera oder eine optische Computermaus eine höhere Lichtempfindlichkeit hat und damit mit geringerer Beleuchtung auskommt; der Stromverbrauch vermindert sich dadurch erheblich. Wird das jeweilige Gerät mit einer Batterie betrieben, so erhöht sich erfindungsgemäß die Betriebsdauer des Geräts mit der Batterie erheblich.
Der optische Sensor eignet sich als Sensor zum Erfassen von Licht, als Sensor im Rahmen der Automobiltechnik, beispielsweise als Sensor zum Erfassen eines Ereignisses, welches zum Auslösen eines Airbags führt oder auch als Geschwindigkeitssensor, allgemein als optischer Sensor zum Erfassen von auf die Oberfläche des optischen Sensors auftreffenden Lichtes.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Zwischen der Metallschicht und der Dielektrikumsschicht kann in zumindest einem Teil der Schichtstapel eine Diffusionsbarrierenschicht vorgesehen sein, mit der verhindert wird, dass Metallatome aus der Metallschicht in die Dielektrikumsschicht diffundieren.
Diese Ausgestaltung ist insbesondere vorteilhaft für den Fall, dass als Metallschicht eine Kupferschicht verwendet wird, d. h. dass die Metallschicht Kupfer aufweist oder aus Kupfer besteht.
Gemäß einer anderen Ausgestaltung ist es vorgesehen, dass die Dielektrikumsschicht Siliziumdioxid aufweist oder aus Siliziumdioxid besteht.
Die Diffusionsbarrierenschicht kann Siliziumnitrid und/oder Siliziumkarbid aufweisen oder aus Siliziumnitrid und/oder Siliziumkarbid bestehen.
Es ist in diesem Zusammenhang darauf hinzuweisen, dass die Erfindung immer dann besonders vorteilhaft eingesetzt werden kann, wenn die optische Dichte des Materials der Metallschicht und die optische Dichte des Materials der Dielektrikumsschicht und/oder die optische Dichte des Material einer vorgesehenen Diffusionsbarrierenschicht und die optische Dichte des Materials der Dielektrikumsschicht sich erheblich voneinander unterscheiden, wie dies beispielsweise bei den Materialen Siliziumnitrid und Siliziumdioxid der Fall ist.
Gemäß einer Ausgestaltung ist zumindest über den Schichtstapeln und dem Graben eine Passivierungsschicht aufgebracht zum Schutz des Materials der Schichtstapel und der Photodiode.
Die Passivierungsschicht weist vorzugsweise Siliziumnitrid auf oder besteht aus Siliziumnitrid.
Gemäß einer anderen Ausgestaltung ist es vorgesehen, dass in der integrierten Schichtstapel-Anordnung eine elektrische Schaltung zum Verarbeiten des von der Photodiode erzeugten elektrischen Signals vorgesehen ist, wobei die elektrische Schaltung mit einem Ausgang der Photodiode gekoppelt ist, so dass das von der Photodiode erzeugte elektrische Signal der elektrischen Schaltung zugeführt wird.
Die elektrische Schaltung kann eine Verstärkerschaltung und/oder eine Analog-/Digital-Wandlerschaltung aufweisen, mit welchen Schaltung(en) eine Vorverarbeitung des analogen, von der Photodioden erzeugten elektrischen Signals gewährleistet wird.
Bei dem optischen Sensor ist es gemäß einer Ausgestaltung vorgesehen, dass die integrierte Schichtstapel-Anordnung in einem Gehäuse des optischen Sensors eingebracht ist, wobei das Gehäuse einen lichtdurchlässigen Deckel aufweist, welcher über dem Graben derart angeordnet ist, dass auf das Gehäuse, genauer auf den Deckel, auftreffendes Licht durch den lichtdurchlässigen Deckel zu dem Graben hindurchtreten kann.
Vorzugsweise ist das Gehäuse ein Keramik-Gehäuse und der lichtdurchlässige Deckel ein Glasdeckel.
In einer alternativen Ausführungsform des optischen Sensors ist es vorgesehen, dass die integrierte Schichtstapel-Anordnung in eine optische Vergussmasse eingebracht ist, wobei die optische Vergussmasse vorzugsweise Epoxidharz aufweist oder aus Epoxidharz besteht.
Bei dieser Ausgestaltung ist die optische Vergussmasse vorzugsweise teilweise oder vollständig ebenfalls in den Graben gefüllt. Aufgrund des Verwendens der optischen Vergussmasse werden jedoch die weiterhin im Stand der Technik auftretenden Interferenzen vermieden.
Bei einem Verfahrens ist es vorgesehen, dass vor dem Bilden des Grabens auf den Schichtstapeln eine erste Passivierungs-Teilschicht aufgebracht wird und, vorzugsweise mittels einer zusätzlichen geeigneten Maske über der Photodiode, der Graben gebildet wird, vorzugsweise mittels Ätzens, besonders bevorzugt mittels anisotropen Trockenätzens, wobei in dem Bereich, in dem Graben gebildet wird, die erste Passivierungs-Teilschicht entfernt wird. In den anderen Bereichen der Schichtstapel-Anordnung bleibt jedoch die erste Passivierungs-Teilschicht erhalten. Nachdem der Graben gebildet wurde, wird eine zweite Passivierungs-Teilschicht aufgebracht auf der ersten Passivierungs-Teilschicht sowie auf dem Grabenboden und den Grabenwänden, so dass die gesamte Oberfläche der Schichtstapel-Anordnung mittels der ersten Passivierungs-Teilschicht beziehungsweise mit der zweiten Passivierungs-Teilschicht geschützt ist.
Die integrierte Schichtstapel-Anordnung, welche in einem CMOS-Chip integriert sein kann, kann beispielsweise auch zum Erfassen eines Fingerabdrucks eingesetzt werden. In diesem Fall ist der CMOS-Chip als Fingerabdruck-Sensor eingerichtet.
Es ist anzumerken, dass in dem optischen Sensor üblicherweise eine Vielzahl integrierter Photodioden und Schichtstapel-Anordnungen vorgesehen ist, welche analog zu einer CMOS-Kamera mit in dem Substrat integrierten Schaltungen gekoppelt sind zur Auswertung der von den Photodioden erzeugten elektrischen Signale.
Gemäß einer anderen Ausgestaltung ist es vorgesehen, dass in einem Gehäuse die integrierte Schichtstapel-Anordnung eingebracht ist. In diesem Fall verbleibt/verbleiben der/die Graben/Gräben unbedeckt, anders ausgedrückt bleibt der Sensor im Photodiodenbereich offen.
Ferner kann/können in dem/den Graben/Gräben eine/mehrere Linse(n) vorgesehen sein, wobei in zumindest einem Teil der Gräben jeweils eine optische Linse vorgesehen ist, welche zumindest einen Teil des jeweiligen Grabens abdeckt. Anders ausgedrückt, die Linse bildet in dem jeweiligen Graben das Gehäuse und den Schutz für die Photodiode.
Am Rand kann Vergussmasse beispielsweise die Pads schützen, wobei jedoch die Vergussmasse nicht bis zu dem Sensorfeld selbst vordringt.
Über der jeweiligen Photodiode kann im Rahmen der Prozessierung ein Teil der Metallisierungs-Strukturen, beispielsweise aus Kupfer, vor deren Entfernen enthalten sein. Vorzugsweise ist jedoch der Bereich oberhalb der jeweiligen Photodiode frei von den Metallisierungs-Strukturen.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
Es zeigen
1 eine Querschnittsansicht einer integrierten Schichtstapel-Anordnung gemäß einem Ausführungsbeispiel;
2 eine Transmissionskurve einer Schichtstapel-Anordnung gemäß dem Stand der Technik;
3a bis 3g Querschnittsansichten der Schichtstapel-Anordnung während des Verfahrens zur Herstellung der Schichtstapel-Anordnung zu unterschiedlichen Zeitpunkten;
4 eine Draufsicht auf ein Array mit einer Vielzahl von in Zeilen und Spalten angeordneten Schichtstapel-Anordnungen in einem elektronischen Chip gemäß dem Ausführungsbeispiel;
5 eine Skizze einer Computermaus gemäß einem ersten Ausführungsbeispiel;
6 eine Skizze einer Computermaus gemäß einem zweiten Ausführungsbeispiel; und
7 eine Transmissionskurve einer integrierten Schichtstapel-Anordnung gemäß einem Ausführungsbeispiel.
5 zeigt eine Computermaus 500 gemäß einem ersten Ausführungsbeispiel.
In einem Gehäuse 504 der Computermaus 500 sind eine Leuchtdiode 501, eine Linse 502 sowie ein im Folgenden beschriebener CMOS-Chip 400 vorgesehen. Zusätzliche Komponenten der Computermaus 500, welche selbstverständlich üblicherweise vorgesehen sind, sind aus Gründen der einfacheren Darstellung in diesem Fall nicht gezeigt und auch nicht näher beschrieben. Beispiele für solche Komponenten sind eine entsprechende Stromversorgungs-Schnittstelle oder eine Daten-Eingangs-/Ausgangs-Schnittstelle, beispielsweise ein Steckverbinder oder eine Funk-Schnittstelle.
Die Leuchtdiode 501 sendet Licht der Wellenlänge λ = 630 nm aus, wobei das ausgesendete Licht auf eine Oberfläche 503 eines Objekt, auf welchem die Computermaus 500 bewegt wird, beispielsweise auf die Oberfläche eines Schreibtischs, gerichtet ist. Von der Oberfläche 503 des Objekts wird das auftreffende Licht reflektiert zu der Linse 502, dort gebündelt und auf den im Folgenden näher beschriebenen CMOS-Chip 400 gerichtet, wo das dort auftreffende Licht erfasst wird und mittels der dort integrierten Photodioden in elektrische Energie umgewandelt wird. Mittels einer nicht gezeigten und nicht näher beschriebenen an sich bekannten integrierten elektrischen Auswerteschaltung erfolgt die Auswertung des das Auftreffen des Lichtes repräsentierenden Signals. Auf diese Weise wird die Relativ-Bewegung der Computermaus 500 entlang der Oberfläche 503 des Objekts ermittelt.
4 zeigt den CMOS-Chip 400 in einer Draufsicht in größerem Detail.
Auf dem CMOS-Chip 400 sind eine Vielzahl von im Folgenden näher erläuterten Schichtstapel-Anordnungen 100 enthalten, welche matrixförmig in Zeilen 401 und Spalten 402 angeordnet sind.
Gemäß diesem Ausführungsbeispiel der Erfindung sind in jeder Zeile und in jeder Spalte jeweils 40 Schichtstapel-Anordnungen enthalten.
Ferner ist jede Schichtstapel-Anordnung 100 jeder Zeile 401 mit jeweils genau einer Zeilenleitung 403 und jede Schichtstapel-Anordnung 100 einer Spalte 402 mit genau einer Spaltenleitung 404 gekoppelt, wobei die Zeilenleitungen mittels eines Zeilendekoders auswählbar sind und die Spaltenleitungen mittels eines Spaltendekoders auswählbar sind (nicht gezeigt).
Über die Spaltenleitungen 404 und die Zeilenleitungen 403 wird der von den Photodioden, welche in jeder Schichtstapel-Anordnung, wie im Folgenden noch näher erläutert wird, enthalten sind, erzeugte elektrische Strom erfasst und einer nicht gezeigten Auswerteschaltung zur Ermittlung der Relativ-Bewegung der Computermaus 500 entlang der Oberfläche 503 des Objekts in an sich bekannter Weise weitergeleitet.
Der CMOS-Chip weist ferner gegebenenfalls eine Funk-Kommunikationsschnittstelle, eingerichtet beispielsweise gemäß dem Bluetooth-Schnittstellen-Standard sowie zusätzliche, nicht gezeigte Logik-Schaltkreise auf.
1 zeigt den Aufbau einer Schichtstapel-Anordnung 100 im Querschnitt.
Wie in 1 gezeigt ist, ist auf einem Bulk-Silizium-Substrat 101 eine erste Diffusionsbarrierenschicht 102a aus Siliziumnitrid aufgebracht.
Zum Aufbringen der einzelnen Schichten wird wahlweise gemäß diesem Ausführungsbeispielen der Erfindung ein Abscheideverfahren aus der Gasphase (Chemical Vapour Deposition-Verfahren, CVD-Verfahren), alternativ ein Physical Vapour Deposition-Verfahren (PVD-Verfahren), vorzugsweise Sputtern, verwendet.
Auf der ersten Diffusionsbarrierenschicht 102a ist eine erste Dielektrikumsschicht 102b aus einem Dielektrikum, beispielsweise aus Siliziumoxid oder BPSG (Bor Phosphorous Silicat Glass), aufgebracht. Die erste Diffusionsbarrierenschicht 102a und die erste Dielektrikumsschicht 102b bilden einen ersten Teil-Schichtstapel gemeinsam mit im Folgenden näher erläuterten ersten Kontaktlöchern 102c und einer ersten Metallisierung 102d, d. h. ersten Leitbahnen, welche gemäß einem vorgegebenen Schaltungs-Layout angeordnet sind.
Auf dem ersten Teil-Schichtstapel 102 sind ein zweiter Teil-Schichtstapel 103, ein dritter Teil-Schichtstapel 104, ein vierter Teil-Schichtstapel 105 sowie ein fünfter Teil-Schichtstapel 106 angeordnet, welche in ihrer Struktur identisch aufgebaut sind, wobei sich jedoch die Dicken der einzelnen Schichtstapel erfindungsgemäß unterscheiden können und der Verlauf der Leitbahnen in den jeweiligen Metallisierungsebenen, d. h. den Metallschichten unterscheiden abhängig von dem jeweils vorgegebenen Layoutdesign.
Die Leitbahnen aller Metallschichten der Teil-Schichtstapel-Anordnung sind mittels eines Dielektrikums, gemäß diesem Ausführungsbeispiel mittels Siliziumdioxid, alternativ mittels eines Low-k-Dielektrikums (beispielsweise SiLK^TM), voneinander elektrisch isoliert.
Es ist in diesem Zusammenhang anzumerken, dass alle Metallschichten gemäß den Ausführungsbeispielen der Erfindung gemäß der Damascene-Technik oder gemäß der Dual-Damascene-Technik gebildet werden.
Der zweite Teil-Schichtenstapel weist eine zweite Siliziumnitridschicht 103a als zweite Diffusionsbarrierenschicht, eine zweite Siliziumdioxidschicht als zweite Dielektrikumsschicht 103b sowie darin eingebrachte zweite Kontaktlöcher 103c und zweite Metall-Leitbahnen 103d der zweiten Metallisierungsebene auf.
Der dritte Teil-Schichtenstapel 104 weist eine dritte Siliziumnitridschicht als dritte Diffusionsbarrierenschicht 104a, eine dritte Siliziumdioxidschicht als dritte Dielektrikumsschicht 1C4b sowie darin eingebrachte dritte Kontaktlöcher 104c und dritte Metall-Leitbahnen 104d der dritten Metallisierungsebene auf.
Der vierte Teil-Schichtenstapel 105 weist eine auf der dritten Siliziumdioxidschicht 104c aufgebrachte vierte Siliziumnitridschicht als vierte Diffusionsbarrierenschicht 105a, eine darauf aufgebrachte vierte Siliziumdioxidschicht als vierte Dielektrikumsschicht 105b sowie darin eingebrachte vierte Kontaktlöcher 105c und vierte Metall-Leitbahnen 105d der vierten Metallisierungsebene auf.
Auf der vierten Siliziumdioxidschicht 106c ist der fünfte Teil-Schichtenstapel 106 aufgebracht, welcher eine fünfte Siliziumnitridschicht als fünfte Diffusionsbarrierenschicht 106a, eine darauf aufgebrachte fünfte Siliziumdioxidschicht als fünfte Dielektrikumsschicht 106b sowie darin eingebrachte fünfte Kontaktlöcher 106c und fünfte Metall-Leitbahnen 106d der fünften Metallisierungsebene auf.
In das Substrat 101 ist eine Photodiode 110 eingebracht.
Es ist in diesem Zusammenhang darauf hinzuweisen, dass erfindungsgemäß eine beliebige Anzahl von Teil-Schichtstapeln vorgesehen sein kann und auch die einzelnen Schichten innerhalb eines Teil-Schichtstapels bedarfsweise erheblich verändert werden können.
Über der Photodiode 110 ist ein Graben 113 in die Schichtstapel 102, 103, 104, 105, 106, geätzt derart, dass der Boden des Grabens 113 gebildet wird von der ersten Siliziumnitridschicht 102a. Dies ist vorteilhaft, da auf diese Weise im Rahmen des im Folgenden näher erläuterten Herstellungsverfahrens das Substrat und insbesondere die darin integrierte Photodiode 110 nicht geschädigt werden.
Auf der Oberfläche der fünften Siliziumdioxidschicht 106c ist eine sechste Diffusionsbarrierenschicht 107 aus Siliziumnitrid, abgeschieden. Auf der sechsten Diffusionsbarrierenschicht 107 ist eine Schicht 108 aus Siliziumdioxid abgeschieden. Auf der Schicht 108 aus Siliziumdioxid, in welche Anschlusspads 111 eingebracht sind, ist eine erste Passivierungs-Teilschicht 112 aus Siliziumnitrid der Dicke von 220 nm aufgebracht.
Ferner ist auf der ersten Passivierungs-Teilschicht 112 eine zweite Passivierungs-Teilschicht 114 der Dicke von 180 nm aufgebracht, wobei die zweite Passivierungs-Teilschicht zusätzlich die Seitenwände des Grabens 111 und den Boden des Grabens 111 bedeckt.
Erfindungsgemäß weist die Schichtstapel-Anordnung 100 zusätzlich in dem in 1 dargestellten linken Bereich, d. h. benachbart zu der Photodiode 110 eine Vielzahl von Transistoren auf, welche eine elektronische Schaltung bilden, wobei die elektronische Schaltung als Verstärkerschaltung und/oder als Analog-/Digital-Wandlerschaltung ausgestaltet ist (nicht gezeigt in 1).
In den 3a bis 3g sind die einzelnen Verfahrensschritte zum Herstellen der Schichtstapel-Anordnung 100 näher erläutert.
Ausgehend von einem Bulk-Silizium wird in diesem eine Photodiode durch Dotieren eines vorgegebenen Bereichs in dem Siliziumsubstrat 101 mit Dotieratomen, gemäß diesem Ausführungsbeispiel mit Bor-Atomen, alternativ mit Phosphor-Atomen, gebildet (vgl. 3a).
Auf das Substrat 101 und die Photodiode 110 wird eine Diffusionsbarrierenschicht 102a aus Siliziumnitrid der Dicke von 50 nm aufgebracht mittels eines CVD-Verfahrens oder mittels eines PVD-Verfahrens (vgl. 3b).
Wie in 3c dargestellt ist, wird in einem nachfolgenden Schritt auf die erste Diffusionsbarrierenschicht 102a eine erste Dielektrikumsschicht 102b aus einem Dielektrikum, beispielsweise aus Siliziumoxid oder BPSG (Bor Phosphorous Silicat Glass), aufgebracht. Nachfolgend werden in an sich bekannter Weise erste Kontaktlöcher 102c mittels eines Lithographieverfahrens definiert und anschließend geätzt und mit Wolfram gefüllt und es werden nachfolgend die Strukturen für die erste Metallisierungsebene gebildet unter Verwendung eines geeigneten Lithographieverfahrens. Vorzugsweise ist die erste Metallisierungsebene gebildet aus einer metallischen Diffusionsbarrierenschicht (nicht gezeigt) aus Tantalnitrid (TaN) und Kupfer-Leitbahnen 102d, anders ausgedrückt aus einer Metallschicht 102d, gemäß diesem Ausführungsbeispiel aus Kupfer. Das überschüssige Metall wird mittels eines chemisch-mechanischen Polierverfahrens (CMP-Verfahren) entfernt.
Die erste Diffusionsbarrierenschicht 102a, die erste Dielektrikumsschicht 102b, die ersten Kontaktlöcher 102c und die ersten Metall-Leitbahnen 102d bilden gemeinsam einen ersten Teil-Schichtstapel 102.
Dieser Prozess wird auch als Damascene-Prozess bezeichnet. Alternativ kann zur Bildung der Metallisierungsebenen der sogenannte Dual-Damascene-Prozess eingesetzt werden.
In entsprechender Weise werden alle Metallisierungsebenen der nachfolgend beschriebenen Teil-Schichtstapel gebildet.
Somit wird auf der ersten Dielektrikumsschicht 102b und den ersten Metall-Leitbahnen 102d ein zweiter Teil-Schichtstapel 103 gebildet (vgl. 3d). Dies erfolgt dadurch, dass eine zweite Diffusionsbarrierenschicht 103a auf der ersten Dielektrikumsschicht 102b und den ersten Metall-Leitbahnen 102d abgeschieden wird und anschließend auf der zweiten Diffusionsbarrierenschicht 103a eine zweite Dielektrikumsschicht 103b aus Siliziumdioxid abgeschieden wird. Dann werden die Bereiche für zweite Metall-Leitbahnen 103d mittels eines geeigneten Lithographieverfahrens definiert und geätzt. Nachfolgend werden zweite Kontaktlöcher 103c mittels eines Lithographieverfahrens definiert und geätzt bis auf zu der oberen Oberfläche des Siliziumsubstrats 101. Anschließend wird wiederum eine Diffusionsbarrierenschicht (nicht gezeigt) aus Tantalnitrid (TaN) gebildet und die zweiten Kontaktlöcher 103c und die Bereiche für die zweite Metallisierungsebene werden mit Kupfer gefüllt und das überschüssige Kupfer wird wiederum mittels eines CMP-Verfahrens entfernt, so dass zweite Kupfer-Leitbahnen 103d gebildet werden.
Damit ist der zweite Teil-Schichtstapel 103 fertiggestellt.
Diese Vorgehensweise wird so oft wiederholt, bis die gewünschte Anzahl von Teil-Schichtstapeln 102, 103, 104, 105, 106, gemäß diesem Ausführungsbeispiel fünf Teil-Schichtstapel 102, 103, 104, 105, 106, gebildet sind (vgl. 3e).
Jeder Teil-Schichtstapel 102, 103, 104, 105, 106 weist somit eine Diffusionsbarrierenschicht 102a, 103a, 104a, 105a, 106a, vorzugsweise aus Siliziumnitrid, eine Dielektrikumsschicht 102b, 103b, 104b, 105b, 106b, vorzugsweise aus Siliziumdioxid oder BPSG, eine metallische Diffusionsbarrierenschicht (nicht gezeigt), vorzugsweise aus Tantalnitrid, Kontaktlöcher 102c, 103c, 104c, 105c, 106c, und Metall-Leitbahnen 102d, 103d, 104d, 105d, 106d der jeweiligen Metallisierungsebene auf.
Auf die fünfte Dielektrikumsschicht 106b und den fünften Metall-Leitbahnen 106d wird eine sechste Diffusionsbarrierenschicht 107 aus Siliziumnitrid, vorzugsweise der Dicke 100 nm, abgeschieden (vgl. 3f). Auf die sechste Diffusionsbarrierenschicht 107 wird eine Schicht 108 aus Siliziumdioxid abgeschieden. Unter Verwendung eines Lithographieverfahrens werden Kontaktlöcher 109 definiert und geätzt bis zur oberen Oberfläche der fünften Metall-Leitbahnen 106d. Anschließend wird auf der Oberfläche der Kontaktlöcher 109 eine metallische Diffusionsbarrierenschicht (nicht gezeigt) aus Tantalnitrid aufgesputtert. Anschließend wird eine Aluminiumschicht aufgesputtert und unter Verwendung eines weiteren Lithographieverfahrens strukturiert, so dass Anschlusspads 111 gebildet werden.
Alternativ werden die Anschlusspads aus Kupfer mit einem entsprechend daran angepassten Prozess gefertigt.
Auf die obere Oberfläche der Schicht 108 aus Siliziumdioxid und den Anschlusspads 111 wird eine Siliziumnitridschicht 112 als die erste Passivierungs-Teilschicht 112 der Dicke 220 nm aufgebracht.
In einem nachfolgenden Schritt wird unter Verwendung einer zusätzlichen Photomaske ein Bereich über der Photodiode 110 freigeätzt, d. h. die Schichtstapel 102, 103, 104, 105, 106 werden in dem Bereich oberhalb der Photodiode 110 entfernt mittels eines anisotropen Trockenätz-Verfahrens, so dass der Graben 113 gebildet wird (vgl. 3g). Es erfolgt ein Ätzstopp des Trockenätz-Verfahrens auf der ersten Siliziumnitridschicht 102a.
In einem nachfolgenden Schritt wird die zweite Passivierungs-Teilschicht 114 aus Siliziumnitrid mit einer Dicke von 180 nm konform über der ersten Passivierungsschicht 112, und allen Wänden des Grabens 113, d. h. den Seitenwänden und dem Boden des Grabens 113, abgeschieden.
Abschließend werden unter Verwendung einer weiteren Photomaske und einem Lithographieverfahren die Anschlusspads 111 freigelegt, wobei der Bereich des Grabens, d. h. der bereich oberhalb der Photodiode 110 unverändert bleibt (vgl. 1).
7 zeigt eine Transmissionskurve 701 für die erfindungsgemäße Schichtstapel-Anordnung 100, wobei wiederum die Transmissionskoeffizienten 702 abhängig von der jeweiligen Wellenlänge 703 des eingestrahlten Lichts dargestellt sind.
Die Schichtdicken der einzelnen Schichten der Schichtstapel-Anordnung gemäß diesem Ausführungsbeispiel der Erfindung sind wie folgt:

• erste Diffusionsbarrierenschicht 102a: 5 nm;
• erste Dielektrikumsschicht 102b: 750 nm;
• zweite Diffusionsbarrierenschicht 103a: 50 nm;
• zweite Dielektrikumsschicht 103b: 620 nm;
• dritte Diffusionsbarrierenschicht 104a: 50 nm;
• dritte Siliziumdioxidschicht 104b: 720 nm;
• vierte Diffusionsbarrierenschicht 105a: 70 nm;
• vierte Siliziumdioxidschicht 105b: 1080 nm;
• fünfte Diffusionsbarrierenschicht 106a: 100 nm;
• fünfte Siliziumdioxidschicht 106b: 1300 nm;
• sechste Diffusionsbarrierenschicht: 100 nm;
• Schicht 108: 1350 nm;
• erste Passivierungs-Teilschicht 112: 220 nm;
• zweite Passivierungs-Teilschicht 113: 180 nm.

Somit ergibt sich für die Gesamtheit der beiden Passivierungs-Teilschichten 112 und 114 eine Gesamtdicke von 400 nm, wie sie für eine übliche Passivierungsschicht vorgesehen ist.
Damit ist der Bereich der Schichtstapel-Anordnung, in der die Logikschaltungen vorgesehen sind, ausreichend geschützt.
Damit ist es erfindungsgemäß nur noch erforderlich, hinsichtlich des neuen erfindungsgemäßen Prozesses den Far Back End of Line-Prozess zu requalifizieren.
6 zeigt eine Computermaus 600 gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Zusätzlich zu einem Laserelement 601 weist die Computermaus 600 in einem Gehäuse 607 den CMOS-Chip 400 sowie einen Strahlteiler 602 auf, welcher einen von dem Laserelement 601 auf eine Oberfläche 603 eines Objektgerichteten Lichtstrahl 604 in einen ersten Teillichtstrahl 605, welcher auf die Oberfläche 603 des Objekts gerichtet bleibt und in einen zweiten Teillichtstrahl 606 aufteilt, welcher direkt in Richtung auf den CMOS-Chip 400 gerichtet wird. Der erste Teillichtstrahl 605 wird von der Oberfläche 603 reflektiert und ebenfalls teilweise zu dem CMOS-Chip 400 geleitet.
Mittels einer Auswerteschaltung, welche mit dem CMOS-Chip 400 gekoppelt oder darin integriert ist, wird Licht zur Interferenz gebracht. Bei einer Frequenzverschiebung des Lichtes, wie sie durch Bewegung des Sensors relativ zur Oberfläche 603 erfolgt – dies wird auch als Doppler-Effekt bezeichnet – kann man aus dem Interferenzsignal die Geschwindigkeit der Computermaus 600 berechnen.
Die Erfindung kann anschaulich darin gesehen werden, dass der Metallstack einer erfindungsgemäßen Schichtstapel-Anordnung gezielt entfernt wird und eine optisch angepasste Siliziumnitridschicht abgeschieden wird, so dass eine maximale Transmission des auf den CMOS-Chip 400 treffenden Licht bis zu der Photodiode hin gewährleistet ist.
Die Erfindung ist besonders geeignet für eine optische Computermaus, allgemein für jede Anwendung, bei der das Aspektverhältnis des zu bildenden Grabens 111 relativ groß ist.
Wie aus 7 ersichtlich ist, ist es erfindungsgemäß nunmehr sehr einfach und verlässlich möglich, die Dicke der einzelnen Schichten in der Schichtstapel-Anordnung derart zu wählen, dass die Transmission des einfallenden Lichtes durch die Schichtstapel-Anordnung optimiert ist.

100: Schichtstapel-Anordnung
101: Substrat
102: erster Teil-Schichtstapel
102a: erste Dielektrikumsschicht
102b: erste Dielektrikumsschicht
102c: erstes Kontaktloch
102d: erste Metall-Leitbahn
103: zweiter Teil-Schichtstapel
103a: zweite Dielektrikumsschicht
103b: zweite Dielektrikumsschicht
103c: zweite Kontaktloch
103d: zweite Metall-Leitbahn
104: dritter Teil-Schichtstapel
104a: dritte Dielektrikumsschicht
104b: dritte Dielektrikumsschicht
104c: dritte Kontaktloch
104d: dritte Metall-Leitbahn
105: vierter Teil-Schichtstapel
105a: vierte Dielektrikumsschicht
105b: vierte Dielektrikumsschicht
105c: vierte Kontaktloch
105d: vierte Metall-Leitbahn
106: fünfter Teil-Schichtstapel
106a: fünfte Dielektrikumsschicht
106b: fünfte Dielektrikumsschicht
106c: fünfte Kontaktloch
106d: fünfte Metall-Leitbahn
107: sechste Diffusionsbarrierenschicht
108: Schicht aus Siliziumdioxid
109: Kontaktloch
110: Photodiode
111: Anschlusspad
112: erste Passivierungs-Teilschicht
113: Graben
114: zweite Passivierungs-Teilschicht
201: Transmissionskurve
202: Transmissionskoeffizient
203: Wellenlänge
400: CMOS-Chip
401: Zeile CMOS-Chip
402: Spalte CMOS-Chip
403: Zeilenleitung
404: Spaltenleitung
500: Computermaus
501: Leuchtdiode
502: Linse
503: Oberflächenobjekt
504: Gehäuse
600: Computermaus
601: Laserelement
602: Strahlteiler
603: Oberflächenobjekt
604: imitierter Lichtstrahl
605: erster Teillichtstrahl
606: zweiter Teillichtstrahl
607: Gehäuse
701: Transmissionskurve
702: Transmissionskoeffizient
703: Wellenlänge

Claims

Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung, • bei dem eine Mehrzahl von übereinander angeordneten Metallisierungsebenen (102, 103, 104, 105, 106) gebildet wird, wobei jede Metallisierungsebene eine Metallschicht mit Leitbahnen (102d, 103d, 104d, 105d, 106d) und eine darauf angeordnete Dielektrikumsschicht (103a, 104a, 105a, 106a, 107) aufweist, • bei dem auf den Metallisierungsebenen (102, 103, 104, 105, 106) eine erste Passivierungs-Teilschicht (112) aufgebracht wird, • bei dem über mindestens einer integrierten Photodiode (110) die Mehrzahl der Metallisierungsebenen (102, 103, 104, 105, 106) entfernt wird, so dass ein Graben (113) gebildet wird, so dass auf die Schichtstapel-Anordnung auftreffendes Licht entlang des Grabens (113) auf die Photodiode (110) trifft, wobei bei dem Bilden des Grabens (113) in dem Bereich, in dem der Graben (113) gebildet wird, die erste Passivierungs-Teilschicht (112) entfernt wird, und • bei dem nach dem Bilden des Grabens (113) eine zweite Passivierungs-Teilschicht (114) konform aufgebracht wird auf der ersten Passivierungs-Teilschicht (112) sowie auf dem Grabenboden und den Grabenwänden, wobei der Grabenboden und die Grabenwände von der ersten Passivierungs-Teilschicht (112) frei sind.
Verfahren gemäß Anspruch 1, bei dem in dem Schritt, in dem die Mehrzahl der Metallisierungsebenen (102, 103, 104, 105, 106) entfernt wird, zumindest ein Teil der Metallschichten entfernt wird.
Verfahren gemäß einem der Ansprüche 1 oder 2, bei dem zumindest ein Teil der Metallschichten Kupfer aufweist.