DE10342295B4 - Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung - Google Patents

Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung Download PDF

Info

Publication number
DE10342295B4
DE10342295B4 DE2003142295 DE10342295A DE10342295B4 DE 10342295 B4 DE10342295 B4 DE 10342295B4 DE 2003142295 DE2003142295 DE 2003142295 DE 10342295 A DE10342295 A DE 10342295A DE 10342295 B4 DE10342295 B4 DE 10342295B4
Authority
DE
Germany
Prior art keywords
substrate
insulation film
surface contour
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003142295
Other languages
English (en)
Other versions
DE10342295A1 (de
Inventor
Dr. Auerbach Franz
Dr. Bayerer Reinhold
Dr. Licht Thomas
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Original Assignee
Infineon Technologies AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG filed Critical Infineon Technologies AG
Priority to DE2003142295 priority Critical patent/DE10342295B4/de
Priority to US10/571,668 priority patent/US20070036944A1/en
Priority to PCT/EP2004/051979 priority patent/WO2005027222A2/de
Publication of DE10342295A1 publication Critical patent/DE10342295A1/de
Application granted granted Critical
Publication of DE10342295B4 publication Critical patent/DE10342295B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/10—Scrim [e.g., open net or mesh, gauze, loose or open weave or knit, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Insulating Bodies (AREA)

Abstract

Anordnung (1) eines elektrischen Bauelements (3) auf einem Substrat (2), wobei
– mindestens eine elektrische Isolationsfolie (5) zur elektrischen Isolierung des Bauelements vorhanden ist,
– zumindest ein Teil (52) der Isolationsfolie (5) mit dem Bauelement (3) und dem Substrat (2) derart verbunden ist, dass eine durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) in einer Oberflächenkontur (51) des Teils (52) der Isolationsfolie (5) abgebildet ist,
– zumindest der Teil der Isolationsfolie (5) mit der Oberflächenkontur eine Spannungsfestigkeit gegenüber einer elektrischen Feldstärke aus dem Bereich von einschließlich 10 kV/mm bis einschließlich 200 kV/mm aufweist,
– die Isolationsfolie (5) einen Verbundwerkstoff aufweist, dessen Basismaterial ein Polyimid ist, und
– zumindest der Teil (52) der Isolationsfolie (5) mit der Oberflächenkontur (51) eine im Vergleich zu einem weiteren Teil (53) der Isolationsfolie (5) größere Folienstärke aufweist, wobei
– die Isolationsfolie (5) einen Füllstoff aufweist, und...

Description

  • Die Erfindung betrifft eine Anordnung eines elektrischen Bauelements auf einem Substrat, wobei mindestens eine elektrische Isolationsfolie zur elektrischen Isolierung des Bauelements vorhanden ist und zumindest ein Teil der Isolationsfolie mit dem Bauelement und dem Substrat derart verbunden ist, dass eine durch das Bauelement und das Substrat gegebene Oberflächenkontur in einer Oberflächenkontur des Teils der Isolationsfolie abgebildet ist. Daneben wird ein Verfahren zum Herstellen dieser Anordnung angegeben.
  • Eine derartige Anordnung und ein Verfahren zum Herstellen dieser Anordnung sind beispielsweise aus der WO 03/030247 A2 oder aus der US 2003/0107041 A1 bekannt. Das Substrat ist beispielsweise ein DCB(Direct Copper Bonding)-Substrat, das aus einer Trägerschicht aus einer Keramik besteht, an der beidseitig elektrisch leitende Schichten aus Kupfer aufgebracht sind. Auf eine dieser elektrisch leitenden Schichten aus Kupfer wird beispielsweise ein Halbleiterbauelement derart aufgelötet, dass eine vom Substrat wegweisende elektrische Kontaktfläche des Halbleiterbauelements vorhanden ist.
  • Auf diese Anordnung aus dem Halbleiterbauelement und dem Substrat wird eine Isolationsfolie auf Polyimid oder Epoxidbasis unter Vakuum auflaminiert, so dass die Isolationsfolie mit dem Halbleiterbauelement und dem Substrat eng anliegend verbunden ist. Die Isolationsfolie ist mit dem Halbleiterbauelement und dem Substrat form- und kraftschlüssig verbunden. Die Oberflächenkontur (Topologie), die durch das Halbleiterbauelement und das Substrat gegeben ist, wird in der Oberflächenkontur der Isolationsfolie abgebildet. Die Isolationsfolie folgt der Oberflächenkontur des Halbleiterbauelements und des Substrats.
  • Die Isolationsfolie der bekannten Anordnung besteht aus einem elektrisch isolierenden Kunststoff. Zur elektrischen Kontaktierung der Kontaktfläche des Halbleiterbauelements wird in der Isolationsfolie ein Fenster geöffnet. Dadurch wird die Kontaktfläche des Halbleiterbauelements freigelegt. Nachfolgend wird auf die Kontaktfläche elektrisch leitendes Material aufgebracht.
  • An einer Metallisierungskante des Leistungshalbleiterbauelements oder einer Verbindungsleitung des Leistungshalbleiterbauelements kann es aufgrund der für die Ansteuerung des Leistungshalbleiterbauelements notwendigen hohen Spannungen zu einer besonders stark ausgeprägten Feldüberhöhung kommen. Aufgrund der Feldüberhöhung kann es zu einem elektrischen Überschlag kommen. Als Folge davon kann das elektrische Bauelement zerstört werden.
  • Zur elektrischen Isolierung von elektrischen Bauelementen werden alternativ zur aufgezeigten Laminierungstechnik auch Isolationsschichten aus einem aufgetragenen, elektrisch isolierenden Lack verwendet. Gerade an einer Metallisierungskante kann aber eine Isolationsschicht aus einem Lack ausgedünnt sein. Das Ausdünnen kann beispielsweise durch Abfließen des Lacks beim Auftragen auf die Metallisierungskante erfolgen. Durch das Ausdünnen resultierte eine verminderte Spannungsfestigkeit, der nur durch zusätzliche Maßnahmen, beispielweise durch Auftragen einer besonders dicken Lackschicht, entgegengewirkt werden kann.
  • Aus der US 2003/003699 A1 sind Verfahren zur Erzeugung von CVD-Isolationsschichten bekannt, mit denen eine Verbesserung der Durchschlagsfestigkeit erreichbar ist. Aus der US 6,054,752 A sind Verfahren bekannt, die Durchschlagsfestigkeit von MOSFET-Aufbauten zu erhöhen. Die US 5,412,247 A offenbart ein Verfahren zum hermetische Abschließen (Packaging) von Halbleiteraufbauten
  • Aus der US 5,510,174 A sind Füllmaterialien wie Titandiborid TiB2 für thermisch leitfähige Schichten, beispielsweise Polymerschichten bekannt.
  • Aufgabe der vorliegenden Erfindung ist es, aufzuzeigen, wie ein elektrisches Bauelement auf einem Substrat effizient gegen Feldüberhöhungen geschützt werden kann.
  • Zur Lösung der Aufgabe wird eine Anordnung eines elektrischen Bauelements auf einem Substrat angegeben, wobei mindestens eine elektrische Isolationsfolie zur elektrischen Isolierung des Bauelements vorhanden ist und zumindest ein Teil der Isolationsfolie mit dem Bauelement und dem Substrat derart verbunden ist, dass eine durch das Bauelement und das Substrat gegebene Oberflächenkontur in einer Oberflächenkontur des Teils der Isolationsfolie abgebildet ist. Die Anordnung ist dadurch gekennzeichnet, dass zumindest der Teil der Isolationsfolie mit der Oberflächenkontur eine Spannungsfestigkeit gegenüber einer elektrischen Feldstärke aus dem Bereich von einschließlich 10 kV/mm bis einschließlich 200 kV/mm aufweist. Weiterhin weist die Isolationsfolie einen Verbundwerkstoff auf, dessen Basismaterial ein Polyimid ist, und zumindest der Teil der Isolationsfolie mit der Oberflächenkontur weist eine im Vergleich zu einem weiteren Teil der Isolationsfolie größere Folienstärke auf. Schließlich weist die Isolationsfolie einen Füllstoff auf, wobei der Füllstoff ein Geflecht aus PTFE-Fasern ist.
  • Zur Lösung der Aufgabe wird auch ein Verfahren zum Herstellen der Anordnung mit folgenden Verfahrensschritten angegeben: a) Bereitstellen einer Anordnung mindestens eines elektrischen Bauelements auf einem Substrat und b) Auflaminieren der Isolationsfolie auf das Bauelement und das Substrat, so dass die durch das Bauelement und das Substrat gegebene Oberflächenkontur in der Oberflächenkontur der Isolationsfolie abgebildet wird.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass mit Hilfe einer Isolationsfolie gerade an exponierten Stellen des Bauelements, also an einer Ecke, Kante oder Spitze des Bauelements eine für den Betrieb des Bauelements notwendige Spannungsfestigkeit sicher gestellt werden kann. Die hohe Spannungsfestigkeit wird durch das Folienmaterial, die Folienstärke und vor allem durch die Anbindung der Isolationsfolie an das Bauelement erreicht. Vorzugsweise wird eine hochspannungstaugliche Isolationsfolie verwendet. Unter Hochspannung ist in diesem Zusammenhang eine Spannung von mehreren hundert Volt zu verstehen. Durch das Auflaminieren der Isolationsfolie wird ein fester, inniger Kontakt mit dem elektrischen Bauelement erzielt. Dies gilt auch für die exponierten Stellen des Bauelements. Es resultiert eine für die hohe Spannungsfestigkeit notwendige innige und feste Verbindung zwischen der Isolationsfolie und dem Bauelement. Mit Hilfe der auflaminierten Isolationsfolie wird die elektrische Isolierung des Bauelements auch bei einer Ansteuerspannung von mehreren hundert Volt aufrecht erhalten. Es kommt zu keinem elektrischen Überschlag.
  • Es kann aber auch eine Spannungsfestigkeit gegenüber höheren Feldstärken vorliegen.
  • Die hohe Spannungsfestigkeit kann entlang der gesamten Isolationsfolie vorhanden sein. Die hohe Spannungsfestigkeit ist aber insbesondere an exponierten Stellen der Isolationsfolie vorhanden. Vorzugsweise weist daher die durch das Bauelement und das Substrat gegebene Oberflächenkontur mindestens eine aus der Gruppe Ecke und/oder Kante ausgewählte geometrische Form auf. Gerade an solchen Stellen des Bauelements kann es zu Feldüberhöhungen kommen. An diesen Stellen ist es daher wichtig, mit einer entsprechend angepassten Isolationsfolie und deren Anbindung an das Bauelement und das Substrat für die notwendige Spannungsfestigkeit zu sorgen.
  • Zur Erhöhung der Spannungsfestigkeit weist in einer besonderen Ausgestaltung zumindest der Teil der Isolationsfolie mit der Oberflächenkontur einen Mehrschichtaufbau auf. Durch mehrere, übereinander angeordnete Isolationsfolien wird die Spannungsfestigkeit erhöht. Dabei kann der Mehrschichtaufbau sich auch über die gesamte Isolationsfolie erstrecken. Der Mehrschichtaufbau wird insbesondere durch wiederholtes Auflaminieren von einzelnen Isolationsfolien erzeugt. Insgesamt entsteht eine aus mehreren einzelnen Lagen bestehende Isolationsfolie. Die einzelnen Lagen der mehrschichtigen Isolationsfolie können aus dem gleichen Folienmaterial bestehen. Denkbar ist aber auch, dass die einzelnen Lagen der Isolationsfolie unterschiedliche Folienmaterialien aufweisen.
  • Zumindest der Teil der Isolationsfolie mit der Oberflächenkontur weist in einer nicht erfindungsgemäßen Alternative eine im Wesentlichen konstante Folienstärke auf. Es tritt kein Ausdünnen der Isolationsschicht auf, wie es im Fall der Lackbeschichtung an exponierten Stellen der Fall sein kann. Eine effiziente elektrische Isolierung des Bauelements ist gewährleistet.
  • In der erfindungsgemäßen Ausgestaltung weist zumindest der Teil der Isolationsfolie mit der Oberflächenkontur eine im Vergleich zu einem weiteren Teil der Isolationsfolie unterschiedliche Folienstärke auf. An den Stellen, an denen es im Betrieb des Baulements zu Feldüberhöhungen kommen kann, wird die Isolationsfolie gezielt verstärkt. Dabei kann eine Verstärkung durch Einführen eines oben beschriebenen mehrlagigen Aufbaus erreicht werden. Die Verstärkung kann aber auch durch die Verwendung einer vorgeformten Isolationsfolie erzielt werden. In einer besonderen Ausgestaltung ist daher zumindest der Teil der Isolationsfolie mit der Oberflächenkontur vorgeformt. Die vorgeformte Isolationsfolie ist beispielsweise thermisch vorgeformt. Das Vorformen umfasst dabei insbesondere ein Vorprägen und/oder Vorstrukturieren.
  • Als Kunststoff der Isolationsfolie ist jeder beliebige duroplastische (duromere) und/oder thermoplastische Kunststoff denkbar. In einer besonderen Ausgestaltung weist die Isolationsfolie mindestens einen aus der Gruppe Polyacrylat, Polyimid, Polyethylen, Polyphenol, Polyetheretherketon, Polytetrafluorethylen und/oder Epoxid ausgewählten Kunststoff auf. Mischungen der Kunststoffe und/oder Copolymerisate aus Monomeren der Kunststoffe sind ebenfalls denkbar.
  • Erfindungsgemäß weist die Isolationsfolie einen einen Füllstoff auf. Der Verbundwerkstoff bildet alleine oder mit weiteren Werkstoffen das Folienmaterial, aus dem die Isolationsfolie besteht. Bei dem Verbundwerkstoff bildet der Kunststoff eine Matrix, in die der Füllstoff eingebettet ist. Der Kunststoff ist das Basismaterial des Verbundwerkstoffs. Der Füllstoff kann dabei als Streckungsmittel dienen. Insbesondere wird aber der Füllstoff zum Beeinflussen einer elektrischen und/oder mechanischen Eigenschaft der Isolationsfolie verwendet. Denkbar ist dabei insbesondere die Verwendung eines elektrisch isolierenden und thermisch leitfähigen Füllstoffs. Es resultiert eine elektrisch isolierende, aber thermisch leitfähige Isolationsfolie. Durch die Verwendung einer Isolationsfolie mit einem thermisch leitfähigen Füllstoff ist es möglich, eine im Betrieb des Bauelements entstehende wärme vom Bauelement abzuleiten. Die thermische Leitfähigkeit (Wärmeleitfähigkeit) λ des Füllstoffs bei Raumtemperatur beträgt mindestens 1 W·m–1·K–1. Um die thermische Leitfähigkeit des Füllstoffs auszunutzen, ist ein Füllgrad (Gehalt) des Füllstoffs im Kunststoff so gewählt, dass eine Koagulationsgrenze des Füllstoffs im Basismaterial überschritten ist. Unterhalb der Koagulationsgrenze ist eine Wahrscheinlichkeit dafür sehr gering, dass sich die einzelne Füllstoffpartikel berühren.
  • Wenn die Koagulationsgrenze überschritten wird, berühren sich die Füllstoffpartikel mit relativ hoher Wahrscheinlichkeit. Daraus ergibt sich ein relativ hoher spezifischer Wärmeleitfähigkeitskoeffizient des Verbundwerkstoffs. Eine relativ hohe thermische Leitfähigkeit bei gleichzeitig niedriger elektrischer Leitfähigkeit kann insbesondere mit einem Füllstoff aus einem keramischen Werkstoff erreicht werden. Ein derartiger Werkstoff ist beispielsweise pulverförmiges Aluminiumoxid (Al2O3). Zur effizienten Wärmeableitung ist die Isolationsfolie vorteilhaft mit einer Wärmesenke thermisch leitend verbunden.
  • Ein Durchmesser der Füllstoffpartikel beträgt einige nm bis hin zu wenigen μm. Der Durchmesser der Füllstoffpartikel ist, genauso wie das Füllstoffmaterial des Füllstoffs und ein Gehalt des Füllstoffs im Basismaterial so bemessen, dass die Isolationsfolie die hohe Spannungsfestigkeit zeigt und gleichzeitig auflaminiert werden kann. Dies bedeutet, dass auch in Gegenwart des Füllstoffs eine Elastizität der Isolationsfolie erhalten bleibt, so dass die Isolationsfolie der Oberflächenkontur von Bauelement und Substrat folgen kann.
  • Vorzugsweise ist die Isolationsfolie durch Auswahl ihre Folienstärke und ihres Folienmaterials derart gestaltet, dass ein Höhenunterschied von bis zu 1000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und der auf dem Substrat aufgebrachten Bauelemente gegeben. Der Höhenunterschied kann dabei durch eine oder mehrere Stufen hervorgerufen werden. Vorzugsweise weist die durch das Bauelement und das Substrat gegebene Oberflächenkontur einen Höhenunterschied auf, der aus dem Bereich von einschließlich 200 μm bis einschließlich 1000 μm ausgewählt ist.
  • Erfindungsgemäß liegt der Füllstoff in Form eines Geflechts vor. Bei einem Geflecht sind einzelne Fasern des Füllstoffs mit einander verwoben und/oder verflochten. Mit Hilfe des Gewebes wird sichergestellt, dass es beim Auflaminieren der Isolationsfolie an exponierten Stellen des Bauelements zu keinem Ausdünnen der Isolationsfolie kommt. Damit bleibt die hohe Spannungsfestigkeit der Isolationsfolie erhalten. Gleichzeitig kann durch Verwendung eines thermisch leitenden Füllstoffs eine im Betrieb des Bauelements entstehende Wärme durch Wärmeleitung über die Fasern des Gewebes effizient abgeleitet werden.
  • Als Bauelement ist ein beliebiges passives und/oder aktives elektrisches Bauelement denkbar. Bevorzugt wird als Bauelement ein Halbleiterbauelement verwendet. Das Halbleiterbauelement ist vorzugsweise ein aus der Gruppe MOSFET, IGBT und/oder Bipolartransistor ausgewähltes Leistungshalbleiterbauelement. Für derartige Bauelemente auf einem Substrat eignet sich die oben beschriebene Anordnung besonders. Mit Hilfe der Isolationsfolien kann eine effiziente elektrische Isolierung des Leistungshalbleiterbauelements und gleichzeitig eine elektrische Kontaktierung verschiedener Kontaktflächen des Leistungshalbleiterbauelements auf einfache Weise realisiert werden. Darüber hinaus können weitere Funktionen in der Isolationsfolie, beispielsweise eine für den Betrieb des Leistungshalbleiterbauelements notwendige thermische Ableitung von Wärme, integriert werden.
  • Das Auflaminieren der Isolationsfolie führt zu einem innigen und festen Kontakt zwischen der Isolationsfolie und dem Bauelement und zwischen der Isolationsfolie und dem Substrat. Wenn die Isolationsfolie durch das Auflaminieren das Bauelement vollständig bedeckt ist, kann auf diese Weise das Bauelement hermetisch von äußeren Einflüssen abgeschirmt werden. Beispielsweise ist es so möglich, ein Vordringen von Wasser, beispielsweise von feuchter Atmosphäre, bis zum Bauelement zu unterbinden. Dies trägt zu einer verbesserten Spannungsfestigkeit der Isolationsfolie beziehungsweise der Verbindung aus Isolationsfolie und Bauelement bei.
  • Um den innigen Kontakt zwischen der Isolationsfolie und dem Bauelement beziehungsweise dem Substrat zu verbessern, kann vor dem Auflaminieren ein Klebstoff auf die Isolationsfolie und/oder das Bauelement beziehungsweise das Substrat aufgetragen werden. Beispielsweise wird eine Isolationsfolie mit einer Klebebeschichtung verwendet. Zur Verbesserung des Kontakts erfolgt aber in einer besonderen Ausgestaltung des Herstellverfahrens das Auflaminieren unter Vakuum. Dadurch wird ein besonders inniger und fester Kontakt zwischen der Isolationsfolie und dem Substrat und dem Bauelement erzeugt. Durch das Auflaminieren unter Vakuum kann sichergestellt werden, dass die Oberflächenkontur, die durch das Substrat und das Bauelement gegeben ist, durch die Isolationsfolie nachgezeichnet wird. Die Oberflächenkontur der Isolationsfolie folgt der Oberflächenkontur des Bauelements und des Substrats. Das Auflaminieren erfolgt vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhaft isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit, etc. hängen unter anderem von der Oberflächenkontur des Substrate, des Folienmaterials der Isolationsfolie und der Folienstärke der Isolationsfolie ab.
  • Als besonders vorteilhaft erweist sich dabei eine Folienstärke der Isolationsfolie, die aus dem Bereich von 25 μm bis 150 μm ausgewählt ist. Größere Folienstärken von bis zu 500 μm sind ebenfalls denkbar. Um eine bestimmte Gesamtstärke zu erhalten, kann das Auflaminieren dünner Isolationsfolien mehrmals durchgeführt werden.
  • In einer besonderen Ausgestaltung wird während und/oder nach dem Auflaminieren der Isolationsfolie ein Temperschritt durchgeführt. Denkbar ist beispielsweise, dass eine Isolationsfolie mit einem nicht oder nur teilweise vernetzten Kunststoff verwendet wird. Durch Temperaturerhöhung wird die Vernetzung des Kunststoffs vorangetrieben. Durch die weitere Vernetzung des Kunststoffs wird der innige Kontakt zwischen der Isolationsfolie und dem Substrat und dem Bauelement erzeugt. Denkbar ist neben der fortgesetzten Polymerisierung durch Temperaturerhöhung eine fortgesetzte Polymerisierung durch Belichtung.
  • Zur Verbesserung der Haftung der Isolationsfolie auf dem Bauelement und auf dem Substrat kann vor dem Auflaminieren eine Haftvermittlungsschicht auf der Isolationsfolie und/oder auf dem Bauelement bzw. auf dem Substrat aufgetragen werden. Denkbar ist dabei ein beliebiger ein- oder mehrkomponentiger Klebstoff. Besonders vorteilhaft erweist sich eine Haftvermittlungsschicht mit einem Polysilan. Durch die Haftvermittlungsschicht wird nicht nur ein form- und kraftschlüssiger, sondern zusätzlich ein stoffschlüssiger Kontakt hergestellt. Es resultiert ebenfalls eine verbesserte Spannungsfestigkeit.
  • Zusammenfassend ergeben sich mit der Erfindung folgende besonderen Vorteile:
    • – Durch die elektrische Isolierung des Bauelements der Anordnung mit Hilfe einer auflaminierten elektrischen Isolationsfolie mit hoher Spannungsfestigkeit resultiert ein Aufbau, der für Hochspannungsanwendungen geeignet ist.
    • – Insbesondere ist dabei eine effiziente elektrische Isolierung im Bereich von exponierten Steilen des Bauelements möglich, so dass es trotz Feldüberhöhung zu keinem elektrischen Überschlag kommt.
    • – Durch einfache Maßnahmen, beispielsweise durch die Verwendung geeigneter Füllstoffe, die Verwendung einer vorgeformten Isolationsfolie und/oder die Verwendung einer mehrlagigen Isolationsfolie kann die Spannungsfestigkeit der Isolationsfolie gezielt erhöht werden.
  • Anhand mehrerer Ausführungsbeispiele und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben. Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar.
  • 1 bis 3 zeigen jeweils einen Ausschnitt einer Anordnung eines elektrischen Bauelements auf einem Substrat in einem seitlichen Querschnitt.
  • Die Anordnung 1 weist ein elektrisches Bauelement 3 auf einem Substrat 2 auf. Das Substrat 2 ist ein DCB-Substrat mit einer Trägerschicht 21 aus einer Keramik und einer auf der Trägerschicht 21 aufgebrachten elektrisch leitenden Schicht aus Kupfer.
  • Das elektrische Bauelement 3 ist ein Leistungshalbleiterbauelement 32 in Form eines MOSFETs. Das Leistungshalbleiterbauelement 32 ist auf der elektrisch leitenden Schicht 22 aus Kupfer derart aufgelötet, dass eine Kontaktfläche 31 des Leistungshalbleiterbauelements 32 vom Substrat 2 abgewandt ist. Über die Kontaktfläche 31 ist einer der Kontakte des Leistungshalbeiterbauelements 32 (Source, Gate, Drain) elektrisch kontaktiert.
  • Zur elektrischen Kontaktierung der Kontaktfläche 31 des Leistungshalbleiterbauelements 32 ist eine Verbindungsleitung 4 auf dem Substrat 2 vorhanden.
  • Auf dem Substrat 2 und dem Leistungshalbleiterbauelement 32 ist eine etwa 50 μm dicke Isolationsfolie 5 aus einem Verbundwerkstoff derart auflaminiert, dass die Oberflächenkontur 11, die sich aus dem Leistungshalbleiterbauelement 32, der elektrisch Leitenden Schicht 22 und der Trägerschicht 21 des DCB-Substrats ergibt, in der Oberflächenkontur 51 eines Teils 52 der Isolationsfolie 5 abgebildet wird. Die Oberflächenkontur 11 weist einen Höhenunterschied 12 von etwa 500 μm auf.
  • Zum Herstellen der Schaltungsanordnung 1 wird das Leistungshalbleiterbauelement 32 derart auf der elektrisch leitenden Schicht 22 des DCB-Substrats 2 aufgelötet, dass die Kontaktfläche 31 des Leistungshalbleiterbauelements 32 dem Substrat 2 abgewandt ist.
  • Im Weiteren wird die Isolationsfolie 5 auf der Kontaktfläche 31 des Halbleiterbauelements 32 und dem Substrat 2 unter Vakuum auflaminiert. Dabei entsteht eine innige Verbindung zwischen der Isolationsfolie 5 und dem Leistungshalbleiterbauelement 32 bzw. dem Substrat 2. Es entsteht ein form- und kraftschlüssiger Kontakt zwischen der Isolationsfolie 5 und dem Bauelement 32 bzw. dem Substrat 2. Die Isolationsfolie 5 verbindet sich mit dem Leistungshalbleiterbauelement 32 und dem Substrat 2 derart, dass die Oberflächenkontur 11, die im Wesentlichen durch die Form des Leistungshalbleiterbauelements 3 gegeben ist, durch die Oberflächenkontur 51 der Isolationsfolie 5 nachgezeichnet wird.
  • Die Isolationsfolie 5 ist eine hochspannungstaugliche Isolationsfolie. Die Isolationsfolie 5 weist eine Spannungsfestigkeit gegenüber einer Feldstärke von bis zu 50 kV/mm auf. Durch das Auflaminieren der Isolationsfolie 5 ist diese hohe Spannungsfestigkeit auch in dem Teilbereich gewährleistet, in dem sich eine Ecke 33 oder Kante 34 des Bauelements 3 befindet. An diesen Stellen kommt es bei der Ansteuerung des Leistungshalbleiterbauelements 32 zu extremen Feldüberhöhungen.
  • Beispiel 1 (nicht zur Erfindung gehörig):
  • Die Isolationsfolie 5 ist einlagig (1). Die Isolationsfolie 5 besteht dabei aus einem Verbundwerkstoff. Das Basismaterial des Verbundwerkstoffs ist ein Kunststoff aus Polyimid. In dem Kunststoff ist pulverförmiges Aluminiumoxid als Füllstoff enthalten. Partikelgröße und Füllgrad des Aluminiumoxids sind dabei so gewählt, dass die Koagulationsgrenze überschritten ist. Aufgrund der Wärmeleitfähigkeit des Aluminiumoxids liegt eine Isolationsfolie 5 vor, die nicht nur der elektrischen Isolierung dient. Über die Isolationsfolie 5 kann Wärme, die im Betrieb des Leistungshalbleiterbauelements 32 entsteht, an eine nicht dargestellte Wärmesenke effizient abgeleitet werden.
  • Beispiel 2:
  • Die Isolationsfolie 5 weist ebenfalls einen Verbundwerkstoff auf. Das Basismaterial des Verbundwerkstoffs ist ebenfalls ein Polyimid. Im Unterschied zum vorangegangenen Beispiel ist der Füllstoff des Verbundwerkstoffs ein Geflecht aus Polytetrafluorethylen-Fasern. Durch das Geflecht wird die Wahrscheinlichkeit für das Ausdünnen der Isolationsfolie beim Auflaminieren erniedrigt. Es resultiert eine effiziente elektrische Isolierung des Bauelements 32.
  • Beispiel 3:
  • Im Unterschied zu den vorangegangenen Beispielen ist der Teil 52 der Isolationsfolie 5 mit der Oberflächenkontur 51 verstärkt. Dieser Teil 52 befindet sich in dem Bereich des elektrischen Bauelements 3, in dem es aufgrund der geometrischen Form des Bauelements 3 zu einer Feldüberhöhung durch elektrische Ansteuerung mit hohen Spannungen kommen kann. Dies führt zu einer verbesserten Durchschlagfestigkeit im Bereich des Teils 52 der Isolationsfolie 5.
  • Um die Verstärkung zu erzielen, wird eine vorgeformte Isolationsfolie 5 auflaminiert (2). Die vorgeformte Isolationsfolie 5 weist einen Teil 52 mit einer von einem weiteren Teil 53 der Isolationsfolie 5 abweichenden Folienstärke auf. Die Folienstärken des Teils 52 und des weiteren Teils 53 der Isolationsfolie 5 sind unterschiedlich. Der Teil 52 der Isolationsfolie 5, durch den die Ecken 33 und Kanten 34 des Bauelements 3 elektrisch isoliert werden, weist eine höhere Folienstärke auf als der weitere Teil 53 der Isolationsfolie 5, durch den eine Isolierung der elektrischen Verbindungsleitung 4 erreicht wird, bei der die Wahrscheinlichkeit des Auftretens einer Feldüberhöhung niedrig ist.
  • Beispiel 4:
  • Um eine Verstärkung des Teils 51 der Isolationsfolie 5 zu erzielen, wird im Gegensatz zum vorangegangenen Beispiel eine Isolationsfolie 5 mit einem mehrlagigen Teil 52 verwendet (3). Der Teil 52 der Isolationsfolie 5 weist einen Mehrschichtaufbau 54 auf. Die einzelnen Schichten 55 und 56 des Teils 52 der Isolationsfolie 5 bestehen aus dem gleichen Folienmaterial. Eine Gesamtfolienstärke der Isolierfolie beträgt etwa 100 μm. Zum Herstellen dieser Anordnung 1 werden zwei Isolationsfolien von jeweils etwa 50 μm nacheinander auflaminiert, wobei als zweite Isolationsfolie eine strukturierte Isolationsfolie verwendet wird.

Claims (11)

  1. Anordnung (1) eines elektrischen Bauelements (3) auf einem Substrat (2), wobei – mindestens eine elektrische Isolationsfolie (5) zur elektrischen Isolierung des Bauelements vorhanden ist, – zumindest ein Teil (52) der Isolationsfolie (5) mit dem Bauelement (3) und dem Substrat (2) derart verbunden ist, dass eine durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) in einer Oberflächenkontur (51) des Teils (52) der Isolationsfolie (5) abgebildet ist, – zumindest der Teil der Isolationsfolie (5) mit der Oberflächenkontur eine Spannungsfestigkeit gegenüber einer elektrischen Feldstärke aus dem Bereich von einschließlich 10 kV/mm bis einschließlich 200 kV/mm aufweist, – die Isolationsfolie (5) einen Verbundwerkstoff aufweist, dessen Basismaterial ein Polyimid ist, und – zumindest der Teil (52) der Isolationsfolie (5) mit der Oberflächenkontur (51) eine im Vergleich zu einem weiteren Teil (53) der Isolationsfolie (5) größere Folienstärke aufweist, wobei – die Isolationsfolie (5) einen Füllstoff aufweist, und der Füllstoff ein Geflecht aus PTFE-Fasern ist.
  2. Anordnung nach Anspruch 1, wobei die durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) mindestens eine aus der Gruppe Ecke (33) und/oder Kante (34) ausgewählte geometrische Form aufweist.
  3. Anordnung nach einem der vorangehenden Ansprüche, wobei zumindest der Teil (52) der Isolationsfolie (5) mit der Oberflächenkontur (51) zur Erhöhung der Spannungsfestigkeit einen Mehrschichtaufbau (54) aufweist.
  4. Anordnung nach einem der vorangehenden Ansprüche, wobei zumindest der Teil (52) der Isolationsfolie (5) mit der Oberflächenkontur (51) vorgeformt ist.
  5. Anordnung nach einem der vorangehenden Ansprüche, wobei der Füllstoff thermisch leitfähig ist.
  6. Anordnung nach einem der vorangehenden Ansprüche, wobei durch die durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) einen Höhenunterschied (12) aufweist, der aus dem Bereich von einschließlich 200 μm bis einschließlich 1000 μm ausgewählt ist.
  7. Anordnung nach einem der vorangehenden Ansprüche, wobei das Bauelement ein Halbleiterbauelement (32) ist.
  8. Anordnung nach Anspruch 7, wobei das Halbleiterbauelement ein aus der Gruppe MOSFET, IGBT und/oder Bipolar-Transistor ausgewähltes Leistungshalbleiterbauelement ist.
  9. Verfahren zum Herstellen einer Anordnung nach einem der vorangehenden Ansprüche mit den Verfahrensschritten: a) Bereitstellen einer Anordnung mindestens eines elektrischen Bauelements auf einem Substrat und b) Auflaminieren der Isolationsfolie (5) auf das Bauelement (3) und das Substrat (2), so dass die durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) in der Oberflächenkontur (51) der Isolationsfolie (5) abgebildet wird, und zumindest der Teil (52) der Isolationsfolie (5) mit der Oberflächenkontur (51) eine im Vergleich zu einem weiteren Teil (53) der Isolationsfolie (5) größere Folienstärke aufweist, und zumindest der Teil der Isolationsfolie (5) mit der Oberflächenkontur eine Spannungsfestigkeit gegenüber einer elektrischen Feldstärke aus dem Bereich von einschließlich 10 kV/mm bis einschließlich 200 kV/mm aufweist, – die Isolationsfolie (5) einen Verbundwerkstoff aufweist, dessen Basismaterial ein Polyimid ist, und die Isolationsfolie (5) einen Füllstoff aufweist, und der Füllstoff ein Geflecht aus PTFE-Fasern ist.
  10. Verfahren nach Anspruch 9, wobei das Auflaminieren der Isolationsfolie (5) unter Vakuum erfolgt.
  11. Verfahren nach Anspruch 9 oder 10, wobei während und/oder nach dem Auflaminieren der Isolationsfolie (5) ein Temperschritt durchgeführt wird.
DE2003142295 2003-09-12 2003-09-12 Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung Expired - Fee Related DE10342295B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2003142295 DE10342295B4 (de) 2003-09-12 2003-09-12 Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
US10/571,668 US20070036944A1 (en) 2003-09-12 2004-09-01 Assembly of an electrical component comprising an electrical insulation film on a substrate and method for producing said assembly
PCT/EP2004/051979 WO2005027222A2 (de) 2003-09-12 2004-09-01 Anordnung eines elektrischen bauelements mit einer elektrischen isolationsfolie auf einem substrat und verfahren zum herstellen der anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003142295 DE10342295B4 (de) 2003-09-12 2003-09-12 Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung

Publications (2)

Publication Number Publication Date
DE10342295A1 DE10342295A1 (de) 2005-04-14
DE10342295B4 true DE10342295B4 (de) 2012-02-02

Family

ID=34305713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003142295 Expired - Fee Related DE10342295B4 (de) 2003-09-12 2003-09-12 Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung

Country Status (3)

Country Link
US (1) US20070036944A1 (de)
DE (1) DE10342295B4 (de)
WO (1) WO2005027222A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034873B4 (de) * 2005-07-26 2013-03-07 Siemens Aktiengesellschaft Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
DE102005041100A1 (de) * 2005-08-30 2007-03-08 Siemens Ag Halbleiterstruktur mit einem lateral funktionalen Aufbau
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
DE102013215592A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit planarer elektrischer Kontaktierung
DE102015120154B4 (de) * 2015-11-20 2023-02-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Substrat und einem Leistungshalbleiterbauelement
KR102497205B1 (ko) * 2016-03-03 2023-02-09 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5510174A (en) * 1993-07-14 1996-04-23 Chomerics, Inc. Thermally conductive materials containing titanium diboride filler
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US20030003699A1 (en) * 1999-06-10 2003-01-02 Kazuo Matsuzaki High withstand voltage semiconductor device and method of manufacturing the same
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US20030107041A1 (en) * 2001-12-11 2003-06-12 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846825A (en) * 1971-02-05 1974-11-05 Philips Corp Semiconductor device having conducting pins and cooling member
NL7114112A (de) * 1971-10-14 1973-04-17
US6686106B2 (en) * 2000-06-26 2004-02-03 Ube Industries, Ltd. Photosensitive resin compositions, insulating films, and processes for formation of the films

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5510174A (en) * 1993-07-14 1996-04-23 Chomerics, Inc. Thermally conductive materials containing titanium diboride filler
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US20030003699A1 (en) * 1999-06-10 2003-01-02 Kazuo Matsuzaki High withstand voltage semiconductor device and method of manufacturing the same
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US20030107041A1 (en) * 2001-12-11 2003-06-12 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
US20070036944A1 (en) 2007-02-15
WO2005027222A3 (de) 2005-12-15
WO2005027222A2 (de) 2005-03-24
DE10342295A1 (de) 2005-04-14

Similar Documents

Publication Publication Date Title
DE102010036915B4 (de) Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102016106137A1 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102018207955A1 (de) Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung
DE10342295B4 (de) Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE10335155B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
EP1609184A1 (de) Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102005034873B4 (de) Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
DE102013108185B4 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
WO2011113414A2 (de) Verfahren zum ntv-sintern eines halbleiterbausteins
WO2009010440A1 (de) Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
EP1987536B1 (de) Verfahren zur selektiven herstellung von folienlaminaten zum packaging und zur isolation von ungehäusten elektronischen bauelementen und funktionsstrukturen
WO2005096374A1 (de) Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102008026347A1 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE102004057497B4 (de) Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Wärmeaustauschvorrichtung sowie Anordnung eines Bauelements und der Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Anordnung
DE102019126623B4 (de) Leistungselektronische Schalteinrichtung mit einer Vergussmasse
DE102016200062A1 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE102022111579A1 (de) Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102013215647A1 (de) Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102019113762A1 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SIEMENS AG, 80333 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120503

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee