WO2005078793A1 - Verfahren zur herstellung eines leistungsmoduls und leistungsmodul - Google Patents

Verfahren zur herstellung eines leistungsmoduls und leistungsmodul Download PDF

Info

Publication number
WO2005078793A1
WO2005078793A1 PCT/EP2005/050298 EP2005050298W WO2005078793A1 WO 2005078793 A1 WO2005078793 A1 WO 2005078793A1 EP 2005050298 W EP2005050298 W EP 2005050298W WO 2005078793 A1 WO2005078793 A1 WO 2005078793A1
Authority
WO
WIPO (PCT)
Prior art keywords
power module
module
components
substrate
film
Prior art date
Application number
PCT/EP2005/050298
Other languages
English (en)
French (fr)
Inventor
Ralf-Michael Franke
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2005078793A1 publication Critical patent/WO2005078793A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the invention relates to a method for producing a power module and a power module.
  • Power electronic components such as transistors and diodes are now often combined in power modules in order to implement certain topologies such as pulse converters and / or line rectifiers in one module.
  • a disadvantage of such bond connections is that each bond connection introduces an additional inductance into the power module, as a result of which the voltage load on the individual components increases during a switching operation. A significant reduction in this parasitic inductance is not possible for geometric and manufacturing reasons. Furthermore, the current density at the bond points (connection points) itself is relatively high, which reduces the reliability of the connections. It is also disadvantageous that complicated topologies can hardly be realized with this manufacturing technology because of crossing bond connections.
  • An alternative method for contacting electrical contact surfaces on the surface of a substrate is known from WO 03/030247 A2. This procedure includes the following steps:
  • each contact surface to be contacted on the surface by opening respective windows in the film
  • the present invention is based on the object of specifying a method for producing power modules in which the contacting and electrical connection of power modules with one another and with conductor tracks on a substrate is carried out in such a way that the disadvantages mentioned at the outset are avoided during production in accordance with the known bonding method become.
  • a corresponding power module should also be specified.
  • the method according to claim 1 is used to produce a power module comprising one or more power electronic components arranged on a substrate with one or more contact surfaces, in which the contacting of the contact surfaces and the formation of one or more electrical ones Connections between the contact surfaces of the power component and contact surfaces of the substrate and / or between contact surfaces of power components comprises the following steps: - Laminating a film made of electrically insulating plastic material onto a surface formed by substrate and components under vacuum, so that the film covers the surface including substrate and components covered with the contact surface (s) and adhering to this surface,
  • This method according to the invention is based on the consideration of applying the method known from WO 03/030247 A2 to power modules.
  • the advantages achieved with the invention are, in particular, that the contacts and connections produced in this way have a higher electrical conductivity than the prior art, a larger conductor cross-section, a lower leakage inductance and better heat dissipation. Furthermore, these contacts and connections are more robust against higher temperatures, i.e. Resistant even at temperatures above 200 ° C.
  • the manufacturing method according to the invention enables multi-layer wiring and thus complex structures and topologies of a power module. Furthermore, direct connection of connections of the power module is possible.
  • any substrates on an organic or inorganic basis can be used as substrates.
  • substrates are, for example, PCB (Printed Circuit Board) -, DCB (Direct Copper Bonding) -, IM (Insulated Metal) -, HTCC (High Temperature ture Cofired Ceramics) - and LTCC (Low Temperature Cofired Ceramics) - substrates.
  • the lamination is advantageously carried out in a vacuum press. Vacuum deep drawing, hydraulic vacuum pressing, vacuum gas pressure pressing or similar laminating processes are also conceivable.
  • the pressure is advantageously applied isostatically.
  • the lamination is carried out, for example, at temperatures from 100 ° C to 250 ° C and a pressure of 1 bar to 10 bar.
  • the exact process parameters of lamination, ie pressure, temperature, time etc., depend, among other things, on the topology of the substrate, the plastic material of the film and the thickness of the film.
  • electrically conductive material For flat contact, physical or chemical • deposition of the electrically conductive material is advantageously carried out.
  • Such physical processes are sputtering and vapor deposition (Physical Vapor Deposition, PVD).
  • Chemical deposition can be carried out from the gaseous phase (Chemical Vapor Deposition, CVD) and / or liquid phase (Liquid Phase Chemical Vapor Deposition). It is also conceivable that a thin electrically conductive partial layer is first applied by one of these methods, on which a thicker electrically conductive partial layer is then electrodeposited.
  • the substrate with the components arranged on it usually has height differences due to its topology.
  • the film is therefore designed in such a way that a height difference of up to 500 ⁇ m can be overcome.
  • semiconductor components and / or passive components are provided as components of the power module.
  • the power module has a 3-phase rectifier and / or 6-pulse converter, in particular with diodes, preferably SiC diodes, and / or a chopper and / or a chopper transistor.
  • a chopper is understood to be a DC chopper.
  • a DC chopper is a low-loss actuator of the power electronics between a DC voltage source and a DC voltage consumer. The voltage of the DC source is switched by the actuator to the consumer. Depending on the duration and number of impulses per unit of time, an average voltage value is generated at the consumer, which can be set continuously.
  • the power module comprises a power amplifier module or a power amplifier, in particular a power amplifier module or a power amplifier of a converter.
  • Inverters are converters that convert an AC system with a specific voltage, frequency and number of phases into an AC system with a different voltage, frequency and, if necessary, number of phases.
  • the power module comprises a matrix converter module or a matrix converter, in particular a matrix converter module or a matrix converter with shunt resistors (shunt resistors, parallel resistors) for current measurement.
  • Matrix inverters belong to the family of direct inverters. In contrast to DC link converters, all input phases in the matrix converter are connected to all output phases via a switching matrix.
  • the power module can comprise an F3E module or an F3E architecture.
  • F3E describes a specific type of modulation, namely frequency modulation.
  • a further embodiment variant of the method according to the invention can also provide that the power module is an inverter module or an inverter, in particular a Three-point inverter module or a three-point inverter. Inverters convert direct current into alternating or three-phase current.
  • the conductor tracks are designed as planar conductor tracks.
  • the conductor tracks can be formed at least partially from copper.
  • the substrate has conductor tracks and the components of the power module are arranged in contact with these conductor tracks and / or are insulated next to these conductor tracks on the substrate.
  • the laminated or laminated film can consist of any thermoplastic, thermoset and mixtures thereof.
  • the film used is preferably and advantageously a film made of a plastic material based on polyimide (PI), polyethylene (PE), polyphenol, polyether ether ketone (PEEK) and / or epoxy.
  • PI polyimide
  • PE polyethylene
  • PEEK polyether ether ketone
  • the film can have an adhesive coating on the surface.
  • the thickness of the film can be 10 ⁇ m to 500 ⁇ m.
  • a laminated film with a thickness of 25 to 150 ⁇ m is used in the method according to the invention.
  • a tempering step is carried out in particular.
  • a temperature treatment improves the adhesion of the film to the surface.
  • the lamination (with or without annealing step) is repeated until a certain thickness of the laminated film is reached.
  • films of reduced thickness are processed into a laminated film of higher thickness.
  • These foils are advantageous from a kind of plastic material. It is also conceivable that foils consist of several different plastic materials. The result is a layered, laminated film.
  • a window in the film is opened by laser ablation.
  • a ⁇ wavelength of a laser used for this is between 300 nm and 1100 nm.
  • the power of the laser is between 1 W and 100 W.
  • the windows are opened without damaging an aluminum contact that may be under the film.
  • Photo film is used and a window is opened by a photolithographic process.
  • the photolithographic process includes exposing the photosensitive film, developing the exposed and / or unexposed areas of the film, and removing the exposed or unexposed areas of the film.
  • the cleaning step is carried out, for example, using wet chemistry.
  • a plasma cleaning process is also conceivable.
  • a layer composed of a plurality of partial layers arranged one above the other and made of different, electrically conductive material is used.
  • different metal layers are applied one above the other.
  • the number of sub-layers or metal layers is, in particular, 2 to 5.
  • the electrically conductive layer composed of a plurality of sub-layers can, for example, integrate a sub-layer functioning as a diffusion barrier.
  • Such a partial layer consists, for example, of a titanium-tungsten alloy (TiW).
  • TiW titanium-tungsten alloy
  • a partial layer that promotes or improves the adhesion is applied directly to the surface to be contacted.
  • Such a partial layer consists, for example, of titanium.
  • At least one conductor track is produced from the electrically conductive material after the two-dimensional contacting and / or on the layer.
  • the conductor track can be applied to the layer.
  • the layer is structured to produce the conductor track. This means that the conductor track is created in this layer.
  • the conductor track is used, for example, to make electrical contact with a component.
  • the structuring is usually carried out in a photolithographic process.
  • a photoresist can be applied to the electrically conductive layer, dried and then exposed and developed.
  • a tempering step may follow in order to stabilize the applied photoresist against subsequent treatment processes.
  • Conventional positive and negative resists (coating materials) can be used as photoresist.
  • the photo lacquer is applied, for example, by a spraying or dipping process. Electro-deposition (electrostatic or electrophoretic deposition) is also conceivable.
  • photosensitive foils can also be used, which are laminated on and exposed and developed in a manner comparable to the applied photoresist layer.
  • the following can be used to generate the conductor track: in a first sub-step, the electrically conductive layer is structured and in a subsequent sub-step a further metallization is applied to the conductor track produced.
  • the conductor track is reinforced by the further metallization.
  • copper is deposited on the conductor track created by structuring. Vanically deposited in a thickness of 1 ⁇ m to 400 ⁇ m.
  • the photoresist layer or the laminated film is then removed. This can be done, for example, with an organic solvent, an alkaline developer or the like. Subsequent differential etching removes the flat, metallically conductive layer that is not reinforced with the metallization.
  • the reinforced conductor track is retained.
  • the steps of laminating, exposing, contacting and generating the conductor track are carried out several times to produce a multilayer device.
  • the invention uses an advantageous technology known from WO 03/030247 for the electrical contacting and wiring of connection pads or contact surfaces in the production of power modules, in particular in the above-mentioned special power modules. This means that even complex power modules can be implemented with this technology. With this method, the flat connection and the special insulation also result in a low-inductance connection that enables fast and low-loss switching.
  • the film is laminated under vacuum in the process according to the invention by isostatic lamination.
  • An electrical insulation layer is produced by laminating the film.
  • the production of the insulation layer by laminating the film according to the invention offers the following advantages:
  • a film made of polyimide for example, is resistant up to 300 ° C.
  • the entire contact area can be used so that high currents can be derived.
  • Contact areas from 60 mm 2 to 100 mm 2 can be realized.
  • the chips can be controlled homogeneously due to the flat contact.
  • the inductance of the contact in a contact area is smaller due to the areal geometry than with thick wire bonding.
  • the invention also provides a power module with the features according to claim 19.
  • a power module comprises: a) one or more power electronic components arranged on a substrate with one or more contact surfaces and b) one or more electrical connections between the contact surfaces of the component and contact surfaces of the Substrate and / or between contact surfaces of one or more components, c) being laminated to a surface formed by the substrate and components under vacuum of a film made of electrically insulating plastic material, which closely covers the surface including the substrate and components and which is on this surface adheres, d) the film having a window at each contact surface, in which this contact surface is free of the film and is in contact with a surface of a layer of electrically conductive material, and e) the electrical connection is made in and / or on the layer the conductive path generated is conductive.
  • semiconductor components and / or passive components are provided as components.
  • the power module comprises a 3-phase rectifier and / or a 6-pulse converter, in particular with diodes, preferably SiC diodes, and / or a chopper and / or a chopper transistor.
  • the power module comprises a power amplifier module or a power amplifier, in particular a power amplifier module or a power amplifier of a converter.
  • the power module according to the invention comprises a matrix converter module or a matrix converter, in particular a matrix converter module or a matrix converter with shunt resistors for current measurement.
  • the power module can also comprise an F3E module or an F3E architecture.
  • the power module comprises an inverter module or an inverter, in particular a three-point inverter module or a three-point inverter.
  • the conductor tracks are designed as planar conductor tracks.
  • the conductor tracks can preferably consist at least partially of copper.
  • the substrate has conductor tracks and the components are arranged in contact with these conductor tracks and / or are insulated next to these conductor tracks on the substrate.
  • FIG. 1 shows a vertical section through an example of a power module according to the invention
  • the substrate of the example is generally designated 1.
  • This substrate 1 has, for example, a DCB substrate, which is known to consist of a layer 10 of ceramic material, a layer 12 of copper applied to a lower surface 102 of the layer 10 and a surface facing away from the lower surface 102 101 of layer 10 applied layer 11 consists of copper.
  • the layer 11 on the upper surface 101 of the layer 10 is partially removed down to the upper surface 101, so that the upper surface 101 is exposed there, but this is of no significance for the invention.
  • Power semiconductor chips 2 which can be the same and / or different from one another, are applied to the surface 111 of the remaining copper layer 11 facing away from the layer 10.
  • Each power semiconductor chip 2 contacts the upper surface 111 of the layer 11 with a contact surface, not shown, which is present on a lower surface 202 of the chip 2 facing the layer 11 of copper.
  • this contact surface is soldered to the layer 11.
  • each chip 2 facing away from the layer 11 of copper and the lower surface 202 there is in each case a contact 21 with a contact surface 210 facing away from the chip 2.
  • the contact area on the lower surface 202 of this chip 2 is the contact area of a collector or drain contact
  • the contact 21 on the upper surface 201 of the chip 2 is an emitter or source contact whose contact area the contact area is 210.
  • the overall upper surface, generally designated 20, of the substrate 1 equipped with the power semiconductor chips 2 is due to the exposed parts of the upper surface 101
  • Layer 10 the upper surface 111 of the layer 11 made of copper outside the chips 2 and through the free surface each of the chip 2 itself, which is determined by the upper surface 201 and the side surface 203 of this chip 2.
  • the surface 20 of the substrate 1 is the surface relevant for the invention.
  • a film 3 made of electrically insulating plastic material is laminated onto the surface 20 of the substrate 1 under vacuum, so that the film 3 closely covers the surface 20 with the contact surfaces 210 and adheres to this surface 20 (FIGS. 2, 301).
  • the laminated film 3 serves as an insulator and as a carrier for conductor tracks 5.
  • the film 3 consists of a plastic material based on polyimide or epoxy.
  • Typical thicknesses d of the film 3 are in the range from 25-150 ⁇ m, although larger thicknesses can also be achieved from layer sequences ... of thinner films 3. Isolation field strengths in the kV range can thus advantageously be realized.
  • Each contact surface to be contacted is now exposed on the surface 20 of the substrate 1 by opening respective windows 31 in the film 3 (FIGS. 2, 302).
  • a contact area to be contacted is not only a contact area 210 on a semiconductor chip 2, but can also be any area 112 of the upper surface 111 of the layer 11 made of copper or another metal that is exposed in the film 3 by opening a window 31.
  • a window 31 in the film 3 is preferably opened by laser ablation. Thereafter, each exposed contact area 210 and 112 is surface-contacted with a layer 4 of electrically conductive material, preferably metal, by metallizing and structuring the exposed contact areas 210 and 112 using the usual methods and thus making contact in a planar manner (FIGS. 2, 303). ,
  • the layer 4 can be applied over the entire surface both to each contact surface 210 and 112 and also to the upper surface 32 of the film 3 facing away from the surface 20 of the substrate 1 and then structured, for example photolithographically, in such a way that each contact surface 210 and 112 remains in surface contact and outside of the contact surfaces 210 and 112 printed conductors 5 arise.
  • a mask is applied to the upper surface 32 of the film 3 facing away from the surface 20 of the substrate 1, which mask leaves the contact areas 210 and 112 and areas for the conductor tracks 5, and then the layer 4 of the electrically conductive material over the entire surface of the mask and the contact surfaces 210 and 112 and the areas free of the mask is applied.
  • the mask with the layer 4 located thereon is then removed, so that only the surface-contacted contact surfaces 210 and 112 and the conductor tracks 5 remain on the mask-free regions.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Die Erfindung offenbart ein Verfahren zur Herstellung eines Leistungsmoduls umfassend ein oder mehrere auf einem Substrat (1) angeordnete leistungselektronische Bauelemente (2) mit einer oder mehreren Kontaktflächen (210), bei dem die Kontaktierung der Kontaktflächen (210) und die Ausbildung einer oder mehrerer elektrischer Verbindungen zwischen den Kontaktflächen (210) des Leistungsbauelements (2) und Kontaktflächen (112) des Substrats (1) und/oder zwischen Kontaktflächen (210) von Leistungsbauelementen (2) folgende Schritte umfasst: Auflaminieren einer Folie (3) aus elektrisch isolierendem Kunststoffmaterial auf eine von Substrat (1) und Bauelementen (2) gebildete Oberfläche (20) unter Vakuum, so dass die Folie (3) die Oberfläche (20) einschließlich Substrat (1) und Bauelementen (2) mit der oder den Kontaktflächen (210, 112) eng anliegend bedeckt und auf dieser Oberfläche (20) haftet, Freilegen jeder zu kontaktierenden Kontaktfläche (210, 112) auf der Oberfläche (20) durch Öffnen jeweiliger Fenster (31) in der Folie (3), flächiges Kontaktieren jeder freigelegten Kontaktfläche (210, 112) mit einer Schicht (4, 6) aus elektrisch leitendem Material, und Erzeugen mindestens einer Leiterbahn in und/oder auf der Schicht (4, 6) aus dem elektrisch leitenden Material. Ferner wird ein entsprechendes Leistungsmodul angegeben.

Description

Beschreibung
Verfahren zur Herstellung eines Leistungsmoduls und Leistungsmodul
Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungsmoduls und ein Leistungsmodul.
Leistungselektronische Bauelemente wie Transistoren und Dio- den werden heute vielfach in Leistungsmodulen zusammenge- fasst, um bestimmte Topologien, wie Pulsumrichter und/oder Netzgleichrichter in einem Modul zu realisieren.
Die am weitesten verbreitete Technologie zur Kontaktierung und elektrischen Verbindung der leistungselektronischen Bauelemente untereinander, beispielsweise von einem IGBT-Chip zu einer Diode, und mit Leiterbahnen auf dem Substrat ist das Dickdrahtbonden. Mittels Ultraschallenergie wird hierbei eine dauerhafte Verbindung zwischen dem Draht aus AI, der einen Durchmesser von typischerweise einigen 100 μm aufweist und der Kontaktfläche, die, am Chip aus AI und Cu am Leistungsmodul besteht, über eine intermetallische Verbindung realisiert .
Nachteilig bei derartigen Bondverbindungen ist, dass durch jede Bondverbindung in das Leistungsmodul eine zusätzliche Induktivität eingebracht wird, wodurch die Spannungsbelastung der einzelnen Bauelemente während eines Schaltvorgangs ansteigt. Eine deutliche Verringerung dieser parasitären Induk- tivität ist aus geometrischen und fertigungstechnischen Gründen nicht möglich. Ferner ist die Stromdichte an den Bondstellen (Verbindungsstellen) selber relativ hoch, was die Zuverlässigkeit der Verbindungen verringert. Von Nachteil ist außerdem, dass komplizierte Topologien mit dieser Fertigungs- technik wegen überkreuzender Bondverbindungen kaum realisierbar sind. Aus der WO 03/030247 A2 ist ein alternatives Verfahren zum Kontaktieren elektrischer Kontaktflächen auf der Oberfläche eines Substrats bekannt. Dieses Verfahren umfasst folgende Schritte:
- Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf die Oberfläche des Substrats unter Vakuum, so dass die Folie die Oberfläche mit der o- der den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet,
- Freilegen jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie, und
- flächiges Kontaktieren jeder freigelegten Kontaktfläche mit einer Schicht aus elektrisch leitendem Material.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Leistungsmodulen anzugeben, bei dem die Kontaktierung und elektrische Verbindung von Leis- tungsbausteinen untereinander und mit Leiterbahnen auf einem Substrat derart erfolgt, dass die eingangs genannten Nachteile bei einer Herstellung gemäß dem bekannten Bondverfahren vermieden werden. Ferner soll ein entsprechendes Leistungsmodul angegeben werden .
Diese Aufgabe wird in verfahrenstechnischer Hinsicht mit den Merkmalen gemäß Patentanspruch 1 und in vorrichtungstechnischer Hinsicht mit einem Leistungsmodul nach den Merkmalen des Patentanspruchs 19. Vorteilhafte Ausgestaltungen und Wei- terbildungen sind in den von Anspruch 1 und Anspruch 19 abhängigen Ansprüchen angegeben.
Das Verfahren gemäß Anspruch 1 dient zur Herstellung eines Leistungsmoduls umfassend ein oder mehrere auf einem Substrat angeordnete leistungselektronische Bauelemente mit einer oder mehreren Kontaktflächen, bei dem die Kontaktierung der Kontaktflächen und die Ausbildung einer oder mehrer elektrischer Verbindungen zwischen den Kontaktflächen des Leistungsbauelements und Kontaktflächen des Substrats und/oder zwischen Kontaktflächen von Leistungsbauelementen folgende Schritte umfasst : - Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf eine von Substrat und Bauelementen gebildete Oberfläche unter Vakuum, so dass die Folie die Oberfläche einschließlich Substrat und Bauelementen mit der oder den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet,
- Freilegen jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie,
- flächiges Kontaktieren jeder freigelegten Kontaktfläche mit einer Schicht aus elektrisch leitendem Material, und - Erzeugen mindestens einer Leiterbahn in und/oder auf der Schicht aus dem elektrisch leitenden Material.
Diese erfindungsgemäße Verfahren beruht auf der Überlegung, das aus WO 03/030247 A2 bekannte Verfahren auf Leistungsmodu- le anzuwenden. Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin,,„dass die auf diese Weise hergestellten Kontaktierungen und Verbindungen eine im Vergleich zum Stand der Technik höhere elektrische Leitfähigkeit, einen größeren Leitungsquerschnitt, eine geringere Streuinduktivi- tat und eine bessere Wärmeableitung aufweisen. Ferner sind diese Kontaktierungen und Verbindungen robuster gegen höhere Temperaturen, d.h. auch bei Temperaturen über 200°C beständig. Außerdem ermöglicht das erfindungsgemäße Herstellverfahren eine Mehrlagenverdrahtung und damit komplexe Strukturen und Topologien eines Leistungsmoduls. Ferner ist die direkte Ankopplung von Anschlüssen des Leistungsmoduls möglich.
Als Substrate kommen beliebige Schaltungsträger auf organischer oder anorganischer Basis in Frage. Solche Substrate sind beispielsweise PCB (Printed Circuit Board)-, DCB (Direct Copper Bonding)-, IM (Insulated Metal)-, HTCC (High Tempera- ture Cofired Ceramics)- und LTCC (Low Temperature Cofired Ce- ramics)- Substrate.
Das Auflaminieren erfolgt vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumtiefziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhafterweise isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die ge- nauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit etc., hängen unter anderem von der Topologie des Substrats, des Kunststoffmaterials der Folie und der Dicke der Folie ab.
Zum flächigen Kontaktieren wird vorteilhaft ein physikali- • sches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD) . Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Va- por Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, ..dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht galvanisch abgeschieden wird.
Das Substrat mit den darauf angeordneten Bauelementen weist üblicherweise aufgrund seiner Topologie Höhenunterschiede auf. Die Folie ist daher so gestaltet, dass ein Höhenunter- schied von bis zu 500 μm überwunden werden kann.
Gemäß einer Weiterbildung des Verfahrens gemäß der Erfindung sind als Bauelemente des Leistungsmoduls Halbleiterbauelemente und/oder passive Bauelemente vorgesehen.
Eine Ausführungsvariante der Erfindung sieht vor, dass das Leistungsmodul einen 3-phasigen Gleichrichter und/oder einen 6-pulsigen Stromrichter, insbesondere mit Dioden, vorzugsweise SiC-Dioden, und/oder einen Chopper und/oder einen Chop- pertransistor umfasst. Unter Chopper wird ein Gleichstromsteller verstanden. Ein Gleichstromsteller ist ein verlustar- mes Stellglied der Leistungselektronik zwischen einer Gleichspannungsquelle und einem Gleichspannungsverbraucher. Die Spannung der Gleichstromquelle wird durch den Steller impulsweise auf den Verbraucher geschaltet. Je nach Dauer und Anzahl der Impulse je Zeiteinheit entsteht ein Spannungsmittel- wert am Verbraucher, der stufenlos eingestellt werden kann.
Gemäß einer weiteren Ausführungsvariante umfasst das Leistungsmodul ein Leistungsverstärkermodul oder einen Leistungsverstärker, insbesondere ein Leistungsverstärkermodul oder einen Leistungsverstärker eines Umrichters. Umrichter sind Stromrichter, die einen Wechselstromsystem mit bestimmter Spannung, Frequenz und Phasenzahl in ein Wechselstromstystem anderer Spannung, Frequenz und ggf. Phasenzahl umformen.
Eine weitere Ausführungsvariante sieht vor, dass das Leistungsmodul ein Matrixumrichtermodul oder einen Matrixumrichter, insbesondere ein Matrixumrichtermodul oder einen Matrixumrichter mit Shunt-Widerständen (Nebenschlusswiderständen, Parallelwiderständen) zur Strommessung, umfasst. Matrixum- richter gehören zur Familie der Direktumrichter. Im Gegensatz zu Zwischenkreisumrichtern sind im Matrixumrichter alle Eingangsphasen über eine Schaltmatrix mit allen Ausgangsphasen verbunden .
Alternativ oder additiv kann gemäß einer weiteren Ausführungsvariante das Leistungsmodul ein F3E-Modul oder eine F3E- Architektur umfassen. Mit F3E ist eine bestimmte Modulationsart beschrieben, nämlich eine Frequenzmodulation.
Auch kann eine weitere Ausführungsvariante des Verfahrens gemäß der Erfindung vorsehen, dass das Leistungsmodul ein Wechselrichter-Modul oder einen Wechselrichter, insbesondere ein Dreipunkt-Wechselrichter-Modul oder einen Dreipunkt- Wechselrichter, umfasst. Wechselrichter formen Gleichstrom in Wechsel- oder Drehstrom um.
Gemäß einer bevorzugten Ausgestaltung des Verfahrens gemäß der Erfindung werden die Leiterbahnen als planare Leiterbahnen ausgebildet. Alternativ oder additiv können die Leiterbahnen zumindest teilweise aus Kupfer gebildet werden.
Eine Weiterbildung sieht ferner vor, dass das Substrat Leiterbahnen aufweist und die Bauelemente des Leistungsmoduls kontaktiert auf diesen Leiterbahnen und/oder isoliert neben diesen Leiterbahnen auf dem Substrat angeordnet sind.
Die auflaminierte oder aufzulaminierende Folie kann aus beliebigen Thermoplasten, Duroplasten und Mischungen davon bestehen. Als Folie wird bei dem erfindungsgemäßen Verfahren Vorzugs- und vorteilhafterweise eine Folie aus einem Kunst- stoffmaterial auf Polyimid (PI)-, Polyethylen (PE)-, Polyphe- nol-, Polyetheretherketon (PEEK)- und/oder Epoxidbasis verwendet. Die Folie kann dabei zur Verbesserung der Haftung auf, der Oberfläche eine Klebebeschichtung aufweisen.
Die Dicke der Folie kann 10 μm bis 500 μm betragen. Vorzugs- und vorteilhafterweise wird bei dem erfindungsgemäßen Verfahren eine auflaminierte Folie einer Dicke von 25 bis 150 μm verwendet .
Nach dem Auflaminieren wird insbesondere ein Temperschritt durchgeführt. Durch eine Temperaturbehandlung wird die Haftung der Folie auf der Oberfläche verbessert.
In einer weiteren Ausgestaltung wird das Auflaminieren (mit oder ohne Temperschritt) sooft wiederholt, bis eine bestimmte Dicke der auflaminierten Folie erreicht ist. Beispielsweise werden Folien geringerer Dicke zu einer auflaminierten Folie höherer Dicke verarbeitet. Diese Folien bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass Folien aus mehreren unterschiedlichen Kunststoffmateria- len bestehen. Es resultiert eine schichtförmige, auflaminierte Folie.
In einer besonderen Ausgestaltung wird ein Fenster in der Folie durch Laserablation geöffnet. Eine^Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 300 nm und 1100 nm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W. Bei- spielsweise wird ein C02-Laser mit einer Wellenlänge von
924 nm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Folie liegenden Kontakts aus Aluminium.
In einer weiteren Ausgestaltung wird eine fotoempfindliche
Folie (Fotofolie) verwendet und ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Folie, ein Entwickeln der belichteten und/oder nicht-belichteten Stellen der Folie und ein Entfernen der belichteten oder nicht-belichteten Stellen der Folie.
Nach dem Öffnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Folienreste entfernt werden. Der Reini- gungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.
In einer weitere Ausgestaltung wird eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedli- ehern, elektrisch leitenden Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teilschichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann bei- spielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW) . Vor- teilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Ein derartige Teilschicht besteht beispielsweise aus Titan.
In einer besonderen Ausgestaltung wird nach dem flächigen Kontaktieren in und/oder auf der Schicht aus dem elektrisch leitendem Material mindestens eine Leiterbahn erzeugt. Die Leiterbahn kann auf der Schicht aufgetragen werden. Insbeson- dere wird zum Erzeugen der Leiterbahn ein Strukturieren der Schicht durchgeführt. Dies bedeutet, dass die Leiterbahn in dieser Schicht erzeugt wird. Die Leiterbahn dient beispielsweise der elektrischen Kontaktierung eines Bauelements.
Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nach- folgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschich- tungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess . Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.
Zum Strukturieren können auch fotoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit der aufgetragenen Fotolackschicht belichtet und entwickelt werden.
Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die e- lektrisch leitende Schicht strukturiert und in einem darauf folgendem Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf der durch Strukturieren erzeugten Leiterbahn Kupfer gal- vanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.
In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt .
Durch die Erfindung wird eine aus WO 03/030247 bekannte, vorteilhafte Technologie zur elektrischen Kontaktierung und Verdrahtung von Anschlusspads bzw. -kontaktflächen bei der Herstellung von Leistungsmodulen angewandt, insbesondere bei den obenstehenden, speziellen Leistungsmodulen. Somit lassen sich auch komplexe Leistungsmodule mit dieser Technologie realisieren. Bei diesem Verfahren ergibt sich auch durch die flächige Anbindung und die besondere Isolierung eine niederinduktive Verbindung, die schnelles und verlustarmes Schalten ermöglicht .
Das Auflaminieren der Folie unter Vakuum bei dem erfindungsgemäßen Verfahren ist durch ein isostatisches Laminieren gegeben. Durch das Auflaminieren der Folie wird eine elektrische Isolationsschicht hergestellt. Die Herstellung der Iso- lationsschicht durch das erfindungsgemäße Auflaminieren der Folie bietet folgende Vorteile:
- Anwendung bei hohen Temperaturen. Eine Folie aus Poly- imid beispielsweise ist beständig bis zu 300°C.
- Geringe Prozesskosten, z.B. im Vergleich mit Abscheidung des Isolators aus der Dampfphase.
- Es sind hohe Isolationsfeldstärken durch Verwendung dicker Isolationslagen möglich. - Hoher Durchsatz, z.B. können DCB-Substrate im Nutzen prozessiert werden. Homogene Isolationseigenschaften, da Lufteinschlüsse durch die Verarbeitung der Folie im Vakuum verhindert werden.
- Die gesamte Kontaktfläche kann genützt werden, so dass hohe Ströme abgeleitet werden können. Dabei können Kontaktflächen von 60 mm2 bis 100 mm2 realisiert werden.
- Durch die flächige Kontaktierung können die Chips homo- gen angesteuert werden.
- Die Induktivität des Kontaktes bei einer Kontaktfläche ist durch die flächenhafte Geometrie kleiner als beim Dickdrahtbonden .
- Die Kontaktierung führt zu hoher Zuverlässigkeit bei Vibrations- und mechanischer Schockbelastung. Höhere Lastwechselfestigkeit im Vergleich zu konkurrierenden Methoden wegen geringer thermomechanischer Spannungen .
- Es sind mehrere Verdrahtungsebenen zugänglich. - Die beschriebene, planare Verbindungstechnik beansprucht eine geringe Bauhöhe.-. Es resultiert ein kompakter Aufbau.
- Bei mehrlagigen Verbindungsebenen sind großflächige Metallisierungslagen zur Abschirmung realisierbar. Dies wirkt sich insbesondere auf das EMV (Elektromagnetische Verträglichkeit) -Verhalten der Schaltung (Störemission, Störfestigkeit) sehr positiv aus.
Durch die Erfindung ist auch ein Leistungsmodul mit den Merk- malen gemäß Anspruch 19 bereitgestellt. Ein derartiges Leistungsmodul umfasst: a) ein oder mehrere auf einem Substrat angeordnete leistungselektronische Bauelemente mit einer oder mehreren Kontaktflächen und b) eine oder mehrere elektrische Verbindungen zwischen den Kontaktflächen des Bauelements und Kontaktflächen des Substrats und/oder zwischen Kontaktflächen eines oder mehrerer Bauelemente, c) wobei auf eine von Substrat und Bauelementen gebildete Oberfläche unter Vakuum einer Folie aus elektrisch iso- lierendem Kunststoffmaterial auflaminiert ist, die die Oberfläche einschließlich Substrat und Bauelementen eng anliegend bedeckt und die auf dieser Oberfläche haftet, d) wobei die Folie bei jeder Kontaktfläche ein Fenster aufweist, in welchem diese Kontaktfläche frei von der Folie und flächig mit einer Schicht aus elektrisch leitendem Material kontaktiert ist, und e) wobei die elektrische Verbindung eine in und/oder auf der Schicht aus dem elektrisch leitenden Material erzeugte Leiterbahn ist.
Gemäß einer Weiterbildung des Leistungsmoduls gemäß der Erfindung sind als Bauelemente Halbleiterbauelemente und/oder passive Bauelemente vorgesehen.
Ein Ausführungsvariante sieht vor, dass das Leistungsmodul einen 3-phasigen Gleichrichter und/oder einen 6-pulsigen Stromrichter, insbesondere mit Dioden, vorzugsweise SiC- Dioden, und/oder einen Chopper und/oder einen Choppertran- sistor umfasst.
Gemäß einer weiteren Ausführungsvariante umfasst das Leistungsmodul ein Leistungsverstärkermodul oder einen Leistungsverstärker, insbesondere ein Leistungsverstärkermodul oder einen Leistungsverstärker eines Umrichters.
Bei einer weiteren Ausführungsvariante umfasst das Leistungsmodul gemäß der Erfindung ein Matrixumrichtermodul oder einen Matrixumrichter, insbesondere ein Matrixumrichtermodul oder einen Matrixumrichter mit Shunt-Widerständen zur Strommes- sung. Auch kann in einer weiteren Ausführungsvariante das Leistungsmodul ein F3E-Modul oder eine F3E-Architektur umfassen.
Gemäß einer weiteren Ausführungsvariante umfasst das Leis- tungsmodul ein Wechselrichter-Modul oder einen Wechselrichter, insbesondere ein Dreipunkt-Wechselrichter-Modul oder einen Dreipunkt-Wechselrichter.
Eine Weiterbildung des Leistungsmoduls gemäß der Erfindung sieht vor, dass die Leiterbahnen als planare Leiterbahnen ausgebildet sind. Vorzugsweise können die Leiterbahnen zumindest teilweise aus Kupfer bestehen.
Gemäß einer Ausgestaltung des Leistungsmodul gemäß der Erfin- düng ist vorgesehen, dass das Substrat Leiterbahnen aufweist und die Bauelemente kontaktiert auf diesen Leiterbahnen und/oder isoliert neben diesen Leiterbahnen auf dem Substrat angeordnet sind.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der..Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen
FIG 1 einen vertikalen Schnitt durch ein Beispiel eines erfindungsgemäßen Leistungsmoduls, und
FIG 2 schematisch ein Beispiel eines erfindungsgemäßen Verfahrens .
In der FIG 1 ist das Substrat des Beispiels generell mit 1 bezeichnet. Dieses Substrat 1 weist beispielsweise ein DCB- Substrat auf, das bekanntermaßen aus einer Schicht 10 aus Keramikmaterial, einer auf eine untere Oberfläche 102 der Schicht 10 aufgebrachten Schicht 12 aus Kupfer und einer auf einer von der unteren Oberfläche 102 abgekehrten Oberfläche 101 der Schicht 10 aufgebrachten Schicht 11 aus Kupfer besteht .
Die Schicht 11 auf der oberen Oberfläche 101 der Schicht 10 ist bereichsweise bis auf die obere Oberfläche 101 herab entfernt, so dass dort die obere Oberfläche 101 frei liegt, jedoch hat dies für die Erfindung keine Bedeutung.
Auf die von der Schicht 10 abgekehrte Oberfläche 111 der ver- bliebenen Schicht 11 aus Kupfer sind Leistungshalbleiterchips 2 aufgebracht, die zueinander gleich und/oder voneinander verschieden sein können.
Jeder Leistungshalbleiterchip 2 kontaktiert mit einer nicht dargestellten Kontaktfläche, die auf einer der Schicht 11 aus Kupfer zugekehrten unteren Oberfläche 202 des Chips 2 vorhanden ist, flächig die obere Oberfläche 111 der Schicht 11. Beispielsweise ist diese Kontaktfläche mit der Schicht 11 verlötet .
Auf der von der Schicht 11 aus Kupfer und der unteren Oberfläche 202 abgekehrten oberen Oberfläche 201 jedes Chip 2 ist je ein Kontakt 21 mit einer vom Chip 2 abgekehrten Kontaktfläche 210 vorhanden.
Ist beispielsweise der Leistungshalbleiterchip 2 ein Transistor, ist die Kontaktfläche auf der unteren Oberfläche 202 dieses Chips 2 die Kontaktfläche eines Kollektor- bzw. Drainkontaktes, und ist der Kontakt 21 auf der oberen Oberfläche 201 des Chip 2 ein Emitter- bzw. Sourcekontakt , dessen Kontaktfläche die Kontaktfläche 210 ist.
Die generell mit 20 bezeichnete gesamte obere Oberfläche des mit den Leistungshalbleiterchips 2 bestückten Substrats 1 ist durch die freiliegenden Teile der oberen Oberfläche 101 der
Schicht 10, der oberen Oberfläche 111 der Schicht 11 aus Kupfer außerhalb der Chips 2 und durch die freie Oberfläche je- des Chip 2 selbst gegeben, die durch die obere Oberfläche 201 und die seitliche Oberfläche 203 dieses Chip 2 bestimmt ist.
Die Oberfläche 20 des Substrats 1 ist die für die Erfindung relevante Oberfläche.
Erfindungsgemäß wird auf die Oberfläche 20 des Substrats 1 eine Folie 3 aus elektrisch isolierendem Kunststoffmaterial unter Vakuum auflaminiert, so dass die Folie 3 die Oberfläche 20 mit den Kontaktflächen 210 eng anliegend bedeckt und auf dieser Oberfläche 20 haftet (Figur 2, 301) .
Die auflaminierte Folie 3 dient als Isolator und als Träger von Leiterbahnen 5.
Die Folie 3 besteht aus einem Kunststoffmaterial auf Polyi- mid- oder Epoxidbasis.
Zur besseren Haftung kann ein Temperschritt nachfolgen. Typi- sehe Dicken d der Folie 3 liegen im Bereich von 25-150 μm, wobei größere Dicken auch aus Schichtenfolgen...von dünneren Folien 3 erreicht werden können. Damit lassen sich vorteilhafterweise Isolationsfeldstärken im kV-Bereich realisieren.
Nun wird jede zu kontaktierende Kontaktfläche auf der Oberfläche 20 des Substrats 1 durch Öffnen jeweiliger Fenster 31 in der Folie 3 freigelegt (Figur 2, 302) .
Eine zu kontaktierende Kontaktfläche ist nicht nur eine Kon- taktfläche 210 auf einem Halbleiterchip 2, sondern kann auch jeder durch Öffnen eines Fensters 31 in der Folie 3 freigelegter Bereich 112 der oberen Oberfläche 111 der Schicht 11 aus Kupfer oder einem sonstigen Metall sein.
Das Öffnen eines Fensters 31 in der Folie 3 wird vorzugsweise durch Laserablation vorgenommen. Danach wird jede freigelegte Kontaktfläche 210 und 112 mit einer Schicht 4 aus elektrisch leitendem Material, vorzugsweise Metall, flächig kontaktiert, indem die freigelegten Kontaktflächen 210 und 112 mit den üblichen Verfahren metal- lisiert und strukturiert und somit planar kontaktiert werden (Figur 2, 303) .
Beispielsweise kann die Schicht 4 ganzflächig sowohl auf jede Kontaktfläche 210 und 112 als auch auf die von der Oberfläche 20 des Substrats 1 abgekehrte obere Oberfläche 32 der Folie 3 aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktfläche 210 und 112 flächig kontaktiert bleibt und außerhalb der Kontaktflächen 210 und 112 Leiterbahnen 5 entstehen.
Vorzugsweise werden dazu folgende Prozessschritte (semiaddi¬ tiver Aufbau) durchgeführt:
i) Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und ei- ner Cu-Leitschicht 4 von ca. 200 nm Dicke (Figur 2, 303) .
ii) Fotolithographie unter Verwendung dicker Lackschichten oder von Fotofolien 7 (Figur 2, 304) .
iü) Galvanische Verstärkung der freientwickelten Bereiche mit elektrisch leitender Schicht 6. Hier sind Schichtdicken bis 500 μm möglich (Figur 2, 305) .
iv) Lackentschichtung und Differenzätzen von Cu und Ti (Figur 2, 306) .
Es kann auch so vorgegangen werden, dass auf die von der 0- berfläche 20 des Substrats 1 abgekehrte obere Oberfläche 32 der Folie 3 eine Maske aufgebracht wird, welche die Kontakt- flächen 210 und 112 sowie Bereiche für die Leiterbahnen 5 freilässt, und dass dann die Schicht 4 aus dem elektrisch leitenden Material ganzflächig auf die Maske und die Kontakt- flächen 210 und 112 sowie die von der Maske freien Bereiche aufgebracht wird. Danach wird die Maske mit der darauf befindlichen Schicht 4 entfernt, so dass nur die flächig kontaktierten Kontaktflächen 210 und 112 und die Leiterbahnen 5 auf den maskenfreien Bereichen übrigbleiben.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Leistungsmoduls umfassend ein oder mehrere auf einem Substrat (1) angeordnete leistungselektronische Bauelemente (2) mit einer oder mehreren Kontaktflächen (210) , bei dem die Kontaktierung der Kontaktflächen (210) und die Ausbildung einer oder mehrere e- lektrischer Verbindungen zwischen den Kontaktflächen (210) des Leistungsbauelements (2) und Kontaktflächen (112) des Substrats (1) und/oder zwischen Kontaktflächen (210) von Leistungsbauelementen (2) folgende Schritte umfasst:
- Auflaminieren einer Folie (3) aus elektrisch isolierendem KunstStoffmaterial auf eine von Substrat (1) und Bauelementen (2) gebildete Oberfläche (20) unter Vakuum, so dass die Folie (3) die Oberfläche (20) einschließlich Substrat (1) und Bauelementen (2) mit der oder den Kontaktflächen (210, 112) eng anliegend bedeckt und auf dieser Oberfläche (20) haftet, Freilegen jeder zu kontaktierenden Kontaktfläche (210, 112) auf der Oberfläche (20) durch Öffnen jeweiliger Fenster (31) in der Folie (3),
- flächiges Kontaktieren jeder freigelegten Kontaktfläche (210, 112) mit einer Schicht (4, 6) aus elektrisch leitendem Material, und - Erzeugen mindestens einer Leiterbahn in und/oder auf der Schicht (4, 6) aus dem elektrisch leitenden Material.
2. Verfahren nach Anspruch 1, wobei als Bauelemente des Leistungsmoduls Halbleiterbauelemente und/oder passive Bau- elemente vorgesehen sind.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Leistungsmodul einen 3-ρhasigen Gleichrichter und/oder einen 6-pulsigen Stromrichter, insbesondere mit Dioden, vor- zugsweise SiC-Dioden, und/oder einen Chopper und/oder einen Choppertransistor umfasst.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Leistungsmodul ein Leistungsverstärkermodul oder einen Leistungsverstärker, insbesondere ein Leistungsverstärkermodul oder einen Leistungsverstärker eines Umrichters, umfasst.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Leistungsmodul ein Matrixumrichtermodul oder einen Matrixumrichter, insbesondere ein Matrixumrichtermodul oder einen Matrixumrichter mit Shunt-Widerständen zur Strommessung, um- fasst.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Leistungsmodul ein F3E-Modul oder eine F3E-Architektur umfasst .
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Leistungsmodul ein Wechselrichter-Modul oder einen Wechselrichter, insbesondere ein Dreipunkt-Wechselrichter-Modul oder einen Dreipunkt-Wechselrichter, umfasst.
8. Verfahren nach einem der vorhergehenden. Ansprüche, wobei die Leiterbahnen als planare Leiterbahnen ausgebildet werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Leiterbahnen zumindest teilweise aus Kupfer gebildet werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat Leiterbahnen aufweist und die Bauelemente des Leistungsmoduls kontaktiert auf diesen Leiterbahnen und/oder isoliert neben diesen Leiterbahnen auf dem Substrat angeordnet sind.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Folie (3) aus einem KunstStoffmaterial auf Polyimid-,
Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis verwendet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine auflaminierte Folie (3) mit einer Dicke (d) von 25 bis 150 μm verwendet wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Auflaminieren der Folie (3) ein Temperschritt durchgeführt wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Auflaminieren sooft wiederholt wird, bis eine bestimmte
Dicke der auflaminierten Folie erreicht ist.
15. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Fenster in der Folie durch Laserablation geöffnet wird.
16. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine fotoempfindliche Folie (3) verwendet wird und ein Fenster (31) durch einen fotolithographischen Prozess geöffnet wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material verwendet wird.
18. Verfahren nach einem der vorhergehenden Ansprüche, wobei zum Herstellen eines mehrlagigen Leistungsmoduls die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt wird.
19. Leistungsmodul umfassend a) ein oder mehrere auf einem Substrat (1) angeordnete leistungselektronische Bauelemente (2) mit einer oder mehreren Kontaktflächen (210) und b) eine oder mehrere elektrische Verbindungen zwischen den Kontaktflächen (210) des Bauelements (2) und Kontaktflä- chen (112) des Substrats (1) und/oder zwischen Kontaktflächen (210) eines oder mehrerer Bauelemente (2) , c) wobei auf eine von Substrat (1) und Bauelementen (2) gebildete Oberfläche (20) unter Vakuum einer Folie (3) aus elektrisch isolierendem Kunststoffmaterial auflaminiert ist, die die Oberfläche (20) einschließlich Substrat (1) und Bauelementen (2) eng anliegend bedeckt und die auf dieser Oberfläche (20) haftet, d) wobei die Folie (3) bei jeder Kontaktfläche (210, 112) ein Fenster (31) aufweist, in welchem diese Kontaktfläche (210, 112) frei von der Folie (3) und flächig mit einer Schicht (4, 6) aus elektrisch leitendem Material kontaktiert ist, und e) wobei die elektrische Verbindung eine in und/oder auf der Schicht (4, 6) aus dem elektrisch leitenden Material erzeugte Leiterbahn ist .
20. Leistungsmodul nach Anspruch 19, bei dem als Bauelemente Halbleiterbauelemente und/oder passive Bauelemente vorgesehen sind.
21. Leistungsmodul nach Anspruch 19 oder Anspruch 20, das einen 3-phasigen Gleichrichter und/oder einen 6-ρulsigen Stromrichter, insbesondere mit Dioden, vorzugsweise SiC- Dioden, und/oder einen Chopper und/oder einen Choppertran- sistor umfasst.
22. Leistungsmodul nach einem der Ansprüche 19 bis 21, das ein Leistungsverstärkermodul oder einen Leistungsverstärker, insbesondere ein Leistungsverstärkermodul oder einen Leistungsverstärker eines Umrichters, umfasst.
23. Leistungsmodul nach einem der Ansprüche 19 bis 22, das ein Matrixumrichtermodul oder einen Matrixumrichter, insbe- sondere ein Matrixumrichtermodul oder einen Matrixumrichter mit Shunt-Widerständen zur Strommessung, umfasst.
24. Leistungsmodul nach einem der Ansprüche 19 bis 23, das ein F3E-Modul oder eine F3E-Architektur umfasst.
25. Leistungsmodul nach einem der Ansprüche 19 bis 24, das ein Wechselrichter-Modul oder einen Wechselrichter, insbesondere ein Dreipunkt-Wechselrichter-Modul oder einen Dreipunkt- Wechselrichter, umfasst.
26. Leistungsmodul nach einem der Ansprüche 19 bis 25, das, bei dem die Leiterbahnen als planare Leiterbahnen ausgebildet sind.
27. Leistungsmodul nach einem der Ansprüche 19 bis 26, bei dem die Leiterbahnen zumindest teilweise aus Kupfer bestehen.
28. Leistungsmodul nach einem der Ansprüche 19 bis 27, bei dem das Substrat Leiterbahnen aufweist und die Bauelemente kontaktiert auf diesen Leiterbahnen und/oder isoliert neben diesen Leiterbahnen auf dem Substrat angeordnet sind.
PCT/EP2005/050298 2004-02-12 2005-01-24 Verfahren zur herstellung eines leistungsmoduls und leistungsmodul WO2005078793A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004007009.1 2004-02-12
DE200410007009 DE102004007009A1 (de) 2004-02-12 2004-02-12 Verfahren zur Herstellung eines Leistungsmoduls und Leistungsmodul

Publications (1)

Publication Number Publication Date
WO2005078793A1 true WO2005078793A1 (de) 2005-08-25

Family

ID=34832630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/050298 WO2005078793A1 (de) 2004-02-12 2005-01-24 Verfahren zur herstellung eines leistungsmoduls und leistungsmodul

Country Status (2)

Country Link
DE (1) DE102004007009A1 (de)
WO (1) WO2005078793A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040729A1 (de) * 2006-08-31 2008-05-08 Siemens Ag Verfahren zum Übertragen eines Layouts einer leitenden Struktur auf eine Oberfläche eines Substrats
DE102007046969B3 (de) 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
US8507320B2 (en) 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9109295U1 (de) * 1991-04-11 1991-10-10 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
US6541378B1 (en) * 2001-11-06 2003-04-01 Lockheed Martin Corporation Low-temperature HDI fabrication
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9109295U1 (de) * 1991-04-11 1991-10-10 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US6541378B1 (en) * 2001-11-06 2003-04-01 Lockheed Martin Corporation Low-temperature HDI fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JALONEN P: "A new concept<(>R) for making fine line substrate for active component in polymer", MICROELECTRONICS JOURNAL, MACKINTOSH PUBLICATIONS LTD. LUTON, GB, vol. 34, no. 2, 1 February 2003 (2003-02-01), pages 99 - 107, XP004404378, ISSN: 0026-2692 *

Also Published As

Publication number Publication date
DE102004007009A1 (de) 2005-09-08

Similar Documents

Publication Publication Date Title
EP1430524A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
EP1719172A1 (de) Anordnung eines elektrischen bauelements und einer elektrischen verbindungsleitung des bauelements sowie verfahren zum herstellen der anordnung
EP1817795A1 (de) Metallisierte folie zur flächigen kontaktierung
EP2203937B1 (de) Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
EP1989731B1 (de) Verfahren zum herstellen und planaren kontaktieren einer elektronischen vorrichtung
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
WO2018001617A1 (de) Leiterplattenanordnung wo bauteile zwischen einer trägerplatte und einer leiterplatte angeordnet sind, wechselrichter und kraftfahrzeugantriebsystem mit einer solchen leiterplattenanordnung
WO2005101490A2 (de) An einer kühlrippe angeordnetes bauelement
WO2005101501A1 (de) Mit einer metallschicht gebildetes gehäuse
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE102013215647A1 (de) Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102004056984A1 (de) Stromrichteranordnung
DE102017223648A1 (de) Verfahren zur Ausbildung von Leiterbahnen aus Aluminium durch Umwandlung von Aluminiumnitrid in Aluminium und Schaltungsträgeranordnung mit Leiterbahnen aus Aluminium auf einem Trägersubstrat
DE102008025246A1 (de) Kontaktierung und Isolierung von elektronischen Bauelementen
WO2005106951A1 (de) Anordnung eines steuerbaren elektrischen bauelements auf einem substrat und verfahren zum herstellen der anordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase