-
Die
Erfindung betrifft eine Spitzenwertgleichrichterschaltung gemäß dem Oberbegriff
von Patentanspruch 1. Eine solche Spitzenwertgleichrichterschaltung
ist beispielsweise aus
DE
43 26 538 C2 bekannt. Die erfindungsgemäße Spitzenwertgleichrichterschaltung
empfängt
an einem Eingangsanschluß eine
analoge Eingangsspannung und gibt an einem Ausgangsanschluß eine gleichgerichtete
Ausgangsspannung ab, die den Spitzen- oder Scheitelwerten der Eingangsspannung
im wesentlichen folgt und wenigstens eine angenäherte Hüllkurve der Amplitudenspitzen
der analogen Eingangsspannung darstellt. Die erfindungsgemäße Spitzen wertgleichrichterschaltung
sieht eine unipolare Spitzenwertgleichrichtung für gepulste Signale, amplitudenmodulierte Signale
und andere analoge Signale vor.
-
Eine
aus dem Stand der Technik bekannte Grundschaltung für die unipolare
Spitzenwertgleichrichtung ist in 1 gezeigt.
Die Spitzenwertgleichrichterschaltung des Standes der Technik umfaßt einen
Operationsverstärker 10 und
ein Speicherglied aus einem Kondensator (C1) 12 und einem
Widerstand (R1) 14, die zwischen einem Eingang zum Empfangen
einer Eingangsspannung Ue und einem Ausgang
zum Abgeben einer Ausgangsspannung Ua angeschlossen
sind. Der nicht-invertierende (+) Eingang des Operationsverstärkers 10 ist
mit der Eingangsspannung Ue verbunden, und
der invertierende (–)
Eingang des Operationsverstärkers 10 ist über den
Widerstand 14 mit der Ausgangsspannung Ua gekoppelt.
Eine Diode 16 ist für
die positive Halbwelle der Eingangsspannung Ue leitend
und sperrt während
der negativen Halbwelle.
-
Die
Druckschrift
US 5,025,176 offenbart
einen Spitzenwert-Detektionsschaltkreis mit einer Spitzenwert-Halteeinheit,
die Kapazitäten
12,
22 umfaßt, welche
jeweils, abhängig
von dem Vorzeichen der Eingangsspannung und dem Vorzeichen der Steigung
des Spannungssignals geladen oder entladen werden. Jeweils ein Operationsverstärker lädt jeweils eine
Kapazität
mittels einer geschalteten Stromquelle, wobei ein mit den Ausgängen der
Operationsverstärker
verbundenes UND-Gatter eine Stromquelle zuschaltet, um die Kapazität entsprechend
zu entladen.
-
Die
Druckschrift
DD 239
049 A1 offenbart eine Schaltung zur Spitzenwertmessung,
in der eine Kapazität
aufgeladen wird, wenn eine Eingangsspannung steigt, wobei die Kapazität bei fallender
Spannung durch einen AD-Wandler abgetastet und daraufhin entladen
wird. Monostabiler Multivibrator steuert die Zeitdauer, in welcher
der AD-Wandler den Wert der Kapazität übernimmt.
-
Die
Druckschrift Application Note AN 74 von National Semiconductor vom
Januar 1973 „LM139/LM239/LM339 – A Quad
of Independently Functioning Comparators" zeigt auf der Seite 19 einen positiven
Spitzendetektor sowie einen negativen Spitzendetektor, der einen
Komparator aufweist, welcher eine Kapazität auflädt. Parallel zur Kapazität ist ein
fester Widerstand angeschlossen, der die Kapazität gegebenenfalls wieder entlädt.
-
1 zeigt
das Prinzip eines Einweggleichrichters mit Kondensatorspeicher,
welcher dem Spitzen- oder Scheitelwert der Eingangsspannung Ue folgt. Während der positiven Halbwelle
wird der Kondensator 12 auf den positiven Spitzenwert der
Spannung Ue aufgeladen; während der
negativen Halbwelle sperrt die Diode 16, und der Kondensator
hält die
Ladung. Die Entladung des Speichergliedes aus Kondensator 12 und
Widerstand 14 erfolgt mit der Zeitkonstante τ1 =
(R1 + RL) × C1 über
den Widerstand 14 und eine Last am Ausgang der Schaltung.
-
Spitzenwertgleichrichter
werden in der Regel zum Ermitteln bzw. Messen von Zeitverläufen von
Signalspitzenwerten oder Pulsamplituden eingesetzt, wobei der Spitzen-
oder Scheitelwert einer periodischen oder nicht periodischen Meßgröße eine
wichtige Kenngröße sein
kann. Ein Beispiel für
eine solche Messung ist die Motorstrommessung für die Überwachung und Steuerung von
Elektromotoren, z.B. mit Pulsweitensteuerung. Eine weitere Anwendung
liegt auf dem Gebiet der Wechselspannungsmeßbrücken.
-
Bei
der Schaltung des Standes der Technik entlädt sich das Speicherglied (RC-Schaltung)
mit einer festen Zeitkonstante, die als ein Kompromiß zwischen
der Minimierung der Restwellig keit und der Entladungsgeschwindigkeit
bei schneller Amplitudenverringerung der Eingangsspannung Ue dimensioniert werden muß. Bei einer schnellen Verringerung der
Eingangsamplitude kann daher die Ausgangsspannung der Eingangsspannung
auf Grund der konstanten Entladungszeitkonstante in vielen Fällen nur ungenügend folgen.
Dadurch wird die Eingangsspannung nicht richtig erfaßt, was
für schnelle
Regelungsprozesse kritisch sein kann.
-
Ein
weiterer Nachteil der Spitzenwertgleichrichterschaltung des Standes
der Technik ist die Verwendung von Operationsverstärkern. Für die Gleichrichtung
und Glättung
transienter Signale werden sehr schnelle Operationsverstärker mit
kurzen Sättigungserholzeiten
und hoher Signaländerungsdauer (Slew
Rate) benötigt,
die entsprechend hohe Kosten verursachen.
-
Die
genannten Nachteile der Schaltung des Standes der Technik sind besonders
eminent im Falle der Erfassung und Spitzenwertgleichrichtung von
gepulsten Signalen mit kurzem Pulsdauern, welche einen plötzlichen
und merklichen Abfall ihrer Spitzenamplituden durchlaufen können.
-
Es
ist eine Aufgabe der Erfindung, eine Spitzenwertgleichrichterschaltung
anzugeben, die das Verhalten eines jeweils darin eingesetzten Operationsverstärkers oder
Komparatortyps ausgleichen kann und deren Aufladeverhalten an das
Dynamikverhalten der Eingangsspannung angepaßt werden kann.
-
Diese
Aufgabe wird durch eine Spitzenwertgleichrichterschaltung mit den
Merkmalen von Anspruch 1 gelöst.
-
Eine
erfindungsgemäße Spitzenwertgleichrichterschaltung
umfaßt
einen Eingangsanschluß zum
Empfangen einer analogen Eingangsspannung und einen Ausgangsanschluß zu Ausgeben
einer gleichgerichteten Ausgangsspannung, welche den Spitzen- oder
Scheitelwerten der Eingangsspannung im wesentlichen folgt. Ein Vergleicher
ist auf seiner Eingangsseite mit dem Eingangsanschluß und dem Ausgangsanschluß gekoppelt,
um die Eingangsspannung mit der Ausgangsspannung zu vergleichen,
und gibt ein Ausgangssignal an ein Schaltelement ab.
-
Das
Schaltelement führt
einem Speicherglied einen Ladestrom zu, wobei das Speicherglied zwischen
dem Ausgang des Schaltelementes und dem Ausgangsanschluß angeschlossen
ist, um die gleichgerichtete Ausgangsspannung zu erzeugen. Der Ausgangsanschluß ist an
den Eingang des Vergleiches nicht unmittelbar sondern über ein
Gegenkopplungsnetzwerk zurückführt. Dieses
Gegenkopplungsnetzwerk erzeugt am Eingang des Vergleichers eine
Spannung, die proportional zur Ausgangsspannung ist. Das Gegenkopplungsnetzwerk
umfaßt
ein P-Glied, das die Ausgangsspannung mit einem Faktor V < 1 multipliziert.
Hierdurch ist es möglich,
bei der Spitzenwertgleichrichtung der Eingangsamplitude eine Verstärkung einzuführen.
-
Die
erfindungsgemäße Spitzenwertgleichrichterschaltung
hat den großen
Vorteil, daß sie
auf kostengünstigen
und schnell schaltenden Bauteilen basiert und insbesondere einen
preiswerten Vergleicher verwendet, der ein einfaches Schaltelement, wie
einen Transistor, ansteuert, um den Ausgangskondensator aufzuladen.
Die Verwendung eines Vergleichers anstelle eines Operationsverstärkers zum Steuern
des Ladevorgangs hat den großen
Vorteil, daß es
bei einem Vergleicher praktisch keine Schaltverzögerung gibt, während der
Operationsverstärker eine
sogenannte Sättigungserholzeit
benötigt,
um von einer negativen Spannung auf eine positive Spannung umzuschalten.
Wenn ein Operationsverstärker
zunächst
zum Beispiel in eine negative Richtung vorgespannt ist, kann er
in dieser negativen Richtung in der Sättigung sein und benötigt dann
für das
Umschalten in die positive Richtung eine gewissen Zeitdauer, die
sich aus Sättigungserholzeit
und Signaländerungsdauer
(Slew Rate) zusammensetzt. In extremen Fällen kann es geschehen, daß ein positiver
Impuls am Eingang des Operationsverstärkers zu kurz ist, um die notwendige
Sättigungsumkehr
zu erreichen. Dieses Problem wurde im Stand der Technik in der Praxis
durch Verwendung teurer, schnell schaltender Operationsverstärker teilweise
gelöst,
jedoch nicht grundsätzlich
behoben. Die Erfindung geht einen anderen Weg, indem für die Spitzenwertgleichrichtung
ausschließlich
schnell schaltende, kostengünstige
Komponenten verwendet werden, bei denen die schaltungstechnisch
bedingten Verzögerungen
relativ gering sind und die daher bei einem Polaritätswechsel
nahezu ohne Verzögerung
schalten können.
-
Das
Schaltelement ist vorzugsweise ein Transistor; es kann z.B. ein
bipolarer Transistor oder ein FET sein. Jedes andere geeignete,
schnell schaltende Element ist denkbar.
-
Wie
im Stand der Technik umfaßt
das Speicherglied vorzugsweise einen Speicherkondensator sowie einen
Widerstand, der zu dem Kondensator parallel geschaltet ist.
-
Ein
vorgeschalteter Serienwiderstand begrenzt den Ladestrom für das Speicherglied.
Andere Ausführungen
der Kombination aus Schaltelement und Serienwiderstand zum Zweck
des Schaltens eines Ladestroms sind möglich.
-
In
der Praxis ergibt sich ein einfacher und ökonomischer Schaltungsaufbau,
wenn das Gegenkopplungsnetzwerk durch einen Spannungsteiler realisiert
ist, wobei beispielsweise der Parallel-Widerstand des Speichergliedes
als ein solcher Spannungsteiler konzipiert sein kann.
-
In
einer besonders vorteilhaften Ausführung der Erfindung weist die
Spitzenwertgleichrichterschaltung zusätzlich einen Schaltkreis zum
Einstellen der Zeitkonstante des Speichergliedes auf, um die Entladung
des Speichergliedes unter bestimmten Voraussetzungen zu beschleunigen.
Bei den Spitzenwertgleichrichterschaltungen des Standes der Technik
besteht nämlich
neben der Probleme auf Grund der inhärenten Sättigungserholzeit des Operationsverstärkers die
Schwierigkeit, daß das
Speicherglied auf Grund seiner konstanten Entladungszeitkonstante
einer schnellen Amplitudenverringerung nur ungenügend folgen kann. Die Erfindung
führt daher
ein dynamisches Zeitglied ein, das dann aktiviert wird, wenn eine
Amplitudenverringerung auftritt und erkennbar ist, daß die Ausgangsspannung
dieser Amplitudenverringerung nur ungenügend folgt.
-
In
einer zweckmäßigen Ausführung ist
der Schaltkreis zum Einstellen der Zeitkonstante zwischen dem Ausgang
des Vergleichers und dem Ausgangsanschluß angeschlossen. Ein besonders
günstiger
und einfacher Aufbau ergibt sich bei Verwendung eines monostabilen
Multivibrators, der durch das Ausgangssignal des Vergleichers triggerbar
ist und einen Schalter an steuert, um einen Widerstand zu dem Speicherglied
parallel zu schalten. Der monostabile Multivibrator ist durch ein
re-triggerbares Monoflop realisiert und bleibt so lange auf einem
vorgegebenen Ausgangszustand, wie er entsprechende Triggerimpulse
erhält.
Bleiben die Triggerimpulse über
einen einstellbaren Zeitraum aus, schaltet der monostabile Multivibrator
um und kann dadurch den Schalter ansteuern und den Widerstand zu
dem Speicherglied parallel schalten. Dadurch wird der Gesamtwiderstand
des Speichergliedes und somit seine Zeitkonstante einstellbar gesenkt.
Mit dem nächsten
Impuls am Ausgang des Vergleiches wird das Monoflop erneut getriggert
und schaltet wieder auf seinen vorhergehenden vorgegebenen Zustand um,
so daß der
Schalter wieder geöffnet
und der Parallelwiderstand abgetrennt wird.
-
Durch
diese Konfiguration wird ein einfaches, einstellbares dynamisches
Zeitglied realisiert, mit dem die Zeitkonstante des Speichergliedes
verringert werden kann, wenn erkennbar ist, daß das Speicherglied einer Amplitudenverringerung
nicht ausreichend schnell folgt. Dabei ist der gewählte Aufbau
besonders einfach und zweckmäßig; die
Erfindung ist jedoch nicht hierauf beschränkt.
-
Die
Erfindung ist im folgenden anhand einer bevorzugten Ausführungsform
mit Bezug auf die Zeichnungen näher
erläutert.
In den Figuren zeigen:
-
1 eine
Spitzenwertgleichrichterschaltung nach dem Stand der Technik;
-
2 eine
Spitzenwertgleichrichterschaltung gemäß der Erfindung; und
-
3 ein
Zeitablaufdiagramm der Signale, welche in der Spitzenwertgleichrichterschaltung
der 2 auftreten.
-
2 zeigt
einen Schaltplan einer besonders einfachen und zweckmäßigen Ausführung der erfindungsgemäßen Spitzenwertgleichrichterschaltung.
Die Schaltung weist einen Eingangsanschluß E zum Empfangen einer analogen
Eingangsspannung Ue und einen Ausgangsanschluß A zum
Abgeben einer gleichgerichteten Ausgangsspannung Ua auf.
Die Eingangs spannung Ue kann jede analoge
Spannung sein, vorzugsweise handelt es sich um ein gepulstes Signal
oder um eine amplitudenmodulierte Spannung, wie sie beispielsweise
in den Stromversorgungsleitungen von elektronisch kommutierten Elektromotoren
auftreten. Die Ausgangsspannung Ua soll dem
Scheitel- oder Spitzenwerten der Amplitude des Eingangssignals möglichst
gut folgen und stellt eine gleichgerichtete, geglättete und
gegebenenfalls verstärkte
Version des Eingangssignals Ue oder eine Hüllkurve
des Eingangssignals Ue dar.
-
Ein
Vergleicher 20 ist mit seinem positiven Eingang (+) mit
dem Eingangsanschluß E
verbunden, während
der negative Eingang (–)
des Vergleichers 20 über
ein Gegenkopplungsnetzwerk 22 mit dem Ausgangsanschluß A gekoppelt
ist. Der negative Eingang (–)
des Vergleichers 20 ist in 2 mit B bezeichnet.
Der Ausgang des Vergleichers 20, der in der Zeichnung mit
C bezeichnet ist, ist über
einen Vorschaltwiderstand 24 auf einen Schalter 26 geführt. In
der gezeigten Ausführungsform
ist der Schalter 26 ein bipolarer Transistor. Die Kombination
aus Vorschaltwiderstand 24 und Bipolartransistor 26 kann
jedoch auch durch einen FET oder durch ein anderes geeignetes Schaltelement
realisiert sein.
-
Wie
in 2 gezeigt, ist der Ausgang C des Vergleichers 20 auf
die Basis des Transistors 26 geführt, der Kollektor ist mit
einer Betriebsspannung UB verbunden, und
der Emitter ist über
einen Widerstand 28 auf den Ausgangsanschluß A geführt. An
dem Ausgangsanschluß A
ist ein Speicherglied 30 vorgesehen, das aus einer Parallelschaltung
eines Speicherkondensators C2 und eines
Widerstands R2 gebildet ist. Hieraus ergibt
sich eine Zeitkonstante des Speichergliedes 30 von τ2 =
C2·R2.
-
Die
erfindungsgemäße Spitzenwertgleichrichterschaltung
weist ferner ein dynamisches Zeitglied
32 auf, das gebildet
ist aus einem monostabilen Multivibrator
34, oder Monoflop,
einem Schalter
36 und einem Widerstand R
3.
Das Monoflop
34 erhält sein
Eingangssignal vom Ausgang C des Vergleichers
20, wobei
das Monoflop
34 mit jedem Ausgangsimpuls des Vergleichers
20 neu
getriggert wird. Das Monoflop
34 steuert den Schalter
36 an;
das heißt,
es schaltet den Schalter
36, abhängig von seinem Ausgangszustand,
ein oder aus. Abhängig
von dem Schaltzustand des Schalters
36 wird der Widerstand
R
3 zu dem Speicherglied
30 parallel geschaltet oder
von diesem abgetrennt. Durch Parallelschalten eines weiteren Widerstandes
R
3 kann die Zeitkonstante des Speichergliedes
verringert werden auf
-
Der
Betrieb der erfindungsgemäßen Spitzenwertgleichrichterschaltung
ist im folgenden mit Bezug auf 3 weiter
erläutert. 3 zeigt
ein Zeitablaufdiagramm der Signale E, A, B, C und D, die an verschiedenen
Stellen in der Spitzenwertgleichrichterschaltung der 2 auftreten.
Auf dem ersten Zeitstrahl ist ein Beispiel für eine Eingangsspannung Ue schematisch mit einer durchgezogenen Linie
(E) gezeichnet. Es sei angenommen, daß das Eingangssignal Ue eine regelmäßige Impulsfolge ist. Ebenfalls auf
dem ersten Zeitstrahl ist das Signal B am Eingang des Vergleichers 20 gestrichelt
dargestellt. Dieses Signal entspricht der Ausgangsspannung Ua am Ausgangsanschluß A multipliziert mit einem
vorgegebenen konstanten Faktor v. Auf dem zweiten Zeitstrahl ist
die Signalfolge C am Ausgang des Vergleichers 20 dargestellt,
wobei in der Praxis die in der Figur dargestellten "Impulssäulen" einer Reihe von
Nadelimpulsen entsprechen können
und der dritte Zeitstrahl zeigt die Ausgangsspannung Ua am
Ausgangsanschluß A.
Der vierte Zeitstrahl schließlich
zeigt das Steuersignal D, das von dem Monoflop 34 ausgegeben
wird. Auf der Zeitachse sind beispielhaft Zeitintervalle von 0 bis
24 numeriert dargestellt.
-
In
den Zeitintervallen 0 bis 6 steigt die Amplitude des Eingangssignals
Ue stetig an, so daß die Eingangsspannung Ue zu jedem Impulsbeginn, bedingt durch die
zwischenzeitliche geringfügige
Entladung des Speichergliedes, größer ist als die mit dem Faktor
v multiplizierte Ausgangsspannung Ua und
der Vergleicher 20 an seinem Ausgang C entsprechende positive
Impulssignale ausgibt. Das Ausgangssignal C des Vergleichers wird
an die Basis des Transistors 26 angelegt, so daß dieser
die Betriebsspannung UB über den Widerstand 28 an
das Speicherglied 30 anlegt, so daß der Kondensator C2 geladen wird und die Ausgangsspannung Ua der Amplitude der Eingangsspannung Ue folgt. Der Kondensator C2 hält die Ausgangsspannung
Ua, mit geringem Spannungsabfall, auf einem
Wert, der im wesentlichen der vorangehenden Spannungsamplitudenspitze
des Eingangssignals Ue bzw. einem Vielfachen
davon entspricht.
-
Die
Wahl der Betriebsspannung UB ist unkritisch.
Diese Spannung UB sollte jedoch mindestens dem
verstärkten
Eingangssignalspitzenwert ( 1 / ν·Ue) plus – in
der Variante mit bipolarem Schalter – der Kollektor-Emitter-Sättigungsspannung
UCES des Transistors 26 entsprechen;
UB ≥ 1 / ν·Ue + UCES.
-
Das
Ausgangssignal C des Vergleichers 20 hat ferner den Effekt,
daß das
Monoflop 34 mit jedem Ausgangsimpuls C neu getriggert wird
und dadurch auf einem vorgegebenen Ausgangszustand, z.B. niedrig
oder 0, gehalten wird.
-
Zwischen
dem Zeitintervall 6 und 7 erfolgt eine plötzliche Verringerung der Amplitude
des Eingangssignals Ue. Auf Grund der relativ
großen
Zeitkonstante C2·R2 des
Zeitgliedes 30 kann die Ausgangsspannung Ua der
Eingangssignalamplitude nicht vollständig folgen, wie in 3 durch
die gestrichelte Linie B zwischen den Zeitintervallen 6 und 9 dargestellt
ist. Bis zum Zeitpunkt 9 entspricht somit das Ausgangssignal Ua einem größeren Wert als dem Spitzenamplitudenwert
des Eingangssignals Ue. Während dieser
Zeit gibt daher der Vergleicher 20 keine Signalimpulse
C aus, so daß der
Schalter 26 geöffnet
bleibt und das Speicherglied 30 nicht nachgeladen wird.
Die Ausgangsspannung Ua fällt daher mit
der Zeitkonstante τ2 = C2·R2 des Speicherglieds 30 ab.
-
Ferner
erhält
das Monoflop 34 während
dieser Zeitspanne keine Triggerimpulse. Bei dem gezeigten Ausführungsbeispiel
ist jedoch die Auslösezeit
TM des re-triggerbaren Monoflops so eingestellt, daß TM größer ist
als die Zeitdauer zwischen drei Zeitintervallen, so daß das Monoflop 34 seinen
Ausgangszustand nicht verändert.
Da das Monoflop 34 zum Zeitpunkt 9 erneut getriggert wird,
bleibt es weiter auf seinem niedrigen oder 0-Zustand.
-
Mit
anderen Worten ist das Monoflop so ausgelegt, daß es immer in einem bestimmten,
wählbaren
Zustand bleibt, so lange es Triggerimpulse empfängt. Ferner kann eine gewisse
Toleranzzeit eingestellt werden, welche die Zeit bestimmt, die verstreichen
muß, bevor
das Monoflop nach dem Ausbleiben von Triggerimpulsen umschaltet.
Diese Toleranzzeit wird als Zeit TM bezeichnet.
Das Monoflop schaltet somit nur, wenn die Triggerimpulse eine Zeitdauer ausbleiben,
welche die Toleranzzeit TM überschreitet. Dadurch
soll verhindert werden, daß die
Zeitkonstante des Speichergliedes zu schnell verringert wird.
-
Vom
Zeitpunkt 9 bis zum Zeitpunkt 13 liegen am Eingang E des Vergleichers 20 wieder
Eingangsimpulse an, deren Amplitude(n) größer oder gleich der mit dem
Faktor v multiplizierten Ausgangsspannung Ua ist
(sind). Der Vergleicher 20 gibt an seinem Ausgang C entsprechende
Impulse zur Ansteuerung des Transistors 26 zum Nachladen
des Speichergliedes 30 sowie zum Triggern des Monoflops 34 aus. Bis
zum Zeitpunkt 13 folgen somit die Signale A und B wieder dem Eingangssignalpegel.
-
Zum
Zeitpunkt 14 erfolgt ein plötzlicher
Abfall der Signalamplitude des Eingangssignals Ue.
Die Ausgangsspannung Ua und somit das Signal
B können
diesem Spannungsabfall auf Grund der Zeitkonstante des Speichergliedes 30 nur
ungenügend
folgen. Der Vergleicher 20 gibt daher an seinem Ausgang
C keine Impulse zum Nachladen des Speichergliedes und somit auch
keine Triggerimpulse für
das Monoflop 34 aus. Das Monoflop schaltet jedoch, wie erläutert, erst
nach einer Toleranzzeit TM um. Dieser Zeitpunkt
ist zwischen dem Zeitintervall 17 und dem Zeitintervall 18 erreicht.
Das Monoflop 34 setzt seinen Ausgang D auf einen hohen
oder 1-Zustand und schließt
dadurch den Schalter 36, so daß der Widerstand R3 dem
Speicherglied 30 parallelgeschaltet wird. Dadurch kann,
bei geeigneter Dimensionierung, die Zeitkonstante des Speicherglieds 30 deutlich
gesenkt werden, so daß die
Spannung Ua am Ausgang A sehr schnell abfällt und
damit eine schnellere Nachführung
der Ausgangsspannung Ua im Falle einer plötzlichen
Amplitudenverringerung am Eingang E möglich ist.
-
Sobald
die Ausgangsspannung Ua wieder der verstärkten Eingangsspannung
entspricht, bzw. unter diese abgefallen ist, gibt der Vergleicher 20 an seinem
Ausgang C wieder Impulse aus, was bei dem Zeitpunkt 18 gezeigt ist.
Diese Impulse bewirken einerseits das Nachladen des Speicherglieds 30,
andererseits wird dadurch das Monoflop 34 erneut getriggert
und schaltet auf den niedrigen oder 0-Zustand, um den Schalter 36 wieder
zu öffnen.
-
Wie
in 3 angedeutet, würde ohne das dynamische Zeitglied 32 auf
Grund der großen
Zeitkonstante des Speicherglieds 30 die Ausgangsspannung
Ua der Amplitude der Eingangsspannung Ue erst zum Zeitpunkt 22 wieder korrekt folgen.
-
Durch
die erfindungsgemäße Schaltung
ist es möglich,
den Spitzenwerten der Eingangsamplitude am Eingangsanschluß E gut
zu folgen. Durch Einstellen einer geeigneten Toleranzzeit TM kann verhindert werden, daß die Ausgangsspannung
Ua bereits bei dem Ausbleiben eines einzelnen
Impulses stark abfällt,
weil während
dieser Toleranzzeit gewartet wird, bevor die Zeitkonstante des Speichergliedes gesenkt
wird.
-
Das
Gegenkopplungsnetzwerk 22 ist in 2 als ein
P-Glied mit einem Verstärkungsfaktor
v dargestellt, wobei v ≤ 1.
In der Praxis kann dieses Gegenkopplungsnetzwerk durch einen Spannungsteiler
realisiert werden, beispielsweise durch Aufteilen des Widerstandes
R2 in zwei (in Reihe geschaltete) Widerstände, um
dem invertierenden Eingang (–) des
Vergleichers 20 nur einen bestimmten Teil des Ausgangssignalpegels
Ua zuzuführen.
Die Ausgangsspannung Ua wird demnach einen
Pegel erreichen, der um das Reziproke des Teilungsverhältnisses
v dieses Spannungsteiles größer ist
als der Spitzenwert des Eingangssignals. Dadurch kann eine einstellbare
Verstärkung
der Eingangsspannung Ue vorgesehen werden.
Der Übersichtlichkeit
halber ist das Gegenkopplungsnetzwerk in 2 als separater Block 22 dargestellt.
-
Die
in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung gezeigten
Merkmale können
sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung
der Erfindung in ihren verschiedenen Ausführungen von Bedeutung sein.
-
- 10
- Operationsverstärker
- 12
- Kondensator
- 14
- Widerstand
- 16
- Diode
- 20
- Vergleicher
- 22
- Gegenkopplungsnetzwerk
- 24
- Vorschaltwiderstand
- 26
- Schalter
- 28
- Widerstand
- 30
- Speicherglied
- 32
- Zeitglied
- 34
- Multivibrator
oder Monoflop
- 36
- Schalter
