DE10324066A1 - Stapelkondensator und Verfahren zur Herstellung eines solchen - Google Patents

Stapelkondensator und Verfahren zur Herstellung eines solchen Download PDF

Info

Publication number
DE10324066A1
DE10324066A1 DE10324066A DE10324066A DE10324066A1 DE 10324066 A1 DE10324066 A1 DE 10324066A1 DE 10324066 A DE10324066 A DE 10324066A DE 10324066 A DE10324066 A DE 10324066A DE 10324066 A1 DE10324066 A1 DE 10324066A1
Authority
DE
Germany
Prior art keywords
plate
layer
capacitor
stacked capacitor
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10324066A
Other languages
English (en)
Inventor
Scott Balster
Badih El-Kareh
Philipp Richardson Steinmann
Christoph Dirnecker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10324066A priority Critical patent/DE10324066A1/de
Priority to US10/830,629 priority patent/US7130182B2/en
Publication of DE10324066A1 publication Critical patent/DE10324066A1/de
Priority to US11/549,248 priority patent/US7312119B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen Stapelkondensator (10) mit einer Silizium-Grundplatte (16), einer darüber angeordneten Polysilizium-Mittelplatte (32), einem zwischen der Grundplatte und der Mittelplatte angeordneten unteren Gateoxid-Dielektrikum (26), mit einer über der Mittelplatte angeordneten Deckplatte (36) aus einem metallischen Leiter, und einem zwischen der Mittelplatte und der Deckplatte angeordneten oberen Dielektrikum (34), wobei die Deckplatte und die Grundplatte elektrisch leitend miteinander verbunden sind und gemeinsam eine erste Kondensatorelektrode bilden, und wobei die Mittelplatte (32) eine zweite Kondensatorelektrode bildet. Die Erfindung betrifft weiterhin einen integrierten Schaltkreis mit einem derartigen Stapelkondensator und ein Verfahren zur Herstellung eines Stapelkondensators in einem CMOS- Prozeß.

Description

  • Die Erfindung betrifft einen Stapelkondensator, einen integrierten Schaltkreis mit einem derartigen Stapelkondensator und ein Verfahren zur Herstellung eines Stapelkondensators in einem CMOS-Prozeß.
  • Die Forderung nach einer stetig zunehmenden Packungsdichte bei integrierten elektronischen Schaltkreisen erzwingt immer kleinere Strukturen der einzelnen Bauelemente. Der Miniaturisierung sind jedoch durch physikalische Gesetzmäßigkeiten Grenzen gesetzt. Insbesondere für Kondensatoren, deren Kapazität direkt von der Plattenfläche abhängt, besteht daher ein Bedürfnis zur Verringerung des Flächenbedarfs.
  • Die Erfindung schafft einen Stapelkondensator mit einer Silizium-Grundplatte, einer darüber angeordneten Polysilizium-Mittelplatte, einem zwischen der Grundplatte und der Mittelplatte angeordneten unteren Gateoxid-Dielektrikum, mit einer über der Mittelplatte angeordneten Deckplatte aus einem metallischen Leiter, und einem zwischen der Mittelplatte und der Deckplatte angeordneten oberen Dielektrikum, wobei die Deckplatte und die Grundplatte elektrisch leitend miteinander verbunden sind und gemeinsam eine erste Kondensatorelektrode bilden, und wobei die Mittelplatte eine zweite Kondensatorelektrode bildet. Die Ausbildung als Stapelkondensator mit drei Platten, von denen die beiden äußeren miteinander verbunden sind und eine gemeinsame Kondensatorelektrode bilden, verringert den Flächenbedarf des Kondensators gegenüber einem Zweiplattenkondensator auf die Hälfte. Zwischen der stark dotierten Silizium-Grundplatte und der Polysilizium-Mittelplatte lassen sich infolge der Materialkombination hohe Kapazitätswerte erreichen. Alle drei Platten sowie die dazwischenliegenden Dielektrikumsschichten können ohne zusätzlichen Aufwand in einem Herstellungsprozeß für eine integrierte Halbleiterschaltung hergestellt werden, da die entsprechenden Schichten in dieser Reihenfolge im Herstellungsprozeß bereits verfügbar sind. Der erfindungsgemäße Stapelkondensator kann daher sehr einfach und kostengünstig in einem integrierten Schaltkreis verwirklicht werden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung besteht die Deckplatte aus Titannitrid oder einer Titanlegierung. Die Verwendung von Titannitrid oder einer Titanlegierung für die Deckplatte erfordert bei der Herstellung des Kondensators wiederum keinen zusätzlichen Aufwand da diese Materialien bei der Herstellung zur Bildung von Barrieren vor der Metallisierung für die Anschlüsse der Bauelemente verwendet werden. Mit Titannitrid oder einer Titanlegierung lassen sich zwischen der Deckplatte und der Mittelplatte Kapazitätswerte mit einer sehr geringen Spannungsabhängigkeit erreichen. Damit kann die Spannungsabhängigkeit der Kapazität zwischen der stark dotierten Silizium-Grundplatte und der Polysilizium-Mittelplatte wenigstens teilweise durch Parallelschaltung der beiden Kapazitäten kompensiert werden. Der erfindungsgemäße Stapelkondensator ist besonders gut für die Funktion eines Entkopplungskondensators geeignet, da für Entkopplungskondensatoren eine große Kapazität von hoher, die Spannungsabhängigkeit aber eher von geringer Bedeutung ist.
  • Gemäß einem weiteren Aspekt schafft die Erfindung einen integrierten Schaltkreis mit einem derartigen Stapelkondensator. Aufgrund seiner hohen Kapazität je Flächeneinheit bietet ein derartiger integrierter Schaltkreis den Vorteil, daß der durch den Stapelkondensator beanspruchte Flächenanteil geringer ist als bei Schaltkreisen mit herkömmlichen Kondensatoren.
  • Gemäß einem weiteren Aspekt schafft die Erfindung auch ein Verfahren zur Herstellung eines Stapelkondensators in einem CMOS-Prozeß, wobei das Verfahren die folgenden Schritte aufweist:
    • – Aufbringen einer versenkten Siliziumschicht auf einen Träger mit einer versenkten Oxid-Isolatorschicht;
    • – starke n- oder p-Dotierung eines Bereichs der versenkten Siliziumschicht zur Bildung einer Grundplatte des Kondensators;
    • – Maskierung eines Verbindungsabschnitts im Bereich der Grundplatte und Bildung eines unteren Dielektrikums des Kondensators in diesem Verbindungsabschnitt beim Herstellen der Gateoxid-Schicht des CMOS Prozesses;
    • – Ausbringen einer Polysiliziumschicht im Bereich des Verbindungsabschnitts zur Bildung einer Mittelplatte des Kondensators;
    • – Bildung eines oberen Dielektrikums auf der Oberfläche der Mittelplatte;
    • – Aufbringen einer Schicht aus einem metallischen Leiter auf das obere Dielektrikum zur Bildung einer Deckplatte des Kondensators.
  • Dieses Verfahren kann ohne zusätzlichen Aufwand und daher sehr kostengünstig in einen bestehenden CMOS- oder BiCMOS-Prozeß zur Herstellung einer integrierten Schaltung integriert werden. Der CMOS-Prozeß enthält bereits die Schritte, welche in dem erfindungsgemäßen Verfahren zur Bildung der Kondensatorplatten und der Dielektrikaschichten herangezogen werden. Es sind insbesondere keine weiteren Zwischenschritte zur Maskierung der Schichten erforderlich.
  • Weitere vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den Unteransprüchen.
    •
  • Die Erfindung wird nachfolgend anhand einer bevorzugten Ausführungsform ausführlich beschrieben. Dabei wird Bezug genommen auf die beigefügte Zeichnung, die einen schematischen Querschnitt durch einen erfindungsgemäßen Stapelkondensator zeigt.
  • Der in der Figur dargestellte Stapelkondensator 10 ist Bestandteil eines integrierten Schaltkreises, von dem in der Figur nur ein für die Beschreibung wesentlicher Ausschnitt zu sehen ist. Der integrierte Schaltkreis ist auf einem Siliziumsubstrat 12, das als Träger dient, aufgebaut. An der Oberfläche des Substrats 12 ist eine versenkte Oxidschicht 14 gebildet, welche die darüber liegenden Bauelemente gegen das Substrat 12 isoliert.
  • Über der Oxidschicht 14 befindet sich eine versenkte Siliziumschicht, die eine Grundplatte 16 für den Stapelkondensator 10 bildet. Die Grundplatte 16 ist in bekannter Weise durch tiefe und flache, mit einem Isolierstoff, beispielsweise Siliziumdioxid, gefüllte Gräben 18 bzw. 20, gegen benachbarte Bauteile isoliert. Die Grundplatte 16 ist stark dotiert, wobei sie n- oder p-dotiert sein kann, je nachdem, welche Art der Dotierung beim Herstellungsprozeß des integrierten Schaltkreises verfügbar und für diesen Bereich zweckmäßig ist. Die Oberfläche der Grundplatte 16 ist durch einen weiteren flachen Graben 20' in einen Verbindungsabschnitt 22 und einen Kontaktabschnitt 24 geteilt, wobei der Kontaktabschnitt 24 wesentlich kleiner ist als der Verbindungsabschnitt 22.
  • Der Verbindungsabschnitt 22 ist mit einer isolierenden Schicht bedeckt, die ein unteres Dielektrikum 26 bildet. Das untere Dielektrikum 26 stammt aus einer Oxidschicht, die an anderer Stelle des integrierten Schaltkreises die Isolatorschicht für das Gate von Feldeffekttransistoren bildet und daher als Gateoxidschicht bezeichnet wird. Sie ragt über den Verbindungsabschnitt 22 hinaus und bedeckt teilweise auch die flachen Gräben 20, 20', um Randeffekte zu eliminieren.
  • Über dem unteren Dielektrikum 26 befindet sich eine Polysiliziumschicht 28, die zusammen mit einer darüber liegenden Silizidschicht 30 eine Mittelplatte 32 für den Stapelkondensator 10 bildet. Die Mittelplatte 32 ist wiederum von einer Isolierschicht bedeckt, welche ein oberes Dielektrikum 34 bildet. Eine darüber liegende Schicht aus einem metallischen Leiter bildet schließlich eine Deckplatte 36 des Stapelkondensators 10.
  • Der Stapelkondensator 10 ist über Metall-Leiterbahnen 38 und 40 an ein Leitungsnetzwerk des integrierten Schaltkreises angeschlossen. Die Kontaktierung der Leiterbahnen 38 und 40 an die Platten des Kondensators 10 ist mit Hilfe von Kontaktstopfen, beispielsweise aus Wolfram realisiert, die sich durch Öffnungen in einer Schutz- und Ausgleichsschicht 50 hindurch erstrecken. Die erste Leiterbahn 38 ist über einen Kontaktierungsstopfen 42 mit der Silizidschicht 30 der Mittelplatte 32 verbunden. Die zweite Leiterbahn 40 ist zum einen über mehrere Kontaktstopfen 44 mit der Deckplatte 36 verbunden. Zum anderen besteht von der zweiten Leiterbahn 40 über einen Kontaktstopfen 46 eine Verbindung zum Kontaktabschnitt 24 der Grundplatte 16. Um eine bessere Kontaktierung der Grundplatte 16 zu erreichen, ist im Bereich des Kontaktabschnittes 24 eine Silizidschicht 48 vorgesehen.
  • Somit ist die Deckplatte 36 über die Kontaktstopfen 44, die zweite Leiterbahn 40 und den Kontaktstopfen 46 elektrisch leitend mit der Grundplatte 16 verbunden. Daher bilden die Grundplatte 16 und die Deckplatte 36 gemeinsam eine erste Kondensatorelektrode, während die Mittelplatte 32 eine zweite Kondensatorelektrode bildet.
  • Die Deckplatte 36 besteht vorzugsweise aus TiN oder einer Titanlegierung wie beispielsweise TiW. Eine derartige Deckplatte 36 führt in Verbindung mit einem oberen Dielektrikum 34 aus einem Oxid oder Nitrid zu einem Kapazitätswert mit geringer Spannungsabhängigkeit zwischen der Deckplatte 36 und der Mittelplatte 32. Zusammen mit der parallel geschalteten Kapazität zwischen der Mittelplatte 32 und der Grundplatte 16, wo ein höherer Kapazitätswert je Flächeneinheit bei allerdings größerer Spannungsabhängigkeit erreicht wird, ergibt sich für den gesamten Stapelkondensator 10 eine gegenüber herkömmlichen Zweiplattenkondensatoren höhere Ausbeute an Kapazität je Flächeneinheit bei zufriedenstellender Spannungsabhängigkeit.
  • Es hat sich gezeigt, daß sich mit einer p-dotierten Grundplatte 16 mit 50 nm Oxid Kapazitätswerte von 3,40 fF/μm2, und mit Nitrid von 4,70 fF/μm2 erzielen lassen. Bei einer n-dotierten Grundplatte 16 und einer 50 nm Oxidschicht als oberes Dielektrikum 34 kann eine Kapazität von 3,15 fF/μm2, mit einer 30 nm Nitridschicht als oberes Dielektrikum 34 eine Kapazität von 4,45 fF/μm2 erreicht werden, da bei der Wärmebehandlung die Dicke der Oxidschicht über der n-dotierten Grundplatte noch um ca. 10% zunimmt. In allen Beispielen ist jeweils die Spannungsabhängigkeit erster Ordnung kleiner als 3000 ppm/V und die Spannungsabhängigkeit zweiter Ordnung größer als –1000 ppm/V2.
  • Der erfindungsgemäße Stapelkondensator 10 eignet sich besonders als Entkopplungskondensator, da es bei einem solchen weniger auf die geringe Spannungsabhängigkeit der Kapazität als vielmehr auf eine hohe Kapazitätsausbeute je Flächeneinheit ankommt.
  • Im folgenden wird das Verfahren zur Herstellung des vorbeschriebenen Stapelkondensators 10 im Rahmen eines CMOS-Prozeß beschrieben. Dabei werden nur diejenigen Verfahrensschritte beschrieben, welche für die Herstellung des Stapelkondensators wesentlich sind. Der CMOS-Prozeß kann darüber hinaus weitere, hier nicht erwähnte Verfahrensschritte umfassen.
  • Ausgangspunkt ist als Träger ein Substrat 12 mit einer versenkten Oxidschicht 14 auf welche eine Siliziumschicht aufgebracht wird. In die Siliziumschicht werden in bekannter Weise tiefe und flache Gräben 18 bzw. 20 geätzt und mit einem Isolator, beispielsweise Siliziumoxid, gefüllt, um eine Grundplatte 16 für den Stapelkondensator 10 abzuteilen. Bei der Herstellung der flachen Gräben 20 wird gleichzeitig im Bereich der späteren Grundplatte 16 ein weiterer flacher Graben 20' hergestellt, der die Oberfläche der Grundplatte 16 in einen Verbindungsabschnitt 22 und einen Kontaktabschnitt 24 teilt.
  • Die Grundplatte 16 wird stark n- oder p- dotiert, beispielsweise durch Ionenimplantation. Im Bereich des Kontaktabschnitts 24 wird eine Silizidschicht 48 gebildet, um die Grundplatte 16 später besser kontaktieren zu können.
  • Auf der Oberfläche der integrierten Schaltung wird nunmehr in bekannter Weise ein Gateoxid gebildet, wie es in anderen, in der Figur nicht dargestellten Gebieten, in denen z.B. Feldeffekttransistoren entstehen sollen, für die Herstellung des Gateisolators benötigt wird. Im Bereich des Stapelkondensators 10, wird die Gateoxidschicht maskiert und so geätzt, daß ein Abschnitt der Gateoxidschicht bestehen bleibt, der über den Verbindungsabschnitt 22 hinausragt und die flachen Gräben 20, 20', welche den Verbindungsabschnitt 22 begrenzen, teilweise bedeckt. Dieser Abschnitt der Gateoxidschicht bildet ein unteres Dielektrikum 26 des herzustellenden Stapelkondensators 10. Dabei kann die Dicke des Dielektrikums 26 über dem Verbindungsabschnitt 22 bei einer Wärmebehandlung noch um ca. 10% wachsen, wenn die Grundplatte 16 stark p-dotiert ist.
  • In ebenfalls bekannter Weise werden über dem unteren Dielektrikum 26 eine Polysiliziumschicht 28 und darüber eine Silizidschicht 30 hergestellt, die zusammen die Mittelplatte 32 des Kondensators 10 bilden. Die Oberfläche der Mittelplatte 32 wird durch eine Isolatorschicht mit einem oberen Dielektrikum 34 versehen, wobei die Isolatorschicht eine Oxidschicht oder eine Nitridschicht sein kann.
  • Schließlich wird auf das obere Dielektrikum 34 noch eine Schicht aus einem metallischen Leiter aufgebracht, welche eine Deckplatte 36 des Kondensators bildet. Als metallischer Leiter eignet sich eine Schicht aus TiN oder einer Titanlegierung beispielsweise TiW, wie sie im CMOS-Prozeß vor der Metallisierung zum Vermeidung der Bildung von Spikes und Hohlräumen aufgebracht wird.
  • Zum Schutz und um eine ebene Oberfläche zu erhalten wird anschließend eine Schicht 50 aus isolierendem Material, beispielsweise Glas, aufgebracht. In diese isolierende Schicht werden Kontaktierungskanäle geätzt, die mit Kontaktierungsstopfen 42, 44, 46 beispielsweise aus Wolfram aufgefüllt werden. Eine bzw. mehrere Metallisierungsschichten, aus welchen Leiterbahnen 38, 40 geätzt werden, verbinden den Stapelkondensator 10 elektrisch mit anderen Bauteilen des integrierten Schaltkreises.
  • Der Stapelkondensator 10 kann also in einem bestehenden CMOS-Prozeß ohne zusätzliche Schritte, insbesondere ohne zusätzliche Maskierungsschritte hergestellt werden.

Claims (15)

  1. Stapelkondensator (10) mit einer Silizium-Grundplatte (16), einer darüber angeordneten Polysilizium-Mittelplatte (32), einem zwischen der Grundplatte und der Mittelplatte angeordneten unteren Gateoxid-Dielektrikum (26), mit einer über der Mittelplatte angeordneten Deckplatte (36) aus einem metallischen Leiter, und einem zwischen der Mittelplatte und der Deckplatte angeordneten oberen Dielektrikum (34), wobei die Deckplatte und die Grundplatte elektrisch leitend miteinander verbunden sind und gemeinsam eine erste Kondensatorelektrode bilden, und wobei die Mittelplatte (32) eine zweite Kondensatorelektrode bildet.
  2. Stapelkondensator nach Anspruch 1, dadurch gekennzeichnet, daß die Polysilizium-Mittelplatte (32) mit einer Silizidschicht (30) versehen ist.
  3. Stapelkondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das obere Dielektrikum (34) ein Oxid ist.
  4. Stapelkondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das obere Dielektrikum (34) ein Nitrid ist.
  5. Stapelkondensator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Deckplatte (36) aus Titannitrid oder einer Titanlegierung besteht.
  6. Stapelkondensator nach Anspruch 5, dadurch gekennzeichnet, daß die Deckplatte (36) aus TiW besteht.
  7. Stapelkondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kontaktbereich 24 zur besseren Kontaktierbarkeit mit einer Silizidschicht 48 versehen ist.
  8. Stapelkondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Silizium-Grundplatte (16) eine zur Mittelplatte (32) wei sende Oberfläche besitzt und diese Oberfläche einen Verbindungsabschnitt (22) aufweist, der an das untere Dielektrikum (26) grenzt, und einen Kontaktabschnitt (24), über den die Grundplatte (16) kontaktiert ist.
  9. Integrierter Schaltkreis mit einem Stapelkondensator (10) nach einem der vorhergehenden Ansprüche.
  10. Verfahren zur Herstellung eines Stapelkondensators (10) in einem CMOS-Prozeß, wobei das Verfahren die folgenden Schritte aufweist: – Ausbringen einer versenkten Siliziumschicht auf einen Träger (12) mit einer versenkten Oxid-Isolatorschicht (14); – starke n- oder p-Dotierung eines Bereiches der versenkten Siliziumschicht zur Bildung einer Grundplatte (16) des Kondensators; – Maskierung eines Verbindungsabschnitt (22) im Bereich der Grundplatte (16) und Bildung eines unteren Dielektrikums (26) des Kondensators in diesem Verbindungsabschnitt beim Herstellen der Gateoxid-Schicht des CMOS Prozesses; – Aufbringen einer Polysiliziumschicht (28) im Bereich des Verbindungsabschnitt (22) zur Bildung einer Mittelplatte (32) des Kondensators; – Bildung eines oberen Dielektrikums (34) auf der Oberfläche der Mittelplatte (32); – Ausbringen einer Schicht aus einem metallischen Leiter auf das obere Dielektrikum (34) zur Bildung einer Deckplatte (36) des Kondensators.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß vor Bildung des oberen Dielektrikums (34) wenigstens ein Teil der Polysiliziumschicht (28) mit einer Silizidschicht (30) versehen wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß das obere Dielektrikum (34) durch Bildung einer Oxidschicht hergestellt wird.
  13. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß das obere Dielektrikum (34) durch Bildung einer Nitridschicht hergestellt wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß als metallischer Leiter zu Bildung der Deckplatte (36) Titannitrid oder eine Titanlegierung verwendet wird.
  15. Stapelkondensator nach Anspruch 13, dadurch gekennzeichnet, daß als metallischer Leiter zu Bildung der Deckplatte (36) TiW verwendet wird.
DE10324066A 2003-05-27 2003-05-27 Stapelkondensator und Verfahren zur Herstellung eines solchen Ceased DE10324066A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10324066A DE10324066A1 (de) 2003-05-27 2003-05-27 Stapelkondensator und Verfahren zur Herstellung eines solchen
US10/830,629 US7130182B2 (en) 2003-05-27 2004-04-22 Stacked capacitor and method for fabricating same
US11/549,248 US7312119B2 (en) 2003-05-27 2006-10-13 Stacked capacitor and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324066A DE10324066A1 (de) 2003-05-27 2003-05-27 Stapelkondensator und Verfahren zur Herstellung eines solchen

Publications (1)

Publication Number Publication Date
DE10324066A1 true DE10324066A1 (de) 2004-12-30

Family

ID=33482215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324066A Ceased DE10324066A1 (de) 2003-05-27 2003-05-27 Stapelkondensator und Verfahren zur Herstellung eines solchen

Country Status (2)

Country Link
US (2) US7130182B2 (de)
DE (1) DE10324066A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691399A2 (de) * 2005-02-15 2006-08-16 Seiko NPC Corporation Halbleitervorrichtung mit Kondensatorstruktur zur Verbesserung der Flächennutzung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619298B1 (en) 2005-03-31 2009-11-17 Xilinx, Inc. Method and apparatus for reducing parasitic capacitance
JP2006319058A (ja) * 2005-05-11 2006-11-24 Elpida Memory Inc 半導体装置の製造方法
US7880267B2 (en) 2006-08-28 2011-02-01 Micron Technology, Inc. Buried decoupling capacitors, devices and systems including same, and methods of fabrication
US20080137262A1 (en) * 2006-12-12 2008-06-12 Texas Instruments Inc. Methods and systems for capacitors
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
FR3080948A1 (fr) 2018-05-02 2019-11-08 Stmicroelectronics (Rousset) Sas Circuit integre comprenant un element capacitif, et procede de fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4322354A1 (de) * 1992-07-06 1994-01-13 Ericsson Telefon Ab L M Kondensator in einem integrierten Funktionsblock oder in einer integrierten Schaltung mit großer Kapazität; Verfahren zur Herstellung des Kondensators; und Benutzung des Kondensators als integrierter Entkopplungskondensator
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
EP1067600A1 (de) * 1999-07-06 2001-01-10 ELMOS Semiconductor AG CMOS kompatibler SOI-Prozess
US6365954B1 (en) * 1998-09-18 2002-04-02 Cirrus Logic, Inc. Metal-polycrystalline silicon-n-well multiple layered capacitor
EP1205976A2 (de) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Halbleiter-Kondensator-Bauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731696A (en) * 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US5104822A (en) * 1990-07-30 1992-04-14 Ramtron Corporation Method for creating self-aligned, non-patterned contact areas and stacked capacitors using the method
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
TW340958B (en) * 1997-02-25 1998-09-21 Winbond Electronics Corp The producing method for self-aligned isolating gate flash memory unit
US6921962B1 (en) * 1998-12-18 2005-07-26 Texas Instruments Incorporated Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
US6054359A (en) * 1999-06-14 2000-04-25 Taiwan Semiconductor Manufacturing Company Method for making high-sheet-resistance polysilicon resistors for integrated circuits
US6278147B1 (en) * 2000-01-18 2001-08-21 International Business Machines Corporation On-chip decoupling capacitor with bottom hardmask
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
US6507063B2 (en) * 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6686237B1 (en) * 2002-10-31 2004-02-03 Texas Instruments Incorporated High precision integrated circuit capacitors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4322354A1 (de) * 1992-07-06 1994-01-13 Ericsson Telefon Ab L M Kondensator in einem integrierten Funktionsblock oder in einer integrierten Schaltung mit großer Kapazität; Verfahren zur Herstellung des Kondensators; und Benutzung des Kondensators als integrierter Entkopplungskondensator
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6365954B1 (en) * 1998-09-18 2002-04-02 Cirrus Logic, Inc. Metal-polycrystalline silicon-n-well multiple layered capacitor
EP1067600A1 (de) * 1999-07-06 2001-01-10 ELMOS Semiconductor AG CMOS kompatibler SOI-Prozess
EP1205976A2 (de) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Halbleiter-Kondensator-Bauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691399A2 (de) * 2005-02-15 2006-08-16 Seiko NPC Corporation Halbleitervorrichtung mit Kondensatorstruktur zur Verbesserung der Flächennutzung
EP1691399A3 (de) * 2005-02-15 2008-12-24 Seiko NPC Corporation Halbleitervorrichtung mit Kondensatorstruktur zur Verbesserung der Flächennutzung

Also Published As

Publication number Publication date
US7312119B2 (en) 2007-12-25
US20070069269A1 (en) 2007-03-29
US20040264100A1 (en) 2004-12-30
US7130182B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
DE3844388C2 (de)
DE3145231C2 (de)
DE3037431C2 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2527621C3 (de) Feldeffekt-Halbleiterbauelement
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE4038114A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE3318213A1 (de) Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten
DE19720193C2 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE10158798A1 (de) Kondensator und Verfahren zum Herstellen eines Kondensators
DE10324066A1 (de) Stapelkondensator und Verfahren zur Herstellung eines solchen
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE19854187B4 (de) Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection