DE10313793A1 - Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren

Info

Publication number
DE10313793A1
DE10313793A1 DE2003113793 DE10313793A DE10313793A1 DE 10313793 A1 DE10313793 A1 DE 10313793A1 DE 2003113793 DE2003113793 DE 2003113793 DE 10313793 A DE10313793 A DE 10313793A DE 10313793 A1 DE10313793 A1 DE 10313793A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
dielectric
plate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003113793
Other languages
English (en)
Inventor
Sang-Hoon Park
Ki-Young Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10313793A1 publication Critical patent/DE10313793A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer MIM-Kondensatorstruktur und auf ein Verfahren zur Herstellung eines solchen Bauelements. DOLLAR A Erfindungsgemäß beinhaltet die MIM-Kondensatorstruktur eine untere Plattenelektrode (56) und eine mit dieser wenigstens teilweise überlappende, obere Plattenelektrode (64a), die aus einem Metall oder einer Metallverbindung gebildet werden, sowie eine zwischenliegende dielektrische Kondensatorschicht (58, 62). Über der unteren und der oberen Plattenelektrode ist eine dielektrische Zwischenschicht (68) aufgebracht, durch die hindurch sich ein Kontaktstift (74) zur Kontaktierung der unteren Elektrode und ein Kontaktstift (76) zur Kontaktierung der oberen Plattenelektrode erstrecken. DOLLAR A Verwendung z. B. für MML-Halbleiterbauelemente mit MIM-Kondensatorstruktur, die auf hohe Betriebsgeschwindigkeit bzw. Betriebsfrequenz ausgelegt sind.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 und auf ein Verfahren zur Herstellung eines solchen Halbleiterbauelements.
  • In jüngerer Zeit wurde ein Bauelement in Form einer Verbundspeicherlogik ("Merged Memory Logic"), abgekürzt MML, entwickelt, die ein Bauelement darstellt, bei dem ein Speicherzellenfeldteil, z. B. mit einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM), und ein analoger oder peripherer Schaltkreis in einem einzigen Chip integriert sind. Die Einführung der MML resultiert in einer Verbesserung von Multimediafunktionen und ermöglicht die Erzielung eines hohen Integrationsgrades und einer hohen Betriebsgeschwindigkeit für das Halbleiterbauelement. Für einen Analogschaltkreis, der für hohe Betriebsgeschwindigkeiten tauglich sein soll, wird es jedoch als sehr wesentlich erachtet, ein Halbleiterbauelement mit Kondensatoren hoher Kapazität zu entwickeln. Häufig tritt in dem Fall, dass der Kondensator eine Polysilizium/lsolator/Polysilizium(PIP)-Struktur besitzt; eine Oxidation an der Grenzfläche zwischen der dielektrischen Schicht und der oberen bzw. unteren Elektrode auf, die aus Polysilizium gebildet sind, so dass eine Oxidschicht entsteht. Dies verursacht eine Verringerung der Gesamtkapazität. Außerdem wird die Kapazität eventuell durch eine an der Polysiliziumschicht gebildete Verarmungsschicht herabgesetzt. Die PIP-Struktur ist daher für ein Bauelement, das mit hoher Geschwindigkeit und Frequenz arbeiten soll, wenig geeignet.
  • Als Abhilfe wurde eine Kondensatorstruktur aus Metall/Isolator/Silizium (MIS) oder Metall/Isolator/Metall (MIM) vorgeschlagen. Für hochleistungsfähige Halbleiterbauelemente wird üblicherweise der MIM-Kondensatortyp wegen seines niedrigen Widerstands und des Fehlens einer verarmungsschichtbedingten, parasitären Kapazität eingesetzt. Dazu wurden bereits verschiedene Kondensatoren mit MIM-Strukturen vorgeschlagen, für deren Elektroden Kupfer (Cu) verwendet wird, das wegen seines niedrigen Widerstands in jüngerer Zeit auch vermehrt für metallischen Zwischenverbindungen im Halbleiterbauelement benutzt wird. Ein Kondensator mit MIM-Struktur und ein Verfahren zur Herstellung desselben sind in der Patentschrift US 6.025.226 offenbart. Die Patentschrift US 6.081.021 beschreibt einen Kondensator und ein zugehöriges Herstellungsverfahren, bei dem Zwischenverbindungen und Kondensatorstrukturen gleichzeitig erzeugt werden.
  • Die Fig. 1 bis 4 veranschaulichen in aufeinanderfolgenden Schritten ein Verfahren zur Herstellung eines herkömmlichen Halbleiterbauelements mit einer MIM-Kondensatorstruktur.
  • Gemäß Fig. 1 werden zunächst eine Zwischenverbindungsschicht 15 und eine untere Elektrode 10 in einem gewünschten Bereich eines Halbleitersubstrats 5 gebildet. Herkömmlicherweise geschieht dies auf einer Isolationsschicht unter Verwendung eines Damaszenerprozesses. Eine dielektrische Zwischenschicht 7 wird dann ganzflächig auf das Halbleitersubstrat 5 mit der Zwischenverbindungsschicht 15 und der unteren Elektrode 10 aufgebracht. Die dielektrische Zwischenschicht 7 wird strukturiert, um eine oder mehrere erste Öffnungen 30 und eine oder mehrere zweite Öffnungen 20 zu erzeugen, die gewünschte Teile der Zwischenverbindungsschicht 15 bzw. der unteren Elektrode 10 freilegen. Auf die so strukturierte, dielektrische Zwischenschicht 7 wird ganzflächig und konform eine dielektrische Schicht 22 aufgebracht, die folglich die Innenwände der ersten und zweiten Öffnungen 30, 20 sowie die Zwischenverbindungsschicht 15 und die untere Elektrode 10 in deren durch die ersten bzw. zweiten Öffnungen 30, 20 freigelegten Bereichen bedeckt.
  • Gemäß Fig. 2 werden in einem Bereich der ersten Öffnungen 30 die dielektrische Schicht 22 und ein oberer Teil der dielektrischen Zwischenschicht 7 abgeätzt, um jeweils einen entsprechenden Graben 32 zu erzeugen, wozu ein Photolithographieprozess verwendet wird. Dabei wird die dielektrische Schicht 22 in der jeweiligen ersten Öffnung 30 anisotrop geätzt, so dass dort die Zwischenverbindungsschicht 15 freigelegt wird.
  • Gemäß Fig. 3 werden anschließend die jeweilige erste Öffnung 30, der Graben 32 und die jeweilige zweite Öffnung 20 mit einer Metallschicht gefüllt, wodurch über der Zwischenverbindungsschicht 15 ein jeweiliger, mit dieser verbundener Zwischenverbindungsstift 26 und in der jeweiligen zweiten Öffnung 20 eine obere Elektrode 24 gebildet werden. Herkömmlicherweise können der Zwischenverbindungsstift 25 und die obere Elektrode 24 durch Polieren der Metallschicht, welche die erste Öffnung 30, die zweite Öffnung 20 und den Graben 32 füllt, mittels eines CMP-Prozesses erzeugt werden.
  • Bei dieser herkömmlichen Technologie kann sich an der freiliegenden Oberfläche der Zwischenverbindungsschicht 15 in der ersten Öffnung 30 während des Zeitraums zwischen dem Erzeugen der ersten Öffnung 30und dem Füllen derselben mit der Metallschicht eine natürliche Oxidschicht bilden. Diese verursacht einen erhöhten parasitären Widerstand und eine erhöhte parasitäre Kapazität, was die Eigenschaften des Halbleiterbauelements, das für hohe Betriebsgeschwindigkeiten und vergleichsweise hohe Betriebsfrequenzen gedacht ist, beeinträchtigen kann. Daher wird, um den Kontaktwiderstand zwischen der Zwischenverbindungsschicht 15 und dem Zwischenverbindungsstift 26 zu verringern, ein Ätzprozess zum Entfernen des natürlichen Oxids vor dem Füllen mit der Metallschicht benötigt. Hierbei besteht jedoch die Gefahr, dass die dielektrische Schicht 22 in der zweiten Öffnung 20 geschädigt wird, bis hin zur Freilegung der unteren Elektrode 10.
  • Auf das Halbleitersubstrat mit dem bzw. den Zwischenverbindungsstiften 26 und der jeweiligen oberen Elektrode 24 wird dann ganzflächig eine Gießschicht 9 aufgebracht und strukturiert, um dritte Öffnungen 40 zu erzeugen, welche die jeweilige obere Elektrode 24 und einen gewünschten Teil des jeweiligen Zwischenverbindungsstiftes 26 freilegen.
  • Gemäß Fig. 4 wird anschließend eine metallische Zwischenverbindung 42 gebildet, welche die dritten Öffnungen 40 füllt und selektiv den Zwischenverbindungsstift 26 und die obere Elektrode 24 kontaktiert. Die untere Elektrode 10, die obere Elektrode 24 und die zwischenliegende dielektrische Schicht 22 bilden einen jeweiligen Kondensator des Halbleiterbauelements.
  • Bei der oben beschriebenen herkömmlichen Technologie weist die obere Elektrode 24 eine vertikale Struktur auf. Dies kann zu Problemen wie erhöhter parasitärer Kapazität führen, wobei die dielektrische Schicht 22 eine relativ große Grenzfläche zur dielektrischen Zwischenschicht 7 und eine deutlich kleinere Grenzfläche zur unteren Elektrode 10 aufweist.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art, das sich mit relativ geringem Aufwand herstellen lässt und eine MIM-Kondensatorstruktur mit einer sehr gleichmäßigen dielektrischen Kondensatorschicht und mit vergleichsweise geringer parasitärer Kapazität und folglich verbesserten Hochgeschwindigkeits- und Hochfrequenzeigenschaften aufweist, sowie eines zugehörigen Herstellungsverfahrens zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 21.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • Fig. 1 bis 4 schematische Querschnittansichten eines herkömmlichen Halbleiterbauelements mit einer MIM-Kondensatorstruktur in aufeinanderfolgenden Stufen seiner Herstellung,
  • Fig. 5 eine schematische Querschnittansicht eines erfindungsgemäßen Halbleiterbauelements mit einer MIM-Kondensatorstruktur,
  • Fig. 6 bis 17 schematische Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines erfindungsgemäßen Verfahrens zur Herstellung von Bauelementen nach Art von Fig. 5 und Varianten hiervon,
  • Fig. 18 eine schematische Querschnittansicht eines weiteren erfindungsgemäßen Halbleiterbauelements mit einer MIM- Kondensatorstruktur,
  • Fig. 19 bis 21 schematische Querschnitte zur Veranschaulichung aufeinanderfolgender Schritte eines erfindungsgemäßen Verfahrens zur Herstellung des Halbleiterbauelements von Fig. 18,
  • Fig. 22 eine schematische Querschnittansicht eines weiteren erfindungsgemäßen Halbleiterbauelements mit einer MIM- Kondensatorstruktur und
  • Fig. 23 bis 25 schematische Querschnittansichten aufeinanderfolgender Schritte eines erfindungsgemäßen Verfahrens zur Herstellung des Halbleiterbauelements von Fig. 22.
  • Nachfolgend wird näher auf vorteilhafte Ausführungsformen der Erfindung in Verbindung mit den zugehörigen Fig. 5 bis 25 eingegangen, wobei der Übersichtlichkeit halber funktionell gleichartige, nicht zwingend identische Elemente jeweils mit gleichen Bezugszeichen versehen sind. Soweit jeweils beschrieben wird, dass eine Schicht auf oder über einer anderen Schicht liegt, ist dies dahingehend zu verstehen, dass die Schicht direkt oder unter Zwischenfügung einer oder mehrerer weiterer Schichten auf der anderen Schicht liegt.
  • Fig. 5 veranschaulicht ein erstes erfindungsgemäßes Halbleiterbauelement mit einer MIM-Kondensatorstruktur. Wie aus Fig. 5 ersichtlich, umfasst die MIM-Kondensatorstruktur dieses Bauelements eine untere Plattenelektrode 56 und eine bereichsweise mit dieser überlappende, obere Plattenelektrode 64a. Die obere und die untere Plattenelektrode 56, 64a bestehen aus metallischen Verbindungen, beispielsweise aus Titannitrid (TiN), Tantalnitrid (TaN) oder Titan-Wolfram (TiW). Sie weisen eine Dicke von nur etwa 20 nm bis etwa 100 nm auf. Die untere Plattenelektrode 56 ist in einem bestimmten Bereich eines Halbleitersubstrats 50 angeordnet, bei dem es sich vorzugsweise um ein Siliziumsubstrat handelt, das optional von einer Isolationsschicht bedeckt sein kann. Außerdem ist in einem bestimmten Teil des Halbleitersubstrats 50 eine Zwischenverbindungsschicht 52 vorgesehen. Bei dieser kann es sich beispielsweise um eine Metallschicht handeln, die unter Verwendung eines Damaszenerprozesses in der Isolationsschicht auf dem Siliziumsubstrat erzeugt wird.
  • Das Halbleitersubstrat 50 mit der Zwischenverbindungsschicht 52 ist ganzflächig von einer unteren dielektrischen Schicht 54 bedeckt. Die untere Plattenelektrode 56 und die obere Plattenelektrode 64a sind auf einem bestimmten Teil der unteren dielektrischen Schicht 54 angeordnet. Zwischen der unteren Plattenelektrode 56 und der oberen Plattenelektrode 64a befindet sich eine dielektrische Kondensatorschicht, die in diesem Beispiel aus einer mittleren dielektrischen Schicht 58 und einem Oxidmuster 62 besteht. Die mittlere dielektrische Schicht 58 bedeckt die untere Plattenelektrode 56 und außerhalb davon die untere dielektrische Schicht 54, insbesondere auch auf der Zwischenverbindungsschicht 52. Das Oxidmuster 62 befindet sich zwischen der mittleren dielektrischen Schicht 58 und der oberen Plattenelektrode 64a. Die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54 bestehen vorzugsweise aus dem gleichen Material. Das Oxidmuster 62 besteht vorzugsweise aus einem Oxid mit hoher Dielektrizitätskonstante, beispielsweise aus Siliziumoxid, Tantaloxid oder Titanoxid.
  • Die untere Plattenelektrode 56, die obere Plattenelektrode 64a und die mittlere dielektrische Schicht 58 sind von einer dielektrischen Zwischenschicht 68 bedeckt, die vorzugsweise aus einem Material mit niedriger Dielektrizitätskonstante besteht, um die Betriebsgeschwindigkeit des Halbleiterbauelements zu steigern und dessen Betriebsfrequenz zu verbessern. Beispielsweise kann die dielektrische Zwischenschicht 68 aus fluoriniertem Silicatglas (FSG) oder Siliziumoxicarbid (SiOC) bestehen. Zwischen der oberen Plattenelektrode 64a und der dielektrischen Zwischenschicht 68 befindet sich eine obere dielektrische Schicht 66, die sich zudem über der mittleren dielektrischen Schicht 58 zwischen dieser und der dielektrischen Zwischenschicht 68 erstreckt. Die untere dielektrische Schicht 54, die mittlere dielektrische Schicht 58 und die obere dielektrische Schicht 66 weisen Ätzselektivität bezüglich der dielektrischen Zwischenschicht 68 auf und sind vorzugsweise aus dem gleichen Material gebildet, z. B. aus Siliziumnitrid oder Siliziumcarbid.
  • In die dielektrische Zwischenschicht 68 sind ein Kontaktstift 76 für die obere Elektrode, ein Kontaktstift 74 für die untere Elektrode und ein Zwischenverbindungsstift 72 eingebracht. Der Kontaktstift 76 für die obere Elektrode ist mit der oberen Plattenelektrode 64a verbunden, indem er nacheinander die dielektrische Zwischenschicht 68 und die obere dielektrische Schicht 66 durchdringt. Der Kontaktstift 74 für die untere Elektrode ist mit der unteren Plattenelektrode 56 verbunden, indem er nacheinander die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66 und die mittlere dielektrische Schicht 58 durchdringt. Der Zwischenverbindungsstift 72 ist mit der Zwischenverbindungsschicht 52 verbunden, indem er nacheinander die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66, die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54 durchdringt.
  • Der Kontaktstift 76 für die obere Elektrode, der Kontaktstift 74 für die untere Elektrode und der Zwischenverbindungsstift 72 können aus Kupfer oder Aluminium gebildet sein, wobei Kupfer wegen seines niedrigeren Widerstands bevorzugt ist. In nicht gezeigter Weise können optional zusätzlich Barrierenmetallschichten zwischen der dielektrischen Zwischenschicht 68 und dem jeweiligen Kontaktstift 72, 74 bzw. 76 vorgesehen sein. Die Barrierenmetallschicht fungiert jeweils als Haftschicht und zwischenliegende Diffiusionsbarrierenschicht.
  • Auf der dielektrischen Zwischenschicht 68 mit den Kontaktstiften 72, 74 und 76 ist eine Gießschicht 80 aufgebracht, wobei optional zwischen der dielektrischen Zwischenschicht 68 und der Gießschicht 80 eine Ätzstoppschicht 78 vorgesehen ist. Metallische Zwischenverbindungen 84 sind in Kontakt mit dem jeweiligen Kontaktstift 76, 74 bzw. 72 eingebracht, indem sie nacheinander die Gießschicht 80 und die optionale Ätzstoppschicht 78 durchdringen. Die metallischen Zwischenverbindungen 84 können z. B. aus Kupfer oder Aluminium bestehen. Die Gießschicht 80 kann z. B. aus Siliziumoxid bestehen, wie aus FSG oder Siliziumoxicarbid. Die Ätzstoppschicht 78 kann z. B. aus Siliziumnitrid oder Siliziumcarbid bestehen.
  • Die Fig. 6 bis 17 veranschaulichen in aufeinanderfolgenden Schritten ein erfindungsgemäßes Verfahren zur Herstellung erfindungsgemäßer Halbleiterbauelemente mit MIM-Kondensatorstruktur nach Art von Fig. 5 und von Varianten hiervon.
  • Gemäß Fig. 6 wird hierbei zunächst die Zwischenverbindungsschicht 52 in einem vorgegebenen Bereich des Halbleitersubstrats 50 gebildet. Das Halbleitersubstrat 50 kann z. B. ein Siliziumsubstrat sein, das optional mit einer Isolationsschicht bedeckt sein kann. Auf dem Halbleitersubstrat 50 mit der Zwischenverbindungsschicht 52 wird ganzflächig die untere dielektrische Schicht 54 aufgebracht, vorzugsweise aus Siliziumnitrid oder Siliziumcarbid mit einer Dicke zwischen 20 nm und 100 nm. Auf einem bestimmten Teil der unteren dielektrischen Schicht 54 wird die untere Plattenelektrode 56 gebildet, indem eine untere Elektrodenschicht auf die untere dielektrische Schicht 54 aufgebracht und dann strukturiert wird. Die untere Plattenelektrode 56 kann z. B. aus Titannitrid, Tantalnitrid oder Titan-Wolfram bestehen. Sie weist bevorzugt eine geringe Dicke von etwa 20 nm bis etwa 100 nm auf.
  • Im Verfahrensstadium von Fig. 7 werden die mittlere dielektrische Schicht 58, eine Oxidschicht 60 und eine obere Elektrodenschicht 64 nacheinander ganzflächig auf dem Halbleitersubstrat 50 mit der unteren Plattenelektrode 56 gebildet. Die mittlere dielektrische Schicht 58 ist eine dielektrische Schicht mit Ätzselektivität bezüglich der Oxidschicht 60 und besteht vorzugsweise aus Siliziumnitrid oder Siliziumcarbid. Die mittlere dielektrische Schicht 58 und die Oxidschicht 60 werden bevorzugt in einer Dicke von 10 nm bis 50 nm aufgebracht. Die Oxidschicht 60 besteht vorzugsweise aus Siliziumoxid, Tantaloxid, Titanoxid oder Aluminiumoxid mit hoher Dielektrizitätskonstante. Die obere Elektrodenschicht 64 besteht aus einer Metallverbindung, z. B. aus Titannitrid, Tantalnitrid oder Titan-Wolfram, und ist vorzugsweise in einer geringen Dicke von 20 nm bis 100 nm aufgebracht.
  • Im Verfahrensstadium der Fig. 8 und 9 werden die obere Elektrodenschicht 64 und die Oxidschicht 60 nacheinander strukturiert, um die obere Plattenelektrode 64a, die wenigstens bereichsweise mit der unteren Plattenelektrode 56 überlappt, und das Oxidmuster 62 zwischen der oberen Plattenelektrode 64a und der mittleren dielektrischen Schicht 58 zu erzeugen. Die obere Plattenelektrode 64a weist im Beispiel von Fig. 8 einen sich lateral über den Bereich der unteren Plattenelektrode 56 hinaus erstreckenden Teil auf, während Fig. 9 eine Variante zeigt, bei der sich die obere Plattenelektrode 64a vollständig innerhalb des lateralen Erstreckungsbereichs der unteren Plattenelektrode 56 befindet. Die mittlere dielektrische Schicht 58 verhindert eine Schädigung der unteren Plattenelektrode 56 beim Ätzen der Oxidschicht 60 zur Erzeugung des Oxidmusters 62. Die untere Plattenelektrode 56 und die obere Plattenelektrode 64a, 64b fungieren als Kondensatorelektroden, und die mittlere dielektrische Schicht 58 und das Oxidmuster 62, die zwischen der unteren Plattenelektrode 56 und der oberen Plattenelektrode 64a, 64b liegen, dienen zusammen als dielektrische Kondensatorschicht.
  • Im Verfahrensstadium von Fig. 10 wird die obere dielektrische Schicht 66 ganzflächig auf das Halbleitersubstrat 50 mit der oberen Plattenelektrode 64a aufgebracht. Die obere dielektrische Schicht 66 bedeckt somit ganzflächig die obere Plattenelektrode 64a und die freiliegende Oberfläche der mittleren dielektrischen Schicht 58. Sie besteht vorzugsweise aus dem gleichen Material wie die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54, z. B. aus Siliziumnitrid oder Siliziumcarbid. Sie ist bevorzugt mit einer Dicke von 20 nm bis 100 nm aufgebracht.
  • Auf der oberen dielektrischen Schicht wird die dielektrische Zwischenschicht 68 gebildet, vorzugsweise aus einem Material mit einer niedrigen Dielektrizitätskonstante. Dies führt zu einer Verringerung der parasitären Kapazität sowie zu einer Steigerung der Betriebsgeschwindigkeit und Betriebsfrequenz des Halbleiterbauelements. Die dielektrische Zwischenschicht 68 ist eine Art von Siliziumoxidschicht, die z. B. aus FSG oder Siliziumoxidcarbid gebildet werden kann. Nach Aufbringen der dielektrischen Zwischenschicht 68 kann diese planarisiert werden. Dieser Vorgang der Planarisierung der dielektrischen Zwischenschicht 68 ist jedoch nicht unbedingt erforderlich, da die erfindungsgemäße MIM- Kondensatorstruktur Plattenelektroden beinhaltet und folglich nur eine relativ geringe Dicke aufweist.
  • Im Verfahrensstadium von Fig. 11 wird auf der dielektrischen Zwischenschicht 68 ein Photoresistmuster 69 gebildet, das als Ätzmaske zur Strukturierung der dielektrischen Zwischenschicht 68 und zur Erzeugung von Durchkontaktlöchern 70 dient, welche die obere dielektrische Schicht 66 freilegen. Da die dielektrische Zwischenschicht 68 bezüglich der oberen dielektrischen Schicht 66 Ätzselektivität aufweist, kann die obere dielektrische Schicht 66 als Ätzstoppschicht beim Ätzen der dielektrischen Zwischenschicht 68 verwendet werden.
  • Im Verfahrensstadium von Fig. 12 werden die obere dielektrische Schicht 66, die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54 in dem durch die Durchkontaktlöcher 70 freigelegten Bereich unter Verwendung des Photoresistmusters 69 geätzt, um entsprechende Bereiche der Zwischenverbindungsschicht 52, der unteren Plattenelektrode 56 und der oberen Plattenelektrode 64a freizulegen. Anschließend wird das Photoresistmuster 69 entfernt. Die obere Plattenelektrode 64a wird durch Ätzen der oberen dielektrischen Schicht 66 freigelegt, während die untere Plattenelektrode 56 durch sequentielles Ätzen der oberen dielektrischen Schicht 66 und der mittleren dielektrischen Schicht 58 freigelegt wird und die Zwischenverbindungsschicht 52 durch sequentielles Ätzen der oberen dielektrischen Schicht 66, der mittleren dielektrischen Schicht 58 und der unteren dielektrischen Schicht 54 freigelegt wird.
  • Gemäß Fig. 13 wird dann eine Metallschicht 75 auf die dielektrische Zwischenschicht 68 mit den Durchkontaktlöchern 70 aufgebracht, um letztere zu füllen. Die Metallschicht 75 kann z. B. aus Kupfer oder Aluminium bestehen. Optional kann außerdem eine nicht gezeigte Barrierenmetallschicht vor der Bildung der Metallschicht 75 auf die dielektrische Zwischenschicht 68 aufgebracht werden. Die Metallschicht 75 wird durch Sputtern, CVD oder Elektroplattieren aufgebracht. Wenn z. B. die Metallschicht 75 unter Verwendung einer Kupfer-Elektroplattiermethode gebildet wird, wird eine Cu-Kristallkeimschicht 71 auf die dielektrische Zwischenschicht 68 mit den Durchkontaktlöchern 70 aufgebracht, vorzugsweise in einer Dicke von 50 nm bis 200 nm. Die Cu- Kristallkeimschicht 71 kann durch Sputtern von Cu aufgebracht werden. Durch einen Elektroplattiervorgang wird dann eine Cu-Schicht 73 auf der Cu-Kristallkeimschicht 71 gebildet, so dass die Durchkontaktlöcher 70mit der Metallschicht 75 gefüllt werden, die in diesem Fall aus der Cu- Kristallkeimschicht 71 und der Cu-Schicht 73 besteht.
  • Im Verfahrensstadium von Fig. 14 wird die Metallschicht 75 unter Verwendung eines CMP-Prozesses poliert. Hierbei wird gleichzeitig der obere Teil der dielektrischen Zwischenschicht 68 durch Polieren planarisiert. Dies resultiert in der Erzeugung leitfähiger Kontaktstifte in den Durchkontaktlöchern 70, speziell eines Zwischenverbindungsstiftes 72, der durch die dielektrische Zwischenschicht 68 hindurch mit der Zwischenverbindungsschicht 52 verbunden ist, eines Kontaktstiftes 76 für die obere Elektrode und eines Kontaktstiftes 74 für die untere Elektrode, die durch die dielektrische Zwischenschicht 68 hindurch mit der oberen Plattenelektrode 64a bzw. der unteren Plattenelektrode 56 verbunden sind. Wenn zusätzlich vor der Bildung der Metallschicht 75 eine Barrierenmetallschicht aufgebracht wird, kann verhindert werden, dass das Metall der Kontaktstifte 72, 74 und 76 in die dielektrische Zwischenschicht 68 diffundiert und dadurch eine Widerstandserhöhung verursacht.
  • Gemäß Fig. 15 wird dann auf der dielektrischen Zwischenschicht 68 mit dem Zwischenverbindungsstift 72, dem Kontaktstift 74 für die untere Elektrode und dem Kontaktstift 76 für die obere Elektrode eine Gießschicht 80 aufgebracht. Vor dem Aufbringen der Gießschicht 80 kann optional eine Ätzstoppschicht 78 auf die dielektrische Zwischenschicht 68 aufgebracht werden. Die Ätzstoppschicht 78 verhindert ein Ätzen der dielektrischen Zwischenschicht 78 während der Strukturierung der Gießschicht 80 in einem nachfolgend durchgeführten Zwischenverbindungs- Metallprozess. Die Gießschicht 80 wird aus einem Material mit niedriger Dielektrizitätskonstante gebildet, z. B. aus FSG oder Siliziumoxicarbid. Die Ätzstoppschicht 78 wird aus einem Material mit Ätzselektivität gegenüber der Gießschicht 80 und der dielektrischen Zwischenschicht 68 gebildet, vorzugsweise aus Siliziumnitrid oder Siliziumoxidcarbid.
  • Im Verfahrensstadium von Fig. 16 werden die Gießschicht 80 und die Ätzstoppschicht 78 nacheinander zur Bildung von Vertiefungen 82 strukturiert, welche die Kontaktstifte 72, 74 und 76 freilegen. Hierzu wird die Gießschicht 80 unter optionaler Verwendung der Ätzstoppschicht 78 als Ätzstopp geätzt, wonach die Ätzstoppschicht 78 im freigelegten Bereich entfernt wird. Mit anderen Worten werden die Gießschicht 80 und die Ätzstoppschicht 78 durch einen zweistufigen Prozess geätzt, wodurch verhindert wird, dass die dielektrische Zwischenschicht 68 unnötigerweise geätzt wird.
  • Im Verfahrensstadium von Fig. 17, die sich lediglich beispielhaft auf die Bauelementvariante von Fig. 9 bezieht, wird auf der Gießschicht 80 eine Metallschicht 83 aufgebracht, um die Vertiefungen 82 zu füllen. Die Metallschicht 83 besteht vorzugsweise aus Kupfer oder Aluminium. Sie kann z. B. durch ein CVD-Verfahren, ein Sputter-Verfahren oder ein Elektroplattierverfahren gebildet werden.
  • Die Metallschicht 83 wird anschließend durch einen CMP-Prozess poliert und bildet dann eine metallische Zwischenverbindung 84, wie sie in Fig. 5 gezeigt ist. Die metallische Zwischenverbindung 84 ist selektiv mit dem Zwischenverbindungsstift 72, dem Kontaktstift 74 für die untere Elektrode und dem Kontaktstift 76 für die obere Elektrode abhängig vom Entwurf der Vertiefungen 82 verbunden.
  • Fig. 18 veranschaulicht in einer schematischen Querschnittansicht ein weiteres erfindungsgemäßes Halbleiterbauelement mit einer MIM- Kondensatorstruktur. Dieses Ausführungsbeispiel entspricht größtenteils demjenigen von Fig. 5 und beinhaltet dementsprechend die untere Plattenelektrode 56 und die obere Plattenelektrode 64a, welche wenigstens bereichsweise mit der unteren Plattenelektrode 56 überlappt und wie diese aus einer Metallverbindung besteht, z. B. aus Titannitrid (TiN), Tantalnitrid (TaN) oder Titan-Wolfram (TiW). Die untere Plattenelektrode 56 und die obere Plattenelektrode 64a weisen eine Dicke von z. B. 20 nm bis IOOnm auf. In einem gewissen Teil des Halbleitersubstrats 50 ist die Zwischenverbindungsschicht 52 angeordnet, bei der es sich z. B. um eine Metallschicht handeln kann, die an einer Isolationsschicht auf dem Siliziumsubstrat unter Verwendung eines Damaszenerprozesses gebildet sein kann. Die untere dielektrische Schicht 54 bedeckt ganzflächig das Halbleitersubstrat mit der Zwischenverbindungsschicht 52. Die untere Plattenelektrode 56 und die obere Plattenelektrode 64a sind in einem bestimmten Bereich auf der unteren dielektrischen Schicht 54 angeordnet. Die mittlere dielektrische Schicht 58 bedeckt die untere Plattenelektrode 56, die untere dielektrische Schicht 54 und die Zwischenverbindungsschicht 52. Die mittlere dielektrische Schicht 58 zwischen der oberen Plattenelektrode 64a und der unteren Plattenelektrode 56 fungiert in diesem Beispiel allein als dielektrische Kondensatorschicht und besteht vorzugsweise aus dem gleichen Material wie die untere dielektrische Schicht 54.
  • Auf der mittleren dielektrischen Schicht 58 und der oberen Plattenelektrode 64a ist die dielektrische Zwischenschicht 68 aus einem Material mit niedriger Dielektrizitätskonstante gebildet. Zwischen der oberen Plattenelektrode 64a und der dielektrischen Zwischenschicht 68 befindet sich die obere dielektrische Schicht 66. Die obere dielektrische Schicht 66 erstreckt sich auch über der mittleren dielektrischen Schicht 58 zwischen dieser und der dielektrischen Zwischenschicht 68. In der dielektrischen Zwischenschicht sind der Kontaktstift 76 für die obere Elektrode, der Kontaktstift 74 für die untere Elektrode und der Zwischenverbindungsstift 72 angeordnet. Der Kontaktstift 76 für die obere Elektrode ist mit der oberen Plattenelektrode 64a verbunden, wobei er sich sequentiell durch die dielektrische Zwischenschicht 68 und die obere dielektrische Schicht 66 hindurch erstreckt. Der Kontaktstift 74 für die untere Elektrode ist mit der unteren Plattenelektrode 56 verbunden, wobei er sich sequentiell durch die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66 und die mittlere dielektrische Schicht 58 hindurch erstreckt. Der Zwischenverbindungsstift 72 ist mit der Zwischenverbindungsschicht 52 verbunden, wobei er sich sequentiell durch die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66, die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54 hindurch erstreckt.
  • In nicht näher gezeigter Weise kann außerdem eine Barrierenmetallschicht zwischen der dielektrischen Zwischenschicht 68 und dem jeweiligen Kontaktstift 76, 74 bzw. 72 vorgesehen sein. Die Barrierenmetallschicht fungiert als Haftschicht und Diffusionsbarrierenschicht zwischen der dielektrischen Zwischenschicht 78 und den Kontaktstiften 72, 74 und 76. Die Gießschicht 80 bedeckt ganzflächig die dielektrische Zwischenschicht 68 mit den Kontaktstiften 76, 74 und 72. Außerdem kann zwischen der dielektrischen Zwischenschicht 68 und der Gießschicht 80 die Ätzstoppschicht 78 vorgesehen sein. Metallische Zwischenverbindungen 84 können am Kontaktstift 76 für die obere Elektrode, am Kontaktstift 74 für die untere Elektrode bzw. am Zwischenverbindungsstift 72 vorgesehen sein, wobei sie sich durch die Gießschicht 80 und ggf. die Ätzstoppschicht 78 hindurch erstrecken. Alternativ zur nur teilweisen Überlappung der oberen Plattenelektrode 64a mit der unteren Plattenelektrode 56 gemäß Fig. 18 kann die obere Plattenelektrode 64b gemäß Fig. 9 vollständig über der unteren Plattenelektrode 56 angeordnet sein, wobei dann wie in Fig. 9 der Kontaktstift 76 für die obere Elektrode die obere Plattenelektrode 64b im lateralen Bereich der unteren Plattenelektrode 56 über letzterer kontaktiert, analog zum Ausführungsbeispiel von Fig. 17.
  • Das vorstehend beschriebene, zweite erfindungsgemäße Ausführungsbeispiel von Fig. 18 weist eine zum ersten Ausführungsbeispiel von Fig. 5 ähnliche Struktur auf, wobei für die verschiedenen Schichtkomponenten dieselben Materialien wie beim ersten Ausführungsbeispiel verwendet werden können. Während beim ersten Ausführungsbeispiel die dielektrische Mehrfachkondensatorschicht mit der mittleren dielektrischen Schicht 58 und dem Oxidmuster 62 zwischen der unteren und der oberen Plattenelektrode 56, 64a vorgesehen ist, ist beim zweiten Ausführungsbeispiel das Oxidmuster 62 von Fig. 5 nicht vorgesehen, d. h. zwischen der unteren und der oberen Plattenelektrode 56, 64a liegt nur die mittlere dielektrische Schicht 58.
  • Die Fig. 19 bis 21 veranschaulichen eine erfindungsgemäße Erzeugung dieser vom ersten Ausführungsbeispiel unterschiedlichen Struktur des zweiten Ausführungsbeispiels in aufeinanderfolgenden Herstellungsstufen.
  • Gemäß Fig. 19 wird hierbei die Zwischenverbindungsschicht 52 in einem bestimmten Bereich des Halbleitersubstrats 50 gebildet, das wiederum ein Siliziumsubstrat sein kann, welches optional mit einer Isolationsschicht bedeckt ist. Auf dem Halbleitersubstrat 50 mit der Zwischenverbindungsschicht 52 wird die untere dielektrische Schicht 54 gebildet, vorzugsweise aus Siliziumnitrid oder Siliziumcarbid mit einer Dicke von 20 nm bis 100 nm. Auf einem vorgegebenen Teil der unteren dielektrischen Schicht 54 wird die untere Plattenelektrode 56 aus Titannitrid, Tantalnitrid oder Titan-Wolfram gebildet, vorzugsweise mit einer geringen Dicke von 20 nm bis 100 nm. Auf das Halbleitersubstrat 50 mit der unteren Plattenelektrode 56 wird ganzflächig die mittlere dielektrische Schicht 58 aufgebracht, auf der dann die obere Plattenelektrode 64a gebildet wird. Die mittlere dielektrische Schicht 58 wird vorzugsweise aus Siliziumnitrid oder Siliziumcarbid mit einer Dicke von 10 nm bis 50 nm aufgebracht. Die obere Plattenelektrode 64a wird bevorzugt mit einer geringen Dicke von 20 nm bis 100 nm gebildet. Die untere Plattenelektrode 56 und die obere Plattenelektrode 64a stellen wiederum Kondensatorelektroden dar, und die zwischenliegende, mittlere dielektrische Schicht 58 fungiert als dielektrische Kondensatorschicht.
  • Im Verfahrensstadium von Fig. 20 werden nacheinander die obere dielektrische Schicht 66 und die dielektrische Zwischenschicht 68 ganzflächig auf dem Halbleitersubstrat 50 mit der oberen Plattenelektrode 64a gebildet. Die obere dielektrische Schicht 66 besteht z. B. aus dem gleichen Material wie die mittlere dielektrische Schicht 58 und die untere dielektrische Schicht 54, wie aus Siliziumnitrid oder Siliziumcarbid. Sie wird bevorzugt mit einer Dicke von 20 nm bis 100 nm aufgebracht. Die dielektrische Zwischenschicht 68 kann z. B. aus FSG oder SiOC bestehen. Anschließend werden unter Verwendung der gleichen Vorgehensweise, wie oben unter Bezugnahme auf die Fig. 11 bis 14 zum ersten Ausführungsbeispiel beschrieben, der mit der Zwischenverbindungsschicht 52 verbundene Zwischenverbindungsstift 72, der mit der unteren Plattenelektrode 56 verbundene Kontaktstift 74 und der mit der oberen Plattenelektrode 64a verbundene Kontaktstift 76 gebildet. Jeder Kontaktstift 72, 74, 76 wird durch Füllen der Durchkontaktlöcher 70 in der dielektrischen Zwischenschicht 68 erzeugt.
  • Gemäß Fig. 21 wird dann auf der dielektrischen Zwischenschicht 68 mit den Kontaktstiften 72, 74, 76 die Gießschicht 80 mit den Vertiefungen 82 erzeugt. Die Gießschicht 80 kann durch die gleichen Schritte gebildet werden, wie sie oben zum ersten Ausführungsbeispiel unter Bezugnahme auf die Fig. 15 und 16 beschrieben wurden, d. h. die Gießschicht 80 wird auf die dielektrische Zwischenschicht 68 mit den Kontaktstiften 72, 74 und 76 aufgebracht und dann strukturiert, um die Vertiefungen 82 einzubringen, welche die Kontaktstifte 72, 74 und 76 freilegen. Vor der Bildung der Gießschicht 80 kann optional die Ätzstoppschicht 78 auf die dielektrische Zwischenschicht 68 aufgebracht werden, um letztere vor einem Ätzen während der Strukturierung der Gießschicht 80 zu schützen. Anschließend wird auf der Gießschicht 80 eine die Vertiefung 82füllende Metallschicht aufgebracht und unter Verwendung eines CMP- Prozesses poliert, um die metallische Zwischenverbindung 84 zu erzeugen, wie sie in Fig. 18 gezeigt ist.
  • Fig. 22 veranschaulicht in einer schematischen Querschnittansicht ein drittes erfindungsgemäßes Halbleiterbauelement mit einer MIM- Kondensatorstruktur. Dieses Ausführungsbeispiel entspricht wiederum weitgehend demjenigen von Fig. 5, unterscheidet sich von diesem aber darin, dass die mittlere dielektrische Schicht 58 fehlt. Speziell fungiert bei diesem dritten Ausführungsbeispiel allein das Oxidmuster 62 unter der oberen Plattenelektrode 64a als dielektrische Kondensatorschicht der MIM-Kondensatorstruktur. Des weiteren ist der Zwischenverbindungsstift 72 mit der in einem bestimmten Teil des Halbleitersubstrats 50 angeordneten Zwischenverbindungsschicht 52 verbunden, indem er nacheinander die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66 und die untere dielektrische Schicht 54 durchdringt. Der Kontaktstift 74 für die untere Elektrode ist mit der unteren Plattenelektrode 56 verbunden, indem er nacheinander die dielektrische Zwischenschicht 68 und die obere dielektrische Schicht 66 durchdringt. Der Kontaktstift 76 für die obere Elektrode ist mit der oberen Plattenelektrode 64a verbunden, indem er nacheinander die dielektrische Zwischenschicht 68 und die obere dielektrische Schicht 66 durchdringt. Die Ätzstoppschicht 78, die Gießschicht 80 und die metallische Zwischenverbindungsschicht 84, welche die dielektrische Zwischenschicht 68 bedecken, sind von gleicher Struktur wie im ersten Ausführungsbeispiel. Alternativ kann die obere Plattenelektrode auch in der Struktur der oberen Plattenelektrode 64b von Fig. 9 realisiert sein. In diesem Fall ist der Kontaktstift 76 für die obere Elektrode mit der oberen Plattenelektrode 64b im Bereich über der unteren Plattenelektrode 56 verbunden, wie in den Fig. 9 und 17 veranschaulicht. Die Schichtkomponenten des dritten Ausführungsbeispiels können aus den gleichen Materialien wie die entsprechenden Schichtkomponenten des ersten Ausführungsbeispiels gebildet werden.
  • Die Fig. 23 bis 25 veranschaulichen in aufeinanderfolgenden Herstellungsstufen eine erfindungsgemäße Bildung der MIM-Kondensatorstruktur gemäß dem dritten Ausführungsbeispiel von Fig. 22.
  • Zunächst wird gemäß Fig. 23 die Zwischenverbindungsschicht 52 in einem vorgegebenen Bereich des Halbleitersubstrats 50 gebildet, und die untere dielektrische Schicht 54 wird ganzflächig auf das Halbleitersubstrat 50 mit der Zwischenverbindungsschicht 52 aufgebracht. Anschließend wird die untere Plattenelektrode 56 auf einem bestimmten Teil der unteren dielektrischen Schicht 54 erzeugt. Das Oxidmuster 62 und die obere Plattenelektrode 64a werden sequentiell gestapelt, wobei sie einen Überlappungsbereich mit der unteren Plattenelektrode 56 aufweisen. Dazu werden eine Oxidschicht und eine obere Elektrodenschicht ganzflächig auf die untere dielektrische Schicht 54 mit der unteren Plattenelektrode 56 aufgebracht und anschließend strukturiert, um das Oxidmuster 62 und die obere Plattenelektrode 64a zu bilden.
  • Im Verfahrensstadium von Fig. 24 wird die obere dielektrische Schicht 66 ganzflächig und konform auf das Halbleitersubstrat 50 mit der oberen Plattenelektrode 64a aufgebracht, und auf die obere dielektrische Schicht 66 wird die dielektrische Zwischenschicht 68 aufgebracht. Die leitfähigen Kontaktstifte 72, 74, 76 werden durch die dielektrische Zwischenschicht 68 hindurch erzeugt. Dazu werden zunächst die dielektrische Zwischenschicht 68, die obere dielektrische Schicht 66 und die untere dielektrische Schicht 54 sequentiell strukturiert, um die Durchkontaktlöcher 70 zu erzeugen. Durch dieselbe Vorgehensweise wie im ersten Ausführungsbeispiel können dann der mit der Zwischenverbindungsschicht 52 verbundene Zwischenverbindungsstift 72, der mit der unteren Plattenelektrode 56 verbundene Kontaktstift 74 für die untere Elektrode und der mit der oberen Plattenelektrode 64a verbundene Kontaktstift 76 für die obere Elektrode gebildet werden.
  • Gemäß Fig. 25 wird anschließend die Gießschicht 80 mit den Vertiefungen 82 auf der dielektrischen Zwischenschicht 68 mit den Kontaktstiften 72, 74 und 76 aufgebracht, und zwar vorzugsweise durch die gleichen Prozesse wie oben zu den Fig. 15 und 16 beschrieben. Mit anderen Worten wird die Gießschicht 80 auf die dielektrische Zwischenschicht 68 mit den Kontaktstiften 72, 74 und 76 aufgebracht und dann zur Bildung der Vertiefungen 82 strukturiert, welche die Kontaktstifte 72, 74 und 76 freilegen. Vor der Bildung der Gießschicht 80 kann die Ätzstoppschicht 78 auf der dielektrischen Zwischenschicht 68 gebildet werden, um ein Ätzen der dielektrischen Zwischenschicht 68 während der Strukturierung der Gießschicht 80 zu verhindern.
  • Danach wird eine Metallschicht aufgebracht, um die Vertiefungen 82 in der Gießschicht 80 zu füllen. Durch Polieren der Metallschicht unter Verwendung eines CMP-Prozesses wird die metallische Zwischenverbindung 84 in den Vertiefungen 82 erzeugt, wie in Fig. 18 gezeigt. Die sich entsprechenden Schichtkomponenten können in allen drei oben erläuterten Ausführungsbeispielen der Erfindung jeweils aus dem gleichen Material hergestellt werden.
  • Wie aus der obigen Beschreibung vorteilhafter Ausführungsbeispiele deutlich wird, sieht die Erfindung in einem Halbleiterbauelement für hohe Betriebsgeschwindigkeit und Betriebsfrequenz Kondensatorelektroden vor, die in einer flachen Struktur gebildet sind, um die Gleichmäßigkeit der dielektrischen Kondensatorschicht zu verbessern und die parasitäre Kapazität zu verringern. Außerdem werden im Fall eines Halbleiterbauelements mit einer Kupfer-Zwischenverbindung die obere Elektrode und die untere Elektrode des jeweiligen Kondensators vorzugsweise nicht aus Kupfer gebildet, sondern aus einer Metallverbindung wie Titannitrid, Tantalnitrid oder Titan-Wolfram, wodurch eine Verschlechterung der Eigenschaften der dielektrischen Schicht durch Kupferdiffusion vermieden wird. Des weiteren kann ein Oxidmuster als dielektrische Kondensatorschicht fungieren, wodurch sich ein Halbleiterbauelement mit verbesserter Betriebsfrequenz herstellen lässt.
  • Die dielektrische Kondensatorschicht und die obere Kondensatorelektrode können sequentiell ohne Zeitabstand gebildet werden, wodurch eine dielektrische Kondensatorschicht mit verbesserten Eigenschaften ohne jede Prozessschädigung bereitgestellt werden kann, auch wenn die Zwischenverbindungsstruktur und die Kondensatorstruktur gleichzeitig gebildet werden.
  • Zudem können leitfähige Kontaktstifte zur Kontaktierung einer Zwischenverbindungsschicht, einer unteren Plattenelektrode und einer oberen Plattenelektrode mit einer metallischen Zwischenverbindung gleichzeitig erzeugt werden, was die Herstellungsdauer verringert.

Claims (22)

1. Halbleiterbauelement mit einer MIM-Kondensatorstruktur, mit
einer unteren Elektrode (56), die aus einem Metall oder einer Metallverbindung besteht und auf einem bestimmten Teil eines Halbleitersubstrats (50) angeordnet ist,
reiner oberen Elektrode (64a), die aus einem Metall oder einer Metallverbindung besteht und wenigstens bereichsweise mit der unteren Elektrode überlappt,
einer dielektrischen Kondensatorschicht (58, 62) zwischen der unteren und der oberen Plattenelektrode und
einer dielektrischen Zwischenschicht (68),
dadurch gekennzeichnet, dass
die untere Elektrode (56) und die obere Elektrode (64a) als Plattenelektroden unter der dielektrischen Zwischenschicht (68) ausgebildet sind und
ein Kontaktstift (74) für die untere Elektrode und ein Kontaktstift (76) für die obere Elektrode vorgesehen sind, die mit der unteren bzw. der oberen Plattenelektrode durch die dielektrische Zwischenschicht hindurch verbunden sind.
2. Halbleiterbauelement nach Anspruch 1, weiter gekennzeichnet durch eine auf dem Halbleitersubstrat gebildete, untere dielektrische Schicht (54), auf der sich die untere Plattenelektrode befindet.
3. Halbleiterbauelement nach Anspruch 1 oder 2, weiter gekennzeichnet durch eine mittlere dielektrische Schicht (58), die sich wenigstens zwischen der unteren Plattenelektrode und der oberen Plattenelektrode als Bestandteil der dielektrischen Kondensatorschicht erstreckt.
4. Halbleiterbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass die mittlere dielektrische Schicht aus Siliziumnitrid oder Siliziumcarbid besteht.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter gekennzeichnet durch eine obere dielektrische Schicht (66), die konform mindestens zwischen der oberen Plattenelektrode und der dielektrischen Zwischenschicht angeordnet ist, wobei der Kontaktstift für die obere Elektrode auch die obere dielektrische Schicht durchdringt.
6. Halbleiterbauelement nach Anspruch 5, weiter dadurch gekennzeichnet, dass die obere dielektrische Schicht Ätzselektivität bezüglich der dielektrischen Zwischenschicht aufweist.
7. Halbleiterbauelement nach Anspruch 5 oder 6, weiter dadurch gekennzeichnet, dass sich die mittlere dielektrische Schicht und die obere dielektrische Schicht auch in einem lateralen Bereich außerhalb der oberen Plattenelektrode zwischen der unteren Plattenelektrode und der dielektrischen Zwischenschicht erstrecken.
8. Halbleiterbauelement nach einem der Ansprüche 5 bis 7, weiter dadurch gekennzeichnet, dass die mittlere dielektrische Schicht und die obere dielektrische Schicht aus dem gleichen Material bestehen.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass die dielektrische Kondensatorschicht ein Oxidmuster (62) umfasst.
10. Halbleiterbauelement nach einem der Ansprüche 5 bis 9, weiter dadurch gekennzeichnet, dass sich der Kontaktstift für die untere Elektrode auch durch die obere dielektrische Schicht und die mittlere dielektrische Schicht hindurch erstreckt und/oder sich der Kontaktstift für die obere Elektrode auch durch die obere dielektrische Schicht hindurch erstreckt.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, weiter dadurch gekennzeichnet, dass die dielektrische Zwischenschicht aus fluoriniertem Silicatglas (FSG) oder Siliziumoxicarbid (SiOC) besteht.
12. Halbleiterbauelement nach einem der Ansprüche 5 bis 11, weiter dadurch gekennzeichnet, dass:
eine Zwischenverbindungsschicht (52) in einem bestimmten Teil des Halbleitersubstrats vorgesehen ist, die von der unteren dielektrischen Schicht bedeckt wird,
sich die obere dielektrische Schicht auch lateral außerhalb der oberen Plattenelektrode über der unteren dielektrischen Schicht auf der Zwischenverbindungsschicht erstreckt und
ein Zwischenverbindungsstift (72) zur Kontaktierung der Zwischenverbindungsschicht vorgesehen ist, wobei sich der Zwischenverbindungsstift durch die dielektrische Zwischenschicht, die obere dielektrische Schicht und die untere dielektrische Schicht hindurch erstreckt.
13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12, weiter dadurch gekennzeichnet, dass die obere Plattenelektrode und/oder die untere Plattenelektrode aus Titannitrid (TiN), Tantalnitrid (TaN) oder Titan-Wolfram (TiW) bestehen.
14. Halbleiterbauelement nach einem der Ansprüche 1 bis 13, weiter dadurch gekennzeichnet, dass der Kontaktstift für die obere Elektrode, der Kontaktstift für die untere Elektrode und/oder der Zwischenverbindungsstift aus Kupfer oder Aluminium bestehen.
15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, weiter dadurch gekennzeichnet, dass sich die mittlere dielektrische Schicht auch in einem lateralen Bereich außerhalb der unteren Plattenelektrode zwischen der unteren dielektrischen Schicht und der oberen dielektrischen Schicht erstreckt und sich der Zwischenverbindungsstift auch durch die mittlere dielektrische Schicht hindurch erstreckt.
16. Halbleiterbauelement nach einem der Ansprüche 1 bis 15, weiter gekennzeichnet durch
eine Ätzstoppschicht (78) und eine Gießschicht (80), die nacheinander auf der dielektrischen Zwischenschicht gebildet sind, und
eine oder mehrere metallischen Zwischenverbindungen (84) zur Kontaktierung des Kontaktstifts für die obere Elektrode, des Kontaktstifts für die untere Elektrode und/oder des Zwischenverbindungsstifts, wobei sich die jeweilige metallische Zwischenverbindung durch die Gießschicht und die Ätzstoppschicht hindurch erstreckt.
17. Halbleiterbauelement nach Anspruch 16, weiter dadurch gekennzeichnet, dass die Gießschicht aus fluoriniertem Silikatglas (FSG) oder Siliziumoxicarbid (SiOC) besteht.
18. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, weiter dadurch gekennzeichnet, dass sich die obere Plattenelektrode mit einem über der unteren dielektrischen Schicht liegenden Teilbereich lateral über die untere Plattenelektrode hinaus erstreckt und in diesem Teilbereich mit dem Kontaktstift für die obere Elektrode kontaktiert ist.
19. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, weiter dadurch gekennzeichnet, dass die obere Plattenelektrode durch den Kontaktstift für die obere Elektrode in einem lateralen Bereich über der unteren Plattenelektrode kontaktiert ist.
20. Halbleiterbauelement nach einem der Ansprüche 1 bis 19, weiter gekennzeichnet durch eine Barrierenmetallschicht zwischen der dielektrischen Zwischenschicht einerseits und dem Kontaktstift für die obere Elektrode, dem Kontaktstift für die untere Elektrode und/oder dem Zwischenverbindungsstift andererseits.
21. Verfahren zur Herstellung eines Halbleiterbauelements mit einer Ml M-Kondensatorstruktur, gekennzeichnet durch folgende Schritte:
- Bilden einer unteren Plattenelektrode (56) aus einem Metall oder einer Metallverbindung in einem bestimmten Bereich eines Halbleitersubstrats (50),
- Bilden einer oberen Plattenelektrode (64a) aus einem Metall oder einer Metallverbindung, wobei die obere Plattenelektrode wenigstens teilweise mit der unteren Plattenelektrode überlappt, und einer zwischenliegenden dielektrischen Kondensatorschicht (58, 62),
- Aufbringen einer dielektrischen Zwischenschicht (68) ganzflächig auf das Halbleitersubstrat mit der oberen Plattenelektrode und
- Erzeugen eines Kontaktstifts (74) zur Kontaktierung der unteren Plattenelektrode und eines Kontaktstifts (76) zur Kontaktierung der oberen Plattenelektrode, wobei sich die Kontaktstifte für die untere und die obere Plattenelektrode durch die dielektrische Zwischenschicht hindurch erstrecken.
22. Verfahren nach Anspruch 21, weiter dadurch gekennzeichnet, dass
vor dem Bilden der unteren Plattenelektrode eine Zwischenverbindungsschicht (52) in einem bestimmten Bereich eines Halbleitersubstrats (50) und eine untere dielektrische Schicht (54) ganzflächig auf dem Halbleitersubstrat mit der Zwischenverbindungsschicht gebildet werden,
die untere Plattenelektrode (56) auf der unteren dielektrischen Schicht gebildet wird,
vor dem Aufbringen der dielektrischen Zwischenschicht eine obere dielektrische Schicht (66) konform ganzflächig auf das Halbleitersubstrat mit der oberen Plattenelektrode aufgebracht wird und
mit dem Kontaktstift (74) zur Kontaktierung der unteren Plattenelektrode und dem Kontaktstift (76) zur Kontaktierung der oberen Plattenelektrode ein Zwischenverbindungsstift (72) zur Kontaktierung der Zwischenverbindungsschicht erzeugt wird, der sich durch die dielektrische Zwischenschicht, die obere dielektrische Schicht und die untere dielektrische Schicht hindurch erstreckt.
DE2003113793 2002-03-21 2003-03-20 Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren Ceased DE10313793A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20020015276 2002-03-21

Publications (1)

Publication Number Publication Date
DE10313793A1 true DE10313793A1 (de) 2003-10-16

Family

ID=28450044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003113793 Ceased DE10313793A1 (de) 2002-03-21 2003-03-20 Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren

Country Status (4)

Country Link
JP (1) JP2003282728A (de)
KR (1) KR100553679B1 (de)
CN (1) CN1297010C (de)
DE (1) DE10313793A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
KR100605506B1 (ko) 2004-02-09 2006-07-28 삼성전자주식회사 엠아이엠 아날로그 캐패시터 및 그 제조방법
US7282404B2 (en) * 2004-06-01 2007-10-16 International Business Machines Corporation Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
JP2006108490A (ja) * 2004-10-07 2006-04-20 Sony Corp Ｍｉｍ型キャパシタを有する半導体デバイスおよびその製造方法
KR100864927B1 (ko) * 2006-11-13 2008-10-23 동부일렉트로닉스 주식회사 반도체 소자의 엠아이엠 형성 방법
KR101400061B1 (ko) 2007-12-07 2014-06-27 삼성전자주식회사 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
CN104103495A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 具有mim电容的半导体器件及其形成方法
CN105336725A (zh) * 2014-07-23 2016-02-17 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
TWI622176B (zh) * 2015-12-04 2018-04-21 力晶科技股份有限公司 Ｍｉｍ電容之結構及其製造方法
CN107438355A (zh) * 2016-05-25 2017-12-05 佳邦科技股份有限公司 积层式电子冲击保护电磁干扰滤波组件及其制造方法
CN108962818B (zh) * 2017-05-26 2020-09-29 中芯国际集成电路制造(上海)有限公司 电容结构的制作方法以及电容结构
US10741488B2 (en) * 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
CN112885831B (zh) * 2019-11-29 2022-05-27 长鑫存储技术有限公司 半导体存储器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261917B1 (en) * 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor

Also Published As

Publication number Publication date
JP2003282728A (ja) 2003-10-03
CN1453875A (zh) 2003-11-05
KR100553679B1 (ko) 2006-02-24
CN1297010C (zh) 2007-01-24
KR20030076246A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE10110566B4 (de) Bondinsel mit Stützstruktur in Halbleiterchip
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE102004004532B4 (de) Halbleitervorrichtung
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102004033825B4 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE10347458B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach dem Verfahren hergestellte Halbleitervorrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10324055B4 (de) Verfahren zur Herstellung eines integrierten Stapelkondensators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection