-
Die Erfindung betrifft eine Halbleiterdiode, ein
elektronisches Bauteil und einen Spannungszwischenkreisumrichter.
Die Erfindung betrifft ferner ein Steuerverfahren für einen
Spannungszwischenkreisumrichter.
-
Mit Hilfe von Umrichtern wird ein
Wechselstromsystem bestimmter Spannung, Frequenz und Phasenzahl
in ein Wechselstromsystem anderer Spannung, Frequenz und ggf. Phasenzahl
umgeformt. Spannungszwischenkreisumrichter bedienen sich zur Umformung
eines doppelten Umformungsverfahrens. Der Eingangswechselstrom wird
zunächst
gleichgerichtet. Die Gleichspannung wird im Zwischenkreis geglättet und
im Wechselrichter in Wechselstrom anderer Spannung und Frequenz
umgeformt. Umrichter können
ferner für
die Umformung von Systemen eingesetzt werden, in denen eine Spannung
sich regelmäßig zeitlich
verändert,
ohne dass ein Nulldurchgang der Spannung auftritt.
-
In Spannungszwischenkreisumrichtern
der Leistungselektronik werden als Bauelemente aktive Halbleiterschalter
(abschaltbare Leistungshalbleiter, z.B. MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor),
IGBT (Isolated-Gate-Bipolar-Transistor),
Bipolartransistoren, GTO (Gate-Turn-Off-Thyristor), IGCT (Integrated
Gate Commutated Thyristor)) und Freilaufdioden eingesetzt. Freilaufdioden sind
Dioden, die in elektronischen Schaltungen der Leistungselektronik
bei Abschalt- oder Umschaltvorgängen
der in Induktivitäten
gespeicherten elektrischen Energie bzw. Ladung einen Stromweg zur
Energie- bzw. Ladungsabgabe bieten.
-
Die Einschaltgeschwindigkeit der
abschaltbaren Leistungshalbleiter wird in Spannungszwischenkreisumrichtern
begrenzt durch die Zeit, die die Freilaufdiode benötigt, bis
sie Span nung aufnehmen kann. Diese wiederum ist begrenzt durch Zustandsverzögerungen
aufgrund endlicher Ladungsträgergeschwindigkeiten.
Dies tritt insbesondere bei sehr schneller Änderung von Strom und Spannung
auf. Die Zustandverzögerung
ergibt sich insbesondere daraus, dass die Diode in der Stromführungsphase mit
Ladungsträgern überschwemmt
ist, die bei einer Phasenänderung,
d,. h. Umschaltung in Sperrrichtung, und der damit verbundenen Kommutierung, d.h. Änderung
der Stromrichtung, zunächst
aus der Diode ausgeräumt
werden müssen,
bevor die Diode Spannung aufnehmen kann. Die beim Umschalten der
Diode noch auszuräumenden
Ladungsträger
bezeichnet man auch als Speicherladung und das dazugehörige Verhalten
der Diode als Reverse Recovery Verhalten.
-
Somit begrenzt in Spannungszwischenkreisumrichtern
das Reverse Recovery Verhalten der Freilaufdioden, insbesondere
die für
das Ausräumen der
Speicherladung erforderliche Zeit, die zulässige Einschaltgeschwindigkeit
des aktiven Halbleiterschalters. Bevor die Diode Spannung aufnehmen kann,
muss die Speicherladung ausgeräumt
werden. Dies verursacht Verlustleistung sowohl in der Diode als
auch in dem Halbleiterschalter.
-
Durch eine hinreichend langsame Einschaltgeschwindigkeit
des aktiven Halbleiterschalters kann der sichere Betrieb der Freilaufdiode
gewährleistet werden.
Die entstehende Verlustleistung muss bei der Umrichterdimensionierung
berücksichtigt
werden. Dies führt
zu einem vergrößerten Kühlaufwand oder
zu einer vergrößerten Chipfläche der
Leistungshalbleiter oder begrenzt die Betriebsfrequenz des Umrichters.
-
Bisher werden in Spannungszwischenkreisumrichtern
PIN-Dioden und – bei
kleineren Spannungen – Schottky-Dioden
auf Basis von Silicium eingesetzt.
-
Unabhängig von und ohne Bezug zu
Spannungszwischenkreisumrichtern sind verschiedene Arten MOS(Metal-Oxide-Semiconduc tor)-gesteuerter
Dioden (MCD) aus Schröder
(Schröder,
Dierk: „Elektrische
Antriebe 3 – Leistungselektronische Bauelemente", Springer-Verlag,
Berlin, 1996, Seiten 373 bis 377) bekannt. Offenbart sind verschiedene Arten
von MCD. In allen beschriebenen MCD wird mittels eines MOS-Steuerkopfes,
d.h. einer über
dem Halbleitermaterial isoliert angebrachten Gateelektrode, zwischen
zwei Zuständen
des Bauelements umgeschaltet. Diese Zustände können folgendermaßen charakterisiert
werden:
- Zustand 1: geringer Durchlasswiderstand,
hohe Speicherladung, Sperrvermögen
- Zustand 2: hoher Durchlasswiderstand, geringe oder keine Speicherladung,
kein oder nur geringes Sperrvermögen
-
Im Zustand 1 verhalten sich alle
beschriebenen MCD wie eine PIN-Diode mit hochdotiertem p-Gebiet,
d.h. im Durchlassfall ist das Bauelement gut leitend. Ferner ist
es sperrfähig,
allerdings muss beim Übergang
von Durchlass- in Sperrrichtung eine hohe Speicherladung ausgeräumt werden.
-
Im Zustand 2 verhalten sich die beschriebenen
MCD je nach Ausführungsform
wie ein eingeschalteter MOSFET oder wie eine Schottky-Diode, d.h.
schlechtere Leitfähigkeit
im Durchlassfall als im Zustand 1, kein oder – aufgrund des Schottky-Kontakts – nur geringes
Sperrvermögen,
allerdings auch keine oder nur geringe Speicherladung, die bei Änderung
der Stromrichtung ausgeräumt
werden muss.
-
Alle beschriebenen MCD sind so aufgebaut, dass
durch das anlegen einer Gatespannung ein p- bzw. n-dotiertes Halbleitergebiet
durch einen n- bzw. p-leitenden Kanal überbrückt wird. Das Umschalten der
MCD bewirkt somit ein Aufbauen oder Abbauen des leitenden Kanals.
Im Zustand 2 wird dadurch der pn-Übergang
von einem alternativen Stromweg „umgangen". Der pn-Übergang
ist daher im Zustand 2 nicht sperrfähig. Der Zustand
2 der
MCD ist somit charakterisiert durch kein oder – beim Verhalten wie eine Schottky-Diode – durch
nur geringes Sperrvermögen.
-
Da Zustand 1 den geringeren Durchlasswiderstand
aufweist, sollte im Durchlassfall dieser Zustand eingestellt sein.
Im Sperrfall kann die MCD nur im Zustand 1 sein, da Zustand 2 kein
oder nur geringes Sperrvermögen
aufweist und daher keine oder nur geringe Spannung aufnehmen kann.
Allerdings sollte die MCD bei Änderung
der Stromrichtung, d.h. beim Übergang
vom Durchlassfall zum Sperrfall, im Zustand 2 sein, da dieser Zustand
im Gegensatz zu Zustand 1 keine oder nur geringe Speicherladung aufweist.
Bei Änderung
der Stromrichtung, d.h. beim Übergang
vom Durchlass- in den Sperrfall, sollte daher – um ein optimales Verhalten
der MCD zu erreichen – die
MCD zunächst
im Zustand 1 sein, dann in Zustand 2 umgeschaltet werden, nun die Änderung der
Stromrichtung erfolgen, und anschließend die Umschaltung in Zustand
1 erfolgen, um die Sperrung zu realisieren.
-
Nachteilig bei diesen in Schröder beschriebenen
MCD ist, dass das oben beschriebene Verfahren zur Realisierung des
optimalen Übergangs
der MCD vom Durchlass- in den Sperrfall sehr aufwendig ist und kritisch
auf die zeitliche Abfolge der Steuerimpulse reagiert.
-
Der Erfindung liegt daher die Aufgabe
zugrunde, eine neue Halbleiterdiode anzugeben, bei der zwischen
Zuständen
unterschiedlichen Durchlasswiderstands und unterschiedlicher Speicherladung
umgeschaltet werden kann, der optimale Übergang der Halbleiterdiode
vom Durchlass- in den Sperrfall allerdings vereinfacht und damit
unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse ist.
Aufgabe der Erfindung ist ferner, diese Halbleiterdiode in ein elektronisches
Bauteil zu integrieren.
-
Ferner soll ein Spannungszwischenkreisumrichter
angegeben werden, bei dem die aus der Freilaufdiode bei einem Kommutierungsvorgang
auszuräumende
Speicherladung und damit die Schaltverlustenergie reduziert ist,
um dadurch eine höhere Einschaltgeschwindigkeit
des Spannungszwischenkreisumrichters zu ermöglichen. Aufgabe der Erfindung
ist darüber
hinaus, ein Steuerverfahren für
einen derartigen Spannungszwischenkreisumrichter anzugeben.
-
Diese Aufgabe wird gemäß der Erfindung hinsichtlich
der Halbleiterdiode mit den Merkmalen des Patentanspruchs 1 oder
des Patentanspruchs 5 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den von
Anspruch 1 oder Anspruch 5 abhängigen
Ansprüchen
angegeben.
-
Bezüglich der Integration der Halbleiterdiode in
ein elektronisches Bauteil wird die Aufgabe gelöst durch die Merkmale des auf
die Ansprüche
5 bis 23 zurückbezogenen
Patentanspruchs 24. Vorteilhafte Ausgestaltungen und Weiterbildungen
sind in den von Anspruch 24 abhängigen
Ansprüchen
angegeben.
-
Der den Spannungszwischenkreisumrichters betreffende
Teil der Aufgabe wird gelöst
durch die Merkmale des auf die Ansprüche 1 bis 23 zurückbezogenen
Patentanspruchs 33. Vorteilhafte Ausgestaltungen und Weiterbildungen
sind in den von Anspruch 33 abhängigen
Ansprüchen
angegeben.
-
Der das Steuerverfahren betreffende
Teil der Aufgabe wird gelöst
durch die Merkmale des auf die Ansprüche 33 bis 43 zurückbezogenen
Patentanspruchs 44. Auch hier sind vorteilhafte Ausgestaltungen
und Weiterbildungen in den von Anspruch 44 abhängigen Ansprüchen angegeben.
-
Gemäß Anspruch 1 beruht die Erfindung
bezüglich
der Halbleiterdiode auf der Überlegung,
eine Halbleiterdiode mit mindestens einem pn-Übergang anzugeben, die zwischen
einem ersten Zustand und einem zweiten Zustand umschaltbar ist,
wobei
- – der
zweite Zustand im Vergleich zum ersten Zustand einen größeren Durchlasswiderstand
aufweist und
- – der
zweite Zustand im Vergleich zum ersten Zustand eine kleinere Speicherladung
aufweist und
- – der
pn-Übergang
sowohl im ersten Zustand als auch im zweiten Zustand sperrfähig ist
mit jeweils mindestens einem vorgegebenen Sperrvermögen.
-
Der mit der Erfindung erzielte Vorteil
besteht insbesondere darin, dass bei einer Diode, die zwischen Zuständen unterschiedlichen
Durchlasswiderstands und unterschiedlicher Speicherladung umgeschaltet
werden kann, der optimale Übergang
der Halbleiterdiode vom Durchlass- in den Sperrfall vereinfacht
und damit unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse
ist. Dieser Vorteil beruht darauf, dass die Halbleiterdiode gemäß der Erfindung
einen pn-Übergang
aufweist, der in beiden Zuständen
sperrfähig
ist mit mindestens einem für
jeden Zustand vorgegebenen Sperrvermögen, und damit die Halbleiterdiode
im Sperrfall in beiden Zuständen
sperrt. Unter Sperrvermögen
ist dabei zu verstehen, dass die Diode im Sperrfall, d.h. in dem
Fall, dass Spannung in Sperrrichtung an der Diode anliegt, Spannung
aufnehmen kann und nur maximal ein äußerst kleiner Sperrstrom fließt. Die
Größe des Sperrvermögens kann
durch die Durchbruchspannung im Sperrfall definiert werden.
-
Gemäß einer Weiterbildung ist das
Sperrvermögen
der Halbleiterdiode dadurch charakterisiert, dass im Sperrfall die
Durchbruchspannung im ersten Zustand und im zweiten Zustand der
Halbleiterdiode mindestens 100 V beträgt, vorzugsweise mindestens 1000
V.
-
Eine zweckmäßige Ausführung der Erfindung sieht vor,
dass das Sperrvermögen,
charakterisiert durch die Durchbruchspannung im Sperrfall, im ersten
und im zweiten Zustand der Halbleiterdiode in der gleichen Größenordnung
liegt, d.h. die Run dung auf die nächste Zehnerpotenz führt zum
gleichen Ergebnis.
-
Eine vorteilhafte Ausführungsform
der Erfindung sieht vor, dass die Halbleiterdiode eine Gateelektrode
und eine erste Elektrode umfasst, und die Umschaltung zwischen dem
ersten Zustand und dem zweiten Zustand der Halbleiterdiode durch Änderung einer
zwischen Gateelektrode und erster Elektrode anliegenden Spannung
erfolgt.
-
Die Erfindung beruht gemäß Anspruch
5 ferner auf der Überlegung,
eine Halbleiterdiode anzugeben mit
- – einem
ersten Gebiet vorgegebenen Leitungstyps,
- – einem
zweiten Gebiet mit im Vergleich zum ersten Gebiet entgegengesetztem
Leitungstyp,
- – einem
zwischen dem ersten Gebiet und dem zweiten Gebiet gebildeten pn-Übergang,
- – einer
ersten Elektrode, die mit dem ersten Gebiet in direktem elektrischen
Kontakt steht, d.h. insbesondere mit diesem einen ohmschen Kontakt
bildet,
- – einer
zweiten Elektrode, die mit dem zweiten Gebiet in direktem elektrischen
Kontakt steht, d.h. insbesondere mit diesem einen ohmschen Kontakt
bildet,
- – einer
Gateelektrode, die durch eine Isolationsschicht vom ersten Gebiet
und/oder zweiten Gebiet getrennt im Bereich des pn-Übergangs und/oder
ersten Gebiets angeordnet ist,
- – wobei
durch Anlegen einer Spannung zwischen erster Elektrode und Gateelektrode
die Majoritätsladungsträgerkonzentration
im ersten Gebiet veränderbar,
d.h. erhöhbar
bzw. erniedrigbar ist.
-
Unter vorgegebenem Leitungstyp beim
ersten Gebiet ist dabei zu verstehen, dass das erste Gebiet aus
einem p-dotierten oder aus einen n-dotiertes Halbleitermaterial
besteht. Entgegengesetzter Leitungstyp beim zweiten Gebiet bedeutet,
dass das zweite Gebiet entgegengesetzt zum ersten Gebiet dotiert ist,
d.h. bei p-Dotierung des ersten Gebiets ist das zweite Gebiet n-dotiert
und umgekehrt.
-
Erste Elektrode, zweite Elektrode
und Gateelektrode können
aus Metall bestehen.
-
Gateelektrode, Isolationsschicht
und das Halbleitermateral des ersten und zweiten Gebiets bilden
einen MIS(Metal-Insulator-Semiconductor)-Kontakt. Da die zwischen
der Gateelektrode und der ersten Elektrode anliegende Spannung die
Majoritätsladungsträgerkonzentration
im ersten Gebiet steuert, wird der MIS-Kontakt auch als MIS-Steuerkopf
bezeichnet. Insgesamt handelt es sich somit um eine MIS-gesteuerte
Diode. Neben der Steuerung der Majoritätsladungsträgerkonzentration durch den MIS-Steuerkopf
im ersten Gebiet wird automatisch auch die Ladungsträgerkonzentration
im zweiten Gebiet mit eingestellt.
-
Diese MIS-gesteuerte Halbleiterdiode
gemäß der Erfindung
weist insbesondere die in Anspruch 1 angegebenen Zustände auf
und kann daher als vorteilhafte Ausführungsform der Halbleiterdiode gemäß einem
der Ansprüche
1 bis 4 betrachtet werden. Die Zustände können folgendermaßen charakterisiert
werden:
Erster Zustand: geringer Durchlasswiderstand, hohe Speicherladung,
Sperrvermögen
Zweiter
Zustand: hoher Durchlasswiderstand, geringe Speicherladung, Sperrvermögen
-
Die Relativangaben „geringer" bzw. „geringe" und „hoher" bzw. „hohe" beziehen sich dabei
jeweils auf das gleiche Merkmal im andern Zustand.
-
Der Unterschied zu den aus dem Stand
der Technik bekannten MOS-gesteuerten Dioden liegt insbesondere
darin, dass die Diode gemäß der Erfindung
auch im zweiten Zustand, der ansonsten dem Zustand 2 gemäß Stand
der Technik entspricht, einen pn-Übergang mit Sperrvermögen aufweist.
Bei Änderung
der Stromrichtung, d.h. beim Übergang
vom Durchlass- in den Sperrfall, sollte daher – um ein optimales Verhalten
der MIS-gesteuerten
Diode zu erreichen – die
MIS-gesteuerte Diode gemäß der Erfindung
zunächst
wie bei der MOS-gesteuerten Diode gemäß dem Stand der Technik im
ersten Zustand (Zustand 1 bei Stand der Technik) sein und dann in den
zweiten Zustand (Zustand 2 bei Stand der Technik) umgeschaltet werden.
Nun erfolgt die Änderung der
Stromrichtung. Allerdings entfällt
nun das sofortige Umschaltung in Zustand 1 gemäß Stand der Technik, da im
Gegensatz zum Stand der Technik die MIS-gesteuerten Diode gemäß der Erfindung
auch im zweiten Zustand einen pn-Übergang mit Sperrvermögen aufweist
und daher auch im zweiten Zustand die Sperrung realisiert wird.
Dadurch ist der optimale Übergang
der Halbleiterdiode vom Durchlass- in den Sperrfall vereinfacht
und damit unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse.
-
Während
alle bei Schröder
beschriebenen MOS-gesteuerten Dioden so aufgebaut sind, dass der
Zustand 2 im Unterschied zu Zustand 1 durch das Aufbauen eines leitenden
Kanals und eine dadurch bedingte Öffnung eines Stromweges am
pn-Übergang
vorbei bestimmt wird, definieren sich die Zustände in der MIS-gesteuerten Halbleiterdiode
gemäß der Erfindung
durch eine unterschiedliche Majoritätsladungsträgerkonzentration im ersten
Gebiet. Der pn-Übergang
wird in diesem Fall nicht von einem alternativen Stromweg „umgangen". Dadurch ist auch
das Sperrvermögen
des pn-Übergangs
der Diode in beiden Zuständen
vorhanden.
-
Gemäß einer Weiterbildung der Halbleiterdiode
gemäß der Erfindung überdeckt
die Gateelektrode weder das erste Gebiet bis zur ersten Elektrode noch
das zweite Gebiet bis zur zweiten Elektrode.
-
Eine vorteilhafte Ausgestaltung der
Erfindung sieht vor, dass das erste Gebiet und/oder das zweite Gebiet
der Halbleiterdiode als Schicht ausgebildet ist/sind.
-
Ferner kann vorgesehen sein, dass
die Isolationsschicht zwischen Gateelektrode und erstem und/oder
zweitem Gebiet eine Oxidschicht ist. Der MIS-Kontakt der Halbleiterdiode
ist damit in dieser konkretisierten Ausbildung ein MOS-Kontakt.
-
Gemäß einer Ausführung der
Erfindung ist vorgesehen, dass das erste Gebiet aus einem ersten Teilgebiet,
das an die erste Elektrode angrenzt, und einem zweiten Teilgebiet,
das an das zweite Gebiet angrenzt und mit diesem den pn-Übergang
bildet, besteht, wobei die Dotierung im ersten Teilgebiet höher als
die Dotierung im zweiten Teilgebiet ist. Zusätzlich kann in diesem Fall
vorgesehen sein, dass die Gateelektrode nur im Bereich des ersten
Teilgebiets des ersten Gebiets angeordnet ist.
-
In einer weiteren Ausgestaltung der
Halbleiterdiode ist vorgesehen, dass das zweite Gebiet aus einem
ersten Teilgebiet, das an das erste Gebiet angrenzt und mit diesem
den pn-Übergang
bildet, und einem zweiten Teilgebiet, das an die zweite Elektrode angrenzt,
besteht, wobei die Dotierung im ersten Teilgebiet niedriger als
die Dotierung im zweiten Teilgebiet ist. Derartige Strukturen sind
in Bauelementen der Leistungselektronik üblich, um die erforderliche Durchbruchfestigkeit
zu erhalten. Gemäß einer zweckmäßigen Ausführungsform
kann das erste Teilgebiet und/oder das zweite Teilgebiet des zweiten Gebiets
als Schicht ausgebildet sein.
-
Eine erste Ausführungsvariante der Erfindung
sieht vor, dass die Dotierung im erste Gebiet kleiner ist als die
Dotierung im zweiten Teilgebiet des zweiten Gebiets.
-
Eine Weiterentwicklung dieser ersten
Ausführungsvariante
sieht vor, dass das zweite Teilgebiet des zweiten Gebiets im Bereich
zwischen zweiter Elektrode und erstem Teilgebiet des zweiten Gebiets mit
Inseln durchsetzt ist, deren Ladungstyp dem Ladungstyp des zweiten
Gebiets entgegengesetzt ist.
-
Gemäß einer zweiten Ausführungsvariante der
Erfindung ist die Dotierung im erste Gebiet größer als die Dotierung im zweiten
Teilgebiet des zweiten Gebiets.
-
Eine Weiterbildung der Halbleiterdiode
sieht vor, dass das erste Gebiet ein n-dotiertes Gebiet ist. Das
zweite Gebiet ist demnach p-dotiert. Im Falle der Zweiteilung des
zweiten Gebiets ist das erste Teilgebiet somit ein p-minus-dotiertes
Teilgebiet und das zweite Teilgebiet ein p-plus-dotiertes Teilgebiet.
Die erste Elektrode ist im Falle der n-Dotierung des ersten Gebiets
eine Kathode, die zweite Elektrode eine Anode.
-
Gemäß einer alternativen Weiterbildung
der Halbleiterdiode gemäß der Erfindung
ist das erste Gebiet ein p-dotiertes Gebiet. Das zweite Gebiet ist demnach
n-dotiert. Im Falle der Zweiteilung des zweiten Gebiets ist das
erste Teilgebiet somit ein n-minus-dotiertes Teilgebiet und das
zweite Teilgebiet ein n-plus-dotiertes Teilgebiet. Die erste Elektrode
ist im Falle der p-Dotierung des ersten Gebiets eine Anode, die
zweite Elektrode eine Kathode. Eine zwischen Gateelektrode und erster
Elektrode angelegte Spannung kann daher mit Gate-Anoden-Spannung uGA bezeichnet werden.
-
Betrachtet man die oben genannte
erste Ausführungsvariante
der Erfindung im Falle eine p-Dotierung des ersten Gebiets, so befindet
sich eine derartige Halbleiterdiode ohne Anlegen einer Gate-Anoden-Spannung
im oben definierten zweiten Zustand, d.h. sie ist in Relation zum
ersten Zustand charakterisiert durch einen hohen Durchlasswiderstand
und eine geringe Speicherladung. Zweckmäßigerweise wird das Dotierungsprofil
und die Ladungsträgerlebensdauer
so eingestellt, dass die Diode in diesem Zustand ein softes Reverse
Recovery Verhalten hat, das Abklingen des Tailstroms also relativ sanft
erfolgt. Durch das Anlegen einer negativen Gate-Anoden-Spannung
wird die Löcherkonzentration
im p-dotierten ersten Gebiet angehoben, die Diode befindet sich
dann im ersten Zustand, d.h. sie hat in Relation zum zweiten Zustand
einen niedrigen Durchlasswiderstand und eine hohe Speicherladung. Die
Umschaltung zwischen den Zuständen
der Diode erfolgt somit durch Einschalten bzw. Abschalten einer
negativen Gate-Anoden-Spannung.
-
Betrachtet man die oben beschriebene
Weiterentwicklung der ersten Ausführungsvariante im Falle einer
p-Dotierung des ersten Gebiets, so ist das zweite Teilgebiet des
zweiten Gebiets im Vergleich zum ersten Teilgebiet hoch n-dotiert.
Dieses hoch n-dotierte zweite Teilgebiet ist mit p-Inseln durchsetzt.
Dies hat den Vorteil, dass beim Übergang
der Halbleiterdiode vom ersten in den zweiten Zustand die Löcher im
niedrig n-dotierten ersten Teilgebiet des zweiten Gebiets schneller
ausgeräumt
werden.
-
Betrachtet man die oben beschriebene
zweite Ausführungsvariante
der Erfindung im Falle einer p-Dotierung des ersten Gebiets, so
ist die p-Dotierung im erste Gebiet größer ist als die n-Dotierung
im zweiten Teilgebiet des zweiten Gebiets. Ohne Anlegen der Gate-Anoden-Spannungen
ist die Halbleiterdiode im oben definierten ersten Zustand, der
im Vergleich zum zweiten Zustand durch einen niedrigen Durchlasswiderstand
und eine hohe Speicherladung charakterisiert ist. Durch das Anlegen
einer positiven Gate-Anoden-Spannung wird die Löcherkonzentration im p-dotierten
ersten Gebiet abgesenkt, die Diode hat dann eine hohen Durchlasswiderstand
und eine geringe Speicherladung, befindet sich somit im zweiten
Zustand.
-
Eine n-Dotierung des ersten Gebiets
führt zu analogen
Betrachtungen, nur die jeweiligen Leitungstypangaben (n bzw. p)
sind auszutauschen.
-
In einer zweckmäßigen technologischen Ausbildung
ist die erfindungsgemäße Halbleiterdiode in
einer planaren Struktur realisiert. In einer besonders vorteilhaften
alternativen Ausgestaltung erfolgt die Realisierung der Diode in
einer Trench-Struktur, d.h. als Trench-Element, oder in einer MESA-Struktur.
-
Das erste und/oder das zweite Gebiet
der Halbleiterdiode gemäß der Erfindung
können
auf Basis von Silicium oder Siliciumcarbid SiC oder Galliumarsenid
GaAs hergestellt sein. Die Isolationsschicht zwischen Gateelektrode
und erstem und/oder zweitem Gebiet kann aus Siliciumoxid bestehen.
-
Gemäß einer Weiterbildung der Erfindung
ist vorgesehen, dass der Halbleiterdiode eine Steuereinrichtung
zum Anlegen einer Spannung zwischen erster Elektrode und Gateelektrode
zugeordnet ist. Eine derartige Steuereinrichtung ermöglicht über die Steuerung
der anliegende Spannung das gesteuerte Umschalten der Halbleiterdiode
zwischen erstem und zweitem Zustand.
-
Gemäß Anspruch 24 beruht die Erfindung bezüglich des
elektronisches Bauteils auf der Überlegung,
ein elektronisches Bauteil mit mindestens einem Chip anzugeben,
der eine Mehrzahl der Halbleiterdioden gemäß der Erfindung als Zellen
umfasst. Dieser Chip wird als Chip erster Art bezeichnet.
-
Gemäß einer vorteilhaften Ausgestaltung des
elektronischen Bauteils gemäß der Erfindung
ist vorgesehen, mindestens ein Chip erster Art und mindestens ein
Chip, der eine Mehrzahl von abschaltbaren Leistungshalbleitern als
Zellen umfasst, in einem Modulgehäuse zu integrieren. Chips mit
einer Mehrzahl von abschaltbaren Leistungshalbleitern werden als
Chips zweiter Art bezeichnet.
-
Bei Bedarf können in dem Modulgehäuse zwei
oder mehrere Chips erster Art parallel geschaltet werden. Alternativ
oder additiv können
in dem Modulgehäuse
auch ein oder mehrere Chips erster Art mit einem oder mehreren Chips
zweiter Art zu einem Einzelschalter und/oder einer Halbbrücke (Phase) und/oder
mehreren Phasen verschaltet werden.
-
Eine vorteilhafte Ausgestaltung des
elektronischen Bauteils mit Modulgehäuse sieht vor, dass jeweils
der Gate-Anschluss jeder Halbleiterdiode der Chips erster Art getrennt
von dem Gate-Anschluss des dieser Diode zugeordneten abschaltbaren
Leistungshalbleiters der Chips zweiter Art aus dem Modulgehäuse geführt und
jeweils mit einer Kontaktierungsstelle versehen ist.
-
Gemäß einer alternativen Ausgestaltung
des elektronischen Bauteils mit Modulgehäuse ist vorgesehen, den Gate-Anschluss
jeder Halbleiterdiode der Chips erster Art und den Gate-Anschluss
des dieser Diode zugeordneten abschaltbaren Leistungshalbleiters
der Chips zweiter Art bereits innerhalb des Modulgehäuses zu
verbinden, so dass es für
den Anwender, d.h. nach außen,
nur eine Kontaktierungsstelle gibt.
-
Eine Weiterbildung sieht vor, dass
in dem elektronischen Bauteil mit Modulgehäuse ein Hilfsemitteranschluss
bzw. ein Hilfskathodenanschluss und/oder ein Hilfsanodenanschluss
bzw. ein Hilfskollektoranschluss für den abschaltbaren Leistungshalbleiter
vorgesehen ist. Vorteilhaft ist dann eine Ausbildung, bei der der
Hilfsemitteranschluss bzw. der Hilfskathodenanschluss des abschaltbaren
Leistungshalbleiters mit dem Hilfsanodenanschluss der diesem abschaltbaren
Leistungshalbleiter zugeordneten Halbleiterdiode verbunden ist.
-
Unter Hilfsanschlüssen werden dabei Anschlüsse verstanden,
bei denen im Gegensatz zu Leistungsanschlüssen nur ein kleiner Steuerstrom fließt.
-
In einer weiteren Ausführungsform
des elektronischen Bauteils mit Modulgehäuse sind zusätzlich zu
dem einen oder den mehreren Chips erster Art und dem einen oder
den mehreren Chips zweiter Art auch die Ansteuerschaltungen oder
Teile der Ansteuerschaltungen für
die Halbleiterdioden der Chips erster Art und/oder die abschaltbaren
Leistungshalbleiter der Chips zweiter Art in das Modulgehäuse integriert.
-
Gemäß Anspruch 33 beruht die Erfindung bezüglich des
Spannungszwischenkreisumrichters auf der Überlegung, einen Spannungszwischenkreisumrichter
anzugeben, der mindestens eine Halbleiterdiode gemäß der Erfindung
und mindestens einen Leistungshalbleiter umfasst. Als Halbleiterdiode
kann dabei jede der beschriebenen Ausführungsvarianten und Weiterbildungen
eingesetzt werden.
-
Der Einsatz der Halbleiterdioden
gemäß der Erfindung
bietet den Vorteil, dass durch Umschalten zwischen erstem und zweiten
Zustand die Vorteile des jeweiligen Zustand entsprechend den unterschiedlichen
Schaltphasen des Spannungszwischenkreisumrichters gezielt ausgenutzt
werden können.
-
In einer Weiterentwicklung des Spannungszwischenkreisumrichters
gemäß der Erfindung
sind die Halbleiterdioden derart verschaltet, dass sie jeweils als
Freilaufdiode einem abschaltbaren Leistungshalbleiter zugeordnet
sind.
-
Diese Kombination bietet den Vorteil,
dass sich dadurch die bei einem Kommutierungsvorgang von der Freilaufdiode
auf den abschaltbaren Leistungshalbleiter auszuräumende Speicherladung und damit
die Schaltverlustenerqie bei entsprechender Ansteuerung der Zustände der
Halbleiterdiode reduzieren lässt.
Dies führt
zu einer verminderten Verlustleistung des Umrichters und ermöglicht damit
geringere Leistungshalbleiter-Flächen
sowie einen geringeren Kühlaufwand.
-
In einer vorteilhaften Ausführungsform
umfasst der Spannungszwischenkreisumrichter mindestens ein Teilsystem
zur Umformung einer Phase des Ausgangswechselstromsystems, das zwei
Halbleiterdioden gemäß der Erfindung
und zwei abschaltbare Leistungshalbleiter umfasst.
-
Bei den abschaltbaren Leistungshalbleitern kann
es sich dabei um MOSFET und/oder IGBT und/oder Bipolartransistoren
und/oder GTO und/oder IGCT handeln.
-
Bei dem erfindungsgemäßen Spannungszwischenkreisumrichter
kann es sich um einen Zweipunktumrichter oder um einen Dreipunktumrichter oder
um einen anderen Mehrpunktumrichter handeln. Die Anzahl der Phasen
ist jeweils beliebig.
-
Eine besonders vorteilhafte Weiterbildung sieht
vor, dass die abschaltbaren Leistungshalbleitern in Reihe geschaltet
sind. In diesem Fall führt
die reduzierte Speicherladung der MIS-gesteuerten Dioden zu einer vereinfachten
Spannungssymmetrierung zwischen den Leistungshalbleitern.
-
Sowohl der abschaltbare Leistungshalbleiter als
auch die zugeordnete Freilaufdiode benötigen in der Regel eine Ansteuerschaltung.
In einer zweckmäßigen Ausgestaltung
des erfindungsgemäßen Spannungszwischenkreisumrichters
sind die Ansteuerfunktionen eines Leistungshalbleiters und der jeweils
zugeordneten Halbleiterdiode in einer gemeinsamen Ansteuerschaltung
integriert. Diese Integration der Ansteuerfunktionen kann für einen
oder für mehrere
abschaltbare Leistungshalbleiter realisiert sein.
-
Ferner kann vorgesehen sein, dass
die gemeinsame Ansteuerschaltung sich durch eine gemeinsame Spannungsversorgung
auszeichnet. Gemäß einer
Weiterbildung kann die gemeinsame Spannungsversorgung durch eine
Wechselspannungsquelle, einen anschließenden Übertrager (Transformator) und
eine anschließende
Gleichrichtung erfolgen.
-
Alternativ oder additiv kann ferner
vorgesehen sein, dass die gemeinsame Ansteuerschaltung sich durch
eine gemeinsame Ansteuersignalübertragung
auszeichnet. Gemäß einer
Weiterbildung kann die gemeinsame Ansteuersignalübertragung durch Optokoppler
und/oder Lichtwellenleiter und/oder Pulsübertrager, d.h. kleine Transformatoren
zur Signalübertragung,
erfolgen.
-
Gemäß Anspruch 44 beruht die Erfindung bezüglich des
Steuerverfahrens für
den erfindungsgemäßen Spannungszwischenkrei sumrichter
auf der Überlequng,
die Ansteuerung der abschaltbaren Leistungshalbleiter und der zugeordneten
erfindungsgemäßen Halbleiterdioden
in ihrer zeitlichen Abfolge aufeinander abzustimmen. Dies bedeutet, dass
die Umschaltung der Halbleiterdiode zwischen erstem und zweitem
Zustand in einer definierten zeitlichen Relation zum Ein- bzw. Ausschalten
des zugeordneten abschaltbaren Leistungshalbleiters steht. Ferner
sind bei mehreren abschaltbaren Leistungshalbleitern und Halbleiterdioden
in einem Spannungszwischenkreisumrichter die Schaltvorgänge aller
Bauteile aufeinander abgestimmt.
-
In einer ersten Ausführungsform
dieses Steuerverfahrens erfolgt ein Umschalten der Halbleiterdioden
zwischen dem ersten und zweiten Zustand im zeitlichen Zusammenhang
mit dem Ausschalten und/oder mit dem Einschalten der zugeordneten
abschaltbaren Leistungshalbleiter.
-
Eine vorteilhafte Weiterbildung dieser
ersten Ausführungsform
des Steuerverfahrens sieht vor, dass
- – in einem
Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter und
einem zweiten abschaltbaren Leistungshalbleiter sowie einer dem
ersten abschaltbaren Leistungshalbleiter zugeordneten ersten Halbleiterdiode
gemäß der Erfindung
und einer dem zweiten abschaltbaren Leistungshalbleiter zugeordneten zweiten
Halbleiterdiode gemäß der Erfindung,
- – bei
dem zunächst
der erste abschaltbare Leistungshalbleiter eingeschaltet, der zweite
abschaltbare Leistungshalbleiter ausgeschaltet, die erste Halbleiterdiode
im ersten Zustand und die zweite Halbleiterdiode im zweiten Zustand
ist,
- – zu
einem ersten Zeitpunkt die erste Halbleiterdiode vom ersten Zustand
in den zweiten Zustand geschaltet wird,
- – zu
einem zweiten Zeitpunkt der erste abschaltbare Leistungshalbleiter
ausgeschaltet wird,
- – zu
einem dritten Zeitpunkt der zweite abschaltbare Leistungshalbleiter
eingeschaltet wird, und
- – zu
einem vierten Zeitpunkt die zweite Halbleiterdiode vom zweiten Zustand
in den ersten Zustand geschaltet wird.
-
Nach Durchführung dieser ersten Ausführungsform
des Steuerverfahrens ist der erste abschaltbare Leistungshalbleiter
somit ausgeschaltet, der zweite abschaltbare Leistungshalbleiter
eingeschaltet, die erste Halbleiterdiode im zweiten Zustand und
die zweite Halbleiterdiode im ersten Zustand.
-
Bei dieser ersten Ausführungsform
des Steuerverfahren kann in der zeitlichen Abfolge der Einzelschritte
der erste Zeitpunkt vor dem zweiten Zeitpunkt oder der zweite Zeitpunkt
vor dem ersten Zeitpunkt liegen.
-
In einer ersten Variante der ersten
Ausführungsform
des Steuerverfahrens kann in der zeitlichen Abfolge der Einzelschritte
der dritte Zeitpunkt vor dem vierten Zeitpunkt oder der vierte Zeitpunkt vor
dem dritten Zeitpunkt liegen. Ferner liegen bei dieser ersten Variante
in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt
und der zweite Zeitpunkt vor dem dritten Zeitpunkt und dem vierten
Zeitpunkt, d.h. der spätere
aus erstem und zweitem Zeitpunkt liegt vor dem früheren aus
dritten und viertem Zeitpunkt. Bei dieser ersten Variante der ersten
Ausführungsform
des Steuerverfahrens ist ein Sperrvermögen der Halbleiterdioden im
ersten Zustand nicht zwingend erforderlich, d.h. diese Variante
des Steuerverfahrens ist auch mit anderen Arten von Halbleiterdioden
durchführbar.
-
In einer zweiten Variante der ersten
Ausführungsform
des Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte
der vierte Zeitpunkt vor dem zweiten Zeitpunkt.
-
In einer zweiten Ausführungsform
des Steuerverfahrens erfolgt ein Umschalten der Halbleiterdioden
zwischen dem ersten und zweiten Zustand im zeitlichen Zusammenhang
mit dem Ausschalten der zugeordneten abschaltbaren Leistungshalbleiter.
Ein Umschalten der Halbleiterdioden ist beim Einschalten der zugeordneten
abschaltbaren Leistungshalbleiter im Falle der zweiten Ausführungsform
nicht erforderlich.
-
Eine vorteilhafte Weiterbildung dieser
zweiten Ausführungsform
des Steuerverfahrens sieht vor, dass
- – in einem
Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter und
einem zweiten abschaltbaren Leistungshalbleiter sowie einer dem
ersten abschaltbaren Leistungshalbleiter zugeordneten ersten Halbleiterdiode
gemäß der Erfindung
und einer dem zweiten abschaltbaren Leistungshalbleiter zugeordneten zweiten
Halbleiterdiode gemäß der Erfindung,
- – bei
dem zunächst
der erste abschaltbare Leistungshalbleiter eingeschaltet, der zweite
abschaltbare Leistungshalbleiter ausgeschaltet, die erste Halbleiterdiode
im ersten Zustand und die zweite Halbleiterdiode im ersten Zustand
ist,
- – zu
einem ersten Zeitpunkt die erste Halbleiterdiode vom ersten Zustand
in den zweiten Zustand geschaltet wird,
- – zu
einem zweiten Zeitpunkt der erste abschaltbare Leistungshalbleiter
ausgeschaltet wird,
- – zu
einem dritten Zeitpunkt der zweite abschaltbare Leistungshalbleiter
eingeschaltet wird, und
- – zu
einem vierten Zeitpunkt die erste Halbleiterdiode vom zweiten Zustand
in den ersten Zustand zurückgeschaltet
wird.
-
Nach Durchführung dieser zweiten Ausführungsform
des Steuerverfahrens ist der erste abschaltbare Leistungshalbleiter
somit ausgeschaltet, der zweite abschaltbare Leistungshalbleiter
eingeschaltet und die erste Halbleiterdiode wie zu Beginn im ersten
Zustand. Die zweite Halbleiterdiode bleibt während des gesamten Steuerverfahrens
unverändert
im ersten Zustand.
-
In einer ersten Variante der zweiten
Ausführungsform
des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzel schritte
der erste Zeitpunkt und der zweite Zeitpunkt vor dem dritten Zeitpunkt und
der dritte Zeitpunkt vor dem vierten Zeitpunkt. Dabei kann in der
zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt vor dem
zweiten Zeitpunkt oder der zweite Zeitpunkt vor dem ersten Zeitpunkt
liegen.
-
In einer zweiten Variante der zweiten
Ausführungsform
des Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte
der erste Zeitpunkt vor dem zweiten Zeitpunkt. Ferner liegt bei
dieser zweiten Variante in der zeitlichen Abfolge der Einzelschritte
der vierte Zeitpunkt vor dem dritten Zeitpunkt. Wenn der erste abschaltbare
Leistungshalbleiter stromführend
ist, ist ferner vorgesehen, dass in der zeitlichen Abfolge der Einzelschritte
der vierte Zeitpunkt vor dem zweiten Zeitpunkt liegt. Bei dieser zweiten
Variante der zweiten Ausführungsform
des Steuerverfahrens ist ein Sperrvermögen der Halbleiterdioden im
zweiten Zustand nicht zwingend erforderlich, d.h. diese Variante
des Steuerverfahrens ist auch mit anderen Arten von Halbleiterdioden
durchführbar.
-
In einer vorteilhaften Weiterbildung
sowohl der ersten wie auch der zweiten Ausführungsform des Steuerverfahrens
ist vorgesehen, dass das an das Umschalten vom ersten abschaltbaren
Leistungshalbleiter auf den zweiten abschaltbaren Leistungshalbleiter
anschließende
Rückumschalten
vom zweiten abschaltbaren Leistungshalbleiter auf den ersten abschaltbaren
Leistungshalbleiter entsprechend dem Umschaltvorgang vom ersten
abschaltbaren Leistungshalbleiter auf den zweiten abschaltbaren
Leistungshalbleiter abläuft.
In der Beschreibung der Einzelschritte muss dann nur jeweils der erste
abschaltbare Leistungshalbleiter durch den zweiten abschaltbaren
Leistungshalbleiter ersetzt werden und umgekehrt sowie die erste
Halbleiterdiode durch die zweite Halbleiterdiode und umgekehrt.
-
Die Erfindung wird im Folgenden unter
anderem anhand von Ausführungsbeispielen
weiter erläutert.
Dabei wird auf die Zeichnungen Bezug genommen. Es zeigen:
-
1 einen
Vergleich der Ladungsträgerverteilung
in einer konventionellen Diode mit der Ladungsträgerverteilung in einem Ausführungsbeispiel der
erfindungsgemäßen Halbleiterdiode,
-
2 ein
konkretes Ausführungsbeispiel
einer als Trench-Element
realisierten erfindungsgemäßen Halbleiterdiode,
-
3 das
Schaltbild eines Auführungsbeispiels
eines Spannungszwischenkreisumrichters mit abschaltbaren Leistungshalbleitern
und Halbleiterdioden gemäß der Erfindung,
-
4 die
Schaltabfolge eines Steuerverfahrens gemäß der ersten Ausführungsform,
-
5 die
Schaltabfolge eines Steuerverfahrens gemäß der zweiten Ausführungsform.
-
1 zeigt
beispielhaft die Ladungsträgerverteilung
n,p im eingeschalteten Zustand bei einer konventionellen PIN-Diode,
d.h. einer Diode mit dem Aufbau: p-Gebiet – intrinsic layer („innere
Schicht", hier n-minus-dotiert) – n-Gebiet,
sowie bei einer erfindungsgemäßen, dreischichtigen
Halbleiterdiode nach der vorstehend beschriebenen ersten Ausführungsvariante
im Falle einer p-Dotierung des ersten Gebiets 6, d.h. mit
einem im Vergleich zur Dotierung des n-plus dotierten Gebiets 8 niedrig
p-dotierten ersten Gebiet 6, im Zustand ohne anliegende
Gate-Anoden-Spannung uGA (uGA = 0 V) und im Zustand einer negativen
Gate-Anoden-Spannung uGA (uGA < 0
V). Das p-dotierte
Gebiet 6 ist dabei das erste Gebiet. Das n-minus-dotierte Gebiet 7 ist
das erste Teilgebiet und das n-plus-dotierte Gebiet 8 ist das zweite Teilgebiet
des zweiten Gebiets 7,8.
-
Dargestellt ist im unteren Bereich
von 1 ein schematischer
Schnitt durch eine Diode 10. Im linken Bereich dieser Schnittzeichnung
der Diode 10 befindet sind das p-dotierte Gebiet 6.
Dieses ist im Falle der hier dargestellten ersten Ausführungsvariante
relativ zum n-plus dotierten Gebiet 8 niedrig dotiert.
An dieses p-dotierte Gebiet 6 grenz ein im Vergleich zu
den anderen Gebieten breites n-minus-dotiertes Gebiet 7 an. „n-minus" besagt, dass dieses Gebiet
relativ zum n-plus dotierten Gebiet 8 niedrig dotiert ist.
Das n-plus-dotierte
Gebiet 8 grenzt rechts an das n-minus-dotierte Gebiet 7 an.
-
Über
diesem schematischen Schnitt durch eine Diode 10 ist in 1 in Form eines x-y-Diagramms
die Ladungsträgerverteilung
n,p dargestellt. Die x-Achse gibt dabei die Position in der darunter schematisch
abgebildeten Diode 10 wieder, an der y-Achse ist die Größe der Ladungsträgerkonzentration
n,p ablesbar.
-
Im x-y-Diagramm sind drei Ladungsträgerverteilungen
dargestellt. Die mit K1 bezeichnete Kurve gibt die Ladungsträgerverteilung
in einer konventionellen PIN-Diode wieder, die mit K2 bezeichnete Kurve
die Ladungsträgerverteilung
in einer erfindungsgemäßen, dreischichtigen,
im ersten Gebiet 6 p-dotierten Halbleiterdiode nach der
ersten Ausführungsvariante
bei keiner anliegenden Gate-Anoden-Spannung uGA (uGA = 0 V) und
die mit K3 bezeichnete Kurve die Ladungsträgerverteilung in derselben
erfindungsgemäßen Halbleiterdiode
bei negativer Gate-Anoden-Spannung uGA (uGA < 0 V). Negative Gate-Anoden-Spannung bedeutet,
dass das Gate der Diode negativ gegenüber der Anode der Diode gepolt
ist.
-
Die erfindungsgemäße Halbleiterdiode hat bei
negativer Gate-Anoden-Spannung
uGA (uGA < 0 V)
im dargestellten Beispiel den gleichen Durchlasswiderstand wie die
konventionelle PIN-Diode (Vergleich der Kurven K1 und K3). Allerdings
liegt die Ladungsträgerkonzentration
n,p der erfindungsgemäßen Halblei terdiode
im gesamten n-minus-Gebiet 7 bei keiner anliegenden Gate-Anoden-Spannung (uGA
= 0 V) deutlich unterhalb der Ladungsträgerkonzentration n,p der konventionellen
Diode im n-minus-Gebiet 7.
Dies zeigt der Vergleich der Kurve K1 mit der Kurve K2 in 1. Damit ist die Speicherladung
in der erfindungsgemäßen Diode
deutlich gegenüber
der Speicherladung der konventionellen PIN-Diode reduziert.
-
1 zeigt
ferner, das sich durch Anlegen der Gate-Anoden-Spannung in der erfindungsgemäßen Diode
nicht nur die Majoritätsladungsträgerkonzentration
im p-Gebiet 6 (nicht dargestellt), sondern auch die Ladungsträgerkonzentration
n,p auf der Anodenseite des n-minus-dotierten Gebiets 7 einstellen lässt. Dies
zeigt der Vergleich der Kurve K2 mit der Kurve K3. Die Anodenseite
des n-minus-dotierten Gebiets 7 ist dabei die an das p-dotierte
Gebiet 6 angrenzende Seite, in 1 die linke Seite des n-minus-dotierten
Gebiets 7. Auf der rechten Seite des n-minus-dotierten
Gebietes 7, d.h. auf der Kathodenseite, ist die Ladungsträgerkonzentration
in beiden Zuständen
der erfindungsgemäßen Diode,
d.h. bei uGA = 0 V und bei uGA < 0
V, im Wesentlichen gleich groß.
Je näher
ein Bereich im n-minus-dotierten Gebiet 7 allerdings an
der linken Seite, d.h. an der Anodenseite, liegt, desto größer ist
der Unterschied in der Ladungsträgerkonzentration
n,p zwischen den beiden Zuständen
der erfindungsgemäßen Diode,
d.h. bei uGA = 0 V und bei uGA < 0
V. Bei uGA < 0
V ist die Ladungsträgerkonzentration
n,p auf der Anodenseite des n-minus-dotierten Gebiets 7 deutlich
größer als
die Ladungsträgerkonzentration
n,p bei uGA = 0 V. Sie ist auf der Anodenseite des n-minus-dotierten Gebiets 7 sogar
deutlich größer als
die Ladungsträgerkonzentration
n,p der konventionellen PIN-Diode.
-
Selbstverständlich sind in anderen Ausführungsbeispielen
der erfindungsgemäßen Halbleiterdiode
mit p-dotiertem ersten Gebiet 6 auch andere Ladungsträgerverteilungen
einstellbar. Charakteristisch ist allerdings immer, dass sich durch
Anlegen einer Gate-Anoden-Spannung die Ladungsträgerkonzentration auf der Anodenseite
des n-minus-dotierten Gebiets 7 einstellen lässt.
-
Durch Einstellen der Gate-Anoden-Spannung
wird daher neben dem primären
Ziel, der Veränderung
der Majoritätsladungsträgerkonzentration
im p-dotierten Gebiet 6, und der damit verbundenen Beeinflussung
der Speicherladung, auch die Ladungsträgerkonzentration im anodenseitigen
Bereich des n-minus-dotierten
Gebiets 7 verändert.
Dadurch wird ebenfalls die Speicherladung der Diode beeinflusst, und
zwar analog zur Beeinflussung im p-dotierten Gebiet, d.h. Reduzierung
der Speicherladung im p-dotierten Gebiet 6 hat auch eine
Reduzierung der Speicherladung im n-minus-dotierten Gebiet 7 zur Folge
und umgekehrt.
-
2 zeigt
einen prinzipiellen Querschnitt durch eine mögliche Ausführungsform einer Zelle einer
erfindungsgemäßen Diode 9.
In der dargestellten Ausführungsform
ist die Diode 9 als Trench-Element realisiert. Die dargestellte
erfindungsgemäße Diode 9 setzt
sich zusammen aus einem p-dotierten Gebiet 6, einem daran
anschließenden
n-minus-dotierten Gebiet 7 und einem auf der dem p-dotierten
Gebiet 6 gegenüberliegenden
Seite des n-minus-dotierten Gebietes 7 angrenzenden n-plus-Gebiet 8.
Ferner gehören
zur Diode die Kathode, die am n-plus-dotierten Gebiet 8 auf
der dem n-minus-dotierten Gebiet 7 gegenüberliegenden
Seite angeordnet ist und sich über
die komplette Seite erstreckt, sowie die Anode, die am p-dotierten
Gebiet 6 auf der dem n-minus-dotierten Gebiet 7 gegenüberliegenden
Seite angeordnet ist. Das p-dotierte Gebiet 6 sowie der
an dem p-dotierten Gebiet angrenzende Teil des n-minus-dotierten Gebiets
haben eine deutlich geringere Fläche als
der restliche Bereich des n-minus-dotierten Gebiets 7 und
das daran angrenzende n-plus-dotierte Gebiet B. Die aufgrund der
reduzierten Fläche
freie Oberfläche
des n-minus-dotierten Gebiets 7 sowie die freien Seiten
des p-dotiertes Gebiets 6 sind vollständig von einer Oxidschicht 4 bedeckt.
Außerhalb der
Oxidschicht 4 ist im Bereich des Übergangs zwischen p- dotiertem Gebiet 6 und
n-minus-dotiertem Gebiet 7 das Gate 5 angeordnet.
Gate 5, Oxidschicht 4 und p-dotiertes Gebiet 6 und
n-minus-dotiertes Gebiet 7 bilden somit einen MOS-Kontakt.
Durch das Anlegen einer Spannung zwischen Gate 5 und Anode 2 lässt sich
die Ladungsträgerkonzentration
im p-dotiertem Gebiet 6 beeinflussen. Damit können verschiedene
Zustände
der Halbleiterdiode 9 eingestellt werden. Die dargestellte
Halbleiterdiode ist somit eine MOS-gesteuerte Diode.
-
Als Halbleitermaterial kann für alle Gebiete Silicium
verwendet werden, die Oxidschicht besteht dann aus Siliciumoxid.
Anode 2, Kathode 3 und Gate 5 bestehen
aus Metall.
-
3 zeigt
den Schaltplan eines Spannungszwischenkreisumrichters, hier als
Halbbrücke, mit
abschaltbaren Leistungshalbleitern und Halbleiterdioden gemäß der Erfindung.
Der Schaltplan enthält
zwei abschaltbare Leistungshalbleiter, die mit T1 und T2 bezeichnet
sind, sowie zwei Halbleiterdioden, bezeichnet mit D1 und D2.
-
4 und 5 zeigen beispielhaft eine mögliche Ausführungsform
für ein
Steuerverfahren für
den in 3 als Schaltplan
dargestellten Spannungszwischenkreisumrichter. Angegeben sind als einzelnen
Bauelemente des Spannungszwischenkreisumrichters die Halbleiterdioden
D1 und D2 sowie die abschaltbaren Leistungshalbleiter T1 und T2. D1
ist die T1 zugeordnete Freilaufdiode, D2 die T2 zugeordnete Freilaufdiode.
Für jedes
dieser Bauteile D1, T1, D2, T2 sind jeweils die zwei Zustände angegeben,
zwischen denen im Laufe des Steuerverfahrens hin- und hergeschaltet
wird. Im Falle der Dioden D1 und D2 sind dies die Zustände Z1 und
Z2. Mit Z1 ist dabei der Zustand der Halbleiterdiode mit geringem
Durchlasswiderstand und hohe Speicherladung bezeichnet, mit Z2 der
Zustand der Halbleiterdiode mit hohem Durchlasswiderstand und geringe
Speicherladung. Die Halbleiterdioden D1 und D2 besitzen in beiden
Zuständen
Sperrvermögen.
Die beiden abschaltbaren Leistungshalbleiter T1 und T2 können ein-
und ausgeschaltet sein. Der eingeschaltete Zustand ist jeweils mit „ein", der ausgeschaltete
Zustand mit „aus" bezeichnet.
-
Nach rechts ist für die Bauelemente D1, T1, D2,
T2 der jeweilige Schaltzustand im zeitlichen Ablauf durch entsprechende
Linienführung
dargestellt. Dabei ist in der mit P1 bezeichneten Schaltphase das Steuerverfahren
beim Umschalten von T1 auf T2 dargestellt und in der mit P2 bezeichneten
Schaltphase das Steuerverfahren beim Umschalten von T2 auf T1. Die
Umschaltzeitpunkte bei den einzelnen Bauteilen sind in der Schaltphase
P1, d.h. beim Umschalten von T1 auf T2, in 4 mit t1, t2, t3 und t4 bezeichnet, in 5 mit s1, s2, s3 und s4.
Das Steuerverfahren in der mit P2 bezeichneten Schaltphase, d.h.
beim Umschalten von T2 auf T1, läuft
sowohl in 4 als auch
in 5 entsprechend dem
Umschaltvorgang von T1 auf T2 (Phase P1) ab. Lediglich die Schaltzustände der
einzelnen Bauelementen D1 und D2 sowie T1 und T2 sind gegeneinander
vertauschten, d.h. die Schaltzustände von D1 in der Phase P2
entsprechen im zeitlichen Ablauf den Schaltzuständen von D2 in Phase P1 und
umgekehrt. Analog entsprechen die Schaltzustände von T1 in Phase P2 in ihrem
zeitlichen Ablauf den Schaltzuständen
von T2 in Phase P1 und umgekehrt.
-
Das in 4 dargestellte
Steuerverfahren illustriert das bereits als erste Ausführungsform
beschriebene Steuerverfahren. Dabei ist vorgesehen, dass das Umschalten
der Halbleiterdioden D1, D2 zwischen dem ersten Zustand Z1 und zweiten
Zustand Z2 im zeitlichen Zusammenhang mit dem Ausschalten und mit
dem Einschalten der zugeordneten abschaltbaren Leistungshalbleiter
T1, T2 erfolgt.
-
Die in 4 dargestellten
Einzelschritte in Phase P1 sehen folgendermaßen aus:
- (1)
Zeitpunkt t1: D1 wird von Zustand Z1 in Zustand Z2 geschaltet;
- (2) Zeitpunkt t2: T1 wird ausgeschaltet;
- (3) Zeitpunkt t3: T2 wird eingeschaltet;
- (4) Zeitpunkt t4: D2 wird von Zustand Z2 in Zustand Z1 geschaltet.
-
Gemäß der bereits beschriebenen
ersten Variante der ersten Ausführungsform
des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzelschritte die
beiden Zeitpunkte t1 und t2 vor den Zeitpunkten t3 und t4. Der Zeitpunkt
t2 kann dagegen vor oder nach dem Zeitpunkt t1 liegen. Außerdem kann
in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt t3 vor
oder nach dem Zeitpunkt t4 liegen. In der Darstellung in 4 gilt konkret für ein Beispiel
der ersten Ausführungsform
t1 < t2 < t3 < t4, d.h. t1 liegt
vor t2, t2 liegt vor t3 und t3 liegt vor t4.
-
In der beschriebenen zweiten Variante
der ersten Ausführungsform
des Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte
der Zeitpunkt t4 vor dem Zeitpunkt t2. Der Zeitpunkt t2 kann dagegen
auch hier vor oder nach dem Zeitpunkt t1 liegen.
-
Das in 5 dargestellte
Steuerverfahren illustriert das bereits als zweite Ausführungsform
beschriebene Steuerverfahren. Dabei ist vorgesehen, dass der Zeitpunkt
der Umschaltung jeder der Halbleiterdiode D1 und D2 zwischen Zustand
Z1 und Zustand Z2 in einem definierten zeitlichen Zusammenhang mit
dem Ausschalten des zugeordneten abschaltbaren Leistungshalbleiters
T1 bzw. T2 steht. Beim Einschalten des abschaltbaren Leistungshalbleiters
T1 bzw. T2 erfolgt dagegen keine Umschaltung der zugeordneten Halbleiterdiode
D1 bzw. D2.
-
Die in 5 dargestellten
Einzelschritte in Phase P1 sehen folgendermaßen aus:
- (1)
Zeitpunkt s1: D1 wird von Zustand Z1 in Zustand Z2 geschaltet;
- (2) Zeitpunkt s2: T1 wird ausgeschaltet;
- (3) Zeitpunkt s3: T2 wird eingeschaltet;
- (4) Zeitpunkt s4: D1 wird von Zustand Z2 in Zustand Z1 geschaltet
und befindet sich somit wieder im Ausgangszustand.
-
D1 wurde somit im definierten zeitlichen
Zusammenhang mit dem Ausschalten von T1 zweimal geschaltet, die
T2 zugeordnete Freilaufdiode D2 wurde dagegen im zeitlichen Zusammenhang
mit dem Einschalten von T2 nicht geschaltet, sie befindet sich während der
gesamten Phase P1 im Zustand Z1.
-
Bei der bereits beschriebenen ersten
Variante der zweiten Ausführungsform
des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzelschritte die
beiden Zeitpunkte s1 und s2 vor den Zeitpunkten s3 und s4. Der Zeitpunkt
s2 kann dagegen vor oder nach dem Zeitpunkt s1 liegen. Außerdem muss
in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt s3 vor
dem Zeitpunkt s4 liegen. In der Darstellung in 5 gilt konkret für ein Beispiel der zweiten
Ausführungsform
s1 < s2 < s3 < s4, d.h. s1 liegt
vor s2, s2 liegt vor s3 und s3 liegt vor s4.
-
Gemäß der bereits beschriebenen
zweiten Variante der zweiten Ausführungsform des Steuerverfahrens
liegt in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt
s4 vor dem Zeitpunkt s3 und der Zeitpunkt s1 vor dem Zeitpunkt s2.
Der Zeitpunkt s4 muss vor dem Zeitpunkt s2 liegen, wenn T1 stromführend ist.