DE10297300T5 - Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip - Google Patents

Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip Download PDF

Info

Publication number
DE10297300T5
DE10297300T5 DE10297300T DE10297300T DE10297300T5 DE 10297300 T5 DE10297300 T5 DE 10297300T5 DE 10297300 T DE10297300 T DE 10297300T DE 10297300 T DE10297300 T DE 10297300T DE 10297300 T5 DE10297300 T5 DE 10297300T5
Authority
DE
Germany
Prior art keywords
component
layer
connection
chip
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10297300T
Other languages
English (en)
Other versions
DE10297300B4 (de
Inventor
Mark Pavier
Tim Sammon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE10297300T5 publication Critical patent/DE10297300T5/de
Application granted granted Critical
Publication of DE10297300B4 publication Critical patent/DE10297300B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Integrierte Flip-Chip-Struktur mit einem einzigen Chip aus Silizium, der eine obere, Grenzschichten aufnehmende Oberfläche aufweist; mit ersten und zweiten Halbleiterbauteilen, die jeweils einen jeweiligen Satz von Grenzschichtmustern und einen jeweiligen Satz von Anschluss-Metallisierungen aufweisen; wobei der erste und zweite Satz von Grenzschichtmustern in jeweiligen und mit seitlichem Abstand angeordneten Bereichen der oberen, die Grenzschichten aufnehmenden Oberfläche ausgebildet sind; wobei die jeweiligen Sätze von Anschluss-Metallisierungen für das erste und zweite Bauteil mit seitlichem Abstand voneinander angeordnet sind und über der die Grenzschichten aufnehmenden Oberfläche angeordnet sind, wobei ein Zugang an alle die Anschluss-Metallisierungen von einer Seite der Flip-Chip-Struktur erreicht werden kann.

Description

  • Verwandte Anmeldung
  • Diese Anmeldung beansprucht die Priorität der provisorischen US-Anmeldung Nr. 60/326667 vom 3. Oktober 2001.
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf Halbleiterbauteile und insbesondere auf einen einzelnen Halbleiterchip, der mehrere und miteinander verbundene Halbleiterbauteile aufweist.
  • Hintergrund der Erfindung
  • Vielfältige Schaltungen, die mehrfache Halbleiterchips erfordern, sind gut bekannt, wie z. B. Gleichspannungs-/Gleichspannungs-Wandler, Halbbrückenanordnungen und dergleichen. Die einzelnen Halbleiterbauteile für diese Schaltungen, die MOSFET's, bipolare Transistoren, Dioden und dergleichen einschließen können, können in einer Flip-Chip-Konfiguration zur Befestigung und wechselseitigen Verbindung auf einer gedruckten Leiterplatte mit anderen Schaltungsbauteilen ausgebildet sein. Flip-Chip-Bauteile sind in der anhängigen US-Patentanmeldung Nr. 09/780,080 vom 9. Februar 2001 mit dem Titel "Vertical Conduction Flip-Chip Device with Bump Contacts on a Single Surface" auf den Namen von Naresh Thapar (IR-1696) gezeigt, deren Offenbarung durch diese Bezugnahme hier mit aufgenommen wird. Die Notwendigkeit einer getrennten Befestigung der Bauteile auf einer Trägeroberfläche erfordert seitlichen Raum oder Fläche auf der Leiterplatte. Es würde wünschenswert sein, diese Bauteile so herzustellen, dass sie den kleinstmöglichen "Fußabdruck" oder Raumbedarf auf der Trägerplatte haben.
  • Gemäß der vorliegenden Erfindung werden mehrere Halbleiter-Flip-Chip-Bauteile in einem einzigen gemeinsamen Halbleiterplättchen ausgebildet und mit seitlichem Abstand voneinander in dem einzelnen Chip angeordnet und physikalisch voneinander durch einen Isoliergraben isoliert, der in der Oberfläche des Chips gebildet ist. Kugelförmige Verbinder oder andere Kontakte werden dann nach Wunsch auf der oberen Oberfläche des Chips (der Oberfläche, die den Isoliergraben aufnimmt) gebildet, und die Kugeln oder Kontakte werden auf gemeinsamen Anschlüssen der Bauteile gruppiert, um die gewünschte Verbindung der Bauteil-Anschlüsse miteinander entweder innerhalb des Chips oder auf der Befestigungsoberfläche zu ermöglichen, die den Chip aufnimmt, um die gewünschten Schaltungen zu bilden, wenn sie befestigt sind. Die Bauteile und Schaltungen haben dann einen verringerten Raumbedarf auf der Trägerplatte, und der integrierte Flip-Chip hat niedrigere Kosten als getrennte mehrere Flip-Chip-Bauteile.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Schaltbild einer typischen synchronen Abwärtswandler-Schaltung, in der die Halbleiterbauteile gemäß der Erfindung eingesetzt werden können.
  • 2 ist ein Querschnitt eines monolithischen Chips, der die Halbleiterbauteile nach 1 enthält.
  • 3 ist eine vergrößerte Ansicht einer der MOSFET-Zellen der Bauteile nach 2.
  • 4 ist eine Draufsicht auf den Chip nach 2, bei dem gemeinsame kugelförmige Anschlüsse für eine vereinfachte Verbindung mit einer Trägeroberfläche gruppiert sind.
  • 5 zeigt die untere Oberfläche des Bauteils nach 2, die mit einem Muster für eine verbesserte Kühlung versehen ist und eine eine hohe thermische Emissivität aufweisende Beschichtung aufweist.
  • 6 und 7 zeigen zweite bzw. dritte Ausführungsformen der Auslegung der Lötkugeln des Bauteils nach 4.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Eine Schaltung, die gemäß der Erfindung realisiert werden kann, ist ein Gleichspannungs-/Gleichspannungs-Wandler, wie er in 1 gezeigt ist. Es können auch andere Schaltungen realisiert werden, wie dies für den Fachmann ersichtlich ist. Die Schaltung nach 1, die üblicherweise als ein synchroner Abwärtswandler bezeichnet wird, umfasst zwei Gleichspannungs-Eingangsanschlüsse 10 und 11, einen MOSFET 12, der häufig als ein Steuer-MOSFET bezeichnet wird, einen zweiten MOSFET 13, der häufig als synchroner MOSFET bezeichnet wird und so betrieben wird, dass er als eine Diode wirkt, eine Induktivität 14, eine integrierte Steuerschaltung oder IC 15 und zwei Gleichspannungs-Ausgangsanschlüsse 16 und 17. Die IC 15 wird so betrieben, dass sie den MOSFET 12 mit einem Tastverhältnis ein- und ausschaltet, das so gewählt und gesteuert wird, dass eine feste Ausgangsspannung an den Anschlüssen 16 und 17 aufrecht erhalten wird. Der synchrone MOSFET 13 wird eingeschaltet, wenn der Steuer-MOSFET 12 abgeschaltet ist, um einen Strompfad durch die Induktivität 14 zu schaffen, wenn der MOSFET 12 abgeschaltet ist.
  • Die Bauteile 12 und 13 werden immer als getrennte Bauteile realisiert, und manchmal als Flip-Chip-Bauteile. Wenn sie Flip-Chip-Bauteile sind, haben sie üblicherweise kugelförmige Kontakte für die Source-, Drain- und Gate-Anschlüsse S1, D1 bzw. G1 des MOSET 12 und für die Source-, Drain- und Gate-Anschlüsse S2, D2 bzw. G2 des MOSFET 13 gemäß 1. Die Kontaktkugeln können durch planare Kontakte ersetzt werden, wenn dies erwünscht ist.
  • Gemäß der Erfindung werden die MOSFET's 12 und 13 in einer monolithischen Flip-Chip-Struktur realisiert, wie dies in den 2, 3 und 4 gezeigt ist. Es sei bemerkt, dass andere ähnliche Schaltungen, wie z. B. Halbbrücken, und Schaltungen, die andere Teile als nur MOSFET's einschließen, wie beispielsweise Dioden, ebenfalls gemäß der Erfindung realisiert werden können.
  • In 2 ist ein monolithischer Silizium-Chip 30 mit einem einen hohen spezifischen Widerstand aufweisenden P–-Substrat gezeigt, auf dem eine epitaxial aufgewachsene Silizium-N+-Schicht 32 aufgewachsen ist. Das Substrat 31 kann auch ein Isoliersubstrat von irgendeiner gewünschten Art sein. Weiterhin würde, wenn das Substrat 31 Silizium ist, N–-Silizium für P-Kanal-BauteiIe gewählt.
  • Noch in der Halbleiterscheibenform wird eine Vielzahl von identischen monolithischen Chips oder Plättchen gleichzeitig geformt. So wird eine Vielzahl von Basisteilen vom P-Typ in die Oberseite des Substrates eindiffundiert, und N+-Source-Bereiche 34 werden in die P-Basisteile 33 eindiffundiert. Eine Vielzahl von mit Abstand voneinander eingeordneten Gate-Gräben 41 wird dann in jeden der P-Bereiche 33 eingeätzt, wie dies in 3 für eine der "Zellen" nach 2 gezeigt ist. Ein Oxid wird im Inneren des Grabens 41 zum Aufwachsen gebracht, um einen vertikalen Gateoxid-Bereich und einen unteren Oxid-Bereich zu bilden. Jeder der Gräben wird dann mit einem leitenden Polysilizuium-Gate-Körper 42 gefüllt. Die Gate-Körperbereiche 42 in jedem der Bauteile 12 und 13 sind getrennt miteinander verbunden, wodurch isolierte Gate-Anschlüsse G1 bzw. G2 gebildet werden (2).
  • Kontaktgräben 45 werden dann gemäß 2 gebildet, und leitende Elektroden 50 und 51 werden in den Gräben 45 und oberhalb des Siliziums gebildet, wodurch die Sourcen 34 und die Basen 33 innerhalb der Kontaktgräben 45 verbunden werden. Es sei bemerkt, dass ein Isolieroxid ebenfalls vorgesehen ist, wie dies weiter unten beschrieben wird, um die zwei Bauteile voneinander zu trennen. Weiterhin sind N+-Kontakt-Bereiche 61 und 62 vorgesehen, die Drain-Kontakte 63 und 64 aufnehmen.
  • Um das monolithische Bauteil fertigzustellen und gemäß der Erfindung wird ein tiefer Isoliergraben 70 um den MOSFET 13 herum gebildet und mit Oxid 60 gefüllt. Es sei bemerkt, dass der Graben auch um den MOSFET 12 herum gebildet werden könnte. Kontaktkugeln können dann auf der Bauteiloberfläche gebildet werden, wie dies in den 2, 4 und 5 gezeigt ist, in denen mit Abstand angeordnete Kugeln S1 und S2 auf den Source-Kontakten 50 und 51 gebildet werden; Drain-Kontakte D1 und D2 werden auf den Drain-Kontakten 63 bzw. 64 gebildet, und Gate-Kugeln G1 und G2 sind mit den Bauteil-Gates in der gewünschten Weise verbunden.
  • Gemäß der Erfindung ist der Kontakt 51 sowohl mit dem Source-Bereich 34 (Kugeln S1) des Bauteils 12 und mit dem Drain-Bereich 61 (Kugeln D2) des MOSFET 13 verbunden, wodurch der Source-Anschluss des Bauteils 12 mit dem Drain-Anschluss des Bauteils 13 verbunden wird.
  • Die Kugeln S1 und D2 können miteinander durch Leiterbahnen auf der das Bauteil aufnehmenden Leiterplatte verbunden werden. Alternativ könnte man eine Metallschicht auf dem Silizium abscheiden, um die Source- und Drain-Bereiche S1 und D2 miteinander zu verbinden. Diese Metallisierung würde den Isoliergraben-Bereich beim Verlauf von S1 zu D2 überbrücken und müsste eine geeignete Isolation gegenüber dem Drain-Bereich D1 haben.
  • Somit wird eine monolithische Flip-Chip-Anordnung geschaffen, die die MOSFET's 12 und 13 enthält. Es sei bemerkt, dass andere Bauteile realisiert werden könnten. Beispielsweise könnten die MOSFET's 12 und 13 planare Bauteile oder ein planares und ein Grabenbauteil sein, und das Bauteil nach den 2, 3 und 4 könnte auch als eine integrierte Halbbrückenschaltung gebildet sein. Eine Grenzschichtisolation könnte ebenfalls verwendet werden.
  • 5 zeigt ein weiteres Merkmal der Erfindung, bei der die obere freie Oberfläche des monolithischen Chips nach den 2 und 4 eine neuartige Kühlkörper- Struktur aufweisen kann (die für irgendeine Flip-Chip-Struktur verwendet werden kann), bei der eine Kupferschicht 71, die als Kühlkörper wirken kann, an der Oberfläche 70 durch Klemmen, durch Kleben oder durch Abscheiden angebracht werden kann und mit einem derartigen Muster versehen ist, dass sie mehrere mit Abstand angeordnete parallele Schlitze darin aufweist. Auf dem mit einem Muster versehenen Kupfer ist dann eine eine hohe Emissivität aufweisende thermische Schicht 80 ausgebildet, wie z. B. ein schwarzes Oxid, um die Strahlungskühlung des Bauteils zu verbessern. Der in der Mitte liegende Kupferstreifen 85 kann vergrößert werden, um einen großen in der Mitte liegenden Bereich zu bilden, der mit der Aufnahme- und Bestückungs-Ausrüstung zusammenwirkt.
  • Der Kupferkühlkörper 71 kann 100–400 Mikrometer dick sein (auf einem Substrat, das 100–300 Mikrometer dick ist). Das dicke Metall 71 bewirkt daher auch eine Verstärkung des Silizium-Halbleiterplättchens.
  • Das schwarze Oxid kann aus einer Kupferammoniumkarbonatlösung in Kontakt mit dem Kupfer 71 für 30 Sekunden bis 50 Minuten gebildet werden, oder durch Plattieren.
  • 6 zeigt eine alternative Ausführungsform der 4, bei der die Drain-, Source- und Gate-Kontakte alle in der gewünschten Weise durch leitende Bahnen auf dem Trägersubstrat miteinander verbunden sind, wie z. B. einer gedruckten Leiterplatte oder einem anderen Substrat. Die gestrichelten Linien 200 und 201 zeigen Verbindungen der D1- und D2-Kontakte mit dem darunterliegenden Substrat- oder Driftbereich an.
  • In 7 sind die S1-Kontakte mit den D2-Kontakten über eine leitende Brücke 210 verbunden. Es sei bemerkt, dass die Brücke 210 in geeigneter Weise von den Siliziumoberflächen isoliert sein wird.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen beschrieben wurde, sind viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezielle vorliegende Beschreibung beschränkt ist.
  • Zusammenfassung
  • Eine Flip-Chip-Struktur (30) enthält mit seitlichem Abstand voneinander angeordnete Halbleiterbauteile, wie z. B. MOSFET's 12 und 13, in einem gemeinsamen Chip. Ein tiefer Graben (70) isoliert die Bauteile. Kontakte sind mit Source-Drain- und anderen Elektroden verbunden und in der erforderlichen Weise miteinander für eine Schaltungsfunktion entweder innerhalb des Chips oder auf der Trägerplatte verbunden. Kugelkontakte (S1, S2, D1 und D2) sind mit den Elektroden verbunden. Die zu der das Bauteil bildenden Oberfläche des Chips gegenüberliegende Oberfläche weist eine Kupfer- oder andere Metallschicht (71) auf, die mit einem Muster zur Vergrößerung seiner Fläche für einen Wärmeaustausch versehen ist. Die Oberfläche des Kupfers ist mit einem schwarzen Oxid (80) beschichtet, um deren Fähigkeit zur Wärmeabstrahlung zu vergrößern.

Claims (16)

  1. Integrierte Flip-Chip-Struktur mit einem einzigen Chip aus Silizium, der eine obere, Grenzschichten aufnehmende Oberfläche aufweist; mit ersten und zweiten Halbleiterbauteilen, die jeweils einen jeweiligen Satz von Grenzschichtmustern und einen jeweiligen Satz von Anschluss-Metallisierungen aufweisen; wobei der erste und zweite Satz von Grenzschichtmustern in jeweiligen und mit seitlichem Abstand angeordneten Bereichen der oberen, die Grenzschichten aufnehmenden Oberfläche ausgebildet sind; wobei die jeweiligen Sätze von Anschluss-Metallisierungen für das erste und zweite Bauteil mit seitlichem Abstand voneinander angeordnet sind und über der die Grenzschichten aufnehmenden Oberfläche angeordnet sind, wobei ein Zugang an alle die Anschluss-Metallisierungen von einer Seite der Flip-Chip-Struktur erreicht werden kann.
  2. Bauteil nach Anspruch 1, das einen tiefen Isoliergraben einschließt, der sich in die obere, die Grenzschicht aufnehmende Oberfläche erstreckt und den Bereich umschließt, der den einen Satz von Grenzschichtmustern enthält.
  3. Bauteil nach Anspruch 1 oder 2, bei der die ersten und zweiten Halbleiterbauteile MOSFET-Bauteile mit jeweiligen Source-, Drain- und Gate-Anschluss-Metallisierungen sind.
  4. Bauteil nach Anspruch 3, bei dem die Anschluss-Metallisierungen jeweils eine jeweilige Kontaktkugel einschließen.
  5. Bauteil nach Anspruch 1, 2 oder 3, bei dem das Bauteil fünf Anschlussverbinder aufweist, die einen ersten Anschlussverbinder zu der Drain-Anschluss-Metallisierung des ersten Bauteils, einen zweiten Anschlussverbinder, der mit der Source-Anschluss-Metallisierung des zweiten Bauteils verbunden ist, einen dritten Anschlussverbinder, der mit der Source-Anschluss-Metallisierung des ersten Bauteils und mit der Drain-Anschluss-Metallisierung des zweiten Bauteils verbunden ist, und vierte und fünfte Anschlussverbinder umfassen, die mit den Gate-Anschlüssen des ersten bzw. zweiten Bauteils verbunden sind.
  6. Bauteil nach Anspruch 5, bei dem das Bauteil direkt in einer synchronen Abwärtswandler-Schaltung verbindbar ist.
  7. Bauteil nach Anspruch 5, bei dem die Anschlussverbinder mit Abstand voneinander angeordnete metallisierte Muster auf einer Trägerplatte umfassen, die die integrierte Struktur aufnimmt.
  8. Bauteil nach Anspruch 5, bei dem die Oberfläche des Chips, die der die Grenzschichten aufnehmenden oberen Oberfläche gegenüberliegt, eine darauf angeordnete metallisierte Schicht aufweist, wobei die metallisierte Schicht mit einem Muster versehen ist, um Kühlkörperrippen für eine verbesserte Kühlung des Chips zu bilden, wenn die die Grenzschicht aufnehmende Oberfläche des Chips auf der Trägerplatte befestigt ist.
  9. Bauteil nach Anspruch 5, bei dem die Oberfläche des Chips, die der oberen, die Grenzschichten aufnehmenden Oberfläche gegenüberliegt, eine darauf ausgebildete metallisierte Schicht und eine eine hohe thermische Emissivität aufweisende Schicht auf der Außenoberfläche der metallisierten Schicht aufweist.
  10. Bauteil nach Anspruch 9, bei dem die eine hohe Emissivität aufweisende Schicht schwarzes Oxid ist.
  11. Flip-Chip-Halbleiterbauteil mit entgegengesetzten ersten und zweiten Oberflächen, wobei die erste Oberfläche Anschlusskontakte zur Verbindung mit einer Trägeroberfläche aufweist, wobei die zweite Oberfläche eine darauf angeordnete metallisierte Schicht aufweist, wobei die metallisierte Schicht mit einem Muster versehen ist, um Kühlkörperrippen für eine verbesserte Kühlung des Chips zu bilden, wenn die die Grenzschichten aufnehmende Oberfläche des Chips auf einer Trägerplatte befestigt ist.
  12. Bauteil nach Anspruch 11, bei dem die metallisierte Schicht Kupfer ist.
  13. Bauteil nach Anspruch 12, das weiterhin eine eine hohe thermische Emissivität aufweisende Schicht auf der Oberfläche der metallisierten Schicht einschließt.
  14. Bauteil nach Anspruch 13, bei dem die eine hohe Emissivität aufweisende Schicht schwarzes Oxid ist.
  15. Flip-Chip-Halbleiterbauteil mit entgegengesetzten ersten und zweiten Oberflächen, wobei die erste Oberfläche Anschlusskontakte zur Verbindung mit einer Trägeroberfläche aufweist, während die zweite Oberfläche eine darauf angeordnete metallisierte Schicht und eine eine hohe thermische Emissivität aufweisende Schicht auf der Oberfläche der metallisierten Schicht aufweist.
  16. Bauteil nach Anspruch 15, bei der die eine hohe Emissivität aufweisende Schicht ein schwarzes Oxid ist.
DE10297300T 2001-10-03 2002-10-02 Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip Expired - Fee Related DE10297300B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US32666701P 2001-10-03 2001-10-03
US60/326667 2001-10-03
US10/260,148 US6894397B2 (en) 2001-10-03 2002-09-27 Plural semiconductor devices in monolithic flip chip
US10/260148 2002-09-27
PCT/US2002/031466 WO2003030258A1 (en) 2001-10-03 2002-10-02 Plural semiconductor devices in monolithic flip chip

Publications (2)

Publication Number Publication Date
DE10297300T5 true DE10297300T5 (de) 2004-11-04
DE10297300B4 DE10297300B4 (de) 2011-09-15

Family

ID=26947756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297300T Expired - Fee Related DE10297300B4 (de) 2001-10-03 2002-10-02 Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip

Country Status (6)

Country Link
US (1) US6894397B2 (de)
JP (1) JP4663981B2 (de)
CN (1) CN100365807C (de)
DE (1) DE10297300B4 (de)
TW (1) TWI223881B (de)
WO (1) WO2003030258A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459750B2 (en) * 2002-12-10 2008-12-02 Nxp B.V. Integrated half-bridge power circuit
US6989572B2 (en) * 2003-07-09 2006-01-24 Semiconductor Components Industries, L.L.C. Symmetrical high frequency SCR structure
KR100712837B1 (ko) * 2004-04-29 2007-05-02 엘지전자 주식회사 히트 싱크 및 그 표면처리방법
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
TWI275342B (en) * 2005-07-29 2007-03-01 Delta Electronics Inc Method for increasing heat-dissipating efficiency of a heat-dissipating device and the structure thereof
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
JP5985393B2 (ja) * 2009-08-04 2016-09-06 ジーエーエヌ システムズ インコーポレイテッド アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9306056B2 (en) * 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
CN102893392B (zh) * 2010-04-13 2015-08-05 Gan***公司 采用孤岛拓扑结构的高密度氮化镓器件
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US9012990B2 (en) * 2012-10-17 2015-04-21 International Rectifier Corporation Surface mountable power components
EP2871673A1 (de) 2013-11-06 2015-05-13 Nxp B.V. Halbleiterbauelement
EP2871672B1 (de) 2013-11-06 2018-09-26 Nxp B.V. Halbleiterbauelement
KR102163725B1 (ko) 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
EP2887387A1 (de) * 2013-12-20 2015-06-24 Nxp B.V. Halbleitervorrichtung und zugehöriges Verfahren
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
KR101607259B1 (ko) 2014-12-23 2016-03-29 전자부품연구원 수동소자 및 그 제조방법
EP3761357A1 (de) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Halbleiterbauelement
CN116960078B (zh) * 2023-09-21 2024-06-21 荣耀终端有限公司 芯片及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34158A (en) * 1862-01-14 Improvement in machines for filling wagon-ruts on highways
US4631570A (en) * 1984-07-03 1986-12-23 Motorola, Inc. Integrated circuit having buried oxide isolation and low resistivity substrate for power supply interconnection
US4970579A (en) * 1988-09-21 1990-11-13 International Business Machines Corp. Integrated circuit package with improved cooling means
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US5629835A (en) 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5578841A (en) 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
US5729052A (en) 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US6075279A (en) * 1996-06-26 2000-06-13 Sanyo Electric Co., Ltd. Semiconductor device
US5990552A (en) * 1997-02-07 1999-11-23 Intel Corporation Apparatus for attaching a heat sink to the back side of a flip chip package
US6215290B1 (en) * 1999-11-15 2001-04-10 Semtech Corporation Multi-phase and multi-module power supplies with balanced current between phases and modules
KR100699552B1 (ko) * 2000-02-10 2007-03-26 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스

Also Published As

Publication number Publication date
DE10297300B4 (de) 2011-09-15
US20030062622A1 (en) 2003-04-03
US6894397B2 (en) 2005-05-17
CN100365807C (zh) 2008-01-30
JP2005505924A (ja) 2005-02-24
JP4663981B2 (ja) 2011-04-06
WO2003030258A1 (en) 2003-04-10
CN1565057A (zh) 2005-01-12
TWI223881B (en) 2004-11-11

Similar Documents

Publication Publication Date Title
DE10297300B4 (de) Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
US7265448B2 (en) Interconnect structure for power transistors
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE10392312T5 (de) Multichipmodul mit einem Substrat, das eine Gruppierung von Verbindungsanordnungen aufweist
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102017105330A1 (de) Die-Einbettung
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE112020003763T5 (de) Halbleiterbauteil
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE112015003327T5 (de) Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE19517975A1 (de) Polysilizium-Feldringstruktur für Leistungs-IC's
DE102011052471B4 (de) Integrierte Schaltung mit Verbindungsebenen
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE2852402C2 (de) Lateralhalbleiterbauelement für integrierte Halbleiterschaltungen
DE10196942B4 (de) Halbleiter-Leistungsmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10297300

Country of ref document: DE

Date of ref document: 20041104

Kind code of ref document: P

8128 New person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111216

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee