Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit einer oder mehreren redundanten Speicherlinien, vorliegend auch Speicherleitungen bezeichnet, für Reparaturzwecke durch Ersetzen einer defekten Linie bzw. Leitung durch eine redundante Linie sowie auf ein zugehöriges Reparaturverfahren.The invention relates to a semiconductor memory device having one or more redundant memory lines, in the present case also called memory lines, for repair purposes by replacing a defective line or line by a redundant line and to an associated repair method.
Halbleiterspeicherbauelemente, wie beispielsweise dynamische Speicher mit wahlfreiem Zugriff (DRAM), beinhalten eine Mehrzahl von Speicherzellen, die in einem Feld mit Zeilen und Spalten angeordnet sind. Jede Speicherzelle speichert typischerweise ein Bit an Information. Das Feld beinhaltet Zeilensignalleitungen und Spaltensignalleitungen senkrecht zu den Zeilensignalleitungen. Eine Speicherzelle ist jeweils am Schnittpunkt einer Zeilenleitung mit einer Spaltenleitung angeordnet. Ein Zugriff auf die betreffende Speicherzelle wird dadurch bewirkt, dass gleichzeitig diejenige Zeilenleitung und diejenige Spaltenleitung des Feldes adressiert werden, die mit dieser Speicherzelle verbunden sind.Semiconductor memory devices, such as dynamic random access memory (DRAM), include a plurality of memory cells arranged in a field of rows and columns. Each memory cell typically stores one bit of information. The array includes row signal lines and column signal lines perpendicular to the row signal lines. A memory cell is arranged in each case at the intersection of a row line with a column line. An access to the relevant memory cell is effected by simultaneously addressing the row line and the column line of the field which are connected to this memory cell.
Die meisten Anwendungen von Halbleiterspeicherbauelementen erfordern, dass praktisch alle Speicherzellen, Zeilenleitungen und Spaltenleitungen betriebsfähig sind. In der Praxis erfüllen viele, wenn nicht die meisten Haupt-Speicherzellenfelder auf einem gegebenen Wafer nicht diese hundertprozentige Betriebsfähigkeit. Deshalb sehen die meisten Bauelemententwürfe ein relativ kleines, redundantes Feld von Speicherzellen vor, mit denen eine begrenzte Anzahl defekter Zellen ersetzt werden kann.Most applications of semiconductor memory devices require that virtually all memory cells, row wirings, and column wirings be operable. In practice, many, if not most, of the major memory cell arrays on a given wafer do not meet this one-hundred percent operability. Therefore, most device designs provide a relatively small, redundant array of memory cells that can replace a limited number of defective cells.
In einem üblichen Entwurf ist das redundante Feld in redundante Spalten von Speicherzellen konfiguriert, von denen jede mit einer redundanten Spaltenleitung verbunden ist, die Zeilenleitungen des Haupt-Speicherzellenfeldes kreuzt. Jede redundante Spaltenleitung kann daher eine Spalte des Haupt-Speicherzellenfeldes ersetzen, in der eine oder mehrere defekte Zellen vorliegen. Jedes Mal, wenn eine Spalte des Hauptfeldes adressiert wird, vergleicht ein Redundanzsteuerblock die Spaltenadresse mit der defekten Spaltenadresse. Wenn die defekte Spalte adressiert wird, wählt der Redundanzsteuerblock die mit der Adresse der defekten Spalte verknüpfte, redundante Spalte anstelle der defekten Spalte aus. Es ist auch ein Redundanzschema gebräuchlich, bei dem defekte Zeilen durch redundante Zeilen ersetzt werden. Einige Bauelemente weisen redundante Zeilen und redundante Spalten mit einem zugehörigen Schaltungsaufbau auf.In one common design, the redundant array is configured into redundant columns of memory cells, each of which is connected to a redundant column line crossing row lines of the main memory cell array. Each redundant column line can therefore replace a column of the main memory cell array in which one or more defective cells exist. Each time a column of the main field is addressed, a redundancy control block compares the column address with the defective column address. When the defective column is addressed, the redundancy control block selects the redundant column associated with the address of the defective column instead of the defective column. A redundancy scheme is also in use, in which defective rows are replaced by redundant rows. Some devices have redundant rows and redundant columns with associated circuitry.
Bevor ein Redundanzsteuerblock und die mit ihm verknüpften, redundanten Spalten und/oder Zeilen benutzt werden können, muss die Adresse der defekten Leitung in den Steuerblock programmiert werden. Um die Programmierung zu erleichtern, beinhaltet der Redundanzsteuerblock üblicherweise einen Schmelzsicherungsblock. Das Haupt-Speicherzellenfeld wird getestet, während sich das Halbleiterspeicherbauelement in einem Waferzustand befindet, und defekte Zellen werden lokalisiert. Im Fall einer Spaltenersetzung werden dann ein Redundanzsteuerblock und eine redundante Spalte ausgewählt, um eine gegebene defekte Spalte zu ersetzen. Die Adresse der defekten Spalte wird im Redundanzsteuerblock dadurch gesetzt, dass selektiv Schmelzsicherungen im Schmelzsicherungsblock durchtrennt werden, um die betreffende Spaltenadresse zu repräsentieren. Schmelzsicherungen werden üblicherweise mittels eines Laserstrahls programmiert, indem jede zu unterbrechende Schmelzsicherung von ihm physikalisch durchtrennt wird.Before a redundancy control block and its associated redundant columns and / or rows can be used, the defective line address must be programmed into the control block. To facilitate programming, the redundancy control block typically includes a fuse block. The main memory cell array is tested while the semiconductor memory device is in a wafer state, and defective cells are located. In the case of column replacement, a redundancy control block and a redundant column are then selected to replace a given defective column. The address of the defective column is set in the redundancy control block by selectively cutting fuses in the fuse block to represent the respective column address. Fuses are usually programmed by means of a laser beam by physically severing each fuse to be cut.
Wenngleich die meisten Speicherfelddefekte während eines Prüfvorgangs im Waferzustand detektierbar sind, kann es sein, dass einige Defekte erste nach Verkapselung eines Speicherbauelements auftreten oder erstmals ersichtlich sind. Für solche Defekte macht die Fähigkeit einer Reparatur des Speicherfeldes nach Verkapselung den Unterschied zwischen einer verkäuflichen Einheit und einer unbrauchbaren Einheit.While most memory field defects are detectable during a wafer state inspection, some defects may first occur after encapsulation of a memory device or may be apparent for the first time. For such defects, the ability to repair the memory array after encapsulation makes the difference between a salable unit and an unusable unit.
Die Reparierbarkeit von Speicherfelddefekten nach Verkapselung wird als Nachreparaturfähigkeit bezeichnet. Mittels Laser durchtrennbare Schmelzsicherungen besitzen keine Nachreparaturfähigkeit, da das Verkapselungsmaterial verhindert, dass der Laser die Schmelzsicherungen trifft und durchtrennt. Im Gegensatz dazu besitzen Bauelemente, die elektrisch programmierbare Schmelzsicherungsblöcke benutzen, alle eine Nachreparaturfähigkeit. Derartige Schmelzsicherungsblöcke können auch nach der Bauelementverkapselung programmiert werden, wozu an die normalen Packungsverbindungen des Bauelements spezielle Programmierbefehlsignale angelegt werden.The repairability of memory field defects after encapsulation is called post-repair capability. Laser-severable fuses have no post-repair capability because the encapsulant prevents the laser from hitting and severing the fuses. In contrast, devices that use electrically programmable fuse blocks all have a post-repair capability. Such fuse blocks can also be programmed after device encapsulation, by applying special programming command signals to the device's normal packaging connections.
Wenngleich eine Nachreparaturredundanz attraktiv ist, da sie die Korrektur von Defekten erlaubt, die während der Verkapselung auftreten, weist diese Nachreparaturredundanz gewisse Schwierigkeiten auf. So benötigen der Nachreparatur-Redundanzsteuerblock und der zugehörige elektrische Programmierschaltungsaufbau deutlich mehr Schaltkreisfläche als ein Redundanzsteuerblock mit laserdurchtrennbaren Schmelzsicherungen. Dies kann wegen der größeren benötigten Waferfläche dazu führen, dass der Aufwand für die Verwendung von elektrisch statt mittels Laser durchtrennbaren Sicherungen den Nutzen einer Nachreparaturfähigkeit übersteigt.While post-repair redundancy is attractive because it allows the correction of defects that occur during encapsulation, this post-repair redundancy presents some difficulties. Thus, the post-repair redundancy control block and the associated electrical programming circuitry require significantly more circuit area than a redundancy control block with laser-cutable fuses. This may, because of the larger wafer area required, result in the expense of using fuses that can be electrically severed rather than laser-reduced beyond the benefits of a post-repair capability.
In der Patentschrift US 5.699.306 ist ein Halbleiterspeicherbauelement mit einem Satz adressierbarer Haupt-Zeilenspeicherblöcke, die jeweils eine Mehrzahl von Haupt-Zeilenspeicherzellen beinhalten, redundanten Zeilenspeicherblöcken zum Ersetzen defekter Haupt-Zeilenspeicherblöcke und eine Redundanzspeicherleitungs-Steuerschaltung offenbart, die zwei parallele Redundanzadressen-Zwischenspeicherschaltkreise und einen Schaltkreis zur Verhinderung einer überlappenden Auswahl redundanter Adressenblöcke beinhaltet. Ein erster Teil der redundanten Zeilenspeicherblöcke ist nur dem einen, ersten Redundanzadressen-Zwischenspeicherschaltkreis fest zugeordnet, die übrigen redundanten Zeilenspeicherblöcke sind nur dem anderen, zweiten Redundanzadressen-Zwischenspeicherschaltkreis fest zugeordnet. Wenn ein Haupt-Zeilenspeicherblock als defekt erkannt wird, wird über den ersten Redundanzadressen-Zwischenspeicherschaltkreis einer der ihm zugeordneten Redundanzzeilenspeicherblöcke als Ersatz ausgewählt. Wenn dieser redundante Zeilenspeicherblock als defekt erkannt wird, wird die Redundanzspeicherleitungs-Steuerschaltung derart umprogrammiert, dass dieser defekte Redundanzzeilenspeicherblock durch einen der dem zweiten Redundanzadressen-Zwischenspeicherschaltkreis zugeordneten Redundanz zeilenspeicherblöcke ersetzt wird, wobei die Schaltung zur Verhinderung einer überlappenden Redundanzadressenauswahl eine Redundanzadressenkollision verhindert. Wenigstens die dem zweiten Redundanzadressen-Zwischenspeicherschaltkreis zugeordneten Redundanzzeilenspeicherblöcke sind durch elektrische Programmierung und damit auch noch nach einem Verkapseln des Halbleiterspeicherbauelements auswählbar, während für die Auswahl der dem ersten Redundanzadressen-Zwischenspeicherschaltkreis zugeordneten Redundanzzeilenspeicherblöcke laserdurchtrennbare Schmelzsicherungen oder alternativ ebenfalls elektrische Programmierelemente vorgesehen sind.In the patent US 5,699,306 is a one-pack semiconductor memory device addressable main line memory blocks each including a plurality of main line memory cells, redundant line memory blocks for replacing defective main line memory blocks and a redundancy memory line control circuit including two parallel redundancy address latch circuits and a circuit for preventing overlapping selection of redundant address blocks. A first portion of the redundant row storage blocks is dedicated to only the one, first redundancy address latch circuit, the remaining redundant row storage blocks are dedicated to only the other, second redundancy address latch circuit. When a main line memory block is detected to be defective, one of its associated redundancy line memory blocks is selected as the spare via the first redundancy address latch circuit. If this redundant line memory block is detected as defective, the redundancy memory line control circuit is reprogrammed to replace that defective redundancy line memory block with one of the redundancy line memory blocks associated with the second redundancy address latch circuit, the redundancy redundancy address prevention circuit preventing redundancy address collision. At least the redundancy row memory blocks associated with the second redundancy address latch circuit are selectable by electrical programming, and thus after encapsulation of the semiconductor memory device, while laser-cutable fuses or alternatively also electrical programming elements are provided for selecting the redundancy row memory blocks associated with the first redundancy address latch circuit.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterspeicherbauelements und eines zugehörigen Reparaturverfahrens zugrunde, bei denen mit relativ geringem Aufwand eine gewisse Nachreparaturfähigkeit gegeben ist, ohne hierfür übermäßig viel zusätzliche Schaltkreisfläche zu benötigen.The invention is based on the technical problem of providing a semiconductor memory device and an associated repair method, in which a certain post-repair capability is given with relatively little effort, without requiring too much additional circuit area for this purpose.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 1 sowie eines Reparaturverfahrens hierfür mit den Merkmalen des Anspruchs 18.The invention solves this problem by providing a semiconductor memory device having the features of claim 1 and a repair method therefor having the features of claim 18.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous developments of the invention are specified in the subclaims.
Erfindungsgemäß kann in einem Halbleiterspeicherbauelement eine Doppelmodus-Redundanzschaltung vorgesehen sein, welche die Vorteile einer Schmelzsicherungsprogrammierung im Waferzustand, z. B. mittels Laserdurchtrennung, mit den Vorteilen einer Nachreparaturprogrammierung vereint. Diese Schaltung weist eine Mehrzahl von redundanten Speicherleitungen auf, wie zusätzlichen Spalten- oder Zeilenleitungen, jeweils zum Adressieren redundanter Zellen. Jede redundante Speicherleitung ist mit einem zugehörigen Redundanzsteuerblock verknüpft. Die redundanten Steuerblöcke können Laserschmelzsicherungsblöcke enthalten, die eine Programmierung nur vor dem Zusammenbau des Speicherbauelements zu einer Packung erlauben. Mit einem elektrisch programmierbaren Schmelzsicherungsblock ist hingegen auch nach dem Zusammenbau des Speicherbauelements zu einer Packung eine Programmierung möglich. Dementsprechend ermöglicht ein solches Bauelement ein Doppelzyklus-Reparaturverfahren. Bei diesem können Bauelementreparaturen im Waferzustand durchgeführt werden, unter Verwendung der ökonomischeren Laserschmelzsicherungsblöcke. Elektrische Schmelzsicherungsblöcke sind jedoch in einem Nachreparaturmodus verfügbar und auch nach dem Packungsaufbau adressierbar, wenn packungsbezogene Defekte auftreten.According to the invention may be provided in a semiconductor memory device, a dual-mode redundancy circuit, which has the advantages of a fuse programming in the wafer state, for. B. by laser cutting, combined with the advantages of a post-repair programming. This circuit has a plurality of redundant memory lines, such as additional column or row lines, each for addressing redundant cells. Each redundant memory line is linked to an associated redundancy control block. The redundant control blocks may include laser fuse blocks that allow programming only prior to assembly of the memory device into a package. With an electrically programmable fuse block, however, programming is possible even after assembly of the memory device into a package. Accordingly, such a device enables a dual-cycle repair process. In this, device repairs can be performed in the wafer state, using the more economical laser fuse blocks. However, electrical fuse blocks are available in a post-repair mode and are also addressable after packaging when package-related defects occur.
Wenn einige redundante Speicherleitungen der Laserreparatur zugewiesen sind, während einige andere redundante Speicherleitungen einer Nachreparatur zugewiesen sind, und eine redundante Speicherleitung, die einer Nachreparatur zugewiesen ist, selbst defekt ist, wird die Nachreparatur unmöglich. Dies gilt selbst dann, wenn noch betriebsfähige, redundante Laserreparatur-Speicherleitungen unbenutzt sind, da diese Leitungen nicht für die Nachreparatur verwendbar sind.If some redundant memory lines are assigned to the laser repair while some other redundant memory lines are assigned a post-repair, and a redundant memory line assigned to a post-repair is itself defective, the post-repair becomes impossible. This is true even if still operational, redundant laser repair memory lines are unused, since these lines are not suitable for post-repair.
Gemäß der Erfindung enthält daher die Doppelmodus-Redundanzschaltung einen Schaltungsaufbau, mit dem die Wahrscheinlichkeit erhöht ist, dass eine Nachreparatur folgen kann. Allgemein erlaubt dieser Schaltungsaufbau, dass eine Waferzustands-Adressspeichereinheit, wie ein Laserschmelzsicherungsblock, einer redundanten Leitung zugeordnet werden kann. In einer weiteren Konfiguration erlaubt dieser Schaltungsaufbau, dass der gleichen redundanten Leitung eine Nachreparatur-Adressspeichereinheit, wie ein Block mit elektrisch programmierbaren Schmelzsicherungen, zugeordnet werden kann. Ein erfindungsgemäßes Halbleiterspeicherbauelement dieses Typs von Doppelmodus-Redundanz ermöglicht folglich eine zusätzliche Reparaturflexibilität. Beispielsweise kann während eines Prüfvorgangs im Waferzustand per Voreinstellung jede redundante Leitung mit einem Laserschmelzsicherungsblock verknüpft sein. Eine defektfreie redundante Speicherleitung wird dann während des Prüfvorgangs zur Verwendung im Nachreparaturstadium bestimmt. Die redundante Speicherleitung wird der Nachreparatur-Adressspeichereinheit zugeordnet und ist auf diese Weise für den Gebrauch bei der Nachreparatur verfügbar.According to the invention, therefore, the dual-mode redundancy circuit includes circuitry that increases the likelihood that post-repair may follow. In general, this circuitry allows a wafer state address storage unit, such as a laser fuse block, to be associated with a redundant line. In another configuration, this circuitry allows the same redundant line to be associated with a post-repair address storage unit, such as a block of electrically programmable fuses. A semiconductor memory device of this type of dual-mode redundancy according to the invention thus allows additional repair flexibility. For example, during a wafer-state inspection operation, by default, each redundant line may be associated with a laser fuse block. A defect-free redundant memory line is then determined during the test process for use in the post-repair stage. The redundant memory line becomes the post-repair address storage unit and is thus available for use in post-repair.
Ein entsprechendes Reparaturverfahren eignet sich für ein Halbleiterspeicherbauelement mit mehreren redundanten Speicherleitungen, die jeweils mit einer Laserschmelzsicherungs-/Komparatoreinheit verknüpft sind. Haupt-Speicherleitungen und redundante Speicherleitungen werden getestet, um festzustellen, welche Leitungen defekt und welche defektfrei sind. Für jede defekte Haupt-Speicherleitung wird eine defektfreie redundante Speicherleitung bestimmt, und die mit dieser redundanten Speicherleitung verknüpfte Laserschmelzsicherungs-/Komparatoreinheit wird so konfiguriert, dass die defekte Haupt-Speicherleitung durch die redundante Speicherleitung ersetzt wird. Wenn wenigstens eine defektfreie redundante Speicherleitung während dieses Verfahrensschritts ohne Zuweisung bleibt, kann wenigstens eine verbliebene defektfreie redundante Speicherleitung für den Gebrauch im Nachreparaturvorgang bestimmt werden. Die zur Nachreparatur bestimmte, redundante Speicherleitung wird mit einer Nachreparatur-Vergleichseinheit anstelle ihrer zugehörigen Laserschmelzsicherungs-/Komparatoreinheit verknüpft und ist dann für Nachreparaturzwecke verfügbar.A corresponding repair method is suitable for a semiconductor memory component with a plurality of redundant memory lines, which are each linked to a laser fuse / comparator unit. Main memory lines and redundant memory lines are tested to determine which lines are defective and which are defect free. For each defective main memory line, a defect-free redundant memory line is determined, and the laser fuse / comparator unit associated with this redundant memory line is configured to replace the defective main memory line with the redundant memory line. If at least one defect-free redundant memory line remains unassigned during this process step, at least one remaining defect-free redundant memory line may be determined for use in the post-repair process. The post-repair redundant storage line is linked to a post-repair compare unit instead of its associated laser fuse / comparator unit and is then available for post-repair purposes.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:Advantageous embodiments of the invention are illustrated in the drawings and will be described below. Hereby show:
1 ein Blockdiagramm eines Halbleiterspeicherbauelements, 1 a block diagram of a semiconductor memory device,
2 ein Blockdiagramm einer für das Halbleiterspeicherbauelement von 1 verwendbaren, nicht erfindungsgemäßen Doppelmodus-Reparaturschaltung, 2 a block diagram of a for the semiconductor memory device of 1 usable, not according to the invention double-mode repair circuit,
3 ein Blockschaltbild von Redundanzsteuerblöcken der Schaltung von 2, 3 a block diagram of redundancy control blocks of the circuit of 2 .
4, 5 und 6 Schaltbilder für elektrisch programmierbare Schmelzsicherungsblöcke und eines Adressenkomparators der Schaltung von 2, 4 . 5 and 6 Wiring diagrams for electrically programmable fuse blocks and an address comparator of the circuit of 2 .
7 ein Blockdiagramm einer erfindungsgemäßen Doppelmodus-Reparaturschaltung, die Mittel zur Verknüpfung eines elektrischen Schmelzsicherungsblocks mit einer von mehreren redundanten Zellenfeldspalten aufweist, 7 a block diagram of a dual-mode repair circuit according to the invention comprising means for linking an electrical fuse block with one of a plurality of redundant cell array columns,
8 ein Schaltbild für in der Schaltung von 7 verwendbare Redundanzsteuerblöcke, 8th a circuit diagram for in the circuit of 7 usable redundancy control blocks,
9 ein Schaltbild für in der Schaltung von 7 verwendbare Nachreparatur-Steuerblöcke, 9 a circuit diagram for in the circuit of 7 usable post-repair control blocks,
10 ein Kennliniendiagramm für ein dem Nachreparatur-Steuerblock von 9 zugeführtes Anschaltsignal, 10 a characteristic diagram for the post-repair control block of 9 supplied switch-on signal,
11 ein Schaltbild einer weiteren, alternativen Realisierung der Nachreparatur-Steuerblöcke von 7, 11 a circuit diagram of another, alternative realization of the post-repair control blocks of 7 .
12 und 13 ein Blockdiagramm bzw. ein Schaltbild einer weiteren Doppelmodus-Reparaturschaltung mit elektrischen Nachreparatur-Schmelzsicherungsblöcken bzw. eines hierfür verwendbaren Nachreparatur-Steuerblocks, 12 and 13 a block diagram and a circuit diagram of another double-mode repair circuit with electrical post-repair fuse blocks or a post-repair control block usable therefor,
14 ein Blockdiagramm einer weiteren Doppelmodus-Reparaturschaltung mit zwei separaten elektrischen Nachreparatur-Schmelzsicherungsblöcken, von denen jeder mit einer jeweiligen redundanten Speicherleitung verknüpft werden kann, 14 a block diagram of another dual-mode repair circuit with two separate post-repair electric fuse blocks, each of which can be linked to a respective redundant memory line,
15 ein Blockschaltbild einer weiteren Doppelmodus-Reparaturschaltung mit Redundanzsteuerblöcken, die zum Überschreiben eines zuvor fehlgeschlagenen Reparaturversuchs fähig sind, und 15 a block diagram of another dual-mode repair circuit with redundancy control blocks that are capable of overwriting a previously failed repair attempt, and
16 ein Schaltbild eines in der Schaltung von 15 verwendbaren Redundanzsteuerblocks. 16 a circuit diagram of a in the circuit of 15 usable redundancy control block.
1 veranschaulicht im Blockschaltbild ein Halbleiterspeicherbauelement 20, in diesem Fall vom Typ eines synchronen DRAM(SDRAM)-Bauelements. Das Halbleiterspeicherbauelement 20 beinhaltet ein Hauptzellenfeld 30 und ein redundantes Zellenfeld 32 mit redundanten Spalten, wobei beide Felder 30, 32 von einem Zeilen- und Spalten-Schaltungsaufbau unterstützt werden. Der Spalten-Schaltungsaufbau umfasst Abtastverstärker 34 und einen Spaltendecoder 50. Der Spaltendecoder 50 wählt für jede Spaltenadresse CA die eine oder mehreren Spalten- bzw. Bitleitungen aus, über die gelesen bzw. geschrieben wird. Innerhalb des Spaltendecoders 50 legt eine Steuerschaltung 100 für redundante Speicherleitungen in Abhängigkeit von der Spaltenadresse CA und einem Spaltenauswahlfreigabesignal CSLEN fest, ob eine redundante Spalte eine normale bzw. Hauptspalte ersetzt. 1 illustrates in block diagram a semiconductor memory device 20 , in this case the type of a synchronous DRAM (SDRAM) device. The semiconductor memory device 20 includes a main cell array 30 and a redundant cell array 32 with redundant columns, both fields 30 . 32 supported by row and column circuitry. The column circuitry includes sense amplifiers 34 and a column decoder 50 , The column decoder 50 For each column address CA, selects the one or more column or bit lines through which to read and write. Inside the column decoder 50 sets a control circuit 100 for redundant memory lines depending on the column address CA and a column selection enable signal CSLEN, determines whether a redundant column replaces a normal column.
Der Zeilen-Schaltungsaufbau beinhaltet einen Zeilendecoder 40 und einen Zeilenadressmultiplexer 42. Der Zeilendecoder 40 wählt für jede Zeilenadresse RA aus, welche Zeilen- bzw. Wortleitung zu aktivieren ist. Ein Zeilenauswahlfreigabesignal RSLEN zeigt an, wenn die Zeilenadresse RA gültig ist. Wenngleich im Bauelement 20 keine redundanten Zeilenleitungen und kein zugehöriger Schaltungsaufbau gezeigt sind, können diese existieren und sind dann dem redundanten Feld 32 und der Steuerschaltung 100 ähnlich. Es ist anzumerken, dass die Zeilenadresse RA zwei Quellen hat, die über den Multiplexer 42 kanalisiert werden, nämlich externe Zeilenadressen, die über ein Adressregister 80 zugeführt werden, und Wiederauffrisch-Zeilenadressen, die von einem Wiederauffrischzähler 46 unter der Steuerung einer Wiederauffrischsteuereinheit 44 zugeführt werden.The row circuitry includes a row decoder 40 and a row address multiplexer 42 , The row decoder 40 selects for each row address RA which line or word line is to be activated. A row selection enable signal RSLEN indicates when the row address RA is valid. Although in the component 20 no redundant row lines and no associated circuitry are shown, these may exist and are then the redundant field 32 and the control circuit 100 similar. It should be noted that the row address RA has two sources passing through the multiplexer 42 be channeled, namely external Row addresses that have an address register 80 and refresh line addresses received from a refresh counter 46 under the control of a refresh control unit 44 be supplied.
Eingabe und Ausgabe in bzw. aus der Schaltung erfolgt über drei Registersätze. Ein Befehlsregister 70 empfängt Befehlssignale, wie zur Wortleitungsaktivierung, zum Lesen, zum Schreiben, zum Vorladen, zur selbsttätigen Wiederauffrischung, zum Laden eines Modusregisters etc., über einen Befehlsbus CMD von z. B. einer nicht gezeigten externen Speichersteuereinheit. Das Adressregister 80 empfängt Adresssignale ADD[0:m] über einen Adressbus von der Speichersteuereinheit. Ein Dateneingabe-/Datenausgaberegister 90 stellt eine Verbindung zu bidirektionalen Datenleitungen DQ[0:w] her.Input and output to and from the circuit is done via three sets of registers. An instruction register 70 receives command signals such as wordline enable, read, write, precharge, auto refresh, mode register loading, etc., via a command bus CMD of e.g. B. an external memory controller, not shown. The address register 80 receives address signals ADD [0: m] via an address bus from the memory controller. A data input / output register 90 connects to bidirectional data lines DQ [0: w].
Der Befehlsdecoder 60 interpretiert empfangene Befehle und erzeugt geeignete Steuersignale für die anderen Speicherbauelementblöcke. Ein Modusregistersatz (MRS) 62 ist. in der Lage, Bauelementeinstellungen über einen Adressbus ADD zu empfangen, wenn auf dem CMD-Bus ein Befehl zum Laden des Modusregisters empfangen wird. Im allgemeinen wird der MRS zur Definition von SDRAM-Betriebsparametern verwendet, wie Bündeltyp, Bündellänge, Latenz etc. In vorteilhaften Realisierungen besteht eine Funktion des MRS darin, die Schmelzsicherungseinheiten in einer elektrisch programmierbaren Schmelzsicherungsbox auf eine Adresse festzulegen, die vom ADD-Bus zugeführt wird, wenn auf dem CMD-Bus ein spezieller Befehl empfangen wird.The command decoder 60 interprets received commands and generates appropriate control signals for the other memory device blocks. A mode register set (MRS) 62 is. capable of receiving device settings via an address bus ADD when a command to load the mode register is received on the CMD bus. In general, the MRS is used to define SDRAM operating parameters, such as bundle type, burst length, latency, etc. In advantageous implementations, a function of the MRS is to set the fuse units in an electrically programmable fuse box to an address supplied by the ADD bus when a special command is received on the CMD bus.
Wenngleich weiterentwickelte Merkmale in vielen Speicherbauelementen existieren können, für welche die Erfindung anwendbar ist, bezieht sich die vorangegangene Beschreibung auf die grundlegenden Merkmale, die den meisten SDRAM-Bauelementen gemeinsam sind, in denen die Erfindung implementierbar ist. Nachfolgend werden nun diejenigen Merkmale des Bauelements 20 näher erläutert, die spezifisch für die jeweiligen Ausführungsformen sind.Although more sophisticated features may exist in many memory devices for which the invention is applicable, the foregoing description refers to the basic features common to most SDRAM devices in which the invention is implementable. Below are those features of the device 20 explained in more detail, which are specific to the respective embodiments.
2 zeigt im Blockdiagramm eine grundlegende Doppelmodus-Steuerschaltung 100 für redundante Spalten in einer nicht erfindungsgemäßen Realisierung. Diese Steuerschaltung 100 für redundante Spalten beinhaltet eine elektrische Schmelzsicherungsbox 110, einen Adresskomparator 120, einen elektrischen Redundanzsteuerblock 131, Laserredundanzsteuerblöcke 132 bis 13n sowie Auswahlgeneratoren für redundante Spalten 141 bis 14n, kurz RCSL-Generatoren. 2 shows in the block diagram a basic double-mode control circuit 100 for redundant columns in a non-inventive implementation. This control circuit 100 for redundant columns includes an electrical fuse box 110 , an address comparator 120 , an electrical redundancy control block 131 , Laser redundancy control blocks 132 to 13n and selection generators for redundant columns 141 to 14n , short RCSL generators.
Die Steuerschaltung 100 für redundante Spalten steuert den Zugriff auf eine Anzahl n von redundanten Spalten im redundanten Zellenfeld 32 der 1. Statt einer defekten Hauptfeldspalte wird eine der n redundanten Spalten ausgewählt, wenn von einem RCSL-Generator 14i ein zugehöriges Redundanzspaltenauswahlsignal RCSLi, i = 1, ..., n, abgegeben wird. Jeder der RCSL-Generatoren 14i wird in Reaktion auf ein zugehöriges RCSL-Freigabesignal RCSLENi, i = 1, ..., n, von einem jeweiligen Redundanzsteuerblock 13i aktiviert. Jeder RCSL-Generator 14i kann unter Verwendung von zwei seriell verschalteten, nicht gezeigten Invertern implementiert sein.The control circuit 100 for redundant columns controls access to a number n of redundant columns in the redundant cell array 32 of the 1 , Instead of a broken main field column, one of the n redundant columns is selected when from an RCSL generator 14i an associated redundancy column selection signal RCSLi, i = 1, ..., n, is output. Each of the RCSL generators 14i is in response to a corresponding RCSL enable signal RCSLENi, i = 1, ..., n, from a respective redundancy control block 13i activated. Every RCSL generator 14i can be implemented using two serially connected inverters, not shown.
3 zeigt in einem detaillierteren Schaltbild eine mögliche Realisierung für jeden der Laserredundanzsteuerblöcke 132 bis 13n sowie für den elektrischen Redundanzsteuerblock 131. Jeder Laserredundanzsteuerblock 13i weist eine Laserschmelzsicherungsbox und einen Adresskomparator auf, kurz als Laserschmelzsicherungs-/Komparatoreinheit 150 bezeichnet. Ein Laserstrahl kann ausgewählte Schmelzsicherungen in der Laserschmelzsicherungsbox während Reparaturvorgängen im Waferstadium durchtrennen. Danach vergleicht die Laserschmelzsicherungs-/Komparatoreinheit 150 die Spaltenadressen CA mit in der Laserschmelzsicherungsbox gespeicherten Adressen defekter Spalten und gibt ein Signal OUT ab, wenn eine der Spaltenadressen CA mit der gespeicherten Adresse übereinstimmt. Ein NAND-Gatter 152 erzeugt zusammen mit einem seriellen Inverter 154 das Signal RCSLENi in Abhängigkeit von einer UND-Verknüpfung. Wenn sowohl das Signal OUT als auch das Spaltenauswahlfreigabesignal CSLEN vorliegen, liegt auch das Signal RCSLENi vor, so dass die redundante Spalte i ausgewählt wird. Der elektrische Redundanzsteuerblock 133 beinhaltet ein NAND-Gatter 160 mit einem seriellen Inverter 162, um das Signal RCSLEN1 in Abhängigkeit von einer UND-Verknüpfung zu erzeugen. Wenn sowohl ein Signal EN als auch das Signal CSLEN vorliegen, liegt auch das Signal RCSLEN1 vor, so dass die redundante Spalte 1 ausgewählt wird. 3 shows in a more detailed circuit diagram a possible implementation for each of the laser redundancy control blocks 132 to 13n as well as for the electrical redundancy control block 131 , Each laser redundancy control block 13i has a laser fuse box and an address comparator, briefly as a laser fuse / comparator unit 150 designated. A laser beam may sever selected fuses in the laser fuse box during wafer stage repair operations. Thereafter, the laser fuse / comparator unit compares 150 the column addresses CA with addresses of defective columns stored in the laser fuse box and outputs a signal OUT if one of the column addresses CA matches the stored address. A NAND gate 152 generated together with a serial inverter 154 the signal RCSLENi in response to an AND operation. When both the signal OUT and the column selection enable signal CSLEN are present, the signal RCSLENi is also present, so that the redundant column i is selected. The electrical redundancy control block 133 includes a NAND gate 160 with a serial inverter 162 to generate the signal RCSLEN1 in response to an AND operation. If both a signal EN and the signal CSLEN are present, the signal RCSLEN1 is present, so that the redundant column 1 is selected.
Das Signal EN ist ein Ausgangssignal des Adresskomparators 120 und wird abgegeben, wenn das Signal CA mit einem Signal ECA in 2 übereinstimmt. Das Signal ECA ist eine elektrisch gespeicherte Adresse einer defekten Spalte und wird von der elektrischen Schmelzsicherungsbox 110 geliefert. Folglich kann, während die redundanten Spaltenleitungen 2 bis n nur während einer Reparatur im Waferstadium programmiert werden können, die redundante Spaltenleitung 1 jederzeit programmiert werden, z. B. auch während eines Nachreparaturvorgangs.The signal EN is an output signal of the address comparator 120 and is output when the signal CA with a signal ECA in 2 matches. The signal ECA is an electrically stored address of a defective column and is received from the electrical fuse box 110 delivered. Thus, while the redundant column lines 2 through n can only be programmed during a wafer stage repair, the redundant column line 1 may be programmed at any time, e.g. B. also during a post-repair process.
Die 4 und 5 veranschaulichen eine Realisierung für die elektrische Schmelzsicherungsbox 110. Gemäß 4 weist die elektrische Schmelzsicherungsbox 110 eine Mehrzahl elektrischer Schmelzsicherungseinheiten 31a, 31i, mit i = 0, ..., k, mit gepufferten Ausgängen auf. Jede elektrische Schmelzsicherungseinheit hält ein Bit an Daten. Die Schmelzsicherungseinheit 31a hält ein Datenbit OUTa, das nach Pufferung ein Hauptzugriffssignal MA darstellt, das anzeigt, ob die elektrische Schmelzsicherungsbox programmiert worden ist. Die jeweilige Schmelzsicherungseinheit 31i halt das Datenbit OUTi, das nach Pufferung ein elektrisches Spaltenadresssignalbit ECAi darstellt.The 4 and 5 illustrate an implementation for the electrical fuse box 110 , According to 4 has the electrical fuse box 110 a plurality of electrical fuse units 31a . 31i , with i = 0, ..., k, with buffered outputs. each Electric fuse unit holds a bit of data. The fuse unit 31a holds a data bit OUTa which after buffering represents a main access signal MA indicating whether the electrical fuse box has been programmed. The respective fuse unit 31i holds the data bit OUTi, which represents an electrical column address signal bit ECAi after buffering.
Der Modusregistersatz 62 von 1 erzeugt Programmiereingangssignale MRSA, MRSCA0 bis MRSCAk für die elektrische Schmelzsicherungsbox 110 in Abhängigkeit von einem externen Befehl. Jede elektrische Schmelzsicherungseinheit ist so gefertigt, dass sie sich anfänglich in einem ersten Zustand befindet, z. B. ein nicht gesetztes Adressbit repräsentiert. Wenn eine gegebene MRS-Programmiereingabe vorliegt, wird die zugehörige elektrische Schmelzsicherungseinheit in einen zweiten Zustand versetzt, in dem sie z. B. ein gesetztes Adressbit repräsentiert. Um die elektrische Schmelzsicherungsbox 110 zu programmieren, platziert daher der MRS 62 die Adresse der Reparaturspalte auf MRSCA0-k, um diese Adresse zu programmieren, und um das Hauptadressbit zu programmieren, gibt er das Signal MRSA ab.The mode register set 62 from 1 generates programming input signals MRSA, MRSCA0 to MRSCAk for the electrical fuse box 110 depending on an external command. Each electrical fuse unit is made to initially be in a first state, e.g. B. represents an unaddressed address bit. If there is a given MRS programming input, the associated electrical fuse unit is placed in a second state in which it is e.g. B. represents a set address bit. To the electrical fuse box 110 Therefore, the MRS places 62 the address of the repair column on MRSCA0-k to program this address, and to program the main address bit, it outputs the signal MRSA.
5 zeigt in einem detaillierteren Schaltbild eine Realisierung für die jeweilige elektrische Schmelzsicherungseinheit 31i, mit i = a, 0, ..., k. Jede elektrische Schmelzsicherungseinheit 31i beinhaltet eine erste und zweite Schmelzsicherung F1, F2, einen ersten bis fünften NMOS-Transistor N1 bis N5 sowie einen ersten und zweiten PMOS-Transistor P1, P2. Die Drain-Elektroden der NMOS-Transistoren N1 und N2, die Drain-Elektrode des PMOS-Transistors P1 und die Gate-Elektrode des PMOS-Transistors P2 sowie die Gate-Elektrode des NMOS-Transistors N3 sind sämtlich mit einem ersten Knoten 411 verbunden. Die Gate-Elektrode des PMOS-Transistors P1, die Gate-Elektrode des NMOS-Transistors N2, die Drain-Elektroden der NMOS-Transistoren N3 und N4 sowie die Drain-Elektrode des PMOS-Transistors P2 sind sämtlich mit einem zweiten Knoten 412 verbunden. Das am zweiten Knoten anstehende Signal bildet das jeweilige Ausgangssignal OUT. Die Source-Elektroden der NMOS-Transistoren sind geerdet, während die Source-Elektroden der PMOS-Transistoren P1 und P2 über die jeweilige Schmelzsicherung F1 bzw. F2 mit einer Speisespannung VDD verbunden sind. 5 shows in a more detailed diagram a realization of the respective electrical fuse unit 31i , with i = a, 0, ..., k. Each electrical fuse unit 31i includes first and second fuses F1, F2, first to fifth NMOS transistors N1 to N5, and first and second PMOS transistors P1, P2. The drains of the NMOS transistors N1 and N2, the drain of the PMOS transistor P1 and the gate of the PMOS transistor P2, and the gate of the NMOS transistor N3 are all connected to a first node 411 connected. The gate of the PMOS transistor P1, the gate of the NMOS transistor N2, the drains of the NMOS transistors N3 and N4, and the drain of the PMOS transistor P2 are all connected to a second node 412 connected. The signal present at the second node forms the respective output signal OUT. The source electrodes of the NMOS transistors are grounded, while the source electrodes of the PMOS transistors P1 and P2 are connected to a supply voltage VDD via the respective fuse F1 or F2.
Die Schmelzsicherungseinheit 31i wird so gefertigt, dass der Widerstand der Schmelzsicherung F2 höher als derjenige der Schmelzsicherung F1 ist. Dementsprechend wird im Fall, dass beide Schmelzsicherungen intakt sind, der Knoten 412, der das Ausgangssignal OUT liefert, auf einen niedrigen Logikzustand gesteuert, während der Knoten 411 auf einen hohen Logikzustand gesteuert wird, wenn die Schmelzsicherungseinheit angeschaltet ist.The fuse unit 31i is made so that the resistance of the fuse F2 is higher than that of the fuse F1. Accordingly, in the case where both fuses are intact, the node becomes 412 which supplies the output signal OUT, controlled to a low logic state, while the node 411 is controlled to a high logic state when the fuse unit is turned on.
Ein erstes Eingangssignal MRS1, das normalerweise auf niedrigem Logikzustand liegt, wird den Gate-Elektroden der NMOS-Transistoren N1 und N4 zugeführt. Das Eingangssignal MRS1 wird zur Prüfung verwendet, ob die Schmelzsicherung F1 durchtrennt ist oder nicht, wie unten erläutert.A first input signal MRS1, which is normally at a low logic state, is supplied to the gate electrodes of the NMOS transistors N1 and N4. The input signal MRS1 is used to check whether the fuse F1 is cut or not, as explained below.
Ein zweites Eingangssignal MRS2 wird an die Gate-Elektrode des NMOS-Transistors N5 angelegt. Das Eingangssignal MRS2 wird dazu verwendet, die Schmelzsicherung F1 elektrisch zu durchtrennen. Wenn das Eingangssignal MRS2 auf einen hohen Logikpegel gesetzt wird, wird der NMOS-Transistor N5 leitend, was einen transienten Strom verursacht, der über die Schmelzsicherung F1 fließt und groß genug ist, dass diese durchtrennt wird. Nach dem Durchtrennen der Sicherung F1 setzt der Transistor N5 auch das Potential an der Source-Elektrode des Transistors P1 herunter und somit auch am Knoten 411. Mit fallender Spannung am Knoten 411 wird der Transistor P2 leitend geschaltet, während der Transistor N3 sperrend geschaltet wird, was die Spannung am Knoten 412 anhebt. Dies wiederum führt dazu, dass der Transistor N2 leitend geschaltet wird, was die abfallende Spannung am Knoten 411 und die ansteigende Spannung am Knoten 412 wieder verstärkt, bis das Signal OUT auf einen hohen Logikpegel wechselt.A second input signal MRS2 is applied to the gate of the NMOS transistor N5. The input signal MRS2 is used to electrically cut the fuse F1. When the input signal MRS2 is set at a high logic level, the NMOS transistor N5 becomes conductive causing a transient current to flow across the fuse F1 and large enough to be cut. After the cut-off of the fuse F1, the transistor N5 also lowers the potential at the source of the transistor P1 and thus also at the node 411 , With falling voltage at the node 411 the transistor P2 is turned on, while the transistor N3 is turned off, which is the voltage at the node 412 raising. This in turn causes the transistor N2 to be turned on, which is the falling voltage at the node 411 and the rising voltage at the node 412 amplified again until the signal OUT changes to a high logic level.
Nach der Programmierung kann das Eingangssignal MRS1 zur Feststellung verwendet werden, ob die Schmelzsicherung F1 durch das Vorliegen des Eingangssignals MRS2 vollständig durchtrennt wurde. In einem Testmodus wird das Eingangssignal MRS1 kurzzeitig auf einen hohen Logikzustand gebracht, um die Knoten 411 und 412 beide auf einen niedrigen Pegel zu ziehen. Wenn die Schmelzsicherung F1 durchtrennt wurde, nimmt der Knoten 412 wieder einen hohen Zustand an, wenn das Signal MRS1 auf den niedrigen Pegel zurückkehrt. Wenn die Schmelzsicherung F1 nicht durchtrennt wurde, nimmt der Knoten 411 wieder einen hohen Zustand ein, wenn das Signal MRS1 auf einen niedrigen Zustand zurückgeführt wird.After programming, the input signal MRS1 can be used to determine whether the fuse F1 has been completely cut by the presence of the input signal MRS2. In a test mode, the input signal MRS1 is momentarily brought to a high logic state to the nodes 411 and 412 both to a low level. When the fuse F1 has been cut, the node will pick up 412 again a high state when the signal MRS1 returns to the low level. If the fuse F1 has not been cut, the node will pick up 411 returns to a high state when the signal MRS1 is returned to a low state.
Nach der Aktivierung/Deaktivierung des Signals MRS1 wird die reparierte Adressleitung getestet. Wenn der Test nicht erfolgreich verläuft, wird angenommen, dass eine oder mehrere Schmelzsicherungen nicht vollständig durchtrennt wurden und daher die defekte Spalte nicht erfolgreich durch die redundante Spalte ersetzt wurde. In einem solchen Fall können die elektrischen Programmier- und Testschritte wiederholt werden, um einen erneuten Versuch zum Durchtrennen der Schmelzsicherung zu unternehmen.After activating / deactivating the MRS1 signal, the repaired address line is tested. If the test fails, it is assumed that one or more fuses were not completely severed and therefore the defective column was not successfully replaced by the redundant column. In such a case, the electrical programming and testing steps may be repeated to retry the fuse cutout.
6 zeigt in einem detaillierteren Schaltbild eine Realisierung für den Adresskomparator 120 von 2. In diesem Fall weist der Adresskomparator 120 eine Mehrzahl von Vergleichseinheiten 51i, i = 0, ..., k, und eine Mehrzahl von logischen UND-Gattern auf, von denen Logikgatter 520, 522 und 524 gezeigt sind. Jedes UND-Gatter ist durch ein NAND-Gatter mit einem Inverter an seiner Ausgangsseite realisiert. 6 shows in a more detailed diagram a realization for the address comparator 120 from 2 , In this case, the address comparator points 120 a plurality of comparison units 51i , i = 0, ..., k, and a plurality of logical AND gates, of which logic gates 520 . 522 and 524 are shown. Each AND gate is realized by a NAND gate with an inverter on its output side.
Jede Vergleichseinheit 51i führt eine XNOR-Einbitfunktion aus. Die Vergleichseinheit 51i empfängt ein Adressbit ECAi, mit i = 0, ..., k, für elektrische Reparatur und ein zugehöriges externes Adressbit CAi, mit i = 0, ..., k, und vergleicht die beiden Bits. Wenn die beiden Bits auf dem gleichen Logikpegel liegen, gibt die Vergleichseinheit 51i ein Signal auf hohem Logikpegel ab. Wenn sich die beiden Bits unterscheiden, gibt sie ein Signal auf niedrigem Logikpegel ab.Each comparison unit 51i executes an XNOR one-bit function. The comparison unit 51i receives an address bit ECAi, with i = 0, ..., k, for electrical repair and an associated external address bit CAi, with i = 0, ..., k, and compares the two bits. If the two bits are at the same logic level, the compare unit outputs 51i a signal at a high logic level. If the two bits differ, it outputs a low logic level signal.
Das Ausgangssignal jeder Vergleichseinheit 51i und das Hauptsignal MA werden UND-verknüpft und als Aktivierungssignal EN für elektrische Reparatur abgegeben. Wenn daher von allen Vergleichseinheiten 510 bis 51k Signale auf hohem Logikpegel abgegeben werden, und das Hauptzugriffssignal ebenfalls auf hohem Pegel liegt, wird das Aktivierungssignal EN für elektrische Reparatur aktiviert.The output signal of each comparison unit 51i and the main signal MA are ANDed and output as the electrical repair enable signal EN. If therefore of all comparison units 510 to 51k When the signals are output at a high logic level and the main access signal is also at a high level, the electrical repair enable signal EN is activated.
Die in den 2 bis 6 veranschaulichte Steuerschaltung für redundante Spalten stellt, wie oben erläutert, im Vergleich zu einem allein auf Laserschmelzsicherungen beruhenden Redundanzschema eine verbesserte Reparaturfähigkeit zur Verfügung, da eine redundante Spalte für eine Nachreparatur reserviert wird. Gleichzeitig nutzt dieses Ausführungsbeispiel die Erkenntnis, dass die meisten Speicherfelddefekte während der Reparatur im Waferstadium vorhanden und detektierbar sind, indem die meisten redundanten Spalten mit dem ökonomischeren Steuerschaltungsaufbau mit Laser-Schmelzsicherungen angesteuert werden.The in the 2 to 6 As discussed above, as illustrated above, redundant column control circuitry provides improved repairability as compared to a redundancy scheme based solely on laser fuses, since a redundant column is reserved for post-repair. At the same time, this embodiment utilizes the insight that most memory field defects are present and detectable during wafer stage repair by driving most redundant columns with the more economical laser fuse control circuitry.
Eine Situation, die mit dem Ausführungsbeispiel von 2 nicht korrigierbar ist, ist ein Ausfall in derjenigen redundanten Spalte, die mit dem elektrischen Redundanzsteuerblock 131 verknüpft ist. Wenn diese redundante Spalte defekt ist, ist keine Nachreparatur möglich, selbst wenn eine oder mehrere der anderen der Anzahl n redundanter Spalten defektfrei und unbenutzt ist. Dagegen erhöht das erfindungsgemäße Ausführungsbeispiel die Wahrscheinlichkeit, dass eine Nachreparatur möglich ist, indem die potentielle Auswahl einer von mehreren redundanten Spalten zur Zuordnung zu elektrischen Redundanzsteuersignalen ermöglicht wird. Dann kann in vorteilhafter Weise eine defektfreie redundante Spalte nach der Waferfabrikation für eine Nachreparatur herangezogen werden. Außerdem kann vorteilhafter Weise alternativ jede defektfreie redundante Spalte einer Laserreparatur zugewiesen werden.A situation consistent with the embodiment of 2 is not correctable, is a failure in those redundant column, with the electrical redundancy control block 131 is linked. If this redundant column is defective, no post-repair is possible, even if one or more of the other n number of redundant columns is defect-free and unused. In contrast, the embodiment of the invention increases the likelihood that post-repair is possible by allowing the potential selection of one of a plurality of redundant columns for assignment to electrical redundancy control signals. Then, a defect-free redundant column after the wafer fabrication can be used for a post-repair in an advantageous manner. In addition, advantageously, each defect-free redundant column can advantageously be assigned to a laser repair.
7 veranschaulicht im Blockdiagramm dieses erfindungsgemäße Ausführungsbeispiel in Form einer Redundanzspaltensteuerschaltung 200, die in einigen Komponenten dem Ausführungsbeispiel von 2 gleicht und speziell Nachreparatursteuerblöcke 251 bis 25n, verschiedene Redundanzsteuerblöcke 231 bis 23n und Steuersignalunterschiede aufweist. Diese Unterschiede werden nachfolgend in Verbindung mit den 7 bis 10 deutlicher. Kurz gesagt besitzt jeder Redundanzsteuerblock 23i Laserschmelzsicherungs-Funktionalität, kann jedoch so konfiguriert sein, dass er auf das elektrische Reparaturaktivierungssignal EN antwortet. Es wird daher keine einzige redundante Spalte bedingungslos für Nachreparatur bereitgestellt, vielmehr können alle redundanten Spalten, wenn notwendig, für Laserschmelzsicherungsreparatur verwendet werden, und eine defektfreie redundante Spalte kann nach der Waferfabrikation mit dem elektrischen Schmelzsicherungsschaltungsaufbau für Nachreparatur verknüpft werden. Diese Flexibilität stellt eine effiziente Nutzung von defektfreien redundanten Speicherleitungen in einer Mischung aus Reparaturvorgängen im Waferstadium und Nachreparaturvorgängen zur Verfügung. 7 illustrates in block diagram this embodiment of the invention in the form of a redundancy column control circuit 200 , which in some components the embodiment of 2 is similar and especially after repair control blocks 251 to 25n , various redundancy control blocks 231 to 23n and control signal differences. These differences are discussed below in connection with the 7 to 10 more clear. In short, each redundancy control block has 23i Laser fuse functionality, however, may be configured to respond to the electrical repair enable signal EN. Thus, not a single redundant column is unconditionally provided for post-repair, rather all redundant columns may be used for laser fuse repair if necessary, and a defect-free redundant column after wafer fabrication may be associated with the post-repair electrical fuse circuitry. This flexibility provides efficient use of defect-free redundant memory lines in a mix of wafer-stage repair operations and post-repair operations.
Wie die Redundanzspaltensteuerschaltung 100 von 2 weist die Steuerschaltung 200 von 7 eine elektrische Schmelzsicherungsbox 210 auf, die unter Verwendung des Modusregistersatzes auf eine gewünschte Nachreparaturspaltenadresse festgesetzt werden kann. Ein Adresskomparator 220 vergleicht Adressen ECA aus der elektrischen Schmelzsicherungsbox 210 mit einer Spaltenadresse CA und gibt das Aktivierungssignal EN ab, wenn die Adressen ECA und CA übereinstimmen und das Hauptsignal MA anzeigt, dass die Adresse ECA gültig ist.Like the redundancy column control circuit 100 from 2 has the control circuit 200 from 7 an electric fuse box 210 which can be set to a desired post-repair column address using the mode register set. An address comparator 220 compares ECA addresses from the electrical fuse box 210 with a column address CA and outputs the enable signal EN when the addresses ECA and CA match and the main signal MA indicates that the address ECA is valid.
Während in 2 nur der elektrische Redundanzsteuerblock 131 das Aktivierungssignal EN vom elektrischen Reparaturadressenkomparator 120 empfängt, empfängt im Beispiel von 7 jeder Redundanzsteuerblock 231 bis 23n das Aktivierungssignal EN vom Adresskomparator 220. Außerdem empfängt jeder Redundanzsteuerblock 23i die Spaltenadresse CA und ein Steuersignal CSi von einem zugehörigen Nachreparatursteuerblock 25i. Dieses Steuersignal CSi legt fest, ob der Redundanzsteuerblock 23i auf das Aktivierungssignal EN reagiert oder die Spaltenadresse CA in Verbindung mit einer Laserschmelzsicherungs-/Komparatoreinheit innerhalb des Redundanzsteuerblocks 23i benutzt, um eine Auswahl einer redundanten Spalte durchzuführen. In einer typischen Nutzung wird eine Schmelzsicherung in einem und nur einem der Nachreparatursteuerblöcke 25i durchtrennt, um eine entsprechende CSi-Signalleitung zu aktivieren, welche die redundante Spalte anzeigt, die erforderlichenfalls zur Nachreparatur verwendet wird.While in 2 only the electrical redundancy control block 131 the activation signal EN from the electrical repair address comparator 120 receive in the example of 7 each redundancy control block 231 to 23n the activation signal EN from the address comparator 220 , In addition, each redundancy control block receives 23i the column address CA and a control signal CSi from an associated post-repair control block 25i , This control signal CSi determines whether the redundancy control block 23i responds to the activation signal EN or the column address CA in conjunction with a laser fuse / comparator unit within the redundancy control block 23i used to make a selection of a redundant column. In a typical usage, a fuse in one and only one of the Nachreparatursteuerblöcke 25i to activate a corresponding CSi signal line indicating the redundant column to be used if necessary for post-repair.
8 veranschaulicht den internen Schaltungsaufbau eines jeweiligen Redundanzsteuerblocks 23i, i = 1, ..., n, der ein Redundanzaktivierungssignal RCSLENi an einen zugehörigen RCSL-Generator 24i in 7 abgibt. Jeder Redundanzsteuerblock 23i weist einen Laserreparatur-Verarbeitungsteil 610 für Laserreparatur und einen Nachreparatur-Verarbeitungsteil 620 für Nachreparaturvorgänge auf. 8th illustrates the internal circuitry of a respective redundancy control block 23i , i = 1, ..., n, which is a redundancy enable signal RCSLENi to an associated RCSL generator 24i in 7 emits. Each redundancy control block 23i has a laser repair processing part 610 for laser repair and a post-repair processing part 620 for post-repair operations.
Der Laserreparatur-Verarbeitungsteil 610 beinhaltet eine Laserschmelzsicherungsbox 611, einen Adresskomparator 612 und eine erste Logikeinheit 613. Die Laserschmelzsicherungsbox 612 besitzt eine Mehrzahl von Schmelzsicherungen, die durch einen Laserstrahl durchtrennt werden können. Durch selektives Durchtrennen der Laserschmelzsicherungen mit einem Laser wird die Laserschmelzsicherungsbox programmiert, um eine Adresse LCA zu erzeugen, die eine Haupt-Speicherfeldspalte anzeigt, in der eine defekte Zelle aufgetreten ist. Wie der Adresskomparator 220 aktiviert der Adresskomparator 612 ein Ausgangssignal OUT, wenn die Adresse LCA mit einer externen Adresse CA übereinstimmt. Die Logikeinheit 613 nimmt eine ODER-Verknüpfung des Ausgangssignals OUT mit dem Steuersignal CSi vor und erzeugt dadurch ein erstes Logiksignal TS1. Wenn daher der Nachreparatursteuerblock 25i das Steuersignal CSi nicht aktiviert hat, was bedeutet, dass der Redundanzsteuerblock 23i nicht zur Nachreparatur ausgewählt wurde, lässt die Logikeinheit 613 das Ausgangssignal OUT als sein Ausgangssignal TS1 durch. Wenn hingegen das Steuersignal CSi aktiviert wurde, was anzeigt, dass dies ein Nachreparaturblock ist, wird das Ausgangssignal OUT überschrieben, und das Ausgangssignal TS1 der Logikeinheit 613 wird unabhängig vom Zustand des Signals OUT aktiviert.The laser repair processing part 610 includes a laser fuse box 611 , an address comparator 612 and a first logic unit 613 , The laser fuse box 612 has a plurality of fuses, which can be cut by a laser beam. By selectively severing the laser fuses with a laser, the laser fuse box is programmed to generate an address LCA indicating a main memory field column in which a defective cell has occurred. Like the address comparator 220 activates the address comparator 612 an output signal OUT when the address LCA coincides with an external address CA. The logic unit 613 takes an OR operation of the output signal OUT with the control signal CSi and thereby generates a first logic signal TS1. Therefore, if the post-repair control block 25i has not activated the control signal CSi, which means that the redundancy control block 23i not selected for repair, leaves the logic unit 613 the output signal OUT as its output signal TS1. If, on the other hand, the control signal CSi has been activated, indicating that this is a post-repair block, the output signal OUT is overwritten, and the output signal TS1 of the logic unit 613 is activated regardless of the state of the OUT signal.
Der Nachreparatur-Verarbeitungsteil 620 weist einen Inverter 621 und eine zweite Logikeinheit 622 auf. Der Inverter 621 erzeugt das Inverse des Signals CSi als ein Signal CSi#. Die zweite Logikeinheit 622 nimmt eine ODER-Verknüpfung des Signals CSi# mit dem elektrischen Reparaturaktivierungssignal EN vom elektrischen Schmelzsicherungsadresskomparator 220 vor und erzeugt so ein zweites Logiksignal TS1. Wenn der Nachreparatursteuerblock 25i das Steuersignal CSi aktiviert hat, was anzeigt, dass dies ein Nachreparaturblock ist, entspricht das Logiksignal TS2 dem Aktivierungssignal EN. Wenn hingegen das Steuersignal CSi deaktiviert wird, wird das Aktivierungssignal EN überschieben, und das zweite Logiksignal TS2 wird unabhängig vom Zustand des Aktivierungssignals EN aktiviert. Es ist daher evident, dass der Redundanzsteuerblock 23i nur auf entweder das Ausgangssignal OUT des Komparators 612 oder das elektrische Reparaturaktivierungssignal EN reagiert, wobei diese Auswahl vom Zustand des Steuersignals CSi abhängt.The post-repair processing part 620 has an inverter 621 and a second logic unit 622 on. The inverter 621 generates the inverse of the signal CSi as a signal CSi #. The second logic unit 622 takes an OR of the signal CSi # with the electrical repair enable signal EN from the electrical fuse address comparator 220 and thus generates a second logic signal TS1. If the post-repair control block 25i has activated the control signal CSi, indicating that this is a post-repair block, the logic signal TS2 corresponds to the activation signal EN. If, on the other hand, the control signal CSi is deactivated, the activation signal EN is overridden and the second logic signal TS2 is activated independently of the state of the activation signal EN. It is therefore evident that the redundancy control block 23i only on either the output signal OUT of the comparator 612 or the electrical repair activation signal EN responds, this selection depending on the state of the control signal CSi.
Der Laserreparatur-Verarbeitungsteil 610 und der Nachreparatur-Verarbeitungsteil 620 teilen sich eine dritte Logikeinheit 631. Diese nimmt eine UND-Verknüpfung des ersten und zweiten Logiksignals TS1, TS2 zusammen mit einem Spaltenauswahl CSLEN vor und gibt dann das Redundanzaktivierungssignal RCSLENi, i = 1, ..., n, ab.The laser repair processing part 610 and the post-repair processing part 620 share a third logic unit 631 , This makes an AND connection of the first and second logic signals TS1, TS2 together with a column selection CSLEN and then outputs the redundancy activation signal RCSLENi, i = 1, ..., n.
Wenn vom Halbleiterspeicherbauelement ein Lese- oder Schreibbefehl empfangen wird, ist der Befehl von einer externen Spaltenadresse CA begleitet, welche die Haupt-Speicherfeldspalte spezifiziert, auf die zugegriffen werden soll. Wenn die Haupt-Speicherfeldspalte, die durch die Adresse CA spezifiziert wurde, nicht repariert wurde, enthält keine der Laser- oder elektrischen Reparaturschmelzsicherungsboxen diese Adresse. Wenn die Haupt-Speicherfeldspalte, die durch die Adresse CA spezifiziert wurde, während einer Laserschmelzsicherungsreparatur im Waferstadium durch eine redundante Spalte ersetzt wurde, wurde diese Spaltenadresse in der Laserschmelzsicherungsbox 611 einer der redundanten Steuerblöcke 23i gespeichert. Wenn die durch die Adresse CA spezifizierte Haupt-Speicherfeldspalte während einer Nachreparatur durch eine redundante Spalte ersetzt wurde, ist diese Spaltenadresse in der elektrischen Schmelzsicherungsbox 210 abgelegt. Die Adresse CA wird dem Adresskomparator 612 jedes Redundanzsteuerblocks 23i sowie dem elektrischen Schmelzsicherungsadresskomparator 220 von 7 zugeführt. Jeder Adresskomparator vergleicht die Adresse CA mit seiner gespeicherten Adresse, d. h. der Komparator 612 mit der Laserschmelzsicherungsadresse LCA und der Komparator 220 mit der elektrischen Schmelzsicherungsadresse ECA. Für eine defekte, aber reparierte Haupt-Speicherfeldspalte detektiert einer der Adresskomparatoren eine Übereinstimmung mit der Adresse CA und aktiviert sein Ausgangssignal, d. h. der Komparator 612 sein Ausgangssignal OUT und der Komparator 220 sein Aktivierungssignal EN. Wenn die von der Adresse CA spezifizierte Haupt-Speicherfeldspalte nicht repariert wurde, aktiviert keiner der Komparatoren sein Ausgangssignal.When a read or write command is received from the semiconductor memory device, the command is accompanied by an external column address CA specifying the main memory field column to be accessed. If the main memory field column specified by the address CA has not been repaired, then none of the laser or electrical repair fuse boxes will contain this address. When the main memory field column specified by the address CA was replaced with a redundant column during a wafer-level laser fuse repair, this column address became in the laser fuse box 611 one of the redundant control blocks 23i saved. If the main memory field column specified by the address CA has been replaced by a redundant column during a post-repair, that column address is in the electrical fuse box 210 stored. The address CA becomes the address comparator 612 each redundancy control block 23i and the electrical fuse address comparator 220 from 7 fed. Each address comparator compares the address CA with its stored address, ie the comparator 612 with the laser fuse address LCA and the comparator 220 with the electrical fuse address ECA. For a defective but repaired main memory field column, one of the address comparators detects a match with the address CA and activates its output signal, ie the comparator 612 its output signal OUT and the comparator 220 its activation signal EN. If the main memory array column specified by the address CA has not been repaired, none of the comparators will assert its output.
Der erste bzw. primäre Betriebsmodus jeder Redundanzsteuerschaltung 23i reagiert auf eine mittels Laserschmelzsicherung programmierte Reparaturadresse. In diesem Betriebsmodus ist das Steuersignal CSi deaktiviert, das erste Logiksignal TS1 reagiert auf das Ausgangssignal OUT, und das zweite Ausgangssignal TS2 ist ständig aktiviert. Wenn daher die Adressen CA und LCA übereinstimmen und das Signal CSLEN aktiviert ist, was anzeigt, dass ein Spaltenauswahlausgangssignal geeignet ist, wird das Redundanzspaltenauswahlsignal RCSLENi aktiviert. Andernfalls bleibt das Signal RCSLENi deaktiviert.The first or primary mode of operation of each redundancy control circuit 23i responds to a repair address programmed by laser fuse. In this operating mode, the control signal CSi is deactivated, the first logic signal TS1 responds to the output signal OUT, and the second output signal TS2 is permanently activated. Therefore, if the addresses CA and LCA match and the CSLEN signal is asserted, indicating that a column select output is appropriate, the redundancy column select signal RCSLENi is activated. Otherwise, the signal RCSLENi remains deactivated.
Der andere Betriebsmodus der Redundanzsteuerschaltung 23i reagiert auf die durch elektrische Schmelzsicherung programmierte Reparaturadresse. In diesem Modus ist das Steuersignal CSi aktiviert, das erste Logiksignal TS1 ist ständig aktiviert, und das zweite Logiksignal TS2 reagiert auf das Aktivierungssignal EN. Wenn eine Übereinstimmung der Adressen CA und ECA durch den Adresskomparator 220 festgestellt wird und das Signal CSLEN aktiviert ist, was anzeigt, dass ein Spaltenauswahlausgangssignal geeignet ist, wird das Redundanzspaltenauswahlsignal RCSLENi aktiviert. Andernfalls bleibt das Signal RCSLENi deaktiviert.The other operating mode of the redundancy control circuit 23i responds to the repair address programmed by electrical fuse. In this mode, the control signal CSi is activated, the first logic signal TS1 is constantly activated, and the second logic signal TS2 is responsive to the activation signal EN. If a match of the addresses CA and ECA by the address comparator 220 is detected and the signal CSLEN is activated, indicating that a column select output is appropriate, the redundancy column select signal RCSLENi is activated. Otherwise, the signal RCSLENi remains deactivated.
Im Ausführungsbeispiel von 7 wird höchstens einer der Redundanzsteuerblöcke 23i auf den anderen Betriebsmodus gesetzt. Alle anderen Redundanzsteuerblöcke werden auf den primären Betriebsmodus gesetzt. Welcher Steuerblock 23i in den anderen Betriebsmodus gesetzt wird, wird durch den Zustand der Nachreparatur-Steuerblöcke 25i festgelegt. Jeder Nachreparatur-Steuerblock 25i beinhaltet hierfür eine Schmelzsicherung oder ein anderes einstellbares Element.In the embodiment of 7 will be at most one of the redundancy control blocks 23i set to the other operating mode. All other redundancy control blocks are set to the primary operating mode. Which control block 23i is set to the other operating mode is determined by the state of the post-repair control blocks 25i established. Each post-repair control block 25i includes a fuse or other adjustable element.
9 veranschaulicht im Schaltbild eine mögliche Realisierung für einen jeweiligen Nachreparatur-Steuerblock 25i mit einer Nachreparatur-Schmelzsicherung 710. Letztere ist eine Laserschmelzsicherung, die während eines Testvorgangs im Waferstadium durchtrennt werden kann, um den Zustand des Steuersignals CSi zu ändern. Speziell bleibt, wenn die Nachreparatur-Schmelzsicherung 710 intakt gelassen wird, das Signal CSi auf einem niedrigen Logikpegel, während es einen hohen Logikpegel einnimmt, wenn die Nachreparatur-Schmelzsicherung 710 durchtrennt wird. 9 illustrates in the diagram a possible implementation for a respective post-repair control block 25i with a post-repair fuse 710 , The latter is a laser fuse that can be cut during a wafer stage testing operation to change the state of the control signal CSi. Special remains when the post-repair fuse 710 is left intact, the signal CSi is at a low logic level while assuming a high logic level when the post-repair fuse 710 is severed.
Der Nachreparatur-Steuerblock 25i enthält zusätzlich zur Schmelzsicherung 710 zwei PMOS-Transistoren P3 und P4, einen NMOS-Transistor N6 und zwei Inverter 712 und 714. Die PMOS-Transistoren P3 und P4 sind jeweils mit einer Source-Elektrode an eine Speisespannung VDD und mit einer Drain-Elektrode an einen Anschluss der Schmelzsicherung 710 über einen zugehörigen Knoten 810 angeschlossen. Der NMOS-Transistor N6 ist mit seiner Source-Elektrode an Masse und mit seiner DRAIN-Elektrode an den anderen Anschluss der Schmelzsicherung 710 angeschlossen. Außerdem ist der Inverter 712 mit seinem Eingang an den Knoten 810 angeschlossen. Ein Knoten 812 verbindet den Ausgang des Inverters 712 mit dem Eingang des Inverters 714 und mit der Gate-Elektrode des PMOS-Transistors P4. Das Ausgangssignal des Inverters 714 stellt das Steuersignal CSi dar.The post-repair control block 25i contains in addition to the fuse 710 two PMOS transistors P3 and P4, one NMOS transistor N6 and two inverters 712 and 714 , The PMOS transistors P3 and P4 are each provided with a source electrode to a supply voltage VDD and with a drain electrode to a terminal of the fuse 710 via an associated node 810 connected. The NMOS transistor N6 has its source grounded and its DRAIN electrode connected to the other terminal of the fuse 710 connected. Besides, the inverter is 712 with its entrance to the knot 810 connected. A knot 812 connects the output of the inverter 712 with the input of the inverter 714 and with the gate of the PMOS transistor P4. The output signal of the inverter 714 represents the control signal CSi.
Das Eingangssignal der Nachreparatur-Steuerblöcke 25i wird von einem Anschaltsignal VCCH gebildet. Dessen Signalverlauf ist in 10 veranschaulicht. Wie daraus ersichtlich, befindet sich das Anschaltsignal VCCH auf einem niedrigen Logikpegel, nachdem zu einem Zeitpunkt T1 dem Halbleiterspeicherbauelement Leistung zugeführt wird. Es geht dann auf hohen Logikpegel über, sobald der Spannungsversorgungspegel zu einem Zeitpunkt T2 einen vorgegebenen Pegel erreicht. Das Anschaltsignal VCCH wird den Gate-Elektroden der Transistoren P3 und N6 zugeführt.The input signal of the post-repair control blocks 25i is formed by a turn-on signal VCCH. Its waveform is in 10 illustrated. As can be seen, the turn-on signal VCCH is at a low logic level after power is applied to the semiconductor memory device at a time T1. It then goes to high logic levels as soon as the voltage supply level reaches a predetermined level at a time T2. The turn-on signal VCCH is supplied to the gate electrodes of the transistors P3 and N6.
Der Nachreparatur-Steuerblock 25i arbeitet wie folgt. Als erstes sei der Fall betrachtet, dass die Nachreparatur-Schmelzsicherung 710 des Steuerblocks 25i durchtrennt wurde. Wenn das Halbleiterspeicherbauelement zum Zeitpunkt T1 von 10 angeschaltet wird, bleibt VCCH zunächst auf niedrigem Logikpegel, was den Transistor P3 leitend schaltet. Da die Schmelzsicherung 710 durchtrennt ist, lädt sich der Knoten 810 in Richtung Speisespannung VDD auf. Der Knoten 810 wird dann eventuell vom Inverter 712 als auf hohem Logikpegel liegend erkannt, was den Knoten 812 auf niedrigen Logikpegel steuert, so dass das Signal CSi hohen Logikpegel annimmt. Zum Zeitpunkt T2 von 10 schaltet das Anschaltsignal VCCH auf hohen Logikpegel. Zwar schaltet dies den PMOS-Transistor P3 sperrend, zu diesem Zeitpunkt hat jedoch der niedrige Logikpegel am Knoten 812 den PMOS-Transistor P4 leitend geschaltet, was den hohen Logikpegel am Knoten 810 und einen hohen Logikpegel für das Steuersignal CSi aufrechterhält.The post-repair control block 25i works as follows. First, consider the case that the post-repair fuse 710 of the control block 25i was severed. When the semiconductor memory device at time T1 of 10 is turned on, VCCH initially remains at a low logic level, which turns the transistor P3 conductive. Because the fuse 710 is severed, the node loads 810 towards supply voltage VDD. The knot 810 will then possibly from the inverter 712 detected as lying at a high logic level, causing the node 812 to logic low, so that the signal CSi assumes a high logic level. At time T2 of 10 the switch-on signal VCCH switches to high logic level. Although this turns off PMOS transistor P3, at this time, the low logic level at the node 812 the PMOS transistor P4 turned on, which is the high logic level at the node 810 and maintains a high logic level for the control signal CSi.
Im anderen Fall, in welchem die Nachreparatur-Schmelzsicherung 710 intakt geblieben ist, nimmt der Knoten 810 beim Anschalten zunächst einen hohen Logikpegel an, wie im Fall, dass die Schmelzsicherung 710 durchtrennt wurde. Wenn jedoch das Anschaltsignal VCCH auf hohen Logikpegel umschaltet, wird der Transistor N6 leitend geschaltet, während der Transistor P3 sperrend geschaltet wird und sich der Knoten 810 in Richtung Masse entlädt. Der Inverter 712 erkennt auf niedrigen Logikpegel am Knoten 810 und setzt den Knoten 812 auf hohen Logikpegel, was den Transistor P4 sperrend schaltet. Der Inverter 714 gibt folglich für das Steuersignal CSi einen niedrigen Logikpegel ab.In the other case, in which the post-repair fuse 710 remained intact, takes the knot 810 when turning on a high logic level, as in the case that the fuse 710 was severed. However, when the turn-on signal VCCH toggles to high logic level, the transistor N6 is turned on, while the transistor P3 is turned off and the node 810 towards mass discharges. The inverter 712 detects at low logic level at the node 810 and put the knot 812 at high logic level, which turns transistor P4 off. The inverter 714 thus outputs a low logic level for the control signal CSi.
Bei diesem Ausführungsbeispiel wird die redundante Spaltenleitung, die für die Nachreparatur verfügbar ist, vorzugsweise im Zeitraum ausgewählt, zu dem das Bauelement in einem Waferzustand ist. Beispielsweise können die redundanten Spaltenleitungen getestet werden, um eine redundante Speicherleitung zu bestimmen, die defektfrei ist. Diese defektfreie redundante Speicherleitung wird dann zur Nutzung bei der Nachreparatur bestimmt. Diese Speicherleitung wird mit dem Nachreparatur-Adresskomparator 220 mittels Durchtrennen der Laserschmelzsicherung 710 in demjenigen Nachreparatur-Steuerblock verknüpft, welcher dieser Speicherleitung zugeordnet ist.In this embodiment, the redundant column line that is available for the post-repair is preferably selected during the period in which the device is in a wafer state. For example, the redundant column lines may be tested to determine a redundant memory line that is defect-free. This defect-free redundant memory line is then determined for use in the post-repair. This memory line is connected to the post-repair address comparator 220 by cutting the laser fuse 710 in the post-repair control block associated with which this memory line is assigned.
Außerdem kann bevorzugt die Auswahl einer redundanten Speicherleitung zur Nutzung bei der Nachreparatur in Verbindung mit einem Laserschmelzsicherungs-Reparaturvorgang im Waferstadium ausgeführt werden. Beispielsweise können die normalen und redundanten Spaltenleitungen im Waferstadium getestet werden, um festzustellen, welche Leitungen defekt und welche defektfrei sind. Für jede defekte Haupt-Speicherfeldspaltenleitung wird eine defektfreie redundante Speicherleitung bestimmt, und die mit dieser verknüpfte Laserschmelzsicherungsbox 611 gemäß 8 wird mit der Adresse dieser defekten Haupt-Speicherfeldspaltenleitung programmiert. Wenn dann alle defekten Haupt-Speicherfeldspeicherleitungen repariert wurden und defektfreie redundante Speicherleitungen ohne Zuweisung geblieben sind, kann eine dieser verbliebenen defektfreien redundanten Speicherleitungen zum Gebrauch bei der Nachreparatur bestimmt werden. Diese redundante Speicherleitung wird mit dem Nachreparatur-Adresskomparator 220 mittels Durchtrennen der Laserschmelzsicherung 710 in demjenigen Nachreparatur-Steuerblock verknüpft, der dieser Speicherleitung zugeordnet ist.In addition, the selection of a redundant memory line for use in the post-repair may be preferably performed in conjunction with a wafer-level laser fuse repair process. For example, the normal and redundant column lines can be tested at the wafer stage to determine which leads are defective and which are defect free. For each defective main memory array column line, a defect-free redundant memory line is determined, and the associated laser fuse box 611 according to 8th is programmed with the address of this defective main memory array column line. Then, if all the defective main memory array memory lines have been repaired and defect-free redundant memory lines have remained unassigned, one of these remaining defect-free redundant memory lines may be determined for use in the post-repair. This redundant memory line is connected to the post-repair address comparator 220 by cutting the laser fuse 710 linked in the post-repair control block associated with this memory line.
Anschließend wird das Speicherbauelement gepackt und einem zweiten Test unterworfen. Wenn im gepackten Zustand eine Spalte des Speichers als Defekt festgestellt wird, wird eine Reparatur durch Abgabe eines Befehls versucht, der den Modusregistersatz 260 dazu veranlasst, die elektrische Schmelzsicherungsbox 210 auf die Adresse der defekten Spalte zu setzen. Wenn ein Nachreparaturblock 25i nach dem Laser-Reparaturvorgang verfügbar blieb und für eine Nachreparatur bestimmt wurde, ist eine solche Nachreparatur möglich.Subsequently, the memory device is packaged and subjected to a second test. If, in the packed state, a column of memory is found to be defective, a repair is attempted by issuing a command containing the mode register set 260 caused the electric fuse box 210 to the address of the defective column. If a post-repair block 25i After the laser repair process remained available and was determined for a post-repair, such a post-repair is possible.
Wenngleich es bevorzugt ist, eine Spalte zur Nachreparatur während des Prüf- und Programmiervorgangs im Waferstadium auszuwählen, sind andere Realisierungen ebenfalls möglich. 11 veranschaulicht beispielsweise eine alternative Ausführungsform einer Nachreparatur-Steuerschaltung 27i, die eine Auswahl einer Spalte zur Nachreparatur über eine Bondkontaktstelle 830 ermöglicht. In einem Zustand bleibt die Bondkontaktstelle 830 ohne Verbindung. NMOS-Transistoren N7, N8 und N9 ziehen einen Knoten 820 auf niedrigen Pegel, wodurch Inverter 720 und 722 einen niedrigen Logikpegel für das Signal CSi einstellen. In einem alternativen Zustand ist die Bondkontaktstelle 830 mit der Speisespannung VDD verbunden, was den Knoten 820 und das Signal CSi auf hohen Logikpegel setzt. Um das Signal CSi auf hohen Pegel zu setzen und eine bestimmte redundante Spalte zur Nachreparatur auszuwählen, kann die Bondkontaktstelle 830 während eines Drahtbondvorgangs mittels Drahtbonden mit einer VDD-Kontaktstelle verbunden werden. Alternativ kann die Bondkontaktstelle 830 mittels Drahtbonden mit einer Leitung auf einem Chipträger verbunden werden, die mit der Speisespannung VDD außerhalb des Bauelements verbunden ist, um die zugehörige redundante Spalte zur Nachreparatur auszuwählen.Although it is preferred to select a column for post-repair during the wafer stage testing and programming operation, other implementations are also possible. 11 for example, illustrates an alternate embodiment of a post-repair control circuit 27i selecting a column for post-repair via a bond pad 830 allows. In one state remains the bond pad 830 without connection. NMOS transistors N7, N8 and N9 pull a node 820 at low level, causing inverter 720 and 722 set a low logic level for signal CSi. In an alternative state is the bond pad 830 connected to the supply voltage VDD, which is the node 820 and sets the signal CSi to logic high. To set the signal CSi high and to select a particular redundant column for post-repair, the bond pad may 830 be connected to a VDD pad during a wire bonding process by wire bonding. Alternatively, the bond pad 830 be connected by wire bonding with a line on a chip carrier, which is connected to the supply voltage VDD outside the device to select the associated redundant column for post-repair.
Eine weitere alternative Auswahlrealisierung ist in den 12 und 13 veranschaulicht. Dieses Ausführungsbeispiel erlaubt nach der Verkapselung die Auswahl einer redundanten Spalte zur Verknüpfung mit dem Nachreparaturkomparator 220. Gemäß 12 ist jeder Nachreparatur-Steuerblock 28i, i = 1 ..., n, durch eine zugehörige Steuerleitung MRSPRCi vom Modusregistersatz 290 elektrisch programmierbar. Um einen gegebenen Nachreparatur-Steuerblock 28i mit dem Adresskomparator 220 für die elektrische Schmelzsicherungsbox zu verknüpfen, wird ein Befehl mit einer Adresse abgegeben, der die Steuerleitung MRSPRCi aktiviert, wodurch eine elektrische Schmelzsicherung im Nachreparatur-Steuerblock 28i durchtrennt wird, was dazu führt, dass das Steuersignal CSi aktiviert wird.Another alternative selection implementation is in the 12 and 13 illustrated. This embodiment, after encapsulation, allows selection of a redundant column for connection to the post-repair comparator 220 , According to 12 is every post-repair control block 28i , i = 1 ..., n, by an associated control line MRSPRCi from the mode register set 290 electrically programmable. To a given post-repair control block 28i with the address comparator 220 for the electrical fuse box, a command is issued with an address activating the MRSPRCi control line, thereby providing an electrical fuse in the post-repair control block 28i is cut, which causes the control signal CSi is activated.
In diesem Ausführungsbeispiel mag eine Schwierigkeit darin bestehen, festzustellen, welche Redundanzsteuerblöcke 23i und zugehörigen Spaltenleitungen noch verfügbar und defektfrei sind. Um diese Schwierigkeit zu beheben, weist jeder Nachreparatur-Steuerblock 28i eine Laserschmelzsicherung auf, welche die elektrische Schmelzsicherung in diesem Nachreparatur-Steuerblock 28i davor schützt, durchtrennt zu werden. Während der Programmierung im Waferzustand wird folglich, da jeder Redundanzsteuerblock 23i zur Laserreparatur verwendet wird, auch eine Laserschmelzsicherung im zugehörigen Nachreparatur-Steuerblock 28i durchtrennt, um das elektrische Programmieren dieses Nachreparatur-Steuerblocks zu verhindern. Wenn eine gegebene redundante Spalte als Defekt festgestellt wird, kann auch die Laserschmelzsicherung im zugehörigen Nachreparatur-Steuerblock 28i durchtrennt werden, um eine elektrische Programmierung dieses Nachreparatur-Steuerblocks zu verhindern.In this embodiment, one difficulty may be to determine which redundancy control blocks 23i and associated column lines are still available and defect free. To fix this difficulty, have each post-repair control block 28i a laser fuse on which the electrical fuse in this post-repair control block 28i protects against being severed. Consequently, during the wafer state programming, since each redundancy control block 23i is used for laser repair, including a laser fuse in the associated post-repair control block 28i to prevent the electrical programming of this post-repair control block. If a given redundant column is found to be defective, then the laser fuse in the associated post-repair control block 28i be cut to prevent electrical programming of this post-repair control block.
Während der Nachreparatur einer defekten Spalte wird folglich eine Auswahl eines Nachreparatur-Steuerblocks 28i und eine Durchtrennung von dessen elektrischer Schmelzsicherung für einen ersten Wert von i versucht. Wenn nach dieser ersten Wahl die defekte Spalte nicht repariert worden ist, kann angenommen werden, dass dieser Nachreparatur-Steuerblock 28i deaktiviert war. Es wird dann ein neuer Wert von i gewählt, und der Prozess wird wiederholt, bis entweder eine erfolgreiche Reparatur durchgeführt wurde oder alle Werte von i erfolglos benutzt worden sind. In letzterem Fall ist die Nachreparatur fehlgeschlagen.During the post-repair of a defective column, therefore, a selection of a post-repair control block will be made 28i and attempts a cut-through of its electrical fuse for a first value of i. If after this first choice the defective column has not been repaired, it can be assumed that this post-repair control block 28i was deactivated. It then selects a new value of i, and the process is repeated until either a successful repair or all values of i have been used without success. In the latter case, the post-repair failed.
13 veranschaulicht eine mögliche Schaltungsrealisierung, die als Nachreparatur-Steuerblock 28i verwendbar ist. Sie beinhaltet eine elektrische Schmelzsicherung 730 und funktioniert ähnlich wie der Steuerblock 25i von 9, indem bei intakter Schmelzsicherung 730 das Signal CSi nach dem Anschalten auf einem niedrigen Logikpegel liegt und bei durchtrennter Schmelzsicherung 730 das Signal CSi nach dem Anschalten auf einem hohen Logikpegel liegt. Um die Schmelzsicherung 730 zu durchtrennen, wird das Signal MRSPRCi aktiviert, was einen Transistor P7 leitend schaltet und dazu führt, dass ein hoher Übergangsstrom über die Schmelzsicherung 730 fließt. Dieser Strom fließt auch über eine Schmelzsicherung 740, die folglich so auszulegen ist, dass sie diesen Stromfluss aushält, ohne zuerst durchtrennt zu werden. Um das Programmieren des Steuerblocks 28i auf hohen Logikpegel zu verhindern, wird die Schmelzsicherung 740 mittels Laser durchtrennt. Wenn die Schmelzsicherung 740 durchtrennt ist, wird bei Aktivierung des Signals MRSPRCi ein Übergangsstrom über die Schmelzsicherung 730 generiert. 13 illustrates a possible circuit implementation that serves as a post-repair control block 28i is usable. It includes an electrical fuse 730 and works much like the control block 25i from 9 by having an intact fuse 730 the signal CSi is at a low logic level after being turned on and at a cut-off fuse 730 the signal CSi is at a high logic level after being turned on. To the fuse 730 To cut through, the signal MRSPRCi is activated, which turns a transistor P7 conductive and causes a high transient current through the fuse 730 flows. This current also flows through a fuse 740 , which is therefore to be designed so that it can withstand this flow of current without being cut first. To program the control block 28i To prevent high logic levels, the fuse 740 severed by laser. When the fuse 740 is cut off, when MRSPRCi signal is activated, a transient current across the fuse 730 generated.
Während die obigen Ausführungsbeispiele Schaltungen zeigen, die einen einzelnen Nachreparaturvorgang ermöglichen, ist die Erfindung nicht darauf beschränkt. 14 zeigt beispielsweise im Blockdiagramm ein Ausführungsbeispiel einer Reparaturschaltung 900, die in der Lage ist, zwei Nachreparaturvorgänge auszuführen. Diese Reparaturschaltung 900 weist Redundanzsteuerblöcke 931 bis 93n, RCSL-Generatoren 941 bis 94n sowie Nachreparatur-Steuerblöcke 951 bis 95n ähnlich wie die Nachreparaturschaltung 200 von 7 auf. Die Nachreparaturschaltung 900 beinhaltet jedoch im Gegensatz zur Nachreparaturschaltung 200 zwei elektrische Schmelzsicherungsboxen 911 und 912 sowie zwei Adresskomparatoren 921 und 922.While the above embodiments show circuits that enable a single post-repair operation, the invention is not so limited. 14 shows for example in the block diagram an embodiment of a repair circuit 900 which is capable of performing two post-repair operations. This repair circuit 900 has redundancy control blocks 931 to 93n , RCSL generators 941 to 94n and post-repair control blocks 951 to 95n similar to the post-repair circuit 200 from 7 on. The post-repair circuit 900 however, unlike the post-repair circuit 200 two electrical fuse boxes 911 and 912 as well as two address comparators 921 and 922 ,
Die zwei elektrischen Schmelzsicherungsboxen 911 und 912 sind über Signale MRS1 und MRSCAi des Modusregistersatzes 260 separat programmierbar. Ein Modusregistersatzsignal kann hierbei von den elektrischen Schmelzsicherungseinheiten dazu benutzt werden, die übrigen Modusregistersatzsignale gesteuert durchzulassen, so dass jede elektrische Schmelzsicherungseinheit unabhängig programmiert werden kann.The two electric fuse boxes 911 and 912 are via signals MRS1 and MRSCAi of the mode register set 260 separately programmable. A mode register set signal may be used by the electrical fuse units to pass the remaining mode register set signals in a controlled manner so that each electrical fuse unit can be independently programmed.
Die Schmelzsicherungseinheit 911 erzeugt eine erste elektrische Spaltenadresse ECA1, und die Schmelzsicherungseinheit 912 erzeugt eine zweite elektrische Spaltenadresse ECA2. Der Adresskomparator 921 vergleicht die Adresse CA mit der Adresse ECA1 und aktiviert ein erstes Freigabesignal EN1, wenn eine Übereinstimmung detektiert wird. Der Adresskomparator 922 vergleicht die Adresse CA mit der Adresse ECA2 und aktiviert ein zweites Freigabesignal EN2, wenn eine Übereinstimmung detektiert wird. Das erste und zweite Freigabesignal EN1, EN2 werden den Redundanzsteuerblöcken 931 bis 93n zugeführt.The fuse unit 911 generates a first electrical column address ECA1, and the fuse unit 912 generates a second electrical column address ECA2. The address comparator 921 compares the address CA with the address ECA1 and activates a first enable signal EN1 when a match is detected. The address comparator 922 compares the address CA with the address ECA2 and activates a second enable signal EN2 when a match is detected. The first and second enable signals EN1, EN2 become the redundancy control blocks 931 to 93n fed.
Die Redundanzsteuerblöcke 931 bis 93n können eine Laser-Reparatur oder Nachreparatur in Abhängigkeit von den Steuersignalen CSi, i = 1 ... n, der Nachreparatur-Steuerblöcke 951 bis 95n und von dem ersten und zweiten elektrischen Reparaturaktivierungssignal EN1, EN2 ausführen. In der Schaltung 900 ist jedoch jedes Steuersignal CSi mit zwei Signalleitungen verknüpft, und zwar einer Signalleitung CSi-1, die mit dem Signal EN1 gepaart ist, und einer Signalleitung CSi-2, die mit dem Signal EN2 gepaart ist. Der Redundanzsteuerblock 93i arbeitet als Laser-Reparaturblock, wenn die Signalleitungen CSi-1 und CSi-2 beide auf niedrigem Logikpegel liegen. Der Redundanzsteuerblock 93i fungiert als Nachreparatur-Steuerblock in Reaktion auf die Reparaturadresse ECA1, wenn das Signal CSi-1 auf hohem Logikpegel und das Signal CSi-2 auf niedrigem Logikpegel liegen. Schließlich fungiert der Redundanzsteuerblock 93i als Nachreparatur-Steuerblock, der auf die Reparaturadresse ECA2 anspricht, wenn das Signal CSi-1 auf niedrigem Logikpegel und das Signal CSi-2 auf hohem Logikpegel liegen. Um zwei Steuersignale zu erzeugen, enthält jeder Nachreparaturblock 95i zwei Laserschmelzsicherungen und zwei Sätze von Schaltungsaufbauten ähnlich denen von 9.The redundancy control blocks 931 to 93n may be a laser repair or post-repair depending on the control signals CSi, i = 1 ... n, the post-repair control blocks 951 to 95n and from the first and second electrical repair activation signals EN1, EN2. In the circuit 900 however, each control signal CSi is associated with two signal lines, namely a signal line CSi-1 paired with the signal EN1 and a signal line CSi-2 paired with the signal EN2. The redundancy control block 93i operates as a laser repair block when signal lines CSi-1 and CSi-2 are both at low logic level. The redundancy control block 93i acts as a post-repair control block in response to the repair address ECA1 when the CSi-1 signal is at the high logic level and the CSi-2 signal is at the low logic level. Finally, the redundancy control block functions 93i as a post-repair control block responsive to the repair address ECA2 when the CSi-1 signal is at the low logic level and the CSi-2 signal is at the high logic level. To generate two control signals, each post-repair block contains 95i two laser fuses and two sets of circuitry similar to those of 9 ,
15 veranschaulicht im Blockdiagramm eine Variante der Reparaturschaltung 200 von 12. Das Ausführungsbeispiel von 15 erlaubt die Korrektur zweier möglicher Ausfälle, die durch das Ausführungsbeispiel von 12 nicht korrigiert werden können. Der erste Fehlerfall betrifft eine Spalte, die mittels Laser repariert wurde, wobei jedoch die mit der Laserreparatur verknüpfte Reparaturspalte anschließend ausgefallen ist. Der zweite Fehlerfall betrifft eine Spalte, die als Nachreparaturspalte festgelegt wurde, bei der nach einem solchen Reparaturversuch jedoch festgestellt worden ist, dass die zugewiesene Nachreparaturspalte nicht fehlerfrei ist. In beiden Fällen kann das Ausführungsbeispiel von 12 keine weitere Reparatur dieser spezifischen Adresse mit einer anderen redundanten Spalte durchführen, da zwei verschiedene Reparaturspalten durch diese Adresse aktiviert würden. 15 illustrates a block diagram of a variant of the repair circuit 200 from 12 , The embodiment of 15 allows the correction of two possible failures caused by the embodiment of 12 can not be corrected. The first error case concerns a column that has been repaired by laser, but the repair gap associated with the laser repair has subsequently failed. The second error case concerns a column which was defined as a post-repair column, but after which it has been determined after such a repair attempt that the assigned post-repair column is not free of errors. In both cases, the embodiment of 12 Do not further repair this specific address with another redundant column, as two different repair columns would be activated by this address.
Um diese Fehlerfälle zu beheben, erweitert das Ausführungsbeispiel von 15 das Konzept des Überschreibens eines Nachreparatur-Steuerblocks. Dieses Konzept wird auch zwischen Redundanzsteuerblöcken angewandt. Wie gezeigt, erzeugt ein Redundanzsteuerblock 291 ein Überschreibsignal OVR1 für einen Redundanzsteuerblock 292. Letzterer erzeugt ein Überschreibsignal OVR2 für einen Redundanzsteuerblock 293, und dieses Muster wiederholt sich bis zu einem Redundanzsteuerblock 29n. Jeder Redundanzsteuerblock, der ein Überschreibsignal auf niedrigem Logikpegel empfängt, führt in Reaktion darauf zwei Funktionen aus. Eine besteht darin, dass er den niedrigen Logikpegel zum nächsten Redundanzsteuerblock auf dessen selbsterzeugtes Überschreibsignal weiterleitet. Die zweite Funktion besteht darin, dass er eine Aktivierung seines eigenen RCSLEN-Signals blockiert, selbst wenn eine Adressenübereinstimmung vorliegt, die andernfalls dazu führen würde, dass das RCSLEN-Signal aktiviert wird. Des weiteren aktiviert ein jeweiliger Redundanzsteuerblock sein eigenes erzeugtes Überschreibsignal, wenn er nicht blockiert ist und eine Adressenübereinstimmung mit seiner programmierten Adresse auftritt.To remedy these error cases, the embodiment of 15 the concept of overwriting a post-repair control block. This concept is also applied between redundancy control blocks. As shown, a redundancy control block generates 291 an override signal OVR1 for a redundancy control block 292 , The latter generates an override signal OVR2 for a redundancy control block 293 , and this pattern repeats until a redundancy control block 29n , Each redundancy control block that receives a low logic level override signal will perform two functions in response thereto. One is to pass the low logic level to the next redundancy control block on its self-generated overwrite signal. The second function is to block activation of its own RCSLEN signal, even if there is an address match that would otherwise cause the RCSLEN signal to be asserted. Furthermore, a respective redundancy control block activates its own generated overwrite signal if it is not blocked and an address match occurs with its programmed address.
In der Praxis können bei diesem Ausführungsbeispiel die Redundanzsteuerblöcke 29i und Nachreparatur-Steuerblöcke 28i beginnend mit dem Block n nach oben fortsetzend bis zum Block 1 verwendet werden. Wenn beispielsweise während einer Laser-Reparatur einige defekte Spalten repariert werden, wobei die letzte hiervon durch Laser-Programmieren einer gegebenen Reparaturadresse RA3 im Redundanzsteuerblock 293 repariert wird, so bleiben die Redundanzsteuerblöcke 292 und 291 zur Nachreparatur verfügbar, wobei die Nachreparatur-Steuerblöcke 283 bis 28n dementsprechend während der Laser-Reparatur deaktiviert sind, wie oben erläutert. Der Redundanzsteuerblock 293 aktiviert dann das Signal RCSLEN3, wenn die Adresse CA gleich der Adresse RA3 ist und das Signal CSLEN aktiviert ist.In practice, in this embodiment, the redundancy control blocks 29i and post-repair control blocks 28i starting with block n upwards until block 1 are used. For example, if some defective columns are repaired during a laser repair, the latter being accomplished by laser programming a given repair address RA3 in the redundancy control block 293 is repaired, the redundancy control blocks remain 292 and 291 available for post-repair, with the post-repair control blocks 283 to 28n Accordingly, during the laser repair are disabled, as explained above. The redundancy control block 293 then activates the signal RCSLEN3 when the address CA is equal to the address RA3 and the signal CSLEN is activated.
Nach Verkapselung und während des Nachreparatur-Testvorgangs sei dann angenommen, dass für die Adresse RA3 ein Ausfall detektiert wird. Dies bedeutet höchstwahrscheinlich, dass ein Ausfall in der mit dem Redundanzsteuerblock 293 verknüpften, redundanten Spalte aufgetreten ist. Der Nachreparaturtest kann jedoch nicht mitteilen, dass diese Adresse bereits einmal repariert wurde, so dass er erneut versucht, diese Adresse zu reparieren. Die Adresse RA3 ist zuerst in der elektrischen Schmelzsicherungsbox 210 programmiert. Das Reparatursystem versucht dann, den Nachreparatur-Steuerblock 28n zu programmieren, dieser Block wurde aber während der Laser-Reparatur deaktiviert, so dass der Versuch erfolglos ist. Das Reparatursystem versucht dann den Steuerblock 28(n-1) zu programmieren, und so weiter, bis zum Steuerblock 282, bis es einen Nachreparatur-Steuerblock erfolgreich programmiert. Das Signal CS2 geht nach abgeschlossener Programmierung auf hohen Logikpegel über.After encapsulation and during the post-repair test procedure, it is then assumed that a failure is detected for the address RA3. This most likely means that a failure in the with the redundancy control block 293 linked, redundant column has occurred. However, the post-repair test can not tell you that this address has ever been repaired, so it will try again to repair this address. The address RA3 is first in the electrical fuse box 210 programmed. The repair system will then try the post-repair control block 28n However, this block was disabled during the laser repair, so the attempt is unsuccessful. The repair system then tries the control block 28 (n-1), and so on, to the control block 282 until it successfully programs a post-repair control block. The CS2 signal transitions to high logic level after programming is complete.
Wenn nun die Spalte RA3 getestet wird, stimmt die Adresse CA mit der Adresse ECA überein. Dadurch werden die beiden Signale EN und CS2 aktiviert, und der Steuerblock 292 aktiviert das Signal RCSLEN2, um seine zugehörige redundante Spalte auszuwählen. Gleichzeitig führt der Redundanzsteuerblock sein Überschreibsignal OVR2 auf niedrigen Logikpegel. Der Redundanzsteuerblock 293, der erkennt, dass das Überschreibsignal OVR2 nun auf niedrigem Logikpegel liegt, blockiert eine Aktivierung des Signals RCSLEN3, selbst wenn sein eigener interner Adresskomparator eine Übereinstimmung detektiert.Now, when the column RA3 is tested, the address CA coincides with the address ECA. This activates the two signals EN and CS2, and the control block 292 activates the RCSLEN2 signal to select its associated redundant column. At the same time, the redundancy control block applies its override signal OVR2 to logic low. The redundancy control block 293 Detecting that the override signal OVR2 is now at a low logic level blocks activation of the signal RCSLEN3 even if its own internal address comparator detects a match.
In diesem Beispiel einen Schritt fortschreitend, ist es auch möglich, dass die mit dem Signal RCSL2 verknüpfte Reparaturspalte defekt ist. Trotz der elektrischen Nachreparatur tritt dann beim Testen der Spalte RA3 noch immer ein Defekt auf, möglicherweise ein anderer Defekt. Das Nachreparatursystem hat noch einen Nachreparatur-Steuerblock 281 mehr zur Nutzung, so dass es diesen Nachreparatur-Steuerblock 281 programmiert. Nun sind beide Signale CS1 und CS2 aktiviert. Wenn die Adresse CA gleich der Adresse RA3 ist, erkennen die Redundanzsteuerblöcke 291, 292 und 293 eine interne Adressübereinstimmung. Der Block 291 jedoch, der mit seinem OVR1-Signal Priorität hat, blockiert den Redundanzsteuerblock 292 vor einer Aktivierung des Signals RCSLEN2, und der Block 292 blockiert wiederum den Redundanzsteuerblock 293.In this example, a step progressing, it is also possible that the repair column associated with the signal RCSL2 is defective. Despite the electrical post-repair, testing of the RA3 column still results in a defect, possibly another defect. The post-repair system still has a post-repair control block 281 more for use, making it this post-repair control block 281 programmed. Now both signals CS1 and CS2 are activated. If the address CA is equal to the address RA3, the redundancy control blocks will recognize 291 . 292 and 293 an internal address match. The block 291 however, which has priority with its OVR1 signal blocks the redundancy control block 292 before activation of the signal RCSLEN2, and the block 292 in turn blocks the redundancy control block 293 ,
16 veranschaulicht ein Ausführungsbeispiel eines Redundanzsteuerblocks 29i, der die soeben erläuterten Funktionalitäten erfüllt. Die Laserschmelzsicherungsbox 611 und der Adresskomparator 612 funktionieren wie oben in Verbindung mit 8 erläutert. Die Logikeinheit 613 nimmt eine NOR-Verknüpfung des Ausgangssignals OUT des Adresskomparators 612 mit dem Steuersignal CSi vor und erzeugt daraus ein erstes Logiksignal TS1#. Die zweite Logikeinheit 622 nimmt eine NOR-Verknüpfung des Signals CSi# mit dem Aktivierungssignal EN für elektrische Reparatur vor und erzeugt dadurch ein zweites Logiksignal TS2#. Ein NOR-Gatter 641 empfängt die Signale TS1# und TS2# eingangsseitig und erzeugt daraus ein Eingangssignal für eine dritte Logikeinheit 631. An zwei weiteren Eingängen empfängt die Logikeinheit 631 das Signal CSLEN und das Signal OVR(i-1). Die Logikeinheit 631 nimmt eine UND-Verknüpfung dieser drei Signale vor und erzeugt dadurch das Spaltenauswahlfreigabesignal RCSLENi. Wenn das Signal OVR (i-1) auf niedrigem Logikpegel liegt, verhindert es effektiv die Aktivierung des Signals RCSLENi. 16 illustrates an embodiment of a redundancy control block 29i who fulfills the functionalities just explained. The laser fuse box 611 and the address comparator 612 work as above in conjunction with 8th explained. The logic unit 613 takes a NOR connection of the output signal OUT of the address comparator 612 with the control signal CSi and generates therefrom a first logic signal TS1 #. The second logic unit 622 performs a NOR operation on the signal CSi # with the electrical repair enable signal EN, thereby generating a second logic signal TS2 #. A NOR gate 641 receives the signals TS1 # and TS2 # on the input side and generates therefrom an input signal for a third logic unit 631 , The logic unit receives at two further inputs 631 the signal CSLEN and the signal OVR (i-1). The logic unit 631 takes an AND operation of these three signals and thereby generates the column selection enable signal RCSLENi. When the signal OVR (i-1) is at logic low level, it effectively prevents activation of the signal RCSLENi.
Zur Erzeugung des abgegebenen Überschreibsignals OVRi werden zwei zusätzliche Logikgatter verwendet. Ein Inverter 642 invertiert das Signal OVR(i-1). Ein NOR-Gatter 643 empfängt das Ausgangssignal des NOR-Gatters 641 und das Ausgangssignal des Inverters 642 an je einem Eingang. Der Ausgang des NOR-Gatters 643 bildet das abgegebene Überschreibsignal OVRi. Im Betrieb wird das Signal OVRi auf niedrigem Pegel gehalten, wenn das Signal OVR(i-1) auf niedrigem Pegel liegt. Außerdem wird das Signal OVRi auf niedrigem Pegel gehalten, wenn die Signale TS1# und TS2# beide auf niedrigem Pegel liegen, was anzeigt, dass der Redundanzsteuerblock 29i eine Adressübereinstimmung detektiert hat.Two additional logic gates are used to generate the output override signal OVRi. An inverter 642 inverts the signal OVR (i-1). A NOR gate 643 receives the output signal of the NOR gate 641 and the output of the inverter 642 at one entrance each. The output of the NOR gate 643 forms the output override signal OVRi. In operation, signal OVRi is held low when signal OVR (i-1) is low. In addition, the signal OVRi is held low when the signals TS1 # and TS2 # are both low, indicating that the redundancy control block 29i has detected an address match.
Es sind zahlreiche Varianten der gezeigten Ausführungsbeispiele im Rahmen der Erfindung möglich. Beispielsweise gibt es verschiedene mögliche Konfigurationen der Verknüpfung zwischen Redundanzsteuerblöcken und redundanten Speicherleitungen. Soweit bestimmte Redundanzsteuerblöcke eine Doppelmodusfähigkeit für Schmelzsicherungsdurchtrennen mittels Laser im Waferstadium und für Nachreparaturprogrammierung besitzen, brauchen diese Fähigkeit nicht alle Redundanz steuerblöcke besitzen. Ebenso kann in Fällen, in denen zwei Adress-Nergleichseinheiten für Nachreparatur vorhanden sind, eine von diesen von einem Teil der Redundanzsteuerblöcke programmierbar sein, während die andere von einem davon verschiedenen Teil programmierbar ist, was die Notwendigkeit für Nachreparatursteuerblöcke mit mehreren Schmelzsicherungen und von einer Mehrzahl von CSi-Signalleitungen vermeidet. Die Nachreparatursteuerblöcke müssen keine 1:1-Entsprechung mit den Redundanzsteuerblöcken haben. Beispielsweise können unter Verwendung einer Dekodierlogik drei Schmelzsicherungen dazu benutzt werden, sieben spezifische CSi-Signale und einen Nichtauswahl-Fall zu erzeugen. Die Redundanzleitungen können von in Spaltenrichtung verlaufenden Redundanzspalten oder von in Zeilenrichtung verlaufenden Redundanzzeilen oder sowohl von Redundanzspalten als auch von Redundanzzeilen gebildet sein. Im einen Fall wird mit der jeweiligen Redundanzleitung eine defekte Spalte ersetzt, im anderen Fall wird eine defekte Zeile ersetzt.Numerous variants of the exemplary embodiments shown are possible within the scope of the invention. For example, there are various possible configurations of the link between redundancy control blocks and redundant memory lines. To the extent that certain redundancy control blocks have a dual-mode capability for wafer-level laser fusion cutting and post-repair programming, this capability need not have all of the redundancy control blocks. Similarly, in cases where there are two post-repair address match units, one of them may be programmable from one part of the redundancy control blocks, while the other part is programmable from a different part, eliminating the need for multiple fuse and multiple repair control blocks avoids CSi signal lines. The post-repair control blocks need not have a one-to-one correspondence with the redundancy control blocks. For example, using a decode logic, three fuses may be used to generate seven specific CSi signals and one non-select case. The redundancy lines may be formed by column-extending redundancy columns or row-extending redundancy rows or both redundancy columns and redundancy rows. In one case, a defective column is replaced with the respective redundancy line, in the other case, a defective line is replaced.
