DE10261571A1 - Semiconductor memory device e.g. dynamic RAM, has control circuit that selects the redundant memory line based on the initial comparison of the input address to a first primary stored address when operating in an primary mode - Google Patents

Abstract

A control circuit (100) selects the redundant memory line based on the initial comparison of the input address to a first primary stored address in an primary mode. At an alternate mode, the circuit selects the redundant memory line based on the comparison of the input address to an alternate stored address. The alternate stored address can be stored after the memory device is packaged. Independent claims are also included for the following: (a) a method of repairing a semiconductor memory device; and (b) a post repair method for replacing defective lines with redundancy lines in a memory device

Description

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit einer oder mehreren redundanten Speicherlinien, vorliegend auch Speicherleitungen bezeichnet, für Reparaturzwecke durch Ersetzen einer defekten Linie bzw. Leitung durch eine redundante Linie sowie auf ein zugehöriges Reparaturverfahren. The invention relates to a semiconductor memory device one or more redundant memory lines, also in the present case Memory lines referred to for repair purposes by replacing one defective line or line through a redundant line and on a associated repair procedure.

Halbleiterspeicherbauelemente, wie beispielsweise dynamische Speicher mit wahlfreiem Zugriff (DRAM), beinhalten eine Mehrzahl von Speicherzellen, die in einem Feld mit Zeilen und Spalten angeordnet sind. Jede Speicherzelle speichert typischerweise ein Bit an Information. Das Feld beinhaltet Zeilensignalleitungen und Spaltensignalleitungen senkrecht zu den Zeilensignalleitungen. Eine Speicherzelle ist jeweils am Schnittpunkt einer Zeilenleitung mit einer Spaltenleitung angeordnet. Ein Zugriff auf die betreffende Speicherzelle wird dadurch bewirkt, dass gleichzeitig diejenige Zeilenleitung und diejenige Spaltenleitung des Feldes adressiert werden, die mit dieser Speicherzelle verbunden sind. Semiconductor memory components, such as dynamic memories random access (DRAM) include a plurality of Memory cells that are arranged in a field with rows and columns. each Memory cell typically stores one bit of information. The field includes row signal lines and column signal lines vertical to the line signal lines. A memory cell is on Intersection of a row line with a column line arranged. One access on the relevant memory cell is brought about by simultaneously the row line and the column line of the field addressed that are connected to this memory cell.

Die meisten Anwendungen von Halbleiterspeicherbauelementen erfordern, dass praktisch alle Speicherzellen, Zeilenleitungen und Spaltenleitungen betriebsfähig sind. In der Praxis erfüllen viele, wenn nicht die meisten Haupt-Speicherzellenfelder auf einem gegebenen Wafer nicht diese hundertprozentige Betriebsfähigkeit. Deshalb sehen die meisten Bauelemententwürfe ein relativ kleines, redundantes Feld von Speicherzellen vor, mit denen eine begrenzte Anzahl defekter Zellen ersetzt werden kann. Most applications of semiconductor memory devices require virtually all memory cells, row lines and Column lines are operational. In practice, many if not the most main memory cell arrays on a given wafer do not this hundred percent operability. That's why most see Device designs a relatively small, redundant field of Memory cells that replace a limited number of defective cells can be.

In einem üblichen Entwurf ist das redundante Feld in redundante Spalten von Speicherzellen konfiguriert, von denen jede mit einer redundanten Spaltenleitung verbunden ist, die Zeilenleitungen des Haupt- Speicherzellenfeldes kreuzt. Jede redundante Spaltenleitung kann daher eine Spalte des Haupt-Speicherzellenfeldes ersetzen, in der eine oder mehrere defekte Zellen vorliegen. Jedes Mal, wenn eine Spalte des Hauptfeldes adressiert wird, vergleicht ein Redundanzsteuerblock die Spaltenadresse mit der defekten Spaltenadresse. Wenn die defekte Spalte adressiert wird, wählt der Redundanzsteuerblock die mit der Adresse der defekten Spalte verknüpfte, redundante Spalte anstelle der defekten Spalte aus. Es ist auch ein Redundanzschema gebräuchlich, bei dem defekte Zeilen durch redundante Zeilen ersetzt werden. Einige Bauelemente weisen redundante Zeilen und redundante Spalten mit einem zugehörigen Schaltungsaufbau auf. In a common design, the redundant field is redundant Columns of memory cells configured, each with a redundant column line is connected, the row lines of the main Storage cell array crosses. Any redundant column line can therefore replace a column of the main memory cell array in which one or there are several defective cells. Every time a column of the Main field is addressed, a redundancy control block compares the Column address with the defective column address. If the broken Is addressed, the redundancy control block selects the one with the Address of the defective column linked, redundant column instead of the broken column. There is also a redundancy scheme in use where defective lines are replaced by redundant lines. Some Components have redundant rows and redundant columns with one associated circuitry.

Bevor ein Redundanzsteuerblock und die mit ihm verknüpften, redundanten Spalten und/oder Zeilen benutzt werden können, muss die Adresse der defekten Leitung in den Steuerblock programmiert werden. Um die Programmierung zu erleichtern, beinhaltet der Redundanzsteuerblock üblicherweise einen Schmelzsicherungsblock. Das Haupt-Speicherzellenfeld wird getestet, während sich das Halbleiterspeicherbauelement in einem Waferzustand befindet, und defekte Zellen werden lokalisiert. Im Fall einer Spaltenersetzung werden dann ein Redundanzsteuerblock und eine redundante Spalte ausgewählt, um eine gegebene defekte Spalte zu ersetzen. Die Adresse der defekten Spalte wird im Redundanzsteuerblock dadurch gesetzt, dass selektiv Schmelzsicherungen im Schmelzsicherungsblock durchtrennt werden, um die betreffende Spaltenadresse zu repräsentieren. Schmelzsicherungen werden üblicherweise mittels eines Laserstrahls programmiert, indem jede zu unterbrechende Schmelzsicherung von ihm physikalisch durchtrennt wird. Before a redundancy control block and the associated with it, redundant columns and / or rows can be used, the Address of the defective line can be programmed in the control block. To make programming easier, the Redundancy control block usually a fuse block. The Main memory cell array is tested while the Semiconductor memory device is in a wafer state, and defective cells localized. In the case of column replacement, then Redundancy control block and a redundant column selected to a given to replace broken column. The address of the defective column is in the Redundancy control block set by being selective Fuses in the fuse block are cut to the to represent the relevant column address. Fuses will be usually programmed by means of a laser beam, by each one interrupting fuse is physically cut by it becomes.

Wenngleich die meisten Speicherfelddefekte während eines Prüfvorgangs im Waferzustand detektierbar sind, kann es sein, dass einige Defekte erste nach Verkapselung eines Speicherbauelements auftreten oder erstmals ersichtlich sind. Für solche Defekte macht die Fähigkeit einer Reparatur des Speicherfeldes nach Verkapselung den Unterschied zwischen einer verkäuflichen Einheit und einer unbrauchbaren Einheit. Although most memory array defects occur during a Inspection process in the wafer state are detectable, it may be that some Defective first occur after encapsulation of a memory device or are visible for the first time. For such defects makes the ability a repair of the memory field after encapsulation the difference between a salable unit and an unusable unit.

Die Reparierbarkeit von Speicherfelddefekten nach Verkapselung wird als Nachreparaturfähigkeit bezeichnet. Mittels Laser durchtrennbare Schmelzsicherungen besitzen keine Nachreparaturfähigkeit, da das Verkapselungsmaterial verhindert, dass der Laser die Schmelzsicherungen trifft und durchtrennt. Im Gegensatz dazu besitzen Bauelemente, die elektrisch programmierbare Schmelzsicherungsblöcke benutzen, alle eine Nachreparaturfähigkeit. Derartige Schmelzsicherungsblöcke können auch nach der Bauelementverkapselung programmiert werden, wozu an die normalen Packungsverbindungen des Bauelements spezielle Programmierbefehlsignale angelegt werden. The repairability of memory field defects after encapsulation referred to as the ability to repair. Can be cut by laser Fuses are not capable of being repaired, since that Encapsulation material prevents the laser from melting the fuses hits and cuts. In contrast, components have the use electrically programmable fuse blocks, all a post-repair ability. Such fuse blocks can can also be programmed after component encapsulation the normal packaging connections of the component special Programming command signals are created.

Wenngleich eine Nachreparaturredundanz attraktiv ist, da sie die Korrektur von Defekten erlaubt, die während der Verkapselung auftreten, weist diese Nachreparaturredundanz gewisse Schwierigkeiten auf. So benötigen der Nachreparatur-Redundanzsteuerblock und der zugehörige elektrische Programmierschaltungsaufbau deutlich mehr Schaltkreisfläche als ein Redundanzsteuerblock mit laserdurchtrennbaren Schmelzsicherungen. Dies kann wegen der größeren benötigten Waferfläche dazu führen, dass der Aufwand für die Verwendung von elektrisch statt mittels Laser durchtrennbaren Sicherungen den Nutzen einer Nachreparaturfähigkeit übersteigt. Although post-repair redundancy is attractive because it does Correction of defects that occur during encapsulation allowed this post-repair redundancy has certain difficulties. So need the post-repair redundancy control block and the associated electrical programming circuit structure significantly more Circuit area as a redundancy control block with laser-cutable Fuses. This can be because of the larger wafer area required cause the hassle of using electrical instead Laser cutable fuses the benefit of a Post-repair ability exceeds.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Halsleiterspeicherbauelements und eines zugehörigen Reparaturverfahrens zugrunde, bei denen mit relativ geringem Aufwand eine gewisse Nachreparaturfähigkeit gegeben ist, ohne hierfür übermäßig viel zusätzliche Schaltkreisfläche zu benötigen. The invention has the technical problem of providing a Semiconductor memory component and an associated Repair process based on which, with relatively little effort, a certain Repeatability is given without doing too much need additional circuit area.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 1, 17, 25, 27 oder 28 sowie eines Reparaturverfahrens mit den Merkmalen des Anspruchs 36, 37, 44 oder 48. The invention solves this problem by providing a Semiconductor memory component with the features of claims 1, 17, 25, 27 or 28 and a repair process with the features of Claim 36, 37, 44 or 48.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Advantageous developments of the invention are in the subclaims specified.

Erfindungsgemäß kann in einem Halbleiterspeicherbauelement eine Doppelmodus-Redundanzschaltung vorgesehen sein, welche die Vorteile einer Schmelzsicherungsprogrammierung im Waferzustand, z. B. mittels Laserdurchtrennung, mit den Vorteilen einer Nachreparaturprogrammierung vereint. Diese Schaltung weist eine Mehrzahl von redundanten Speicherleitungen auf, wie zusätzlichen Spalten- oder Zeilenleitungen, jeweils zum Adressieren redundanter Zellen. Jede redundante Speicherleitung ist mit einem zugehörigen Redundanzsteuerblock verknüpft. Die überwiegende Anzahl an redundanten Steuerblöcken enthält Laserschmelzsicherungsblöcke und kann nur vor dem Zusammenbau des Speicherbauelements zu einer Packung programmiert werden. Wenigstens einer der redundanten Steuerblöcke enthält jedoch einen elektrisch programmierbaren Schmelzsicherungsblock und kann auch nach dem Zusammenbau des Speicherbauelements zu einer Packung programmiert werden. Dementsprechend ermöglicht ein solches Bauelement ein Doppelzyklus-Reparaturverfahren. Bei diesem werden die meisten Bauelementreparaturen im Waferzustand durchgeführt, unter Verwendung der ökonomischeren Laserschmelzsicherungsblöcke. Eine kleine Anzahl elektrischer Schmelzsicherungsblöcke ist jedoch in einem Nachreparaturmodus verfügbar und auch nach dem Packungsaufbau adressierbar, wenn packungsbezogene Defekte auftreten. According to the invention, a Double mode redundancy circuit can be provided which the Advantages of fuse programming in the wafer state, e.g. B. by means of laser cutting, with the advantages of a Post-repair programming united. This circuit has a plurality of redundant ones Storage lines, such as additional column or row lines, each for addressing redundant cells. Any redundant Memory line is linked to an associated redundancy control block. The contains predominant number of redundant control blocks Laser fuse blocks and can only be assembled before Memory component to be programmed into a pack. However, at least one of the redundant control blocks contains an electrical one programmable fuse block and can also after the Assembling the memory device into a package be programmed. Accordingly, such a component enables Dual-cycle repair procedures. Most will Device repairs performed in the wafer state, using of the more economical laser fuse blocks. A small number electrical fuse blocks is however in one Post-repair mode available and can also be addressed after the package has been assembled, if package-related defects occur.

Bei diesem erfindungsgemäßen Entwurf sind einige redundante Speicherleitungen der Laserreparatur zugewiesen, während einige andere redundante Speicherleitungen einer Nachreparatur zugewiesen sind. In this inventive design, there are some redundant ones Memory lines assigned to laser repair while some others redundant memory lines are assigned for post-repair.

Wenn eine redundante Speicherleitung, die einer Nachreparatur zugewiesen ist, selbst defekt ist, wird die Nachreparatur unmöglich. Dies gilt selbst dann, wenn noch betriebsfähige, redundante Laserreparatur- Speicherleitungen unbenutzt sind, da diese Leitungen nicht für die Nachreparatur verwendbar sind. If a redundant storage line that a post-repair assigned, is itself defective, the subsequent repair becomes impossible. this applies even if operational, redundant laser repair Memory lines are unused because these lines are not for the Post-repair can be used.

In einem weiteren Erfindungsaspekt enthält daher die Doppelmodus- Redundanzschaltung einen Schaltungsaufbau, mit dem die Wahrscheinlichkeit erhöht ist, dass eine Nachreparatur folgen kann. Allgemein erlaubt dieser Schaltungsaufbau, dass eine Waferzustands-Adressspeichereinheit, wie ein Laserschmelzsicherungsblock, einer redundanten Leitung zugeordnet werden kann. In einer weiteren Konfiguration erlaubt dieser Schaltungsaufbau, dass der gleichen redundanten Leitung eine Nachreparatur-Adressspeichereinheit, wie ein Block mit elektrisch programmierbaren Schmelzsicherungen, zugeordnet werden kann. Ein erfindungsgemäßes Halbleiterspeicherbauelement dieses Typs von Doppelmodus-Redundanz ermöglicht folglich eine zusätzliche Reparaturflexibilität. Beispielsweise kann während eines Prüfvorgangs im Waferzustand per Voreinstellung jede redundante Leitung mit einem Laserschmelzsicherungsblock verknüpft sein. Eine defektfreie redundante Speicherleitung wird dann während des Prüfvorgangs zur Verwendung im Nachreparaturstadium bestimmt. Die redundante Speicherleitung wird der Nachreparatur-Adressspeichereinheit zugeordnet und ist auf diese Weise für den Gebrauch bei der Nachreparatur verfügbar. In a further aspect of the invention, the double mode Redundancy circuit a circuit structure with which the There is an increased probability that a subsequent repair can follow. Generally this circuit design allows a Wafer state address storage unit, such as a laser fuse block, a redundant Line can be assigned. Allowed in another configuration this circuit design that the same redundant line one Post-repair address storage unit, like a block with electrical programmable fuses, can be assigned. On Semiconductor memory device according to the invention of this type of Dual mode redundancy therefore enables an additional one Repair flexibility. For example, during a test process in By default, each redundant line with a wafer state Laser fuse block to be linked. A defect-free redundant Memory line is then used during the test process determined in the post-repair stage. The redundant storage line is assigned to the post-repair address storage unit and is on this way available for use in post-repair.

Ein entsprechendes Reparaturverfahren eignet sich für ein Halbleiterspeicherbauelement mit mehreren redundanten Speicherleitungen, die jeweils mit einer Laserschmelzsicherungs-/Komparatoreinheit verknüpft sind. Haupt-Speicherleitungen und redundante Speicherleitungen werden getestet, um festzustellen, welche Leitungen defekt und welche defektfrei sind. Für jede defekte Haupt-Speicherleitung wird eine defektfreie redundante Speicherleitung bestimmt, und die mit dieser redundanten Speicherleitung verknüpfte Laserschmelzsicherungs-/Komparatoreinheit wird so konfiguriert, dass die defekte Haupt-Speicherleitung durch die redundante Speicherleitung ersetzt wird. Wenn wenigstens eine defektfreie redundante Speicherleitung während dieses Verfahrensschritts ohne Zuweisung bleibt, kann wenigstens eine verbliebene defektfreie redundante Speicherleitung für den Gebrauch im Nachreparaturvorgang bestimmt werden. Die zur Nachreparatur bestimmte, redundante Speicherleitung wird mit einer Nachreparatur-Vergleichseinheit anstelle ihrer zugehörigen Laserschmelzsicherungs-/Komparatoreinheit verknüpft und ist dann für Nachreparaturzwecke verfügbar. A corresponding repair procedure is suitable for a Semiconductor memory component with several redundant memory lines, the each linked to a laser fuse / comparator unit are. Main storage lines and redundant storage lines are tested to determine which lines are defective and which are defect-free. For each defective main memory line there is one defect-free redundant memory line determined, and the one with this linked redundant memory line Laser fuse / comparator unit is configured so that the defective main memory line is replaced by the redundant storage line. If at least a defect-free redundant memory line during this Procedural step without assignment can be at least one remaining defect-free redundant storage line for use in Post-repair process can be determined. The intended for repair, redundant memory line comes with a post-repair comparison unit instead of their associated laser fuse / comparator unit linked and is then available for post-repair purposes.

Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen: Advantageous embodiments of the invention are in the drawings are shown and are described below. Here show:

Fig. 1 ein Blockdiagramm eines Halbleiterspeicherbauelements, Fig. 1 is a block diagram of a semiconductor memory device,

Fig. 2 ein Blockdiagramm einer für das Halbleiterspeicherbauelement von Fig. 1 verwendbaren Doppelmodus-Reparaturschaltung, FIG. 2 shows a block diagram of a double-mode repair circuit that can be used for the semiconductor memory component from FIG. 1, FIG.

Fig. 3 ein Blockschaltbild von Redundanzsteuerblöcken der Schaltung von Fig. 2, Fig. 3 is a block diagram of the redundancy control blocks of the circuit of Fig. 2,

Fig. 4, 5 und 6 Schaltbilder für elektrisch programmierbare Schmelzsicherungsblöcke und eines Adressenkomparators der Schaltung von Fig. 2, Fig. 4, 5 and 6 are circuit diagrams for electrically programmable fuse blocks and an address comparator of the circuit of Fig. 2,

Fig. 7 ein Blockdiagramm einer weiteren Doppelmodus-Reparaturschaltung, die Mittel zur Verknüpfung eines elektrischen Schmelzsicherungsblocks mit einer von mehreren redundanten Zellenfeldspalten aufweist, Fig. 7 is a block diagram of another dual mode repair circuit comprising means for combining an electrical fuse block with a redundant cell array of a plurality of columns,

Fig. 8 ein Schaltbild für in der Schaltung von Fig. 7 verwendbare Redundanzsteuerblöcke, Fig. 8 is a circuit diagram of usable in the circuit of Fig. 7 redundancy control blocks,

Fig. 9 ein Schaltbild für in der Schaltung von Fig. 7 verwendbare Nachreparatur-Steuerblöcke, Fig. 9 is a circuit diagram of usable in the circuit of Fig. 7 Nachreparatur control blocks,

Fig. 10 ein Kennliniendiagramm für ein dem Nachreparatur-Steuerblock von Fig. 9 zugeführtes Anschaltsignal, Fig. 10 is a characteristic diagram for the Nachreparatur control block of Fig. 9 supplied turn-on,

Fig. 11 ein Schaltbild einer weiteren, alternativen Realisierung der Nachreparatur-Steuerblöcke von Fig. 7, Fig. 11 is a circuit diagram of another alternative implementation of the Nachreparatur control blocks of Fig. 7,

Fig. 12 und 13 ein Blockdiagramm bzw. ein Schaltbild einer weiteren Doppelmodus-Reparaturschaltung mit elektrischen Nachreparatur-Schmelzsicherungsblöcken bzw. eines hierfür verwendbaren Nachreparatur-Steuerblocks, FIGS. 12 and 13 is a block diagram and a circuit diagram of another dual mode repair circuit with electrical Nachreparatur fuse blocks and a usable therefor Nachreparatur control block,

Fig. 14 ein Blockdiagramm einer weiteren Doppelmodus-Reparaturschaltung mit zwei separaten elektrischen Nachreparatur- Schmelzsicherungsblöcken, von denen jeder mit einer jeweiligen redundanten Speicherleitung verknüpft werden kann, Fig. 14 is a block diagram of another dual mode repair circuit with two separate electrical Nachreparatur- fuse blocks, each of which may be associated with a respective redundant memory line,

Fig. 15 ein Blockschaltbild einer weiteren Doppelmodus-Reparaturschaltung mit Redundanzsteuerblöcken, die zum Überschreiben eines zuvor fehlgeschlagenen Reparaturversuchs fähig sind, und Fig. 15 is a block diagram of another dual mode repair circuit with redundancy control blocks, which are capable of overwriting a previously failed attempt repair, and

Fig. 16 ein Schaltbild eines in der Schaltung von Fig. 15 verwendbaren Redundanzsteuerblocks. FIG. 16 is a circuit diagram of a redundancy control block that can be used in the circuit of FIG. 15.

Fig. 1 veranschaulicht im Blockschaltbild ein Halbleiterspeicherbauelement 20, in diesem Fall vom Typ eines synchronen DRAM(SDRAM)- Bauelements in einer ersten erfindungsgemäßen Realisierung. Das Halbleiterspeicherbauelement 20 beinhaltet ein Hauptzellenfeld 30 und ein redundantes Zellenfeld 32 mit redundanten Spalten, wobei beide Felder 30, 32 von einem Zeilen- und Spalten-Schaltungsaufbau unterstützt werden. Der Spalten-Schaltungsaufbau umfasst Abtastverstärker 34 und einen Spaltendecoder 50. Der Spaltendecoder 50 wählt für jede Spaltenadresse CA die eine oder mehreren Spalten- bzw. Bitleitungen aus, über die gelesen bzw. geschrieben wird. Innerhalb des Spaltendecoders 50 fegt eine Steuerschaltung 100 für redundante Speicherleitungen in Abhängigkeit von der Spaltenadresse CA und einem Spaltenauswahlfreigabesignal CSLEN fest, ob eine redundante Spalte eine normale bzw. Hauptspalte ersetzt. Fig. 1 illustrates a block diagram showing a semiconductor memory device 20, in this case of the type of a synchronous DRAM (SDRAM) - in a first device according to the invention realization. The semiconductor memory component 20 includes a main cell array 30 and a redundant cell array 32 with redundant columns, both fields 30 , 32 being supported by a row and column circuit structure. The column circuitry includes sense amplifiers 34 and a column decoder 50 . For each column address CA, the column decoder 50 selects the one or more column or bit lines via which reading or writing is carried out. Within the column decoder 50, a control circuit 100 for redundant memory lines determines in dependence on the column address CA and a column selection enable signal CSLEN whether a redundant column replaces a normal or main column.

Der Zeilen-Schaltungsaufbau beinhaltet einen Zeilendecoder 40 und einen Zeilenadressmultiplexer 42. Der Zeilendecoder 40 wählt für jede Zeilenadresse RA aus, welche Zeilen- bzw. Wortleitung zu aktivieren ist. Ein Zeilenauswahlfreigabesignal RSLEN zeigt an, wenn die Zeilenadresse RA gültig ist. Wenngleich im Bauelement 20 keine redundanten Zeilenleitungen und kein zugehöriger Schaltungsaufbau gezeigt sind, können diese existieren und sind dann dem redundanten Feld 32 und der Steuerschaltung 100 ähnlich. Es ist anzumerken, dass die Zeilenadresse RA zwei Quellen hat, die über den Multiplexer 42 kanalisiert werden, nämlich externe Zeilenadressen, die über ein Adressregister 80 zugeführt werden, und Wiederauffrisch-Zeilenadressen, die von einem Wiederauffrischzähler 46 unter der Steuerung einer Wiederauffrischsteuereinheit 44 zugeführt werden. The row circuitry includes a row decoder 40 and a row address multiplexer 42 . The row decoder 40 selects for each row address RA which row or word line is to be activated. A row selection enable signal RSLEN indicates when the row address RA is valid. Although no redundant row lines and no associated circuitry are shown in component 20 , they can exist and are then similar to redundant field 32 and control circuit 100 . It should be noted that row address RA has two sources that are channeled through multiplexer 42 , namely external row addresses that are supplied via address register 80 and refresh row addresses that are supplied by a refresh counter 46 under the control of a refresh controller 44 ,

Eingabe und Ausgabe in bzw. aus der Schaltung erfolgt über drei Registersätze. Ein Befehlsregister 70 empfängt Befehlssignale, wie zur Wortleitungsaktivierung, zum Lesen, zum Schreiben, zum Vorladen, zur selbsttätigen Wiederauffrischung, zum Laden eines Modusregisters etc., über einen Befehlsbus CMD von z. B. einer nicht gezeigten externen Speichersteuereinheit. Das Adressregister 80 empfängt Adresssignale ADD[0:m] über einen Adressbus von der Speichersteuereinheit. Ein Dateneingabe-IDatenausgaberegister 90 stellt eine Verbindung zu bidirektionalen Datenleitungen DQ[0:w] her. Input and output in or out of the circuit takes place via three register sets. A command register 70 receives command signals such as for word line activation, reading, writing, precharging, automatic refreshing, loading a mode register etc., via a command bus CMD of e.g. B. an external memory control unit, not shown. Address register 80 receives address signals ADD [0: m] from the memory control unit via an address bus. A data input ID data output register 90 connects to bidirectional data lines DQ [0: w].

Der Befehlsdecoder 60 interpretiert empfangene Befehle und erzeugt geeignete Steuersignale für die anderen Speicherbauelementblöcke. Ein Modusregistersatz (MRS) 62 ist in der Lage, Bauelementeinstellungen über einen Adressbus ADD zu empfangen, wenn auf dem CMD-Bus ein Befehl zum Laden des Modusregisters empfangen wird. Im allgemeinen wird der MRS zur Definition von SDRAM-Betriebsparametern verwendet, wie Bündeltyp, Bündellänge, Latenz etc. In vorteilhaften Realisierungen besteht eine Funktion des MRS darin, die Schmelzsicherungseinheiten in einer elektrisch programmierbaren Schmelzsicherungsbox auf eine Adresse festzulegen, die vom ADD-Bus zugeführt wird, wenn auf dem CMD-Bus ein spezieller Befehl empfangen wird. Command decoder 60 interprets received commands and generates appropriate control signals for the other memory device blocks. A mode register set (MRS) 62 is capable of receiving device settings via an address bus ADD when a command to load the mode register is received on the CMD bus. In general, the MRS is used to define SDRAM operating parameters, such as bundle type, bundle length, latency, etc. In advantageous implementations, one function of the MRS is to set the fuse units in an electrically programmable fuse box to an address that is supplied by the ADD bus when a special command is received on the CMD bus.

Wenngleich weiterentwickelte Merkmale in vielen Speicherbauelementen existieren können, für welche die Erfindung anwendbar ist, bezieht sich die vorangegangene Beschreibung auf die grundlegenden Merkmale, die den meisten SDRAM-Bauelementen gemeinsam sind, in denen die Erfindung implementierbar ist. Nachfolgend werden nun diejenigen Merkmale des Bauelements 20 näher erläutert, die spezifisch für die jeweiligen Ausführungsformen sind. While advanced features may exist in many memory devices to which the invention is applicable, the foregoing description refers to the basic features common to most SDRAM devices in which the invention can be implemented. Those features of the component 20 which are specific to the respective embodiments are now explained in more detail below.

Fig. 2 zeigt im Blockdiagramm eine grundlegende Doppelmodus- Steuerschaltung 100 für redundante Spalten gemäß einer ersten Realisierung. Diese Steuerschaltung 100 für redundante Spalten beinhaltet eine elektrische Schmelzsicherungsbox 110, einen Adresskomparator 120, einen elektrischen Redundanzsteuerblock 131, Laserredundanzsteuerblöcke 132 bis 13n sowie Auswahlgeneratoren für redundante Spalten 141 bis 14n, kurz RCSL-Generatoren. Fig. 2 is a basic block diagram of dual mode displays in control circuit 100 for redundant columns according to a first implementation. This control circuit 100 for redundant columns includes an electrical fuse box 110 , an address comparator 120 , an electrical redundancy control block 131 , laser redundancy control blocks 132 to 13 n and selection generators for redundant columns 141 to 14 n, in short RCSL generators.

Die Steuerschaltung 100 für redundante Spalten steuert den Zugriff auf eine Anzahl n von redundanten Spalten im redundanten Zellenfeld 32 der Fig. 1. Statt einer defekten Hauptfeldspalte wird eine der n redundanten Spalten ausgewählt, wenn von einem RCSL-Generator 14i ein zugehöriges Redundanzspaltenauswahlsignal RCSLi, i = 1, . . ., n, abgegeben wird. Jeder der RCSL-Generatoren 14i wird in Reaktion auf ein zugehöriges RCSL-Freigabesignal RCSLENi, i = 1, . . ., n, von einem jeweiligen Redundanzsteuerblock 13i aktiviert. Jeder RCSL-Generator 14i kann unter Verwendung von zwei seriell verschalteten, nicht gezeigten Invertern implementiert sein. The control circuit 100 for redundant columns controls access to a number n of redundant columns in the redundant cell array 32 of Fig. 1. Instead of a defective main array column is selected one of the n redundant column when, from a RCSL generator 14 i an associated redundancy column selection signal RCSLi i = 1,. , ., n, is delivered. Each of the RCSL generators 14 i is activated in response to an associated RCSL enable signal RCSLENi, i = 1,. , ., n, activated by a respective redundancy control block 13 i. Each RCSL generator 14 i can be implemented using two series-connected inverters, not shown.

Fig. 3 zeigt in einem detaillierteren Schaltbild eine mögliche Realisierung für jeden der Laserredundanzsteuerblöcke 132 bis 13n sowie für den elektrischen Redundanzsteuerblock 131. Jeder Laserredundanzsteuerblock 13i weist eine Laserschmelzsicherungsbox und einen Adresskomparator auf, kurz als Laserschmelzsicherungs-/Komparatoreinheit 150 bezeichnet. Ein Laserstrahl kann ausgewählte Schmelzsicherungen in der Laserschmelzsicherungsbox während Reparaturvorgängen im Waferstadium durchtrennen. Danach vergleicht die Laserschmelzsicherungs-/Komparatoreinheit 150 die Spaltenadressen CA mit in der Laserschmelzsicherungsbox gespeicherten Adressen defekter Spalten und gibt ein Signal OUT ab, wenn eine der Spaltenadressen CA mit der gespeicherten Adresse übereinstimmt. Ein NAND-Gatter 152 erzeugt zusammen mit einem seriellen Inverter 154 das Signal RCSLENi in Abhängigkeit von einer UND-Verknüpfung. Wenn sowohl das Signal OUT als auch das Spaltenauswahlfreigabesignal CSLEN vorliegen, liegt auch das Signal RCSLENi vor, so dass die redundante Spalte i ausgewählt wird. Der elektrische Redundanzsteuerblock 133 beinhaltet ein NAND- Gatter 160 mit einem seriellen Inverter 162, um das Signal RCSLEN1 in Abhängigkeit von einer UND-Verknüpfung zu erzeugen. Wenn sowohl ein Signal EN als auch das Signal CSLEN vorliegen, liegt auch das Signal RCSLEN1 vor, so dass die redundante Spalte 1 ausgewählt wird. Fig. 3 shows in a more detailed circuit diagram of one possible implementation for each of the laser redundancy control blocks 132-13 and n for the electric redundancy control block 131. Each laser redundancy control block 13 i has a laser fuse box and an address comparator, briefly referred to as a laser fuse / comparator unit 150 . A laser beam can cut selected fuses in the laser fuse box during repair operations at the wafer stage. Thereafter, the laser fuse / comparator unit 150 compares the column addresses CA with defective column addresses stored in the laser fuse box and outputs a signal OUT if one of the column addresses CA matches the stored address. A NAND gate 152 together with a serial inverter 154 generates the RCSLENi signal depending on an AND operation. If both the OUT signal and the column selection enable signal CSLEN are present, the RCSLENi signal is also present, so that the redundant column i is selected. The electrical redundancy control block 133 includes a NAND gate 160 with a serial inverter 162 to generate the RCSLEN1 signal in response to an AND operation. If both the EN signal and the CSLEN signal are present, the RCSLEN1 signal is also present, so that redundant column 1 is selected.

Das Signal EN ist ein Ausgangssignal des Adresskomparators 120 und wird abgegeben, wenn das Signal CA mit einem Signal ECA in Fig. 2 übereinstimmt. Das Signal ECA ist eine elektrisch gespeicherte Adresse einer defekten Spalte und wird von der elektrischen Schmelzsicherungsbox 110 geliefert. Folglich kann, während die redundanten Spaltenleitungen 2 bis n nur während einer Reparatur im Waferstadium programmiert werden können, die redundante Spaltenleitung 1 jederzeit programmiert werden, z. B. auch während eines Nachreparaturvorgangs. The signal EN is an output signal of the address comparator 120 and is output when the signal CA coincides with a signal ECA in FIG. 2. The ECA signal is an electrically stored address of a defective column and is provided by the electrical fuse box 110 . Thus, while the redundant column lines 2 through n can only be programmed during a wafer stage repair, the redundant column line 1 can be programmed at any time, e.g. B. also during a post-repair process.

Die Fig. 4 und 5 veranschaulichen eine Realisierung für die elektrische Schmelzsicherungsbox 110. Gemäß Fig. 4 weist die elektrische Schmelzsicherungsbox 110 eine Mehrzahl elektrischer Schmelzsicherungseinheiten 31a, 31i, mit i = 0, . . ., k, mit gepufferten Ausgängen auf. Jede elektrische Schmelzsicherungseinheit hält ein Bit an Daten. Die Schmelzsicherungseinheit 31a hält ein Datenbit OUTa, das nach Pufferung ein Hauptzugriffssignal MA darstellt, das anzeigt, ob die elektrische Schmelzsicherungsbox programmiert worden ist. Die jeweilige Schmelzsicherungseinheit 31i hält das Datenbit OUTi, das nach Pufferung ein elektrisches Spaltenadresssignalbit ECAi darstellt. FIGS. 4 and 5 illustrate an implementation for the electrical Schmelzsicherungsbox 110th According to Fig. 4 110 includes the electrical Schmelzsicherungsbox a plurality of electric fuse units 31 a, 31 i, with i = 0,. , ., k, with buffered outputs on. Each electrical fuse unit holds one bit of data. The fuse unit 31a holds a data bit OUTa illustrating buffering by a main access signal MA, which indicates whether the electric Schmelzsicherungsbox has been programmed. The respective fuse unit 31 i holds the data bit OUTi, which after buffering represents an electrical column address signal bit ECAi.

Der Modusregistersatz 62 von Fig. 1 erzeugt Programmiereingangssignale MRSA, MRSCA0 bis MRSCAk für die elektrische Schmelzsicherungsbox 110 in Abhängigkeit von einem externen Befehl. Jede elektrische Schmelzsicherungseinheit ist so gefertigt, dass sie sich anfänglich in einem ersten Zustand befindet, z. B. ein nicht gesetztes Adressbit repräsentiert. Wenn eine gegebene MRS-Programmiereingabe vorliegt, wird die zugehörige elektrische Schmelzsicherungseinheit in einen zweiten Zustand versetzt, in dem sie z. B. ein gesetztes Adressbit repräsentiert. Um die elektrische Schmelzsicherungsbox 110 zu programmieren, platziert daher der MRS 62 die Adresse der Reparaturspalte auf MRSCA0-k, um diese Adresse zu programmieren, und um das Hauptadressbit zu programmieren, gibt er das Signal MRSA ab. The mode register set 62 of FIG. 1 generates programming input signals MRSA, MRSCA0 to MRSCAk for the electrical fuse box 110 in response to an external command. Each electrical fuse unit is manufactured in such a way that it is initially in a first state, e.g. B. represents an unset address bit. If there is a given MRS programming input, the associated electrical fuse unit is placed in a second state, in which it e.g. B. represents a set address bit. Therefore, in order to program the electrical fuse box 110 , the MRS 62 places the address of the repair column on MRSCA0-k, in order to program this address, and in order to program the main address bit, it issues the signal MRSA.

Fig. 5 zeigt in einem detaillierteren Schaltbild eine Realisierung für die jeweilige elektrische Schmelzsicherungseinheit 31i, mit i = a, 0, . . ., k. Jede elektrische Schmelzsicherungseinheit 31i beinhaltet eine erste und zweite Schmelzsicherung F1, F2, einen ersten bis fünften NMOS-Transistor N1 bis N5 sowie einen ersten und zweiten PMOS-Transistor P1, P2. Die Drain-Elektroden der NMOS-Transistoren N1 und N2, die Drain- Elektrode des PMOS-Transistors P1 und die Gate-Elektrode des PMOS- Transistors P2 sowie die Gate-Elektrode des NMOS-Transistors N3 sind sämtlich mit einem ersten Knoten 411 verbunden. Die Gate-Elektrode des PMOS-Transistors P1, die Gate-Elektrode des NMOS-Transistors N2, die Drain-Elektroden der NMOS-Transistoren N3 und N4 sowie die Drain-Elektrode des PMOS-Transistors P2 sind sämtlich mit einem zweiten Knoten 412 verbunden. Das am zweiten Knoten anstehende Signal bildet das jeweilige Ausgangssignal OUT. Die Source-Elektroden der NMOS-Transistoren sind geerdet, während die Source-Elektroden der PMOS-Transistoren P1 und P2 über die jeweilige Schmelzsicherung F1 bzw. F2 mit einer Speisespannung VDD verbunden sind. Fig. 5 shows in a more detailed circuit diagram of an implementation for the respective electrical fuse unit 31 i, with i = a, 0,. , ., k. Each electrical fuse unit 31 i includes a first and second fuse F1, F2, a first to fifth NMOS transistor N1 to N5 and a first and second PMOS transistor P1, P2. The drain electrodes of the NMOS transistors N1 and N2, the drain electrode of the PMOS transistor P1 and the gate electrode of the PMOS transistor P2 and the gate electrode of the NMOS transistor N3 are all connected to a first node 411 . The gate electrode of the PMOS transistor P1, the gate electrode of the NMOS transistor N2, the drain electrodes of the NMOS transistors N3 and N4 and the drain electrode of the PMOS transistor P2 are all connected to a second node 412 . The signal present at the second node forms the respective output signal OUT. The source electrodes of the NMOS transistors are grounded, while the source electrodes of the PMOS transistors P1 and P2 are connected to a supply voltage VDD via the respective fuse F1 or F2.

Die Schmelzsicherungseinheit 31i wird so gefertigt, dass der Widerstand der Schmelzsicherung F2 höher als derjenige der Schmelzsicherung F1 ist. Dementsprechend wird im Fall, dass beide Schmelzsicherungen intakt sind, der Knoten 412, der das Ausgangssignal OUT liefert, auf einen niedrigen Logikzustand gesteuert, während der Knoten 411 auf einen hohen Logikzustand gesteuert wird, wenn die Schmelzsicherungseinheit angeschaltet ist. The fuse unit 31 i is manufactured in such a way that the resistance of the fuse F2 is higher than that of the fuse F1. Accordingly, in the event that both fuses are intact, the node 412 that provides the output signal OUT is controlled to a low logic state, while the node 411 is controlled to a high logic state when the fuse unit is turned on.

Ein erstes Eingangssignal MRS1, das normalerweise auf niedrigem Logikzustand liegt, wird den Gate-Elektroden der NMOS-Transistoren N1 und N4 zugeführt. Das Eingangssignal MRS1 wird zur Prüfung verwendet, ob die Schmelzsicherung F1 durchtrennt ist oder nicht, wie unten erläutert. A first input signal MRS1, which is normally low Logic state, the gate electrodes of the NMOS transistors N1 and N4 fed. The input signal MRS1 is used for testing uses whether the fuse F1 is cut or not, as below explained.

Ein zweites Eingangssignal MRS2 wird an die Gate-Elektrode des NMOS-Transistors N5 angelegt. Das Eingangssignal MRS2 wird dazu verwendet, die Schmelzsicherung F1 elektrisch zu durchtrennen. Wenn das Eingangssignal MRS2 auf einen hohen Logikpegel gesetzt wird, wird der NMOS-Transistor N5 leitend, was einen transienten Strom verursacht, der über die Schmelzsicherung F1 fließt und groß genug ist, dass diese durchtrennt wird. Nach dem Durchtrennen der Sicherung F1 setzt der Transistor N5 auch das Potential an der Source-Elektrode des Transistors P1 herunter und somit auch am Knoten 411. Mit fallender Spannung am Knoten 411 wird der Transistor P2 leitend geschaltet, während der Transistor N3 sperrend geschaltet wird, was die Spannung am Knoten 412 anhebt. Dies wiederum führt dazu, dass der Transistor N2 leitend geschaltet wird, was die abfallende Spannung am Knoten 411 und die ansteigende Spannung am Knoten 412 wieder verstärkt, bis das Signal OUT auf einen hohen Logikpegel wechselt. A second input signal MRS2 is applied to the gate electrode of the NMOS transistor N5. The input signal MRS2 is used to cut the fuse F1 electrically. When the input signal MRS2 is set to a high logic level, the NMOS transistor N5 becomes conductive, causing a transient current that flows across the fuse F1 and is large enough to cut it. After the fuse F1 has been cut, the transistor N5 also lowers the potential at the source electrode of the transistor P1 and thus also at the node 411 . With falling voltage at node 411 , transistor P2 is turned on, while transistor N3 is turned off, which increases the voltage at node 412 . This, in turn, causes transistor N2 to turn on, which amplifies the falling voltage at node 411 and the rising voltage at node 412 until the signal OUT changes to a high logic level.

Nach der Programmierung kann das Eingangssignal MRS1 zur Feststellung verwendet werden, ob die Schmelzsicherung F1 durch das Vorliegen des Eingangssignals MRS2 vollständig durchtrennt wurde. In einem Testmodus wird das Eingangssignal MRS1 kurzzeitig auf einen hohen Logikzustand gebracht, um die Knoten 411 und 412 beide auf einen niedrigen Pegel zu ziehen. Wenn die Schmelzsicherung F1 durchtrennt wurde, nimmt der Knoten 412 wieder einen hohen Zustand an, wenn das Signal MRS1 auf den niedrigen Pegel zurückkehrt. Wenn die Schmelzsicherung F1 nicht durchtrennt wurde, nimmt der Knoten 411 wieder einen hohen Zustand ein, wenn das Signal MRS1 auf einen niedrigen Zustand zurückgeführt wird. After programming, the input signal MRS1 can be used to determine whether the fuse F1 has been completely cut by the presence of the input signal MRS2. In a test mode, the input signal MRS1 is brought briefly to a high logic state in order to pull nodes 411 and 412 both to a low level. If the fuse F1 has been cut, the node 412 will go high again when the signal MRS1 returns to the low level. If the fuse F1 has not been cut, the node 411 returns to a high state when the MRS1 signal is returned to a low state.

Nach der Aktivierung/Deaktivierung des Signals MRS1 wird die reparierte Adressleitung getestet. Wenn der Test nicht erfolgreich verläuft, wird angenommen, dass eine oder mehrere Schmelzsicherungen nicht vollständig durchtrennt wurden und daher die defekte Spalte nicht erfolgreich durch die redundante Spalte ersetzt wurde. In einem solchen Fall können die elektrischen Programmier- und Testschritte wiederholt werden, um einen erneuten Versuch zum Durchtrennen der Schmelzsicherung zu unternehmen. After activating / deactivating the MRS1 signal, the repaired address line tested. If the test is not successful, will assumed that one or more fuses were not were completely cut and therefore the broken column was not was successfully replaced by the redundant column. In such a case can repeat the electrical programming and test steps to try again to cut the To fuse.

Fig. 6 zeigt in einem detaillierteren Schaltbild eine Realisierung für den Adresskomparator 120 von Fig. 2. In diesem Fall weist der Adresskomparator 120 eine Mehrzahl von Vergleichseinheiten 51i, i = 0, . . ., k, und eine Mehrzahl von logischen UND-Gattern auf, von denen Logikgatter 520, 522 und 524 gezeigt sind. Jedes UND-Gatter ist durch ein NAND- Gatter mit einem Inverter an seiner Ausgangsseite realisiert. FIG. 6 shows a realization for the address comparator 120 from FIG. 2 in a more detailed circuit diagram . In this case, the address comparator 120 has a plurality of comparison units 51 i, i = 0,. , ., k, and a plurality of logic AND gates, of which logic gates 520 , 522 and 524 are shown. Each AND gate is implemented by a NAND gate with an inverter on its output side.

Jede Vergleichseinheit 51i führt eine XNOR-Einbitfunktion aus. Die Vergleichseinheit 51i empfängt ein Adressbit ECAi, mit i = 0, . . ., k, für elektrische Reparatur und ein zugehöriges externes Adressbit CAi, mit i = 0, . . ., k, und vergleicht die beiden Bits. Wenn die beiden Bits auf dem gleichen Logikpegel liegen, gibt die Vergleichseinheit 51i ein Signal auf hohem Logikpegel ab. Wenn sich die beiden Bits unterscheiden, gibt sie ein Signal auf niedrigem Logikpegel ab. Each comparison unit 51 i performs an XNOR one-bit function. The comparison unit 51 i receives an address bit ECAi, with i = 0,. , ., k, for electrical repair and an associated external address bit CAi, with i = 0,. , ., k, and compares the two bits. If the two bits are at the same logic level, the comparison unit 51 i outputs a signal at a high logic level. If the two bits differ, it emits a low logic signal.

Das Ausgangssignal jeder Vergleichseinheit 51i und das Hauptsignal MA werden UND-verknüpft und als Aktivierungssignal EN für elektrische Reparatur abgegeben. Wenn daher von allen Vergleichseinheiten 510 bis 51k Signale auf hohem Logikpegel abgegeben werden, und das Hauptzugriffssignal ebenfalls auf hohem Pegel liegt, wird das Aktivierungssignal EN für elektrische Reparatur aktiviert. The output signal of each comparison unit 51 i and the main signal MA are AND-linked and output as an activation signal EN for electrical repair. Therefore, if all the comparison units 510 to 51 k output signals at a high logic level and the main access signal is also at a high level, the activation signal EN for electrical repair is activated.

Die in den Fig. 2 bis 6 veranschaulichte Steuerschaltung für redundante Spalten stellt, wie oben erläutert, im Vergleich zu einem allein auf Laserschmelzsicherungen beruhenden Redundanzschema eine verbesserte Reparaturfähigkeit zur Verfügung, da eine redundante Spalte für eine Nachreparatur reserviert wird. Gleichzeitig nutzt dieses Ausführungsbeispiel die Erkenntnis, dass die meisten Speicherfelddefekte während der Reparatur im Waferstadium vorhanden und detektierbar sind, indem die meisten redundanten Spalten mit dem ökonomischeren Steuerschaltungsaufbau mit Laser-Schmelzsicherungen angesteuert werden. The control circuit for redundant columns illustrated in FIGS. 2 to 6, as explained above, provides improved repair capability compared to a redundancy scheme based solely on laser fuses, since a redundant column is reserved for subsequent repair. At the same time, this exemplary embodiment makes use of the knowledge that most of the memory field defects are present and detectable during the repair in the wafer stage, in that most of the redundant columns are controlled with the more economical control circuit structure with laser fuses.

Eine Situation, die mit dem Ausführungsbeispiel von Fig. 2 nicht korrigierbar ist, ist ein Ausfall in derjenigen redundanten Spalte, die mit dem elektrischen Redundanzsteuerblock 131 verknüpft ist. Wenn diese redundante Spalte defekt ist, ist keine Nachreparatur möglich, selbst wenn eine oder mehrere der anderen der Anzahl n redundanter Spalten defektfrei und unbenutzt ist. Dagegen erhöht das zweite Ausführungsbeispiel die Wahrscheinlichkeit, dass eine Nachreparatur möglich ist, indem die potentielle Auswahl einer von mehreren redundanten Spalten zur Zuordnung zu elektrischen Redundanzsteuersignalen ermöglicht wird. Dann kann in vorteilhafter Weise eine defektfreie redundante Spalte nach der Waferfabrikation für eine Nachreparatur herangezogen werden. Außerdem kann vorteilhafter Weise alternativ jede defektfreie redundante Spalte einer Laserreparatur zugewiesen werden. A situation that cannot be corrected with the exemplary embodiment of FIG. 2 is a failure in the redundant column that is linked to the electrical redundancy control block 131 . If this redundant column is defective, no subsequent repair is possible, even if one or more of the other n number of redundant columns is defect-free and unused. In contrast, the second exemplary embodiment increases the probability that subsequent repair is possible by enabling the potential selection of one of a plurality of redundant columns for assignment to electrical redundancy control signals. Then, a defect-free, redundant column after the wafer production can advantageously be used for a subsequent repair. In addition, each defect-free redundant column can advantageously be assigned to a laser repair as an alternative.

Fig. 7 veranschaulicht im Blockdiagramm dieses zweite Ausführungsbeispiel in Form einer Redundanzspaltensteuerschaltung 200, die in einigen Komponenten dem Ausführungsbeispiel von Fig. 2 gleicht und speziell Nachreparatursteuerblöcke 251 bis 25n, verschiedene Redundanzsteuerblöcke 231 bis 23n und Steuersignalunterschiede aufweist. Diese Unterschiede werden nachfolgend in Verbindung mit den Fig. 7 bis 10 deutlicher. Kurz gesagt besitzt jeder Redundanzsteuerblock 23i Laserschmelzsicherungs-Funktionalität, kann jedoch so konfiguriert sein, dass er auf das elektrische Reparaturaktivierungssignal EN antwortet. Es wird daher keine einzige redundante Spalte bedingungslos für Nachreparatur bereitgestellt, vielmehr können alle redundanten Spalten, wenn notwendig, für Laserschmelzsicherungsreparatur verwendet werden, und eine defektfreie redundante Spalte kann nach der Waferfabrikation mit dem elektrischen Schmelzsicherungsschaltungsaufbau für Nachreparatur verknüpft werden. Diese Flexibilität stellt eine effiziente Nutzung von defektfreien redundanten Speicherleitungen in einer Mischung aus Reparaturvorgängen im Waferstadium und Nachreparaturvorgängen zur Verfügung. FIG. 7 illustrates in block diagram form this second exemplary embodiment in the form of a redundancy column control circuit 200 , which in some components is similar to the exemplary embodiment of FIG. 2 and in particular has post-repair control blocks 251 to 25 n, various redundancy control blocks 231 to 23 n and control signal differences. These differences will become clearer below in connection with FIGS. 7 to 10. Briefly, each redundancy control block 23 has laser fuse functionality, but can be configured to respond to the electrical repair activation signal EN. Therefore, not a single redundant column is unconditionally provided for post-repair, rather all redundant columns can be used for laser fuse repair, if necessary, and a defect-free redundant column can be linked to the electrical fuse circuitry for post-repair after wafer fabrication. This flexibility provides an efficient use of defect-free redundant memory lines in a mixture of repair processes in the wafer stage and post-repair processes.

Wie die Redundanzspaltensteuerschaltung 100 von Fig. 2 weist die Steuerschaltung 200 von Fig. 7 eine elektrische Schmelzsicherungsbox 210 auf, die unter Verwendung des Modusregistersatzes auf eine gewünschte Nachreparaturspaltenadresse festgesetzt werden kann. Ein Adresskomparator 220 vergleicht Adressen ECA aus der elektrischen Schmelzsicherungsbox 210 mit einer Spaltenadresse CA und gibt das Aktivierungssignal EN ab, wenn die Adressen ECA und CA übereinstimmen und das Hauptsignal MA anzeigt, dass die Adresse ECA gültig ist. As the redundancy column control circuit 100 of FIG. 2, the control circuit 200 of FIG. 7 is an electrical Schmelzsicherungsbox 210 which can be set using the mode register set to a desired Nachreparaturspaltenadresse. An address comparator 220 compares addresses ECA from the electrical fuse box 210 with a column address CA and outputs the activation signal EN if the addresses ECA and CA match and the main signal MA indicates that the address ECA is valid.

Während in Fig. 2 nur der elektrische Redundanzsteuerblock 131 das Aktivierungssignal EN vom elektrischen Reparaturadressenkomparator 120 empfängt, empfängt im Beispiel von Fig. 7 jeder Redundanzsteuerblock 231 bis 23n das Aktivierungssignal EN vom Adresskomparator 220. Außerdem empfängt jeder Redundanzsteuerblock 23i die Spaltenadresse CA und ein Steuersignal CSi von einem zugehörigen Nachreparatursteuerblock 25i. Dieses Steuersignal CSi legt fest, ob der Redundanzsteuerblock 23i auf das Aktivierungssignal EN reagiert oder die Spaltenadresse CA in Verbindung mit einer Laserschmelzsicherungs- /Komparatoreinheit innerhalb des Redundanzsteuerblocks 23i benutzt, um eine Auswahl einer redundanten Spalte durchzuführen. In einer typischen Nutzung wird eine Schmelzsicherung in einem und nur einem der Nachreparatursteuerblöcke 25i durchtrennt, um eine entsprechende CSi-Signalleitung zu aktivieren, welche die redundante Spalte anzeigt, die erforderlichenfalls zur Nachreparatur verwendet wird. While only the electric redundancy control block receives the enable signal EN in Fig. 2 131 from the electrical Reparaturadressenkomparator 120 receives in the example of Fig. 7, each redundancy control block 231 to 23 n, the activation signal EN from the address comparator 220th In addition, each redundancy control block 23 i receives the column address CA and a control signal CSi from an associated post-repair control block 25 i. This control signal CSi determines whether the redundancy control block 23 i responds to the activation signal EN or uses the column address CA in conjunction with a laser fuse / comparator unit within the redundancy control block 23 i to carry out a selection of a redundant column. In a typical use, a fuse is cut in one and only one of the post-repair control blocks 25 i to activate a corresponding CSi signal line that indicates the redundant column that is used for post-repair if necessary.

Fig. 8 veranschaulicht den internen Schaltungsaufbau eines jeweiligen Redundanzsteuerblocks 23i, i = 1, . . ., n, der ein Redundanzaktivierungssignal RCSLENi an einen zugehörigen RCSL-Generator 24i in Fig. 7 abgibt. Jeder Redundanzsteuerblock 23i weist einen Laserreparatur- Verarbeitungsteil 610 für Laserreparatur und einen Nachreparatur- Verarbeitungsteil 620 für Nachreparaturvorgänge auf. Fig. 8 illustrates the internal circuitry of a respective redundancy control block 23 i, i = 1,. , ., n, which outputs a redundancy activation signal RCSLENi to an associated RCSL generator 24 i in FIG. 7. Each redundancy control block 23 i has a laser repair processing part 610 for laser repair and a post-repair processing part 620 for post-repair operations.

Der Laserreparatur-Verarbeitungsteil 610 beinhaltet eine Laserschmelzsicherungsbox 611, einen Adresskomparator 612 und eine erste Logikeinheit 613. Die Laserschmelzsicherungsbox 612 besitzt eine Mehrzahl von Schmelzsicherungen, die durch einen Laserstrahl durchtrennt werden können. Durch selektives Durchtrennen der Laserschmelzsicherungen mit einem Laser wird die Laserschmelzsicherungsbox programmiert, um eine Adresse LCA zu erzeugen, die eine Haupt-Speicherfeldspalte anzeigt, in der eine defekte Zelle aufgetreten ist. Wie der Adresskomparator 220 aktiviert der Adresskomparator 612 ein Ausgangssignal OUT, wenn die Adresse LCA mit einer externen Adresse CA übereinstimmt. Die Logikeinheit 613 nimmt eine ODER-Verknüpfung des Ausgangssignals OUT mit dem Steuersignal CSi vor und erzeugt dadurch ein erstes Logiksignal TS1. Wenn daher der Nachreparatursteuerblock 25i das Steuersignal CSi nicht aktiviert hat, was bedeutet, dass der Redundanzsteuerblock 23i nicht zur Nachreparatur ausgewählt wurde, lässt die Logikeinheit 613 das Ausgangssignal OUT als sein Ausgangssignal TS1 durch. Wenn hingegen das Steuersignal CSi aktiviert wurde, was anzeigt, dass dies ein Nachreparaturblock ist, wird das Ausgangssignal OUT überschrieben, und das Ausgangssignal TS1 der Logikeinheit 613 wird unabhängig vom Zustand des Signals OUT aktiviert. The laser repair processing part 610 includes a laser fuse box 611 , an address comparator 612 and a first logic unit 613 . The laser fuse box 612 has a plurality of fuses that can be cut by a laser beam. By selectively cutting the laser fuses with a laser, the laser fuse box is programmed to generate an address LCA that indicates a main memory array column in which a defective cell has occurred. Like the address comparator 220 , the address comparator 612 activates an output signal OUT if the address LCA matches an external address CA. The logic unit 613 ORs the output signal OUT with the control signal CSi and thereby generates a first logic signal TS1. Therefore, if the post-repair control block 25 i has not activated the control signal CSi, which means that the redundancy control block 23 i has not been selected for post-repair, the logic unit 613 passes the output signal OUT as its output signal TS1. On the other hand, if the control signal CSi has been activated, which indicates that this is a post-repair block, the output signal OUT is overwritten and the output signal TS1 of the logic unit 613 is activated regardless of the state of the signal OUT.

Der Nachreparatur-Verarbeitungsteil 620 weist einen Inverter 621 und eine zweite Logikeinheit 622 auf. Der Inverter 621 erzeugt das Inverse des Signals CSi als ein Signal CSi#. Die zweite Logikeinheit 622 nimmt eine ODER-Verknüpfung des Signals CSi# mit dem elektrischen Reparaturaktivierungssignal EN vom elektrischen Schmelzsicherungsadresskomparator 220 vor und erzeugt so ein zweites Logiksignal TS1. Wenn der Nachreparatursteuerblock 25i das Steuersignal CSi aktiviert hat, was anzeigt, dass dies ein Nachreparaturblock ist, entspricht das Logiksignal TS2 dem Aktivierungssignal EN. Wenn hingegen das Steuersignal CSi deaktiviert wird, wird das Aktivierungssignal EN überschrieben, und das zweite Logiksignal TS2 wird unabhängig vom Zustand des Aktivierungssignals EN aktiviert. Es ist daher evident, dass der Redundanzsteuerblock 23i nur auf entweder das Ausgangssignal OUT des Komparators 612 oder das elektrische Reparaturaktivierungssignal EN reagiert, wobei diese Auswahl vom Zustand des Steuersignals CSi abhängt. The post-repair processing part 620 has an inverter 621 and a second logic unit 622 . The inverter 621 generates the inverse of the signal CSi as a signal CSi #. The second logic unit 622 ORs the signal CSi # with the electrical repair activation signal EN from the electrical fuse address comparator 220 and thus generates a second logic signal TS1. If the post-repair control block 25 i has activated the control signal CSi, which indicates that this is a post-repair block, the logic signal TS2 corresponds to the activation signal EN. If, on the other hand, the control signal CSi is deactivated, the activation signal EN is overwritten and the second logic signal TS2 is activated regardless of the state of the activation signal EN. It is therefore evident that the redundancy control block 23 i only responds to either the output signal OUT of the comparator 612 or the electrical repair activation signal EN, this selection depending on the state of the control signal CSi.

Der Laserreparatur-Verarbeitungsteil 610 und der Nachreparatur- Verarbeitungsteil 620 teilen sich eine dritte Logikeinheit 631. Diese nimmt eine UND-Verknüpfung des ersten und zweiten Logiksignals TS1, TS2 zusammen mit einem Spaltenauswahl CSLEN vor und gibt dann das Redundanzaktivierungssignal RCSLENi, i = 1, . . ., n, ab. The laser repair processing part 610 and the post-repair processing part 620 share a third logic unit 631 . This performs an AND operation of the first and second logic signals TS1, TS2 together with a column selection CSLEN and then outputs the redundancy activation signal RCSLENi, i = 1,. , ., n, ab.

Wenn vom Halbleiterspeicherbauelement ein Lese- oder Schreibbefehl empfangen wird, ist der Befehl von einer externen Spaltenadresse CA begleitet, welche die Haupt-Speicherfeldspalte spezifiziert, auf die zugegriffen werden soll. Wenn die Haupt-Speicherfeldspalte, die durch die Adresse CA spezifiziert wurde, nicht repariert wurde, enthält keine der Laser- oder elektrischen Reparaturschmelzsicherungsboxen diese Adresse. Wenn die Haupt-Speicherfeldspalte, die durch die Adresse CA spezifiziert wurde, während einer Laserschmelzsicherungsreparatur im Waferstadium durch eine redundante Spalte ersetzt wurde, wurde diese Spaltenadresse in der Laserschmelzsicherungsbox 611 einer der redundanten Steuerblöcke 23i gespeichert. Wenn die durch die Adresse CA spezifizierte Haupt-Speicherfeldspalte während einer Nachreparatur durch eine redundante Spalte ersetzt wurde, ist diese Spaltenadresse in der elektrischen Schmelzsicherungsbox 210 abgelegt. Die Adresse CA wird dem Adresskomparator 612 jedes Redundanzsteuerblocks 23i sowie dem elektrischen Schmelzsicherungsadresskomparator 220 von Fig. 7 zugeführt. Jeder Adresskomparator vergleicht die Adresse CA mit seiner gespeicherten Adresse, d. h. der Komparator 612 mit der Laserschmelzsicherungsadresse LCA und der Komparator 220 mit der elektrischen Schmelzsicherungsadresse ECA. Für eine defekte, aber reparierte Haupt-Speicherfeldspalte detektiert einer der Adresskomparatoren eine Übereinstimmung mit der Adresse CA und aktiviert sein Ausgangssignal, d. h. der Komparator 612 sein Ausgangssignal OUT und der Komparator 220 sein Aktivierungssignal EN. Wenn die von der Adresse CA spezifizierte Haupt-Speicherfeldspalte nicht repariert wurde, aktiviert keiner der Komparatoren sein Ausgangssignal. When a read or write command is received from the semiconductor memory device, the command is accompanied by an external column address CA that specifies the main memory array column to be accessed. If the main memory array column specified by the address CA has not been repaired, none of the laser or electrical repair fuse boxes contain that address. If the main memory array column specified by the address CA was replaced by a redundant column during a laser fuse repair in the wafer stage, this column address was stored in the laser fuse box 611 of one of the redundant control blocks 23 i. If the main memory field column specified by the address CA was replaced by a redundant column during a repair, this column address is stored in the electrical fuse box 210 . The address CA is supplied to the address comparator 612 of each redundancy control block 23 i and to the electrical fuse address comparator 220 of FIG. 7. Each address comparator compares the address CA with its stored address, ie the comparator 612 with the laser fuse address LCA and the comparator 220 with the electrical fuse address ECA. For a defective but repaired main memory field column, one of the address comparators detects a match with the address CA and activates its output signal, ie the comparator 612 its output signal OUT and the comparator 220 its activation signal EN. If the main memory array column specified by address CA has not been repaired, none of the comparators will activate its output.

Der erste bzw. primäre Betriebsmodus jeder Redundanzsteuerschaltung 23i reagiert auf eine mittels Laserschmelzsicherung programmierte Reparaturadresse. tn diesem Betriebsmodus ist das Steuersignal CSi deaktiviert, das erste Logiksignal TS1 reagiert auf das Ausgangssignal OUT, und das zweite Ausgangssignal TS2 ist ständig aktiviert. Wenn daher die Adressen CA und LCA übereinstimmen und das Signal CSLEN aktiviert ist, was anzeigt, dass ein Spaltenauswahlausgangssignal geeignet ist, wird das Redundanzspaltenauswahlsignal RCSLENi aktiviert. Andernfalls bleibt das Signal RCSLENi deaktiviert. The first or primary operating mode of each redundancy control circuit 23 i responds to a repair address programmed by means of laser fuse. In this operating mode, the control signal CSi is deactivated, the first logic signal TS1 reacts to the output signal OUT, and the second output signal TS2 is constantly activated. Therefore, if the addresses CA and LCA match and the CSLEN signal is asserted, indicating that a column select output is appropriate, the redundancy column select signal RCSLENi is asserted. Otherwise the RCSLENi signal remains deactivated.

Der andere Betriebsmodus der Redundanzsteuerschaltung 23i reagiert auf die durch elektrische Schmelzsicherung programmierte Reparaturadresse. In diesem Modus ist das Steuersignal CSi aktiviert, das erste Logiksignal TS1 ist ständig aktiviert, und das zweite Logiksignal TS2 reagiert auf das Aktivierungssignal EN. Wenn eine Übereinstimmung der Adressen CA und ECA durch den Adresskomparator 220 festgestellt wird und das Signal CSLEN aktiviert ist, was anzeigt, dass ein Spaltenauswahlausgangssignal geeignet ist, wird das Redundanzspaltenauswahlsignal RCSLENi aktiviert. Andernfalls bleibt das Signal RCSLENi deaktiviert. The other operating mode of the redundancy control circuit 23 i reacts to the repair address programmed by electrical fuse. In this mode, the control signal CSi is activated, the first logic signal TS1 is constantly activated, and the second logic signal TS2 reacts to the activation signal EN. If a match of the addresses CA and ECA is determined by the address comparator 220 and the signal CSLEN is activated, which indicates that a column selection output signal is suitable, the redundancy column selection signal RCSLENi is activated. Otherwise the RCSLENi signal remains deactivated.

Im Ausführungsbeispiel von Fig. 7 wird höchstens einer der Redundanzsteuerblöcke 23i auf den anderen Betriebsmodus gesetzt. Alle anderen Redundanzsteuerblöcke werden auf den primären Betriebsmodus gesetzt. Welcher Steuerblock 23i in den anderen Betriebsmodus gesetzt wird, wird durch den Zustand der Nachreparatur-Steuerblöcke 25i festgelegt. Jeder Nachreparatur-Steuerblock 25i beinhaltet hierfür eine Schmelzsicherung oder ein anderes einstellbares Element. In the exemplary embodiment of FIG. 7, at most one of the redundancy control blocks 23 i is set to the other operating mode. All other redundancy control blocks are set to the primary operating mode. Which control block 23 i is set in the other operating mode is determined by the state of the post-repair control blocks 25 i. For this purpose, each post-repair control block 25 i contains a fuse or another adjustable element.

Fig. 9 veranschaulicht im Schaltbild eine mögliche Realisierung für einen jeweiligen Nachreparatur-Steuerblock 25i mit einer Nachreparatur- Schmelzsicherung 710. Letztere ist eine Laserschmelzsicherung, die während eines Testvorgangs im Waferstadium durchtrennt werden kann, um den Zustand des Steuersignals CSi zu ändern. Speziell bleibt, wenn die Nachreparatur-Schmelzsicherung 710 intakt gelassen wird, das Signal CSi auf einem niedrigen Logikpegel, während es einen hohen Logikpegel einnimmt, wenn die Nachreparatur-Schmelzsicherung 710 durchtrennt wird. FIG. 9 illustrates in the circuit diagram a possible implementation for a respective post-repair control block 25 i with a post-repair fuse 710 . The latter is a laser fuse that can be severed during a test in the wafer stage to change the state of the control signal CSi. Specifically, when the post-repair fuse 710 is left intact, the signal CSi remains at a low logic level, while at a high logic level when the post-repair fuse 710 is cut.

Der Nachreparatur-Steuerblock 25i enthält zusätzlich zur Schmelzsicherung 710 zwei PMOS-Transistoren P3 und P4, einen NMOS-Transistor N6 und zwei Inverter 712 und 714. Die PMOS-Transistoren P3 und P4 sind jeweils mit einer Source-Elektrode an eine Speisespannung VDD und mit einer Drain-Elektrode an einen Anschluss der Schmelzsicherung 710 über einen zugehörigen Knoten 810 angeschlossen. Der NMOS- Transistor N6 ist mit seiner Source-Elektrode an Masse und mit seiner DRAIN-Elektrode an den anderen Anschluss der Schmelzsicherung 710 angeschlossen. Außerdem ist der Inverter 712 mit seinem Eingang an den Knoten 810 angeschlossen. Ein Knoten 812 verbindet den Ausgang des Inverters 712 mit dem Eingang des Inverters 714 und mit der Gate- Elektrode des PMOS-Transistors P4. Das Ausgangssignal des Inverters 714 stellt das Steuersignal CSi dar. The post-repair control block 25 i contains, in addition to the fuse 710, two PMOS transistors P3 and P4, an NMOS transistor N6 and two inverters 712 and 714 . The PMOS transistors P3 and P4 are each connected to a supply voltage VDD with a source electrode and to a connection of the fuse 710 via an associated node 810 with a drain electrode. The NMOS transistor N6 is connected with its source electrode to ground and with its DRAIN electrode to the other connection of the fuse 710 . In addition, inverter 712 has its input connected to node 810 . A node 812 connects the output of inverter 712 to the input of inverter 714 and to the gate electrode of PMOS transistor P4. The output signal of the inverter 714 represents the control signal CSi.

Das Eingangssignal der Nachreparatur-Steuerblöcke 25i wird von einem Anschaltsignal VCCH gebildet. Dessen Signalverlauf ist in Fig. 10 veranschaulicht. Wie daraus ersichtlich, befindet sich das Anschaltsignal VCCH auf einem niedrigen Logikpegel, nachdem zu einem Zeitpunkt T1 dem Halbleiterspeicherbauelement Leistung zugeführt wird. Es geht dann auf hohen Logikpegel über, sobald der Spannungsversorgungspegel zu einem Zeitpunkt T2 einen vorgegebenen Pegel erreicht. Das Anschaltsignal VCCH wird den Gate-Elektroden der Transistoren P3 und N6 zugeführt. The input signal of the post-repair control blocks 25 i is formed by a switch-on signal VCCH. Its signal curve is illustrated in FIG. 10. As can be seen from this, the activation signal VCCH is at a low logic level after power is supplied to the semiconductor memory component at a time T1. It then goes to a high logic level as soon as the voltage supply level reaches a predetermined level at a time T2. The switch-on signal VCCH is fed to the gate electrodes of the transistors P3 and N6.

Der Nachreparatur-Steuerblock 25i arbeitet wie folgt. Als erstes sei der Fall betrachtet, dass die Nachreparatur-Schmelzsicherung 710 des Steuerblocks 25i durchtrennt wurde. Wenn das Halbleiterspeicherbauelement zum Zeitpunkt T1 von Fig. 10 angeschaltet wird, bleibt VCCH zunächst auf niedrigem Logikpegel, was den Transistor P3 leitend schaltet. Da die Schmelzsicherung 710 durchtrennt ist, lädt sich der Knoten 810 in Richtung Speisespannung VDD auf. Der Knoten 810 wird dann eventuell vom Inverter 712 als auf hohem Logikpegel liegend erkannt, was den Knoten 812 auf niedrigen Logikpegel steuert, so dass das Signal CSi hohen Logikpegel annimmt. Zum Zeitpunkt T2 von Fig. 10 schaltet das Anschaltsignal VCCH auf hohen Logikpegel. Zwar schaltet dies den PMOS-Transistor P3 sperrend, zu diesem Zeitpunkt hat jedoch der niedrige Logikpegel am Knoten 812 den PMOS-Transistor P4 leitend geschaltet, was den hohen Logikpegel am Knoten 810 und einen hohen Logikpegel für das Steuersignal CSi aufrechterhält. The post-repair control block 25 i operates as follows. First consider the case that the post-repair fuse 710 of the control block 25 i has been cut. When the semiconductor memory device is turned on at time T1 of FIG. 10, VCCH initially remains at a low logic level, which turns transistor P3 on. Since the fuse 710 is cut, the node 810 charges in the direction of the supply voltage VDD. The node 810 is then possibly recognized by the inverter 712 as being at a high logic level, which controls the node 812 at a low logic level, so that the signal CSi assumes a high logic level. At time T2 in FIG. 10, the switch-on signal VCCH switches to a high logic level. While this turns off PMOS transistor P3, at this time the low logic level at node 812 has turned PMOS transistor P4 on, which maintains the high logic level at node 810 and a high logic level for control signal CSi.

Im anderen Fall, in welchem die Nachreparatur-Schmelzsicherung 710 intakt geblieben ist, nimmt der Knoten 810 beim Anschalten zunächst einen hohen Logikpegel an, wie im Fall, dass die Schmelzsicherung 710 durchtrennt wurde. Wenn jedoch das Anschaltsignal VCCH auf hohen Logikpegel umschaltet, wird der Transistor N6 leitend geschaltet, während der Transistor P3 sperrend geschaltet wird und sich der Knoten 810 in Richtung Masse entlädt. Der Inverter 712 erkennt auf niedrigen Logikpegel am Knoten 810 und setzt den Knoten 812 auf hohen Logikpegel, was den Transistor P4 sperrend schaltet. Der Inverter 714 gibt folglich für das Steuersignal CSi einen niedrigen Logikpegel ab. In the other case, in which the post-repair fuse 710 has remained intact, the node 810 initially assumes a high logic level when switched on, as in the case that the fuse 710 has been cut. However, when the switch-on signal VCCH switches to a high logic level, the transistor N6 is turned on, while the transistor P3 is turned off and the node 810 discharges towards ground. Inverter 712 detects a low logic level at node 810 and sets node 812 to a high logic level, which turns off transistor P4. The inverter 714 consequently outputs a low logic level for the control signal CSi.

Bei diesem Ausführungsbeispiel wird die redundante Spaltenleitung, die für die Nachreparatur verfügbar ist, vorzugsweise im Zeitraum ausgewählt, zu dem das Bauelement in einem Waferzustand ist. Beispielsweise können die redundanten Spaltenleitungen getestet werden, um eine redundante Speicherleitung zu bestimmen, die defektfrei ist. Diese defektfreie redundante Speicherleitung wird dann zur Nutzung bei der Nachreparatur bestimmt. Diese Speicherleitung wird mit dem Nachreparatur-Adresskomparator 220 mittels Durchtrennen der Laserschmelzsicherung 710 in demjenigen Nachreparatur-Steuerblock verknüpft, welcher dieser Speicherleitung zugeordnet ist. In this exemplary embodiment, the redundant column line which is available for the post-repair is preferably selected in the period in which the component is in a wafer state. For example, the redundant column lines can be tested to determine a redundant memory line that is free of defects. This defect-free redundant storage line is then determined for use in the repair. This memory line is linked to the post-repair address comparator 220 by cutting through the laser fuse 710 in the post-repair control block that is assigned to this memory line.

Außerdem kann bevorzugt die Auswahl einer redundanten Speicherleitung zur Nutzung bei der Nachreparatur in Verbindung mit einem Laserschmelzsicherungs-Reparaturvorgang im Waferstadium ausgeführt werden. Beispielsweise können die normalen und redundanten Spaltenleitungen im Waferstadium getestet werden, um festzustellen, welche Leitungen defekt und welche defektfrei sind. Für jede defekte Haupt- Speicherfeldspaltenleitung wird eine defektfreie redundante Speicherleitung bestimmt, und die mit dieser verknüpfte Laserschmelzsicherungsbox 611 gemäß Fig. 8 wird mit der Adresse dieser defekten Haupt- Speicherfeldspaltenleitung programmiert. Wenn dann alle defekten Haupt-Speicherfeldspeicherleitungen repariert wurden und defektfreie redundante Speicherleitungen ohne Zuweisung geblieben sind, kann eine dieser verbliebenen defektfreien redundanten Speicherleitungen zum Gebrauch bei der Nachreparatur bestimmt werden. Diese redundante Speicherleitung wird mit dem Nachreparatur-Adresskomparator 220 mittels Durchtrennen der Laserschmelzsicherung 710 in demjenigen Nachreparatur-Steuerblock verknüpft, der dieser Speicherleitung zugeordnet ist. In addition, the selection of a redundant memory line for use in the post-repair in connection with a laser fusion fuse repair process can preferably be carried out in the wafer stage. For example, the normal and redundant column lines can be tested at the wafer stage to determine which lines are defective and which are defect-free. A defect-free redundant storage line is determined for each defective main storage field column line, and the laser fuse box 611 associated with this in accordance with FIG. 8 is programmed with the address of this defective main storage field column line. Then, when all of the defective main memory array memory lines have been repaired and defect-free redundant memory lines have remained unassigned, one of these remaining defect-free redundant memory lines can be determined for use in the post-repair. This redundant memory line is linked to the post-repair address comparator 220 by cutting through the laser fuse 710 in the post-repair control block that is assigned to this memory line.

Anschließend wird das Speicherbauelement gepackt und einem zweiten Test unterworfen. Wenn im gepackten Zustand eine Spalte des Speichers als Defekt festgestellt wird, wird eine Reparatur durch Abgabe eines Befehls versucht, der den Modusregistersatz 260 dazu veranlasst, die elektrische Schmelzsicherungsbox 210 auf die Adresse der defekten Spalte zu setzen. Wenn ein Nachreparaturblock 25i nach dem Laser- Reparaturvorgang verfügbar blieb und für eine Nachreparatur bestimmt wurde, ist eine solche Nachreparatur möglich. The memory component is then packed and subjected to a second test. If a column of memory is found to be defective in the packed state, repair is attempted by issuing a command that causes the mode register set 260 to set the electrical fuse box 210 to the address of the defective column. If a post-repair block 25 i remained available after the laser repair process and was intended for post-repair, such post-repair is possible.

Wenngleich es bevorzugt ist, eine Spalte zur Nachreparatur während des Prüf- und Programmiervorgangs im Waferstadium auszuwählen, sind andere Realisierungen ebenfalls möglich. Fig. 11 veranschaulicht beispielsweise eine alternative Ausführungsform einer Nachreparatur- Steuerschaltung 27i, die eine Auswahl einer Spalte zur Nachreparatur über eine Bondkontaktstelle 830 ermöglicht. In einem Zustand bleibt die Bondkontaktstelle 830 ohne Verbindung. NMOS-Transistoren N7, N8 und N9 ziehen einen Knoten 820 auf niedrigen Pegel, wodurch Inverter 720 und 722 einen niedrigen Logikpegel für das Signal CSi einstellen. In einem alternativen Zustand ist die Bondkontaktstelle 830 mit der Speisespannung VDD verbunden, was den Knoten 820 und das Signal CSi auf hohen Logikpegel setzt. Um das Signal CSi auf hohen Pegel zu setzen und eine bestimmte redundante Spalte zur Nachreparatur auszuwählen, kann die Bondkontaktstelle 830 während eines Drahtbondvorgangs mittels Drahtbonden mit einer VDD-Kontaktstelle verbunden werden. Alternativ kann die Bondkontaktstelle 830 mittels Drahtbonden mit einer Leitung auf einem Chipträger verbunden werden, die mit der Speisespannung VDD außerhalb des Bauelements verbunden ist, um die zugehörige redundante Spalte zur Nachreparatur auszuwählen. Although it is preferred to select a column for post-repair during the testing and programming process in the wafer stage, other implementations are also possible. For example, FIG. 11 illustrates an alternative embodiment of a post-repair control circuit 27 i, which enables a column to be selected for post-repair via a bond pad 830 . In one state, bond pad 830 remains disconnected. NMOS transistors N7, N8 and N9 pull node 820 low, causing inverters 720 and 722 to set a low logic level for signal CSi. In an alternative state, bond pad 830 is connected to supply voltage VDD, which sets node 820 and signal CSi to a high logic level. In order to set the signal CSi to a high level and to select a specific redundant column for post-repair, the bond pad 830 can be connected to a VDD pad during a wire bonding process by means of wire bonding. Alternatively, the bond contact point 830 can be connected by wire bonding to a line on a chip carrier which is connected to the supply voltage VDD outside the component in order to select the associated redundant column for post-repair.

Eine weitere alternative Auswahlrealisierung ist in den Fig. 12 und 13 veranschaulicht. Dieses Ausführungsbeispiel erlaubt nach der Verkapselung die Auswahl einer redundanten Spalte zur Verknüpfung mit dem Nachreparaturkomparator 220. Gemäß Fig. 12 ist jeder Nachreparatur- Steuerblock 28i, i = 1, . . ., n, durch eine zugehörige Steuerleitung MRSPRCi vom Modusregistersatz 290 elektrisch programmierbar. Um einen gegebenen Nachreparatur-Steuerblock 28i mit dem Adresskomparator 220 für die elektrische Schmelzsicherungsbox zu verknüpfen, wird ein Befehl mit einer Adresse abgegeben, der die Steuerleitung MRSPRCi aktiviert, wodurch eine elektrische Schmelzsicherung im Nachreparatur- Steuerblock 28i durchtrennt wird, was dazu führt, dass das Steuersignal CSi aktiviert wird. Another alternative selection implementation is illustrated in FIGS. 12 and 13. After the encapsulation, this exemplary embodiment allows the selection of a redundant column for linking to the post-repair comparator 220 . Referring to FIG. 12 of each control block 28 is Nachreparatur- i, i = 1,. , ., n, electrically programmable from the mode register set 290 by an associated control line MRSPRCi. To link a given post-repair control block 28 i to the address comparator 220 for the electrical fuse box, a command is issued with an address that activates the control line MRSPRCi, thereby cutting an electrical fuse in the post-repair control block 28 i, resulting in that the control signal CSi is activated.

In diesem Ausführungsbeispiel mag eine Schwierigkeit darin bestehen, festzustellen, welche Redundanzsteuerblöcke 23i und zugehörigen Spaltenleitungen noch verfügbar und defektfrei sind. Um diese Schwierigkeit zu beheben, weist jeder Nachreparatur-Steuerblock 28i eine Laserschmelzsicherung auf, welche die elektrische Schmelzsicherung in diesem Nachreparatur-Steuerblock 28i davor schützt, durchtrennt zu werden. Während der Programmierung im Waferzustand wird folglich, da jeder Redundanzsteuerblock 23i zur Laserreparatur verwendet wird, auch eine Laserschmelzsicherung im zugehörigen Nachreparatur- Steuerblock 28i durchtrennt, um das elektrische Programmieren dieses Nachreparatur-Steuerblocks zu verhindern. Wenn eine gegebene redundante Spalte als Defekt festgestellt wird, kann auch die Laserschmelzsicherung im zugehörigen Nachreparatur-Steuerblock 28i durchtrennt werden, um eine elektrische Programmierung dieses Nachreparatur-Steuerblocks zu verhindern. In this exemplary embodiment, it may be difficult to determine which redundancy control blocks 23 i and associated column lines are still available and free of defects. To remedy this difficulty, each post-repair control block 28 i has a laser fuse, which protects the electrical fuse in this post-repair control block 28 i from being cut. Consequently, during programming in the wafer state, since each redundancy control block 23 i is used for laser repair, a laser fuse is also cut in the associated post-repair control block 28 i in order to prevent the electrical programming of this post-repair control block. If a given redundant column is found to be defective, the laser fuse in the associated post-repair control block 28 i can also be cut to prevent electrical programming of this post-repair control block.

Während der Nachreparatur einer defekten Spalte wird folglich eine Auswahl eines Nachreparatur-Steuerblocks 28i und eine Durchtrennung von dessen elektrischer Schmelzsicherung für einen ersten Wert von i versucht. Wenn nach dieser ersten Wahl die defekte Spalte nicht repariert worden ist, kann angenommen werden, dass dieser Nachreparatur- Steuerblock 28i deaktiviert war. Es wird dann ein neuer Wert von i gewählt, und der Prozess wird wiederholt, bis entweder eine erfolgreiche Reparatur durchgeführt wurde oder alle Werte von i erfolglos benutzt worden sind. In letzterem Fall ist die Nachreparatur fehlgeschlagen. During the post-repair of a defective column, a selection of a post-repair control block 28 i and a severing of its electrical fuse for a first value of i is therefore attempted. If after this first choice the defective column has not been repaired, it can be assumed that this post-repair control block 28 i was deactivated. A new value of i is then chosen and the process is repeated until either a successful repair has been made or all values of i have been used unsuccessfully. In the latter case, the subsequent repair has failed.

Fig. 13 veranschaulicht eine mögliche Schaltungsrealisierung, die als Nachreparatur-Steuerblock 28i verwendbar ist. Sie beinhaltet eine elektrische Schmelzsicherung 730 und funktioniert ähnlich wie der Steuerblock 25i von Fig. 9, indem bei intakter Schmelzsicherung 730 das Signal CSi nach dem Anschalten auf einem niedrigen Logikpegel liegt und bei durchtrennter Schmelzsicherung 730 das Signal CSi nach dem Anschalten auf einem hohen Logikpegel liegt. Um die Schmelzsicherung 730 zu durchtrennen, wird das Signal MRSPRCi aktiviert, was einen Transistor P7 leitend schaltet und dazu führt, dass ein hoher Übergangsstrom über die Schmelzsicherung 730 fließt. Dieser Strom fließt auch über eine Schmelzsicherung 740, die folglich so auszulegen ist, dass sie diesen Stromfluss aushält, ohne zuerst durchtrennt zu werden. Um das Programmieren des Steuerblocks 28i auf hohen Logikpegel zu verhindern, wird die Schmelzsicherung 740 mittels Laser durchtrennt. Wenn die Schmelzsicherung 740 durchtrennt ist, wird bei Aktivierung des Signals MRSPRCi ein Übergangsstrom über die Schmelzsicherung 730 generiert. FIG. 13 illustrates a possible circuit implementation that can be used as post-repair control block 28 i. It contains an electrical fuse 730 and functions similarly to the control block 25 i of FIG. 9 in that the signal CSi is low after switching on when the fuse 730 is intact and the signal CSi after switching on is high at a high logic level when the fuse 730 is cut lies. In order to cut the fuse 730 , the signal MRSPRCi is activated, which turns a transistor P7 on and leads to a high transition current flowing through the fuse 730 . This current also flows through a fuse 740 , which is consequently to be designed in such a way that it can withstand this current flow without being cut through first. In order to prevent the programming of the control block 28 i to a high logic level, the fuse 740 is cut by means of a laser. If the fuse 740 is cut, a transition current is generated via the fuse 730 when the MRSPRCi signal is activated.

Während die obigen Ausführungsbeispiele Schaltungen zeigen, die einen einzelnen Nachreparaturvorgang ermöglichen, ist die Erfindung nicht darauf beschränkt. Fig. 14 zeigt beispielsweise im Blockdiagramm ein Ausführungsbeispiel einer Reparaturschaltung 900, die in der Lage ist, zwei Nachreparaturvorgänge auszuführen. Diese Reparaturschaltung 900 weist Redundanzsteuerblöcke 931 bis 93n, RCSL-Generatoren 941 bis 94n sowie Nachreparatur-Steuerblöcke 951 bis 95n ähnlich wie die Nachreparaturschaltung 200 von Fig. 7 auf. Die Nachreparaturschaltung 900 beinhaltet jedoch im Gegensatz zur Nachreparaturschaltung 200 zwei elektrische Schmelzsicherungsboxen 911 und 912 sowie zwei Adresskomparatoren 921 und 922. While the above embodiments show circuits that enable a single post-repair operation, the invention is not so limited. For example, FIG. 14 shows in block diagram an embodiment of a repair circuit 900 that is capable of performing two post-repair operations. This repair circuit 900 has redundancy control blocks 931 to 93 n, RCSL generators 941 to 94 n and post-repair control blocks 951 to 95 n similar to the post-repair circuit 200 of FIG. 7. In contrast to the post-repair circuit 200 , however, the post-repair circuit 900 contains two electrical fuse boxes 911 and 912 and two address comparators 921 and 922 .

Die zwei elektrischen Schmelzsicherungsboxen 911 und 912 sind über Signale MRS1 und MRSCAi des Modusregistersatzes 260 separat programmierbar. Ein Modusregistersatzsignal kann hierbei von den elektrischen Schmelzsicherungseinheiten dazu benutzt werden, die übrigen Modusregistersatzsignale gesteuert durchzulassen, so dass jede elektrische Schmelzsicherungseinheit unabhängig programmiert werden kann. The two electrical fuse boxes 911 and 912 are separately programmable via signals MRS1 and MRSCAi of the mode register set 260 . A mode register set signal can in this case be used by the electrical fuse units to pass the remaining mode register set signals in a controlled manner, so that each electrical fuse unit can be programmed independently.

Die Schmelzsicherungseinheit 911 erzeugt eine erste elektrische Spaltenadresse ECA1, und die Schmelzsicherungseinheit 912 erzeugt eine zweite elektrische Spaltenadresse ECA2. Der Adresskomparator 921 vergleicht die Adresse CA mit der Adresse ECA1 und aktiviert ein erstes Freigabesignal EN1, wenn eine Übereinstimmung detektiert wird. Der Adresskomparator 922 vergleicht die Adresse CA mit der Adresse ECA2 und aktiviert ein zweites Freigabesignal EN2, wenn eine Übereinstimmung detektiert wird. Das erste und zweite Freigabesignal EN1, EN2 werden den Redundanzsteuerblöcken 931 bis 93n zugeführt. The fuse unit 911 generates a first electrical column address ECA1 and the fuse unit 912 generates a second electrical column address ECA2. The address comparator 921 compares the address CA with the address ECA1 and activates a first enable signal EN1 when a match is detected. The address comparator 922 compares the address CA with the address ECA2 and activates a second enable signal EN2 when a match is detected. The first and second enable signals EN1, EN2 are supplied to the redundancy control blocks 931 to 93 n.

Die Redundanzsteuerblöcke 931 bis 93n können eine Laser-Reparatur oder Nachreparatur in Abhängigkeit von den Steuersignalen CSi, i = 1. . .n, der Nachreparatur-Steuerblöcke 951 bis 95n und von dem ersten und zweiten elektrischen Reparaturaktivierungssignal EN1, EN2 ausführen. In der Schaltung 900 ist jedoch jedes Steuersignal CSi mit zwei Signalleitungen verknüpft, und zwar einer Signalleitung CSi-1, die mit dem Signal EN1 gepaart ist, und einer Signalleitung CSi-2, die mit dem Signal EN2 gepaart ist. Der Redundanzsteuerblock 93i arbeitet als Laser- Reparaturblock, wenn die Signalleitungen CSi-1 und CSi-2 beide auf niedrigem Logikpegel liegen. Der Redundanzsteuerblock 93i fungiert als Nachreparatur-Steuerblock in Reaktion auf die Reparaturadresse ECA1, wenn das Signal CSi-1 auf hohem Logikpegel und das Signal CSi-2 auf niedrigem Logikpegel liegen. Schließlich fungiert der Redundanzsteuerblock 93i als Nachreparatur-Steuerblock, der auf die Reparaturadresse ECA2 anspricht, wenn das Signal CSi-1 auf niedrigem Logikpegel und das Signal CSi-2 auf hohem Logikpegel liegen. Um zwei Steuersignale zu erzeugen, enthält jeder Nachreparaturblock 95i zwei Laserschmelzsicherungen und zwei Sätze von Schaltungsaufbauten ähnlich denen von Fig. 9. The redundancy control blocks 931 to 93 n can perform a laser repair or post-repair depending on the control signals CSi, i = 1.. .n, the post-repair control blocks 951 to 95 n and from the first and second electrical repair activation signals EN1, EN2. However, in circuit 900 , each control signal CSi is associated with two signal lines, a signal line CSi-1 that is paired with the signal EN1 and a signal line CSi-2 that is paired with the signal EN2. The redundancy control block 93 i operates as a laser repair block when the signal lines CSi-1 and CSi-2 are both at a low logic level. The redundancy control block 93 i acts as a post-repair control block in response to the repair address ECA1 when the CSi-1 signal is at a high logic level and the CSi-2 signal is at a low logic level. Finally, the redundancy control block 93 i functions as a post-repair control block that responds to the repair address ECA2 when the CSi-1 signal is at a logic low level and the signal CSi-2 is at a logic high level. To produce two control signals, each post-repair block 95 i contains two laser fuses and two sets of circuitry similar to that of FIG. 9.

Fig. 15 veranschaulicht im Blockdiagramm eine Variante der Reparaturschaltung 200 von Fig. 12. Das Ausführungsbeispiel von Fig. 15 erlaubt die Korrektur zweier möglicher Ausfälle, die durch das Ausführungsbeispiel von Fig. 12 nicht korrigiert werden können. Der erste Fehlerfall betrifft eine Spalte, die mittels Laser repariert wurde, wobei jedoch die mit der Laserreparatur verknüpfte Reparaturspalte anschließend ausgefallen ist. Der zweite Fehlerfall betrifft eine Spalte, die als Nachreparaturspalte festgelegt wurde, bei der nach einem solchen Reparaturversuch jedoch festgestellt worden ist, dass die zugewiesene Nachreparaturspalte nicht fehlerfrei ist. In beiden Fällen kann das Ausführungsbeispiel von Fig. 12 keine weitere Reparatur dieser spezifischen Adresse mit einer anderen redundanten Spalte durchführen, da zwei verschiedene Reparaturspalten durch diese Adresse aktiviert würden. FIG. 15 illustrates in the block diagram a variant of the repair circuit 200 from FIG. 12. The exemplary embodiment from FIG. 15 allows the correction of two possible failures which cannot be corrected by the exemplary embodiment from FIG. 12. The first error case concerns a column that was repaired by laser, but the repair column associated with the laser repair subsequently failed. The second error case concerns a column that was defined as a post-repair column, but in which it was found after such a repair attempt that the assigned post-repair column is not error-free. In both cases, the embodiment of FIG. 12 cannot carry out any further repair of this specific address with another redundant column, since two different repair columns would be activated by this address.

Um diese Fehlerfälle zu beheben, erweitert das Ausführungsbeispiel von Fig. 15 das Konzept des Überschreibens eines Nachreparatur- Steuerblocks. Dieses Konzept wird auch zwischen Redundanzsteuerblöcken angewandt. Wie gezeigt, erzeugt ein Redundanzsteuerblock 291 ein Überschreibsignal OVR1 für einen Redundanzsteuerblock 292. Letzterer erzeugt ein Überschreibsignal OVR2 für einen Redundanzsteuerblock 293, und dieses Muster wiederholt sich bis zu einem Redundanzsteuerblock 29n. Jeder Redundanzsteuerblock, der ein Überschreibsignal auf niedrigem Logikpegel empfängt, führt in Reaktion darauf zwei Funktionen aus. Eine besteht darin, dass er den niedrigen Logikpegel zum nächsten Redundanzsteuerblock auf dessen selbsterzeugtes Überschreibsignal weiterleitet. Die zweite Funktion besteht darin, dass er eine Aktivierung seines eigenen RCSLEN-Signals blockiert, selbst wenn eine Adressenübereinstimmung vorliegt, die andernfalls dazu führen würde, dass das RCSLEN-Signal aktiviert wird. Des weiteren aktiviert ein jeweiliger Redundanzsteuerblock sein eigenes erzeugtes Überschreibsignal, wenn er nicht blockiert ist und eine Adressenübereinstimmung mit seiner programmierten Adresse auftritt. In order to remedy these fault cases, the exemplary embodiment of FIG. 15 extends the concept of overwriting a post-repair control block. This concept is also used between redundancy control blocks. As shown, a redundancy control block 291 generates an overwrite signal OVR1 for a redundancy control block 292 . The latter generates an overwrite signal OVR2 for a redundancy control block 293 , and this pattern repeats up to a redundancy control block 29 n. Each redundancy control block that receives a low logic level overwrite signal performs two functions in response. One is that it forwards the low logic level to the next redundancy control block on its self-generated overwrite signal. The second function is that it blocks activation of its own RCSLEN signal, even if there is an address match that would otherwise result in the RCSLEN signal being activated. Furthermore, a respective redundancy control block activates its own overwrite signal if it is not blocked and an address match with its programmed address occurs.

In der Praxis können bei diesem Ausführungsbeispiel die Redundanzsteuerblöcke 29i und Nachreparatur-Steuerblöcke 28i beginnend mit dem Block n nach oben fortsetzend bis zum Block 1 verwendet werden. Wenn beispielsweise während einer Laser-Reparatur einige defekte Spalten repariert werden, wobei die letzte hiervon durch Laser- Programmieren einer gegebenen Reparaturadresse RA3 im Redundanzsteuerblock 293 repariert wird, so bleiben die Redundanzsteuerblöcke 292 und 291 zur Nachreparatur verfügbar, wobei die Nachreparatur- Steuerblöcke 283 bis 28n dementsprechend während der Laser- Reparatur deaktiviert sind, wie oben erläutert. Der Redundanzsteuerblock 293 aktiviert dann das Signal RCSLEN3, wenn die Adresse CA gleich der Adresse RA3 ist und das Signal CSLEN aktiviert ist. In practice, in this exemplary embodiment, the redundancy control blocks 29 i and post-repair control blocks 28 i can be used starting from block n up to block 1 . For example, if the last thereof is repaired by laser programming of a given repair address RA3 in the redundancy control block 293 some defective column to be repaired during a laser repair, so the redundancy control blocks remain 292 and 291 to the Nachreparatur available, wherein the Nachreparatur- control blocks 283-28 n are accordingly deactivated during the laser repair, as explained above. The redundancy control block 293 then activates the RCSLEN3 signal when the address CA is equal to the address RA3 and the signal CSLEN is activated.

Nach Verkapselung und während des Nachreparatur-Testvorgangs sei dann angenommen, dass für die Adresse RA3 ein Ausfall detektiert wird. Dies bedeutet höchstwahrscheinlich, dass ein Ausfall in der mit dem Redundanzsteuerblock 293 verknüpften, redundanten Spalte aufgetreten ist. Der Nachreparaturtest kann jedoch nicht mitteilen, dass diese Adresse bereits einmal repariert wurde, so dass er erneut versucht, diese Adresse zu reparieren. Die Adresse RA3 ist zuerst in der elektrischen Schmelzsicherungsbox 210 programmiert. Das Reparatursystem versucht dann, den Nachreparatur-Steuerblock 28n zu programmieren, dieser Block wurde aber während der Laser-Reparatur deaktiviert, so dass der Versuch erfolglos ist. Das Reparatursystem versucht dann den Steuerblock 28(n-1) zu programmieren, und so weiter, bis zum Steuerblock 282, bis es einen Nachreparatur-Steuerblock erfolgreich programmiert. Das Signal CS2 geht nach abgeschlossener Programmierung auf hohen Logikpegel über. After encapsulation and during the post-repair test process, it is then assumed that a failure is detected for the address RA3. This most likely means that a failure has occurred in the redundant column associated with redundancy control block 293 . However, the post-repair test cannot report that this address has already been repaired, so it tries again to repair this address. Address RA3 is first programmed in electrical fuse box 210 . The repair system then tries to program the post-repair control block 28 n, but this block was deactivated during the laser repair, so that the attempt was unsuccessful. The repair system then tries to program control block 28 (n-1), and so on, up to control block 282 until it successfully programs a post-repair control block. The signal CS2 changes to high logic level after programming has been completed.

Wenn nun die Spalte RA3 getestet wird, stimmt die Adresse CA mit der Adresse ECA überein. Dadurch werden die beiden Signale EN und CS2 aktiviert, und der Steuerblock 292 aktiviert das Signal RCSLEN2, um seine zugehörige redundante Spalte auszuwählen. Gleichzeitig führt der Redundanzsteuerblock sein Überschreibsignal OVR2 auf niedrigen Logikpegel. Der Redundanzsteuerblock 293, der erkennt, dass das Überschreibsügnal OVR2 nun auf niedrigem Logikpegel liegt, blockiert eine Aktivierung des Signals RCSLEN3, selbst wenn sein eigener interner Adresskomparator eine Übereinstimmung detektiert. If the column RA3 is now tested, the address CA matches the address ECA. This activates the two signals EN and CS2 and the control block 292 activates the RCSLEN2 signal to select its associated redundant column. At the same time, the redundancy control block leads its overwrite signal OVR2 to a low logic level. The redundancy control block 293 , which recognizes that the overwrite signal OVR2 is now at a low logic level, blocks activation of the RCSLEN3 signal even if its own internal address comparator detects a match.

In diesem Beispiel einen Schritt fortschreitend, ist es auch möglich, dass die mit dem Signal RCSL2 verknüpfte Reparaturspalte defekt ist. Trotz der elektrischen Nachreparatur tritt dann beim Testen der Spalte RA3 noch immer ein Defekt auf, möglicherweise ein anderer Defekt. Das Nachreparatursystem hat noch einen Nachreparatur-Steuerblock 281 mehr zur Nutzung, so dass es diesen Nachreparatur-Steuerblock 281 programmiert. Nun sind beide Signale CS1 und CS2 aktiviert. Wenn die Adresse CA gleich der Adresse RA3 ist, erkennen die Redundanzsteuerblöcke 291, 292 und 293 eine interne Adressübereinstimmung. Der Block 291 jedoch, der mit seinem OVR1-Signal Priorität hat, blockiert den Redundanzsteuerblock 292 vor einer Aktivierung des Signals RCSLEN2, und der Block 292 blockiert wiederum den Redundanzsteuerblock 293. In this example, proceeding one step, it is also possible that the repair column associated with the RCSL2 signal is defective. Despite the electrical repair, a defect still occurs when testing column RA3, possibly another defect. The post-repair system has one more post-repair control block 281 to use so that it programs this post-repair control block 281 . Now both signals CS1 and CS2 are activated. If the address CA is equal to the address RA3, the redundancy control blocks 291 , 292 and 293 recognize an internal address match. However, block 291 , which has priority with its OVR1 signal, blocks the redundancy control block 292 before activating the RCSLEN2 signal, and block 292 in turn blocks the redundancy control block 293 .

Fig. 16 veranschaulicht ein Ausführungsbeispiel eines Redundanzsteuerblocks 291, der die soeben erläuterten Funktionalitäten erfüllt. Die Laserschmelzsicherungsbox 611 und der Adresskomparator 612 funktionieren wie oben in Verbindung mit Fig. 8 erläutert. Die Logikeinheit 613 nimmt eine NOR-Verknüpfung des Ausgangssignals OUT des Adresskomparators 612 mit dem Steuersignal CSi vor und erzeugt daraus ein erstes Logiksignal TS1#. Die zweite Logikeinheit 622 nimmt eine NOR- Verknüpfung des Signals CSi# mit dem Aktivierungssignal EN für elektrische Reparatur vor und erzeugt dadurch ein zweites Logiksignal TS2#. Ein NOR-Gatter 641 empfängt die Signale TS1# und TS2# eingangsseitig und erzeugt daraus ein Eingangssignal für eine dritte Logikeinheit 631. An zwei weiteren Eingängen empfängt die Logikeinheit 631 das Signal CSLEN und das Signal OVR(i-1). Die Logikeinheit 631 nimmt eine UND-Verknüpfung dieser drei Signale vor und erzeugt dadurch das Spaltenauswahlfreigabesignal RCSLENi. Wenn das Signal OVR(i-1) auf niedrigem Logikpegel liegt, verhindert es effektiv die Aktivierung des Signals RCSLENi. Fig. 16 is an exemplary embodiment illustrating a redundancy control block 291 that meets the just discussed features. The laser fuse box 611 and the address comparator 612 function as explained above in connection with FIG. 8. The logic unit 613 NOR-links the output signal OUT of the address comparator 612 with the control signal CSi and generates a first logic signal TS1 # therefrom. The second logic unit 622 NORs the signal CSi # with the activation signal EN for electrical repair and thereby generates a second logic signal TS2 #. A NOR gate 641 receives the signals TS1 # and TS2 # on the input side and uses them to generate an input signal for a third logic unit 631 . The logic unit 631 receives the signal CSLEN and the signal OVR (i-1) at two further inputs. The logic unit 631 ANDs these three signals and thereby generates the column selection enable signal RCSLENi. When the OVR (i-1) signal is low logic level, it effectively prevents the RCSLENi signal from being activated.

Zur Erzeugung des abgegebenen Überschreibsignals OVRi werden zwei zusätzliche Logikgatter verwendet. Ein Inverter 642 invertiert das Signal OVR(i-1). Ein NOR-Gatter 643 empfängt das Ausgangssignal des NOR- Gatters 641 und das Ausgangssignal des Inverters 642 an je einem Eingang. Der Ausgang des NOR-Gatters 643 bildet das abgegebene Überschreibsignal OVRi. Im Betrieb wird das Signal OVRi auf niedrigem Pegel gehalten, wenn das Signal OVR(i-1) auf niedrigem Pegel liegt. Außerdem wird das Signal OVRi auf niedrigem Pegel gehalten, wenn die Signale TS1# und TS2# beide auf niedrigem Pegel liegen, was anzeigt, dass der Redundanzsteuerblock 29i eine Adressübereinstimmung detektiert hat. Two additional logic gates are used to generate the overwrite signal OVRi output. An inverter 642 inverts the signal OVR (i-1). A NOR gate 643 receives the output signal of the NOR gate 641 and the output signal of the inverter 642 at one input each. The output of NOR gate 643 forms the overwrite signal OVRi output. In operation, the OVRi signal is held low when the OVR (i-1) signal is low. In addition, the signal OVRi is kept low when the signals TS1 # and TS2 # are both low, which indicates that the redundancy control block 29 i has detected an address match.

Es sind zahlreiche Varianten der gezeigten Ausführungsbeispiele im Rahmen der Erfindung möglich. Beispielsweise gibt es verschiedene mögliche Konfigurationen der Verknüpfung zwischen Redundanzsteuerblöcken und redundanten Speicherleitungen. Soweit bestimmte Redundanzsteuerblöcke eine Doppelmodusfähigkeit für Schmelzsicherungsdurchtrennen mittels Laser im Waferstadium und für Nachreparaturprogrammierung besitzen, brauchen diese Fähigkeit nicht alle Redundanzsteuerblöcke besitzen. Ebenso kann in Fällen, in denen zwei Adress- /Vergleichseinheiten für Nachreparatur vorhanden sind, eine von diesen von einem Teil der Redundanzsteuerblöcke programmierbar sein, während die andere von einem davon verschiedenen Teil programmierbar ist, was die Notwendigkeit für Nachreparatursteuerblöcke mit mehreren Schmelzsicherungen und von einer Mehrzahl von CSi-Signalleitungen vermeidet. Die Nachreparatursteuerblöcke müssen keine 1 : 1- Entsprechung mit den Redundanzsteuerblöcken haben. Beispielsweise können unter Verwendung einer Dekodierlogik drei Schmelzsicherungen dazu benutzt werden, sieben spezifische CSi-Signale und einen Nichtauswahl-Fall zu erzeugen. Die Redundanzleitungen können von in Spaltenrichtung verlaufenden Redundanzspalten oder von in Zeilenrichtung verlaufenden Redundanzzeilen oder sowohl von Redundanzspalten als auch von Redundanzzeilen gebildet sein. Im einen Fall wird mit der jeweiligen Redundanzleitung eine defekte Spalte ersetzt, im anderen Fall wird eine defekte Zeile ersetzt. There are numerous variants of the exemplary embodiments shown in Possible scope of the invention. For example, there are several possible configurations of the link between Redundancy control blocks and redundant memory lines. As far as certain Redundancy control blocks a dual mode capability for Fuse cut through by laser in the wafer stage and for If you have post-repair programming, not everyone needs this ability Have redundancy control blocks. Likewise, in cases where two address / Comparison units for post-repair are available, one of these be programmable from part of the redundancy control blocks, while the other is programmable from a different part is what is the need for multiple repair control blocks Fuses and a plurality of CSi signal lines avoids. The post-repair control blocks do not have to be 1: 1- Have correspondence with the redundancy control blocks. For example can use three fuses using decoding logic seven specific CSi signals and one are used Generate non-selection case. The redundancy lines can be from Redundancy columns running in the column direction or in the row direction running redundancy rows or both of redundancy columns as also be formed by lines of redundancy. In one case the each defective line replaces a defective column, in the other In this case, a defective line is replaced.

Claims (50)

1. Halbleiterspeicherbauelement mit
einem Satz adressierbarer Haupt-Speicherleitungen, die jeweils mit einer Mehrzahl von Haupt-Speicherzellen (30) verbunden sind, und
einer ersten redundanten Speicherleitung, die mit einer Mehrzahl redundanter Speicherzellen (32) verbunden ist,
gekennzeichnet durch
eine Redundanzspeicherleitungs-Steuerschaltung (100), die darauf ausgelegt ist, die erste redundante Speicherleitung auszuwählen, wenn eine zugeführte Adresse (CA) mit einer ausgewählten Speicherleitungsadresse übereinstimmt, und einen primären sowie einen alternativen, festlegbaren Betriebsmodus aufweist, wobei sie im primären Betriebsmodus die redundante Speicherleitung basierend auf einem ersten Vergleich der zugeführten Adresse mit einer ersten primär gespeicherten Adresse und im alternativen Betriebsmodus die redundante Speicherleitung basierend auf einem zweiten Vergleich der zugeführten Adresse mit einer ersten alternativen gespeicherten Adresse auswählt und wobei die erste alternative gespeicherte Adresse nach einer Verkapselung des Halbleiterspeicherbauelements einspeicherbar ist. 1. Semiconductor memory component with
a set of addressable main memory lines each connected to a plurality of main memory cells ( 30 ) and
a first redundant memory line which is connected to a plurality of redundant memory cells ( 32 ),
marked by
a redundant memory line control circuit ( 100 ) configured to select the first redundant memory line when a supplied address (CA) matches a selected memory line address and has a primary and an alternate, determinable mode of operation, in the primary mode of operation, the redundant Memory line based on a first comparison of the supplied address with a first primary stored address and in the alternative operating mode selects the redundant memory line based on a second comparison of the supplied address with a first alternative stored address and wherein the first alternative stored address can be stored after encapsulation of the semiconductor memory component is. 2. Halbleiterspeicherbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Redundanzspeicherleitungs-Steuerschaltung folgende Elemente enthält:
eine erste Laser-Schmelzsicherungsbox zum Speichern der ersten primären gespeicherten Adresse,
eine erste Nachreparaturadressbox zur Speicherung der ersten alternativen gespeicherten Adresse,
einen ersten Primäradressenkomparator zur Durchführung des ersten Vergleichs und Aktivierung eines ersten primären Signals bei positivem Vergleichsergebnis,
einen ersten Nachreparaturadresskomparator zur Durchführung des zweiten Vergleichs und Aktivierung eines ersten alternativen Signals bei positivem Vergleichsergebnis und
einen Modusauswahlschaltkreis zum Auswählen der redundanten Speicherleitung basierend auf dem ersten primären Signal im primären Betriebsmodus und zum Auswählen der redundanten Speicherleitung basierend auf dem ersten alternativen Signal im alternativen Betriebsmodus. 2. The semiconductor memory device according to claim 1, further characterized in that the redundancy memory line control circuit contains the following elements:
a first laser fuse box for storing the first primary stored address,
a first post-repair address box for storing the first alternative stored address,
a first primary address comparator for performing the first comparison and activating a first primary signal when the comparison result is positive,
a first post-repair address comparator for performing the second comparison and activating a first alternative signal when the comparison result is positive and
a mode selection circuit for selecting the redundant memory line based on the first primary signal in the primary operating mode and for selecting the redundant memory line based on the first alternative signal in the alternative operating mode. 3. Halbleiterspeicherbauelement nach Anspruch 2, weiter gekennzeichnet durch eine Modusregistersatzschaltung (62), wobei die Nachreparaturadressbox mehrere elektrische Schmelzsicherungseinheiten zum Speichern der ersten alternativen gespeicherten Adresse aufweist, welche die erste alternative gespeicherte Adresse basierend auf einem Satz von Modusregistersatzsignalen speichern, die von der Modusregistersatzschaltung in Reaktion auf einen nach Bauelementverkapselung abgegebenen, externen Befehl erzeugt werden. The semiconductor memory device of claim 2, further characterized by a mode register set circuit ( 62 ), wherein the post-repair address box includes a plurality of electrical fuse units for storing the first alternative stored address, which store the first alternative stored address based on a set of mode register set signals received from the mode register set circuit in Response to an external command issued after component encapsulation. 4. Halbleiterspeicherbauelement nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass der Modusauswahlschaltkreis einen Nachreparatursteuerblock (25i) aufweist, der eine Laser-Schmelzsicherung beinhaltet und ein Steuersignal erzeugt und letzteres auf einen ersten Logikpegel setzt, wenn die Laser-Schmelzsicherung intakt ist, und auf einen zweiten Logikpegel setzt, wenn die Laser-Schmelzsicherung durchtrennt ist. 4. The semiconductor memory device according to claim 2 or 3, further characterized in that the mode selection circuit has a post-repair control block ( 25 i) which contains a laser fuse and generates a control signal and sets the latter to a first logic level when the laser fuse is intact. and sets to a second logic level when the laser fuse is cut. 5. Halbleiterspeicherbauelement nach Anspruch 4, weiter gekennzeichnet durch eine Anschaltsignalschaltung zur Erzeugung eines Anschaltsignals, das beim Anschalten des Speicherbauelements auf einem temporären niedrigen Logikpegel bleibt, bis die dem Speicherbauelement zugeführte Spannung einen vorgebbaren Schwellwert erreicht, wonach das Anschaltsignal auf hohen Logikpegel geht, wobei der Nachreparatursteuerblock auf das Anschaltsignal anspricht. 5. The semiconductor memory device according to claim 4, further characterized by an activation signal circuit for generating a Switch-on signal, which when switching on the memory device on a temporary low logic level remains until the Voltage supplied to the memory component reaches a predefinable threshold value, after which the switch-on signal goes to a high logic level, the Post-repair control block responds to the activation signal. 6. Halbleiterspeicherbauelement nach Anspruch 5, weiter dadurch gekennzeichnet, dass der Nachreparatursteuerblock einen Zwischenspeicher aufweist, der auf das Anschaltsignal anspricht und auf einen ersten Logikpegel gesetzt wird, wenn das Anschaltsignal auf niedrigem Logikpegel liegt, wobei der Nachreparatursteuerblock darauf ausgelegt ist, in Abhängigkeit davon, ob die Laser-Schmelzsicherung durchtrennt worden ist, nach dem Übergang des Anschaltsignals auf den hohen Logikpegel auf dem ersten Logikpegel zu verbleiben oder auf einen zweiten Logikpegel überzugehen. 6. The semiconductor memory device according to claim 5, further characterized characterized that the post-repair control block a Has intermediate memory that responds to the activation signal and to one first logic level is set when the switch-on signal is low Logic level is, with the post-repair control block designed for it is dependent on whether the laser fuse cuts has been after the transition of the activation signal to the high Logic level to remain at the first logic level or at one to pass the second logic level. 7. Halbleiterspeicherbauelement nach einem der Ansprüche 4 bis 6, weiter dadurch gekennzeichnet, dass der Modusauswahlschaltkreis eine Torsteuerlogik zum Replizieren des ersten primären Signals oder des ersten alternativen Signals als ein Redundanzspeicherleitungs-Freigabesignal in Abhängigkeit davon, ob das Steuersignal auf den ersten oder den zweiten Logikpegel gesetzt ist, aufweist. 7. The semiconductor memory component as claimed in one of claims 4 to 6, further characterized in that the mode selection circuit is a Gate control logic to replicate the first primary signal or first alternative signal as a Redundancy memory line enable signal depending on whether the control signal is first or has the second logic level set. 8. Halbleiterspeicherbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass dem Modusauswahlschaltkreis ein Spaltenauswahlsignal eingangsseitig zugeführt wird und das Redundanzspeicherleitungs-Freigabesignal des weiteren vom Zustand dieses Spaltenauswahlsignals abhängt. 8. The semiconductor memory device according to claim 7, further characterized characterized that the mode selection circuit Column selection signal is supplied on the input side and that Redundancy memory line enable signal further from the state of this Column selection signal depends. 9. Halbleiterspeicherbauelement nach einem der Ansprüche 2 bis 8, weiter dadurch gekennzeichnet, dass der Modusauswahlschaltkreis einen Nachreparatursteuerblock (27i) mit einer Bondkontaktstelle (830) aufweist und ein Steuersignal (CSi) erzeugt, wobei der Nachreparatursteuerblock das Steuersignal auf einen ersten Logikpegel setzt, wenn die Bondkontaktstelle mit einer Referenzspannung verbunden ist, und das Steuersignal auf einen zweiten Logikpegel setzt, wenn die Bondkontaktstelle nicht mit der Referenzspannung verbunden ist. 9. The semiconductor memory component according to one of claims 2 to 8, further characterized in that the mode selection circuit has a post-repair control block ( 27 i) with a bond pad ( 830 ) and generates a control signal (CSi), the post-repair control block setting the control signal to a first logic level, when the bond pad is connected to a reference voltage and sets the control signal to a second logic level when the bond pad is not connected to the reference voltage. 10. Halbleiterspeicherbauelement nach Anspruch 9, weiter dadurch gekennzeichnet, dass der Nachreparatursteuerblock einen Pull-Down- Schaltkreis und einen Puffer beinhaltet, wobei der Pull-Down-Schaltkreis einen Pull-Down-Knoten beinhaltet, der mit einem Eingang des Puffers und mit der Bondkontaktstelle derart verbunden ist, dass der Pull-Down- Schaltkreis den Puffereingang auf niedrigen Logikpegel zieht, wenn die Bondkontaktstelle nicht mit der Referenzspannung verbunden ist, während der Puffereingang im wesentlichen auf der Referenzspannung verbleibt, wenn die Bondkontaktstelle mit der Referenzspannung verbunden ist. 10. The semiconductor memory device according to claim 9, further characterized characterized in that the post-repair control block has a pull-down Includes circuit and a buffer, the pull-down circuit includes a pull-down node that connects to an input of the buffer and is connected to the bond pad in such a way that the pull-down Circuit pulls the buffer input to logic low when the Bond contact point is not connected to the reference voltage, while the buffer input is essentially at the reference voltage remains when the bond pad is connected to the reference voltage is. 11. Halbleiterspeicherbauelement nach einem der Ansprüche 2 bis 10, weiter dadurch gekennzeichnet, dass der Modusauswahlschaltkreis einen Nachreparatursteuerblock mit einer Bondkontaktstelle aufweist und ein Steuersignal erzeugt, wobei der Nachreparatursteuerblock das Steuersignal auf einen ersten Logikpegel setzt, wenn die Bondkontaktsteile mit einer Speisespannung verbunden ist, und das Steuersignal auf einen zweiten Logikpegel setzt, wenn die Bondkontaktstelle mit einer Massespannung verbunden ist. 11. The semiconductor memory component as claimed in one of claims 2 to 10, further characterized in that the mode selection circuit has a post-repair control block with a bond pad and generates a control signal, the post-repair control block Control signal to a first logic level when the Bond contact parts is connected to a supply voltage, and the control signal sets a second logic level if the bond pad with a Mass voltage is connected. 12. Halbleiterspeicherbauelement nach einem der Ansprüche 2 bis 11, weiter dadurch gekennzeichnet, dass eine Modusregistersatzschaltung vorgesehen ist und der Modusauswahlschaltkreis einen Nachreparatursteuerblock aufweist, der eine elektrische Schmelzsicherung beinhaltet und ein Steuersignal erzeugt, wobei er das Steuersignal auf einen ersten Logikpegel setzt, wenn die elektrische Schmelzsicherung intakt ist, und das Steuersignal auf einen zweiten Logikpegel setzt, wenn die elektrische Schmelzsicherung durchtrennt ist, wobei die elektrische Schmelzsicherung in Abhängigkeit von einem Modusregistersetzsignal durchtrennt wird, die von der Modusregistersatzschaltung in Reaktion auf einen nach Bauelementverkapselung abgegebenen, externen Befehl erzeugt wird. 12. The semiconductor memory component as claimed in one of claims 2 to 11, further characterized in that a mode register set circuit is provided and the mode selection circuit one Has post-repair control block that includes an electrical fuse and generates a control signal, wherein the control signal to a sets the first logic level if the electrical fuse is intact, and sets the control signal to a second logic level when the electrical fuse is cut, the electrical Fuse depending on a mode register set signal is severed by the mode register set circuit in response to an external command issued after component encapsulation is produced. 13. Halbleiterspeicherbauelement nach Anspruch 12, weiter dadurch gekennzeichnet, dass der Nachreparatursteuerblock eine Laser- Schmelzsicherung aufweist, die einen Zustand aufweist, der verhindert, dass sich der Zustand des Steuersignals durch elektrische Programmierung ändert. 13. The semiconductor memory device according to claim 12, further characterized characterized that the post-repair control block is a laser Has a fuse that has a condition that prevents that the state of the control signal is affected by electrical Programming changes. 14. Halbleiterspeicherbauelement nach einem der Ansprüche 2 bis 13, weiter gekennzeichnet durch eine zweite redundante Speicherleitung, die mit einer zweiten Mehrzahl redundanter Speicherzellen verbunden ist, wobei die Redundanzspeicherleitungs-Steuerschaltung folgende Elemente enthält:
eine zweite Laser-Schmelzsicherungsbox zur Speicherung einer zweiten primären gespeicherten Adresse und
einen zweiten Primäradressenkomparator zum Vergleichen der zugeführten Adresse mit der zweiten primären gespeicherten Adresse und Aktivieren eines zweiten primären Signals bei positivem Vergleichsergebnis, wobei die Redundanzspeicherleitungs-Steuereinheit zum Auswählen der zweiten redundanten Speicherleitung basierend auf dem zweiten primären Signal im primären Betriebsmodus eingerichtet ist. 14. The semiconductor memory device as claimed in one of claims 2 to 13, further characterized by a second redundant memory line which is connected to a second plurality of redundant memory cells, the redundancy memory line control circuit containing the following elements:
a second laser fuse box for storing a second primary stored address and
a second primary address comparator for comparing the supplied address with the second primary stored address and activating a second primary signal if the result of the comparison is positive, the redundancy memory line control unit being set up for selecting the second redundant memory line based on the second primary signal in the primary operating mode. 15. Halbleiterspeicherbauelement nach Anspruch 14, weiter dadurch gekennzeichnet, dass der Modusauswahlschaltkreis darauf ausgelegt ist, die zweite statt der ersten redundanten Speicherleitung basierend auf dem ersten alternativen Signal im alternativen Betriebsmodus auszuwählen. 15. The semiconductor memory device according to claim 14, further characterized characterized that the mode selection circuit is designed for it is based on the second instead of the first redundant memory line on the first alternative signal in the alternative operating mode select. 16. . Halbleiterspeicherbauelement nach Anspruch 14 oder 15, weiter gekennzeichnet durch
eine zweite Nachreparaturadressbox zur Speicherung einer zweiten alternativen gespeicherten Adresse und
einen zweiten Nachreparaturadresskomparator zur Durchführung eines dritten Vergleichs der zugeführten Adresse mit der zweiten alternativen gespeicherten Adresse und Aktivierung eines zweiten alternativen Signals bei positivem Vergleichsergebnis, wobei der Modusauswahlschaltkreis darauf ausgelegt ist, die erste redundante Speicherleitung basierend auf dem zweiten alternativen Signal im alternativen Betriebsmodus auszuwählen. 16.. A semiconductor memory device according to claim 14 or 15, further characterized by
a second post repair address box for storing a second alternative stored address and
a second post-repair address comparator for performing a third comparison of the supplied address with the second alternative stored address and activation of a second alternative signal if the comparison result is positive, the mode selection circuit being designed to select the first redundant memory line based on the second alternative signal in the alternative operating mode. 17. Halbleiterspeicherbauelement mit
einem Satz adressierbarer Haupt-Speicherleitungen, die jeweils mit mehreren Haupt-Speicherzellen (30) verbinden sind, und
einer ersten Redundanzspeicherleitung, die mit einer ersten Mehrzahl redundanter Speicherzellen verbunden ist, und einer zweiten redundanten Speicherleitung, die mit einer zweiten Mehrzahl redundanter Speicherzellen verbunden ist,
gekennzeichnet durch
eine erste und zweite Laserschmelzsicherungs-/Komparatoreinheit und eine erste elektrische Schmelzsicherungs-/Komparatoreinheit, von denen jede zur Speicherung einer Speicherleitungsadresse, zum Vergleichen derselben mit einer zugeführten Adresse und zur Aktivierung eines Komparatorausgangssignals bei positivem Vergleichsergebnis eingerichtet ist, und
eine Redundanzspeicherleitungs-Steuerschaltung (100), die darauf ausgelegt ist, die zum Auswählen der ersten redundanten Speicherleitung basierend auf einer Auswahl entweder des Ausgangssignals der ersten Laserschmelzsicherungs-/Komparatoreinheit oder des Ausgangssignals der ersten elektrischen Schmelzsicherungs-/Komparatoreinheit in einer ersten programmierten Konfiguration und zum Auswählen der zweiten redundanten Speicherleitung basierend auf einer Auswahl entweder des Ausgangssignal der zweiten Laserschmelzsicherungs-/Komparatoreinheit oder des Ausgangssignals der ersten elektrischen Schmelzsicherungs-/Komparatoreinheit in einer zweiten programmierten Konfiguration eingerichtet ist. 17. Semiconductor memory component with
a set of addressable main memory lines each connected to a plurality of main memory cells ( 30 ) and
a first redundancy memory line, which is connected to a first plurality of redundant memory cells, and a second redundant memory line, which is connected to a second plurality of redundant memory cells,
marked by
a first and a second laser fuse / comparator unit and a first electrical fuse / comparator unit, each of which is configured to store a memory line address, to compare it with a supplied address and to activate a comparator output signal if the comparison result is positive, and
a redundancy memory line control circuit ( 100 ) configured to select the first redundant memory line based on a selection of either the output of the first laser fuse / comparator unit or the output of the first electrical fuse / comparator unit in a first programmed configuration and Selecting the second redundant memory line based on a selection of either the output signal of the second laser fuse / comparator unit or the output signal of the first electrical fuse / comparator unit in a second programmed configuration. 18. Halbleiterspeicherbauelement nach Anspruch 17, weiter gekennzeichnet durch eine zweite elektrische Schmelzsicherungs-/Komparatoreinheit, wobei die Redundanzspeicherleitungs-Steuerschaltung zusätzlich darauf ausgelegt ist, die erste redundante Speicherleitung basierend auf einer Auswahl des Ausgangssignals der zweiten elektrischen Schmelzsicherungs-/Komparatoreinheit in einer dritten programmierbaren Konfiguration auszuwählen. 18. The semiconductor memory device according to claim 17, further characterized by a second electrical Fuse / comparator unit, the redundancy memory line control circuit is additionally designed based on the first redundant memory line on a selection of the output signal of the second electrical Fuse / comparator unit in a third programmable configuration. 19. Halbleiterspeicherbauelement nach Anspruch 18, weiter gekennzeichnet durch eine Modusregistersatzschaltung, die darauf ausgelegt ist, elektrische Schmelzsicherungs-Programmiersignale als Teil eines externen Befehls zu empfangen und festzustellen, ob die erste elektrische Schmelzsicherungs-/Komparatoreinheit oder die zweite elektrische Schmelzsicherungs-/Komparatoreinheit das Programmierziel der Programmiersignale ist, und das Programmierziel mit einer als Teil der Programmiersignale zugeführten Reparaturadresse zu programmieren. 19. The semiconductor memory device according to claim 18, further characterized by a mode register set circuit designed for this is electrical fuse programming signals as part of a receive external command and determine whether the first electrical fuse / comparator unit or the second electrical The fuse / comparator unit is the programming objective of the Is programming signals, and the programming goal with one as part of the Programming signals to be supplied to the repair address. 20. Halbleiterspeicherbauelement nach Anspruch 17 oder 18, weiter gekennzeichnet durch eine Modusregistersatzschaltung, die darauf ausgelegt ist, elektrische Schmelzsicherungs-Programmiersignale als Teil eines externen Befehls zu empfangen und die erste elektrische Schmelzsicherungs-/Komparatoreinheit mit einer als Teil der Programmiersignale zugeführten Reparaturadresse zu programmieren. 20. The semiconductor memory device according to claim 17 or 18, further characterized by mode register set circuitry thereon is designed to include electrical fuse programming signals as part to receive an external command and the first electrical Fuse / comparator unit with one as part of the Programming signals to be supplied to the repair address. 21. Halbleiterspeicherbauelement nach Anspruch 19 oder 20, weiter dadurch gekennzeichnet, dass die Redundanzspeicherleitungs-Steuerschaltung einen Nachreparatursteuerblock (25i) mit einer elektrischen Schmelzsicherung aufweist, der ein zum Auswählen der programmierten Konfiguration benutztes Steuersignal erzeugt und das Steuersignal auf einen ersten Logikpegel setzt, wenn die elektrische Schmelzsicherung intakt ist, und das Steuersignal auf einen zweiten Logikpegel setzt, wenn die elektrische Schmelzsicherung durchtrennt ist, wobei die elektrische Schmelzsicherung basierend auf einem Modusregistersatzsignal durchtrennt wird, das von der Modusregistersatzschaltung in Reaktion auf einen externen Befehl abgegeben wird, der nach Bauelementverkapselung abgegeben wird. 21. The semiconductor memory device of claim 19 or 20, further characterized in that the redundancy memory line control circuit has a post-repair control block ( 25 i) with an electrical fuse which generates a control signal used to select the programmed configuration and sets the control signal to a first logic level when the electrical fuse is intact and sets the control signal to a second logic level when the electrical fuse is cut, the electrical fuse being cut based on a mode register set signal provided by the mode register set circuit in response to an external command issued after device packaging becomes. 22. Halbleiterspeicherbauelement nach einem der Ansprüche 17 bis 21, weiter gekennzeichnet durch eine Überschreibschaltung, welche die Auswahl der ersten Redundanzspeicherleitung erzwingt, selbst wenn die Redundanzspeicherleitungs-Steuerschaltung andernfalls sowohl die erste als auch die zweite Redundanzspeicherleitung auswählen würde. 22. A semiconductor memory device according to one of claims 17 to 21, further characterized by an overwrite circuit which the Forces selection of the first redundancy memory line, even if the Redundancy memory line control circuit otherwise both would select the first as well as the second redundancy memory line. 23. Halbleiterspeicherbauelement nach Anspruch 22, weiter gekennzeichnet durch eine dritte Redundanzspeicherleitung und eine dritte Laserschmelzsicherungs-/Komparatoreinheit, wobei die Redundanzspeicherleitungs-Steuerschaltung darauf ausgelegt ist, die dritte Redundanzspeicherleitung basierend auf einer Auswahl des Ausgangssignals der dritten Laserschmelzsicherungs-/Komparatoreinheit oder des Ausgangssignals der ersten elektrischen Schmelzsicherungs-/Komparatoreinheit in einer dritten programmierten Konfiguration auszuwählen, und die Überschreibschaltung darauf ausgelegt ist, die Auswahl der zweiten Redundanzspeicherleitung selbst dann zu erzwingen, wenn die Redundanzspeicherleitungs-Steuerschaltung andernfalls sowohl die zweite als auch die dritte Redundanzspeicherleitung auswählen würde, und die Auswahl der ersten Redundanzspeicherleitung selbst dann zu erzwingen, wenn die Redundanzspeicherleitungs-Steuerschaltung andernfalls sowohl die erste als auch die dritte Speicherleitung auswählen würde. 23. The semiconductor memory device according to claim 22, further characterized by a third redundancy memory line and a third Laser fuse / comparator unit, the Redundancy memory line control circuit is designed to be the third Redundancy memory line based on a selection of the output signal the third laser fuse / comparator unit or the Output signal of the first electrical Select fuse / comparator unit in a third programmed configuration, and the overwrite circuit is designed to select the second one To enforce redundancy memory line even if the Redundancy memory line control circuit otherwise both the second and would also select the third redundancy memory line, and the Selection of the first redundancy memory line even then force if the redundancy memory line control circuit fails otherwise would select both the first and third memory lines. 24. Halbleiterspeicherbauelement nach einem der Ansprüche 21 bis 23, weiter dadurch gekennzeichnet, dass der Nachreparatursteuerblock eine mittels Laser durchtrennbare Schmelzsicherung aufweist und die Entscheidung, ob die elektrische Schmelzsicherung basierend auf einem Modusregistersatzsignal durchtrennt werden kann, davon abhängt, ob die mittels Laser durchtrennbare Schmelzsicherung durchtrennt ist. 24. The semiconductor memory component as claimed in one of claims 21 to 23, further characterized in that the post-repair control block a has a fuse that can be cut through by laser and the Decide whether the electrical fuse is based on a Mode register set signal can be severed depending on whether which is cut by a laser cut fuse. 25. Halbleiterspeicherbauelement mit
einer redundanten Leitung, die in der Lage ist, eine defekte Haupt- Speicherleitung zu ersetzen, und
einer ersten Speichereinheit für defekte Adressen, die nur vor Zusammenbau des Halbleiterspeicherbauelements zu einer Packung programmierbar ist,
gekennzeichnet durch
eine zweite Speichereinheit für defekte Adressen, die nach Zusammenbau des Halbleiterspeicherbauelements zu einer Packung programmierbar ist, und
Mittel zum Verknüpfen der ersten oder der zweiten Speichereinheit für defekte Adressen mit der redundanten Leitung. 25. Semiconductor memory component with
a redundant line capable of replacing a defective main memory line, and
a first memory unit for defective addresses, which can only be programmed into a package before the semiconductor memory component is assembled,
marked by
a second memory unit for defective addresses, which can be programmed into a package after assembly of the semiconductor memory component, and
Means for linking the first or the second memory unit for defective addresses with the redundant line. 26. Halbleiterspeicherbauelement nach Anspruch 25, weiter gekennzeichnet durch einen ersten und zweiten Adresskomparator zum Vergleichen einer zugeführten Adresse jeweils mit einer in der ersten bzw. zweiten Speichereinheit für defekte Adressen gespeicherten Adresse, wobei die Verknüpfungsmittel einen programmierbaren Nachreparatursteuerblock zur Aktivierung des Ausgangs des ersten Adresskomparators in einem ersten programmierbaren Modus und zur Aktivierung des Ausgangs des zweiten Adresskomparators in einem alternativen, zweiten programmierbaren Modus beinhalten. 26. The semiconductor memory device according to claim 25, further characterized by a first and second address comparator for Comparing a supplied address with one in the first or second memory unit for defective addresses stored address, the linking means being a programmable Post-repair control block to activate the output of the first Address comparator in a first programmable mode and to activate the Output of the second address comparator in an alternative, second programmable mode. 27. Halbleiterspeicherbauelement mit
einer Anzahl N redundanter Speicherleitungen, mit N > 2, von denen jede in der Lage ist, eine defekte Haupt-Speicherleitung zu ersetzen, und
einer Anzahl M erster Speichereinheiten für defekte Adressen, mit M ≥ N/2, von denen jede mit einer redundanten Leitung verknüpft ist und nur vor Zusammenbau des Halbleiterspeicherbauelements zu einer Packung programmierbar ist,
dadurch gekennzeichnet, dass
die Anzahl M an ersten Speichereinheiten für defekte Adressen kleiner als die Anzahl N redundanter Speicherleitungen ist und eine Anzahl N-M zweiter Speichereinheiten für defekte Adressen vorgesehen ist, von denen jede mit einer redundanten Leitung verknüpft ist und nach Zusammenbau des Halbleiterspeicherbauelements zu einer Packung programmierbar ist. 27. Semiconductor memory component with
a number N of redundant memory lines, with N> 2, each of which is able to replace a defective main memory line, and
a number M of first memory units for defective addresses, with M N N / 2, each of which is linked to a redundant line and can only be programmed into a package before the semiconductor memory component is assembled,
characterized in that
the number M of first memory units for defective addresses is less than the number N of redundant memory lines and a number NM of second memory units for defective addresses is provided, each of which is linked to a redundant line and can be programmed into a package after assembly of the semiconductor memory component. 28. Halbleiterspeicherbauelement mit
einer Mehrzahl normaler Speicherzellen, die matrixförmig in Zeilen und Spalten angeordnet sind,
wenigstens zwei redundanten Speicherleitungen, die zur Ersetzung defekter Leitungen der normalen Speicherzellen fähig sind,
gekennzeichnet durch
eine Mehrzahl von Redundanzsteuerblöcken, von denen jeder eine Mehrzahl von mittels Laser durchtrennbaren Schmelzsicherungen aufweist, einer der redundanten Speicherleitungen zugeordnet und zur Durchführung einer Laser-Reparatur, bei der die zum Redundanzsteuerblock gehörige redundante Leitung dazu ausgewählt wird, eine der defekten Speicherleitungen zu ersetzen, indem selektiv eine oder mehrere ausgewählte der mittels Laser durchtrennbaren Schmelzsicherungen durchtrennt werden, und zur Durchführung einer Nachreparatur eingerichtet ist, bei der die zum Redundanzsteuerblock gehörige redundante Leitung dazu ausgewählt wird, eine der defekten Speicherleitungen in Reaktion auf ein vorgegebenes Steuersignal und ein elektrisches Reparaturaktivierungssignal zu ersetzen, und
wenigstens zwei Nachreparatursteuerblöcke, von denen jeder einem der Redundanzsteuerblöcke zugeordnet ist und das Steuersignal an den betreffenden Redundanzsteuerblock mit einem vorgegebenen Logikpegel abgibt, wenn die zu diesem Redundanzsteuerblock gehörige, redundante Speicherleitung für die Nachreparatur ausgewählt wird. 28. Semiconductor memory component with
a plurality of normal memory cells which are arranged in a matrix in rows and columns,
at least two redundant memory lines that are capable of replacing defective lines of the normal memory cells,
marked by
a plurality of redundancy control blocks, each of which has a plurality of laser-fusible fuses, assigned to one of the redundant memory lines and for performing a laser repair in which the redundant line associated with the redundancy control block is selected to replace one of the defective memory lines by selectively severing one or more of the fuses that can be cut through by laser, and is set up to carry out a post-repair in which the redundant line belonging to the redundancy control block is selected to replace one of the defective memory lines in response to a predetermined control signal and an electrical repair activation signal, and
at least two post-repair control blocks, each of which is assigned to one of the redundancy control blocks and outputs the control signal to the relevant redundancy control block with a predetermined logic level when the redundant memory line belonging to this redundancy control block is selected for the post-repair. 29. Halbleiterspeicherbauelement nach Anspruch 28, weiter gekennzeichnet durch
eine elektrische Schmelzsicherungsbox mit einer Mehrzahl von elektrisch durchtrennbaren Schmelzsicherungen, die dazu programmierbar sind, eine Adresse zu erzeugen, die eine der defekten Speicherleitungen durch eine Kombination der selektiv durchtrennbaren elektrischen Schmelzsicherungen anzeigt, und
einen Adresskomparator zur Aktivierung des elektrischen Reparaturaktivierungssignals, wenn die programmierte Adresse gleich einer externen Adresse ist. 29. The semiconductor memory device as claimed in claim 28, further characterized by
an electrical fuse box having a plurality of electrically severable fuses that are programmable to generate an address indicating one of the defective memory lines by a combination of the selectively severable electrical fuses, and
an address comparator for activating the electrical repair activation signal when the programmed address is equal to an external address. 30. Halbleiterspeicherbauelement nach Anspruch 29, weiter gekennzeichnet durch einen Modusregistersatz, der eine Mehrzahl externer Befehle und Adresssignale empfängt, wobei die elektrische Schmelzsicherungsbox durch Signale gesteuert wird, die vom Modusregistersatz in Reaktion auf die externen Signale erzeugt werden. 30. The semiconductor memory device according to claim 29, further characterized by a mode register set containing a plurality of external ones Receives commands and address signals, the electrical Fuse box is controlled by signals from the mode register set in Response to the external signals are generated. 31. Halbleiterspeicherbauelement nach Anspruch 29 oder 30, weiter dadurch gekennzeichnet, dass der Adresskomparator eine Mehrzahl von Vergleichseinheiten aufweist, von denen jede ein Bit der in der elektrischen Schmelzsicherungsbox programmierten Adresse und ein Bit der externen Adresse empfängt und ein Signal mit einem ersten Logikpegel abgibt, wenn die beiden empfangenen Bits gleich sind, und der Adresskomparator das elektrische Reparaturaktivierungssignal aktiviert, wenn die Ausgangssignale der Vergleichseinheiten alle auf dem ersten Logikpegel liegen. 31. The semiconductor memory device as claimed in claim 29 or 30, further characterized in that the address comparator has a plurality of Has comparison units, each of which is a bit of the in the electrical fuse box programmed address and a bit of receives external address and a signal with a first logic level returns if the two received bits are equal, and the Address comparator activates the electrical repair activation signal when the output signals of the comparison units are all on the first Logic levels. 32. Halbleiterspeicherbauelement nach einem der Ansprüche 29 bis 31, weiter dadurch gekennzeichnet, dass jeder Redundanzsteuerblock einen Laser-Reparaturverarbeitungsteil zur Durchführung der Laserreparatur mit folgenden Elementen aufweist:
eine Laserschmelzsicherungsbox, welche die Laserschmelzsicherungen enthält und auf eine Adresse programmiert ist, die eine der defekten Speicherleitungen durch eine selektive Durchtrennungskombination der Laserschmelzsicherungen anzeigt, und
eine Adressenvergleichseinheit zur Abgabe eines Ausgangssignals, das aktiviert wird, wenn die in der Laserschmelzsicherungsbox programmierte Adresse mit der externen Adresse übereinstimmt. 32. Semiconductor memory component according to one of claims 29 to 31, further characterized in that each redundancy control block has a laser repair processing part for performing the laser repair with the following elements:
a laser fuse box that contains the laser fuse and is programmed to an address that indicates one of the defective memory lines by a selective cut combination of the laser fuse, and
an address comparison unit for emitting an output signal which is activated when the address programmed in the laser fuse box matches the external address. 33. Halbleiterspeicherbauelement nach einem der Ansprüche 28 bis 32, weiter dadurch gekennzeichnet, dass jeder Nachreparatursteuerblock entsprechend einem jeweiligen Redundanzsteuerblock installiert ist. 33. Semiconductor memory component according to one of claims 28 to 32, further characterized in that each post-repair control block is installed according to a respective redundancy control block. 34. Halbleiterspeicherbauelement nach einem der Ansprüche 28 bis 33, weiter dadurch gekennzeichnet, dass jeder Nachreparatursteuerblock eine mittels Laser durchtrennbare Nachreparatursteuerungs- Schmelzsicherung aufweist, wobei das vom Nachreparatursteuerblock abgegebene Steuersignal einen Logikpegel aufweist, der davon abhängt, ob die Nachreparatursteuerungs-Schmelzsicherung durchtrennt ist oder nicht. 34. Semiconductor memory component according to one of claims 28 to 33, further characterized in that everyone Post-repair control block a laser-cutable post-repair control Has fuse, which is from the post-repair control block output control signal has a logic level thereof depends on whether the post-repair control fuse cuts is or not. 35. Halbleiterspeicherbauelement nach Anspruch 34, weiter dadurch gekennzeichnet, dass das Durchtrennen der Nachreparatursteuerungs- Schmelzsicherung in einem Waferzustand des Halbleiterspeicherbauelements erfolgt und die Nachreparatur in einem Packungszustand des Halbleiterspeicherbauelements erfolgt. 35. The semiconductor memory device according to claim 34, further characterized characterized that cutting the post-repair control Fuse in a wafer state of the Semiconductor memory component takes place and the post-repair in a pack state of Semiconductor memory device takes place. 36. Verfahren zur Nachreparatur bei einem Halbleiterspeicherbauelement mit einer Mehrzahl redundanter Speicherleitungen, von denen jede mit einer Laserschmelzsicherungs-/Komparatoreinheit verknüpft ist, und mit einem Satz von Haupt-Speicherleitungen, gekennzeichnet durch folgende Schritte: - Testen der redundanten Speicherleitungen, um festzustellen, ob die jeweilige redundante Speicherleitung defektfrei ist, - Zuweisen der defektfreien redundanten Speicherleitung zur Verwendung in einem Nachreparaturvorgang und - Verknüpfen der zugewiesenen defektfreien redundanten Speicherleitung mit einer Nachreparatur-Komparatoreinheit anstelle der mit dieser Speicherleitung verknüpften Laserschmelzsicherungs-/Komparatoreinheit. 36. Method for post-repair of a semiconductor memory component with a plurality of redundant memory lines, each of which is linked to a laser fuse / comparator unit, and with a set of main memory lines, characterized by the following steps: Testing the redundant memory lines to determine whether the respective redundant memory line is free of defects, - Assign the defect-free redundant memory line for use in a post-repair process and - Linking the assigned defect-free redundant memory line with a post-repair comparator unit instead of the laser fuse / comparator unit linked with this memory line. 37. Verfahren zum Reparieren eines Halbleiterspeicherbauelements mit einer Mehrzahl redundanter Speicherleitungen, von denen jede mit einer Laserschmelzsicherungs-/Komparatoreinheit verknüpft ist, und einem Satz von Haupt-Speicherleitungen, bei dem vor einem endgültigen Einbau des Halbleiterspeicherbauelements in eine Packung folgende Schritte vorgesehen sind: - Testen der Haupt-Speicherleitungen, um festzustellen, welche Speicherleitungen defekt und welche defektfrei sind, und - Zuweisen einer der redundanten Speicherleitungen zu einer jeweils defekten Haupt-Speicherleitung und Konfigurieren der mit dieser redundanten Speicherleitung verknüpften Laserschmelzsicherungs- /Komparatoreinheit zum Ersetzen der defekten Haupt-Speicherleitung, gekennzeichnet durch folgende Schritte nach Einbau des Halbleiterspeicherbauelements in eine Packung: - Testen extern adressierbarer Speicherleitungen, um festzustellen, ob eine defekte Speicherleitung existiert, und - elektrisches Zuweisen einer redundanten Speicherleitung zum Ersetzen einer defekten Speicherleitung, wenn eine solche existiert. 37. Method for repairing a semiconductor memory device with a plurality of redundant memory lines, each of which is linked to a laser fuse / comparator unit, and a set of main memory lines, in which the following steps are provided before a final installation of the semiconductor memory device in a package: Testing the main memory lines to determine which memory lines are defective and which are defect-free, and - Assigning one of the redundant memory lines to a defective main memory line and configuring the laser fuse / comparator unit linked to this redundant memory line to replace the defective main memory line, characterized by the following steps after installing the semiconductor memory component in a pack: Testing externally addressable memory lines to determine whether a defective memory line exists, and - electrically assigning a redundant memory line to replace a defective memory line, if one exists. 38. Verfahren nach Anspruch 37, weiter dadurch gekennzeichnet, dass vor dem endgültigen Einbau eine mit jeder zugewiesenen redundanten Speicherleitung verknüpfte, mittels Laser zu setzende Schmelzsicherung gesetzt wird, um zu verhindert, dass die redundante Speicherleitung nach Einbau des Halbleiterspeicherbauelements in die Packung elektrisch zugewiesen wird. 38. The method of claim 37 further characterized that before final installation one assigned to each redundant memory line linked to be set by laser Fuse is set to prevent the redundant Memory line after installing the semiconductor memory device in the package is electrically assigned. 39. Verfahren nach Anspruch 37 oder 38, weiter dadurch gekennzeichnet, dass die redundanten Speicherleitungen vor dem endgültigen Einbau des Halbleiterspeicherbauelements in die Packung getestet werden, um festzustellen, welche von ihnen defektfrei sind. 39. The method of claim 37 or 38, further thereby characterized that the redundant memory lines before the final Installation of the semiconductor memory device tested in the package to determine which of them are defect-free. 40. Verfahren nach einem der Ansprüche 37 bis 39, weiter dadurch gekennzeichnet, dass vor dem endgültigen Einbau des Halbleiterspeicherbauelements in die Packung eine mit jeder defekten redundanten Speicherleitung verknüpfte, mittels Laser zu setzende Schmelzsicherung gesetzt wird, um zu verhindern, dass diese redundante Speicherleitung nach dem Einbau des Halbleiterspeicherbauelements in die Packung elektrisch zugewiesen wird. 40. The method according to any one of claims 37 to 39, further thereby marked that before the final installation of the Semiconductor memory device in the package one with each defective redundant Memory line linked fusible link to be set by laser is set to prevent this redundant memory line after installing the semiconductor memory device in the package is electrically assigned. 41. Verfahren nach einem der Ansprüche 37 bis 40, weiter dadurch gekennzeichnet, dass das elektrische Zuweisen einer redundanten Speicherleitung zum Ersetzen einer entsprechenden defekten Speicherleitung folgende Schritte umfasst:
Setzen einer mit der defekten Speicherleitung verknüpften Adresse in einer elektrischen Schmelzsicherungsbox,
schleifenartiges Fortschreiten über einen Satz von mit redundanten Speicherleitungen verknüpften Reparaturadressen hinweg, bis entweder alle verfügbaren Leitungen versucht worden sind oder die defekte Speicherleitung selektiv ersetzt worden ist, und
für jede Reparaturadresse versuchen, eine mit ihr verknüpfte, elektrische Schmelzsicherung zu setzen, und Testen der mit der defekten Speicherleitung verknüpften Adresse zur Bestimmung, ob die mit dieser Adresse verknüpfte Speicherleitung noch immer defekt ist. 41. The method according to any one of claims 37 to 40, further characterized in that the electrical allocation of a redundant memory line to replace a corresponding defective memory line comprises the following steps:
Setting an address linked to the defective storage line in an electrical fuse box,
looping through a set of repair addresses associated with redundant memory lines until either all available lines have been tried or the defective memory line has been selectively replaced, and
for each repair address, try to set an electrical fuse associated with it and test the address associated with the defective memory line to determine if the memory line associated with that address is still defective. 42. Verfahren nach Anspruch 41, weiter dadurch gekennzeichnet, dass das schleifenartige Fortschreiten über den Satz von Reparaturadressen hinweg ein Anordnen der Reparaturadressen in einer vorbestimmten Reihenfolge gemäß einer Überschreibpriorität für deren jeweilige redundante Speicherleitungen umfasst, wobei spätere Adressen in der bestimmten Reihenfolge eine höhere Überschreibpriorität haben und eine hohe Überschreibpriorität die mit dieser Reparaturadresse verknüpfte, redundante Speicherleitung zur Verwendung bei einer gegebenen Adresse einer defekten Speicherleitung ausgewählt, und zwar selbst dann, wenn dieser Adresse einer defekten Speicherleitung bereits eine Speicherleitung mit niedrigerer Priorität zugewiesen worden ist. 42. The method of claim 41 further characterized that the loop-like progression over the set of Arranging the repair addresses in a repair address predetermined order according to an overwrite priority for its comprises respective redundant memory lines, with later addresses in have a higher overwrite priority in the particular order and a high overwrite priority with this repair address linked, redundant memory line for use with a given address of a defective memory line selected, namely even if this address of a defective memory line already a lower priority memory line has been assigned. 43. Verfahren nach Anspruch 42, weiter dadurch gekennzeichnet, dass vor dem endgültigen Einbau des Halbleiterspeicherbauelements beim Festlegen einer der redundanten Speicherleitungen zur Verwendung bei der Ersetzung einer defekten Haupt-Speicherleitung redundante Speicherleitungen in der vorgegebenen Reihenfolge gemäß der Überschreibpriorität festgelegt werden. 43. The method of claim 42 further characterized that before the final installation of the semiconductor memory device when specifying one of the redundant memory lines Use when replacing a defective main memory line redundant memory lines in the specified order according to the Overwrite priority. 44. Verfahren zum Reparieren eines Halbleiterspeicherbauelements mit einer Mehrzahl redundanter Speicherleitungen, von denen jede mit einer Laserschmelzsicherungs-/Komparatoreinheit verknüpft ist, und einem Satz von Haupt-Speicherleitungen,
gekennzeichnet durch folgende Schritte vor einem Einbau des Halbleiterspeicherbauelements in eine Packung: - Testen der Haupt-Speicherleitungen und der redundanten Speicherleitungen, um festzustellen, welche Speicherleitungen defekt und welche defektfrei sind, - Festlegen einer defektfreien redundanten Speicherleitung für eine jeweilige defekte Haupt-Speicherleitung und Konfigurieren der mit dieser redundanten Speicherleitung verknüpften Laserschmelzsicherungs- /Komparatoreinheit zum Ersetzen der defekten Haupt-Speicherleitung, - Festlegen einer verbliebenen defektfreien redundanten Speicherleitung zur Verwendung in einem Nachreparaturvorgang, wenn eine solche defektfreie redundante Speicherleitung nach Ersetzen defekter Haupt-Speicherleitungen ohne Zuweisung geblieben ist, und - Verknüpfen der festgelegten redundanten Nachreparatur-Speicherleitung mit einer Nachreparatur-Komparatoreinheit anstelle der mit dieser Speicherleitung verknüpften Laserschmelzsicherungs-/Komparatoreinheit. 44. A method of repairing a semiconductor memory device having a plurality of redundant memory lines, each of which is associated with a laser fuse / comparator unit, and a set of main memory lines.
characterized by the following steps before installing the semiconductor memory component in a package: Testing the main memory lines and the redundant memory lines to determine which memory lines are defective and which are defect-free, Determining a defect-free redundant storage line for a respective defective main storage line and configuring the laser melting fuse / comparator unit associated with this redundant storage line to replace the defective main storage line, Determining a remaining defect-free redundant memory line for use in a post-repair process if such a defect-free redundant memory line has remained unallocated after replacing defective main memory lines, and - Linking the defined redundant post-repair memory line with a post-repair comparator unit instead of the laser fuse / comparator unit linked to this memory line. 45. Verfahren nach Anspruch 44, weiter dadurch gekennzeichnet, dass nach dem endgültigen Einbau des Halbleiterspeicherbauelements in eine Packung die Haupt-Speicherleitungen erneut getestet werden, um festzustellen, welche Leitungen defekt und welche defektfrei sind, und, wenn eine Haupt-Speicherleitung während des erneuten Testvorgangs als defekt bestimmt wurde, die mit der festgelegten redundanten Nachreparatur-Speicherleitung verknüpfte Nachreparatur-Vergleichseinheit zum Ersetzen der defekten Haupt-Speicherleitung konfiguriert wird. 45. The method of claim 44 further characterized that after the final installation of the semiconductor memory device the main storage lines are re-tested in a pack, to determine which lines are defective and which are defect-free, and if a main memory line during re- Test process was determined to be defective with the specified redundant Post-repair storage line linked Post-repair comparison unit is configured to replace the defective main memory line. 46. Verfahren nach Anspruch nach 44 oder 45, weiter dadurch gekennzeichnet, dass die wenigstens eine festgelegte redundante Nachreparatur-Speicherleitung mit einer Nachreparatur-Komparatoreinheit verknüpft wird, indem eine Schmelzsicherung durchtrennt wird, wodurch eine Auswahllogik so konfiguriert wird, dass die Nachreparatur-Komparatoreinheit mit dieser redundanten Speicherleitung verknüpft wird und die Verknüpfung dieser redundanten Speicherleitung mit ihrer zugeordneten Laserschmelzsicherungs-/Komparatoreinheit blockiert wird. 46. The method of claim 44 or 45, further thereby characterized in that the at least one fixed redundant Post-repair storage line with a post-repair comparator unit is linked by cutting a fuse, whereby a selection logic is configured so that the Post-repair comparator unit is linked to this redundant memory line and the linking of this redundant storage line with your associated laser fuse / comparator unit is blocked. 47. Verfahren nach Anspruch 46, weiter dadurch gekennzeichnet, dass das Durchtrennen der Schmelzsicherung durch einen externen Befehl nach Verkapselung des Halbleiterspeicherbauelements durchgeführt wird. 47. The method of claim 46, further characterized in that the fuse is cut by an external Command after encapsulation of the semiconductor memory device is carried out. 48. Nachreparaturverfahren zum Ersetzen defekter Speicherleitungen mit redundanten Speicherleitungen in einem Halbleiterspeicherbauelement mit einer Mehrzahl normaler Speicherzellen, die matrixförmig in Zeilen und Spalten angeordnet sind, und wenigstens zwei redundanten Speicherleitungen, die zur Ersetzung defekter Leitungen der normalen Speicherzellen fähig sind, bei dem a) eine Laser-Reparatur in einem Waferzustand des Halbleiterspeicherbauelements unter Verwendung von Laserstrahlen durchgeführt wird, gekennzeichnet durch folgende Schritte: a) Testen von in der Laser-Reparatur nicht benutzten, redundanten Speicherleitungen, b) Auswählen wenigstens einer der redundanten Speicherleitungen, die im Testschritt b als defektfrei erkannt worden sind, als eine Speicherleitung für eine elektrische Reparatur, c) Testen des Halbleiterspeicherbauelements in einem Packungszustand und d) Ersetzen einer im Testschritt d als defekt erkannten Speicherleitung durch die Speicherleitung für elektrische Reparatur. 48. post-repair method for replacing defective memory lines with redundant memory lines in a semiconductor memory component with a plurality of normal memory cells, which are arranged in a matrix in rows and columns, and at least two redundant memory lines, which are capable of replacing defective lines of the normal memory cells, in which a) a laser repair is carried out in a wafer state of the semiconductor memory component using laser beams, characterized by the following steps: a) testing of redundant memory lines not used in the laser repair, b) selecting at least one of the redundant memory lines, which were recognized as defect-free in test step b, as a memory line for an electrical repair, c) testing the semiconductor memory component in a pack state and d) Replacing a memory line identified as defective in test step d by the memory line for electrical repair. 49. Nachreparaturverfahren nach Anspruch 48, weiter dadurch gekennzeichnet, dass der Laser-Reparaturschritt a das Programmieren einer für die defekte Speicherleitung indikativen Adresse mittels selektivem Durchtrennen einer Mehrzahl von durch Laser durchtrennbaren Schmelzsicherungen beinhaltet. 49. Post-repair method according to claim 48, further thereby characterized that the laser repair step a programming an address indicative of the defective memory line by means of selectively severing a plurality of lasers that can be severed Fuses included. 50. Nach Reparaturverfahren nach Anspruch 48 oder 49, weiter dadurch gekennzeichnet, dass der Ersetzungsschritt e das Programmieren einer Adresse, die für die im Testschritt d detektierte, defekte Speicherleitung indikativ ist, mittels selektivem Durchtrennen einer Mehrzahl von elektrisch durchtrennbaren Schmelzsicherungen beinhaltet. 50. After repair procedures according to claim 48 or 49, further characterized in that the replacement step e programming an address that is defective for the detected in test step d Memory line is indicative, by selectively cutting a plurality of includes electrically cut fuses.