DE10255228A1

DE10255228A1 - Serieller Digital- Analog-Umsetzer

Info

Publication number: DE10255228A1
Application number: DE2002155228
Authority: DE
Inventors: Manfred Baier
Original assignee: Individual
Current assignee: Individual
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2004-06-03

Abstract

Serieller Digital-Analog-Umsetzer, gekennzeichnet durch ein Tiefpaßfilter, dem ein BCD-Datenwort seriell bitweise zugeführt wird, und durch einen Schalter, der nach Übertragung des letzten Bit (MSB), wenn der Analogwert gebildet ist, das Tiefpaßfilter von der Quelle trennt.

Description

Die Erfindung betrifft einen seriellen Digital-Analog-Umsetzer.
Bekannt sind Digital-Analog-Umsetzer (DAU) nach dem Parallelverfahren, dem Wägeverfahren und dem Zählverfahren (Tietze/Schenk: Halbleiter-Schaltungstechnik, Grundprinzipien der DA-Umsetzung).
Das Parallelverfahren und das Wägeverfahren setzen den digitalen binär codierten Zahlenwert in einem einzigen Umsetzungsschritt in einen analogen Spannungswert um. Beim Zählverfahren hingegen muß der umzusetzende binäre Zahlenwert zunächst in eine Folge von Impulsen mit entsprechendem Tastverhältnis umgesetzt werden. Diese Impulsfolge steuert dann einen Schalter, der den Eingang eines Tiefpasses aus Widerstand und Kondensator entsprechend dem momentanen Logikpegel entweder an eine Referenzspannung oder Null Volt anlegt. Am Kondensator stellt sich die analoge Spannung dann als arithmetischer Mittelwert von Ladung/Entladung ein. Hierbei handelt es sich jedoch ebenfalls um einen DAU mit paralleler Verarbeitung des Digitalworts.
Die beschriebenen Verfahren benötigen entweder eine größere Anzahl elektronischer Schalter und/oder genau gewichtete Widerstände zur Herstellung des linearen Zusammenhangs von Digitalwort und analoger Ausgangsgröße. Bei höherer Auflösung (Anzahl der Bits, die ein Datenwort ausmachen) nimmt der Aufwand zum Abgleich der beteiligten Widerstandswerte zu, und die Schalter verursachen Störungen in Form von sogenannten Glitches. Binär codierte Dezimalzahlen (BCD) bestehen aus Bits der symbolischen Zustande 0 und 1. Hier werden diese symbolischen Zustände im Sinne von 0 Volt für '0' und einer beliebigen aber stets gleichen Spannungsreferenz für '1' verwendet, die von einer geeigneten Quelle bereitgestellt werden.
Aufgabe der Erfindung ist die Schaffung einer seriell arbeitenden Vorrichtung, mit der binär codierte digitale Datenworte direkt zum gewünschten analogen Ergebnis führen, lediglich einen einfachen Abgleich erfordern und die für beliebig breite Datenworte (Bits, Auflösung) geeignet ist.
Die Aufgabe wird gelöst durch eine Vorrichtung gemäß den anliegenden Patentansprüchen.
Nachstehend unter Bezug auf die beiliegende Zeichnung beschrieben ist ein Digital-Analog-Umsetzer nach der vorliegenden Erfindung. Die einzige Figur zeigt den Verlauf der Kondensatorspannung für die Umsetzung 7 bit langer Binärzahlen mit den dezimalen Werten 1 und 127.
Ein binär codiertes Datenwort wird von einer Quelle in gleichen Zeitabständen (Takt) bitweise (LSB zuerst, MSB zuletzt) über einen Widerstand einem zunächst entladenen Kondensator zugeführt. Bei diesem Vorgang lädt sich der Kondensator über den Widerstand für jedes übertragene Bit symbolisch '1' auf und wird für jedes Bit symbolisch '0' über den Widerstand entladen. Nach der Übertragung des MSB wird das Tiefpaßfilter von der Quelle isoliert (vom Sender getrennt). Nun entspricht die Ladespannung des Kondensators dem Ergebnis der Umsetzung des binären Datenworts.
Nachdem die Ladespannung des Kondensators extern ausgewertet ist, wird der Kondensator entladen, und ein neuer Zyklus des seriellen DAU kann beginnen.
Die Dimensionierung von Widerstand und Kondensator wird erfindungsgemäß für die Zeitkonstante τ = R·C = T/ln(2)vorgenommen. Darin ist T der Zeitabstand des Taktes, mit dem jedes einzelne Bit des Datenworts seriell in das Tiefpaßfilter übertragen wird.
Vorteilhaft ist die Verwendung nur eines Schalters, eines Widerstands und eines Kondensators, die auf einfache weise gemäß der erforderlichen Zeitkonstanten τ abgeglichen werden können.
Die einzige Figur zeigt den Verlauf der Kondensatorspannung für die Umsetzung 7 bit langer Binärzahlen mit den dezimalen werten 1 und 127. Nachdem Bit 7 (MSB) übertragen ist, entspricht die Kondensatorspannung dem dezimalen Wert, weil hier die Spannung der Quelle für symbolisch '1' = 128 Volt gewählt wurde. Eine Umsetzung erfordert lediglich die Zeit T × Anzahl Bits (Wortbreite). Die Anzahl der zu einem Datenwort gehörenden Bits ist nicht begrenzt. Zusätzliche Takte zur aufgabengerechten externen Weiterverarbeitung können hinzugefügt werden.
Das Verfahren erlaubt die Aufteilung der Wortlänge in mehrere kleinere Wörter, zum Beispiel 28 bit Eingangs-Wortlänge in 4 × 7 bit Verarbeitungs-Wortlänge. In diesem Fall werden vier serielle DAU-Einheiten der beschriebenen Art mit der gewählten Bitlange (hier sieben) benötigt. Das 28 bit breite Datenwort wird in vier Segmente zu je sieben bit aufgeteilt. Jedes Segment (0..6, 7..13, 14..20, 21..27) wird in den ihm zugeordneten Tiefpaß (LSB zuerst, MSB zuletzt) geschoben und hernach, wie gezeigt, von der Quelle getrennt. Jeder zu seinem Segment gehörende Kondensator ist nun auf eine Spannung aufgeladen, die dem Datenwort des jeweiligen Segments entspricht. Der wirkliche Analogwert entsteht dann durch externe gewichtete Addition der in den Kondensatoren geladenen Einzelspannungen. Durch diese Maßnahme wird die Verarbeitungszeit für die DA-Umsetzung erheblich verkürzt. Dem Wesen der Anordnung nach entspricht dies einer segmentierten Parallelverarbeitung, wobei die Aufteilung in Anzahl serieller DAU-Einheiten und vorteilhafterweise gleichlanger Segmente des Datenworts frei nach Abwägung von Aufwand und Umsetzungsgeschwindigkeit erfolgen kann.

Claims

Serieller Digital-Analog-Umsetzer, gekennzeichnet durch ein Tiefpaßfilter, dem ein BCD-Datenwort seriell bitweise zugeführt wird, und durch einen Schalter, der nach Übertragung des letzten Bit (MSB), wenn der Analogwert gebildet ist, das Tiefpaßfilter von der Quelle trennt.
Serieller Digital-Analog-Umsetzer nach Anspruch 1, dessen Tiefpaßfilter mit einer Zeitkonstanten τ aus Widerstand und Kondensator oder Induktivität und Widerstand gebildet ist.
Serieller Digital-Analog-Umsetzer nach Anspruch 2, dessen Zeitkonstante τ entsprechend der Taktzeit T der seriellen Übertragung gewählt ist.
Serieller Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß durch geeignete Aufteilung des ursprünglichen Datenworts in gleich große Segmente die Parallelverarbeitung der Segmente ermöglicht wird.
Serieller Digital-Analog-Umsetzer nach einem der vorstehenden Ansprüche, der als integrierte Schaltung aufgebaut ist.