DE10248507A1

DE10248507A1 - Verfahren und Vorrichtung zur Fehlerkorrektur von Multiplex-Signalen

Info

Publication number: DE10248507A1
Application number: DE10248507A
Authority: DE
Inventors: Alfonso Troya; Milos Krstic; Koushik Maharatna
Original assignee: IHP GmbH
Current assignee: IHP GmbH
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-04-22
Also published as: US7583770B2; EP1554854A1; US20060165187A1; WO2004036863A1

Abstract

Die Erfindung betrifft Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind. Für jedes Teilsignal werden folgende Schritte durchgeführt: Entzerren des Teilsignals (Y(i,k)), Schätzen des Phasenfehlers des entzerrten Teilsignals (X(i,k)) und Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals. Eine besonders einfache Realisierung dieses Verfahrens beinhaltet erfindungsgemäß, dass der Schritt des Entzerrens einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale beinhaltet, derart, dass die Akkumulation vernachlässigbar ist. Weiterhin umfasst der Schritt des Schätzens einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird. Es wird weiterhin eine mit entsprechend geringem Aufwand herstellbare Vorrichtung beschrieben.

Description

Das Mehrträgerverfahren OFDM (Orthogonal Frequency Division Multiplex) findet mittlerweile weite Verbreitung. Es wird für digitales Radio (Digital Audio Broadcasting, DAB), digitales Fernsehen (Digital Video Broadcasting, DVB) und für lokale Funknetzwerke (High Performance Local Area Network, Hiper-lan) eingesetzt.
Von Einträgerverfahren unterscheidet sich OFDM dadurch, dass der Informationsfluss nicht über einen einzelnen Träger, sondern über eine Anzahl von Unterträgern übertragen wird. Ein zu übertragender Frame ist in eine Anzahl von Symbolen unterteilt. Jedes Symbol enthält eine Anzahl von Daten, die auf verschiedene Unterträger verteilt vom Sender zum Empfänger übertragen. Zwischen den Unterträgern wird ein bestimmter Frequenzabstand eingehalten. Die Orthogonalität der Unterträger wird durch orthoganal kodierte digitale Modulation erreicht. Die Orthogonalität der Unterträger stellt ihre Unterscheidbarkeit auch bei einer spektralen Überlappung sicher.
Nicht alle Unterträger in einem OFDM-System enthalten Nutzerinformationen. Es sind sogenannte Pilotunterträger, nachfolgend auch als Pilotkanäle bezeichnet, zur Übertragung von Pilotsymbolen vorgesehen. Die Pilotsymbole enthalten Information, die dem Empfänger von vornherein bekannt ist. Bei der Übertragung eines Frames werden mehrere Pilotsignale gesendet, die in den Frame an üblicherweise regelmäßig beabstandeten Positionen integriert sind.
Pilot-Unterträger werden grundsätzlich zur Kanalschätzung verwendet. Dabei wird die Kanaldämpfung der verschiedenen Unterträger, die auch als Sub-Kanäle bezeichnet werden, mit Hilfe einer Interpolation der empfangenen Werte der Pilot-Unterträger ermittelt. Die Standards "IEEE 802.11a" und "Hiperlan/2" für die drahtlose Kommunikation in Netzwerken im 5-GHz-Frequenzbereich ermöglichen keine Verwendung der Pilot-Kanäle für eine Kanalschätzung. Die Pilotkanäle sind hier in voneinander verschiedenen Frequenzbereichen vorgesehen, die einen Abstand von 4.375 MHz haben. Es können durch Interpolation der Pilotkanalinformation daher nur Kanäle mit einer maximalen Verzögerungsverbreiterung (delay spread) von 2/4.375 MHz = 0.46 μs richtig geschätzt werden. Im Allgemeinen können die Pilot-Unterträger in den genannten Standards jedoch nicht für eine Kanalschätzung verwendet werden.
Die richtige Dekodierung von OFDM-Signalen auf der Empfängerseite hängt in empfindlicher Weise von der Leistungsfähigkeit der Synchronisierungseinheit des Empfängers ab. Die Synchronisierungseinheit ist für das Detektieren eingehender Frames verantwortlich und für die Abschätzung und Korrektur möglicher Frequenzversätze (Frequenz-Offsets). Frequenzversätze erzeugen Fehler, die zu einer falschen Dekodierung des empfangenen Signals führen.
Die WO 01/20863 A1 beschreibt ein Verfahren und eine Vorrichtung zur empfängerseitigen Korrektur eines Phasenfehlers des empfangenen Signals in der Zeitdomäne. Es ist eine Phasenschätzungsschaltung vorgesehen, die zwei Phase-Lacked-Loups aufweist. Die Korrektur eines Phasenfehlers in der Zeit domäne hat den Nachteil einer großen Verzögerung des Signals. Die Verwendung von Phase-Lccked-Loops zur Phasenschätzung bedeutet zusätzlich einen großen schaltungstenischen Aufwand.
Andere Verfahren sehen eine Phasenschätzung und Phasenkorrektur in der Frequenzdomäne vor. Hierzu ist eine FFT-Einheit vorgesehen, die das empfangene Signal mit Hilfe einer schnellen Fourier-Transformation (Fast Fourier Transform, FFT) in ein Frequenzspektrum transformiert, das nach Unterträgern aufgeschlüsselt werden kann. In diesen Verfahren entscheidet eine Synchronisierungseinheit auch über den Startzeitpunkt, von dem an das eingehende Signal einer FFT unterzogen werden
Aus der Veröffentlichung V, Mignone, A. Morello: "CD3-OFDM: A Novel Demodulation Scheme for Fixed and Mobile Receivers" (IEEE Transactions on Communications. Vol. 44, No. 9, September 1996, Seiten 1144 bis 1151) ist ein Verfahren und eine Vorrichtung bekannt, bei der eine das fouriertransformierte Signal jedes Unterträgers vor der Deokodierung einer Entzerrung (Equalising) unterzogen wird. Die Entzerrung wird mit Hilfe des im vorangegangenen Zyklus empfangenen Signals vorgenommen. Dieses Signal wird dazu dekodiert, anschließend in einer Art Rückkopplungsschleife rekodiert und zu einer Kanalschätzung des entsprechenden Unterträgers herangezogen. Die aus der Kanalschätzung ermittelte Frequenzantwortfunktion wird zum Entzerren des aktuellen fouriertransformierten Signals verwendet, indem das aktuelle Signal durch die aus dein vorangegangenen Signal ermittelte Frequenzantwortfunktion dividiert wird.
Es hat sich jedoch herausgestellt, dass nach der Fouriertransformation und Entzerrung in der Frequenzdomäne und der Dekodierung der Symbole Phasenfehler im entzerrten Signal enthalten sind. Dies ruft Fehler bei der Dekodierung hervor, die zum Zusammenbruch einer Datenkommunikation führen können.
Herkömmliche Verfahren zur Beseitigung dieser restlichen Phasenverschiebung beruhen Korrektur des Phasenfehlers mit Hilfe einer komplexen Multiplikation mit einem entsprechenden Phasenfaktor des Betrags 1 (Phasor). Zur Korrektur des Phasenfehlers sind aufwändige Schaltungen üblich, die auf numerisch gesteuerten Oszillatoren (Numerical Controlled Oscillator, NCO) beruhen. Diese aufwändigen Schaltungen bewirken eine starke Verzögerung bei der Signaldekodierung.
Der Erfindung liegt das technische Problem zu Grunde, ein schnelles Verfahren zum Verringern eines von mindestens einer Fehlerquelle hervorgerufenen Phasenfehlers eines empfangenen Signals und eine entsprechend ausgebildete Vorrichtung zur Durchführung des Verfahrens anzugeben.
Das Problem wird gelöst durch ein Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind, mit den für jedes Teilsignal ausgeführten Schritten:

– Entzerren des Teilsignals,
– Schätzen des Phasenfehlers des entzerrten Teilsignals, und
– Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals.

Bei dem erfindungsgemäßen Verfahren umfasst der Schritt des Entzerrens einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale, derart, dass die Akkumulation vernachlässigbar ist. Der Schritt des Schätzens umfasst einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
Dem erfindungsgemäßen Verfahren liegt eine Analyse der verantwortlichen Fehlerquellen für die nach der Synchronisierung und Fouriertransformation verbleibenden Phasenfehler in einem OFDM-Empfänger zu Grunde. Hierzu wird anhand der 1 nachfolgend zunächst die Struktur eines typischen OFDM-Empfängers nach dem Stand der Technik beschrieben. Anschließend werden anhand der 2 und 3 die wesentlichen Quellen für die verbleibenden Phasenfehler erläutert.
1 zeigt in einem vereinfachten Blockschaltbild einen an sich bekannten OFDM-Empfänger in Form eines Heterodyn-Radiofrequenz-Abwärtswandlers (Down-converter) 10, nachfolgend kurz als Abwärtswandler bezeichnet.
Der Abwärtswandler 10 weist eine Antenne 12 auf. Der Antenne nachgeschaltet ist ein Bandpassfilter 14 und ein rauscharmer Vorverstärker 16 (Low-noise amplifier, LNA).
Eine erste Mischerstufe, die eingangsseitig mit dem Ausgang des Vorverstärkers verbunden ist, weist einen Frequenzmischer 18 und einen lokalen Oszillator 20 auf. Die Frequenz der vom lokalen Oszillator 20 abgegebenen Schwingung ist die Differenz der Trägerfrequenz f_c der vom Abwärtswandler an seiner Antenne empfangenen Schwingung und einer Zwischenfrequenz (Intermediate frequency, IF) f_IF. Der Frequenzmischer multipliziert das gefilterte und vorverstärkte Signal mit der Frequenz des lokalen Oszillators 20. Durch Abstimmungsungenauigkeit im lokalen Oszillator 20 kann ein Frequenzversatz der Frequenz des lokalen Oszillators 20 von ±f_E auftreten. Dies wird weiter unten anhand von 2 veranschaulicht.
Dem lokalen Oszillator 20 nachgeschaltet ist ein Kanalfilter 22. Der Kanalfilter 22 ist ein Bandpassfilter, dessen Durchlassbereich ein Frequenzband von ±10 MHz um die Zwischenfrequenz ist.
Der Ausgang des Bandpassfilters ist mit einer zweiten Mischerstufe verbunden, die einen zweiten und einen dritten Mischer 24 bzw. 26 aufweist, denen das Ausgangssignal des Bandhassfilters parallel zugeleitet wird. Beide Mischer 24 und 26 sind an ihrem zweiten Eingang mit einem zweiten lokalen Oszillator 28 verbunden, der auf die Zwischenfrequenz f_IF abgestimmt ist. Zwischen dem Ausgang des lokalen Oszillators 28 und dem dritten Mischer 26 ist ein Phasenschieber 30 vorgesehen, der eine Phasenverschiebung der Schwingung des lokalen Osziliators 20 um 90° bewirkt.
Durch die zweite Mischerstufe wird zum einen eine Abwärtswandlung des Signals erzielt, wodurch das Signal von den Frequenzanteilen der Zwischenfrequenz befreit wird. Zum anderen wird durch die phasenverschobene Mischung in der parallelen Mischern 24 und 26 eine Trennung von Real- und Imaginäranteil des Signals erreicht, wodurch die Phasenlage der Signal-Schwingung ermittelbar ist.
Den Mischern 24 und 26 nachgeschaltete Tiefpassfilter (Low-pass filter, LPA) 32 und 34 sorgen für ein Anti-Aliasing, d.h. eine Glättung der Signalanteile. Schließlich sind Analog-Digital-Wandler (Analog-to-Digital-converter, ADC) 36 und 38 vorgesehen, die parallel von einem Abtastoszillator (Sampling clock) 40 getaktet werden. Die Abtastfrequenz (Sampling frequency) beträgt f_S. Die Genauigkeit der Abtastfrequenz ist ±f_Sε.
2 veranschaulicht in einem Diagramm die Situation einer fehlerhaften Schätzung der Trägerfrequenz sowie eines Phasenrauschens. Auf einer Abszisse 50 ist die Frequenz f der Schwingung des ersten lokalen Oszillators 20 abgetragen. Auf einer Ordinate 52 die Amplitude der Schwingung. An einer Abszissen-Position f_LO ist das ideale Frequenzspektrum des lokalen Oszillators (LO) dargestellt. Es hat die Form einer Delta-Funktion, was hier in Form eines Pfeiles 54 dargestellt ist. Das heißt, die ideale Frequenz des lokalen Oszillators ist exakt die Differenz der Trägerfrequenz f_c und der Zwischenfrequenz f_IF.
Eine Linienform 56, deren Maximum an der Abszisse an der Position f_LO + f_ε zu finden ist, stellt das reale Frequenzspektrum des lokalen Oszillators 20 dar. Durch eine fehlerhafte Schätzung der Trägerfrequenz ist das Maximum der Linienform 56 gegenüber dem idealen Frequenzspektrum verschoben. Durch Phasenrauschen ist die Linienform weiterhin verbreitert.
3 zeigt anhand dreier als Beispiel ausgewählter Symbole den restlichen (residual) Phasenfehler Φ_error, der im Anschluss an eine Synchronisierung und Fouriertransformation eines von dem Abwärtswandler der 1 ausgegebenen Symbols in seinen Teilsignalen verbleibt. Im Diagramm der 3 ist die Abhängigkeit des restlichen Phasenfehlers von der Ordnungszahl der Teilsig nale anhand dreier Beispiele dargestellt. Zur Erläuterung der Abszisseneinteilung: Jedes Symbol eines Frames wird im OFDM-Schema in Form von Teilsignalen auf der vorgegebenen Anzahl von Subträgern übertragen. Jedem Subträger i ist ein vorbestimmtes Frequenzintervall mit einer Mittenfrequenz f_i zugeordnet, die bei gegebenem Abstand 1/ΔT der Mittenfrequenzen durch die Angabe einer Ordnungszahl i eindeutig bestimmt ist. Die Abszissenteilung der 2 ist nicht maßstäblich exakt dargestellt. Im Diagramm der 3 entsprechen Ordnungszahlen von –26 bis +26 einer Gesamtanzahl 52 Teilsignalen. Die Ordnungszahl 0 ist nicht vergeben.
Der Phasenfehler ist auf Grund der Vorgabe durch die einschlägigen Standards nur anhand vorgegebener Pilot-Teilsignale, nachfolgend Pilotsignale, bestimmbar. Als Pilotsignal wird vorbekannte, nicht mit der Nutzinformation zusammenhängende Information übertragen. Es sind im Beispiel der 3 vier von einander beabstandete Pilotsignale über ein Symbol verteilt vorgesehen. Die Pilotsignale haben in einem Symbol die Ordnungszahlen –21, –7, +7 und +21.
Die für die vorliegenden Erfindung grundlegende Analyse ergibt folgende Haupt-Fehlerquellen für Phasenfehler im fouriertransformierten Signal:

1. Phasenvariatioren auf Grund einer fehlerhaften Abschätzung des Frame-Timings.
2. Phasenvariationen auf Grund einer fehlerhaften Schätzung der Trägerfrequenz.
3. Phasenvariationen auf Grund von Phasenrauschen.
4. Phasenvariationen auf Grund eines Frequenzversatzes der Abtastoszillator-Frequenz während der Analog-Digital-Wandlung.

Nachfolgend werden die genannten Quellen von Phasenfehlern näher erläutert.
1. Fehlerhafte Schätzung des Frame-Timings
Bei der Synchronisierung muss das erste Abtastsignal (Sample) eines Frames im Hinblick auf korrektes Dekodieren der Daten geschätzt werden. Bei gesampelten digitalen Daten ist die Auflösung bei der Bestimmung des Samples vom Abtast-Intervall (nachfolgend auch Sampling-Intervall) stark abhängig. Das Abtastintervall ist der Kehrwert der Abtastfrequenz (Sampling-Frequenz). Der Timing-Fehler kann ein Vielfaches des Sampling-Intervalls betragen. Die Unsicherheit bei der Schätzung ist daher ±0,5 T_S, wobei T_S die Sampling-Zeit ist.
Ein Timing-Fehler wird auf der Empfängerseite nach Durchführung der FFT als linearer Phasenfehler erscheinen. Dieser Timing-Fehler ist derselbe für alle OFDM-Symbole in dem selben Frame. Daher werden alle Symbole eines Frames auf die selbe Weise durch einen linearen Phasenanteil beeinflusst: Φtε(k) = ±πk/N, (1)
Dabei bezeichnet k die Frequenz am Ausgang des FFT in der digitalen Domäne, Φ_tε(k) den Phasenfehler und N die Gesamtzahl der Unterträger.
2. Fehlerhafte Schätzung der Trägerfrequenz
Bei der Rückkonvertierung der empfangenen Radiofrequenzsignale ist der lokale Oszillator (LO) nicht exakt auf die erwartete Frequenz abgestimmt. Dieser Frequenzversatz kann mit Hilfe in jedem Frame vorgesehener Präambel-Symbole abgeschätzt werden. Da diese Operation jedoch in der digitalen Domäne durchgeführt wird, ist die Schätzung nicht genau. Neben thermischem Rauschen tritt wegen der begrenzten Anzahl von Bits, die die Präambel-Symbole darstellen und die für die Darstellung des Frequenzversatzes verwendet werden, auch ein digitales Rauschen auf, das die Schätzung beeinträchtigt.
Der Frequenzversatz wird üblicherweise normiert mit Bezug zum Frequenzabstand im OFDM-Schema angegeben. Im Falle der oben erwähnten Standards ist der Kanalabstand beispielsweise Δf = 312,5 kHz. Ein Frequenzversatz f_ε von 200 kHz wird dementsprechend als Frequenzversatz von 0,64 angegeben.
Eine gute Synchronisierungseinheit schätzt den Frequenzversatz mit einem Fehler von ±0,001 (normiert). Dieser geringe restliche Frequenzfehler tritt im OFDM-Symbol als konstante Phase nach der Durchführung der FFT auf. Der Fehler akkumuliert sich von Symbol zu Symbol und erzeugt daher eine große Phasenverschiebung nach einer Anzahl von Symbolen.
3. Phasenvariationen auf Grund von Phasenrauschen
Auf Grund des Phasenrauschens wird das vom lokalen Oszillator erzeugte Signal im Frequenzraum verbreitert sein.
Mit dem Phasenrauschen sind im Wesentlichen zwei Effekte verbunden. Der erste ist die Interferenz zwischen den Trägern (Inter-Carrier Interference, ICI). Der zweite Effekt ist der sogenannte gemeinsame Phasenfehler (Common Phase Error, CPE). ICI erscheint als zusätzliches Gauss'sches Rauschen. Dieses kann nur dadurch verringert werden, dass der lokale Oszillator anders konstruiert wird. CPE erzeugt eine Phasenverschiebung im OFDM-Symbol nach der FFT. Dieser Effekt ähnelt dem eines Frequenzversatzes. Jedoch wird die konstante Phasenverschiebung hier nicht akkumuliert. Sie variiert in zufälliger Weise von Symbol zu Symbol.
ICI und CPE hängen beide von der Anzahl der Unterträger ab, die im OFDM-System verwendet werden. Bei der ICI wächst die Leistung mit der Anzahl der Unterträger. Die ICI ist daher der begrenzenden Faktor in Systemen wie DVB oder DAß, wo Tausende von Unterträgern verwendet werden. Im Gegensatz dazu wächst der CPE mit abnehmender Anzahl von Unterträgern. CPE stellt daher den begrenzenden Faktor in Systemen gemäß des Standards IEEE 802.11a und Hiperlan/2 dar, wo nur 64 Unterträger verwendet werden. Die Korrelation der Phasenverschiebungen über verschiedene Symbole ist bei dem CPE sehr gering. Daher gibt es keine lineare Vorhersagemethode.
4. Phasenverschiebungen auf Grund eines Fehlers der Abtastfrequenz
Beim Empfänger werden Eingangssignale mit einer bestimmten Frequenz abgetastet ("gesamplet") und in digitale Signale übertragen. Die tatsächliche Abtastfrequenz stimmt in einem realen System nicht exakt mit der erwarteten überein. Vielmehr wird sie einen Fehler f_Sε haben, der in Parts-Per-Million (ppm) der ursprünglichen Abtastfrequenz gemessen wird. Bei einer Abtastrate von 20 MHz mit einem Frequenzfehler von ±20 ppm wird die tatsächliche Abtastfrequenz also im Bereich von 20 MHz ±400 Hz liegen.
Aus den genannten 4 Fehlerquellen der Phasenlage ergibt sich eine lineare Abhängigkeit der Phase ϕ_i(f) von der Frequenz fin der Form ϕi(f) = mi·f + ci (2)
Dabei kennzeichnet der Buchstabe i die Ordnungszahl eines Symbols. m_i und c_i sind Konstanten. m_i ist die Steigung, c_i ein frequenzunabhängiger Phasenversatz.
Die Steigung m_i ist von der Ordnungszahl des jeweiligen Symbols abhängig und lässt sich darstellen als mi = m0 + i·ξ (3)
Dabei bezeichnet ξ den Anteil, der durch den Fehler der Abtastfrequenz hervorgerufen wird. ξ kann positiv oder negativ sein, je nach dem, ob die tatsächliche Abtastfrequenz größer oder kleiner als der erwartete Wert ist. Diese Feh leranteil wächst mit der Ordnungszahl i des jeweiligen Symbols. Er akkumuliert sich also von Symbol zu Symbol.
m₀ bezeichnet den Anteil, der durch den Fehler des Frame Timings hervorgerufen wird. Er ist gleich für alle Symbole.
Der Koeffizient c; lässt sich darstellen als ci =i·c0 + αi (4)
Dabei ist α_i der Anteil des gemeinsamen Phasenfehlers CPE für das betreffende Symbol und c₀ der Phasenfehler, der vom Frequenzversatz der Trägerfrequenz hervorgerufen wird. Dieser Fehler akkumuliert sich von Symbol zu Symbol.
Die Analyse zeigt, dass der Abtastfrequenzfehler durch die Akkumulation von Symbol zu Symbol ein besonders großes Gewicht im gesamten Phasenfehler bekommt. Da er sich mit jedem Symbol verändert, ist seine Korrektur besonders schwierig. Bei dem erfidungsgemäßen Verfahren umfasst der Schritt des Entzerrens daher einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale, derart, dass die Akkumulation vernachlässigbar ist. Der durch die Abtastfrequenz hervorgerufene Phasenfehler kann auf Grund dieser Maßnahme bei der Korrektur des verbleibenden Phasenfehlers vernachlässigt werden.
Der Schritt des Schätzens umfasst bei dem erfindungsgemäßen Verfahren einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
Schiebe- und Addieroperationen sind besonders einfache Operationen mit digitalen Daten, die in großer Geschwindigkeit durchgeführt werden können. Die erfinderische Idee der Verwendung von Schiebe- und Addieroperationen bei der Bestimmung des Phasenkorrekturfaktors ist bei dem erfindungsgemäßen Verfahren eng verknüpft mit den vorgenannten Verfahrensschritten. Die Möglichkeit der Vernachlässigung des von der Abtastfrequenz hervorgerufenen Phasenfehlers schafft die Voraussetzung für die Vereinfachung der Abschätzung des Phasenfehlers in der Weise, dass seine mathematische Berechnung zumindest überwiegend, in einer weiter unten beschriebenen, besonders bevorzugten Ausführungsform sogar völlig auf die Durchführung von Schiebe- und Addieroperationen unter Heranziehung der zuvor bestimmten Pilotsignale reduziert werden kann.
Mit dem erfindungsgemäßen Verfahren wird demnach gegenüber bekannten Verfahren eine hohe Geschwindigkeit bei der Bestimmung des Phasenfehlers erzielt. Schon das ersetzen einer Multiplikationsoperation durch Schiebe – und Addieroperationen schafft Geschwindigkeitsvorteile gegenüber bekannten Verfahren. Dadurch wird die durch die Verwendung eines solchen Verfahrens verursachte Verzögerung (Delay) der Verarbeitung des empfangen Signals besonders gering. Dies ist insbesondere bei Kommunikationsprozessen über drahtlose Kanäle von Bedeutung.
Grundsätzlich gilt, dass die Geschwindigkeit des erfindungsgemäßen Verfahren um so höher ist, je weniger echte Multiplikationsoperationen verwendet werden. Daher wird im Rahmen der Erfindung das Optimum an Geschwindigkeit erreicht, wenn keine Multiplikationsoperationen verwendet werden. Bei geringeren Geschwindigkeitsanforderungen ist jedoch im Rahmen der Erfindung auch die Verwendung von Multiplikationsoperationen möglich.
Das erfindungsgemäße Verfahren ist insbesondere geeignet für eine Verwendung im Rahmen der Standars IEEE 802.11 und Hiperlan/2. Es geht dabei insbesondere von der Annahme aus, dass die Unterträger von Symbol zu Symbol keinen großen Veränderungen unterliegen, wie es bei einer maximalen Geschwindigkeit von mobilen Sendern und Empfängern von 3 m/s der Fall ist.
Es sind verschiedene Ausführungsformen des erfindungsgemäßen Verfahrens denkbar, bei denen der Phasenfehler auf Grund der Abtastfrequenzabweichung vernachlässigbar gemacht werden kann.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens beinhaltet der Schritt des Entzerrens einen Schritt der Division des Teilsignals durch ein komplexes zweites Signal, das die Phase des in der Abfolge der Teilsignale vorangegangenen Teilsignals aufweist.
Aus der obigen Analyse ergibt sich für die Phasenverschiebung eines Symbols i ϕi(k) = (m0 + i·ξ)·k+i·c0 + αi (5)und des Symbols i+1 ϕi+1(k) = (m0 + (i+1)·ξ)·k + (i+1)·c0 + αi+1 (6)
Es ist erkennbar, dass der durch den Abtastfehler hervorgerufene Phasenfehler i·ξ mit zunehmender Ordnungszahl i in der Abfolge der Teilsignale steigt. Durch komplexe Division werden die Phasen subtrahiert. Daher ergibt sich ϕi+1(k) = ϕi(k) = ξ·k + c0 + (αi+1 – αi) (7)
Die Differenz der Phasenverschiebungen ist demnach nicht von der Ordnungszahl i abhängig. Das bedeutet, dass die Akkumulation des Phasenfehlers auf Grund der Abtastfrequenz mit Hilfe einer Division des aktuellen komplexen Signals durch ein zweites komplexes Signals eliminiert werden kann, wenn dieses zweite komplexe Signal die Phaseninformation des in der Abfolge vorangegangenen Signals enthält.
Die Ermittlung des zweiten Signals ist Inhalt der Kanalschätzung. Vorzugsweise ist das zweite Signal die Frequenzantwortfunktion des zugeordneten Unterträgers. Die Frequenzantwortfunktion des Unterträgers enthält Information über die Dämpfung und die Phasenverschiebung des Unterträgers. Auf diese Weise kann beim Schritt des Entzerrens eine Phasenkorrektur vorgenommen werden, die es ermöglicht, den Phasenfehler weitgehend zu eliminieren, der durch eine fehlerhafte Abschätzung der Abtastfrequenz hervorgerufen wird.
Bei dieser Ausführungsform ist bevorzugt für jedes Teilsignal mit Ausnahme der Pilot-Teilsignale ein Schritt der Bestimmung der Frequenzantwortfunktion anhand eines in der Abfolge der Teilsignale vorangehenden Teilsignals vorgesehen. Die zyklisch wiederholte Bestimmung der Frequenzantwortfunktion beruht auf der Erkenntnis, dass die Akkumulation des Phasenfehlers auf Grund der Abtastfrequenzabweichung durch am besten durch Bestimmen der aktuellen Phasenverschiebung auf dem Kanal verhindert werden kann. Grundsätzlich ist auch denkbar, die Frequenzantwort nicht für jedes Teilsignal, sondern beispielsweise nur für jedes zweite Teilsignal zu bestimmen und zwischenzeitlich ein interpoliertes Signal zu verwenden. Dadurch wird jedoch die Akkumulation nicht vollständig beseitigt, und die Qualität der Phasenkorrektur verschlechtert. Dies hat zur Folge, dass die Fehlerrate bei der Dekodierung erhöht wird.
Der Schritt der Bestimmung der Frequenzantwortfunktion umfasst vorzugsweise eine Division des in der Abfolge vorangehenden Teilsignals durch ein drittes Signal, wobei das dritte Signal das entzerrte, phasenkorrigierte und dekodierte sowie anschließend rekodierte, in der Abfolge vorangehende Teilsignal repräsentiert. Das dritte Signal stellt somit das von allen Fehlern bereinigte vorangehende Teilsignal dar. Nach der Division ist aus dem Betrag des Quotienten die Dämpfung des Unterträgers und aus der Phase des Quotienten die Phasenverschiebung des Unterträgers entnehmbar. Die Phasenverschiebung kann bestimmt werden, in dem von der Phase des Quotienten der Arkus Tangens des Quotienten von Imaginärteil und Realteil subtrahiert wird.
Bevorzugt sind bei dem erfindungsgemäßen Verfahren 52 Subträger vorgesehen. Dies entspricht der Anzahl der Subträger in den Standards IEEE 802.11a) und Hiperlan/2.
Dabei sind vier Pilot-Subträger vorzugsweise ebenso entsprechend der genannten Standards vorgesehen Folgt man der Nummerierung der Subträger: –26, –25, –24, ..., –1, 1, 2, 3, ..., 26, so sind den Pilot-Subträgern in dieser Ausführungsform die Ordnungsnummern –21, –7, 7 und 21 zugeordnet.
Bei einem besonders bevorzugten Ausführungsbeispiel der Erfindung umfasst der Schritt des Schätzens einen Schritt des Berechnens folgender Parameter anhand der Pilotsignale:
Dabei sind mit P_–21, P_–7, P₊₇, P₊₂₁ Pilotsignale sowie mit
die und
die Operation der Realteil- bzw. Imaginärteilbestimmung bezeichnet.
Der Berechnung dieser Parameter liegt folgendes Modell zu Grunde:
Das Signal der Pilotkanäle lässt sich folgendermaßen darstellen:
Hierbei beinhaltet p₀ den Frequenzversatz des Samplingoszillators (sampling clock frequency offset) und ist direkt proportional zum oben erläuterten Faktor ξ·ϕ₀ beinhaltet den gemeinsamen Phasenfehler auf Grund von Phasenrauschen sowie jeglichen restlichen Fehler in der Trägerfrequenzschätzung. In Gleichung (12) sind Amplitudenänderungen im Kanal außer Acht gelassen. Lediglich Phasenänderungen sind berücksichtigt.
Es wird anhand GI. 12 noch einmal zum Vergleich der erfindungsgemäßen Lösung mit dem Stand der Technik darauf hingewiesen, dass beim Stand der Technik die direkte Berechnung von ϕ₀ und p₀ durch Auflösung der GI. 12 nach diesen Parametern vorgenommen wird. Dies erfordert hohen Rechenaufwand, insbesondere eine Arcus Tangens Berechnung und eine Korrektur mit Hilfe eines NCO-Blocks. Beide Operationen können in einem CORDIC-Algorithmus implementiert werden.
Unter der Bedingung

2πkp0 << 1 (13)kann P_k in erster Näherung der Exponentialfunktion folgendermaßen angenähert werden: Pk = cos(ϕ0) – 2πp0k sin(ϕ0) + j(sin(ϕ0) + 2πp0k cos(ϕ0)) (14)

Daraus ergibt sich für die Pilotsignale:
Es müssen demnach die folgenden vier Parameter bestimmt werden: cos(ϕ₀), sin(ϕ₀), 2πp₀sin(ϕ₀), 2πp₀cos(ϕ₀). Dies erfolgt für die ersten beiden Parameter ohne Multiplikation allein auf der Basis von Schiebe- und Addiereroperationen auf folgende Weise:
Für die letzten beiden Parameter wird zur Vermeindung von Mulitplikationen eine weitere Näherung eingeführt. Durch Kombinieren der Realteile der Pilotsignale erhält man zunächst:
In Gleichung (21) wird nun die Zahl 35 durch die Zahl 36 angenähert. Unter Verwendung der folgenden zwei Zerlegungen
sowie
erhält man (25)
sowie schließlich
Der exakte Wert des vorstehenden Ausdrucks ist (126/128)·2πp₀sin(ϕ₀). Demnach entsteht durch die gemachte Näherung ein Fehler von etwa 1.6%.
Auf ähnliche Weise erhält man
Mit dem vorliegenden Ausführungsbeispiel können somit bei nur geringfügigem Fehler Multiplikationsoperationen zur Bestimmung der Parameter völlig vermieden werden.
Bei einem weiteren bevorzugten Verfahren umfasst der Schritt des Schätzens einen Schritt des Speicherns der Parameter 2πp₀sin(ϕ₀) und (–2πp₀cos(ϕ₀)) in jeweils einem ersten Register.
Bei diesem Ausführungsbeispiel der Erfindung umfasst der Schritt des Schätzens einen ersten Schritt des Multiplizierens des jeweiligen Inhalts des ersten Registers mit einem Faktor 26, wobei diese Multiplikation mit Hilfe einer Zerlegung 26 = 2⁵ – 2² – 2 in Form von Schiebe- und Addieroperationen durchgeführt wird.
Diesem Verfahren liegt folgender Korrekturalgorithmus zu Grunde: Nach dem Erfassen der Pilotsignale werden Teilsignale mit Nutzdaten erfasst. Das erste Teilsignal wird mit D_–26 bezeichnet.
Der Phasenanteil auf dem betreffenden Unterträger auf Grund der restlichen Phasenfehler kann dargestellt werden wie folgt: D–26 = cos(ϕ0) + 2πp0 26 sin(ϕ0) + j(sin(ϕ0) – 2πp0 26 cos(ϕ0)) (28)
Die erforderliche Korrektur ist demnach D*_–26 = conj{D_–26}, wobei conj{.} das komplex konjugierte Teilsignal bezeichnet. Zwei Multiplikationen wären an sich erforderlich, um diesen Phasenkorrekturfaktor gemäß Gl. 28 zu bestimmen. Durch Verwendung der Zerlegung 26 = 2⁵ – 2² – 2 können die Multiplikationen jedoch durch von Schiebe- und Addieroperationen ersetzt werden. Vorzugsweise wird das so berechnete Produkt in ein zweites Register geschrieben.
Bei diesem Ausführungsbeispiel können in einer besonders bevorzugten Ausführungsform auch die Phasenkorrekturfaktoren nachfolgender Teilsignale ohne Multiplikationen bestimmt werden. Bei einem nachfolgenden Teilsignal umfasst der Schritt des Korrigierens nach dem oben beschriebenen Schritt des "Multiplizierens" einen Schritt des Invertierens des Inhaltes des ersten Registers, einen Schritt des Addierens des invertierten Inhaltes des ersten Registers und des Inhaltes des zweiten Registers, sowie einen Schritt des Überschreibens des zweiten Registers mit der berechneten Summe.
Dies wird am Beispiel des Korrekturfaktors D*_–25 erläutert. Hier ergibt sich
Entsprechend ergibt sich D*_–24 aus D*_–25, und so fort. Es ist ersichtlich, dass damit die Phasenkorrekturfaktoren aus den jeweils vorangegangenen bestimmt werden können, ohne das eine tatsächliche Multiplikation durchzuführen ist.
Besondere Aufmerksamkeit erfordern bei dieser Ausführungsform die Phasenkorrekturfaktoren, die einem Pilotsignal von der Ordnungszahl her unmittelbar nachfolgen: D*_–20, D*_–6, D*₊₁, D*₊₈ und D*₊₂₂. In diesen Fällen ist ein "Abtastloch" von einem Teilsignal gegeben. Diese Phasenkorrekturfaktoren bestimmen sich daher wie folgt:
Hinsichtlich des Vorrichtungsaspektes wird das der Erfindung zu Grunde liegende technische Problem gelöst durch eine Phasenkorrektureinheit, um fassend einen ersten Signaleingang und eine Recheneinheit zum Bestimmen eines komplexen Phasenkorrekturfaktors mit Hilfe arithmetischer Operationen, zu denen die Multiplikation zählt. Erfindungsgemäß ist ein zweiter Signaleingang vorgesehen ist, mit dem die Recheneinheit verbunden ist, und ist weiterhin mindestens eine Multiplikationsoperation in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert ist.
Bei der erfindungsgemäßen Phasenkorrektureinheit ist ein zweiter Signaleingang zum Erfassen von Pilotsignalen vorgesehen.
Die erfindungsgemäße Phasenkorrektureinheit ermöglicht ein schnelles Korrigieren der Phase eines Teilsignals, wie es oben in Verbindung mit dem erfindungsgemäßen Verfahren beschrieben wurde. Hinsichtlich der Vorteile der Vorrichtung wird daher ausdrücklich auf die Beschreibung des Verfahrensaspektes der Erfindung verwiesen.
Vorzugsweise sind alle Multiplikationsoperationen in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert. Eine Multiplikation mit einem unveränderlichen Faktor wird vorzugsweise in Form einer Zerlegung des Faktors in Potenzen von 2 der Art a₀ 2⁰ + a₁ 2¹ + a₂ 2² + ..., mit a₀, a₁, a₂, ... = 1 oder –1 implementiert ist. Hierzu wurde oben das Beispiel der Multiplikation mit einem Faktor 26 erläutert.
Die Recheneinheit ist vorzugsweise ausgebildet, mit den über den zweiten Signaleingang empfangenen Signalen (P_–21, P_–7, P₊₇, P₊₂₁) die Parameter der Gleichungen 21, 22, 26 und 27 zu bestimmen. Dabei ist bevorzugt zur Bestimmung jedes der Parameter eine eigene, entsprechend ausgebildete Parameterberechnungsschaltung vorgesehen.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels beschrieben. Hierzu wird auf die Zeichnungen 4 bis 7 Bezug genommen, die zunächst gemeinsam mit den oben beschriebenen 1 bis 3 kurz zusammengefasst werden. Es zeigen
1 ein vereinfachtes Blockschaltbild eines Abwärtswandlers nach dem Stand der Technik,
2 ein Diagramm zur Veranschaulichung eines Frequenzversatzes und der Auswirkung von Phasenrauschen,
3 ein Diagramm zur Veranschaulichung der Akkumulation des Phasenfehlers in Symbolen nach der Fouriertransformation,
4 ein Blockdiagramm eines Ausführungsbeispiels eines OFDM-Empfängers
5 ein detailliertes Blockdiagramm des OFDM-Empfängers der 4.
6 ein detailliertes Blockdiagramm der Phasenkorrektureinheit aus 5, und
7 ein detailliertes Blockdiagramm des Akkumulators aus 6.
4 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines OFDM-Empfängers 70. Der OFDM-Empfänger 70 hat eine Einheit 72 zum Extrahieren zyklischer Präfix-Signale aus dem empfangenen Signal. Dieser nachgeschaltet ist ein FFT-Block 74, der eine schnelle Fouriertransformation durchführt. Der Ausgang des FFT-Block 74 ist zum einen mit einem Entzerrungsblock 76 verbunden, der nachfolgend auch als Equaliser bezeichnet wird. Zum andern ist der Ausgang des FFT-Blocks 74 mit einem Kanalschätzungsblock 78 verbunden, dessen Ausgang wiederum auf den Equaliser 76 geführt ist.
Der Ausgang des Equalisers steht in Verbindung mit einem Phasenkorrekturblock 80, der wiederum mit einem Block 82 zum Demappen und zur Forward Error Correction (FEC) kommuniziert.
5 zeigt ein detailliertes Blockdiagramm des OFDM-Empfängers 70. Weniger Details als in 4 sind lediglich am Eingang des OFDM-Empfängers 70 gezeigt. Hier ist die Einheit 72 ist zusammen mit einem Synchronisierer und dem FFT-Block in einem einzelnen Block 84 zusammengefasst.
Der Block 82 aus 4 umfasst an sich bekannte Bausteine: einen Soft Demapper 82, einen Deinterleaver 88 und einen Soft-Viterbi-Decoder 90. Der Ausgang des Soft-Viterbi-Decoders 90 ist rückgeführt an einen Encoder 92, dem ein Interleaver 94 und ein Mappen 96 nachgeschaltet sind.
Ein Zero-Forcing Estimator 98 ist mit dem Mappen 98 verbunden. Ihm nachgeschaltet ist ein Pufferspeicher 100. Der Pufferspeicher 100 weist eine Schreibsteuerung 102, einen S-RAM-Speicher 104 und eine Lesesteuerung 106 auf.
Zwischen Ausgang des FFT-Blocks 74 und der Schreibsteuerung 102 ist eine erste Vorzeicheneinheit 108 zur Korrektur des Vorzeichens von Referenzsignalen vorgesehen. Weiterhin ist zwischen Ausgang des FFT-Blocks und dem Zero-Forcing Estimator 98 ein Pufferspeicher vorgesehen, um eine definierte Verzögerung von Daten zu erzielen, die vom FFT-Block 74 an den Zero-Forcing Estimator 98 gesendet werden. Schließlich ist zwischen dem Pufferspeicher 110 und der Schreibsteuerung 102 eine zweite Vorzeicheneinheit 112 vorgesehen, die das Vorzeichen von Pilotsignalen positiv setzt, unabhängig davon, mit welchem Vorzeichen sie am Eingang anliegen.
Nachfolgend wird die Funktionsweise des OFDM-Empfängers 70 näher beschrieben. Zunächst wird die Kanalschätzung im Block 78 näher erläutert. Dabei werden hinsichtlich der Struktur der empfangenen Signale die Standards IEEE802.11a und Hiperlan/2 zu Grunde gelegt.
Das erste vom Synchonisierer 84 her empfangene Symbol ist das Referenzsymbol H_REF(k). Das Referenzsymbol leitet sich aus den langen Präambel-Symbolen ab. Dieses Symbol wird vom Empfänger als Referenz verwendet, weil die darin übermittelten Daten dem Empfänger von vornherein bekannt sind.
Das Referenzsymbol H_REF(k) wird anschließend im Pufferspeicher 100 gespeichert. Hierbei bezeichnet k die Subträger-Frequenz mit den folgenden Werten (in dieser Reihenfolge:) k = –21, –7, +7, +21, –26, –25, ..., –22, –20, –19, ..., –9, –8, –6, –5, ..., –1, +1, ..., +5, +6, +8, +9, ..., +19, +20, +22, ..., +25, +26. Die Reihenfolge der Subträger wird im FFT-Block 74 hergestellt. Insgesamt werden demnach 52 Signale gespeichert.
Das erste Symbol nach dem Referenz-Symbol, das sogenannte SIGNAL-Symbol wird anschließend durch den Equaliser 76 korrigiert. Der Equaliser 76 berechnet den Quotienten des SIGNAL-Symbols und des Symbols, das im Pufferspeicher 100 gespeichert ist.
Anschließend wird das durch den Equaliser 76 entzerrte Symbol im Phasenkorrekturblock 80 phasenkorrigiert, vollständig demoduliert und schließlich dekodiert.
Die Bits, die aus dem SIGNAL-Symbol im Viterbi-Dekoder 90 dekodiert werden, liefern Information über die Rate und die Anzahl der Bytes, die in dem aktuellen Frame empfangen werden. Das SIGNAL-Symbol wird nicht in die mit dem Kodierer 92 beginnende Rückkopplungsschleife eingelesen.
Das erste DATA-Symbol (Symbol #1), das nach dem SIGNAL-Symbol empfangen wird, wird anschließend wiederum im Equaliser 76 mit der Kanalschätzung korrigiert, die im Pufferspeicher 100 enthalten ist.
Das vom Equaliser ausgegebene Symbol wird phasenkorrigiert, demoduliert und anschließend dekodiert. Die am Ausgang des Viterbi-Dekoders anliegenden Bits, die dem Symbol #1 entsprechen, werden in den Kanalschätzungsblock 78 rückgekoppelt.
Im Kanalschätzungsblock 78 werden die Bits zunächst rekodiert und anschließend moduliert. Die erhaltenen komplexen Signale X(i–1,k) werden mit den komplexen Signalen verglichen, die für dasselbe Symbol im Stadium vor der Entzerrung im Equaliser vorlagen. Bei diesem Vergleich handelt es sich um eine Division. Diese Form der Kanalschätzung stellt also eine Zero-Forcing-Schätzung dar. Diese Kanalschätzung wird im Pufferspeicher 100 gespeichert.
Die genannte Division wird für 48 Teilsignale durchgeführt, nämlich diejenigen die k = –26, –25, ..., –22, –20, –19, ..., –9, –8, –6, –5, ..., –1, +1, ..., +5, +6, +8, +9, ..., +19, +20, +22, ... +25, +26 entsprechen. The Teilsignale für k = –21, –7, +7 and +21 (Pilotsignale) werden nach einer Vorzeichenkorrektur im Block 112 direkt im Pufferspeicher 100 gespeichert.
Die so erhaltene Kanalschätzung erhält die Information über den restliche Phasenfehler, weil die Daten im Rückkopplungszweig keinerlei Phasenfehler aufweisen.
Das nächste empfangene Symbol wird genauso behandelt wie das vorangegangene, beginnend mit der Entzerrung im Equaliser 76.
Anhand 6 wird im folgenden die Phasenkorrektur im Phasenkorrekturblock 80 näher erläutert. Dazu wird zunächst die Struktur des Phasenkorrekturblocks 80 beschrieben.
Eingangsseitig hat der Phasenkorrekturblock 80 einen Schalter 120, der von einer Schaltersteuerung 122 gesteuert wird. Die nach der 6 "obere" Stellung des Schalters sorgt für eine leitende Verbindung mit einer Einheit 124, die Real- und Imaginarteil des eingegangenen Signals getrennt in zwei parallele Verarbeitungszweige weiterleitet, die nachfolgend beschrieben werden.
Der Realteil wird an zwei Parameterschaltungen 126 und 130 weitergeleitet. Die erste Parameterschaltung 126 bestimmt den Parameter cos ϕ₀ nach Gleichung 8. Die zweite Parameterschaltung 130 bestimmt den Parameter nach 2πp₀ sin ϕ₀ nach Gleichung 10. Der Imaginärteil wird an eine dritte und vierte Parameterschaltung 128 bzw. 132 parallel geführt. Die dritte Parameterschaltung 128 bestimmt den Parameter sin ϕ₀ nach Gleichung 9. Die vierte Parameterschaltung 132 bestimmt den Parameter –2πp₀ sin ϕ₀.
Der zweiten und vierten Parameterschaltung 130 und 132 ist je ein Akkumulator 134 bzw. r nachgeschaltet. Aufbau und Funktion der beiden identisch aufgebauten Akkumulatoren werden unten anhand von 7 erläutert.
Die Ausgänge der dritten Parameterschaltung 128 sowie des Akkumulators 136 sind einem Addieren 138 zugeführt. Die Ausgänge der ersten Parameterschaltung 126 sowie des Akkumulators 134 sind einem Addieren 140 zugeführt.
Der Ausgang des Addierers 138 ist über einer Inverter 142 mit einem Imaginärteil-Eingang einer Schaltung 144 verbunden, deren Realteilteileingang mit dem Ausgang des Addierers 140 verbunden ist. Der Inverter 142 kehrt das Vorzeichen des Ausgangssignals des Addierers 138 um. Die Schaltung 144 setzt die an den beiden Eingängen anliegenden Signalen in ein komplexes Signal um, das wie das am zweiten Ausgang des Schalters 120 anliegende Signal einem komplexen Multiplizierer 146 zugeführt wird.
Anhand von 7 wird nachfolgend die Struktur der Akkumulatoren 134 und 136 erläutert. In 7 bezieht sich zwar auf den Akkumulator 134, jedoch weist der Akkumulator 136 dieselbe Struktur auf.
Der Akkumulator 134 hat ein erstes Register 150, in dem Signale von der Parameterschaltung 130 eingeschrieben werden. Der Ausgang des Registers 150 wird parallel zum einen auf eine Faktorschaltung 156 und zum anderen auf ein zweites Register 154 geführt. Die Faktorschaltung 156 multipliziert das Ausgangssignal des ersten Registers mit 26. Dies geschieht allein mit Hilfe von Schiebe- und Addieroperationen anhand der oben genannten Zerlegung der Zahl 26 in Potenzen der Zahl 2. Der Ausgang der Faktorschaltung 156 ist über einen ersten Eingang eines Schalters 158, der von einer Steuerschaltung 160 kontrolliert wird, mit einem dritten Register 152 verbunden.
Der Ausgang des zweiten Registers 154 ist parallel auf zwei Eingänge eines Schalters 162 geleitet, wobei jedoch einer der beiden parallelen Zweige über eine Faktorschaltung 164 geführt ist, die durch eine Schiebeoperation eine Multiplikation des Registerausgangssignals mit 2 bewirkt. Der Ausgang des Schalters 162 sowie der Ausgang des Registers 152 sind mit den Eingängen eines Addierers 166 verbunden.
Die Schaltung der 6 berechnet für ein jeweiliges Symbol den Phasenkorrekturfaktor, wie zum Beispiel entsprechend den Gleichungen 29.a und 29.b. Mit Hilfe des Akkumulators 166 wird die für das jeweilige Symbol erforderliche Subtraktion bewirkt. Die zu subtrahierende Größe ist, wie oben erläutert, von der Ordnungszahl des zu korrigierenden Symbols abhängig.
Die Schaltung ermöglicht durch entsprechende Steuerung der Schalter in der Akkumulatorschaltung der 7 auch eine Berechnung der "Sonderfälle" entsprechend den Gleichungen 30.a bis 30.j.
Mit Hilfe dieser Schaltung ist eine besonders einfache Struktur einer Phasenkorrekturschaltung angegeben, die eine besonders geringe Verzögerung verursacht.

Claims

Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind, mit den für jedes Teilsignal ausgeführten Schritten: – Entzerren des Teilsignals (Y(i,k)), – Schätzen des Phasenfehlers des entzerrten Teilsignals (X(i,k)), und – Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals, dadurch gekennzeichnet, dass – der Schritt des Entzerrens einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale beinhaltet, derart, dass die Akkumulation vernachlässigbar ist, – der Schritt des Schätzens einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale umfasst, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Entzerrens einen Schritt der Division des Teilsignals durch ein komplexes zweites Signal umfasst, das die Phase des in der Abfolge der Teilsignale vorangegangenen Teilsignals aufweist.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das zweite Signal eine Frequenzantwortfunktion des zugeordneten Unterträgers für das in der Abfolge der Teilsignale vorangegangene Teilsignal repräsentiert.
Verfahren nach Anspruch 3, gekennzeichnet durch einen für jedes Teilsignal mit Ausnahme der Pilot-Teilsignale durchgeführten Schritt der Bestimmung der Frequenzantwortfunktion anhand eines in der Abfolge der Teilsignale vorangehenden Teilsignals.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt der Bestimmung der Frequenzantwortfunktion eine Division des vorangehenden Teilsignals durch ein drittes Signal umfasst, wobei das dritte Signal das entzerrte, phasenkorrigierte und dekodierte sowie anschließend rekodierte vorangehende Teilsignal repräsentiert.
Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass 52 Subträger vorgesehen sind.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass vier Pilot-Subträger zur Übertragung von Pilotsignalen vorgesehen sind, denen bei folgender Nummerierung der Subträger: –26, –25, –24, ..., –1, 1, 2, 3, ..., 26, die Ordnungsnummern –21, –7, 7 und 21 zugeordnet sind.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Pilotsignale zu Beginn der Abfolge der Teilsignale vorliegen.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Phasenkorrekturfaktor unter Heranziehung der Pilot-Teilsignale ohne Multiplikationsoperation bestimmt wird.
Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Korrigierens einen Schritt einer komplexen Multiplikation des entzerrten Teilsignals mit dem Phasenkorrekturfaktor umfasst.
Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Schritt des Schätzens einen Schritt der Bestimmung folgender Parameter anhand der Pilotsignale umfasst:
wobei mit P_–21, P_–7, P₊₇, P₊₂₁ Pilotsignale sowie mit
und
die Operation der Realteil- bzw. Imaginärteilbestimmung bezeichnet sind.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Schätzens einen Schritt des Speicherns der Parameter 2πp₀sin(ϕ₀) und –2πp₀cos(ϕ₀) in jeweils einem ersten Register umfasst.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, das der Schritt des Schätzens einen ersten Schritt des Multiplizierens des jeweiligen Inhalts des ersten Registers mit einem Faktor 26 umfasst, wobei diese Multiplikation mit Hilfe einer Zerlegung 26 = 2⁵ – 2² – 2 in Form von Schiebe- und Addieroperationen durchgeführt wird.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das berechnete Produkt in ein zweites Register geschrieben wird.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass bei einem nachfolgenden Teilsignal der Schritt des Korrigierens nach dem Schritt des Multiplizierens einen Schritt des Invertierens des Inhaltes des ersten Registers, einen Schritt des Addierens des invertierten Inhaltes des ersten Registers und des Inhaltes des zweiten Registers, sowie einen Schritt des Überschreibens des zweiten Registers mit der berechneten Summe umfasst.
Phasenkorrektureinheit, umfassend einen ersten Signaleingang und eine Recheneinheit zum Bestimmen eines komplexen Phasenkorrektur faktors mit Hilfe arithmetischer Operationen, zu denen die Multiplikation zählt, dadurch gekennzeichnet, dass ein zweiter Signaleingang vorgesehen ist, mit dem die Recheneinheit verbunden ist, und dass mindestens eine Multiplikationsoperation in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert ist.
Phasenkorrektureinheit nach Anspruch 16, dadurch gekennzeichnet, dass alle Multiplikationsoperationen in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert sind.
Phasenkorrektureinheit nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass eine Multiplikation mit einem unveränderlichen Faktor in Form einer Zerlegung des Faktors in Potenzen von 2 der Art a₀ 2⁰ + a₁ 2¹ + a₂ 2² + ..., mit a₀, a₁, a₂, ... = 1 oder –1 implementiert ist.
Phasenkorrektureinheit, nach Anspruch 16, 17 oder 18, dadurch gekennzeichnet, dass die Recheneinheit ausgebildet ist mit den über den zweiten Signaleingang empfangenen Signalen (P_–21, P_–7, P₊₇, P₊₂₁) folgende Parameter zu bestimmen:
wobei mit P_–21, P_–7, P₊₇, P₊₂₁ Pilotsignale sowie mit
und
die Operation der Realteil- bzw. Imaginärteilbestimmung bezeichnet sind.
Phasenkorrektureinheit nach Anspruch 19, dadurch gekennzeichnet, dass zur Bestimmung jedes der Parameter eine eigene, entsprechend ausgebildete Parameterberechnungsschaltung vorgesehen ist.