DE10240423B4 - Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung - Google Patents

Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10240423B4
DE10240423B4 DE10240423A DE10240423A DE10240423B4 DE 10240423 B4 DE10240423 B4 DE 10240423B4 DE 10240423 A DE10240423 A DE 10240423A DE 10240423 A DE10240423 A DE 10240423A DE 10240423 B4 DE10240423 B4 DE 10240423B4
Authority
DE
Germany
Prior art keywords
dielectric
capacitor
region
permittivity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10240423A
Other languages
English (en)
Other versions
DE10240423A1 (de
Inventor
Karsten Wieczorek
Gert Burbach
Thomas Feudel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10240423A priority Critical patent/DE10240423B4/de
Priority to US10/403,481 priority patent/US6821840B2/en
Priority to JP2004532040A priority patent/JP5148814B2/ja
Priority to AU2003263042A priority patent/AU2003263042A1/en
Priority to CNB038208407A priority patent/CN1299362C/zh
Priority to EP03791994A priority patent/EP1535332B1/de
Priority to KR1020057003572A priority patent/KR20050057084A/ko
Priority to TW092123892A priority patent/TWI326916B/zh
Priority to PCT/US2003/027367 priority patent/WO2004021440A1/en
Publication of DE10240423A1 publication Critical patent/DE10240423A1/de
Application granted granted Critical
Publication of DE10240423B4 publication Critical patent/DE10240423B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Halbleiterelement mit:
einem Substrat mit einem Bereich, der ein Halbleitermaterial aufweist;
einem ersten Gebiet und einem zweiten Gebiet, die in dem Bereich angeordnet sind und voneinander durch eine dielektrische Isolationsstruktur getrennt sind;
einem passiven Kondensator, der in und über dem ersten Gebiet gebildet ist, wobei der Kondensator ein Dielektrikum aufweist, das auf dem ersten Gebiet gebildet ist und wobei das Dielektrikum eine erste Permittivität besitzt; und
einem Feldeffekttransistor, der in und über dem zweiten Gebiet gebildet ist, wobei der Feldeffekttransistor eine Gateisolationsschicht aufweist, die aus einem Material mit einer zweiten Permittivität gebildet ist,
wobei die zweite Permittivität kleiner als die erste Permittivität ist, die Dicke der Gateisolationsschicht kleiner als die Dicke des Dielektrikums des Kondensators ist und die Elektroden des Feldeffekttransistors und des Kondensators das gleiche Material aufweisen.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Halbleiterelementen mit Feldeffekttransistoren, etwa MOS-Transistoren, und passiven Kondensatoren mit einem reduzierten Leckstrom.
  • In modernen integrierten Schaltungen sind eine riesige Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS, PMOS-Elementen, Widerstände, Kondensatoren, und dergleichen auf einem einzelnen Chipgebiet gebildet. Typischerweise nimmt die Strukturgröße bei der Einführung jeder neuen Schaltungsgeneration ab, so dass momentan verfügbare integrierte Schaltungen mit einem verbesserten Grad an Leistungsfähigkeit hinsichtlich der Geschwindigkeit und der Leistungsaufnahme ausgestattet sind. Eine Reduzierung der Transistorgröße ist ein wichtiger Gesichtspunkt bei der ständigen Verbesserung der Bauteilleistungsfähigkeit komplexer integrierter Schaltungen, etwa von CPUs, da die Größenreduzierung im Allgemeinen eine erhöhte Schaltgeschwindigkeit mit sich bringt, wodurch die Signalverarbeitungseigenschaften und auch die Leistungsaufnahme verbessert werden, da bei reduzierten Schaltzeitdauer die Übergangsströme beim Schalten eines CMOS-Transistorelements vom logischen Null- auf den logischen Eins-Zustand deutlich reduziert sind. Andererseits zieht das Reduzieren der Strukturgrößen, etwa der Kanallänge der Transistorelemente, im Bereich von deutlich unter einem Mikrometer eine Vielzahl von Problemen nach sich, die teilweise die durch das verbesserte Schaltungsverhalten gewonnenen Vorteile aufheben. Beispielsweise erfordert das Verringern der Kanallänge von Feldeffekttransistoren die Reduzierung der Dicke der Gateisolationsschicht, um eine ausreichend hohe kapazitive Kopplung der Gateelektrode an das Kanalgebiet beizubehalten, um die Bildung des leitenden Kanals bei Anlegen einer Steuerspannung an die Gateelektrode geeignet zu steuern. Für technisch weit fortgeschrittene Bauteile, in denen momentan eine Kanallänge von 0,18 μm oder sogar darunter verwirklicht ist, beträgt eine Dicke der Gateisolationsschicht, die typischerweise Siliziumdioxid wegen der besseren und gut bekannten Eigenschaften der Grenzfläche zwischen dem Siliziumdioxid und dem darunter liegendem Kanalgebiet aufweist, in der Größenordnung von 2-5 nm oder sogar darunter. Für ein Gatedielektrikum dieser Größenordnung stellt es sich jedoch heraus, dass der Leckstrom, der insgesamt durch das dünne Gatedielektrikum fließt, vergleichbar zu den Übergangsströmen werden kann, da die Leckströme exponentiell bei linearer Abnahme der Dicke des Gatedielektrikums ansteigen.
  • Zusätzlich zu der großen Anzahl an Transistorelementen werden typischerweise viele passive Kondensatoren in integrierten Schaltungen gebildet, die für eine Reihe von Zwecken, etwa für das Entkoppeln, verwendet werden. Da diese Kondensatoren für gewöhnlich in und auf aktiven Halbleitergebieten, die als eine erste Kondensatorelektrode dienen, gebildet werden, wobei eine dielektrische Schicht mit Eigenschaften gemäß den Prozesserfordernissen für die gleichzeitig hergestellten Feldeffekttransistoren, und eine zweite Kondensatorelektrode, die aus dem Gateelektrodenmaterial hergestellt ist, vorgesehen ist, verschärft sich das Problem des Leckstroms zunehmend aufgrund der großen Chipfläche, die von diesen Kondensatorelementen eingenommen wird. Folglich tragen die Kondensatoren deutlich zu der Gesamtleckstromaufnahme und damit zur Gesamtleistungsaufnahme der integrierten Schaltung bei. Für Anwendungen, die eine minimale Leistungsaufnahme erfordern, etwa für tragbare, batteriegespeiste Geräte, kann der hohe Betrag der statischen Leistungsaufnahme möglicherweise nicht akzeptabel sein, und daher wird ein sogenannter Dual-Gateoxidprozess eingesetzt, um die Dicke der dielektrischen Schicht der Kondensatoren zu erhöhen, so dass der Leckstrom dieser Elemente reduziert wird.
  • Mit Bezug zu 1a-1c wird nun ein typischer konventioneller Prozessablauf (sogenannter „interner Stand der Technik") zur Herstellung von Kondensatoren mit einem reduzierten Leckstrom beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterelements 100 während eines anfänglichen Herstellungsstadiums. Das Halbleiterelement 100 umfasst ein Substrat 101, beispielsweise ein Siliziumsubstrat mit einem ersten aktiven Halbleitergebiet 120 und einem zweiten aktiven Halbleitergebiet 130, die von entsprechenden Isolationsstrukturen 102 umschlossen sind. Das zweite aktive Gebiet 130 und die entsprechende Isolationsstruktur 102 sind von einer Maskenschicht 103 bedeckt, die aus Foto lack hergestellt sein kann. Das erste aktive Gebiet 120 umfasst einen Oberflächenbereich 104 mit deutlichen Gitterschäden, die durch eine Ionenimplantation verursacht sind, wie dies durch 105 angedeutet ist.
  • Eine typischer Prozessablauf zur Herstellung des in 1a gezeigten Halbleiterelements beinhaltet fortschrittliche Fotolithografie- und Ätzverfahren zum Definieren der Isolationsstrukturen 102, gefolgt von einem weiteren Fotolithografieschritt, um die Lackmaske 103 zu strukturieren. Da diese Prozesstechniken im Stand der Technik gut bekannt sind, wird eine detaillierte Beschreibung davon weggelassen. Anschließend wird die Ionenimplantation 105 mit beliebigen geeigneten Ionen, etwa Silizium, Argon, Xenon und dergleichen ausgeführt, wobei Dosis und Energie so gewählt sind, um einen deutlichen Gitterschaden in dem Bereich 104 zu erzeugen, um damit das Diffusionsverhalten des Bereichs 104 während eines Oxidationsprozesses, der nachfolgend ausgeführt wird, deutlich zu ändern.
  • 1b zeigt schematisch die Halbleiterstruktur 100 in einem fortgeschrittenen Herstellungsstadium. Eine erste dielektrische Schicht 121, die im Wesentlichen Siliziumdioxid aufweist und eine erste Dicke 122 besitzt, ist auf dem ersten aktiven Gebiet 120 gebildet. Eine zweite dielektrische Schicht 131 mit einer zweiten Dicke 132, die im Wesentlichen das gleiche Material wie die erste dielektrische Schicht 121 aufweist, ist auf dem zweiten aktiven Gebiet 130 gebildet. Die erste und die zweite dielektrische Schicht 121 und 131 werden durch konventionelle Oxidation in einem Hochtemperaturofenprozess oder durch einen schnellen Oxidationsprozess gebildet. Aufgrund des deutlichen Gitterschadens des Oberflächenbereichs 104 ist die Sauerstoffdiffusion in diesem Oberflächenbereich 104 im Vergleich zu Siliziumbereichen mit im Wesentlichen intakter Kristallstruktur, etwa in dem zweiten aktiven Gebiet 130, deutlich erhöht. Folglich ist das Oxidwachstum in und auf dem ersten aktiven Gebiet 120 im Vergleich zur Wachstumsrate des zweiten aktiven Gebiets 130 erhöht, so dass die zweite Dicke 132 sich von der ersten Dicke 122 um ungefähr 0,2-1,0 nm für eine Dicke der zweiten dielektrischen Schicht 131 in der Größenordnung von 1-5 nm unterscheidet.
  • 1c zeigt schematisch die Halbleiterstruktur 100 in einer weiter fortgeschrittenen Herstellungsperiode, wobei ein Kondensator 140 in und auf dem ersten aktiven Gebiet 120 gebildet ist, und ein Feldeffekttransistor 150 in und auf dem zweiten aktiven Gebiet 130 gebildet ist. Das Transistorelement 150 umfasst eine Gateelektrode 133 mit beispielsweise hochdotiertem Polysilizium und einem Metallsilizidbereich 135. Ferner sind Seitenwandabstandselemente 134 benachbart zu den Seitenwänden der Gateelektrode 133 gebildet. Source- und Draingebiete 136, die jeweils einen Metallsilizidbereich 135 aufweisen, sind in dem zweiten aktiven Gebiet 130 gebildet. Der Kondensator 140 umfasst einen leitenden Bereich 123, der das gleiche Material wie die Gateelektrode 133 aufweist und über der ersten dielektrischen Schicht 121 gebildet ist. Der Bereich 123 repräsentiert eine Elektrode des Kondensators 140. Die Kondensatorelektrode 123 umfasst einen Metallsilizidbereich 125 und ist von den Seitenwandabstandselementen 124 umschlossen.
  • Ein typischer Prozessablauf zur Herstellung des Transistorelements 150 und des Kondensators 140 kann die folgenden Schritte umfassen. Eine Polysiliziumschicht kann über dem Bauteil abgeschieden werden, wie dies in 1b gezeigt ist, und diese wird durch bekannte Fotolithografie- und Ätzverfahren strukturiert, um die Kondensatorelektrode 123 und die Gateelektrode 133 zu bilden. Anschließend werden das Drain- und das Sourcegebiet 136 durch Ionenimplantation gebildet, wobei zwischendurch die Seitenwandabstandselemente 134 und die Seitenwandabstandselemente 124 gebildet werden, so dass die Seitenwandabstandselemente 134 als Implantationsmasken dienen können, um die Dotierkonzentration der Drain- und Sourcegebiete 136 geeignet zu formen. Anschließend werden die Metallsilizidbereiche 125 und 135 durch Abscheiden eines hochschmelzenden Metalls und in Gang setzen einer chemischen Reaktion zwischen dem Metall und dem darunter liegenden Polysilizium der Kondensatorelektrode 123, der Gateelektrode 133 und dem Silizium in den Drain- und Sourcegebieten 136 gebildet.
  • Wie aus 1c ersichtlich ist, zeigt der Kondensator 140 mit der ersten dielektrischen Schicht 121 mit der vergrößerten Dicke 122 eine deutlich verringerte Leckstromrate im Vergleich zu der entsprechenden Leckstromrate, die durch die relativ dünne zweite dielektrische Schicht 131 mit der zweiten Dicke 132 bewirkt wird, die so optimiert ist, um das erforderliche dynamische Verhalten des Transistors 150 zu liefern. Obwohl eine deutlich verbesserte Leckstromrate des Kondensators 140 mit dem oben beschriebenen herkömmlichen Lösungsansatz erreicht werden kann, besteht ein entscheidender Nachteil in der deutlich reduzierten Kapazität pro Einheitsfläche des Kondensators 140 auf grund der erhöhten Dicke der ersten dielektrischen Schicht 121. Ein weiterer Nachteil der konventionellen Lösung ist die Erfordernis eines Hochtemperaturoxidationsprozesses zur Herstellung der ersten und der zweiten dielektrischen Schicht 121 und 131, so dass dieses Prozessschema nicht mit alternativen Lösungen für äußerst dünne Gatedielektrika verträglich ist, etwa mit fortschrittlichen Abscheideverfahren zur Herstellung äußerst dünner Gateisolationsschichten. Ferner kann der Ionenbeschuss 105 zur Herstellung des Oberflächenbereichs 104 (vgl. 1a) eine deutliche Oxidbeeinträchtigung nach sich ziehen und damit Zuverlässigkeitsprobleme hinsichtlich der ersten dielektrischen Schicht 121 ergeben, wodurch ein vorzeitiger Bauteilausfall bewirkt werden kann.
  • Die Patentanmeldung EP 0 764 986 A1 offenbart ein Halbleiterbauteil, das einen MOS-Transistor mit einem Gateoxidfilm mit einer Dicke von 10 nm und ein kapazitives Element mit einem ersten und einem zweiten leitenden Film und einem dazwischenliegenden Siliziumnitrid-Isolationsfilm, umfasst. Die Dicke des Isolationsfilms des Kondensators beträgt ebenfalls 10 nm. Der Kondensator wird über dem Substrat, getrennt durch eine Isolationsstruktur (z. B. ein Feldoxid), gebildet.
  • Die Patentanmeldung US 2001/0021589 A1 offenbart das Verwenden von Silikaten mit hoher Permittivität, um Leckströme von dielektrischen Filmen zu reduzieren. Materialien, wie ZrO2, ZrSiO4, HfO2 und HfSiO4 können zum Bilden von dielektrischen Filmen für Kondensatoren oder Feldeffekttransistoren verwendet werden.
  • Die Patentschrift US 6 057 572 A offenbart ein Halbleiterbauteil, das, ähnlich dem in 1c dargestellten Bauteil, einen MOS-Tranistor und einen MOS-Kondensator, die jeweils einen Siliziumdioxid-Isolationsfilm aufweisen, umfasst, wobei das Gateoxid ggf. dünner als das Kondensatordielektrikum ist.
  • Die Patentschrift US 4 466 177 offenbart eine DRAM-Zelle mit einem Kondensator und einem damit verbundenen Feldeffekttransistor, wobei eine Elektrode des Kondensators und die Gateelektrode aus derselben Schicht gebildet werden und das Kondensatordielektrikum eine höhere Permittivität aufweist, als das Gateoxid.
    •
  • Angesichts der zuvor genannten Probleme besteht dennoch ein Bedarf für verbesserte Halbleiterelemente mit Transistorelementen und passiven Kondensatoren, in denen der Leckstrom der Kondensatoren verbessert ist, ohne die Bauteileigenschaften, etwa die Kapazität pro Einheitsfläche, und die Prozesskompatibilität während der Herstellung des Bauteils und/oder die Zuverlässigkeit negativ zu beeinflussen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an ein Halbleiterelement und ein entsprechendes Herstellungsverfahren, wobei ein passiver Kondensator ein Dielektrikum aufweist, das eine relativ hohe Permittivität besitzt, so dass die Kapazität pro Einheitsfläche deutlich erhöht sein kann, während eine Dicke des Dielektrikums geeignet gewählt werden kann, um eine geringe gewünschte Leckstromrate sicher zu stellen. Gleichzeitig kann die Gateisolationsschicht von Feldeffekttransistoren gemäß den Prozesserfordernissen und mit einem Material hergestellt werden, dass das geforderte Leistungsverhalten des Transistorelements gewährleistet. Die Erfindung beruht daher auf dem Konzept der Erfinder, dass obwohl gegenwärtig die Verwendung von Materialien mit großem ε für Gatedielektrika in Feldeffekttransistoren noch nicht erfolgreich eingeführt ist, da diese Materialien eine deutliche Transistorbeeinträchtigung aufgrund der von diesen Materialien mit großem ε bewirkten reduzierten Kanalmobilität hervorrufen, diese Materialien trotzdem in der gleichen Chipfläche als Kondensatordielektrikum verwendbar sind, da das Kondensatorverhalten im Wesentlichen nicht durch die beeinträchtigte Ladungsträgermobilität an der Grenzfläche zwischen dem Dielektrikum mit großem ε und dem darunter liegenden aktiven Gebiet beeinflusst wird.
  • Die Aufgabe der vorliegenden Erfindung wird durch eine Vorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 9 gelöst. Besondere Ausführungsarten sind in den Unteransprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a-1c schematisch Querschnittsansichten eines Halbleiterelements mit einem passiven Kondensator und einem Transistorelement, die gemäß einem typischen konventionellen Prozessablauf hergestellt werden; und
  • 2a-2g schematisch Querschnittsansichten eines Halbleiterelements mit einem Kondensator mit geringer Leckrate mit einer erhöhten Kapazität pro Einheitsfläche, der gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung hergestellt ist.
    •
  • DETAILLIERTE BESCHREIBUNG
  • Mit Bezug zu den 2a-2g werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nun detaillierter beschrieben.
  • In 2a umfasst ein Halbleiterelement 200 ein Substrat 201, das ein beliebiges geeignetes Substrat sein kann, etwa ein Siliziumsubstrat, ein SOI-(Silizium auf Isolator) Substrat und dergleichen. Unabhängig von der spezifischen Art umfasst das Substrat 201 ein erstes Halbleitergebiet 220 und ein zweites Halbleitergebiet 230, die im Wesentlichen voneinander durch eine Isolationsstruktur 202, etwa eine flache Grabenisolation wie sie typischerweise in technisch fortgeschrittenen Schaltungen verwendet wird, getrennt sind. Auf dem Halbleiterelement 200 ist eine erste dielektrische Schicht 221 mit einer ersten Dicke 222 gebildet. Die erste dielektrische Schicht 221 kann aus einem Material gebildet sein, das eine hohe Permittivität aufweist, die durch eine hohe Dielektrizitätskonstante ε repräsentiert ist. Zu geeigneten Materialien, die in der ersten dielektrischen Schicht 221 verwendbar sind, ohne dass die vorliegende Erfindung auf diese Materialien einzuschränken ist, Zirkonoxid und/oder Zirkonsilikat und/oder Hafniumoxid und/oder Hafniumsilikat. Im Vergleich zu dem üblicherweise verwendeten Siliziumdioxid mit möglicherweise einem gewissen Anteil an Stickstoff kann der ε-Wert mindestens zweimal so hoch oder höher für diese Materialien sein. Der genaue Wert der Permittivität kann von den Abscheideparametern abhängen, so dass die erste Dicke 222 in Übereinstimmung mit den Abscheideparametern gewählt wird, um die gewünschte endgültige kapazitive Kopplung des in und über dem ersten Halbleitergebiet 220 zu bildenden Kondensators zu erreichen. Des Weiteren wird die erste Dicke 222 so gewählt, um der gewünschten Widerstandsfähigkeit gegenüber Leckströmen zu entsprechen, so dass für gewöhnlich ein optimaler Wert bestimmt wird, um für ein gegebenes dielektrisches Material, das eine spezifizierte Permittivität zeigt, eine hohe Kapazität pro Einheitsfläche erzielt wird, während der Leckstrom unterhalb eines spezifizierten Schwellwerts bleibt. In einer anschaulichen Ausführungsform, in der Zirkonoxid als das Material für die erste dielektrische Schicht 221 gewählt wird, kann die Dicke 222 im Bereich von ungefähr 3-15 nm liegen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterelements 200, wie es in 2a dargestellt ist, kann bekannte Fotolithografie- und Ätzverfahren zur Herstellung der Isolationsstrukturen 202 und bekannte und gut etablierte Abscheideverfahren zur Herstellung der ersten dielektrischen Schicht 221 enthalten. Folglich wird eine detaillierte Beschreibung dieser Prozessschritte weggelassen.
  • 2b zeigt schematisch das Halbleiterelement 200, wobei eine Fotolackmaske 203 über dem ersten Halbleitergebiet 220 und teilweise über der entsprechenden Isolationsstruktur 202 gebildet ist. Die Fotolackmaske 203 soll beide Bereiche der ersten Halbleitergebiete 220 und der Isolationsstrukturen 202, die für die Herstellung eines kapazitiven Elements verwendet werden, etwa einem Entkopplungskondensator und dergleichen, abdecken. Die Herstellung der Fotolackmaske 203 beinhaltet gut bekannte Fotolithografie-Verfahren, die der Einfachheit halber hierin nicht detailliert beschrieben sind. Anschließend wird die erste dielektrische Schicht 221 strukturiert, indem das Substrat 201 einem selektiven Ätzprozess unterzogen wird, der als ein isotroper oder ein anisotroper Ätzprozess ausgeführt werden kann.
  • 2c zeigt das Halbleiterelement 200 schematisch nach dem Strukturieren der ersten dielektrischen Schicht 221, um ein Kondensatordielektrikum 221a zu bilden, und nach der Entfernung der Fotolackmaske 203. Anschließend wird das Substrat 201 gereinigt, um Reststoffe aus den vorhergehenden Prozessschritten zu entfernen, wodurch das zweite Halbleitergebiet 230 vorbereitet wird, um eine dielektrische Schicht zu empfangen, die als eine Gateisolationsschicht für einen zu bildenden Feldeffekttransistor dient.
  • 2d zeigt das Halbleiterelement 200 schematisch mit einer zweiten dielektrischen Schicht 231, die auf dem zweiten Halbleitergebiet 230 gebildet ist, mit einer Dicke 232, die geringer ist als die erste Dicke 222. Die zweite dielektrische Schicht 231 weist Eigenschaften auf, die den Spezifikationen für eine Gateisolationsschicht eines technisch hochentwickelten Feldeffekttransistors entsprechen. Sie besitzt eine geringere Permittivität als die erste dielektrische Schicht 221. Beispielsweise kann die zweite dielektrische Schicht 231 Siliziumdioxid oder Siliziumoxidnitrid mit einer Dicke 232 aufweisen, die so gewählt ist, um eine ausreichende kapazitive Kopplung einer zu bildenden Gateelektrode an das darunter liegende zweite Halbleitergebiet 230 zu gewährleisten. Beispielsweise kann die zweite Dicke 232 im Bereich von ungefähr 1-5 nm gewählt sein, abhängig von den Entwurfserfordernissen für den zu bildenden Feldeffekttransistor.
  • In einer Ausführungsform (nicht gezeigt) kann eine dünne Barrierenschicht auf dem Kondensatordielektrikum 221a vor der Herstellung der zweiten dielektrischen Schicht 231 gebildet werden. Beispielsweise kann eine dünne Siliziumnitridschicht auf dem Halbleiterelement 200 abgeschieden werden und kann dann selektiv von dem zweiten Halbleitergebiet 230 vor der Herstellung der zweiten dielektrischen Schicht 231 entfernt werden. In einer weiteren Ausführungsform kann eine dünne Siliziumnitridschicht oder eine andere geeignete Barrierenschicht vor der Herstellung der ersten dielektrischen Schicht 221 (vgl. 2a) vorgesehen werden, so dass in Kombination mit einer zusätzlichen Barrierenschicht, die die Oberflächenbereiche des Kondensatordielektrikums 221a abdecken, das Dielektrikum mit dem großen ε im Wesentlichen vollständig von einer dünnen Barrierenschicht umschlossen ist. Prozessverfahren beispielsweise zur präzisen Abscheidung von Siliziumnitrid sind im Stand der Technik gut etabliert und können vorteilhaft verwendet werden, um das Kondensatordielektrikum 221a "einzuhüllen" oder zu bedecken.
  • Hinsichtlich der Herstellung der zweiten dielektrischen Schicht 231 kann jeder beliebige geeignete Prozess angewendet werden, etwa fortschrittliche Ofenprozesse, etwa konventionelle Oxidations- oder schnelle thermische Oxidationsprozesse. Für technisch fortschrittliche Halbleiterelemente, die äußerst dünne Gateisolationsschichten von der Größenordnung von 2-3 nm erfordern, können alternative Oxid- und Oxynitrid-Abscheidesequenzen zur Bereitstellung der erforderlichen zweiten Dicke 232 angewendet werden. Wenn das Kondensatordielektrikum 221a von einer dünnen Barrierenschicht bedeckt oder im Wesentlichen vollständig umschlossen ist, wird vorteilhafterweise eine "gegenseitige Kontaminierung" zwischen dem ersten und dem zweiten Halbleitergebiet 220, 230 im Wesentlichen vermieden, unabhängig von dem zur Herstellung der zweiten dielektrischen Schicht 231 angewendeten Prozess.
  • 2e zeigt schematisch das Halbleiterelement 200 mit einer Schicht 205 aus Gateelektrodenmaterial, das über dem Substrat 201 abgeschieden ist. In einer typischen Ausführungsform kann die Schicht 205 im Wesentlichen Polysilizium aufweisen, in anderen Ausführungsformen können andere geeignete Materialien, etwa Metallsilizid, oder ein Metall verwendet werden. Anschließend wird die Schicht 205 durch gut etablierte Fotolithografie- und Ätzverfahren strukturiert, so dass die entsprechenden Prozessschritte hierin nicht beschrieben werden.
  • 2f zeigt das Halbleiterelement 200 nach Strukturieren der Schicht 205, um eine Gateelektrode 233 zu erhalten, die auf der strukturierten zweiten dielektrischen Schicht 231 gebildet ist, die als 231a gekennzeichnet ist und die im weiteren als die Gateisolationsschicht bezeichnet wird. Über dem Kondensatordielektrikum 221a und teilweise auf den entsprechenden Isolationsstrukturen 202 ist die Schicht 205 in eine Kondensatorelektrode 223 strukturiert. Anschließend kann der konventionelle Prozessablauf zur Vervollständigung eines Feldeffekttransistors ausgeführt werden, wie dies beispielsweise mit Bezug zu 1c beschrieben ist.
  • 2g zeigt das resultierende Halbleiterelement 200 nach konventioneller Abstandselementsherstellung, Implantation und selbst justierenden Silizidprozessen, um ein Transistorelement 250 und einen Kondensator 240 zu erhalten. Das Transistorelement 250 umfasst Metallsilizidbereiche 235, die in den oberen Bereichen der Gateelektrode 233 und der Drain- und Sourcegebiete 236 gebildet sind. Ferner sind Seitenwandabstandselemente 234 angrenzend zu den Seitenwänden der Gateelektrode 233 gebildet. In ähnlicher Weise umfasst der Kondensator 240 Seitenwandabstandselemente 224 und einen Metallsilizidbereich 225. Es sollte beachtet werden, dass Kontaktbereiche, etwa die Metallsilizidbereiche 235, die auf den Drain- und Sourcegebieten 236 angeordnet sind, für den Kondensator 240 nicht in den Querschnittsansichten der 2f und 2g dargestellt sind, da diese Kontaktbereiche an einer anderen Stelle hinsichtlich einer Richtung senkrecht zur Zeichenebene der 2a-g positioniert sind.
  • Es gilt also: die zuvor beschriebenen Ausführungsformen stellen ein Halbleiterelement bereit mit kapazitiven Elementen, nämlich die Kombination der Gateelektrode 233, der Gateisolationsschicht 231a und des darunter liegenden aktiven Gebiets 230 des Transistors, und den Kondensator 240, der durch die Kondensatorelektrode 223, dem Kondensatordielektrikum 221a und dem darunter liegenden ersten Halbleitergebiet 220 gebildet ist, wobei beide kapazitive Elemente eine erforderliche hohe Kapazität pro Einheitsfläche aufweisen. Während die Gateisolationsschicht 231a optimiert ist, um eine hohe kapazitive Ankopplung der Gateelektrode 233 an das zweite aktive Gebiet 230 für eine ausreichende Kanalsteuerung ohne nachteilig die Ladungsträgermobilität an der Grenzfläche zwischen der Gateisolationsschicht 231a und dem aktiven Gebiet 230 zu beeinflussen, ist die kapazitive Kopplung zwischen der Kondensatorelektrode 233 und dem ersten Halbleitergebiet 220 durch Einführen eines Materials mit großem ε optimiert, wobei die erste Dicke 222 so gewählt ist, um einen geforderten geringen Leckstrom zu liefern. Folglich können Kondensatoren mit hoher Kapazität bei reduziertem Leckstrom in Kombination mit äußerst fortschrittlichen Transistorelementen auf der gleichen Chipfläche bereit gestellt werden, die eine äußerst dünne Gateisolierschicht für eine ausreichende Ladungsträgermobilität erfordern, während die Zuverlässigkeit des Kondensatordielektrikums aufgrund des Weglassens destruktiver Implantationsschritte, wie sie beispielsweise im konventionellen Prozessablauf notwendig sind, und aufgrund der relativ großen Dicke 222 gewährleistet ist. Wie ferner aus den 2a-2g ersichtlich ist, kann eine beliebige geeignete Technik zur Herstellung der ultradünnen Gateisolationsschicht 231a angewendet werden, so dass fortschrittliche Abscheide- und Strukturierungsprozesse anstelle einer Hochtemperaturoxidation verwendet werden können. Da ferner die Kapazität pro Einheitsfläche des Kondensators 240 deutlich im Vergleich zu konventionellen Elementen gesteigert ist, wobei gleichzeitig der Leckstrom und damit die Leistungsaufnahme des Halbleiterelements reduziert sind, kann die Gesamtfläche des Chips, die zur Bereitstellung einer gewünschten Funktionalität erforderlich ist, verringert werden. Da weniger Wärme pro Einheitsfläche erzeugt wird, tragen integrierte Schaltungen mit Halbleiterelementen gemäß der vorliegenden Erfindung ebenso deutlich zur Entspannung des Problems einer ausreichenden Bauteilkühlung bei, wodurch die Installation einer geringeren Kühlkapazität möglich ist, wodurch ferner ein Beitrag zu einer deutlichen Reduzierung der Leistungsaufnahme, insbesondere in tragbaren Geräten, erbracht wird.

Claims (14)

  1. Halbleiterelement mit: einem Substrat mit einem Bereich, der ein Halbleitermaterial aufweist; einem ersten Gebiet und einem zweiten Gebiet, die in dem Bereich angeordnet sind und voneinander durch eine dielektrische Isolationsstruktur getrennt sind; einem passiven Kondensator, der in und über dem ersten Gebiet gebildet ist, wobei der Kondensator ein Dielektrikum aufweist, das auf dem ersten Gebiet gebildet ist und wobei das Dielektrikum eine erste Permittivität besitzt; und einem Feldeffekttransistor, der in und über dem zweiten Gebiet gebildet ist, wobei der Feldeffekttransistor eine Gateisolationsschicht aufweist, die aus einem Material mit einer zweiten Permittivität gebildet ist, wobei die zweite Permittivität kleiner als die erste Permittivität ist, die Dicke der Gateisolationsschicht kleiner als die Dicke des Dielektrikums des Kondensators ist und die Elektroden des Feldeffekttransistors und des Kondensators das gleiche Material aufweisen.
  2. Halbleiterelement nach Anspruch 1, wobei das Dielektrikum des Kondensators Zirkonoxid und/oder Zirkonsilikat und/oder Hafniumoxid und/oder Hafniumsilikat aufweist.
  3. Halbleiterelement nach Anspruch 1, wobei die Gateisolationsschicht Siliziumdioxid aufweist.
  4. Halbleiterelement nach Anspruch 1, wobei die Dicke der Gateisolationsschicht im Bereich von 1-5 nm liegt.
  5. Halbleiterelement nach Anspruch 1, wobei die Dicke des Dielektrikums des Kondensators im Bereich von 3-20 nm liegt.
  6. Halbleiterelement nach Anspruch 1, wobei das Dielektrikum des Kondensators eine oder mehrere Teilschichten aufweist.
  7. Halbleiterelement nach Anspruch 1, das ferner eine Barrierenschicht aufweist, die zwischen dem ersten Gebiet und dem Dielektrikum des Kondensators angeordnet ist.
  8. Halbleiterelement nach Anspruch 1, das ferner eine Barrierenschicht aufweist, die auf dem Dielektrikum des Kondensators angeordnet ist.
  9. Verfahren zur Herstellung eines Halbleiterelements mit einem Feldeffekttransistorelement und einem passiven Kondensator, wobei das Verfahren umfasst: Definieren eines ersten Gebiets und eines zweiten Gebiets durch Bilden einer Isolationsstruktur in einem Bereich eines Substrates, der ein Halbleitermaterial aufweist; Bilden einer ersten dielektrischen Schicht mit einer ersten Permittivität und einer ersten Dicke auf dem ersten Gebiet, die als ein Kondensatordielektrikum dient; Bilden einer zweiten dielektrischen Schicht mit einer zweiten Permittivität und einer zweiten Dicke auf dem zweiten Gebiet, die als eine Gateisolationsschicht des Feldeffekttransistors dient, wobei die erste Permittivität höher ist als die zweite Permittivität und wobei die zweite Dicke kleiner als die erste Dicke ist; Strukturieren einer Schicht aus leitendem Material, die auf der ersten und auf der zweiten dielektrischen Schicht gebildet ist, um Elektroden des Feldeffekttransistorelements und des Kondensators zu bilden.
  10. Verfahren nach Anspruch 9, wobei das Bilden der ersten dielektrischen Schicht Abscheiden eines Materials mit der ersten Permittivität, Maskieren zumindest des ers ten Halbleitergebiets und Entfernen eines unmaskierten Bereichs des Materials umfasst.
  11. Verfahren nach Anspruch 10, wobei das Abscheiden des Materials mit der ersten Permittivität umfasst: Abscheiden einer Barrierenschicht und Abscheiden eines Volumenmaterials so, dass die Barrierenschicht in Kombination mit dem Volumenmaterial die erste Permittivität aufweist.
  12. Verfahren nach Anspruch 10, wobei das Entfernen eines unmaskierten Bereichs des Materials selektives anisotropes Ätzen oder selektives isotropes Ätzen umfasst.
  13. Verfahren nach Anspruch 9, das ferner Bilden einer Deckschicht auf freigelegten Bereichen der ersten dielektrischen Schicht vor dem Bilden der zweiten dielektrischen Schicht umfasst.
  14. Verfahren nach Anspruch 9, wobei das Bilden der zweiten dielektrischen Schicht Oxidieren des Substrats und/oder schnelles thermisches Oxidieren des Substrats und/oder Abscheiden der zweiten dielektrischen Schicht umfasst.
DE10240423A 2002-09-02 2002-09-02 Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung Expired - Lifetime DE10240423B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10240423A DE10240423B4 (de) 2002-09-02 2002-09-02 Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
US10/403,481 US6821840B2 (en) 2002-09-02 2003-03-31 Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
AU2003263042A AU2003263042A1 (en) 2002-09-02 2003-08-29 Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
CNB038208407A CN1299362C (zh) 2002-09-02 2003-08-29 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置
JP2004532040A JP5148814B2 (ja) 2002-09-02 2003-08-29 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置
EP03791994A EP1535332B1 (de) 2002-09-02 2003-08-29 Halbleiteranordnung mit einem feldeffekt-transistor und einem passiven kondensator, der einen verringerten leckstrom und eine verbesserte kapazität pro flächeneinheit aufweist
KR1020057003572A KR20050057084A (ko) 2002-09-02 2003-08-29 감소된 누설 전류와 단위 면적당 향상된 커패시턴스를 가지는 전계 효과 트랜지스터 및 수동 커패시터를 포함하는 반도체 디바이스
TW092123892A TWI326916B (en) 2002-09-02 2003-08-29 Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
PCT/US2003/027367 WO2004021440A1 (en) 2002-09-02 2003-08-29 Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10240423A DE10240423B4 (de) 2002-09-02 2002-09-02 Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10240423A1 DE10240423A1 (de) 2004-03-18
DE10240423B4 true DE10240423B4 (de) 2007-02-22

Family

ID=31724249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10240423A Expired - Lifetime DE10240423B4 (de) 2002-09-02 2002-09-02 Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US6821840B2 (de)
DE (1) DE10240423B4 (de)
TW (1) TWI326916B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3700708B2 (ja) * 2003-03-26 2005-09-28 ソニー株式会社 半導体装置の製造方法
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7112495B2 (en) 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7087925B2 (en) * 2004-02-09 2006-08-08 Semiconductor Components Industries, L.L.C. Semiconductor device having reduced capacitance to substrate and method
JP4669246B2 (ja) * 2004-08-16 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TW200629421A (en) * 2005-01-12 2006-08-16 Sanyo Electric Co Method of producing semiconductor device
DE102005030585B4 (de) * 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
US7678636B2 (en) * 2006-06-29 2010-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of stress memorization layer
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9269833B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for hybrid MOS capacitors in replacement gate process
US8735986B2 (en) * 2011-12-06 2014-05-27 International Business Machines Corporation Forming structures on resistive substrates
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
CN111902899B (zh) 2018-06-15 2022-09-09 株式会社村田制作所 电容器及其制造方法
CN113078159B (zh) * 2021-03-18 2023-08-29 长江先进存储产业创新中心有限责任公司 具有去耦电容的集成电路芯片及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
US4571816A (en) * 1984-12-11 1986-02-25 Rca Corporation Method of making a capacitor with standard self-aligned gate process
EP0764986A1 (de) * 1995-09-19 1997-03-26 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung und Verfahren zu ihrer Herstellung
US5691252A (en) * 1995-09-05 1997-11-25 Chartered Semiconductor Manufacturing Pte Ltd Method of making low profile shallow trench double polysilicon capacitor
US6057572A (en) * 1997-06-14 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with MOS transistor and MOS capacitor and method for manufacturing the same
US20010021589A1 (en) * 1998-11-09 2001-09-13 Wilk Glen D. Method to form silicates as high dielectric constant materials
US20020048885A1 (en) * 1998-12-08 2002-04-25 Yoshiyuki Shibata Method for fabricating semiconductor device
US20020093781A1 (en) * 1999-05-12 2002-07-18 Harald Bachhofer Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor
US20020106536A1 (en) * 2001-02-02 2002-08-08 Jongho Lee Dielectric layer for semiconductor device and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582071A (ja) 1981-06-25 1983-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01222469A (ja) 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
JPH0745616A (ja) * 1993-07-29 1995-02-14 Nec Corp 半導体装置の製造方法
US5580826A (en) * 1993-11-17 1996-12-03 Nec Corporation Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
JP3563530B2 (ja) * 1996-05-31 2004-09-08 株式会社日立製作所 半導体集積回路装置
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
US6107189A (en) * 1997-03-05 2000-08-22 Micron Technology, Inc. Method of making a local interconnect using spacer-masked contact etch
US6064102A (en) * 1997-12-17 2000-05-16 Advanced Micro Devices, Inc. Semiconductor device having gate electrodes with different gate insulators and fabrication thereof
US6093616A (en) * 1998-05-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of stacked gate MOS structure for multiple voltage power supply applications
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
TW409344B (en) * 1998-09-02 2000-10-21 United Microelectronics Corp Method of producing shallow isolation trench
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6074955A (en) * 1998-11-09 2000-06-13 United Microelectronics Corp. Method of fabricating a node contact window of DRAM
KR100301050B1 (ko) * 1998-12-14 2002-06-20 윤종용 콘택을포함하는반도체장치의커패시터제조방법
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6315637B1 (en) * 2000-01-18 2001-11-13 Advanced Micro Devices, Inc. Photoresist removal using a polishing tool
US6406993B1 (en) * 2000-03-10 2002-06-18 Advanced Micro Devices, Inc. Method of defining small openings in dielectric layers
US6294460B1 (en) * 2000-05-31 2001-09-25 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a high extinction coefficient dielectric photomask
US6566191B2 (en) * 2000-12-05 2003-05-20 International Business Machines Corporation Forming electronic structures having dual dielectric thicknesses and the structure so formed
US6500755B2 (en) * 2000-12-06 2002-12-31 Advanced Micro Devices, Inc. Resist trim process to define small openings in dielectric layers
KR100437462B1 (ko) * 2001-10-04 2004-06-23 삼성전자주식회사 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
US4571816A (en) * 1984-12-11 1986-02-25 Rca Corporation Method of making a capacitor with standard self-aligned gate process
US5691252A (en) * 1995-09-05 1997-11-25 Chartered Semiconductor Manufacturing Pte Ltd Method of making low profile shallow trench double polysilicon capacitor
EP0764986A1 (de) * 1995-09-19 1997-03-26 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung und Verfahren zu ihrer Herstellung
US6057572A (en) * 1997-06-14 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with MOS transistor and MOS capacitor and method for manufacturing the same
US20010021589A1 (en) * 1998-11-09 2001-09-13 Wilk Glen D. Method to form silicates as high dielectric constant materials
US20020048885A1 (en) * 1998-12-08 2002-04-25 Yoshiyuki Shibata Method for fabricating semiconductor device
US20020093781A1 (en) * 1999-05-12 2002-07-18 Harald Bachhofer Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor
US20020106536A1 (en) * 2001-02-02 2002-08-08 Jongho Lee Dielectric layer for semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE10240423A1 (de) 2004-03-18
US6821840B2 (en) 2004-11-23
TW200406057A (en) 2004-04-16
US20040043558A1 (en) 2004-03-04
TWI326916B (en) 2010-07-01

Similar Documents

Publication Publication Date Title
DE10240423B4 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE112005003007B4 (de) CMOS-Bauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE112006000598B4 (de) Transistor, Verfahren zur Herstellung einer Halbleiteranordnung sowie zugehörige Komplementär-Halbleiter-Anordnung
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
DE102009047310B4 (de) Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102009039418B4 (de) Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE102009023376A1 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE102007039440A1 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102008059648A1 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE112007000964T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102008035805B4 (de) Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right