DE10239862B4 - Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung - Google Patents

Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung Download PDF

Info

Publication number
DE10239862B4
DE10239862B4 DE10239862A DE10239862A DE10239862B4 DE 10239862 B4 DE10239862 B4 DE 10239862B4 DE 10239862 A DE10239862 A DE 10239862A DE 10239862 A DE10239862 A DE 10239862A DE 10239862 B4 DE10239862 B4 DE 10239862B4
Authority
DE
Germany
Prior art keywords
trench
substrate surface
implantation
drain
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10239862A
Other languages
English (en)
Other versions
DE10239862A1 (de
Inventor
Frank Dr. Pfirsch
Franz Dr. Hirler
Roberta Lantier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10239862A priority Critical patent/DE10239862B4/de
Publication of DE10239862A1 publication Critical patent/DE10239862A1/de
Application granted granted Critical
Publication of DE10239862B4 publication Critical patent/DE10239862B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer mindestens eine Trench-Transistorzelle aufweisenden Transistoranordung, bei dem
– ein Grundsubstrat (11) bereit gestellt wird,
– auf dem Grundsubstrat (11) eine eine Dotierung eines ersten Leitungstyps aufweisende Prozessschicht (2) mit einer dem Grundsubstrat (11) gegenüberliegenden Substratoberfläche (201) angeordnet wird und
– mindestens in Abschnitten der Prozessschicht (2) durch Implantation eines Dotierstoffs eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps ein sich zunächst von der Substratoberfläche (201) bis zu einer Bodytiefe (b) erstreckendes Bodygebiet (22) ausgebildet wird und dabei die unterhalb des Bodygebiets (22) verbleibende Prozessschicht als Driftzone (23) dient, wobei
– auf Höhe der Bodytiefe (b) zwischen dem Bodygebiet (22) und der Driftzone (23) ein Body-Drainübergang (202) ausgebildet wird, wobei
das Bodygebiet (22) mittels mindestens zweier Implantationsschritte unterschiedlicher Energie vorgesehen wird und mindestens einer der Implantationsschritte mit einer zu einer Eindringtiefe des Dotierstoffs von größer als der halben Bodytiefe (b) korrespondierenden Energie...

Description

  • Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung.
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer mindestens eine Trench-Transistorzelle aufweisenden Transistoranordung, bei dem ein Grundsubstrat bereit gestellt wird, auf dem Grundsubstrat eine eine Dotierung eines ersten Leitungstyps aufweisende Prozessschicht mit einer dem Grundsubstrat gegenüberliegenden Substratoberfläche angeordnet wird und mindestens in Abschnitten der Prozessschicht durch Implantation eines Dotierstoffs eines zum ersten Leitungstyps entgegengesetzten zweiten Leitungstyps ein sich zunächst von der Substratoberfläche bis zu einer Bodytiefe erstreckendes Bodygebiet ausgebildet wird und dabei die unterhalb des Bodygebiets verbleibende Prozessschicht als Driftzone dient. Die Erfindung umfasst ferner eine Trench-Transistorzelle und eine Transistoranordnung.
  • Heute übliche Trench-MOS-Leistungstransistoren (UMOSFET, U-shaped metal oxide semiconductor field effect transistor) zeichnen sich gegenüber älteren Typen von MOS-Leistungstransistoren (DMOSFET, double diffused MOSFET, VMOSFET, V-shaped MOSFET) durch einen sehr geringen spezifischen Einschaltwiderstand (rDS,On) aus.
  • Bei einem üblichen Trench-MOS-Leitungstransistor sind in einem Halbleitersubstrat jeweils ein eine Dotierung eines ersten Leitungstyps aufweisendes Sourcegebiet und ein Draingebiet und zwischen dem Sourcegebiet und dem Draingebiet ein eine Dotierung eines zum ersten Leitungstyps entgegengesetzten zweiten Leitungstyps aufweisendes Bodygebiet angeordnet.
  • Im Halbleitersubstrat ist ferner mindestens ein Graben (Trench) vorgesehen, in dem eine Gateelektrode ausgebildet ist. Ein durch die Gateelektrode gesteuerter leitender Kanal erstreckt sich dann im Bodygebiet entlang einer Wandung des Grabens in einer vertikalen Richtung zwischen dem Source- und dem Draingebiet. Durch den vertikalen Aufbau der Trench-Transistorzelle ergibt sich eine Vergrößerung der Kanalweite pro Flächeneinheit und eine deutliche Verringerung des Einschaltwiderstandes der Trench-Transistorzelle.
  • Im Folgenden wird der prinzipielle Aufbau einer Trench-Transistorzelle herkömmlicher Trench-MOS-Leistungstransistoren (UMOSFET) am Beispiel eines n-Kanal-MOS-Transistors für den Anreicherungsbetrieb erläutert. Dabei lässt sich der Aufbau bei entsprechend geänderten Dotierungen auch auf andere gebräuchliche Ausführungsformen (p-Kanal, Verarmungsbetrieb) von MOS-Transistoren sowie auf IGBTs (insulated gate bipolar transistors) und Drain-Up Transistoren für IC-Prozesse übertragen.
  • Auf einem n++-dotierten Grundsubstrat, das funktional eine Drainzone ausbildet, ist eine in der Regel epitaktisch aufgewachsene, n-dotierte Prozessschicht angeordnet. Die Prozessschicht weist anschließend an das Grundsubstrat eine schwach n-dotierte Driftzone auf, die zusammen mit der Drainzone ein Draingebiet ausbildet. An die Driftzone anschließend ist ein p-dotiertes Bodygebiet und anschließend an das Bodygebiet ein n++-dotiertes Sourcegebiet vorgesehen. In der Prozessschicht sind Gräben (Trenches) angeordnet, welche bis in das Grundsubstrat reichen können. Innerhalb der Gräben sind jeweils etwa der Driftzone gegenüberliegend eine Feldelektrode und etwa dem Bodygebiet gegenüberliegend eine Gateelektrode angeordnet. Die Feldelektrode ist mit einer ersten dielektrischen Schicht (Feldplatte) elektrisch gegen ein aus dem Grundsubstrat und der Prozessschicht gebildetes Halbleitersubstrat isoliert. Die Gateelektrode ist gegen das Halbleitersubstrat mittels einer Gate-Dielektrikumsschicht (Gateoxid) und gegen die Feldelektrode mit einer zweiten dielektrischen Schicht (Oxidschicht) isoliert. Das Sourcegebiet und für gewöhnlich auch die Feldelektrode sind mit einem Sourceanschluss des Trench-MOS-Leistungstransistors, das Draingebiet mit einem Drainanschluss und die Gateelektrode mit einem Gateanschluss verbunden.
  • Die Gräben können als Streifen, als Gitter, oder in Form anderer Polygone ausgeprägt sein, wodurch streifenförmige bzw. wabenförmige Trench-Transistorzellen ausgebildet werden.
  • Bei dem beschriebenen Trench-MOS-Leistungstransistor wird der Strom zwischen dem Sourceanschluss und dem Drainanschluss durch eine Gate-Sourcespannung UGS zwischen dem Gateanschluss und dem Sourceanschluss gesteuert. Ist die Gate-Sourcespannung kleiner als eine Schwellen- oder Einsatzspannung, so fließt zwischen dem Sourceanschluss und dem Drainanschluss kein Strom, da das Bodygebiet einen Ladungsträgertransport zwischen dem Sourcegebiet und dem Draingebiet blockiert. Wird dagegen die im Graben angeordnete Gateelektrode mit einer positiven Gate-Sourcespannung größer als die Einsatzspannung beaufschlagt, so sammeln sich im p-dotierten Bodygebiet Minoritätsträger (Elektronen) in einer dünnen Schicht entlang des Gateoxids im Bodygebiet gegenüber der Gateelektrode. Dieser n-leitende Kanal (Inversionsschicht) bildet einen leitenden Übergang zwischen dem Sourcegebiet und dem Draingebiet. Die Ausdehnung des Kanals längs des Gateoxids senkrecht zu einem Stromfluss im Kanal definiert eine Kanalweite.
  • Die Kanalweite des Kanals bestimmt dabei wesentlich den Drain-Sourcewiderstand rDS(on) der Trench-Transistorzelle im durchgeschalteten, leitenden Zustand der Transistoranordnung. Der Drain-Sourcewiderstand rDS(on) begrenzt in Verbindung mit der maximal zulässigen Verlustleistung der Transistoranord nung einen maximal zu steuernden Drain-Sourcestrom IDSmax. Ein geringer Drain-Sourcewiderstand rDS(on) erfordert dabei eine möglichst große Kanalweite und/oder eine möglichst kurze Kanallänge zwischen dem Source- und dem Draingebiet.
  • Ähnlich setzt bei einer IGBT-Anordnung, bei der über den Kanal Ladungsträger in die Transistoranordnung geleitet werden, eine niedrige Durchlass-Spannung des IGBTs im leitenden Zustand einen niedrigen Widerstand zwischen dem Draingebiet und dem Sourcegebiet voraus, da der Widerstand zwischen dem Draingebiet und dem Sourcegebiet die Anzahl der in die Transistoranordnung fließenden Ladungsträger begrenzt. Für eine vorteilhafte, niedrige Durchlass-Spannung ist daher eine große Kanalweite erforderlich.
  • Andererseits wird im Kurzschlussfall und bei hoher anliegender Kollektor-Emitterspannung im IGBT ein im Kurzschlussfall fließender Kurzschlussstrom durch die Kanalweite begrenzt. Der Kurzschlussstrom soll dabei einen maximal zulässigen Kurzschlussstrom nicht überschreiten, wobei sich der maximal zulässige Kurzschlussstrom aus der zulässigen Verlustleistung und einer maximalen Abschaltverzögerung, nach der der Kurzschlussstrom sicher abgeschaltet wird, ergibt. Der Kurzschlussstrom und damit die Kanalweite sind also klein genug vorzusehen, um eine Beschädigung der Transistoranordnung bei einer Kurzschlussbedingung auszuschließen.
  • Nachteilig an herkömmlichen Trench-Transistorzellen für Leistungstransistoren und IGBTs ist also, dass der maximale Kurzschlussstrom und der Kanalwiderstand, bzw. Drain-Sourcewiderstand rDS(on), in gleicher Weise von der Kanalweite abhängen. Beide Transistorparameter sind voneinander abhängig, so dass etwa bei einem vorgegebenen maximalen Kurzschlussstrom der Kanalwiderstand nicht durch eine Erhöhung der Kanalweite reduziert werden kann.
  • Ein weiterer Nachteil herkömmlicher Trench-Transistorzellen ist ferner die Abhängigkeit einer Einsatzspannung UGS(th) von einer Drain-Sourcespannung UDS. Dabei ist die Einsatzspannung UGS(th) die Gate-Sourcespannung, die am Gateanschluss angelegt werden muss, um im Bodygebiet einen Kanal zu erzeugen. Die Abhängigkeit der Einsatzspannung von der Drain-Sourcespannung ist umso stärker, je kürzer eine Kanallänge, also ein Abstand zwischen den Source- und den Draingebieten ist. Kurze Kanallängen werden vor allem bei Niedervolt-Leistungstransistoren realisiert, die mit sehr niedrigem Kanalwiderstand vorgesehen werden.
  • In der US 5,907,776 wird eine Trench-Transistorzelle mit einem p-dotierten Bodybereich beschrieben, wobei durch eine mehrstufige Implantation eines Dotierstoffs vom n-leitenden Typ die Netto-Dotierstoffkonzentration im Bereich des Body/Source-Übergangs reduziert wird. Das Absenken des Maximums der Netto-Dotierstoffkonzentration im Bodybereich führt zu einer Reduzierung der Einsatzspannung der Trench-Transistorzelle.
  • Entsprechend einem in der US 5,558,313 beschriebenen Verfahren zur Herstellung einer Trench-Transistorzelle wird eine höhere Netto-Dotierstoffkonzentration im Bereich des Body-Drainübergangs erzielt, indem das Bodygebiet aus der Dotierung eines Bereichs mit einer gegenüber dem Drainbereich abgeschwächten Hintergrunddotierung vom entgegengesetzten Leitfähigkeitstyp ausgebildet wird.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, Trench-Transistorzellen für MOS-Leistungstransistoren und IGBTs, eine hieraus aufgebaute Transistoranordnung so wie ein Verfahren zur Herstellung solcher Trench-Transistorzellen zur Verfügung zu stellen, die gegenüber herkömmlichen Trench-Transistorzellen eine reduzierte Abhängigkeit der Einsatzspannung von der Drain-Sourcespannung UDS aufweisen, und die bei gleicher Geometrie einen gegenüber herkömmlichen Trench-Transistorzellen reduzierten Kurzschlussstrom über das Kanalgebiet aufweisen.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Eine die Aufgabe lösende Trench-Transistorzelle beziehungsweise eine Transistoranordnung ist in den Ansprüchen 9 und 14 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweils nachgeordneten Unteransprüchen.
  • Gemäß dem erfindungsgemäßen Verfahren zur Herstellung einer Trench-Transistorzelle wird also innerhalb eines sich bis zu einer Bodytiefe erstreckenden Bodygebiets ein eine Dotierstoffdichte in Abhängigkeit von einem Abstand senkrecht zur Substratoberfläche beschreibendes Dotationsprofil gegenüber dem Dotationsprofil von Bodygebieten herkömmlicher Trench-Transistorzellen in Richtung zum Draingebiet durch mindestens einen Hochenergie-Implantationsschritt wesentlich angehoben.
  • Die über die gesamte Ausdehnung des Bodygebietes und insbesondere an einem zwischen dem Bodygebiet und dem Draingebiet ausgebildeten Body-Drainübergang insgesamt erhöhte Dotierstoffdichte hat zur Folge, dass sich eine proportional der Drain-Sourcespannung UDS ausbildende Raumladungszone weniger weit in das Bodygebiet hinein erstreckt.
  • Entsprechend wird eine mit der Ausdehnung der Raumladungszone in das Bodygebiet hinein einhergehende Verkürzung eines im Bodygebiet ausgebildeten Kanals weit gehend vermieden. Da ein verkürzter Kanal wiederum Ursache des erhöhten Kurzschlussstroms sowie der Absenkung der Einsatzspannung UGS(th) der Transistoranordnung ist, wird durch das erfindungsgemäß erzeugte Dotationsprofil im Bodygebiet der Kurzschlussstrom IDSmax sowie die Abhängigkeit der Einsatzspannung UGS(th) von der Drain-Sourcespannung UDS reduziert.
  • Vorteilhafterweise ermöglicht das erfindungsgemäße Verfahren also eine Reduzierung der Abhängigkeit der Kanallänge vom Betrag der Drain-Sourcespannung UDS, ohne dass es dazu erforderlich wäre, einen Maximalwert der Dotierstoffdichte, der den Betrag der Einsatzspannung UGS(th) bestimmt, zu erhöhen.
  • Während also bei auf herkömmliche Weise hergestellten Trench-Transistorzellen das Dotationsprofil ausgehend von einem Ma ximum in der Nähe der Substratoberfläche gemäß einer Gaußschen Verteilungsfunktion in Richtung des Body-Drainübergangs streng abnimmt und in der Nähe des Body-Drainübergangs wesentlich niedriger ist als in der Nähe der Substratoberfläche, wird im Zuge des erfindungsgemäßen Verfahren ein Dotationsprofil erzeugt, das für einen großen Bereich zwischen der Substratoberfläche und dem Body-Drainübergang einen nahezu konstanten oder auch wellenförmigen Verlauf mit mehreren relativen Maxima aufweist. Unabhängig von Einzelheiten des Dotationsprofils ist es erfindungswesentlich, dass das Dotationsprofil zum Body-Drainübergang gegenüber einem Maximalwert der Dotierstoffdichte nicht stark abfällt, sondern in der Nähe des Body-Drainübergangs einen Betrag aufweist, der nicht wesentlich unter dem Maximalwert der Dotierstoffdichte liegt.
  • Im Einzelnen wird also gemäß dem erfindungsgemäßen Verfahren zur Herstellung einer mindestens eine Trench-Transistorzelle aufweisenden Transistoranordung zunächst ein Grundsubstrat bereitgestellt. Auf dem Grundsubstrat wird eine eine Dotierung eines ersten Leitungstyps aufweisende Prozessschicht angeordnet. Die freiliegende und dem Grundsubstrat gegenüberliegende Oberfläche der Prozessschicht bildet eine Substratoberfläche aus. Mindestens in Abschnitten der Prozessschicht wird ein sich zunächst von der Substratoberfläche bis zu einer Bodytiefe erstreckendes und eine Dotierung eines zum ersten Leitungstyps entgegengesetzten zweiten Leitungstyps aufweisendes Bodygebiet und unterhalb des Bodygebiets an dieses anschließend ein Draingebiet vorgesehen.
  • Das Bodygebiet kann mittels mindestens eines mit einer zu einer Eindringtiefe eines Dotierstoffs von größer als einem Viertel der Bodytiefe korrespondierenden Energie ausgeführten Implantationsschrittes vorgesehen werden. Dadurch wird nahe eines auf Höhe der Bodytiefe b zwischen dem Bodyge biet und dem Draingebiet ausgebildeten Body-Drainübergangs eine gegenüber dem Maximalwert der Dotierstoffdichte nicht wesentlich geringere Dotierstoffdichte erzielt.
  • Dabei ist ein Punkt dem Body-Drainübergang nahe, wenn der Abstand des Punkts zum Body-Drainübergang kleiner der Hälfte des Abstands des Body-Drainübergangs von der Substratoberfläche ist. Eine erste Dotierstoffdichte an einem ersten Punkt ist gegenüber einer zweiten Dotierstoffdichte an einem zweiten Punkt nicht wesentlich geringer, solange die erste Dotierstoffdichte die zweite Dotierstoffdichte um nicht mehr als 10% pro μm unterschreitet.
  • Bei einem Implantationsschritt ist die Eindringtiefe der implantierten Teilchen, in der Regel also Ionen des Dotierstoffes, abhängig von deren kinetischer Energie, bzw., bei Ionen gleichen Gewichts, abhängig von der Geschwindigkeit, auf die die Ionen mittels einer Implantationseinrichtung zur Implantation beschleunigt werden. Gemäß dem erfindungsgemäßen Verfahren wird bei mindestens einem auf das Bodygebiet wirkenden Implantationsschritt die kinetische Energie so gewählt, dass sich für eine maximale Anzahl der implantierten Teilchen eine Eindringtiefe e zu b/4 < e < b ergibt. Auf diesem Weg lässt sich ein Dotationsprofil des Bodygebietes erzielen, das zum Body-Drainübergang nicht stark abfällt, sondern in der Nähe des Body-Drainübergangs einen Betrag aufweist, der nicht wesentlich unter einem Maximum des Dotationsprofils liegt.
  • Erfindungsgemäß wird mindestens einer der Implantationsschritte mit einer zu einer Eindringtiefe des Dotierstoffs von gleich oder größer einer halben Bodytiefe korrespondierenden Energie ausgeführt, so dass ein die Einsatzspannung UGS(th) bestimmender Maximalwert der Dotierstoffdichte sehr weit von einem im weiteren Verlauf auszubildenden Sourcegebiet entfernt ist.
  • Dadurch wird in besonders vorteilhafter Weise die für die Höhe der Einsatzspannung maßgebende maximale Nettodotierung des Bodygebiets von einem Prozess zur Herstellung des Sourcegebiets weit gehend entkoppelt. Eine Variation der Einsatzspannung innerhalb einer Trench-Transistorzelle und zwischen verschiedenen Trench-Transistorzellen wird beschränkt.
  • Ist eine maximale Dotierstoffdichte des Bodygebiets durch die spezifizierte Einsatzspannung vorgegeben, so lässt sich eine minimale Ausdehnung der Raumladungszone durch einen möglichst wenig schwankenden oder konstanten Verlauf des Dotationsprofils innerhalb des Bodygebiets realisieren. Ein wellenförmiger Verlauf des Dotationsprofils ergibt sich, wenn zwei oder drei Implantationsschritte mit unterschiedlicher Implantationsenergie und jeweils einer Eindringtiefe zwischen der Substratoberfläche und dem Body-Drainübergang vorgesehen werden. Dies gilt insbesondere für eine Bodytiefe von etwa 1,5 bis 3 μm. Für größere Bodytiefen bzw. Kanallängen sind auch mehr Implantationsschritte unterschiedlicher Energie möglich.
  • Bevorzugt wird dabei jeweils der letzte Implantationsschritt mit der höchsten Implantationsenergie durchgeführt.
  • Eine besonders vorteilhafte Ausbildungsform des erfindungsgemäßen Verfahrens sieht vor, vor mindestens einem der Implantationsschritte mindestens einen Graben in der Prozessschicht auszubilden. Dazu ist es notwendig, den Graben vor dem mindestens einen Implantationsschritt mindestens teilweise zu füllen, um eine direkte Implantation im Draingebiet mit dem Dotierstoff des Bodygebietes zu verhindern. Vorzugsweise werden also bereits vor dem mindestens einen Implantations schritt im Graben mindestens ein Gateoxid und eine Gateelektrode vorgesehen, wobei die Gateelektrode den Graben nicht vollständig bis zur Substratoberfläche (Siliziumkante) füllend vorgesehen wird.
  • Während des mindestens einen Implantationsschritts erfolgt dann eine Implantation des Dotierstoffs in das Bodygebiet nicht nur über die Substratoberfläche sondern auch zusätzlich über nicht abgedeckte Abschnitte einer Grabenwandung des Grabens. Dadurch wird in an dem Graben anschließenden Grabenbereichen des Bodygebiets bei gleichem Abstand zur Substratoberfläche eine höhere Dotierstoffdichte vorgesehen als in dem Graben fernen Mesabereichen, wodurch sich in den Grabenbereichen der Body-Drainübergang in Richtung Draingebiet verschiebt.
  • Damit wird einer Verkürzung des Kanals durch eine folgende Implantation eines Sourcegebiets ausgeglichen, die sich bei einer Implantation des Sourcegebiets nach dem Ausbilden der Gateelektrode ergibt. Die Ausdehnung des Sourcegebiets längs der Grabenwandung ist dann umso größer, je größer ein Abstand einer Oberkante der Gateelektrode zur Substratoberfläche ist. Durch die größere Ausdehnung des Sourcegebietes in Richtung zum Draingebiet wird herkömmlicherweise der sich dazwischen ausbildende Kanal verkürzt.
  • Mittels des erfindungsgemäßen Hochenergie-Implantationsschrittes im Zuge der Ausbildung des Bodygebiets wird bei bereits fertig ausgebildeter Gateelektrode die Kanalverkürzung durch ein Erweitern des Bodygebiets in Richtung des Draingebietes ausgeglichen. Da sowohl die Ausdehnung des Sourcegebiets als auch die des Bodygebiets abhängig vom Abstand der Oberkante der Gateelektrode zur Substratoberfläche sind, er folgt das Ausgleichen der Kanalverkürzung weitgehend selbstjustierend.
  • In einer besonders bevorzugten Ausbildungsform des erfindungsgemäßen Verfahrens wird das die Dotierstoffdichte in Abhängigkeit von einem Abstand senkrecht zur Substratoberfläche wiedergebende Dotationsprofil innerhalb des Bodygebiets über eine Strecke von wenigstens einem Viertel der Bodytiefe im Wesentlichen konstant ausgebildet.
  • Dabei wird das über eine Strecke von wenigstens einem Viertel der Bodytiefe im Wesentlichen konstant ausgebildete Dotationsprofil mittels einer Mehrzahl von Implantationsschritten unterschiedlicher Energie und einem folgenden Temperaturschritt zum Ausheilen von Implantationsschäden und/oder zur Aktivierung einer Dotierung erzielt. Im Zuge eines solchen Temperaturschrittes wird ein Diffusionsprozess der implantierten Teilchen ausgelöst, der dazu führt, dass die implantierten Teilchen aus Bereichen hoher Dichte zu Bereichen niedriger Dichte wandern. Aus einer Summe von sich nach der Implantation ergebenden Gaußschen Verteilungskurven kleiner Streuung mit Maximalwerten an den jeweiligen Implantationsenergien zugeordneten Eindringtiefen ergibt sich durch die Diffusion ein Dotationsprofil, das über mindestens wesentliche Abschnitte des Bodybereichs ein plateauartiges Maximum aufweist. Ein solches Dotationsprofil minimiert bei gegebener Einsatzspannung die Ausdehnung einer Raumladungszone vom Body-Drainübergang in das Bodygebiet hinein.
  • Das erfindungsgemäße Verfahren lässt sich in einer dem Fachmann nahe liegenden Weise auf sämtliche Typen von n-Kanal und p-Kanal Trench-MOS-Leistungstransistoren, sowie auf Drain-up Trench-Transistoren in IC-Prozessen und auf IGBTs übertragen.
  • Mittels des erfindungsgemäßen Verfahrens lässt sich eine Trench-Transistorzelle realisieren, bei der ein Bodygebiet in der Nähe eines Body-Drainübergangs eine gegenüber einer maximalen Dotierstoffdichte im Bodygebiet nicht oder nicht wesentlich geringere Dotierstoffdichte aufweist. Entsprechend weist eine erfindungsgemäße Trench-Transistorzelle eine von einer Drain-Sourcespannung UDS gegenüber herkömmlichen Trench-Transistorzellen weit gehend unabhängige Einsatzspannung UGS(th) auf. Bei auf der erfindungsgemäßen Trench-Transistorzelle beruhenden IGBTs ist gegenüber herkömmlichen IGBTs bei sonst gleicher Bodygeometrie ein Kurzschlussstrom reduziert.
  • Im Einzelnen ist eine erfindungsgemäße Trench-Transistorzelle in einem Halbleitersubstrat angeordnet, das eine Substratoberfläche aufweist. Im Halbleitersubstrat sind jeweils im Wesentlichen horizontal geschichtet ein Draingebiet und darüber ein Bodygebiet angeordnet. Dabei weist das Draingebiet eine Dotierung eines ersten Leitungstyps auf und das Bodygebiet eine Dotierung eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. Das Bodygebiet erstreckt sich bezogen zur Substratoberfläche bis zu einer Bodytiefe. Auf Höhe der Bodytiefe ist zwischen dem Bodygebiet und dem Draingebiet ein Body-Drainübergang ausgebildet. Im Halbleitersubstrat ist ferner ein sich von der Substratoberfläche bis über die Bodytiefe hinaus erstreckender Graben angeordnet. Das Bodygebiet weist in der Nähe des Body-Drainübergangs eine gegenüber einer maximalen Dotierstoffdichte im Bodygebiet nicht oder nicht wesentlich geringere Dotierstoffdichte auf.
  • Die Dotierstoffdichte im Bodygebiet zwischen der Substratoberfläche und dem Body-Drainüber gang weist mehrere relative Maximalwerte auf. Bei einer Ausdehnung des Bodygebiets in zum Body-Drainübergang senkrechter Richtung von bis zu 3 μm sind dabei bevorzugt zwei oder drei Maximalwerte vorgesehen.
  • Bevorzugt weist die Dotierstoffdichte im Bodygebiet einen absoluten Maximalwert auf, den die Dotierstoffdichte in einem gleichen oder größeren Abstand zur Substratoberfläche als zum Body-Drainübergang erreicht.
  • Nach einer bevorzugten Ausführungsform der erfindungsgemäßen Trench-Transistorzelle erreicht die Dotierstoffdichte im Bodygebiet einen absoluten Maximalwert im Wesentlichen in der Mitte zwischen der Substratoberfläche und dem Body-Drainübergang.
  • Nach einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Trench-Transistorzelle erreicht die Dotierstoffdichte im Bodygebiet einen absoluten Maximalwert im Wesentlichen in der Nähe des Body-Drainübergangs.
  • Zum Ausgleich einer schwankenden Ausdehnung eines mindestens in Abschnitten zwischen der Substratoberfläche und dem Bodygebiet angeordneten Sourcegebiets entlang einer Grabenwandung des Grabens ist die Dotierstoffdichte im Bodygebiet in am Graben anschließenden Grabenbereichen bei gleichem Abstand zur Substratoberfläche höher als in dem Graben fernen Mesabereichen.
  • Mit der erfindungsgemäßen Trench-Transistorzelle lassen sich unter anderen Transistoranordnungen wie n-Kanal und p-Kanal MOS-Leistungstransistoren, jeweils für Anreicherungs- und Verarmungsbetrieb, sowie IGBTs und Drain-up Transistoranordnungen für IC-Prozesse realisieren.
    •
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert, wobei für einander entsprechende Komponenten identische Bezugszeichen verwendet werden. Dabei zeigen:
  • 1 ein Diagramm mit Dotationsprofilen eines Bodygebietes nach einem ersten Ausführungsbeispiel einer erfindungsgemäßen Trench-Transistorzelle im logarithmischen Maßstab,
  • 2 ein Diagramm mit Dotationsprofilen eines Bodygebietes einer herkömmlichen Trench-Transistorzelle im logarithmischen Maßstab,
  • 3 ein Diagramm mit einem Dotationsprofil eines Bodygebietes einer herkömmlichen Trench-Transistorzelle im linearen Maßstab,
  • 4 ein Diagramm mit Dotationsprofilen eines Bodygebietes nach dem ersten Ausführungsbeispiel einer erfindungsgemäßen Trench-Transistorzelle im linearen Maßstab,
  • 5 einen schematischen Querschnitt durch einen Ausschnitt einer erfindungsgemäßen Transistoranordnung nach einem zweiten Ausführungsbeispiel,
  • 6 einen schematischen Querschnitt durch einen Ausschnitt einer erfindungsgemäßen Transistoranordnung nach einem dritten Ausführungsbeispiel und
  • 7 einen schematischen Querschnitt durch einen Ausschnitt einer erfindungsgemäßen Transistoranordnung nach einem vierten Ausführungsbeispiel.
  • 1 bis 4 zeigen Diagramme mit Dotationsprofilen, die einen Zusammenhang zwischen einem Abstand von einer Substratoberfläche, von der aus eine Implantation erfolgt, und einer Dotierstoffdichte darstellen. Die Abszisse der Diagramme ist dabei jeweils mit einem Abstand von der Substratoberfläche in μm und die Ordinate mit der Dotationsdichte (Konzentration) eines Dotierstoffes in cm–3 skaliert ist. Ferner ist die Abszisse jeweils in zwei oder drei Abschnitte I, II, III unterteilt, wobei der Abschnitt I im Wesentlichen einem Sourcegebiet einer Trench-Transistorzelle, der Abschnitt II einem Bodygebiet und der Abschnitt III einem Draingebiet zugeordnet ist. Ein Übergang zwischen den Abschnitten II und III in den Diagrammen korrespondiert mit einem Body-Drainübergang in der Trench-Transistorzelle.
  • Zur Darstellung des Stands der Technik wird zunächst auf die 2 Bezug genommen.
  • In der 2 sind zwei Dotationsprofile a, b dargestellt, wie sie sich in einem Bodygebiet einer auf herkömmliche Weise hergestellten Trench-Transistorzelle ergeben. Dabei stellt ein erstes Dotationsprofil a einen Verlauf der Dotierstoffdichte nach einem Implantationsschritt dar. Die Implantationsenergie des Implantationsschrittes korrespondiert mit einer Eindringtiefe des Dotierstoffs von etwa 200 nm. Dabei bezieht sich die Eindringtiefe auf einen Abstand (Tiefe) zur Substratoberfläche, in dem die Dichte des implantierten Dotierstoffs maximal ist.
  • Durch einen nachfolgenden Temperaturschritt, wie er auch im Zuge eines Ausheilens von Implantationsschäden in der Struktur eines Halbleitersubstrats und/oder zur Aktivierung der Dotierung erfolgen kann, wird der implantierte Dotierstoff ausdiffundiert. In Abhängigkeit einer Diffusionsdauer und ei ner Diffusionstemperatur diffundiert der Dotierstoff entlang und proportional einem Dichtegradienten.
  • Nach einem Abbruch des Diffusionsprozesses zu einem geeigneten Zeitpunkt ergibt sich für das mit dem Abschnitt II der Abszisse korrespondierendes Bodygebiet die im zweiten Dotationsprofil b dargestellte Abhängigkeit der Dotierstoffdichte vom Abstand zur Substratoberfläche.
  • Nach dem Ausdiffundieren folgt die Dotierstoffdichte in etwa einer Gaußschen Verteilungsfunktion, wobei die Dotierstoffdichte zum Body-Drainübergang (II/III) hin um mehrere Größenordnungen abnimmt. Die relativ niedrige Dotierstoffdichte am Body-Drainübergang (II/III) führt dazu, dass sich eine am Body-Drainübergang (II/III) ausgebildete Raumladungszone weit in das Bodygebiet (II) hinein erstreckt und einen dort vorhandenen Kanal verkürzt.
  • Die Dotierstoffdichte wird durch die gewünschte Kanallänge begrenzt. Einer Erhöhung der Menge an implantierten Dotierstoff steht entgegen, dass dadurch die maximale Dotierstoffdichte im Bodygebiet verändert wird, die eine Einsatzspannung und damit die elektrischen Eigenschaften der Trench-Transistorzelle nachteilig beeinflusst.
  • Die 1 zeigt ein erstes Dotationsprofil a (strichliert), das sich erfindungsgemäß etwa nach einer Implantation von Bor in einem sich im Wesentlichen in einem Abstand zwischen 400 nm und 1,8 μm zur Substratoberfläche erstreckenden Bodygebiet ergibt. Dabei erfolgt die Implantation des Dotierstoffs Bor in drei etwa gleichgroßen Chargen mit drei verschiedenen Implantationsenergien, die in etwa Eindringtiefen von 500 nm, 850 nm und 1,2 μm entsprechen.
  • Das erste Dotationsprofil a weist entsprechend den Eindringtiefen drei relative Maxima auf, wobei eines der Maxima näher zu einem Body-Drainübergang (II/III) ausgebildet ist als zur Substratoberfläche.
  • Ein zweites Dotationsprofil b (durchgezogen) ergibt sich, indem das Bodygebiet mit dem Dotationsprofil a einem Temperaturschritt zum Ausdiffundieren des Dotierstoffs unterworfen wird. Im Zuge des Ausdiffundierens nivellieren sich mit fortschreitender Diffusion zunächst die relativen Maxima des Dotationsprofils a. Nach einem Abbruch des Diffusionsprozesses zu einem geeigneten Zeitpunkt weist das Dotationsprofil b stattdessen vorteilhafterweise im Bereich zwischen den Eindringtiefen der Implantationsschritte einen plateauartigen Verlauf konstanter Dotierstoffdichte auf.
  • Gegenüber einem Dotationsprofil eines Bodygebiets einer nach herkömmlicher Art erzeugten Trench-Transistorzelle mit gleicher maximaler Dotierstoffdichte ist das erfindungsgemäß vorgesehene Dotationsprofil b in der Mitte des Bodygebietes sowie in einem Bereich zwischen der Mitte des Bodygebietes und dem Body-Drainübergang deutlich angehoben. Die erhöhte Dotierstoffdichte in diesem Bereich führt dazu, dass sich eine Raumladungszone um den Body-Drainübergang weniger weit in das Bodygebiet ausdehnt.
  • In der 3 ist ein in etwa dem Dotationsprofil b der 2 entsprechendes Dotationsprofil im linearen Maßstab der Dotierstoffdichte dargestellt.
  • In der 4 ist ein in etwa dem Dotationsprofil b der 1 entsprechendes Dotationsprofil im linearen Maßstab der Dotierstoffdichte dargestellt.
  • Die 5 zeigt einen Querschnitt durch eine Anordnung mit Trench-Transistorzellen, wie sie sich gemäß dem erfindungsgemäßen Verfahren nach einem ersten Implantationsschritt zur Ausbildung eines Bodygebietes 22 in einem Halbleitersubstrat ergibt.
  • Auf einem beispielsweise n+-dotierten Grundsubstrat wird etwa durch ein epitaktisches Verfahren eine schwach n-dotierte Prozessschicht aufgewachsen. Dabei bildet das Grundsubstrat funktionell eine Drainzone 24. Danach werden in die Prozessschicht Gräben 3 eingebracht und mit einer dielektrischen Schicht 38 ausgekleidet. Die dielektrische Schicht 38 wird etwa durch thermische Oxidation eines die Prozessschicht aufbauenden Halbleitermaterials erzeugt und erstreckt sich zu diesem Zeitpunkt des Verfahrens auch über eine Substratoberfläche 201 der Prozessschicht. Anschließend wird etwa durch ein Abscheiden von Polysilizium in den Gräben 3 jeweils eine Gateelektrode 37 ausgebildet. Dabei reicht eine Oberkante der Gateelektrode 37 nicht vollständig bis an die Substratoberfläche 201 (Siliziumkante).
  • Wird nun eine solche Anordnung einem Hochenergie-Implantationsschritt zur Ausbildung eines p-dotierten Bodygebietes 22 mit einer Eindringtiefe in einigem Abstand zur Substratoberfläche 201 unterzogen, so ergibt sich eine in 5 dargestellte Ausbildung des Bodygebietes 22. Das Bodygebiet 22 erstreckt sich in Mesabereichen 32 zwischen den Gräben 3 in einem Gebiet beiderseits der Eindringtiefe des Implantationsschrittes bis maximal zu einer Bodytiefe b. In unmittelbar an die Gräben 3 anschließenden Grabenbereichen 31 findet dagegen auch eine Implantation über nicht abgedeckte Abschnitte von Grabenwandungen oberhalb einer Oberkante der Gateelektrode 37 statt, die bezogen auf die Bodytiefe b in Mesabereichen 32 tiefer in die Prozessschicht eindringt.
  • Unterhalb des p-dotierten Bodygebietes 22 verbleibt in der Prozessschicht eine Driftzone 23, die zusammen mit der Drainzone 24 das Draingebiet 234 bildet. Am Übergang zwischen dem Draingebiet 234 und dem Bodygebiet 22 ergibt sich ein Body-Drainübergang 202. In einem in diesem Stadium des Verfahrens oberhalb des Bodygebiets 22 verbleibenden Abschnitt der Prozessschicht werden im weiteren Verfahrensablauf durch weitere Implantationsschritte Erweiterungen des Bodygebiets 22 und Sourcegebiete ausgebildet.
  • Ein Ausführungsbeispiel für eine aus der in 5 dargestellten Anordnung hervorgegangene Transistoranordnung mit zwei Trench-Transistorzellen ist in der 6 gezeigt.
  • Die Anordnung weist neben dem aus der Driftzone 23 und der Drainzone 24 zusammengesetzten Draingebiet 234 ein sich zwischen der Substratoberfläche 201 und dem auf Höhe einer Bodytiefe b ausgebildeten Body-Drainübergang 202 angeordnetes Bodygebiet 22 und ein Sourcegebiet 21 auf, das in Abschnitten zwischen dem Bodygebiet 22 und der Substratoberfläche 201 angeordnet ist. Die in den Gräben 3 angeordneten Gateelektroden 37 sind jeweils mittels der dielektrischen Schicht 38 von den außerhalb der Gräben 3 angeordneten dotierten Gebieten 21, 22, 23 elektrisch isoliert. Ferner weist die Anordnung eine auf der Substratoberfläche 201 angeordnete Sourcemetallisierung 41 zur elektrischen Kontaktierung der Sourcegebiete 21 auf. Eine Kontaktierung des Drainbereichs 234 erfolgt über eine an die Drainzone 24 anschließende Drainmetallisierung 43. Eine Kontaktierung der Gateelektroden 37 erfolgt in einer zur Querschnittsebene senkrechten Richtung. Zwischen der Sourcemetallisierung 41 und der Gateelektrode 37 ist ein Zwischenoxid 39 zur elektrischen Isolation und kapazitiven Ent kopplung der Gateelektrode 37 von der Sourcemetallisierung 41 vorgesehen.
  • Erfindungsgemäß weisen die Trench-Transistorzellen in den unmittelbar an die Gräben anschließenden Grabenbereichen 31 zusätzliche Bodygebiete 22' auf, die das Bodygebiet 22 in Richtung des Draingebiets 234 erweitern.
  • Damit kann einer Kanalverkürzung entgegengewirkt werden, die sich bei einer Implantation der Sourcegebiete 21 zu einem Zeitpunkt ergibt, bei dem die Gateelektroden 37 bereits in den Gräben 3 vorgesehen sind, ohne dabei die Gräben 3 vollständig zu füllen.
  • In diesem Fall ergibt sich eine in der 7 dargestellte Anordnung, die sich von der in der 6 dargestellten Anordung durch zusätzliche Sourcegebiete 21' im Grabenbereich 31 unterscheidet. Da die Ausdehnung sowohl des zusätzlichen Bodygebietes 22' als auch des zusätzlichen Sourcegebietes 21' vom Abstand einer Oberkante der Gateelektrode 37 zur Substratoberfläche 201 abhängen, ergibt sich erfindungsgemäß ein über alle Trench-Transistorzellen einer Transistoranordnung selbstjustierendes Verfahren zum Abgleich der Kanallängen, das fertigungsbedingte Schwankungen bezüglich des Abstands der Oberkante der Gateelektrode 37 zur Substratoberfläche 201 ausgleicht.
    • 201
    Substratoberfläche
    202
    Body-Drainübergang
    21, 21'
    Sourcegebiet
    22, 22''
    Bodygebiet
    23
    Driftzone
    234
    Draingebiet
    24
    Drainzone
    3
    Graben
    31
    Grabenbereich
    32
    Mesabereich
    37
    Gateelektrode
    38
    Isolatorschicht
    39
    Zwischenoxid
    41
    Sourcemetallisierung
    43
    Drainmetallisierung
    b
    Bodytiefe

Claims (14)

  1. Verfahren zur Herstellung einer mindestens eine Trench-Transistorzelle aufweisenden Transistoranordung, bei dem – ein Grundsubstrat (11) bereit gestellt wird, – auf dem Grundsubstrat (11) eine eine Dotierung eines ersten Leitungstyps aufweisende Prozessschicht (2) mit einer dem Grundsubstrat (11) gegenüberliegenden Substratoberfläche (201) angeordnet wird und – mindestens in Abschnitten der Prozessschicht (2) durch Implantation eines Dotierstoffs eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps ein sich zunächst von der Substratoberfläche (201) bis zu einer Bodytiefe (b) erstreckendes Bodygebiet (22) ausgebildet wird und dabei die unterhalb des Bodygebiets (22) verbleibende Prozessschicht als Driftzone (23) dient, wobei – auf Höhe der Bodytiefe (b) zwischen dem Bodygebiet (22) und der Driftzone (23) ein Body-Drainübergang (202) ausgebildet wird, wobei das Bodygebiet (22) mittels mindestens zweier Implantationsschritte unterschiedlicher Energie vorgesehen wird und mindestens einer der Implantationsschritte mit einer zu einer Eindringtiefe des Dotierstoffs von größer als der halben Bodytiefe (b) korrespondierenden Energie ausgeführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Dotieren genau zwei Implantationsschritte mit unterschiedlicher Implantationsenergie umfasst.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Dotieren genau drei Implantationsschritte mit unterschiedlicher Implantationsenergie umfasst.
  4. Verfahren nach Anspruch einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jeweils der letzte Implantationsschritt mit der höchsten Implantationsenergie durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vor mindestens einem der Implantationsschritte mindestens ein Graben (3) in der Prozessschicht (2) ausgebildet und die Dotierstoffdichte in an den Graben (3) anschließenden Grabenbereichen (31) des Bodygebiets (22) bei gleichem Abstand zur Substratoberfläche (20) höher vorgesehen wird als in dem Graben (3) fernen Mesabereichen (32).
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass vor dem mindestens einem Implantationsschritt im Graben (3) mindestens eine den Graben (3) bis zur Substratoberfläche (202) nicht vollständig füllende Gateelektrode (37) vorgesehen wird, eine Implantation eines Sourcegebietes (21) bei einem unveränderten Relief der Gateelektrode (37) erfolgt und dadurch fertigungsbedingte Schwankungen einer Ausdehnung des Sourcegebietes (21) in zur Substratoberfläche (201) senkrechter Richtung durch ein Absenken des Bodygebiets in den Grabenbereichen (31) selbstjustierend ausgeglichen wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein eine Dotierstoffdichte in Abhängigkeit von einem Abstand senkrecht zur Substratoberfläche (201 ) wiedergebendes Dotationsprofil innerhalb des Bodygebiets (22) über eine Strecke von mindestens einem Viertel der Bodytiefe (b) im Wesentlichen konstant ausgebildet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das über eine Strecke von mindestens einem Viertel der Bodytiefe (b) im Wesentlichen konstant ausgebildete Dotationsprofil mittels einer Mehrzahl von Implantationsschritten unter schiedlicher Energie und einem folgenden Temperaturschritt zum Ausheilen von Implantationsschäden und/oder zur Aktivierung einer Dotierung erzielt wird.
  9. Trench-Transistorzelle in einem eine Substratoberfläche (201) aufweisenden Halbleitersubstrat (1), wobei – im Halbleitersubstrat (1) jeweils im Wesentlichen horizontal geschichtet ein eine Dotierung eines ersten Leitungstyps aufweisendes Draingebiet (234) und ein eine Dotierung eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweisenden und sich bezogen zur Substratoberfläche (201) bis zu einer Bodytiefe (b) erstreckendes Bodygebiet (22) sowie auf Höhe der Bodytiefe (b) ein Body-Drainübergang (202) ausgebildet ist und – im Halbleitersubstrat (1) ein sich von der Substratoberfläche (201) bis über den Body-Drainübergang (202) hinaus erstreckender Graben (3) angeordnet ist, dadurch gekennzeichnet, dass – die Dotierstoffdichte im Bodygebiet (22) zwischen der Substratoberfläche (201) und dem Body-Drainübergang (202) mehrere relative Maximalwerte aufweist, wobei mindestens einer der Maximalwerte zwischen der Mitte des Bodygebiets (22) und dem Body-Drainübergang (202) liegt.
  10. Trench-Transistorzelle nach Anspruch 9, dadurch gekennzeichnet, dass die Dotierstoffdichte im Bodygebiet (22) einen absoluten und eine Einsatzspannung der Trench-Transistorzelle bestimmenden Maximalwert in einem gleichen oder größeren Abstand zur Substratoberfläche (201) als zum Body-Drainübergang (202) aufweist.
  11. Trench-Transistorzelle nach einem der Ansprüche 9 und 10, dadurch gekennzeichnet, dass die Dotierstoffdichte im Bodygebiet (22) einen absoluten Maximalwert im Wesentlichen in der Mitte zwischen der Substratoberfläche (201) und dem Body-Drainübergang (202) aufweist.
  12. Trench-Transistorzelle nach einem der Ansprüche 9 und 10, dadurch gekennzeichnet, dass die Dotierstoffdichte im Bodygebiet (22) einen absoluten Maximalwert im Wesentlichen in der Nähe des Body-Drainübergang (202) aufweist.
  13. Trench-Transistorzelle nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Dotierstoffdichte im Bodygebiet (22) in am Graben (3) anschließenden Grabenbereichen (31) bei gleichem Abstand zur Substratoberfläche (202) höher ist als in dem Graben fernen Mesabereichen (32).
  14. Transistoranordnung, gekennzeichnet durch mindestens eine Trench-Transistorzelle nach einem der Ansprüche 9 bis 13.
DE10239862A 2002-08-29 2002-08-29 Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung Expired - Lifetime DE10239862B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10239862A DE10239862B4 (de) 2002-08-29 2002-08-29 Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10239862A DE10239862B4 (de) 2002-08-29 2002-08-29 Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung

Publications (2)

Publication Number Publication Date
DE10239862A1 DE10239862A1 (de) 2004-03-18
DE10239862B4 true DE10239862B4 (de) 2007-03-15

Family

ID=31724183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10239862A Expired - Lifetime DE10239862B4 (de) 2002-08-29 2002-08-29 Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung

Country Status (1)

Country Link
DE (1) DE10239862B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643068B2 (en) 2009-03-12 2014-02-04 Infineon Technologies Ag Integrated circuit having field effect transistors and manufacturing method
DE102018123164B3 (de) * 2018-09-20 2020-01-23 Infineon Technologies Ag Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
DE19913375A1 (de) * 1999-03-24 2000-10-05 Siemens Ag MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
DE19913375A1 (de) * 1999-03-24 2000-10-05 Siemens Ag MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643068B2 (en) 2009-03-12 2014-02-04 Infineon Technologies Ag Integrated circuit having field effect transistors and manufacturing method
US9761665B2 (en) 2009-03-12 2017-09-12 Infineon Technologies Ag Method of manufacturing an integrated circuit having field effect transistors including a peak in a body dopant concentration
DE102010015930B4 (de) 2009-03-12 2018-05-30 Infineon Technologies Ag Integrierte Schaltung mit Feldeffekttransistoren und Herstellungsverfahren hierfür
DE102018123164B3 (de) * 2018-09-20 2020-01-23 Infineon Technologies Ag Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Also Published As

Publication number Publication date
DE10239862A1 (de) 2004-03-18

Similar Documents

Publication Publication Date Title
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE112009005299B4 (de) Halbleitervorrichtung
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102012217435A1 (de) Diode mit steuerbarer Durchbruchsspannung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102007014038B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102019208844A1 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür
DE10239862B4 (de) Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung
DE10361135B4 (de) Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right