DE10239043A1 - Ausbildung einer Abstandsschicht in einer Speicherzelle mit tiefem Graben - Google Patents
Ausbildung einer Abstandsschicht in einer Speicherzelle mit tiefem GrabenInfo
- Publication number
- DE10239043A1 DE10239043A1 DE10239043A DE10239043A DE10239043A1 DE 10239043 A1 DE10239043 A1 DE 10239043A1 DE 10239043 A DE10239043 A DE 10239043A DE 10239043 A DE10239043 A DE 10239043A DE 10239043 A1 DE10239043 A1 DE 10239043A1
- Authority
- DE
- Germany
- Prior art keywords
- nitride
- poly
- layer
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 125000006850 spacer group Chemical group 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
In einem Verfahren zur Herstellung von Speicherzellen mit tiefem Graben wird ein Verfahren zum Ausbilden einer Nitridabstandsschicht offenbart, um Kurzschlüsse zu vermeiden, die sich aus Poly ergeben, das Leerräume in der Nitridabstandsschicht füllt. Die Leerräume treten auf, da ein Nitridfaden von dem Nitridpad überhängt.
Description
- Dieses Patent beansprucht die Priorität der vorläufigen US- Patentanmeldung mit der lfd. Nr. 60/326,104, eingereicht am 27. September 2001.
- Diese Erfindung bezieht sich allgemein auf eine Graben-DRAM- Speicherzelle und genauer auf einen Prozeß zur Ausbildung einer während der Herstellung des Grabens verwendeten Nitridabstandsschicht, die die Ausbildung von Nitridfäden über dem Graben vermeidet und dadurch die Erzeugung von Kurzschlüssen aufgrund von Hohlräumen, die mit Gate-Poly gefüllt sind, verhindert.
- Der treibende Hauptmotivator in bezug auf kommerzielle Speicherzellen und in bezug auf die Architektur ist der Wunsch, mehr Speicherfähigkeit in eine kleinere integrierte Schaltung zu packen. Dieses Ziel bringt notwendigerweise miteinander konkurrierende Einbußen in bezug auf Kosten, Schaltungskomplexität, Verlustleistung, Ausbeute, Leistungsfähigkeit und dergleichen mit sich. Grabenkondensatoren sind im Fachgebiet als Architektur bekannt, durch die die Gesamtgröße (in bezug auf den Oberflächeninhalt oder die "nutzbare Fläche" des Chips) der Speicherzelle verringert wird. Die Größenverringerung wird dadurch bewirkt, daß der Kondensator der Speicherzelle in einem Graben ausgebildet wird.
- Wie im Fachgebiet bekannt ist, enthält eine typische DRAM- Zelle einen Kondensator, in dem eine Ladung (oder, je nach Zellenzustand, keine Ladung) gespeichert ist, sowie einen Durchgangstransistor, der während des Schreibens zum Laden des Kondensators verwendet wird, während er im Leseverfahren dazu verwendet wird, die Ladung in dem Kondensator an einen Leseverstärker weiterzugeben.
- In der modernsten Herstellung werden für die Durchlaßtransistoren Planartransistoren verwendet. Solche Planartransistoren besitzen eine kritische Abmessung der Gate-Länge von typischerweise 110 nm oder mehr. Unterhalb dieser Größe verschlechtert sich die Transistorleistung und ist sehr empfindlich gegenüber Prozeßtoleranzen. Somit können bestehende Planartransistoren für DRAM-Zellen, die unter eine Strukturvorgabe von etwa 110 nm geschrinkt werden sollen, nicht die für den ordnungsgemäßen DRAM-Zellenbetrieb erforderliche Leistung liefern. Somit besteht ein Bedarf für eine DRAM- Speicherzelle, die eine Durchlaßtransistor-Architektur verwendet, die auch dann eine akzeptable Leistung aufrecht erhält, wenn sie auf sehr kleine Abmessungen geschrumpft ist. Speicherzellen mit tiefem Graben stellen einen Ansatz dar, dieser Herausforderung zu begegnen.
- Ein Verfahren zur Herstellung einer Speicherzelle mit tiefem Graben umfaßt: das Ausbilden einer vergrabenen Platte in einem Halbleitersubstrat, das Ausbilden eines tiefen Grabens mit Seitenwänden in einem aktiven Bereich eines Halbleitersubstrats, das Ausbilden eines Oxids entlang der Seitenwände des tiefen Grabens und das Ausbilden eines Grabenkragens entlang eines unteren Abschnitts des tiefen Grabens. Ferner umfaßt das Verfahren das teilweise Füllen des Grabens mit Polysilizium, wobei das Polysilizium während nachfolgender Verarbeitungsschritte in jenen Abschnitten, die nicht von dem Grabenkragen eingefaßt sind, aus dem Graben in den aktiven Bereich ausdiffundiert. Außerdem umfaßt das Verfahren das Ausbilden eines Grabenoberseitenoxids auf dem Polysilizium, das Füllen des Grabens mit einem Gate-Polysilizium über dem Grabenoberseitenoxid, das Ausbilden eines ersten dotierten Gebietes, das an eine Seitenwand des Grabens angrenzt, und eines zweiten dotierten Gebietes, das an eine weitere Seitenwand des Grabens angrenzt. Auf diese Schritte folgt das Ausbilden eines Kontakts zu dem Gate-Polysilizium und das Verbinden des Gate-Polysiliziums mit einer Wortleitung und das Ausbilden eines Kontakts mit dem ersten und mit dem zweiten dotierten Gebiet und das Verbinden des ersten und des zweiten dotierten Gebietes mit einer Bitleitung.
- Außerdem wird durch das Verfahren der Kondensator der Speicherschaltung in einem unteren Abschnitt eines Grabens ausgebildet, und es umfaßt weiter einen Logik-Durchlaßtransistor mit einem vertikalen Gate, der zusammen mit einem Source- Gebiet, einem Drain-Gebiet und einem Gate mit einem Gate- Oxid, das an das Source-und das Drain-Gebiet angrenzt, in einem oberen Abschnitt des Grabens ausgebildet wird.
- KURZE DARSTELLUNG DER ERFINDUNG
- Die derzeitigen Techniken zur Ausbildung einer Nitridabstandsschicht erzeugen häufig Bauelemente mit Kurzschlüssen, die sich aus Nitridfäden ergeben, die überhängen und Leerräume in der Abstandsschicht verursachen. Die Kurzschlüsse treten auf, wenn die Leerräume der Abstandsschicht nachfolgend mit dem leitenden Poly gefüllt werden. Gemäß der vorliegenden Erfindung wird dieses Problem bei einem Prozeß zur Herstellung von Speicherzellen mit tiefem Graben in einem Substrat, das von einer Padnitridschicht mit einer Oberseite und mit einer Unterseite bedeckt ist und in dem die Oberseite ihrerseits von einer Oxidschicht bedeckt ist, vermieden. Speicherzellen mit tiefem Graben enthalten typischerweise ein Polysilizium-Gate (auch gelegentlich als Poly-Gate bezeichnet), das den Graben bis zu einer Höhe über einem Grabenkragenoxid füllt. Daraufhin wird gemäß den Prozeßschritten der Erfindung Polysilizium (oder Poly) abgeschieden, so daß es die Nitridschicht bedeckt und den Graben unterfüllt, so daß ein offener Kern verbleibt, der von der Oberseite der Nitridschicht in den Graben verläuft. Daraufhin wird ein Oxidfüllprozeß verwendet, um den offenen Kern zu füllen und das Poly zu bedecken. Daraufhin werden die Oxidfüllung und das Poly, das sie bedeckt, bis zur Oberseite der Padnitridschicht hinab entfernt oder geätzt, so daß ein Bereich von Poly mit einem Oxidkern verbleibt. Daraufhin wird das Poly vertieft und eine Nitridschicht abgeschieden, die die Nitridabstandsschicht bildet. Daraufhin wird der Oxidkern abgestreift, so daß erneut ein offener Kern in dem Poly verbleibt. Daraufhin wird die Öffnung oder der offene Kern mit einem Poly-Zapfen gefüllt, der von dem Gate-Poly bis auf eine Ebene über der Oberseite der Pad-Nitridabstandsschicht verläuft. Daraufhin wird die Gesamtstruktur einem RTP-Naß-Oxidationsprozeß (Naß- Oxidationsprozeß durch schnelle thermische Verarbeitung) ausgesetzt, uni die Nitridschicht abzulösen.
- Die obigen Merkmale der vorliegenden Erfindung werden durch Betrachtung der folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen besser verständlich. Es zeigen:
- Fig. 1 ein elektrisches Schaltbild einer Speicherzelle,
- Fig. 2A bis 2C Verfahrensschritte bei der Herstellung einer Ausführungsform einer Speicherzelle,
- Fig. 3 den Schritt des Ätzens des abgeschiedenen Gate- Polysiliziums unter der Oberseite der Padnitridschicht und unter der Oberseite des Volumenpolysiliziums, bei dem häufig Nitridfadenüberhänge verbleiben, die die ordnungsgemäße Abscheidung der Nitridabstandsschicht verhindern,
- Fig. 4A bis 4E die Prozeßschritte der vorliegenden Erfindung, die Kurzschlüsse in der Nitridabstandsschicht vermeidet.
- Die verschiedenen Ausführungsformen werden unten ausführlich diskutiert, wobei aber klar ist, daß die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielfalt spezieller Kontexte ausgeführt werden können. Die erläuterten spezieller Ausführungsformen dienen lediglich der Veranschaulichung spezielle Arten der Herstellung und Verwendung der Erfindung und schränken nicht den Umfang der Erfindung ein.
- Fig. 1 liefert eine schematische Darstellung einer typischen Speicherzelle. Die Zelle 10 umfaßt einen Ladungsspeicherkondensator 12 mit einer Platte 14, die mit einer Referenzspannung 16 (typischerweise Masse, wie in Fig. 1 gezeigt ist, oder der halben Bitleitungsspannung) verbunden ist, während seine andere Platte 18 mit dem Source 20 des Durchlaßtransistors 22 verbunden ist. Wie im Fachgebiet wohlbekannt ist, ist der Drain 24 des Durchlaßtransistors 22 mit der Wortleitung 26 verbunden, während sein Gate mit der Bitleitung 18 verbunden ist. Wie unten ausführlicher beschrieben wird, ist der Ladungsspeicherkondensator 12 ebenso wie das Source-Gebiet für den Durchlaßtransistor in den bevorzugten Ausführungsformen der vorliegenden Erfindung in einem tiefen Graben ausgebildet. Außerdem ist das Gate 30 des Durchlaßtransistors, wie ebenfalls erläutert wird, in dem oberen Gebiet des tiefen Grabens, über dem Grabenoberseitenoxid (TTO), ausgebildet.
- Anhand der Fig. 2A bis 2C und der Fig. 4A und 4E wird ein Prozeßfluß einer bevorzugten Ausführungsform zur Ausbildung der oben beschriebenen Speicherzelle gemäß den Lehren dieser Erfindung erläutert. In Fig. 2A sind ein tiefer Graben 32 und ein Grabenkragenoxid 34 ausgebildet worden, ist der Graben mit Polysilizium 36 gefüllt und das Polysilizium 3.6 auf eine gewünschte Höhe 37 in dem Graben zurück vertieft worden, wobei dies alles im Fachgebiet wohlbekannt ist. Die Nitridschicht 38 schützt das umgebende Silizium während des Ätzschritts zum Vertiefen des Polysiliziums. Wie in Fig. 2B gezeigt ist, ist das Grabenkragenoxid, vorzugsweise unter Verwendung einer Naßätztechnik, ebenfalls zurückgeätzt oder vertieft worden. Die Oxidvertiefung führt typischerweise zu einer (nicht gezeigten) Ausnehmung, wo das Kragenoxid 34 bis unter die Ebene der Polysilizium-Füllung 36 entfernt ist. Außerdem kann eine optionale dünne Oxidation oder Nitrierung ausgeführt werden. Wie gezeigt ist, wird die Ausnehmung durch Wiederauffüllen des Grabens mit Polysilizium 40 und Vertiefen des Polysiliziums 40 auf die gewünschte Ebene ausgefüllt. Das Polysilizium 40 kann entweder schwach dotiertes oder undotiertes Poly sein und wird vorzugsweise unter Verwendung einer Standard-RIE-Technik (reaktives Ionenätzen) oder Naßätztechnik vertieft oder geätzt. Dieses Polysiliziumgebiet 40 kann auch nachfolgend in Hochtemperaturschritten durch das Polysilizium 36 dotiert werden und ausdiffundieren, um ein nicht gezeigtes vergrabenes Brückengebiet zu bilden.
- Anhand von Fig. 2C wird nun die Ausbildung des TTO (Grabenoberseitenoxids) 42 beschrieben. Dies wird dadurch ausgeführt, daß zunächst auf den Seitenwänden des tiefen Grabens 32 (über dem Gebiet aus Polysilizium 40) eine nicht gezeigte Opferoxidschicht ausgebildet wird. Daraufhin wird auf den horizontalen Oberflächen 42 und 44 unter Verwendung eines HDP- Prozesses (Prozeß mit hochdichtem Plasma) mit einem Naß- Rückätzen eine Grabenoberseiten-Oxidschicht ausgebildet. Der Fachmann erkennt, daß die HDP-Oxidabscheidung im Gegensatz zur konformen Abscheidung, bei der die Oxidschichtdicke gleichförmig abgeschieden wird, von unten nach oben aufgefüllt wird. Das HDP wird abgeschieden und daraufhin durch eine Naßchemie zurückgeätzt. Auf Grund der Tatsache, daß die HDP-Oxidabscheidung die horizontalen Gebiete mit einer dickeren Abscheidung bedeckt als die Seitenwände, können die Seitenwände nachfolgend gereinigt werden, ohne das Oxid auf den horizontalen Bereichen wegzuätzen. Vorzugsweise beträgt die Dicke der sich ergebenden Oxidschicht (42 und 44) etwa 30 nm. Optional kann ein Nitridnaßätzen ausgeführt werden, um den Überhang der Nitridschicht 38 in dem Graben 32 zu entfernen. Nach Ausbildung der TTO-Schicht 42 wird die Opferoxidschicht entfernt und somit eine saubere Seitenwandfläche des tiefen Grabens für das nachfolgende Aufwachsen des Gate-Oxids 46 geschaffen.
- Für den Fachmann ist klar, daß bis zu diesem Punkt im Herstellungsprozeß der früher verwendete Prozeß und der Prozeß der vorliegenden Erfindung gleich sein können. Nunmehr ist in Fig. 3 aber ein früher verwendeter Prozeß gezeigt, bei dem das Gate-Polysilizium 48 in dem tiefen Graben abgeschieden, durch CMP poliert und vertieft wird, nachdem das Gate-Oxid 46 ausgebildet worden ist. Typischerweise wird der tiefe Graben daraufhin mit Gate-Polysilizium überfüllt, worauf ein chemisch-mechanisches Polieren (CMP) bis zur Oberseite der Nitridschicht 38 oder der Oxidschicht 44 folgt. Daraufhin wird das Polysilizium 48 bis auf eine Höhe 49 unter der Oberfläche des Volumensiliziums geätzt, das den tiefen Graben 32 umgibt.
- Leider oxidiert der oben beschriebene Prozeß gemäß diesem früheren Verfahren teilweise die vertikalen Seitenwände der Padnitridschicht 38 und läßt gelegentlich ein Fadenstück 51 zurück, das über den Graben 32 hängt. Ein solcher überhängender Faden 51 führt häufig zu Leerräumen in nachfolgenden Abscheidungen von Nitrid, die, wie im Folgenden erläutert wird, dazu verwendet werden, die Nitridabstandsschicht auszubilden. Jeder Hohlraum, der in der Nitridabstandsschicht existiert, würde dann mit Polysilizium gefüllt, das zu Kurzschlüssen führt, wenn das Poly abgeschieden wird, um einen Poly-Zapfen auszubilden, der bis zur Oberseite des Grabens verläuft.
- Das Problem, daß wegen des Polys, das Leerräume in der Nitridabstandsschicht füllt, Kurzschlüsse erzeugt werden, wird durch den Prozeß dieser Erfindung, der anhand der Fig. 4A bis 4E weiter veranschaulicht wird, überwunden. Wie in Fig. 4A gezeigt ist, wird der Graben 32 gemäß der vorliegenden Erfindung, wie in Fig. 4A gezeigt ist, mit Gate-Poly 50 unterfüllt, anstatt gemäß dem früheren Verfahren das Gate- Polysilizium 48 abzuscheiden, zu polieren (CMP) und zu vertiefen oder zu ätzen, was dazu neigte, den Nitridfadenüberhang 51 zu erzeugen. Wie in Fig. 2C gezeigt ist, findet das Unterfüllen des Grabens 32 mit Poly 50 nach Ausbildung des Gate-Oxids 46 statt, so daß, wie in Fig. 4A gezeigt ist, ein offener Kern oder eine Öffnung 52 verbleibt. Wie ebenfalls gezeigt ist, bedeckt das Poly 50 die Oberseite 54 der Nitridschicht 38. Daraufhin empfängt das Poly 50 im Graben 32, das auch die Padnitridschicht 38 bedeckt, eine Oxidfüllung, die die Kernöffnung 52 mit Oxid 56 füllt und außerdem eine Schicht aus Oxid über der Oberseite des Polys 50 schafft, die außerhalb des Grabens 32 liegt. Wie in Fig. 4B gezeigt ist, folgt daraufhin auf den Oxidfilmschritt ein CMP (chemisches Fräsverfahren) des Oxids 56 und des Polys 50 bis auf die Oberseite 54 der Nitridschicht 38 hinab. Daraufhin wird das Polysilizium 50 bis auf eine Höhe 58 unter der Oberfläche 60 des Volumenpolysiliziums geätzt oder vertieft. Solange die Vertiefung innerhalb der Übergangstiefe des Drain-Gebiets liegt, um sicherzustellen, daß sich der Übergang und das Gate nicht überlappen, ist der Betrag der Vertiefung eine Frage der Wahl des Entwurfs, wobei sie typischerweise in der Größenordnung von 70 nm liegt. Daraufhin kann ein CVD-Abscheidungsprozeß oder ein anderer geeigneter Prozeß verwendet werden, um Nitrid abzuscheiden und eine in Fig. 4C gezeigte Füllung des zurückgesetzten Stücks oder der Ausnehmung zu erreichen. Auf die Nitridfüllung der Ausnehmung, die die Nitridabstandsschicht 62 bildet, folgt dann ein Ablösen des Oxids zum Entfernen des Oxids 56 im Kern 52. Wie in Fig. 4D gezeigt ist, wird daufhin die Öffnung oder die Ausnehmung, die nach Ablösen des Oxids verblieben ist, mit Poly gefüllt. Dies bildet einen Poly-Zapfen 64, der von dem Gate-Poly 50 über die Oberseite 68 der Nitridabstandsschicht 62 hinaus verläuft. Vorzugsweise wird der Poly-Zapfen 64 mit dem zuvor abgeschiedenen Poly 50 zu einem Teil.
- An diesem Punkt in dem Prozeß wird klar, daß die Padnitridschicht 38 schließlich entfernt werden muß. Um dies auszuführen, muß der aktive Bereich, beispielsweise etwa durch einen Fotoresist, strukturiert werden, um die Nitridabstandsschicht und den Poly-Zapfen 64 zu schützen. Auf das Strukturieren folgt dann ein Oxidationsprozeß des ungeschützten AA (aktiven Bereichs), das eine nicht gezeigte Oxidschicht ausbildet. Zum Ausbilden der Oxidschicht kann ein ISSG-RTP-Oxidationsverfahren verwendet werden.
- Typischerweise folgt dann auf die Ausbildung der Oxidschicht ein Naßätzen zum Entfernen der Oxidschicht. Daraufhin wird der Polysilizium-Zapfen 64 durch einen HDP-Füll- (hochdichtes Plasma) und Planarisierungsprozeß nachbearbeitet.
- Schließlich wird das Nitridpad 38 gemäß einem oder mehreren dem Fachmann bekannten Prozesse entfernt und, falls erforderlich, auf der Nitridabstandsschicht 62 eine weitere Nitridfüllung für Ausnehmung ausgeführt, was zu der in Fig. 4E gezeigten Struktur führt.
- Außerdem ist klar, daß zum Schutz der Seite der Abstandsschicht, die durch die AA-Gräben geschnitten wird, ein Oxid auf der Oberfläche erforderlich ist. Dies kann unter Verwendung des oben erwähnten ISSG-RTP-Oxidationsprozesses erreicht werden, um auf der offenen Oberfläche der Abstandsschicht ein Nitridoxid auszubilden. Wie dem Fachmann klar ist, bietet eine solche Nitridoxidoberfläche einen erheblichen Schutz gegenüber dem Verfahren des Abstreifens des Padnitrids und führt außerdem zu einer sehr niedrigen Ätzrate durch ein BHF- Naßätzen.
- Obgleich diese Erfindung in bezug auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einschränkendem Sinn verstanden werden. Unter Bezug auf die Beschreibung werden für den Fachmann verschiedene Abwandlungen und Kombinationen der veranschaulichenden Ausführungsformen sowie weitere Ausführungsformen der Erfindung offensichtlich sein. Beispielsweise wurden beispielhafte Isoliermaterialien wie etwa Oxid und Nitrid offenbart, obgleich sich diese Materialien in einigen Fällen gegenseitig ersetzen könnten oder andere Isoliermaterialien verwendet werden könnten. Außerdem wurden leitende Materialien offenbart, wobei es aber im Schutzbereich der vorliegenden Erfindung liegt, andere Kombinationen der offenbarten oder anderer leitender Materialien, wie sie etwa derzeit üblicherweise im Fachgebiet verwendet oder später entwickelt werden, zu verwenden. In bezug auf die momentan als beste betrachtete Ausführungsart der Erfindung wurden bestimmte Abstände und Abmessungen offenbart. Diese Abmessungen sollen in keiner Weise einschränkend sein, wobei die vorliegende Erfindung größere oder kleinere Vorrichtungen in Betracht zieht. Außerdem kann die vorliegende Lehre auf andere Halbleitermaterialien und -prozesse, wie etwa Germanium, Galliumarsenid, andere III-IV- Materialien oder andere Halbleitermaterialien, anwendbar sein. Andere Ätzverfahren als die oben speziell beschriebenen, einschließlich des reaktiven Ionenätzens (RIE), des Naßätzens, des Trockenätzens, des Plasmaätzens und dergleichen, liegen im Schutzbereich der vorliegenden Erfindung. Gleichfalls sind die hier beschriebenen Abscheidungstechniken beispielhaft und nicht einschränkend, wobei die vorliegende Erfindung umfassend genug ist, um weitere Abscheidungstechniken wie etwa CVD, PVD, PEVD, thermische Oxidation und dergleichen einzuschließen. Die beigefügten Ansprüche sollen alle derartigen Abwandlungen oder Ausführungsformen einschließen.
Claims (8)
1. Verfahren zur Herstellung von Speicherzellen mit tiefem
Graben in einem Substrat, das von einer Padnitridschicht mit
einer Oberseite und einer Unterseite bedeckt ist und eine
Schicht aus Oxid besitzt, die die Oberseite der
Padnitridschicht bedeckt, wobei Poly den Graben bis zu einer Höhe über
einem Grabenkragenoxid füllt, wobei das Verfahren die
weiteren Schritte umfaßt:
Abscheiden von Gate-Poly, um die Padnitridschicht zu bedecken und den Graben zu unterfüllen, so daß ein offener Kern zurückbleibt, der von einer Oberseite der Nitridschicht in den Graben verläuft;
Bereitstellen einer Oxidfüllung, die den offenen Kern füllt und das Poly bedeckt;
Entfernen der Oxidfüllung und des Polys bis zu der Oberseite der Padnitridschicht hinab, so daß ein Bereich des Polys mit einem Oxidkern verbleibt;
Vertiefen des Bereichs des Polys;
Ausbilden einer Nitridschicht, die die Poly-Vertiefung füllt und eine Nitridabstandsschicht bildet;
Abstreifen des Oxidkerns, wobei ein offener Kern in dem Poly- Bereich verbleibt;
Füllen des offenen Kerns mit einem Poly-Zapfen, der von dem Gate-Poly bis zu einer Höhe über der Oberseite der Nitridabstandsschicht verläuft; und
Entfernen des Nitridliners und des freiliegenden Abschnitts der Nitridschicht.
Abscheiden von Gate-Poly, um die Padnitridschicht zu bedecken und den Graben zu unterfüllen, so daß ein offener Kern zurückbleibt, der von einer Oberseite der Nitridschicht in den Graben verläuft;
Bereitstellen einer Oxidfüllung, die den offenen Kern füllt und das Poly bedeckt;
Entfernen der Oxidfüllung und des Polys bis zu der Oberseite der Padnitridschicht hinab, so daß ein Bereich des Polys mit einem Oxidkern verbleibt;
Vertiefen des Bereichs des Polys;
Ausbilden einer Nitridschicht, die die Poly-Vertiefung füllt und eine Nitridabstandsschicht bildet;
Abstreifen des Oxidkerns, wobei ein offener Kern in dem Poly- Bereich verbleibt;
Füllen des offenen Kerns mit einem Poly-Zapfen, der von dem Gate-Poly bis zu einer Höhe über der Oberseite der Nitridabstandsschicht verläuft; und
Entfernen des Nitridliners und des freiliegenden Abschnitts der Nitridschicht.
2. Verfahren nach Anspruch 1, ferner mit dem Schritt des
Ausbildens einer Oxidschicht über der Nitridschicht, der
Nitridabstandsschicht und dem Poly-Zapfen vor dem Schritt des
Freilegens.
3. Verfahren nach Anspruch 1, ferner mit dem Schritt des
Füllens jeglicher Ausnehmungen in der Nitridabstandsschicht nach
dem Schritt des Freilegens.
4. Verfahren nach Anspruch 2, ferner mit dem Schritt des
Füllens jeglicher Ausnehmungen in der Nitridabstandsschicht nach
dem Schritt des Freilegens.
5. Verfahren nach Anspruch 1, bei dem der Poly-Zapfen
einteilig mit dem Gate-Poly ist.
6. Verfahren nach Anspruch 1, bei dem der Schritt des Füllens
des offenen Kerns mit einem Poly-Zapfen die Schritte des
Überfüllens der Öffnung mit Poly und daraufhin des
Planarisierens des Polys durch CMP (chemisch-mechanisches Polieren)
zurück auf eine Oxidschicht umfaßt.
7. Verfahren nach Anspruch 1, ferner mit dem Strukturieren
des Nitridpads und der Nitridabstandsschicht vor dem RTP-Naß-
Oxidationsverfahren.
8. Verfahren nach Anspruch 1, bei dem der Schritt des
Entfernens des Nitridliners ein RTP-Naß-Oxidationsprozeß
(Naßoxidationsprozeß durch schnelle thermische Verarbeitung) ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32610401P | 2001-09-27 | 2001-09-27 | |
US10/053,145 US6589832B2 (en) | 2001-09-27 | 2002-01-17 | Spacer formation in a deep trench memory cell |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10239043A1 true DE10239043A1 (de) | 2003-05-08 |
Family
ID=26731506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10239043A Withdrawn DE10239043A1 (de) | 2001-09-27 | 2002-08-26 | Ausbildung einer Abstandsschicht in einer Speicherzelle mit tiefem Graben |
Country Status (2)
Country | Link |
---|---|
US (1) | US6589832B2 (de) |
DE (1) | DE10239043A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10302117B4 (de) * | 2002-01-25 | 2007-10-25 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung |
DE10237896B4 (de) * | 2001-09-28 | 2013-07-11 | Qimonda Ag | Verfahren zum Ausbilden einer integrierten Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur und Transistor mit vertikalem Gate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518616B2 (en) * | 2001-04-18 | 2003-02-11 | International Business Machines Corporation | Vertical gate top engineering for improved GC and CB process windows |
-
2002
- 2002-01-17 US US10/053,145 patent/US6589832B2/en not_active Expired - Fee Related
- 2002-08-26 DE DE10239043A patent/DE10239043A1/de not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10237896B4 (de) * | 2001-09-28 | 2013-07-11 | Qimonda Ag | Verfahren zum Ausbilden einer integrierten Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur und Transistor mit vertikalem Gate |
DE10302117B4 (de) * | 2002-01-25 | 2007-10-25 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung |
Also Published As
Publication number | Publication date |
---|---|
US6589832B2 (en) | 2003-07-08 |
US20030060006A1 (en) | 2003-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19930748C2 (de) | Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE10021385B4 (de) | Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht | |
DE102018122648A1 (de) | Speichervorrichtungen und Verfahren zum Herstellen derselben | |
DE10209989B4 (de) | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
DE10215666A1 (de) | TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit | |
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE10228096A1 (de) | Speicherzellenlayout mit Doppelgate-Vertikalarray-Transistor | |
DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
DE19941148A1 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
DE10302117B4 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung | |
DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102005018735A1 (de) | Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements | |
DE10238836A1 (de) | Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle | |
DE19929859B4 (de) | Herstellungsverfahren für Trenchkondensator | |
EP0989603A2 (de) | Grabenkondesator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
DE10352068A1 (de) | Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität | |
DE102004016705B4 (de) | Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement sowie zugehörige Halbleiterbauelementstruktur | |
DE10245105A1 (de) | Prozessfensterverbesserung für die Beibehaltung einer Abstandsschicht in einem tiefen Graben | |
DE10261308A1 (de) | Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis | |
DE10324585B4 (de) | Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM | |
DE102004004584A1 (de) | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren | |
DE10239043A1 (de) | Ausbildung einer Abstandsschicht in einer Speicherzelle mit tiefem Graben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8110 | Request for examination paragraph 44 | ||
R002 | Refusal decision in examination/registration proceedings | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120301 |