DE10231083A1

DE10231083A1 - Verfahren und Vorrichtungen zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Zeilen

Info

Publication number: DE10231083A1
Application number: DE10231083A
Authority: DE
Inventors: Bart Dierickx
Original assignee: FillFactory NV
Current assignee: ON SEMICONDUCTOR IMAGE SENSOR, BE
Priority date: 2001-07-16
Filing date: 2002-07-10
Publication date: 2003-04-03
Also published as: US7106915B2; US20030011829A1

Abstract

Die vorliegende Erfindung beschreibt Verfahren und Vorrichtungen zum Auslesen eines Bildsensors mit reduzierten Verzögerungszeiten zwischen dem Auslesen verschiedener Zeilen. DOLLAR A Das Verfahren einer ersten Ausführungsform liest jede Zeile eines Bildsensors in mindestens zwei sich überlappenden Sequenzen aus, wodurch jede Sequenz eine Abfolge von Austastzeiten und Pixel-Ausleseperioden umfaßt. Die Zeitsteuerung der Sequenzen ist dergestalt, daß die Ausleseperioden verschiedener Sequenzen verschachtelt sind. DOLLAR A Das Verfahren einer zweiten Ausführungsform liefert ein schnelles Spaltenauslesen durch Entladen eines Spaltenbusses durch einen Laststrom, der bezüglich Amplitude und Zeit moduliert wird. DOLLAR A Das Verfahren einer dritten Ausführungsform liefert ein schnelles Spaltenauslesen durch Vorladen eines Spaltenbusses durch einen Laststrom, der durch Verbinden des Spaltenbusses mit einem Gleichstrompotential bereitgestellt wird. DOLLAR A Außerdem werden Vorrichtungen entsprechend jedem der Verfahren bereitgestellt.

Description

Technisches Gebiet der Erfindung

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Zeilen, möglicherweise mit einer Reduktion bis auf null.

Allgemeiner Stand der Technik

Halbleiter-Bildsensoren sind wohlbekannt, da sie in Kamerasystemen weithin Verwendung finden. Halbleiter- Bildsensoren sind gewöhnlich in einer CCD-Technologie oder in einer CMOS- oder MOS-Technologie implementiert. Bei dieser Ausführungsform bildet eine Matrix von lichtempfindlichen Elementen (fotoempfindliche Elementen) in Reihe mit Schaltelementen einen Bildsensor, der in einem Kamerasystem angebracht ist. Die lichtempfindlichen Elemente können zum Beispiel Fotorezeptoren, Fotodioden, Fototransistoren oder dergleichen sein. Jedes lichtempfindliche Element empfängt ein Bild eines Teils einer abgebildeten Szene. Dieser Teil wird ein Bildelement oder Pixel genannt. Die bilderfassenden lichtempfindlichen Elemente erzeugen ein elektrisches Signal, das die Lichtintensität des Bildes anzeigt. Das elektrische Signal eines lichtempfindlichen Elements ist in der Regel ein Strom, der proportional zu der Menge auf dieses lichtempfindliche Element fallender elektromagnetischer Strahlung (Licht) ist.
Das Signal der Matrix von Pixeln wird gemessen und zu einem sogenannten Videosignal gemultiplext.
Von den in einer CMOS- oder MOS-Technologie implementierten Bildsensoren sind Bildsensoren mit passiven Pixeln und Bildsensoren mit aktiven Pixeln zu unterscheiden. Der Unterschied zwischen diesen beiden Typen von Pixelstrukturen besteht darin, daß ein passiver Pixel im Gegensatz zu einem aktiven Pixel keine Signalverstärkung durchführt.
Ein passiver Pixelsensor ist einfach eine Fotodiode (MOS- oder p-n-Sperrschichtdiode) mit einem Transistor, der als ein Schalter wirkt, der fotoelektrisch erzeugte Signalladung zu einem Verstärker außerhalb des Pixel- Arrays weiterleitet.
Der Begriff "aktiver Pixel" bedeutet einen beliebigen Pixel, bei dem ein aktives Element in den Pixel integriert ist, das heißt, mindestens ein Verstärker, der in der Regel einen oder mehrere Transistoren zur Verstärkung der auf dem lichtempfindlichen Element in dem Pixel angesammelten Ladung umfaßt. Aktive Pixel können auch mit zusätzlicher Elektronik für kompliziertere Funktionen, wie zum Beispiel Filterung, Hochgeschwindigkeits-Betrieb oder Betrieb in extremeren Beleuchtungsbedingungen ausgestattet sein. Fig. 1 zeigt eine häufig verwendete aktive Pixelsensor-(APS-)CMOS- Zelle. Sie enthält vier Transistoren T1, T2, T3, T4 und ein lichtempfindliches Element D1. Die Zelle enthält ein Transfer-Gate TG an einem Transfer-Transistor T2, wodurch das lichtempfindliche Element D1 von einer kapazitiven "schwebenden Diffusion" getrennt wird (die als ein Abtast/Halte-Kondensator wirkt), ein Rücksetz- Gate RG an einem Rücksetz-Transistor T1 zwischen der schwebenden Diffusion und einer Energiequelle V_DD, einen Source-Folger-Transistor T4 zum Puffern der schwebenden Diffusion von einer Ausleseleitungskapazität und ein Reihenauswahl-Gate RSG an einem Reihenauswahltransistor T3 zum Verbinden der Zelle mit der Ausleseleitung. Alle Pixel auf einer Spalte sind an einen gemeinsamen Leseverstärker A angeschlossen.
In der dargestellten aktiven Pixelsensorzelle sowie auch in vielen anderen APS-Zellen werden Spaltenbusse als ein geschalteter Source-Folger ausgelesen: der Treibertransistor T4 befindet sich in den Pixeln und der Lasttransistor ist allen Pixeln einer Spalte gemeinsam. Ein Auswahl-MOSFET T3, der als ein Schalter wirkt, verbindet die Pixel mit der Spalte.
Ein einfacher Bilderfassungszyklus für eine erwähnte aktive Pixelsensorzelle mit vier Transistoren ist wie folgt. Zuerst werden das Rücksetz-Gate RG und das Transfer-Gate TG eingeschaltet, um das lichtempfindliche Element D1 und die schwebenden Diffusionspotentiale zurückzusetzen. Dann werden beide Gates RG, TG, ausgeschaltet. Die lichtempfindlichen Elemente D1 der Pixel wandeln Photonen (Licht) in Ladung um, und diese lichtinduzierten Elektronen sammeln sich auf den lichtempfindlichen Elementen D1. Nach der gewünschten Integrationsperiode wird das Transfer-Gate TG eingeschaltet und angesammelte Ladung wird zu der schwebenden Diffusionskapazität transferiert. Die resultierende Spannungsänderung der schwebenden Diffusion erscheint auf dem Source-Folger- Ausgang des Transistors T4, der gelesen wird, indem er über das Reihenauswahl-Gate RSG des Reihenauswahltransistors T3 mit einer Ausleseleitung verbunden wird. Dieser Zyklus wird von jedem Pixel, der ein Bild erfaßt, durchlaufen und wird für jedes nächste Bild wiederholt.
Ein klassisches Verfahren zum Auslesen eines Bildsensors ist zeilenweise. Fig. 2 zeigt ein herkömmliches Signalauslesesystem eines CMOS- Bildsensors.
Eine Horizontal-Scan-Register-Y-Adressierung adressiert alle Pixel einer auszulesenden Zeile, wodurch alle Reihenauswahl-Schaltelemente von Pixeln dieser Zeile zur selben Zeit geschlossen werden. Deshalb legt jeder dieser Pixel ein Signal auf eine Vertikal- Ausgangsleitung V, das dort in dem Spaltenverstärker A1 verstärkt wird. Eine Vertikal-Scan-Register-X- Adressierung schaltet und multiplext die Ladungen, die auf die Vertikal-Ausgangsleitungen V gelegt wurden, auf einen Ausgangsbus O.
Zwischen dem Auslesen zweier aufeinanderfolgender Zeilen liegt eine sogenannte "Austastzeit" oder "Austastperiode", wobei es sich um eine Zeitspanne handelt, die notwendig ist, um bestimmte Bildsensor- Verwaltungsaufgaben durchzuführen, wie zum Beispiel, aber ohne Einschränkung

- Ändern der Zeilenadresse; da dabei relativ lange Leitungen geladen oder entladen werden müssen, ist diese Zeit sicherlich nicht unendlich klein;
- zeilenweises paralleles Abtasten und Halten von Ladungen, die in allen Pixeln einer Zeile integriert sind;
- Rücksetzen der letzten gewählten Zeile, damit eine neue Integrationsperiode in dieser Zeile beginnen kann;
- Rücksetzen einer anderen Zeile als die zuvor gewählte; dieser Vorgang wird häufig zur Durchführung eines "elektronische Verschlusses" benutzt, wobei es sich um die Fähigkeit handelt, die Integrationszeit eines lichtempfindlichen Pixels zu steuern;
- Subtrahieren des Signals einer Zeile und seines Rücksetz-Pegels; diese Funktion wird häufig zum Aufheben von Rauschen mit festem Muster benutzt.

In jedem Fall besteht eine endliche Verzögerung zwischen dem Auslesen des letzten Pixels der vorherigen Zeile und des ersten Pixels der nächsten Zeile, da die Zeilenadresse gewechselt werden muß. Bei der schnellstmöglichen Konfiguration, die im Stand der Technik bekannt ist, ist die eine Funktion, die während der Austastperiode beibehalten wird, die Änderung der Zeilenadresse, die einem Wechsel der gewählten auszulesenden Zeile entspricht.
Es ist wohlbekannt, daß bei Source-Folgern wie bei der Pixel-Ausführungsform von Fig. 1 ihre Anstiegszeit schnell ist, aber ihre Abfallzeit langsam, da diese durch die Entladung der Buskapazität durch den Last- MOSFET A vorgeschrieben wird, der als eine Stromquelle wirkt. Auch wenn die Änderung der Zeilenadresse die einzige beibehaltene Funktion ist, ist diese Zeit deshalb wie bereits erwähnt, da dabei relativ lange Leitungen geladen oder entladen werden, bestimmt nicht unendlich kurz. Diese Entladezeit ist häufig die praktische Beschränkung für die notwendige Zeit zum Ändern einer Zeile in einem APS-Bildsensor. Durch Vergrößern des Laststroms kann man die Entladezeit verkürzen, dies hat jedoch praktische Grenzen. Die Treiber-MOSFETs liegen innerhalb der Pixel (z. B. Transistor T4 in Fig. 1) und sind deshalb flächenmäßig und in der Ansteuerleistung beschränkt. Wenn der Laststrom zu groß ist, kann der Treiber-MOSFET in den Pixeln ihm nicht entgegenwirken und der Signalpegel auf dem Bus bricht zusammen. Außerdem können alle Lastströme parallel für alle Spalten des Bildsensors zusammen eine bedenkliche Verlustleistung darstellen, die zu einer unannehmbaren Erwärmung des Chips oder einer kurzen Batterielebensdauer führen kann.
Fig. 3 zeigt eine schematische Darstellung der herkömmlichen Abfolge von Pixel-Auslesesequenzen und Austastperioden. Während der Austastzeit A wird die Zeilenadresse geändert, um so die Zeile k als nächste auszulesende Zeile einzurichten, und möglicherweise werden während der Austastzeit A auch noch andere Aufgaben durchgeführt. Danach werden alle Pixel der Zeile k ausgelesen und auf einen Ausgangsbus gemultiplext. Sobald alle Pixel der Zeile k ausgelesen wurden, tritt eine Austastzeit B auf, während der die Zeilenadresse geändert wird, um so die Zeile k+1 als die nächste auszulesende Zeile einzurichten.
Möglicherweise werden während der Austastzeit B auch noch andere Aufgaben durchgeführt. Danach werden alle Pixel der Zeile k+1 ausgelesen und auf einen Ausgangsbus gemultiplext.

Kurze Darstellung der Erfindung

Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens und einer Vorrichtung zum Auslesen eines Bildsensors mit reduzierter, verschwindender oder Null-Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen.
Gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird diese Aufgabe gelöst durch Auslesen jeder Zeile eines Bildsensors oder ein Zwischen- Auslesen einer solchen Zeile in mindestens einer ersten und einer zweiten Sequenz, die sich überlappen, wodurch jede Sequenz eine abwechselnde Abfolge von Austastzeiten und Pixelausleseperioden umfaßt. Die Zeitsteuerung der Sequenzen wird so gesteuert, daß die Ausleseperioden verschiedener Sequenzen verschachtelt sind, d. h. in abwechselnden Segmenten behandelt werden, und zwar vorzugsweise auf einem gemeinsamen Bus. Auf diese Weise überlappen sich zu jedem gegebenen Zeitpunkt die Ausleseperioden verschiedener Sequenzen nicht. Vorzugsweise fügen die Ausleseperioden verschiedener Sequenzen zu jedem Zeitpunkt aneinander an, d. h. sind kettenweise verbunden, so daß ein Auslesen ohne Unterbrechung erzielt wird.
Jede Zeile des Bildsensors oder ein Zwischen-Auslesen einer solchen Zeile kann in zwei sich überlappenden Sequenzen oder in mehr (etwa n) sich überlappenden Sequenzen ausgelesen werden. Im allgemeinen sind die Austastperioden kurz genug, damit zwei sich überlappende Sequenzen ausreichen. Von diesen n sich überlappenden Sequenzen können m verschachtelt sein, wodurch m nicht größer als n ist.
Außerdem wird eine Ausleseschaltung zum Auslesen von Pixelsignalen aus einem Pixel-Array bereitgestellt, wobei jedes Pixelsignal mindestens zwei sich überlappende Sequenzen aufweist. Die Ausleseschaltung umfaßt mindestens zwei Abtast-Halte-Stufen, die einen gemeinsamen Ausgangsbus teilen. Eine Zeitsteuerungsschaltung bewirkt ein Verschachteln der Signale aus den Abtast-Halte-Stufen auf demselben Bus. Deshalb gibt mindestens ein Multiplexer Daten aus den Abtast-Halte-Stufen auf dem gemeinsamen Bus aus, so daß die ausgegebenen Daten sich zeitlich nicht überlappen.
Die Ausleseschaltung kann weiterhin Register zum Adressieren des mindestens einen Multiplexers umfassen. Jedes Register kann durch ein Taktsignal und ein SYNC- Signal angesteuert werden. Wenn mehr als ein Register vorliegt, können sie gleichzeitig, aber unabhängig, angesteuert werden. Gemäß einer bevorzugten Ausführungsform kann ein Teil der Signale, z. B. das Taktsignal, für alle Register gemeinsam sein. Das Taktsignal kann aus einem Master-Taktgeber oder aus einem Satz von Master-Taktgeber abgeleitet werden.
Gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird ein schnelles Spaltenausleseverfahren bereitgestellt, in dem ein Bildsensor mit reduzierter Verzögerungszeit zwischen Zeilen ausgelesen wird. Das Verfahren gemäß der vorliegenden Erfindung umfaßt ein schnelleres Entladen eines Spaltenbusses des Bildsensors, aber mit einem niedrigeren Energieverbrauch (einer verminderten mittleren Verlustleistung) als im Stand der Technik. Das Entladen des Spaltenbusses umfaßt deshalb einen Schritt des Amplitudemäßigen und Zeitmäßigen Modulierens eines Laststroms, wobei dieser Laststrom zum Entladen des Spaltenbusses verwendet wird. Vorzugsweise wird der Laststrom durch Stromspiegelung einer Entladung eines Kondensators bereitgestellt. Die Form der Modulation ist eine Funktion, die mit zunehmender Zeit abnimmt, und zwar vorzugsweise eine quasi Exponentialfunktion oder eine Stufenfunktion.
Eine Entladevorrichtung zum schnellen Entladen eines Spaltenbusses eines Pixel-Arrays eines Bildsensors wird bereitgestellt, die einen Modulator zum Amplitudemäßigen und Zeitmäßigen Modulieren eines Laststroms zum Entladen des Spaltenbusses des Bildsensors umfaßt.
Vorzugsweise umfaßt die Entladevorrichtung einen Stromspiegel mit einem Eingangsknotenpunkt und einem Ausgangsknotenpunkt. Der Ausgangsknotenpunkt des Stromspiegels ist mit dem Spaltenbus verbunden. Der Eingangsknotenpunkt des Stromspiegels ist mit einer ersten Seite eines Widerstands und mit einer ersten Platte eines Kondensators verbunden. Der Widerstand ist mit seiner zweiten Seite mit einer ersten Elektrode einer Energieversorgung verbunden. Der Kondensator ist mit seiner zweiten Platte mit einer anderen Elektrode der Energieversorgung, z. B. Masse verbunden. Ein Schalter ist vorgesehen, der, wenn er geschlossen ist, den Widerstand kurzschließt und damit die erste Platte des Kondensators mit der ersten Elektrode der Energieversorgung verbindet. Der Schalter wird abwechselnd geöffnet und geschlossen. Auf diese Weise wird der Laststrom durch Stromspiegelung der Entladung eines Kondensators bereitgestellt.
Statt eines einzigen Schalters kann eine Kombination aus einem ersten und einen zweiten Schalter bereitgestellt werden, sowie ein Ansteuervorrichtung zum sich gegenseitig ausschließenden Ansteuern der Schalter. Das heißt, daß ein Schalter offen ist, wenn der andere geschlossen ist und umgekehrt. Hierbei werden wiederum die Schalter abwechselnd geöffnet und geschlossen. Wenn der erste Schalter geschlossen ist, ist die Reihenschaltung aus Widerstand und Kondensator zwischen Masse und die Versorgungsspannung geschaltet. Wenn der zweite Schalter geschlossen ist, wird der Widerstand kurzgeschlossen und der Kondensator wird mit seiner ersten Platte mit der Energieversorgung verbunden.
Gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird ein schnelles Spaltenausleseverfahren bereitgestellt, wodurch ein Bildsensor mit reduzierter Verzögerungszeit zwischen Zeilen ausgelesen wird. Das Verfahren gemäß der vorliegenden Erfindung umfaßt das Vorladen eines Spaltenbusses durch einen Laststrom durch Verbinden des Spaltenbusses mit einem Gleichstrompotential oder einer Stromquelle über einen Schalter. Ein Widerstand kann zwischen den Schalter und das Gleichstrompotential oder die Stromquelle geschaltet sein. Dieses Gleichstrompotential kann Massepotential oder eine andere niedrige Spannung sein, so daß der Spaltenbus anschließend bereit ist, eine hohe Spannung des Auslesesignals anzunehmen. Die Spaltenbus-Vorladung geschieht zu einem Zeitpunkt, zu dem keine Auswahlleitung für ein Bildelement, das durch den Spaltenbus ausgelesen wird, aktiv ist.
Der Laststrom nimmt vorzugsweise mit zunehmender Zeit ab: ein hoher Laststrom am Anfang des Vorladens soll das Laden beschleunigen, und ein niedriger Laststrom am Ende des Vorladens ist dazu da, das Vorladen auf einem niedrigen Verlustleistungswert zu halten. Die Differenz zwischen dem Wert der Amplitude des niedrigen Laststroms und dem Wert der Amplitude des hohen Laststroms ist mindestens ein Faktor 2. Der hohe Laststrom muß lange genug andauern, um mindestens 50% des Signals auf dem Spaltenbus zu entladen.
Außerdem wird eine Entladevorrichtung gemäß dieser Ausführungsform bereitgestellt. Sie umfaßt einen Schalter, der möglicherweise mit einem ersten widerstand oder einer ersten Stromquelle zwischen einem zu entladenden Spaltenbus und einem Gleichstrompotential, das Massepotential oder eine andere Niedrigspannung sein kann, in Reihe geschaltet ist.
Vorzugsweise ist eine zweite Stromquelle parallel über die Reihenschaltung aus dem Schalter und dem ersten Widerstand oder der ersten Stromquelle geschaltet. Diese zweite Stromquelle kann durch einen Widerstand mit einem hohen Widerstandswert gebildet werden.
Die vorliegende Erfindung kann außerdem eine Zeitsteuerungsschaltung zum Erzeugen beliebiger der für die Implementierung beliebiger der obigen Ausführungsformen erforderlichen Steuersignale umfassen.
Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, wobei die Zeichnungen als Beispiel die Prinzipien der Erfindung veranschaulichen. Die unten angegebenen Bezugsfiguren beziehen sich auf die beigefügten Zeichnungen.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine aktive Pixelsensor-CMOS-Zelle mit vier Transistoren und einem lichtempfindlichen Element gemäß dem Stand der Technik,
Fig. 2 ist ein Signalauslesesystem eines CMOS- Bildsensors gemäß dem Stand der Technik,
Fig. 3 zeigt eine Abfolge von Pixel-Auslesesequenzen und Austastperioden gemäß dem Stand der Technik als Funktion der Zeit,
Fig. 4 ist ein Signalauslesesystem eines CMOS- Bildsensors gemäß einer ersten Ausführungsform der vorliegenden Erfindung, bei der zwischen dem Auslesen verschiedener Zeilen keine Verzögerungszeit vorliegt,
Fig. 5 zeigt eine Abfolge von Pixel-Auslesesequenzen und Austastperioden gemäß dem Signalauslesesystem von Fig. 4 als Funktion der Zeit,
Fig. 6a zeigt ein Schaltbild einer Pixel- Ausleseschaltung mit reduzierter Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
Fig. 6b ist eine Darstellung der Spannungssignale auf der Taktleitung und des Stromsignals auf dem Spaltenbus, mit dem alle Pixel einer Spalte verbunden sind,
Fig. 7 zeigt ein Schaltbild einer Pixel- Ausleseschaltung mit reduzierter Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen gemäß einer dritten Ausführungsform der vorliegenden Erfindung,
Fig. 8 ist ein Signalauslesesystem eines CMOS- Bildsensors gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
Fig. 9 ist ein Signalauslesesystem eines CMOS- Bildsensors gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
In den verschiedenen Figuren beziehen sich dieselben Bezugsziffern auf dieselben oder analoge Elemente.

Beschreibung der Ausführungsbeispiele

Im folgenden wird die vorliegende Erfindung mit Bezug auf bestimmte Ausführungsformen und Zeichnungen beschrieben, obwohl die vorliegende Erfindung nicht darauf, sondern nur durch die Patentansprüche beschränkt wird. Insbesondere kann in allen Ausführungsformen der vorliegenden Erfindung eine Zeitsteuerungsschaltung vorgesehen werden, um die notwendigen Signale, wie zum Beispiel Taktsignale oder Transistoransteuersignale, zu erzeugen.

Erste Ausführungsform

Fig. 4 zeigt in Form eines Diagrammes eine bevorzugte Schaltung zum Erzielen eines Auslesens eines Bildsensors 1 ohne Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen oder Reihen 8 von Pixeln 2.
Die Schaltung umfaßt einen Bildsensor 1, der aus einer Matrix von Pixeln 2 besteht, die auf N1 Zeilen 8 und N2 Spalten angeordnet sind. Jeder Pixel 2 der Matrix umfaßt mindestens ein (nicht dargestelltes) lichtempfindliches Element und einen (nicht dargestellten) Ausleseschalter. M parallele Ausgangsbusse 3 sind mit dem Bildsensor 1 verbunden, wodurch M mindestens eins und kleiner oder gleich N1 ist. In Fig. 4 ist nur ein Ausgangsbus dargestellt. Die Ausgangsbusse 3 können analoge Busse oder digitale Busse sein.
Gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird jeder der Ausgangsbusse 3 von mindestens zwei Registern 4, 5 und derselben Anzahl von Multiplexern 6, 7 angesteuert. Bei der Implementierung von Fig. 4 steuern zwei Register 4, 5 und zwei Multiplexer 6, 7 den Ausgangsbus 3 an. Die Zeitsteuerung der Register 4, 5 und der Multiplexer 6, 7 ist dergestalt, daß sich die Ausleseperiode des ersten Registers 4 und des Multiplexers 6 zeitlich nicht mit der Ausleseperiode des zweiten Registers 5 und des Multiplexers 7, die Daten auf den gemeinsamen Ausgangsbus 3 ausgeben, überlappen, sondern daß stattdessen diese Ausleseperioden zeitlich passend verbunden sind. Die Ausleseperioden des ersten Registers 4 und die Ausleseperioden des zweiten Registers 5 sind auf dem gemeinsamen Ausgangsbus 3 verschachtelt. Die Zeitsteuerungssignale für die Register 4, 5 können durch eine eigene Zeitsteuerungsschaltung bereitgestellt werden.
Die vorbekannte Zeilensequenz 12 auf einem Ausgangsbus 3, die aus Austastperioden und Ausleseperioden besteht, wird durch eine Anzahl sich überlappender Sequenzen 10, 11 ersetzt, die gleich der Anzahl von Registern 4, 5 und Multiplexern 6, 7 ist, die diesen Ausgangsbus 3 ansteuern. Die sich überlappenden Sequenzen 10, 11 arbeiten parallel aber zeitlich versetzt, wie in Fig. 5 gezeigt, damit die Ausleseperioden "A-Pixel-Auslesen", "B-Pixel-Auslesen" verschachtelt werden, so daß sie passend verbunden sind und sich nicht überlappen. Die Pixel-Ausleseperiode einer Sequenz fällt mit der Austastzeit einer anderen Sequenz zusammen.
Die verschiedenen Multiplexer 6, 7, die Daten auf einer Leitung 8 multiplexen, teilen denselben Ausgangsbus 3. Der Ausgangsbus 3 gibt somit kontinuierlich und ohne Unterbrechungen Daten aus. Für eine gegebene maximale Spitzendatenrate wird die höchstmögliche mittlere/Gesamt-Datenrate erzielt.
Verschiedene Schaltungsstufen 13, 14, wie zum Beispiel Abtast-Halte-Stufen, Pufferung usw., können sich zwischen dem Spaltenbus 9 und den Multiplexern 6, 7 befinden.
Bei der Ausführungsform von Fig. 4 weisen die beiden Register 4, 5 ihre eigenen Ansteuersignale auf, die im allgemeinen ein Takt- und ein SYNC-Signal umfassen. Ein Teil der Signale, z. B. der Takt, kann jedoch als ein gemeinsames Signal für die Register 4, 5 implementiert werden. Außerdem können zusätzliche Schaltungen bereitgestellt werden, die diese Impulse von einem Master-Takt oder einem Satz von Master-Takten ableiten. Insbesondere kann zur Erzeugung dieser Signale eine Zeitsteuerungsschaltung bereitgestellt werden.
Der Klarheit halber sind die beiden Register 4, 5 pro Ausgangsbus 3 in Fig. 4 als geometrisch getrennte Blöcke dargestellt. Gemäß einer weiteren Ausführungsform können die Register, die einen Bus ansteuern, in einer beliebigen Kombination verschachtelt oder verwoben sein, wobei zum Beispiel ungerade Spalten von einem ersten Register 4 und einem ersten Multiplexer 6 und gerade Spalten von einem zweiten Register 5 und einem zweiten Multiplexer 7 ausgelesen werden.
Als eine weitere Ausführungsform kann außerdem die Auswahl der Zeilen 8 außer Phase gebracht werden. Das heißt, daß die Zeilen 8 in Hälften geschnitten werden und mit einer Verschiebung von 180° ausgelesen werden. Eine Alternative dazu besteht darin, Zeilen als Ganzes auszulesen, aber in zwei Abtast-Halte-Stufen gespeichert werden, die mit einer Phasenverschiebung von 180° arbeiten.

Zweite Ausführungsform

Eine andere Ausführungsform der vorliegenden Erfindung wird mit Bezug auf Fig. 6a und Fig. 6b beschrieben. Fig. 6a zeigt einen Pixel 2, wodurch nur ein Teil der internen Pixelschaltkreise dargestellt ist, insbesondere ein Source-Folgertransistor 4 und ein Reihenauswahl- bzw. Zeilenauswahltransistor T3. Am Gate des Source-Folgertransistors T4 wird das Pixelsignal empfangen, das die an dem lichtempfindlichen Element angesammelte Ladung ist. Die APS-Schaltkreise, die vor dem Gate des Source-Folgertransistors T4 angeordnet sind, können wie in Fig. 1 dargestellt oder eine beliebige andere Art von aktivem Pixel sein.
Der Ausgang des Pixels 2 ist mit einem Spaltenbus 9 verbunden, der mit dem Ausgang eines Stromspiegels 20 verbunden ist. Der Eingang des Stromspiegels 20 ist mit einem geschalteter-Kondensator-Netzwerk (Switched- Capacitor-Netzwerk) verbunden. Ein hoher Laststrom wird durch Stromspiegelung einer Entladung eines Kondensators C über eine normale Stromspiegel-MOSFET- Konfiguration 20 gegeben, die einen ersten Transistor TM1 und einen zweiten Transistor TM2 umfaßt. Ein Widerstand R ist zwischen eine positive Energieversorgung V_DD und den Eingangsknotenpunkt des Stromspiegels 20 geschaltet. Ein Kondensator C ist zwischen den Eingangsknotenpunkt des Stromspiegels und Masse geschaltet. Ein Satz von Schaltern S1, S2 ist vorgesehen, von denen einer offen ist, wenn der andere geschlossen ist, und die entweder den Widerstand R in der Ausleseschaltung enthalten oder ihn aus der Ausleseschaltung ausschließen, während der Drain- Anschluß des ersten Transistors TM1 des Stromspiegels 20 mit der positiven Energieversorgung V_DD verbunden wird.
Während einer ersten Zeitspanne ist ein Zeilentakt im High-Zustand (bereitgestellt durch eine Taktschaltung) wie in Fig. 6b zu sehen ist, d. h. der Schalter S1 ist geschlossen und der Schalter S2 ist offen. Sowohl der Widerstand R als auch der Kondensator C sind in der Ausleseschaltung enthalten. Ein Strom I, dessen Wert von dem Wert des Widerstands R abhängt, fließt durch einen ersten Transistor TM1 des Stromspiegels und, gespiegelt durch die Stromspiegelschaltung 20, auch durch den zweiten Transistor TM2 des Stromspiegels 20 und somit durch den Spaltenbus 9.
Wenn das Taktsignal in den Low-Zustand übergeht, wechseln die Schalter S1 und S2 den Zustand, d. h. der Schalter S1 öffnet sich und der Schalter S2 schließt sich. Der Widerstand R wird aus der Ausleseschaltung ausgeschlossen, da er nicht durch den geschlossenen Schalter S2 kurzgeschlossen ist und somit den Drain- Anschluß des ersten Transistors TM1 und außerdem einen ersten Knotenpunkt des Kondensators C mit der positiven Energieversorgung verbindet, wobei der zweite Knotenpunkt des Kondensators C an Masse angebunden ist. Der Kondensator C wird geladen.
Wenn das Taktsignal wieder in den High-Zustand übergeht, wechseln die Schalter S1 und S2 wieder die Zustände, d. h. der Schalter S1 schließt sich und der Schalter S2 öffnet sich, so daß der Widerstand R wieder zwischen den ersten Knotenpunkt des Kondensators und die positive Energieversorgung geschaltet wird. Der Kondensator C entlädt sich und erzeugt somit einen Spitzenstrom durch den ersten Transistor TM1 des Stromspiegels 20 und erzeugt dadurch einen hohen Laststrom zu dem Spaltenbus 9.
Der Spitzenstrom muß bezüglich der Amplitude und der Zeit des Auftretens abgestimmt werden, um die letztendliche Entladung der Spalten zu beschleunigen, wenn eine neue Zeile von Pixeln gewählt wird. Dies geschieht durch korrekte Wahl der Werte des Widerstands R und des Kondensators C.
Die notwendigen Zeitsteuerungssignale zur Implementierung der zweiten Ausführungsform können von einer Zeitsteuerungsschaltung bereitgestellt werden.

Dritte Ausführungsform

Eine weitere Ausführungsform der vorliegenden Erfindung wird mit Bezug auf Fig. 7 beschrieben. Wieder ist ein Pixel 2 gezeigt, wodurch nur ein Teil der internen Pixelschaltkreise dargestellt wird, insbesondere ein Source-Folger-Transistor T4 und ein Reihenauswahl- bzw. Zeilenauswahltransistor T3. Am Gate des Source-Folger- Transistors T4 wird das Pixelsignal empfangen, das die an einem lichtempfindlichen Element in dem Pixel angesammelte Ladung ist. Die vor dem Gate des Source- Folger-Transistors T4 liegenden APS-Schaltkreise können wie in Fig. 1 dargestellt oder eine beliebige andere Art von aktivem Pixel sein.
Der Reihenauswahltransistor T3 wird vorzugsweise durch den Ausgang eines NOR-Gatters 40 angesteuert, dessen Eingangssignale aus einer Master-Auswahlleitung und aus einem Y-Schieberegister geleitet werden. Das Y- Schieberegister richtet eine "1" nur auf eine Leitung. Die Master-Auswahlleitung ist eine gemeinsame Steuerung für alle Leitungen der gesamten Abbildungsvorrichtung. Diese Steuerung kann somit alle Auswahlleitungen sperren oder nur eine (nämlich die, auf die das Y- Schieberegister richtet) freigeben. Wenn beide Eingangssignale im Low-Zustand sind, geht das Gate des Reihenauswahltransistors T3 in den High-Zustand und der Pixel 2 kann einen Wert auf den Spaltenbus 9 ausgeben.
Der Ausgang des Pixels 2 ist mit einem Spaltenbus 9 verbunden, der mit einer Schaltung 25 zum Vorladen oder Vor-Entladen des Busses 9 verbunden ist. In dem Schema von Fig. 7 wird der Spaltenbus auf ein Gleichstrompotential entladen, das die Masse (GND) ist, bevor die Zeile von Pixeln ausgewählt wird. Der Spaltenbus 9 kann auch auf einen anderen Gleichstrompotentialwert vor-entladen werden.
Die Schaltung zum Vorladen oder Vor-Entladen des Spaltenbusses 9 umfaßt einen Schalter 30, der, wenn er geschlossen ist, den Spaltenbus 9 mit einem Gleichstrompotential, z. B. mit der Masse, verbindet. Ein Widerstand oder eine Stromquelle R2 kann mit dem Entladeschalter 30 in Reihe geschaltet sein. Ein Widerstand oder eine Stromquelle Rx kann parallel über den Schalter 30 oder über die Reihenschaltung aus Schalter 30 und Widerstand oder Stromquelle R2 geschaltet sein. Wenn der Wert eines Widerstands oder einer Stromquelle Rx, die über den Entladeschalter 30 oder über die Reihenschaltung aus Schalter 30 und Widerstand oder Stromquelle R2 parallel geschaltet ist, sehr hoch oder sogar unendlich ist, kann die Gleichstrom-Verlustleistung sehr niedrig gehalten werden.
Das Entladen des Spaltenbusses 9 über einen Schalter 30 ist im allgemeinen viel schneller als das Entladen über einen Stromquellen-MOSFET. Ein Schalter wird beim Schließen effektiv kurzgeschlossen und weist im offenen Zustand effektiv eine unendliche Impedanz auf. Eine Stromquelle würde den Spaltenbus die ganze Zeit schwach entladen, während ein Schalter den Spaltenbus die ganze Zeit schnell entladen würde.
In jedem Auslesezyklus muß der Spaltenbus 9 durch den Treiber-MOSFET in dem Pixel, z. B. durch den Transistor T4, wenn der Pixel wie in Fig. 1 dargestellt ist, wieder auf seinen endgültigen Pegel aufgeladen werden. Die Kombination von Vor-Entladung und Wiederaufladung ist wesentlich schneller als eine normale Ausschwingzeit eines MOSFET-Source-Folgers.
Die Spalten-Vorladung sollte während einer Zeit aktiv sein, in der keine Auswahlleitung aktiv ist. In Fig. 7 ist eine wahlweise Abtast-Halte-Stufe 31 mit dem Spaltenbus 9 verbunden. Diese Abtast-Halte-Stufe 31 besteht aus einem Schalter 32 und einem Kondensator Csh. Die Abtast-Halte-Stufe 31 dient dazu, über eine längere Zeitspanne hinweg einen stabilen Abtastwert der Spaltenspannungen zu halten. Wenn der Pixel 2 einen Wert auf den Spaltenbus 9 gelegt hat und der Schalter 32 geschlossen wurde, wird der Wert auf dem Kondensator Csh abgetastet. Der Schalter 32 wird geöffnet, während der Kondensator Csh immer noch den Auslesewert des Pixels 2 hält. Der Spaltenbus 9 kann nun durch Schließen des Schalters 30 entladen werden.
Die notwendigen Zeitsteuerungssignale zur Implementierung der dritten Ausführungsform können durch eine Zeitsteuerungsschaltung bereitgestellt werden.

Vierte Ausführungsform

Fig. 8 zeigt ein Diagramm einer Schaltung zur Erzielung eines Auslesens eines Bildsensors 1 ohne Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen oder Reihen 8 von Pixeln 2, falls zum Beispiel ein Blitzbeleuchtung auftritt.
Im Fall einer Vorrichtung gemäß der Beschreibung in bezug auf Fig. 4 sind die Zeilen 8 links/rechts- Abtasthälften zu verschiedenen Zeiten. Im Fall einer Blitzbeleuchtung ergibt aufgrund der Zeitdifferenz zwischen dem Auslesen der ersten Hälfte und der zweiten Hälfte einer Zeile oder Reihe 8 von Pixeln 2 nur eine Hälfte der Zeile oder Reihe 8 ein Bild der Blitzbeleuchtung.
Um dies zu vermeiden und damit die Vorrichtung synchron wird, geschieht gemäß einer vierten Ausführungsform der vorliegenden Erfindung ein Zwischen-Auslesen einer Zeile oder Reihe 8 von Pixeln 2 als Ganzes. Für jede Zeile 8 ist eine zwischengelagerte selbsthaltender- Schalter- oder Abtast-Halte-Stufe 15, die dieser gesamten Zeile 8 gemeinsam ist, vorgesehen, um die Pixelwerte dieser Zeile 8 zu speichern. Diese zwischengelagerte selbsthaltender-Schalter- oder Abtast-Halte-Stufe 15 wird dann wie bei dem in bezug auf Fig. 4 beschriebenen Auslesen ausgelesen.
Die notwendigen Zeitsteuerungssignale zur Implementierung der vierten Ausführungsform können von einer Zeitsteuerungsschaltung bereitgestellt werden.

Fünfte Ausführungsform

Fig. 9 zeigt ein Diagramm einer Schaltung zum Erzielen eines Auslesens eines Bildsensors 1 ohne Verzögerungszeit zwischen dem Auslesen verschiedener Zeilen oder Reihen 8 von Pixeln 2, wobei ein digitales X-Register verwendet wird.
Die Schaltung umfaßt einen Bildsensor 1, der aus einer Matrix von Pixelelementen 2 besteht, die in N1 Reihen 8 und N2 Spalten angeordnet sind. Jedes Pixelelement 2 der Matrix umfaßt mindestens ein (nicht dargestelltes) lichtempfindliches Element und einen (nicht dargestellten) Ausleseschalter. M parallele Ausgangsbusse sind mit dem Bildsensor 1 verbunden, wodurch M mindestens 1 beträgt und kleiner oder gleich N1 ist. In Fig. 9 ist nur ein Ausgangsbus 3 dargestellt.
Die Pixeldaten aus einer Zeile 8, die entweder auf einer zwischengelagerte selbsthaltender-Schalter- oder Abtast-Halte-Stufe 15, wie in bezug auf Fig. 7 beschrieben, gespeichert werden oder nicht, werden auf den Abtast-Halte-Stufen 13 und 14 verschachtelt.
Gemäß der fünften Ausführungsform der vorliegenden Erfindung wird jeder Ausgangsbus 3 von einem digitalen X-Register 16 und einem Multiplexer 17 angesteuert. Zuerst werden alle in der ersten Abtast-Halte-Stufe 13 gespeicherten Pixelsignale von dem Multiplexer 17 und dem Register 16 auf den gemeinsamen Bus 3 gelegt. Während dessen kann die zwischengelagerte selbsthaltender-Schalter- oder Abtast-Halte-Stufe 15 bereits Ladungen speichern, die in allen Pixeln der nächsten Zeile integriert sind. Sobald alle Pixelsignale, die in der ersten Abtast-Halte-Stufe 13 gespeichert sind, auf den gemeinsamen Bus gelegt sind, können der Multiplexer 17 und das Register 16 damit beginnen, Pixelsignale, die in der zweiten Abtast- Halte-Stufe 14 gespeichert sind, auf den gemeinsamen Bus zu legen. Während dieser Zeit kann die erste Abtast-Halte-Stufe bereits Bildsignale von der nächsten Zeile abtasten. Sofort nach einer Ausleseperiode einer gesamten Zeile kann eine neue Ausleseperiode starten, wodurch die Verzögerung zwischen den beiden Ausleseperioden sehr kurz ist, da ein digitales X- Register 16 verwendet wird. Die notwendigen Steuersignale können durch eine Zeitsteuerungsschaltung bereitgestellt werden.
Obwohl die Erfindung mit Bezug auf bevorzugte Ausführungsformen gezeigt und beschrieben wurde, ist für Fachleute erkennbar, daß verschiedene Änderungen oder Modifikationen der Form und Einzelheiten vorgenommen werden können, ohne vom Schutzumfang und Gedanken der vorliegenden Erfindung abzuweichen.

Claims

1. Verfahren zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Ausgangszeilen, in dem jede Ausgangszeile des Bildsensors oder ein Zwischen-Auslesen einer solchen Ausgangszeile in mindestens einer ersten und einer zweiten Sequenz, die sich zeitlich überlappen, ausgelesen wird, wobei jede Sequenz eine Abfolge von Austastzeiten und Pixel- Ausleseperioden umfaßt, wobei die Zeitsteuerung der mindestens ersten und zweiten Sequenz so gesteuert wird, daß die Ausleseperioden der ersten Sequenz mit den Ausleseperioden der zweiten Sequenz verschachtelt sind.

2. Verfahren nach Anspruch 1, wodurch die Ausleseperioden der ersten und der zweiten Sequenz auf einem gemeinsamen Bus verschachtelt sind.

3. Verfahren nach einem der Ansprüche 1 und 2, wodurch es n sich überlappende Sequenzen gibt, von denen m verschachtelt sind, wobei m kleiner oder gleich n ist.

4. Ausleseschaltung zum Auslesen von Pixelsignalen aus Ausgangszeilen eines Pixel-Arrays, wobei jede Ausgangszeile mindestens eine erste und eine zweite Sequenz aufweist, die sich zeitlich überlappen, wobei jede Sequenz eine Abfolge von Austastzeiten und Pixel- Ausleseperioden umfaßt, wobei die Ausleseschaltung mindestens zwei Abtast-Halte-Stufen, die einen gemeinsamen Ausgangsbus teilen, und eine Zeitsteuerungsschaltung umfaßt, die bewirkt, daß die Ausleseperioden der ersten Sequenz mit den Ausleseperioden der zweiten Sequenz auf demselben Bus verschachtelt sind.

5. Verfahren zum Auslesen eines Bildsensors mit niedriger Stromaufnahme mit einem Schritt des Amplitudemäßigen und Zeitmäßigen Modulierens eines Laststroms zum Entladen eines Spaltenbusses des Bildsensors.

6. Verfahren nach Anspruch 5, wobei der Laststrom durch Stromspiegelung einer Entladung eines Kondensators bereitgestellt wird.

7. Verfahren nach Anspruch 6, wobei die Amplitude der Modulation mit zunehmender Zeit abnimmt.

8. Verfahren nach einem der Ansprüche 6 und 7, wobei die Amplitude der Modulation quasi-exponentiell mit der Zeit variiert.

9. Verfahren nach einem der Ansprüche 6 und 7, wobei die Amplitude der Modulation als eine Stufenfunktion variiert.

10. Entladevorrichtung zum Entladen eines Spaltenbusses eines Pixel-Arrays eines Bildsensors mit einem Modulator zum Amplitudemäßigen und Zeitmäßigen Modulieren eines Laststroms zum Entladen eines Spaltenbusses des Bildsensors.

11. Entladevorrichtung nach Anspruch 10, weiterhin mit einem Stromspiegel, der mit einem Ausgangsknotenpunkt des Stromspiegels mit dem Spaltenbus und mit einem Eingangsknotenpunkt des Stromspiegels mit einer ersten Seite eines Widerstands und mit einer ersten Elektrode eines Kondensators verbunden ist, wobei eine zweite Seite des Widerstands mit einer ersten Elektrode einer Energieversorgung und eine zweite Elektrode des Kondensators mit einer zweiten Elektrode der Energieversorgung verbunden ist, wobei mindestens ein Schalter vorgesehen ist, um für eine Zeitperiode den Widerstand kurzzuschließen und die erste Elektrode des Kondensators mit der ersten Elektrode der Energieversorgung zu verbinden.

12. Entladevorrichtung nach Anspruch 11, wobei ein erster und ein zweiter Schalter und ein Ansteuermittel zum sich gegenseitig ausschließenden Ansteuern des ersten und des zweiten Schalters vorgesehen sind, so daß, wenn der erste Schalter geschlossen ist, die Reihenschaltung des Widerstandes und des Kondensators zwischen die zweite und die erste Elektrode der Energieversorgung geschaltet ist, und wenn der zweite Schalter geschlossen ist, der Widerstand kurzgeschlossen und der Kondensator mit seiner ersten Elektrode mit der ersten Elektrode der Energieversorgung verbunden ist.

13. Verfahren zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Zeilen, das ein Vorladen eines Spaltenbusses durch einen Laststrom durch Verbinden des Spaltenbusses mit einem Gleichstrompotential oder einer Stromquelle über einen Schalter umfaßt.

14. Verfahren nach Anspruch 13, wobei der Schalter über einen Widerstand mit dem Gleichstrompotential oder der Stromquelle verbunden wird.

15. Verfahren nach einem der Ansprüche 13 und 14, wobei der Schritt des Entladens des Spaltenbusses zu einer Zeit geschieht, in der keine Auswahlleitung für ein Bildelement des Bildsensors, das über den Spaltenbus gelesen wird, aktiv ist.

16. Vorladevorrichtung zum Vorladen eines Spaltenbusses eines Pixel-Arrays eines Bildsensors mit einem Schalter, der zwischen den Spaltenbus und ein Gleichstrompotential oder eine Stromquelle geschaltet ist.

17. Vorladevorrichtung nach Anspruch 16, weiterhin mit einem ersten Widerstand, der zwischen den Schalter und das Gleichstrompotential oder die Stromquelle geschaltet ist.

18. Vorladevorrichtung nach einem der Ansprüche 16 und 17, wobei eine zweite Stromquelle zwischen den Spaltenbus und das Gleichstrompotential oder die Stromquelle geschaltet ist.

19. Vorladevorrichtung nach einem der Ansprüche 16 bis 18, wobei ein zweiter Widerstand zwischen den Spaltenbus und das Gleichstrompotential oder die Stromquelle geschaltet ist.