DE10220584B3 - Dynamische Speicherzelle und Verfahren zum Herstellen derselben - Google Patents

Abstract

Ein elektrisch leitender Surface-Strap Kontakt (20) stellt in einer DRAM-Speicherzelle (101) mit Grabenkondensator (1) und planarem Auswahltransistor (2) eine Verbindung zwischen einem Diffusionsgebiet (3) des Transistors (2) und dem Grabenkondensator (1) her, wobei er das Diffusionsgebiet (3) wenigstens teilweise horizontal überdeckt und oberhalb der Substratoberfläche ausgebildet ist. Der Speicherknoten (15) des Grabenkondensators (1) ist von wenigstens einem Oxid-Kragen (21) zur Isolation gegenüber den substrat-seitigen Diffusionsbereichen (3, 4) umschlossen. Unmittelbar auf dem Oxid-Kragen (21) liegt ein Oxid-Deckel (23) auf. Eine Öffnung (24) in diesem Oxid-Deckel (23), welche mit elektrisch leitendem Material gefüllt und mit dem Surface-Strap Kontakt verbunden ist, führt vertikal von der Oberfläche bis zum Speicherknoten (15). Bei einem vorteilhaften Layout liegt ein Feld von MINT-Speicherzellen mit jeweils einer Fläche von 8 F·2· vor, in welchem Bereiche aktiver Gebiete als lange zusammenhängende, mehrere Zellen (101) querende Balken gebildet sind.

Description

• Die vorliegende Erfindung betrifft eine integrierte dynamische Speicherzelle mit einem planaren Auswahltransistor und einem Grabenkondensator.
• Ein dynamischer Speicher wird im allgemeinen aus einem Feld von Eintransistorzellen gebildet, wobei jede Zelle beispielsweise einen Auswahltransistor und einen Grabenkondensator umfaßt. Ein wahlfreier Zugriff auf die im Speicherknoten des Grabenkondensators gespeicherte Information erfolgt über eine Wortleitung, welche einen Gate-Kontakt des Auswahltransistors mit dem Substrat bildet. Die Information wird über eine Bit-Leitung ausgelesen, welche an ein erstes dotiertes Diffusionsgebiet angeschlossen ist. Durch einen elektrischen Impuls auf der Wortleitung kann damit eine elektrische Verbindung vom ersten Diffusionsgebiet zu einem zweiten dotierten Diffusionsgebiet in der Zelle geschaltet werden, welches mit dem Speicherknoten des Grabenkondensators verbunden ist. Den möglichen Ladungszuständen des Grabenkondensators sind dabei die logischen Zustände "0" bzw. "1" zugeordnet.
• Um möglichst hohe Integrationsdichten und damit verbunden Material-, Raum- und Kostenersparnis zu erreichen, werden möglichst geringe Zellgrößen bei den Speicherzellen angestrebt. Um die fortschreitende Verkleinerung einer Speicherzelle beim Layout einer Zelle von den sich ständig weiterentwickelnden Lithographietechniken separieren zu können, wird die Zellfläche in Einheiten des Quadrates der mit Lithographietechniken aktuell erreichbaren minimalen Strukturbreite F auf einem Wafer angegeben. Bei derzeit sich in Produktion befindlichen Speicherbausteinen werden die Auswahltransistoren üblicherweise planar angeordnet. Der auf der Substratoberfläche des Wafers angeordnete Gate-Kontakt muß sich dabei in einem Abstand entsprechend einer minimalen Strukturbreite 1 F von dem Grabenkondensator befinden. Der Zwischenbereich entspricht dem vom zweiten Diffusionsgebiet benötigten Raum.
• Auf der anderen Seite des Gate-Kontaktes ist ein auch als Diffusionskontakt bezeichneter Bit-Leitungskontakt angeordnet. Mit der Bedingung, daß auch die Abstände zu den Gate-Kontakten bzw. Grabenkondensatoren der Nachbarzellen wenigstens eine minimale Strukturbreite 1 F betragen müssen, ergibt sich für planare Eintransistorzellen eine minimale Zellfläche von 8 F².
• Um solch kleine Zellflächen herstellen zu können, wurden besonders vorteilhafte Zell-Layouts entwickelt, bei denen die gegenseitige Isolierung der Zellen einerseits durch eine flache Grabenisolation (Shallow Trench Isolation, STI) und andererseits durch Bildung sogenannter Oxidkrägen (engl. collars) erreicht wird. Der Oxidkragen bewirkt eine Isolation der Speicherknotenfüllung von der sie umgebenden n- oder p-dotierten Wanne des Auswahltransistors. Er ist zu unterscheiden von der als Kondensator-Dielektrikum verwendeten Schicht im unteren Bereich des Kondensators. Diese Schicht trennt den Speicherknoten als Speichermedium von einem mehrere Gräben verbindenden, tief vergrabenen dotierten Bereich als zweite Kondensatorplatte (buried plate).
• Der STI bewirkt eine Isolation zwischen dem aktiven Diffusionsgebieten benachbarter Speicherzellen einerseits und zwischen dem Speicherknoten und einer über den Speicherknoten hinweg laufenden passiven Wortleitung in der Speicherzelle andererseits.
• Das beschriebene Speicherzellenkonzept wird auch MINT (Merged Isolation Node Trench) bezeichnet und spart Zellfläche durch die in die Grabenwand einbezogene Zellisolation. Der Kontakt zum Diffusionsgebiet erfolgt dabei heutzutage über einen sogenannten Buried Strap (vergrabener Kontakt). Auf der dem Gate-Kontakt zugewandten Seite des Grabenkondensators befindet sich dabei in der oberen Grabenwand eine Lücke im isolierenden Material zwischen Oxidkragen und STI-Isolation. Bei der Herstellung des Grabenkondensators wird an dieser Stelle typischerweise mit Arsen hochdotiertes Polysilizium abgeschieden, welches bei hohen Temperaturen ausdiffundiert und somit einen Kontakt zum angrenzenden dotierten Substrat herstellt.
• Die Ausdiffusion am vergrabenen Kontakt erfolgt mit einer Eindring-Tiefe von beispielsweise 90 nm. Ziel ist dabei, daß einerseits der Widerstand im vergrabenen Kontakt am Übergang Substrat-Grabenkondensator möglichst niederohmig gebildet wird, andererseits aber die Ausdiffusion nicht bis in den Verarmungsbereich des Substrates unter dem Gate-Kontakt reicht. Dadurch sind dem Prozeß der Ausdiffusion maximale bzw. minimale Grenzen gesetzt, welche zu dem angegebenen Wert von 90 nm führen. Bei der aktuellen Technologie-Generation von 170 nm für die lithographische Strukturbreite und einem Abstand des Grabenkondensators vom Gate-Kontakt von 125 nm ergibt sich mit dem genannten Wert für die Diffusionstiefe, welche aus Simulationen gewonnen wurde, ein Abstand von 35 nm zwischen dem Ausdiffusiongebiet und dem Gate-Kontakt.
• Würde die für die Ausdiffusion benötigte Länge größer als der Abstand zwischen Gate-Kontakt und Grabenkondensator werden und damit in den Verarmungs-Bereich des Gate-Kontaktes hineinreichen, dann könnte dies zur Folge haben, daß der Strom im Sperrzustand und die Schwellwertspannung des Auswahltransistors nachteilhaft moduliert werden. Es kann dadurch zum Ausfall der Speicherzelle und damit zu einem Ausbeuteverlust bei der Speicherherstellung kommen. Bei der angegebenen Technologiegeneration (170 nm) wird diese Bedingung durch sehr enge Overlay-Toleranzen von weniger als 45 nm, bezogen auf den Wafer, beziehungsweise 40 nm in X-Richtung bezogen auf einen einzelnen Chip eingehalten.
• Ein großes Problem entsteht dadurch, daß für die nächsten Technologiegenerationen, d.h. 140 nm, 110 nm etc. bei in etwa gleichen Eindringtiefen der Ausdiffustions die Abstände des Grabenkondensators vom Gate-Kontakt derart klein werden, daß auch unter Einhaltung engster Overlay-Toleranzen der Auswahltransistor in Mitleidenschaft gezogen werden wird. Auch bei der 170 nm-Technologiegeneration kann der Wert von 45 nm für die Overlay-Toleranz nur durch eine erhebliche Reduktion systematischer Fehler eingehalten werden, indem beispielsweise für aufeinanderfolgende Lithographie-Schritte jeweils identische Belichtungs-Tools verwendet werden. Bei der 140 nm-Technologie-Generation gibt es Ansätze, das thermische Budget des Gesamtprozesses bei der Ausdiffusion zu reduzieren. In die gleiche Richtung laufen Anstrengungen, den Kontakt-Übergang in seiner Querschnittsfläche zu verkleinern, beide Ansätze führen jedoch zu einem erhöhten Kontakt-Widerstand.
• In der Druckschrift DE 38 44 388 A1 ist eine dynamische Speicherzelle mit wahlfreiem Zugriff beschrieben, bei welcher eine Verbindung zwischen einem dotierten Gebiet des Auswahltransistors einer Speicherzelle und dem die Ladung speichernden Grabenkondensator über einen oberhalb der Substratoberfläche angeordneten Kontakt hergestellt wird. Der Speicherknoten ist dabei unterhalb der Substratoberfläche rundum von einem Isolationskragen umschlossen.
• Es ist die Aufgabe der vorliegenden Erfindung, eine DRAM-Speicherzellen-Architektur anzubieten, bei welcher einerseits das MINT-Konzept mit einer Speicherzellenfäche von 8 F² ermöglicht wird, andererseits aber die Problematik des wegen der Ausdiffusion nicht mehr verkleinerbaren Abstandes von Graben bzw. Grabenkondensator und Gate-Kontakt gelöst wird.
• Die Aufgabe wird gelöst durch eine DRAM-Speicherzelle mit den Merkmalen gemäß Anspruch 1 sowie durch ein Verfahren zur Herstellung der DRAM-Speicherzelle gemäß Anspruch 6. Weitere Ausgestaltungen der Speicherzelle sind in den abhängigen Ansprüchen angegeben.
• Ein auch als Surface-Strap zu bezeichnender Kontakt besteht dabei aus elektrisch leitendem Material, welcher den aktiven Diffusionsbereich zwischen erster Wortleitung und Grabenkondensator – wenigstens teilweise überdeckt. Das heißt insbesondere, daß der Kontakt oberhalb der Substratoberfläche mit dem Diffusionsgebiet elektrisch leitend verbunden ist.
• Der Speicherknoten des Grabenkondensators ist von wenigstens einem Oxid-Kragen umschlossen, so daß kein Strom aus dem Diffusionsbereich beziehungsweise der n- oder p-Wanne in den Speicherknoten fließen kann. Unmittelbar auf dem Oxid-Kragen, dem Collar, liegt ein Oxid-Deckel (engl. trench top oxide, TTO) auf. Dieser schließt vorzugsweise plan mit der Substratoberfläche ab und verschließt somit den Graben des Grabenkondensators. Nur durch eine Öffnung in diesem Oxid-Deckel, welche mit elektrisch leitendem Material gefüllt ist, und vertikal von der Oberfläche bis zum Speicherknoten-Material führt, werden elektrische Verbindungen vom Speicherknoten nach außen ermöglicht. Die Öffnung beziehungsweise das darin enthaltene elektrisch leitende Material besitzt vorzugsweise keine elektrisch leitende Verbindung mit der Grabenwand zum Substrat. Dadurch wird die Isolation des Grabeninneren vom oberen Rand des Oxid-Kragens bis zu der Oberfläche des Substrates hin fortgesetzt.
• Das elektrisch leitende Material des Kontaktes überdeckt nicht nur ein Diffusionsgebiet des Substrates, sondern auch einen ersten Teil der Grabenöffnung, welcher die Öffnung im Oxid-Deckel beinhaltet. Der Kontakt besteht damit vorzugsweise aus einer horizontalen Schicht, welche auf der Substrat- und Oxid-Deckel-Fläche aufliegt, sowie der damit verbundenen Füllung der Öffnung im Oxid-Deckel.
• Erreicht wird diese Anordnung eines über die Substratfläche angeordneten Kontaktes durch eine besondere Ausformung der zweiten, passiven Wortleitung.
• Die den Graben vollständig überdeckende, passive Wortleitung wird oberhalb des Grabens mit einer niedrigeren Breite im Querschnitt versehen als in den Bereichen zwischen den Gräben und den Gate-Kontakten oder direkt über den Gate-Kontakten. In Ausgestaltungen werden zwei Möglichkeiten angegeben, die vorzugsweise auch kombiniert werden:
  Die Wortleitung besitzt eine geringere Breite als der Graben, so daß der neben der passiven Wortleitung angeordnete Kontakt den ersten Teil des Oxid-Deckels mit der Oxid-Deckelöffnung überdecken kann, und/oder die Wortleitung wird am Ort des Grabenkondensators exzentrisch aus der zwei Gate-Kontakte von zwei in Y-Richtung benachbarter Zellen verbindenden Ideallinie herausgeschoben angelegt. Sie überdeckt die Grabenkondensatoröffnung dann nur teilweise, z.B. seitlich versetzt. Dieses Konzept kann auch als "Wiggled Word Line"-Konzept bezeichnet werden.
• Die Erfindung ist besonders vorteilhaft im Falle einer 8 F² MINT-Zelle bei welcher der Abstand des Gate-Kontaktes vom Grabenkondensator nur etwa 1 F beträgt. Das Problem der hohen Eindringtiefen bei der Dotierung des Substrates zur Bildung herkömmlicher vergrabener Kontakte wird dadurch umgangen, daß die Kontakte erfindungsgemäß über leitendes Material außerhalb des Substrates gebildet werden.
• Ein besonderer Vorteil der vorliegenden Erfindung ergibt sich aus einer weiteren Ausgestaltung: Die flache Grabenisolation zur elektrischen Isolation (engl.: shallow trench isolation, STI) der dotierten bzw. aktiven Gebiete von denjenigen benachbarter Zellen ist für die einzelne Speicherzelle in wenigstens zwei nicht zusammenhängenden Gebieten ausgebildet. Die Isolation wird erfindungsgemäß nur noch auf jeder Längsseite des Auswahltransistors benötigt, während die Isolation des Grabenkondensators beispielsweise zu einem benachbarten Grabenkondensator einer weiteren Speicherzelle durch den Oxidkragen und den erfindungsgemäßen Oxiddeckel gewährleistet ist.
• Als Längsseite einer Speicherzelle wird in diesem Dokument diejenige Seite bezeichnet, welche die Abfolge erstes dotiertes Gebiet, Gate-Anschluß, zweites dotiertes Gebiet und Grabenkondensator seitlich begrenzen. Als Kopfseiten werden diejenigen Seiten bezeichnet, welche nur die Enden dieser Abfolge begrenzen: erstes dotiertes Gebiet und Grabenkondensator.
• Bisher wurde die Bildung der aktiven Gebiete in beispielsweise 6 F langen Balken lithographisch strukturiert. Zwei benachbarte Zellen sind dabei um einen gemeinsamen Bit-Leitungskontakt spiegelsymmetrisch entlang dieser Balken angeordnet. Das heißt, entlang einer Wortleitung sind jeweils die Gate-Kontakte und die Grabenkondensatoren von zwei benachbarten Zellen einander zugewandt. Die Bildung des STI-Grabens zwischen zwei Grabenkondensatoren zur gegenseitgen Isolation forderte bei der lithographischen Strukturierung, daß die zur Strukturierung der aktiven Gebiete erforderlichen Balken nicht an ihren Kopf- bzw. Längsseiten verbunden sein konnten. Da die Strukturierung der aktiven Gebiete hohe Anforderungen an die lithographischen Techniken aufgrund ihrer kleinen Dimension stellt, mußte bei der optischen Belichtung die sogenannte Optical Proximity Correction angewendet werden, um den Line-End-Shortening genannten Effekt der Linienverkürzung an den Kopfenden der Balken auszugleichen, der zu schmaleren Linien hin noch stärker zum Tragen kommt.
• Gemäß der vorliegenden Erfindung können die aktiven Gebiete nun als lange Linien ausgebildet werden. Damit wird auch vorteilhaft das Problem des Line-End-Shortening gelöst. Desweiteren sinkt die Anfälligkeit gegen Linsenaberrationen. Auch die Proximity-Effekte werden reduziert. Zudem erhält die als Dummy-Linie am Speicherzellenfeldrand bezeichnete Struktur ein größeres Prozeßfenster für die Strukturierung, als wenn jedes aktive Gebiet einer Zelle einzeln isoliert werden müßte.
• Einer Ausgestaltung zufolge ist zusätzlich zu dem ersten Oxid-Kragen eine zweiter Oxid-Kragen in dem Graben direkt oberhalb des ersten Oxid-Kragens angeordnet. Der zweite Oxid-Kragen wird bei der Herstellung mit einer niedrigeren Dicke abgeschieden, so daß die im Oxid-Deckel seitlich versetzte Öffnung für den Kontakt eine hinreichend große Übergangsfläche zu dem leitenden Material des Speicherknotens erhält. Die Dicke des zweiten Oxidkragens muß jedoch hinreichend groß sein, so daß in dem angrenzenden Substrat keine parasitärer Transistor entsteht.
• Ein wichtiger Vorteil der vorliegenden Erfindung ergibt sich daraus, daß sich wegen des hier nicht vorgesehenen Ausdiffusionsgebietes in einem vergrabenen Kontakt das damit verbundene Problem der sogenannten VRT-Fehler (Variable Retention Time) vermieden wird. Die Ursache dieser VRT-Fehler sind Versetzungen im aktiven Gebiet. Der Entstehungsort für die Versetzungen ist der Punkt mit der höchsten Spannungsdichte, der sogenannte Tripel-Punkt. Am Tripel-Punkt grenzen die Gebietsbereiche der aktiven Gebiete, der flachen Grabenisolation (STI) und des konventionellerweise verwendeten vergrabenen Kontaktes aneinander. Als Ausweichmaßnahmen standen bisher nur die Einführung eines Nitrid-Interfaces im Bereich des vergrabenen Kontaktes zur Verfügung. Dabei wird mit zunehmender Nitrid-Interface-Dicke die Spannungsdichte am Tripel-Punkt reduziert, wodurch die Wahrscheinlichkeit für die Entstehung von Versetzungen sinkt. Wird das Nitrid-Interface jedoch zu dick gebildet, dann ist der nachfolgende Ausdiffusionsprozeß möglicherweise nicht ausreichend, so daß der Widerstand des vergrabenen Kontaktes ansteigt und der Sättigungsstrom des Auswahltransistors fällt.
• Die Erfindung soll nun anhand eines Ausführungsbeispieles mit Hilfe von Zeichnungen näher erläutert werden. Darin zeigen
• 1 ein Zell-Layout einer DRAM-Speicherzelle gemäß dem Stand der Technik (a) sowie die gegenseitige Anordnung von vier solcher Zellen in einem Speicherzellenfeld (b) ,
• 2 einen Querschnitt durch eine DRAM-Speicherzelle mit MINT-Layout gemäß 1 mit vergrabenem Kontakt,
• 3 ein erfindungsgemäßes Zell-Layout einer DRAM-Speicherzelle mit Oberflächen-Kontakt (a) sowie die Anordnung von vier solcher Speicherzellen in einem Speicherzellenfeld (b),
• 4 den Querschnitt einer Speicherzelle gemäß 3 mit Oberflächenkontakt.
• Die vorliegende Erfindung soll anhand eines Vergleiches mit einer herkömmlichen DRAM-Speicherzelle 100 mit 8 F² MINT-Zell-Layout beschrieben werden. Eine DRAM-Speicherzelle 100 mit 8 F² MINT-Zell-Layout gemäß dem stand der Technik ist in 1 in einer schematischen Draufsicht gezeigt. Im rechten Bereich der in 1 abgebildeten Zellfläche befindet sich ein Grabenkondensator 1, welcher sich im wesentlichen unterhalb einer passiven Wortleitung 8 befindet. Der Grabenkondensator 1 wird angeschlossen durch einen Source-Bereich 3, an dem sich seitlich ein Gate-Kontakt 2 befindet, welcher im wesentlichen unterhalb einer aktiven Wortleitung 7 angeordnet ist. Der Auswahltransistor wird vervollständigt durch einen Drain-Bereich 4, auf welchen in der Zeichenebene von oben der Bit-Leitungskontakt 5 zur elektrischen Anbindung stößt. Flache Isolationsgräben 6 schirmen die aktiven Bereiche der Zelle von jenen der Nachbarzellen ab. In 1 nicht dargestellt, erfolgt die Isolation des Grabenkondensators durch Oxid-Krägen. Hervorzuheben ist, daß der Abstand des Gate-Kontaktes 2 zum Grabenkondensator 1 genau 1 F beträgt. Speicherzellen mit einem Zell-Layout gemäß 1 konnten gemäß dem Stand der Technik ausschließlich mit vergrabenen Kontakten für den Grabenkondensator-Anschluß betrieben werden.
• 1b betrifft die Anordnung von vier benachbarten Speicherzellen 100 in einem Speicherzellenfeld. Der Übersichtlichkeit halber sind die flachen Isolationsgräben 6 schraffiert gezeichnet, und die Bitleitungs-Kontakte 5 schwarz ausgefärbt. In dieser Anordnung überstreicht eine Wortleitung in der Darstellung der 1b in Y-Richtung abwechselnd zunächst eine Speicherzelle zur Gate-Kontaktierung und danach einen Graben einer benachbarten DRAM-Speicherzelle als passive Wortleitung B. Die Speicherzelle 100 wird auf der einen Seite durch den Bit-Leitungs-Kontakt 5 begrenzt, welcher auf einem zwei benachbarte Speicherzellen verbindenden aktiven Gebiet, dem Drain-Gebiet 4 befindet, während sich auf der anderen Seite zwischen zwei Grabenkondensatoren ein die benachbarten Speicherzellen trennener Isolationsgraben 6 befindet. Dadurch besitzen zwei benachbarte Speicherzellen ein langgezogenes, gemeinsames aktives Gebiet, welches von einem Grabenkondensator 1 zum nächsten Grabenkondensator einer benachbarten Speicherzelle reicht.
• 2 zeigt den Querschnitt durch die Speicherzelle gemäß 1, welche aus dem Stand der Technik bekannt ist. Die hier im Längsschnitt zu sehende Bitleitung 9 trifft über den Bitleitungs-Kontakt 5 auf das Drain-Gebiet 4, welches beispielsweise durch Phosphor-Dotierung in einem Implantationsschritt hergestellt wurde. Die hier im Querschnitt dargestellte Wortleitung 7 besteht aus einem Stapel enthaltend eine Polysilizium-Schicht 41, eine Wolfram-Silizium-Schicht 42 und eine Silizium-Nitrid-Kappe 43. Durch ein hier nicht gezeigtes Gate-Oxid wird der Gate-Kontakt 2 zu dem darunter liegenden verarmten Gebiet der p-Wanne gebildet. Das Source-Gebiet 3 ist verbunden mit dem vergrabenen Kontakt 50, welcher gebildet wurde durch Ausdiffusion aus einer mit Arsen hochdotierten dritten Poly-Silizium-Füllung des Grabens. Die dritte Polysilizium-Füllung ist verbunden mit der zweiten Poly-Silizium-Füllung 32 im Innern des Grabenkondensators 1, welche durch einen ersten Oxid-Kragen 21 rundum von dem umgebenden Substrat isoliert ist. Der Oxid-Kragen 21 reicht im Graben hinunter bis zu einer Höhe, bei welcher der Speicherknoten 15 mit der ersten Polysilizium-Füllung 31 nur noch von einem ONO-Dielektrikum von der mehrere Grabenkondensatoren verbindenden vergrabenen Platte 71 getrennt ist.
• Zur passiven Wortleitung 8 ist der Grabenkondensator 1 durch einen flachen Isolationsgraben 6 getrennt, welcher bis zu einem benachbarten Grabenkondensator einer benachbarten Spei cherzelle reicht. Die Wortleitungen 7, 8 sind seitlich durch Spacer 44 und durch Nitrid-Liner 45 isoliert.
• Im folgenden soll ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben werden. 3a zeigt das Zell-Layout einer erfindungsgemäßen DRAM-Speicherzelle 101. Ein auf der Substratoberfläche gebildeter Kontakt 20 überdeckt dabei einen großen Teil des Source-Gebietes 3 und einen ersten Teil 51 der Öffnung des Grabenkondensators 1. Die Position des Gate-Kontaktes 2 und des Grabenkondensators 1 bleiben gegenüber dem Beispiel gemäß dem Stand der Technik nach 1 unverändert. Hingegen wird die passive Wortleitung 8 zur Freigabe des ersten Teils 51 der Grabenkondensatoren-Öffnung etwas in Richtung des Speicherzellenrandes verschoben und an dieser Position in ihrem Querschnitt verkleinert. Gemäß einer vorteilhaften Ausgestaltung der vorliegenden Erfindung wird bei der Herstellung der erfindungsgemäßen Speicherzelle bei der Strukturierung der aktiven Gebiete eine Maske verwendet, welche diese aktiven Gebiete als im wesentlichen über das gesamte Speicherzellenfeld reichende Linien ausbildet. Dadurch werden vorteilhaft Probleme des Line-End-Shortenings bei der Belichtung mit einer entsprechenden Maske gelöst. In dem Layout entspricht dies einem nicht isolierten Bereich 12 in der Substratoberfläche am Speicherzellenrand, welcher bisher von einem flachen Isolationsgraben bedeckt war.
• 3b zeigt die Anordnung von vier solcher Speicherzellen 101 in einem Speicherzellenfeld. Die Wortleitungen 7 bzw. 8 bilden schlangenförmige Linien, welche auch als Wiggled-Word-Lines bezeichnet werden können.
• Der Querschnitt der erfindungsgemäßen Speicherzelle 101 ist in 4 gezeigt. Im Unterschied zu der Speicherzelle 100 gemäß dem Stand der Technik wird bei dieser erfindungsgemäßen Ausführungsform einer Speicherzelle 101 ein Kontakt 20 zwischen Gate-Kontakt 2 und Grabenkondensator 1 auf der Substratoberfläche, d.h. auf dem beispielsweise mit Phosphor dotie rten Source-Diffusionsgebiet 3 gebildet. Auf dem Kontakt 20 befindet sich der Liner 45. Der Kontakt ist oberhalb der Substratoberfläche angeordnet und reicht bis über einen ersten Teil 51 der Grabenöffnung. In der Grabenöffnung befindet sich ein Oxid-Deckel 23. Ein zweiter Teil 52 der Grabenöffnung wird von einer passiven Wortleitung 8 bedeckt, welche gemäß 3a seitlich versetzt ist und an dieser Stelle einen schmaleren Querschnitt besitzt. Unterhalb der Wortleitung 8 isoliert der Oxid-Deckel 23 die leitenden Materialien 41 und 42 der zweiten Wortleitung 8 von einer dritten Polysilizium-Füllung 33 zur Bildung des Speicherknotens 15 des Grabenkondensators 1. Unterhalb des ersten Teils 51 der Grabenöffnung befindet sich eine Öffnung 24 innerhalb des Oxid-Deckels 23, welche mit leitendem Material gefüllt ist, beispielsweise Polysilizium. Sie ist Teil des Kontaktes 20 zur Verbindung des Speicherknotens 15 mit dem dotierten Diffusionsgebiet 3.
• Der vertikale Aufbau des Grabenkondensators umfaßt in dem erfindungsgemäßen Beispiel zwei weitere Polysilizium-Füllungen 32, 33 zusätzlich zu der ersten Polysilizium-Füllung 31 im unteren Bereich des Grabenkondensators, sowie zwei Oxid-Krägen 21, 22, von denen der obere Oxid-Kragen 22 eine geringere Dicke aufweist. Dadurch wird der Übergangsbereich der seitlich liegenden Öffnung 24 in dem Oxid-Deckel 23 des Kontaktes 20 zur dritten Polysilizium-Füllung 33 des Speicherknotens 15 vorteilhaft vergrößert.
• Im folgenden wird kurz ein Herstellungsverfahren beschrieben, welches auf vorteilhafte Weise zu der DRAM-Speicherzelle 101 des Ausführungsbeispiels der vorliegenden Erfindung führt: Zunächst werden die Schritte zur Bildung eines Grabens ausgeführt, d.h. Tempern eines Silizium-Substrates mit anschließender Oxidation, Abscheiden eines später als Ätzstopp dienenden Nitrids sowie eines Silikatglases als Maske für die Grabenstrukturierung.
• Anschließend erfolgt die Entfernung der Silikatglasschicht. In den Graben wird eine beispielsweise 70 nm dicke Arsen-Glasschicht abgeschieden, welche als Dotierquelle zur Bildung der vergrabenen Platte 71 dient. In einem Belackungs-, Belichtungs- und Entwicklungschritt wird die Höhe definiert, bis zu welcher das Arsenglas nach einem weiteren Ätzschritt reicht.
• Nach dem Aufbringen einer weiteren Oxid-Schicht (TEOS) von etwa 50 nm Dicke zum Schutz vor Arsen-Ausdiffundierung nach außen wird das Arsenglas getempert und anschließend mit der Oxid-Schicht entfernt. In den noch leeren Graben wird nun als Dielektrikum eine NO-Schicht von 30 nm abgeschieden. Es folgt eine erste Polysilizium-Füllung 31 in einem Abscheideschritt, welche anschließend bis zu einer ersten Höhe 81 zurückgeätzt wird. Das freiliegende NO oberhalb der ersten Höhe 81 wird weggeätzt. Somit sind die Kondensatorplatten 71, 15 und das dazwischenliegende Dielektrikum gebildet.
• Im weiteren werden die Seitenwände des Grabens oxidiert und in einem CVD-Schritt mit einer TEOS-Schicht zur Bildung eines circa 80 nm dicken ersten Oxid-Kragens 21 versehen. Nach einem Temperungschritt zur Verdichtung der TEOS-Schicht wird der Oxid-Kragen bis auf das Nitrid-Pad zurückgeätzt. Es folgt die zweite Polysilizium-Füllung 32, welche zunächst planarisiert und dann auf eine zweite Höhe 82 zurückgeätzt wird.
• Zur Bildung eines zweiten Oxid-Kragens 22 mit einer dritten Polysilizium-Füllung 33 werden die Schritte ab der Seitenwand-Oxidation und der Abscheidung einer TEOS-Schicht wiederholt, wobei der zweite Oxid-Kragen 22 diesmal nur eine Dicke von etwa 40 nm aufweist. Der zweite Oxid-Kragen 22 und die dritte Polysilizium-Füllung 33 werden bis auf eine dritte Höhe 83 zurückgeätzt.
• Der Oxiddeckel 23 wird nun durch Abscheiden und Planarisieren mittels CMP gebildet, so daß der Graben 1 zunächst verfüllt ist. In einem lithographischen Schritt werden dann die aktiven Gebiete als eine Vielzahl von Speicherzellen 101 überstreichende lange Linien ausgebildet. Dabei bleibt im Bereich der aktiven Gebiete das ursprünglich aufgebrachte Nitrid- und Oxid-Pad bestehen, während in den Zwischenbereichen die flachen Isolationsgräben in Ätz- und Abscheideschritten gebildet werden.
• In weiteren Schritten werden die Gate-Kontakte 2 bzw. Wortleitungen 7, 8, die Gate-Spacer 44 und Nitrid-Liner gebildet, wobei für die Wortleitungen 7, 8 ein weiterer Lithographieschritt notwendig ist. Der Nitrid-Liner dient dazu, die Bildung des Kontaktes 20, 24 nur an denjenigen Stellen zuzulassen, an denen er geöffnet wird. Diese Öffnung wird wiederum durch einen eigenen Lithographieschritt ermöglicht. In einem Ätzschritt wird das entsprechende Liner-Material entfernt und der Oxiddeckel in einem Teil 51 der Grabenöffnung geöffnet. Danach wird der im Lithographieschritt aufgetragene Resist entfernt.
• Eine Dotierung der freiliegenden Oberflächen wird durch eine BF₂- Implantation mit geringer Energie erreicht. Der Kontakt 20, 24 wird anschließend durch eine Poly-Silizium-Abscheidung hergestellt, wobei ein Temperungsschritt für die notwendige Ausdiffusion sorgt. Eine Behandlung mit KOH entfernt dabei intrinsisches Poly-Silizium. Danach wird der Nitrid-Liner entfernt, so daß mit herkömmlichen Methoden mit der Bildung der Kontaktlöcher zur Kontaktierung der Source/Drain-Diffusionsgebiete fortgefahren werden kann.

1

Graben (Grabenkondensator)

2

Gate-Kontakt

3

Source-Gebiet, zweites dotiertes Gebiet

4

Drain-Gebiet, erstes dotiertes Gebiet

5

Bit-Leitungs-Kontakt

6

flacher Isolationsgraben, STI

7

Erste, aktive Wortleitung

8

Zweite, passive Wortleitung

9

Bitleitung

12

nicht isolierter Bereich des Substrates

15

Speicherknoten

20

Kontakt oberhalb Substratoberfläche, Surface Strap

21

Erster Oxid-Kragen

22

Zweiter Oxid-Kragen

23

Oxid-Deckel

24

Öffnung in Oxid-Deckel

31

Erste Polysilizium-Füllung

32

Zweite Polysilizium-Füllung

33

Dritte Polysilizium-Füllung

34

Dritte Polysilizium-Füllung für Ausdiffusion des vergra

benen Kontaktes

41

Gate-Poly-Silizium mit Gate-Oxid

42

Wolfram-Silizid

43

Silizium-Nitrid

44

Silizium-Oxid-Spacer

45

Nitrid-Liner

50

Vergrabener Kontakt, Buried Strap

51

Erster Teil der Grabenöffnung

52

Zweiter Teil der Grabenöffnung

71

Vergrabene Platte, Buried Plate

81

Erste Höhe, Unterkante erster Oxid-Kragen

82

Zweite Höhe, Oberkante erster Oxid-Kragen

83

Dritte Höhe, Oberkante zweiter Oxid-Kragen

100

Speicherzelle, Stand der Technik

101

Speicherzelle, erfindungsgemäß

Claims (6)

1. Integrierte dynamische Speicherzelle (101) mit – einem Substrat, – einem Grabenkondensator (1) mit einem Speicherknoten (15), welcher wenigstens einem ersten Oxidkragen (21) umschlossen ist, der den Speicherknoten (15) vom Substrat oberhalb eines im Substrat vergrabenen dotierten Bereiches (71) isoliert, – einem planaren Auswahltransistor mit a) einem Gate (2), an welchem eine erste Wortleitung (7) angeschlossen ist, b) einem ersten dotierten Gebiet (4) in dem Substrat, an welchem eine Bitleitung (5) angeschlossen ist, c) einem zweiten dotierten Gebiet (3) in dem Substrat, welches mit dem Speicherknoten (15) in dem Grabenkondensator (1) vermittels eines Kontaktes (20) elektrisch leitend verbunden ist, – dem Kontakt (20), welcher wenigstens teilweise oberhalb der Oberfläche des Substrates gebildet ist, so daß er das zweite dotierte Gebiet (3) wenigstens teilweise überdeckt, dadurch gekennzeichnet, daß – der Grabenkondensator (1) an der Substratoberfläche eine erste Öffnung besitzt, welche zu einem ersten Teil (51) von dem Kontakt (20) und zu einem zweiten Teil (52) von einer zweiten Wortleitung (8) überdeckt wird, – ein Oxiddeckel (23) in der ersten Öffnung angeordnet ist, – eine zweite Öffnung (24) in dem Oxiddeckel (23) gebildet ist, welche mit elektrisch leitendem Material gefüllt ist, wobei das elektrisch leitende Material mit dem Kontakt (20) verbunden ist, – der Oxiddeckel (23) und das elektrisch leitende Material der zweiten Öffnung (24) auf einer der Substratoberfläche zugewandten Oberfläche der elektrisch leitenden Füllung (31, 32, 33) des Speicherknotens (15) angeordnet sind und die erste Öffnung des Grabenkondensators (1) vollständig abschließen.
2. Speicherzelle (101) nach Anspruch 1, dadurch gekennzeichnet, daß der Speicherknoten (15) von dem wenigstens ersten Oxidkragen (21) und einem zweiten Oxidkragen (22) jeweils ringartig umschlossen ist, wobei – der erste Oxidkragen (21) in einem unteren Bereich des Speicherknotens oberhalb des vergrabenen dotierten Bereiches von einer ersten (81) bis zu einer zweiten Höhe (82) angeordnet ist und eine erste Oxiddicke aufweist, und – der zweite Oxidkragen (22) in einem oberen Bereich des Speicherknotens von der zweiten Höhe (82) bis zu einer dritten Höhe (83) angeordnet ist und eine zweite Oxiddicke aufweist, – die zweite Oxiddicke weniger als die erste Oxiddicke beträgt.
3. Speicherzelle (101) nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß der Kontakt (20) dotiertes Poly-Silizium aufweist.
4. Speicherzelle (101) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Wortleitung (8) in dem Bereich, wo sie den zweiten Teil (52) der ersten Öffnung des Grabenkondensators (1) überquert, eine erste Breite aufweist, und außerhalb dieses Bereiches eine zweiten Breite aufweist, und die zweite Breite größer als die erste Breite ist.
5. Speicherzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Grabenkondensator (1) einen Durchmesser besitzt, welcher geringer als die erste Breite der zweiten Wortleitung (8) ist.
6. Verfahren zur Herstellung wenigstens einer ersten (101') zweiten (101'') und dritten Speicherzelle (101''') nach einem der Ansprüche 1 bis 5, umfassend die Schritte – Bereitstellen eines Substrates, – Bilden wenigstens eines ersten, zweiten und dritten Grabens in dem Substrat, – erstes Verfüllen der Gräben mit einem ersten leitendem Material (31) und Rückätzen des ersten leitenden Materials (31) bis zu einer ersten Höhe (81), – Abscheiden eines Oxids zur Bildung jeweils eines ersten Oxidkragens (21) in den Gräben, – zweites Verfüllen der Gräben mit einem zweiten leitenden Material (32) und anschließendes Rückätzen des zweiten leitenden Materials (32) und des jeweils ersten Oxidkragens (21) bis zu einer zweiten Höhe (82), – Abscheiden eines Oxids und anschließendes Planarisieren zur Bildung jeweils eines die Gräben verschließenden Oxiddeckels (23), – Bilden eines flachen Isolationsgrabens (6) derart, daß der erste, zweite und dritte Graben in einem gemeinsamen, zusammenhängenden Substratgebiet angeordnet sind, welches von dem flachen Isolationsgraben (6) umgeben ist, – Bilden jeweils einer ersten und einer zweiten Wortleitung (7, 8) für jede der Speicherzellen (101', 101'', 10''' ), – Ätzen eines Ausschnittes der Oxiddeckel (23) zur Bildung von Kontaktöffnungen (24) zu dem zweiten leitenden Material (32) unterhalb der Oxiddeckel (23), – Dotierung des Substrates zur Bildung jeweils von ersten und zweiten dotierten Gebieten (3, 4), – Abscheiden eines leitenden Materials in die Kontaktöffnungen (24) und auf die Oberfläche der zweiten dotierten Gebiete (3) zur Bildung von Kontakten (20) zwischen den zweiten dotierten Gebieten (3) und dem leitenden Material (32) in den Gräben.