DE102016112019B4 - Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102016112019B4
DE102016112019B4 DE102016112019.7A DE102016112019A DE102016112019B4 DE 102016112019 B4 DE102016112019 B4 DE 102016112019B4 DE 102016112019 A DE102016112019 A DE 102016112019A DE 102016112019 B4 DE102016112019 B4 DE 102016112019B4
Authority
DE
Germany
Prior art keywords
region
semiconductor device
mesa
cell
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016112019.7A
Other languages
English (en)
Other versions
DE102016112019A1 (de
Inventor
Anton Mauder
Frank Pfirsch
Franz-Josef Niedernostheide
Christian Sandow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016112019.7A priority Critical patent/DE102016112019B4/de
Priority to US15/634,720 priority patent/US10134835B2/en
Priority to CN201710522120.1A priority patent/CN107564955B/zh
Publication of DE102016112019A1 publication Critical patent/DE102016112019A1/de
Priority to US16/196,373 priority patent/US10367057B2/en
Application granted granted Critical
Publication of DE102016112019B4 publication Critical patent/DE102016112019B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (1), umfassend:
- einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen;
- eine erste Zelle (141) und eine zweite Zelle (142), die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst;
- eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist;
- eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist;
- wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine erste Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist; wobei die Leistungshalbleitervorrichtung (1) ferner eine dritte Zelle (143) umfasst, die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist; wobei die dritte Zelle (143) eine dritte Mesa (105) enthält, die Folgendes umfasst: eine dritte Anschlussregion (1051), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist; eine dritte Kanalregion (1052), die an die Driftregion (100) gekoppelt ist; und eine dritte Steuerelektrode (135), die durch eine zweite Isolationsstruktur (134) von der dritten Mesa (105) isoliert ist.

Description

  • FACHGEBIET
  • Diese Beschreibung betrifft Ausführungsformen einer Leistungshalbleitervorrichtung und Ausführungsformen eines Verfahrens zum Betreiben einer Leistungshalbleitervorrichtung. Insbesondere betrifft diese Beschreibung Ausführungsformen einer Leistungshalbleitervorrichtung, z. B. eine IGBTs, mit einer Kanalregion, die vollständig an Ladungsträgern von wenigstens einem Leitfähigkeitstyp verarmbar ist, sowie entsprechende Betriebsverfahren.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Konsumenten- und Industrieanwendungen wie z. B. das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine beruhen auf Halbleitervorrichtungen. Z. B. wurden Bipolartransistoren mit isolierter Gateelektrode (IGBTs), Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETS) und Dioden, um einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich, aber nicht beschränkt auf, Schaltern in Netzteilen und Leistungswandlern.
  • Es ist ein generelles Ziel, Verluste, die an Halbleitervorrichtungen auftreten, gering zu halten, wobei diese Verluste im Wesentlichen durch Leitungsverluste und/oder Schaltverluste verursacht werden.
  • Beispielsweise umfasst eine Leistungshalbleitervorrichtung eine Vielzahl von MOS-Steuerköpfen, wobei jeder Steuerkopf zumindest eine Steuerelektrode, eine Source-Region und eine daran angrenzend angeordnete Kanalregion haben kann.
  • Um die Leistungshalbleitervorrichtung in einen leitenden Zustand, währenddessen ein Laststrom in einer Vorwärtsrichtung geleitet werden kann, zu versetzen, kann der Steuerelektrode ein Steuersignal, das eine Spannung innerhalb eines ersten Bereichs aufweist, bereitgestellt werden, um einen Laststrompfad innerhalb der Kanalregion zu induzieren.
  • Um die Leistungshalbleitervorrichtungen in einen sperrenden Zustand zu versetzen, währenddessen eine Vorwärtsspannung, die an Lastanschlüssen der Halbleitervorrichtung angelegt ist, gesperrt sein kann und der Fluss des Laststroms in der Vorwärtsrichtung verhindert wird, kann der Steuerelektrode ein Steuersignal, das eine Spannung innerhalb eines zweiten Bereichs, der von dem ersten Bereich verschieden ist, aufweist, bereitgestellt werden, um den Laststrompfad in der Kanalregion abzuschneiden. Dann kann die Vorwärtsspannung eine Verarmungsregion an einer Übergangszone, die an einem Übergang zwischen der Kanalregion und einer Driftregion der Leistungshalbleitervorrichtungen ausgebildet ist, induzieren, wobei die Verarmungsregion auch „Raumladungszone“ genannt wird und sich hauptsächlich in die Driftregion der Halbleitervorrichtung hinein ausdehnen kann. Die Kanalregion wird in diesem Zusammenhang häufig auch als „Body-Region“ bezeichnet, in der der Laststrompfad, z. B. ein Inversionskanal, durch das Steuersignal induziert werden kann, um die Halbleitervorrichtung in den leitenden Zustand zu versetzen. Ohne den Laststrompfad in der Kanalregion kann die Kanalregion mit der Driftregion eine sperrende Übergangszone ausbilden.
  • In dem leitenden Zustand kann eine Untergrenze eines Vorwärtsspannungsabfalls durch eine in Durchlassrichtung gepolte Diode der Leistungshalbleitervorrichtung, wie z. B. an einem Übergang zwischen einer n-dotierten Driftregion und einer p-dotierten Emitterregion auf der Kollektorseite eines IGBTs, festgelegt sein. Es kann wünschenswert sein, diese Einschränkung bezüglich der Vorwärtsspannung zu überwinden, um Verluste in dem leitenden Zustand weiter zu verringern.
  • Die Druckschrift DE 10 2014 108 913 A1 beschreibt einen IGBT mit Nanodrahtstrukturen.
  • Aus der Druckschrift US 5 040 042 A ist eine bidirektional leitende Halbleiterkomponente bekannt, die ausschaltbar ist, und die Druckschrift DE 43 43 900 A1 stellt einen MOS-gesteuerten Thyristor vor.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung: einen Halbleiterkörper, der an eine erste Lastanschlussstruktur und an eine zweite Lastanschlussstruktur gekoppelt ist und ausgebildet ist, einen Laststrom zu führen; eine erste Zelle und eine zweite Zelle, die jeweils ausgebildet sind, den Laststrom zu steuern, und die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion des Halbleiterkörpers verbunden sind, wobei die Driftregion Dotanden eines ersten Leitfähigkeitstyps umfasst; eine erste Mesa, die in der ersten Zelle enthalten ist, wobei die erste Mesa enthält: eine erste Anschlussregion, die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur verbunden ist, und eine erste Kanalregion, die an die Driftregion gekoppelt ist; eine zweite Mesa, die in der zweiten Zelle enthalten ist, wobei die zweite Mesa enthält: eine zweite Anschlussregion, die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur verbunden ist, und eine zweite Kanalregion, die an die Driftregion gekoppelt ist; wobei jede der ersten Mesa und der zweiten Mesa durch eine erste Isolationsstruktur in einer Richtung senkrecht zu einer Richtung des Laststroms innerhalb der jeweiligen Mesa räumlich begrenzt ist und in dieser Richtung eine totale Ausdehnung von weniger als 100 nm aufweist. Die Leistungshalbleitervorrichtung umfasst ferner eine dritte Zelle, die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur verbunden ist und auf der anderen Seite elektrisch mit der Driftregion verbunden ist. Die dritte Zelle enthält eine dritte Mesa, die Folgendes umfasst: eine dritte Anschlussregion, die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur verbunden ist; eine dritte Kanalregion, die an die Driftregion gekoppelt ist; und eine dritte Steuerelektrode, die durch eine zweite Isolationsstruktur von der dritten Mesa isoliert ist.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Betreiben einer Leistungshalbleitervorrichtung vorgestellt, wobei die Leistungshalbleitervorrichtung umfasst: einen Halbleiterkörper, der an eine erste Lastanschlussstruktur und an eine zweite Lastanschlussstruktur gekoppelt ist und ausgebildet ist, einen Laststrom zu führen; eine erste Zelle, eine zweite Zelle und eine dritte Zelle, die jeweils ausgebildet sind, den Laststrom zu steuern, wobei jede von der ersten Zelle und der zweiten Zelle auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur verbunden ist und auf der anderen Seite elektrisch mit einer Driftregion des Halbleiterkörpers verbunden ist, und wobei die dritten Zelle auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur verbunden ist und auf der anderen Seite elektrisch mit der Driftregion verbunden ist, wobei die Driftregion Dotanden eines ersten Leitfähigkeitstyps umfasst; eine erste Mesa, die in der ersten Zelle enthalten ist, wobei die erste Mesa enthält: eine erste Anschlussregion, die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur verbunden ist, und eine erste Kanalregion, die an die Driftregion gekoppelt ist; eine zweite Mesa, die in der zweiten Zelle enthalten ist, wobei die zweite Mesa enthält: eine zweite Anschlussregion, die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur verbunden ist, und eine zweite Kanalregion, die an die Driftregion gekoppelt ist; eine dritte Mesa, die in der dritten Zelle enthalten ist, wobei die dritte Mesa enthält: eine dritte Anschlussregion, die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur verbunden ist, und eine dritte Kanalregion, die an die Driftregion gekoppelt ist. Jede der ersten Mesa und der zweiten Mesa ist durch eine Isolationsstruktur in einer Richtung senkrecht zu einer Richtung des Laststroms innerhalb der jeweiligen Mesa räumlich begrenzt und weist in dieser Richtung eine totale Ausdehnung von weniger als 100 nm auf. Die Leistungshalbleitervorrichtung umfasst ferner: wenigstens eine erste Steuerelektrode, die ausgebildet ist, einen Inversionskanal innerhalb der ersten Kanalregion zu induzieren; und wenigstens eine dritte Steuerelektrode, die ausgebildet ist, einen Inversionskanal innerhalb der dritten Kanalregion zu induzieren; Das Verfahren umfasst: das Versorgen der wenigstens einen ersten Steuerelektrode mit einem ersten Steuersignal, sodass die Leistungshalbleitervorrichtung in einem vorwärtsleitenden Zustand betrieben wird, in welchem die erste Steuerelektrode den Inversionskanal innerhalb der ersten Kanalregion induziert; und, in dem vorwärtsleitenden Zustand, das Versorgen der wenigstens einen dritten Steuerelektrode mit einem dritten Steuersignal, sodass die Leistungshalbleitervorrichtung von einer ersten vorwärtsleitenden Betriebsart, in welcher die dritte Steuerelektrode den Inversionskanal innerhalb der dritten Kanalregion nicht induziert, in eine zweite vorwärtsleitende Betriebsart, in welcher die dritte Steuerelektrode den Inversionskanal innerhalb der dritten Kanalregion induziert, geschaltet wird.
  • Fachleute auf dem Gebiet der Erfindung werden durch das Lesen der nachfolgenden detaillierten Beschreibung und die Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Bestandteile in den Figuren sind nicht notwendigerweise maßstabsgetreu; stattdessen liegt das Augenmerk auf der Veranschaulichung von Prinzipien der Erfindung. Darüber hinaus bezeichnen gleiche Bezugsnummern in den Figuren übereinstimmende Bestandteile. In den Zeichnungen ist/sind:
    • 1A-B jeweils eine schematische Veranschaulichung von Abschnitten einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2A-B jeweils eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 3A-B jeweils eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 4 eine schematische Veranschaulichung von Verteilungen von Ladungsträgerkonzentrationen in einem Halbleiterkörper einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 5A eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 5B-C jeweils eine schematische Veranschaulichung von Abschnitten einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 6 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 7 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 8 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 9 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 10 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 11 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 12 eine schematische Veranschaulichung von einem Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 13 ein schematisches Schaltbild gemäß einer oder mehreren Ausführungsformen;
    • 14 eine schematische Veranschaulichung von Strom-Spannungs-Charakteristiken in einer ersten und zweiten leitenden Betriebsart gemäß einer oder mehreren Ausführungsformen;
    • 15A-B jeweils Schaltschemata für Steuersignale gemäß einer oder mehreren Ausführungsformen; und
    • 16A-B jeweils Schaltschemata für Steuersignale gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen veranschaulichend konkrete Ausführungsformen gezeigt werden, in welchen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie z. B. „oberste/r/s“, „unterste/r/s“, „untere/r/s“ „vordere/r/s“, „hinter“, „rückseitige/r/s“, „vorderste/r/s“, „hinterste/r/s“, „unterhalb“, „oberhalb“ etc. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in vielen unterschiedlichen Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keinesfalls einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende Detailbeschreibung ist deshalb nicht in einem einschränkenden Sinn aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird von den beiliegenden Ansprüchen definiert.
  • Nun wird detailliert auf verschiedene Ausführungsformen Bezug genommen, für welche ein oder mehrere Beispiele in den Figuren dargestellt werden. Jedes Beispiel wird erklärend bereitgestellt und ist nicht als Einschränkung der Erfindung gedacht. Z. B. können Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben wurden, in oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu liefern. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Varianten umfasst. Die Beispiele werden unter Verwendung spezifischer Sprache verwendet, welche nicht als den Schutzumfang der beiliegenden Patentansprüche einschränkend aufgefasst werden soll. Die Zeichnungen sind nicht skaliert und dienen lediglich Veranschaulichungszwecken. Der Klarheit halber wurden, solange nicht anders angegeben, in den unterschiedlichen Zeichnungen dieselben Elemente oder Fertigungsschritte mit denselben Bezugssymbolen bezeichnet.
  • Der Begriff „horizontal“ soll, wie in dieser Beschreibung verwendet, eine Orientierung beschreiben, die im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterregion, wie des unten erwähnten Halbleiterkörpers, ist. Dies kann z. B. die Fläche eines Halbleiterwafers oder eines Nacktchips sein. Z. B. können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die unten erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht aufeinander sein können.
  • Der Begriff „vertikal“ soll, wie in dieser Beschreibung verwendet, eine Orientierung beschreiben, die im Wesentlichen senkrecht auf die horizontale Fläche, d. h. parallel zur Normalenrichtung der Fläche des Halbleiterwafers, angeordnet ist. Z. B. kann die unten erwähnte Erstreckungsrichtung Z eine vertikale Richtung sein, die sowohl auf die erste laterale Richtung X als auch die zweite laterale Richtung Y senkrecht ist.
  • Es soll jedoch verstanden werden, dass die Ausführungsformen von Leistungshalbleitervorrichtungen, die nachfolgend beschrieben werden, eine laterale Konfiguration oder eine vertikale Konfiguration aufweisen können. Im ersten Fall kann die Erstreckungsrichtung Z tatsächlich eine laterale Richtung und keine vertikale Richtung sein, und wenigstens eine der ersten lateralen Richtung X und der zweiten lateralen Richtung Y kann tatsächlich eine vertikale Richtung sein.
  • In dieser Beschreibung wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können entgegengesetzte Dotierungsverhältnisse eingesetzt werden, sodass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Ferner kann der Begriff „Dotandenkonzentration“ innerhalb dieser Beschreibung eine durchschnittliche Dotandenkonzentration beziehungsweise eine mittlere Dotandenkonzentration oder eine Flächenladungsträgerkonzentration einer spezifischen Halbleiterregion oder Halbleiterzone betreffen. Daher kann z. B. eine Aussage, die besagt, dass eine spezifische Halbleiterregion eine bestimmte, im Vergleich zu einer Dotandenkonzentration einer anderen Halbleiterregion höhere oder niedrigere Dotandenkonzentration aufweist, angeben, dass sich die jeweiligen mittleren Dotandenkonzentrationen der Halbleiterregionen voneinander unterscheiden.
  • Im Kontext der vorliegenden Beschreibung sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Regionen, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen unterschiedlichen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht. Ferner soll, im Kontext der vorliegenden Beschreibung, der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; z. B. enthält ein Übergang zwischen zwei Elementen, die in Kontakt miteinander sind, möglicherweise kein weiteres Zwischenelement oder Ähnliches.
  • Der Begriff „Leistungshalbleitervorrichtung“ soll, wie in dieser Beschreibung verwendet, eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungsblockierungs- und/oder hohen Stromführungsfähigkeiten beschreiben. Anders gesagt ist eine solcher Leistungshalbleitervorrichtung für einen hohen Laststrom, üblicherweise im Amperebereich, z. B. bis zu mehreren zehn oder hundert Ampere, und/oder hohe Spannungen, üblicherweise über 5 V oder über 15 V oder noch üblicher 400 V und z. B. bis zu einigen 1000 Volt, ausgelegt.
  • Beispielsweise zielt der Begriff „Leistungshalbleitervorrichtung“ soll, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen ab, welche z. B. zum Speichern von Daten, zum Berechnen von Daten und/oder für andere Arten der halbleiterbasierten Datenverarbeitung verwendet werden.
  • Konkrete, in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf beschränkt zu sein, eine Leistungshalbleitervorrichtung (nachfolgend auch einfach als „Halbleitervorrichtung“ oder „Vorrichtung“ bezeichnet), die innerhalb eines Leistungswandlers oder eines Netzteils verwendet werden kann, z. B. um ein erstes Leistungssignal in ein zweites Leistungssignal, das von dem ersten Leistungssignal verschieden ist, umzuwandeln. Beispielsweise kann die Leistungshalbleitervorrichtung zu diesem Zweck eine oder mehrere Leistungshalbleiterzellen wie z. B. eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gate-Dioden(MGD)-Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder abgeleitete Versionen davon umfassen. Solche Diodenzellen und solche Transistorzellen können in ein Leistungshalbleitermodul wie z. B. ein IGBT-Modul integriert sein.
  • 1A illustriert schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Auch 1B illustriert schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. In beiden der 1 A und 1 B kann die horizontale Projektion parallel zu der Ebene, die durch die erste laterale Richtung X und die zweite lateralen Richtung Y definiert ist, sein. Die Komponenten der Halbleitervorrichtung 1 können sich jeweils entlang der Erstreckungsrichtung Z, die senkrecht zu jeder der ersten lateralen Richtung X und der zweiten lateralen Richtung Y sein kann, erstrecken.
  • Die Halbleitervorrichtung 1 kann ein aktives Zellenfeld 16 umfassen, das eine oder mehrere aktive Zellen 14, z. B. MOS(Metall-Oxid-Halbleiter)-Zellen, die im Folgenden einfach als „Zellen“ 14 bezeichnet werden. Die Anzahl der Zellen 14 kann beispielsweise innerhalb des Bereichs von 100 bis 100.000 sein. Das aktive Zellenfeld 16 kann ausgebildet sein, einen totalen Laststrom zu leiten, wobei der totale Laststrom größer als 1 A, größer als 10 A oder sogar größer als 100 A sein kann. Im Folgenden wird dieser totale Laststrom auch einfach als „Laststrom“ bezeichnet.
  • Das aktive Zellenfeld 16 kann von einer Randabschlusszone 18 der Halbleitervorrichtung 1 umgeben sein. Beispielsweise enthält die Randabschlusszone 18 keine aktiven Zellen. Die Randabschlusszone 18 kann von einem Rand 19 abgeschlossen sein, welcher z. B. durch Vereinzelung eines Chips aus einem Wafer entstanden sein kann.
  • Ferner können das aktive Zellenfeld 16 bzw. das aktive Zellenfeld 16 und die Randabschlusszone 18 ausgebildet sein, eine Spannung von wenigstens 20 V, wenigstens 100 V, wenigstens 400 V oder wenigstens 1000 V zu sperren.
  • Wie schematisch in 1A illustriert ist, können die Zellen 14 eine Streifenkonfiguration aufweisen. Dementsprechend kann sich jede der Zellen 14 und die Komponenten, die sie umfassen können, über im Wesentlichen das gesamte aktive Zellenfeld 16 hinweg entlang einer von der ersten lateralen Richtung X und der zweiten lateralen Richtung Y erstrecken (wie dargestellt), z. B. angrenzend an eine Übergangsregion zwischen dem aktiven Zellenfeld 16 und der Randabschlusszone 18. Beispielsweise beträgt die totale laterale Ausdehnung einer jeweiligen (Streifen-)Zelle weniger als 30 %, weniger als 5 % oder sogar weniger als 1 % der totalen Ausdehnung des aktiven Zellenfelds 16 entlang einer von der ersten lateralen Richtung X und der zweiten lateralen Richtung Y.
  • In einer anderen Ausführungsform, die schematisch in 1B illustriert ist, können die Zellen 14 eine Nadelkonfiguration aufweisen, deren totale laterale Ausdehnungen entlang jeder der ersten lateralen Richtung X und der zweiten lateralen Richtung Y nur einen Bruchteil der totalen lateralen Ausdehnung des aktiven Zellenfelds 16 entlang der ersten lateralen Richtung X und der zweiten lateralen Richtung Y beträgt. Beispielsweise beträgt die totale laterale Ausdehnung einer jeweiligen Nadelzelle weniger als 30 %, weniger als 5 % oder sogar weniger als 1 % der totalen Ausdehnung des aktiven Zellenfelds 16 entlang einer von der ersten lateralen Richtung X und der zweiten lateralen Richtung Y. Weitere optionale Aspekte einer Nadelzelle und einer Streifenzelle werden weiter unten erläutert werden.
  • In einer weiteren Ausführungsform kann das aktive Zellenfeld 16 beide Arten von Zellen 14, z. B. eine oder mehr Zellen 14 in einer Streifenkonfiguration und eine oder mehr Zellen 14 in einer Nadelkonfiguration, umfassen.
  • Sowohl das aktive Zellenfeld 16 als auch die Randabschlusszone 18 können wenigstens teilweise innerhalb eines gemeinsamen Halbleiterkörpers 10 der Vorrichtung 1 ausgebildet sein. Der Halbleiterkörper 10 kann ausgebildet sein, den totalen Laststrom zu tragen, der z. B. mittels der Zellen 14 gesteuert werden kann, wie weiter unten in größerem Detail erläutert werden wird.
  • In einer Ausführungsform ist die Halbleitervorrichtung 1 eine bipolare Leistungshalbleitervorrichtung 1. Demzufolge kann sich der totale Laststrom innerhalb des Halbleiterkörpers 10 aus einem ersten Laststrom, der von ersten Ladungsträgern eines ersten Leitfähigkeitstyps gebildet wird, und aus einem zweiten Laststrom, der von zweiten Ladungsträgern eines zweiten Leitfähigkeitstyps ist, der zu dem ersten Leitfähigkeitstyp komplementär ist, gebildet wird, zusammensetzen. Beispielsweise sind die ersten Ladungsträger Elektronen, und die zweiten Ladungsträger sind Löcher.
  • Mit Blick auf 2A, welche schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts der Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen illustriert, kann die Halbleitervorrichtung 1 ferner eine erste Lastanschlussstruktur 11 und eine zweite Lastanschlussstruktur 12 umfassen. Beispielsweise ist die erste Lastanschlussstruktur 11 separat von der zweiten Lastanschlussstruktur 12 angeordnet. Der Halbleiterkörper 10 kann an jede der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 gekoppelt sein und ausgebildet sein, den totalen Laststrom 15 (auch als „Laststrom“ bezeichnet) über die erste Lastanschlussstruktur 11 aufzunehmen und über die zweite Lastanschlussstruktur 12 auszugeben und/oder umgekehrt.
  • Die Halbleitervorrichtung 1 kann einen vertikalen Aufbau aufweisen, demgemäß beispielsweise die erste Lastanschlussstruktur 11 an einer Vorderseite der Halbleitervorrichtung 1 angeordnet ist und die zweite Lastanschlussstruktur 12 an einer Rückseite der Halbleitervorrichtung 1 angeordnet ist. In einer anderen Ausführungsform kann die Halbleitervorrichtung 1 einen lateralen Aufbau aufweisen, demgemäß z. B. jede der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 auf derselben Seite der Halbleitervorrichtung 1 angeordnet sind.
  • Beispielsweise umfasst die erste Lastanschlussstruktur 11 eine erste Metallisierung, z. B. eine Vorderseitenmetallisierung, und die zweite Lastanschlussstruktur 12 kann eine zweite Metallisierung umfassen, z. B. eine Rückseitenmetallisierung. Ferner können eine oder beide der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 eine Diffusionsbarriere umfassen.
  • Innerhalb der vorliegenden Beschreibung wird die Richtung des totalen Laststroms 15 in der konventionellen Weise ausgedrückt, d.h. als eine Flussrichtung von positiven Ladungsträgern wie z. B. Löchern und/oder als Richtung entgegengesetzt zu einem Fluss von negativen Ladungsträgern wie z. B. Elektronen. Eine Vorwärtsrichtung des totalen Laststroms 15 kann z. B. von der zweiten Lastanschlussstruktur 12 zu der ersten Lastanschlussstruktur 11 zeigen.
  • Wie vorstehend erläutert wurde, kann der totale Laststrom 15 einen ersten Laststrom 151 vom ersten Leitfähigkeitstyp, z. B. einen Elektronenstrom, und einen zweiten Laststrom 152 vom zweiten Leitfähigkeitstyp, z. B. einen Löcherstrom, umfassen. Dementsprechend kann die Richtung des zweiten Laststroms 152 parallel zu der technischen (konventionellen) Richtung des totalen Laststroms 15 sein, wohingegen die Richtung des ersten Laststroms 151 antiparallel zu der Richtung des Laststroms 15 sein kann. Die betragsmäßige Summe des ersten Laststroms 151 und des zweiten Laststroms 152 kann den totalen Laststrom 15, der von dem Halbleiterkörper 10 geleitet wird, bilden.
  • Ein erster Ladungsträger vom ersten Leitfähigkeitstyp, z. B. ein Elektron, das sich von der ersten Lastanschlussstruktur 11 auf die zweite Lastanschlussstruktur 12 zubewegt oder umgekehrt, kann mit einem zweiten Ladungsträger vom komplementären Typ, z. B. vom zweiten Leitfähigkeitstyp, z. B. mit einem Loch, auf seinem Weg durch den Halbleiterkörper 10 rekombinieren. Wie in den 2B und 3B illustriert, kann beispielsweise in der Nähe der ersten Lastanschlussstruktur 11 der totale Laststrom 15 in der Vorwärtsrichtung weitgehend oder sogar gänzlich aus dem ersten Laststrom 151 aus Elektronen, die sich auf die zweite Lastanschlussstruktur 12 zu bewegen, bestehen, wohingegen der totale Laststrom 15 in der Vorwärtsrichtung in der Nähe der zweiten Lastanschlussstruktur 12 hauptsächlich oder sogar gänzlich aus einem zweiten Laststrom 152 aus Löchern, die sich auf die erste Lastanschlussstruktur 11 zu bewegen, bestehen kann. Die Elektronen und Löcher können innerhalb des Halbleiterkörpers 10 rekombinieren. Jedoch findet gemäß einer oder mehreren Ausführungsformen innerhalb einer Driftregion 100 des Halbleiterkörpers 10 im Wesentlichen keine oder nur wenig Rekombination statt. Gemäß einer Ausführungsform ist eine ambipolare Lebensdauer des ersten und zweiten Ladungsträgertyps, d.h. die Zeit, bis die Trägerdichte bis auf einen Wert von 1/e ≈ 37 % ihres anfänglichen Werts reduziert wird, mehr als z. B. 1 µs, mehr als 10 µs, mehr als 30 µs oder mehr als 70 µs.
  • Ferner kann der erste Laststrom 151 aus einem ersten Driftstrom, z. B. einem Elektronen-Driftstrom, und einem ersten Diffusionsstrom, z. B. einem Elektronen-Diffusionsstrom, zusammengesetzt sein. Ebenso kann der zweite Laststrom 152 aus einem zweiten Driftstrom, z. B. einem Löcher-Driftstrom, und einem zweiten Diffusionsstrom, z. B. einem Löcher-Diffusionsstrom, zusammengesetzt sein.
  • Dementsprechend kann in dem leitenden Zustand der Halbleitervorrichtung 1 der totale Laststrom 15 von dem Halbleiterkörper 10 geleitet werden, wobei an jedem Querschnitt durch den Halbleiterkörper 10, der die erste Lastanschlussstruktur 11 von der zweiten Lastanschlussstruktur 12 trennt, der totale Laststrom 15 sich aus dem ersten Laststrom 151, der durch diesen Querschnitt fließt und der ein Elektronenstrom sein kann, und dem zweiten Laststrom 152, der durch den Querschnitt fließt und ein Löcherstrom sein kann, zusammensetzen. An jedem Querschnitt kann die betragsmäßige Summe des ersten Laststroms 151 und des zweiten Laststroms 152 gleich dem Betrag des totalen Laststroms sein, wobei diese Querschnitte senkrecht zu der Richtung des totalen Laststroms 15 sein können. Beispielsweise kann der totale Laststrom 15 während des leitenden Zustands von dem ersten Laststrom 151 dominiert werden, d.h. der erste Laststrom 151 kann wesentlich größer als der zweite Laststrom 152 sein und z. B. mehr als 75 %, mehr als 80 % oder sogar mehr als 90 % des totalen Laststroms 15 betragen. Während eines Übergangs von dem sperrenden Zustand in den leitenden Zustand oder während eines Übergangs von dem leitenden Zustand in den sperrenden Zustand, d.h. während des Schaltens, kann der zweite Laststrom 152 einen höheren Anteil des totalen Laststroms 15 ausmachen, d.h. der zweite Laststrom 152 kann sogar größer als der erste Laststrom 151 sein.
  • Um den totalen Laststrom 15 zu steuern, kann die Halbleitervorrichtung 1 ferner eine Steueranschlussstruktur 13 umfassen. Beispielsweise kann die Halbleitervorrichtung 1 ausgebildet sein, mittels der Steueranschlussstruktur 13 in einen von dem sperrenden Zustand und dem leitenden Zustand versetzt zu werden.
  • In einer Ausführungsform kann die Steueranschlussstruktur 13 mit einem Steuersignal, das eine Spannung innerhalb eines ersten Bereichs hat, versorgt werden, um die Halbleitervorrichtung 1 in einen leitenden Zustand zu versetzen, währenddessen der totale Laststrom 15 in Vorwärtsrichtung geleitet werden kann. Um die Halbleitervorrichtung 1 in einen sperrenden Zustand zu versetzen, währenddessen eine Vorwärtsspannung gesperrt werden kann und der Fluss des Laststroms 15 in die Vorwärtsrichtung verhindert wird, kann die Steueranschlussstruktur 13 mit dem Steuersignal, das eine Spannung innerhalb eines zweiten Bereichs, der von dem ersten Bereich verschieden ist, hat, versorgt werden.
  • In einer Ausführungsform kann das Steuersignal durch Anlegen einer Spannung zwischen der Steueranschlussstruktur 13 und der ersten Lastanschlussstruktur 11 und/oder durch Anlegen einer Spannung zwischen der Steueranschlussstruktur 13 und der zweiten Lastanschlussstruktur 12 bereitgestellt werden.
  • Beispielsweise kann die Steueranschlussstruktur 13 wenigstens teilweise innerhalb der Zellen 14 realisiert sein, wie schematisch in 2A-3B veranschaulicht. Ferner können die Zellen 14 wenigstens teilweise innerhalb des Halbleiterkörpers 10 realisiert sein. Mit anderen Worten können die Zellen 14 einen Teil des Halbleiterkörpers 10 bilden.
  • In einer Ausführungsform können die Zellen 14 wenigstens eine erste Zelle 141 und wenigstens eine zweite Zelle 142 umfassen. Die zweite Zelle 142 kann von der ersten Zelle 141 verschieden sein und separat von der ersten Zelle 141 angeordnet sein.
  • Jede von der ersten Zelle 141 und der zweiten Zelle 142 kann auf einer Seite elektrisch mit der ersten Lastanschlussstruktur 11 und auf einer anderen Seite elektrisch mit der Halbleiter-Driftregion 100 (hier auch einfach als „Driftregion“ bezeichnet) des Halbleiterkörpers 10 verbunden sein. Dementsprechend können in einer Ausführungsform jede der ersten Zelle 141 und der zweiten Zelle 142 eine Schnittstelle zwischen der Driftregion 100 des Halbleiterkörpers 10 auf der einen Seite und der ersten Lastanschlussstruktur 11 auf der anderen Seite bilden. Ferner kann der Halbleiterkörper 10, z. B. die Driftregion 100, in Regionen, in denen es keine Zellen 14 gibt, z. B. in der besagten Randabschlusszone 18, elektrisch von der ersten Lastanschlussstruktur 11 isoliert sein.
  • Die Driftregion 100 kann Dotanden des ersten Leitfähigkeitstyps umfassen. Beispielsweise weist die Driftregion 100 eine Konzentration von Dotanden des ersten und/oder des zweiten Leitfähigkeitstyps innerhalb des Bereichs von 1012 cm-3 bis 1018 cm-3, z. B. 1013 cm-3 bis 1015 cm-3, z. B. innerhalb des Bereichs von 2*1013 cm-3 bis 2*1014 cm-3 auf. Beispielsweise kann die vergleichsweise hohe Dotandenkonzentration anwendbar sein, wenn die Halbleitervorrichtung eine Kompensationsstruktur aufweist (auch als Superjunction-Struktur bezeichnet). In diesem Fall können lokal hohe Konzentrationen von Dotanden des ersten und des zweiten Leitfähigkeitstyps vorkommen. Wenn man jedoch die erste und die zweite Dotandenkonzentration in der Driftregion 100 in einer Ebene integriert, kann die resultierende integrierte Dotandenkonzentration bedeutend kleiner, z. B. wenigstens um einen Faktor 3, einen Faktor 5 oder einen Faktor 10 kleiner sein als die größere der individuellen Dotandenkonzentrationen des ersten und/oder zweiten Leitfähigkeitstyps. Solche lokal hohen Dotandenkonzentrationen können unterstützend wirken, um Ladungsträger aus dem Halbleiterkörper 10 abzuführen, z. B. während des Ausschaltens, und können dementsprechend zu verringerten Ausschaltverlusten und/oder einem schnelleren Ausschalten führen.
  • In einer Ausführungsform ist die erste Zelle 141 ausgebildet, den ersten Laststrom 151 zu steuern, und die zweite Zelle 142 ist ausgebildet, den zweiten Laststrom 152 zu steuern. Beispielsweise ist die erste Zelle 141 ausgebildet, den zweiten Laststrom 152 vom Durchqueren der ersten Zelle 141 abzuhalten. Ferner kann die zweite Zelle 142 auch ausgebildet sein, den zweiten Laststrom 152 vom Durchqueren der zweiten Zelle 142 abzuhalten, z. B. wenn die Halbleitervorrichtung 1 in einem leitenden Zustand ist.
  • Die erste Zelle 141 kann somit eine unipolare Zelle sein, die ausgebildet ist, Ladungsträger des ersten Leitfähigkeitstyps zu steuern, und die zweite Zelle 142 kann eine unipolare Zelle sein, die ausgebildet ist, Ladungsträger des zweiten Leitfähigkeitstyps zu steuern.
  • In einer Ausführungsform kann die Halbleitervorrichtung 1 ausgebildet sein, den totalen Laststrom 15, der von dem Halbleiterkörper 10 geleitet wird, mittels der ersten Zelle 141 und der zweiten Zelle 142, die eine Schnittstelle zwischen der ersten Lastanschlussstruktur 11 und einem Teil des Halbleiterkörpers 10, z. B. der besagten Driftregion 100, bilden können, in den ersten Laststrom 151 und in den zweiten Laststrom 152 aufzuspalten. Dementsprechend kann in dem Pfad des totalen Laststroms 15 zwischen der Driftregion 100 des Halbleiterkörpers 10 und der ersten Lastanschlussstruktur 11 der erste Laststrom 151 die erste Zelle 141 durchqueren, z. B. wenn die Halbleitervorrichtung 1 in einem leitenden Zustand ist, und wenn z. B. die Halbleitervorrichtung 1 von dem leitenden Zustand in den sperrenden Zustand geschaltet wird, kann der zweite Laststrom 152 die zweite Zelle 142 durchqueren, wie weiter unten detailreicher erklärt werden wird.
  • Mit Bezug auf 3A und 3B sollen beispielhafte Aspekte der Zellen 14 erklärt werden.
  • 3A und 3B veranschaulichen schematisch und beispielhaft Abschnitte eines vertikalen Querschnitts der Halbleitervorrichtung 1 gemäß einer oder mehrerer Ausführungsformen. Die allgemeine Konfiguration der Halbleitervorrichtung 1 gemäß den Ausführungsformen nach 3A-B kann identisch oder ähnlich zu der allgemeinen Konfiguration der Halbleitervorrichtung 1 gemäß den Ausführungsformen nach 1A, 1B und 2A, 2B sein. Dementsprechend kann das vorstehend mit Bezug auf die 1A bis 2B Gesagte, soweit nicht anders angegeben, ebenso auf die Ausführungsformen nach 3A und 3B zutreffen.
  • In einer Ausführungsform umfasst das Steuersignal, das der Steueranschlussstruktur 13 bereitgestellt wird, ein erstes Steuersignal und ein zweites Steuersignal. Das erste Steuersignal kann zum Steuern der ersten Zelle 141 bereitgestellt werden, und das zweite Steuersignal kann zum Steuern der zweiten Zelle 142 bereitgestellt werden. In einer Ausführungsform ist das erste Steuersignal identisch mit dem zweiten Steuersignale. In einer anderen Ausführungsform ist das erste Steuersignal verschieden von dem zweiten Steuersignal. Das Steuersignal kann von außerhalb der Halbleitervorrichtung 1 bereitgestellt werden, z. B. durch einen Treiber (nicht dargestellt), der ausgebildet ist, dass erste Steuersignal und das zweite Steuersignal zu erzeugen. In einer weiteren Ausführungsform können eines oder beide von dem ersten Steuersignal und dem zweiten Steuersignal durch ein internes Signal oder durch einen internes Potenzial der Halbleitervorrichtung 1 erzeugt oder bereitgestellt werden.
  • Ferner kann die Steueranschlussstruktur 13 eine oder mehrere erste Steuerelektroden 131 und/oder eine oder mehrere zweite Steuerelektroden 132 umfassen.
  • Die erste Zelle 141 kann eine oder mehrere der ersten Steuerelektroden 131 umfassen, die ausgebildet sein können, das erste Steuersignal zu empfangen. Die ersten Steuerelektroden 131 können mittels einer Isolationsstruktur 133 von dem Halbleiterkörper 10 isoliert sein.
  • Die zweite Zelle 142 kann eine oder mehrere der zweiten Steuerelektroden 132 umfassen, die ausgebildet sein können, das zweite Steuersignal zu empfangen. Die zweiten Steuerelektroden 132 können ebenfalls mittels der Isolationsstruktur 133 von dem Halbleiterkörper 10 isoliert sein.
  • Das Material und die Abmessungen der einen oder mehreren ersten Steuerelektroden 131 kann identisch mit dem Material und den Abmessungen der einen oder mehreren zweiten Steuerelektroden 132 sein oder davon verschieden sein.
  • Ferner sollte bereits an dieser Stelle verstanden werden, dass die Steuerelektroden 131 und 132 im Unterschied zu den beispielhaften schematischen Darstellungen in 3A, 3B, 5A und 6 gemäß einer oder mehreren Ausführungsformen auch in Kontakt miteinander angeordnet sein können, wodurch sie eine monolithische Steuerelektrode bilden, die verwendet wird, um sowohl die erste Zelle 141 als auch die zweite Zelle 142 zu steuern. Mit anderen Worten können die Steuerelektroden 131 und 132 in einer Ausführungsform jeweilige Abschnitte einer gemeinsamen Steuerelektrode sein.
  • Die Isolationsstruktur 133 kann somit jede der ersten Steuerelektrode(en) 131 und der zweiten Steuerelektrode(en) 132 beherbergen. Ferner können eine oder mehrere oder jede der ersten Steuerelektrode(n) 131 und der zweiten Steuerelektrode(n) 132 von der ersten Lastanschlussstruktur 11 elektrisch isoliert sein.
  • In einer Ausführungsform enthält die erste Zelle 141 eine erste Mesa 101, die wenigstens teilweise als ein Teil des Halbleiterkörpers 10 ausgeführt ist. Ebenso kann die zweite Zelle 142 eine zweite Mesa 102 enthalten, die wenigstens teilweise als ein Teil des Halbleiterkörpers 10 ausgeführt ist. Beispielsweise ist jede der ersten Mesa 101 und der zweiten Messe 102 elektrisch mit der ersten Lastanschlussstruktur 11 verbunden. Die zweite Mesa 102 kann von der ersten Mesa 101 verschieden und von dieser separat angeordnet sein.
  • Die erste Mesa 101 und die zweite Mesa 102 können durch die Isolationsstruktur 133 räumlich begrenzt sein. Beispielhafte Spezifikationen der räumlichen Abmessungen der Mesa 101 und 102 und ihrer Komponenten werden mit Bezug auf 5 offenbart werden. Zugleich kann die Isolationsstruktur 133 die erste(n) Steuerelektrode(n) 131 und die zweite(n) Steuerelektrode(n) 132 beherbergen.
  • Die erste Mesa 101 kann eine erste Anschlussregion 1011 umfassen, die elektrisch mit der ersten Lastanschlussstruktur 11 verbunden ist. Die erste Anschlussregion 1011 kann eine erste Halbleiter-Anschlussregion sein. Beispielsweise umfasst die erste Anschlussregion 1011 Dotanden des ersten Leitfähigkeitstyp, z. B. mit einer Dotandenkonzentration im Bereich von 1019 cm-3 bis 1022 cm-3, z. B. 1020 cm-3 bis 5*1021 cm-3. Beispielsweise ist die erste Anschlussregion 1011 eine n+-Region. Dementsprechend kann eine Dotandenkonzentration der ersten Anschlussregion 1011 um wenigstens zwei Größenordnungen (entsprechend einem Faktor 100) größer sein als die Dotandenkonzentration der Driftregion 100. In einer Ausführungsform ist die erste Anschlussregion 1011 eine dotierte Halbleiterregion, die zusätzlich siliziert worden ist. Beispielsweise ist ein Silizid in der ersten Anschlussregion 1011 vorgesehen. Ferner kann solch eine silizierte erste Anschlussregion 1011 mit der ersten Steuerelektrode 131 einen gemeinsamen Erstreckungsbereich entlang der Erstreckungsrichtung Z aufweisen. Beispielsweise kann eine solche silizierte erste Anschlussregion 1011 auch als „Metall-Source“ bezeichnet werden. An einem pn-Übergang von der silizierten ersten Anschlussregion 1011 zu einer ersten Kanalregion 1012 (welche weiter unten in größerem Detail erläutert wird) der ersten Mesa 101 kann ein Dotierungs-Spike wie z. B. ein n+-Dotierungs-Spike, vorhanden sein.
  • Ebenso kann die zweite Mesa 102 eine zweite Anschlussregion 1021 enthalten, die elektrisch mit der ersten Lastanschlussstruktur 11 verbunden ist. Die zweite Anschlussregion 1021 kann eine zweite Halbleiter-Anschlussregion sein. Beispielsweise umfasst die zweite Anschlussregion 1021 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von 1018 cm-3 bis 1022 cm-3, z. B. 1019 cm-3 bis 1021 cm-3. Beispielsweise ist die zweite Anschlussregion 1021 eine p+-Region. Dementsprechend kann eine Dotandenkonzentration der zweiten Anschlussregion 1021 wenigstens zwei Größenordnungen größer sein als die Dotandenkonzentration der Driftregion 100. In einer Ausführungsform ist die zweite Anschlussregion 1021 eine dotierte Halbleiterregion, die zusätzlich siliziert worden ist. Beispielsweise ist in der zweiten Anschlussregion 1021 ein Silizid vorgesehen. Ferner kann solch eine silizierte zweite Anschlussregion 1021 mit der zweiten Steuerelektrode 132 einen gemeinsamen Erstreckungsbereich entlang der Erstreckungsrichtung Z aufweisen. An einem pn-Übergang von der silizierten zweiten Anschlussregion 1021 zu einer zweiten Kanalregion 1022 (welche weiter unten in größerem Detail erläutert wird) der zweiten Mesa 102 kann ein Dotierungs-Spike, wie z. B. ein p+-Dotierungs-Spike vorhanden sein.
  • Die erste Mesa 101 kann ferner eine erste Kanalregion 1012 enthalten, die mit der ersten Anschlussregion 1011 in Kontakt ist. Die erste Kanalregion 1012 kann eine erste Halbleiter-Kanalregion sein. Beispielsweise umfasst die erste Kanalregion 1012 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3. Beispielsweise ist die erste Kanalregion 1012 eine p-Region oder einer p--Region. In einer anderen Ausführungsform umfasst die erste Kanalregion 1012 Dotanden des ersten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3.
  • Beispielsweise kann die erste Kanalregion 1012 ferner an die Halbleiter-Driftregion 100 gekoppelt sein, z. B. kann sie mit der Driftregion 100 in Kontakt sein oder mittels einer Plateau-Region (nicht dargestellt in 2A-3B) daran gekoppelt sein, welcher weiter unten in größerem Detail erläutert wird.
  • In einer Ausführungsform kann die erste Kanalregion 1012 die erste Anschlussregion 1011 von der Halbleiter-Driftregion 100 abtrennen. Ferner kann die erste Kanalregion 1012 eine elektrisch floatende Region sein. Beispielsweise ist die erste Kanalregion 1012 nicht mit der ersten Lastanschlussstruktur 11 in Kontakt, sondern von dieser mittels der ersten Anschlussregion 1011 getrennt.
  • Die zweite Mesa 102 kann ferner eine zweite Kanalregion 1022 enthalten, die mit der zweiten Anschlussregion 1021 in Kontakt ist. Die zweite Kanalregion 1022 kann eine zweite Halbleiter-Kanalregion sein. Beispielsweise umfasst die zweite Kanalregion 1022 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3. Beispielsweise ist die zweite Kanalregion 1022 eine p-Region. In einer anderen Ausführungsform umfasst die zweite Kanalregion 1022 Dotanden des ersten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3.
  • Beispielsweise kann die zweite Kanalregion 1022 ferner an die Halbleiter-Driftregion 100 gekoppelt sein, z. B. kann sie in Kontakt mit der Driftregion 100 sein oder daran mittels einer weiteren Plateau-Region (nicht dargestellt in 2A-3B), die untenstehend detailreicher erläutert wird, gekoppelt sein.
  • Ferner kann die zweite Kanalregion 1022 die zweite Anschlussregion 1021 von der Halbleiter-Driftregion 100 abtrennen. Ferner kann die zweite Kanalregion 1022 eine elektrisch floatende Region sein. Beispielsweise ist die zweite Kanalregion 1022 nicht in Kontakt mit der ersten Lastanschlussstruktur 11, sondern mittels der zweiten Anschlussregion 1021 davon getrennt. In einem weiteren Beispiel kann die zweite Kanalregion 1022 von demselben Leitfähigkeitstyp sein wie die zweite Anschlussregion 1021, und die zweite Kanalregion 1022 wird nur zeitweise in einen isolierenden oder floatenden Zustand gebracht, indem eine geeignete Austrittsarbeit des Materials der zweiten Steuerelektrode 132 vorgesehen oder ein geeignetes elektrisches Potenzial an die zweite Steuerelektrode 132 angelegt wird.
  • Die erste Mesa 101 kann eine erste Halbleiter-Mesa sein, und die zweite Mesa 102 kann eine zweite Halbleiter-Mesa sein. In einer anderen Ausführungsform können eine oder jede der ersten Anschlussregion 1011 und der zweiten Anschlussregion 1022 ein Metall umfassen.
  • Beispielsweise macht die erste Anschlussregion 1011 einen bestimmten Anteil des gesamten Volumens der ersten Mesa 101 aus, z. B. innerhalb des Bereichs von bis zu 75 %, z. B. 10 % bis 75 %, z. B. im Bereich von 20 % bis 50 %. Die erste Kanalregion 1012 kann einen anderen Anteil des gesamten Volumens der ersten Mesa 101 ausmachen, z. B. innerhalb des Bereichs von 10 % bis 90 %, z. B. 25 % bis 90 %, z. B. im Bereich von 25 % bis 75 %.
  • Die zweite Anschlussregion 1021 kann einen bestimmten Anteil des gesamten Volumens der zweiten Mesa 102 ausmachen, z. B. innerhalb des Bereichs von bis zu 75 %, z. B. 10 % bis 70 %, z. B. im Bereich von 20 % bis 50 %. Die zweite Kanalregion 1022 kann einen anderen Anteil des totalen Volumens der zweiten Mesa 102 ausmachen, z. B. innerhalb des Bereichs von 10 % bis 90 %, z. B. 25 % bis 90 %, z. B. im Bereich von 25 % bis 75 %.
  • In einer Ausführungsform ist die erste Zelle 141, die die erste Mesa 101 enthält, ausgebildet, in dem leitenden Zustand der Halbleitervorrichtung 1 die erste Kanalregion 1012 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps zu verarmen.
  • Ferner kann die zweite Zelle 142, die die zweite Mesa 102 enthält, ausgebildet sein, in dem leitenden Zustand der Halbleitervorrichtung 1 die zweite Kanalregion 1022 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps zu verarmen.
  • Wie beispielhaft in 3B veranschaulicht, kann die Halbleitervorrichtung 1 in dem leitenden Zustand ausgebildet sein, den Pfad des totalen Laststroms 15 in wenigstens zwei separate Pfade aufzuspalten, von denen der erste von dem ersten Laststrom 151 genommen wird und die erste Mesa 101 durchläuft, die die erste Kanalregion 1012 enthält, welche vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt ist, und von denen der zweite von dem zweiten Laststrom 152 genommen wird und weder die zweite Mesa 102, die die zweite Kanalregion 1022 enthält, welche vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt sein kann, durchläuft, noch die erste Mesa 101, die die erste Kanalregion 1012 enthält, welche ebenso vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt sein kann. Vielmehr kann die zweite Zelle 142 ausgebildet sein, den Fluss des zweiten Laststroms 152 durch die zweite Mesa 102 zu sperren und hierdurch zu verhindern, dass bewegliche Ladungsträger des zweiten Leitfähigkeitstyps den Halbleiterkörper 10 während des leitenden Zustands der Halbleitervorrichtung 1 verlassen. Mit anderen Worten kann während des leitenden Zustands die Größe des zweiten Laststroms 152 innerhalb jeder der ersten Mesa 101 und der zweiten Mesa 102 gemäß einer Ausführungsform im Wesentlichen null betragen. Gemäß einer weiteren Ausführungsform kann ein bestimmter Anteil des Laststroms von bis zu 30 % oder bis zu 20 % oder bis zu 10 % von dem zweiten Laststrom 152, welcher wenigstens eine von der ersten Mesa 101 und der zweiten Mesa 102 durchqueren kann, geleitet werden.
  • Im Folgenden soll der Ausdruck „vollständig verarmte Kanalregion“ eine Kanalregion beschreiben, die vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt ist, wobei bewegliche Ladungsträger des ersten Leitfähigkeitstyps dennoch in einem erheblichen Umfang in der vollständig verarmten Kanalregion vorhanden sein können. Dieselbe Definition gilt für den Ausdruck „vollständig verarmbare Kanalregion“.
  • Beispielsweise enthält die vollständig verarmte erste Kanalregion 1012 keine beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps oder wenigstens keine Dichte an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps oberhalb eines Leckstrom-Niveaus. Ferner enthält in einem Ausführungsbeispiel die vollständig verarmte zweite Kanalregion 1022 keine beweglichen Ladungsträger des zweiten Leitfähigkeitstyps oder wenigstens keine Dichte von beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps oberhalb eines Leckstrom-Niveaus.
  • Folglich sind in einer Ausführungsform die Kanalregionen 1012 und 1022 in einem leitenden Zustand der Halbleitervorrichtung 1 vollständig verarmte Regionen.
  • Beispielsweise sind die Kanalregionen 1012 und 1022 vollständig verarmt. Dies kann z. B. erreicht werden durch das Auswählen von Materialien für die Steuerelektroden 131 und 132, welche in Austrittsarbeiten der Steuerelektroden 131, 132 resultieren, die von denen der Kanalregionen 1012 und/oder 1022 verschieden sein können. Zusätzlich oder alternativ kann dies erreicht werden durch Setzen der Steuerelektroden 131 und 132 auf ein geeignetes elektrisches Potenzial, z. B. mit Bezug auf das elektrische Potenzial der ersten Lastanschlussstruktur 11. Somit kann in einer Ausführungsform die vollständige Verarmung der Kanalregionen 1012, 1022 erreicht werden durch einen Unterschied zwischen der (den) Austrittsarbeit(en) von einer oder beiden der Steuerelektroden 131, 132 auf der einen Seite und der (den) Austrittsarbeit(en) von einer oder beiden der Kanalregionen 1012, 1022 auf der anderen Seite und durch das Setzen einer oder beider der Steuerelektroden 131, 132 auf ein definiertes elektrisches Potenzial.
  • Wenn beispielsweise die Halbleitervorrichtung 1 in den leitenden Zustand versetzt wird, z. B. durch Anlegen einer Spannung innerhalb des ersten Bereichs zwischen jeder der Steuerelektroden 131 und 132 auf der einen Seite und der ersten Lastanschlussstruktur 11 auf der anderen Seite (z. B. kann das elektrische Potenzial von jeder der Steuerelektroden 131 und 132 größer sein als das elektrische Potenzial der ersten Lastanschlussstruktur 11), können die Kanalregionen 1012 und 1022 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt werden. In der ersten Kanalregion 1012 können dann bedeutend weniger bewegliche Ladungsträger des zweiten Leitfähigkeitstyp, z. B. Löcher, sein verglichen mit einem Zustand, in welchem keine positive Spannung angelegt wird. Und in der zweiten Kanalregion 1022 können dann ebenfalls bedeutend weniger bewegliche Ladungsträger des zweiten Leitfähigkeitstyps, z. B. Löcher, sein. Beispielsweise soll die Formulierung „bedeutend weniger bewegliche Ladungsträger“ in dieser Beschreibung beschreiben, dass die Menge von beweglichen Ladungsträgern des jeweiligen Leitfähigkeitstyps weniger als 10 % von den beweglichen Ladungsträgern des anderen Leitfähigkeitstyps ist.
  • Gemäß einer Ausführungsform ist die Halbleitervorrichtung 1 ausgebildet, die erste Kanalregion 1012 an Ladungsträgern des zweiten Leitfähigkeitstyps zu verarmen, wenn eine Spannung, die zwischen der ersten Steuerelektrode 131 und der ersten Lastanschlussstruktur 11 angelegt ist, innerhalb des ersten Bereichs ist, z. B. innerhalb eines Bereichs von -3 V bis +3 V. Gemäß einer weiteren Ausführungsform ist die Halbleitervorrichtung 1 ausgebildet, die erste Kanalregion 1012 vollständig zu verarmen, wenn ein elektrisches Feld, das zwischen der ersten Steuerelektrode 131 und der ersten Lastanschlussstruktur 11 angelegt ist, innerhalb eines ersten Bereichs ist, z. B. innerhalb eines Bereichs von -10 MV/cm bis +10 MV/cm oder innerhalb eines Bereichs von -6 MV/cm bis +6 MV/cm oder innerhalb eines Bereichs von -4 MV/cm bis +4 MV/cm. Dasselbe kann analog auf die zweite Kanalregion 1022 zutreffen.
  • Beispielsweise existiert in einem sperrenden Zustand der Halbleitervorrichtung 1 nur ein Strompfad für den zweiten Laststrom 152 in wenigstens einer der Kanalregionen 1012 und 1022, z. B. nur in der Kanalregion 1022, wodurch es einem eventuellen Leckstrom ermöglicht wird zu passieren. Wie vorstehend beschrieben kann eine zwischen den Lastanschlussstrukturen 11 und 12 angelegte Vorwärtsspannung eine Raumladungszone an einer Übergangszone, die an einem Übergang zu der Driftregion 100 ausgebildet ist, induzieren.
  • Um die Halbleitervorrichtung 1 von dem leitenden Zustand in den sperrenden Zustand zu schalten, kann eine Spannung innerhalb eines zweiten Bereichs, der von dem ersten Bereich verschieden ist, zwischen der ersten Steuerelektrode 131 und der ersten Lastanschlussstruktur 11 angelegt werden, um den Laststrompfad in der ersten Kanalregion 1012 abzuschneiden. Beispielsweise kann der zweite Bereich von 0 V bis zu einem bestimmten negativen Spannungswert reichen, wenn der in der ersten Kanalregion 1012 abzuschneidende Laststrompfad ein Elektronen-Strompfad ist. Entsprechend kann der zweite Bereich von 0 V bis zu einer bestimmten positiven Spannung reichen, wenn der in der ersten Kanalregion 1012 abzuschneidende Laststrompfad ein Löcher-Strompfad ist. Dieselbe Spannung oder eine andere Spannung in dem zweiten Bereich oder eine noch andere Spannung kann auch zwischen der zweiten Steuerelektrode 132 und der ersten Lastanschlussstruktur 11 angelegt werden. Dann kann ein Akkumulationskanal von beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps in der zweiten Kanalregion 1022 induziert werden. Ferner ist in einer Ausführungsform die zweite Kanalregion 1022 nicht verarmt, sondern bildet aufgrund von Dotanden des zweiten Leitfähigkeitstyps eine leitende Verbindung zu der ersten Lastanschlussstruktur 11 hin. Beispielsweise kann der Akkumulationskanal eine Bewegung der zweiten Ladungsträger vom zweiten Leitfähigkeitstyp aus dem Halbleiterkörper 10 heraus zu der ersten Lastanschlussstruktur 11 ermöglichen. Dies kann zu einer schnellen Verringerung der totalen Ladungsträgerkonzentration in dem Halbleiterkörper 10 während des Ausschaltens der Halbleitervorrichtung 1 beitragen.
  • Um die Halbleitervorrichtung 1 von dem sperrenden Zustand in den leitenden Zustand zu schalten, kann eine Spannung innerhalb des ersten Bereichs zwischen der ersten Steuerelektrode 131 und der ersten Lastanschlussstruktur 11 angelegt werden, wie vorstehend beschrieben. Ein Strompfad für bewegliche Ladungsträger des ersten Leitfähigkeitstyps kann dann in der ersten Kanalregion 1012 induziert werden, z. B. durch Bildung eines Inversionskanals. Der Inversionskanal kann sich entlang der Erstreckungsrichtung Z über die gesamte Kanalregion 1012 hinweg erstrecken. In einer Variante kann sich der Inversionskanal auch entlang der ersten lateralen Richtung X und/oder der zweiten lateralen Richtung Y über die gesamte erste Kanalregion 1012 hinwegerstrecken. Gleichzeitig kann aufgrund der Tatsache, dass die Spannung innerhalb des ersten Bereichs ist, die erste Kanalregion 1012 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt werden, sodass ein Fluss von beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps durch die erste Kanalregion 1012 zwischen dem Halbleiterkörper 10 und der ersten Lastanschlussstruktur 11 unterbunden wird. Dieselbe Spannung oder eine andere Spannung in dem ersten Bereich oder eine noch andere Spannung kann ferner zwischen der zweiten Steuerelektrode 132 und der ersten Lastanschlussstruktur 11 angelegt werden. Die zweite Kanalregion 1022 kann dann vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps verarmt werden, sodass ein Fluss von beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps durch die zweite Kanalregion 1022 zwischen dem Halbleiterkörper 10 und der ersten Lastanschlussstruktur 11 verringert oder unterbunden wird.
  • Der Halbleiterkörper 10 kann ferner eine weitere Anschlussregion 103 umfassen, die elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden und an die Driftregion 100 gekoppelt ist. Die weitere Anschlussregion 103 kann eine weiter Halbleiter-Anschlussregion sein. Beispielsweise umfasst die weitere Anschlussregion 103 einen ersten Emitter, der Dotanden des zweiten Leitfähigkeitstyps hat, und/oder einen zweiten Emitter, der Dotanden des ersten Leitfähigkeitstyps, z. B. sogenannte n-Shorts (in dem Fall, dass der erste Leitfähigkeitstyp n ist), um eine Rückwärtsleitfähigkeit der Halbleitervorrichtung 1 zu implementieren. Ferner kann die weitere Anschlussregion 103 eine Pufferregion, auch als Feldstoppregion bekannt, umfassen, welche z. B. Dotanden desselben Leitfähigkeitstyps wie die Driftregion 100 enthalten kann, z. B. vom ersten Leitfähigkeitstyp, jedoch mit einer höheren Dotandenkonzentration verglichen mit der Dotandenkonzentration der Driftregion 100. Da diese exemplarischen Konfigurationen der weiteren Anschlussregion 103 dem Fachmann allgemein bekannt sind, werden der erste Emitter, der zweite Emitter und die Pufferregion jedoch weder in 3 veranschaulicht noch hier in größerem Detail erläutert. Zusätzlich soll verstanden werden, dass bestimmte Aspekte der vorliegenden Offenbarung sich auf Ausführungsformen einer spezifischen Konfiguration des Abschnitts des Halbleiterkörpers 10 in der Nähe des zweiten Lastanschlusses 12 beziehen.
  • Wie vorstehend erläutert wurde, kann der Halbleiterkörper 10 ausgebildet sein, den totalen Laststrom 15 in Vorwärtsrichtung zwischen den Lastanschlussstrukturen 11 und 12 zu leiten. Zu diesem Zweck kann die erste Steuerelektrode 131 ausgebildet sein, in Reaktion auf das Empfangen des ersten Steuersignals einen Inversionskanal zum Leiten des ersten Laststroms 151 innerhalb der ersten Kanalregion 1012 zu induzieren. Beispielsweise kann die Halbleitervorrichtung 1 ausgebildet sein, in Reaktion auf das Empfangen des ersten Steuersignals die erste Kanalregion 1012 bezüglich beweglicher Ladungsträger des zweiten Leitfähigkeitstyps vollständig zu verarmen. Entsprechend kann die Halbleitervorrichtung 1 ausgebildet sein, in Reaktion auf das Empfangen des zweiten Steuersignals die zweite Kanalregion 1022 bezüglich beweglicher Ladungsträger des zweiten Leitfähigkeitstyps vollständig zu verarmen.
  • Gemäß einer Ausführungsform enthält die erste Lastanschlussstruktur 11 einen Source-Anschluss (auch als „Emitter-Anschluss“ bezeichnet), und die Steueranschlussstruktur 13 enthält einen Gate-Anschluss. Somit kann die erste Anschlussregion 1011 der ersten Mesa 101 eine Source-Region bilden, z. B. eine Halbleiter Source-Region.
  • Beispielsweise kann die erste Steuerelektrode 131 mit dem ersten Steuersignal, das eine Spannung innerhalb eines ersten Bereichs hat, versorgt werden, um einen Inversionskanal innerhalb der ersten Kanalregion 1012 zu erzeugen, um die Halbleitervorrichtung 1 in einen leitenden Zustand zu versetzen, währenddessen der totale Laststrom 15 zwischen den Lastanschlussstrukturen 11, 12 in einer Vorwärtsrichtung geleitet werden kann. Beispielsweise wird die Spannung zwischen der ersten Steuerelektrode 131 und der ersten Lastanschlussstruktur 11 angelegt. In einer Ausführungsform ist das elektrische Potenzial der ersten Steuerelektrode 131 größer als das elektrische Potenzial der ersten Lastanschlussstruktur 11, wenn die angelegte Spannung innerhalb des ersten Bereichs ist.
  • Zum Versetzen der Halbleitervorrichtung 1 in einen sperrenden Zustand, in welchem eine zwischen der zweiten Lastanschlussstruktur 12 und der ersten Lastanschlussstruktur 11 angelegte Spannung in der Vorwärtsrichtung gesperrt werden kann und der Fluss des Laststroms 15 in der Vorwärtsrichtung verhindert wird, kann die erste Steuerelektrode 131 mit dem Steuersignal versorgt werden, welches eine Spannung innerhalb des zweiten Bereichs, der von dem ersten Bereich verschieden ist, hat, um eine Verarmungsregion zu induzieren, z. B. an einem Übergang zwischen der ersten Kanalregion 1012 und der Driftregion 100. Beispielsweise wird die Spannung zwischen der ersten Lastanschlussstruktur 11 und der ersten Steuerelektrode 131 angelegt. In einer Ausführungsform ist das elektrische Potenzial der ersten Steuerelektrode 131 gleich dem elektrischen Potenzial der ersten Lastanschlussstruktur 11 oder geringer als das elektrische Potenzial der ersten Lastanschlussstruktur 11, wenn die angelegte Spannung innerhalb des zweiten Bereichs ist.
  • Beispielsweise kann die Struktur wie sie schematisch in jeder der 1A bis 3B veranschaulicht ist verwendet werden, um eine oder mehrere Vorrichtungszellen eines IGBT, eines RC-IGBT, eines MOSFET oder Ähnliches zu bilden. In einer Ausführungsform ist die Halbleitervorrichtung 1 eines von einem IGBT, einem RC-IGBT oder einem MOSFET.
  • Entsprechend dem vorstehend Gesagten kann eine Ausführungsform des Betriebs und der Konfiguration der Halbleitervorrichtung 1 wie folgt zusammengefasst werden. Die Halbleitervorrichtung 1 kann ausgebildet sein, in den leitenden Zustand versetzt zu werden durch Bereitstellen des Steuersignals mit einer Spannung innerhalb des ersten Bereichs. Die erste Zelle 141 kann ausgebildet sein, in Reaktion auf das Empfangen eines solchen Steuersignals einen Inversionskanal innerhalb der ersten Kanalregion 1012 zu induzieren, sodass der erste Laststrom 151 von ersten Ladungsträgern des ersten Leitfähigkeitstyps die erste Mesa 101 durchqueren kann. Zugleich kann die erste Zelle 141 ausgebildet sein, die erste Kanalregion 1012 mit Bezug auf Ladungsträger des zweiten Leitfähigkeitstyps vollständig zu verarmen und auf diese Weise einen Fluss des zweiten Laststroms 152 innerhalb der ersten Mesa 101 drastisch zu verringern oder zu unterbinden. Ferner kann die zweite Zelle 142 ausgebildet sein, in Reaktion auf das Empfangen eines solchen Steuersignals die zweite Kanalregion 1022 vollständig mit Bezug auf Ladungsträger des zweiten Leitfähigkeitstyps zu verarmen und auf diese Weise einen Fluss sowohl des ersten Laststroms 151 als auch des zweiten Laststroms 152 innerhalb der zweiten Mesa 102 zu unterbinden. Somit kann während des leitenden Zustandes der totale Laststrom innerhalb der Zellen 141 und 142 im Wesentlichen nur von dem ersten Laststrom 151 dominiert oder sogar gebildet werden, da der zweite Laststrom 152 innerhalb der besagten Zellen 141 und 142 im Wesentlichen null beträgt. Um die Halbleitervorrichtung 1 von dem leitenden Zustand in den sperrenden Zustand zu schalten, kann das Steuersignal mit einer Spannung innerhalb des zweiten Bereichs, der von dem ersten Bereich verschieden ist, bereitgestellt werden. Die Halbleitervorrichtung 1 kann ausgebildet sein, in Reaktion auf das Empfangen eines solchen Steuersignals eine Bewegung von beweglichen Ladungsträgern aus dem Halbleiterkörper 10 heraus zu verursachen. Zu diesem Zweck kann die erste Zelle 141 ausgebildet sein, durch Abbrechen des Inversionskanals den ersten Laststrom 151 innerhalb der ersten Mesa 101 abzuschneiden. Zugleich kann die zweite Zelle 142 ausgebildet sein, einen Akkumulationskanal innerhalb der zweiten Kanalregion 1022 zu induzieren, um den Fluss des zweiten Laststroms 152 innerhalb der zweiten Mesa zu ermöglichen. Tatsächlich kann ein solcher zweiter Laststrom 152 als ein Ausräumstrom angesehen werden, da er dafür sorgt, dass der Halbleiterkörper 10 mit Bezug auf zweite Ladungsträger des zweiten Leitfähigkeitstyps verarmt wird. Somit kann während des Ausschaltens der totale Laststrom 15 innerhalb der Zellen 141 und 142, d.h. der totale Laststrom 15 in der Nähe der ersten Lastanschlussstruktur 11 von dem zweiten Laststrom 152 innerhalb der zweiten Zelle 142 dominiert oder sogar im Wesentlichen gebildet werden.
  • 4 veranschaulicht schematisch beispielhafte Verteilungen von Ladungsträgerkonzentrationen in dem Halbleiterkörper 10 der Halbleitervorrichtung 1 wenn diese in dem leitenden Zustand ist, gemäß einer oder mehreren Ausführungsformen. Die gestrichelte Linie veranschaulicht beispielhaft die Verteilung der Konzentration (CC) von Ladungsträgern des ersten Leitfähigkeitstyps, z. B. Elektronen, entlang der Erstreckungsrichtung Z, und die gepunktete Linie veranschaulicht beispielhaft die Verteilung der Konzentration (CC) von Ladungsträgern des zweiten Leitfähigkeitstyps, z. B. Löcher, entlang der Erstreckungsrichtung Z. Wie veranschaulicht kann in der Nähe der ersten Lastanschlussstruktur 11, z. B. innerhalb der Zellen 141 und 142, die Konzentration der Ladungsträger des ersten Leitfähigkeitstyps höher sein als die Konzentration der Ladungsträger des zweiten Leitfähigkeitstyps, z. B. aus den Gründen wie sie im vorigen Absatz dargelegt wurden und weil Dotierungsregionen in den Zellen 141 und 142 zu den Kurven beitragen können.
  • Entlang der Erstreckung des Halbleiterkörpers 10 in der Erstreckungsrichtung Z, z. B. innerhalb der Driftregion 100, kann die Konzentration der Ladungsträger des ersten Leitfähigkeitstyps im Wesentlichen gleich der Konzentration der Ladungsträger des zweiten Leitfähigkeitstyps sein, z. B. aufgrund der physikalischen Anforderung der Ladungsneutralität, die innerhalb des Elektron-Loch-Plasmas in der Driftregion 100 bestehen kann.
  • In der Nähe der zweiten Lastanschlussstruktur 12 kann die Konzentration der Ladungsträger des zweiten Leitfähigkeitstyps bedeutend höher sein als die Konzentration der Ladungsträger des ersten Leitfähigkeitstyps, z. B. weil Ladungsträger des ersten Leitfähigkeitstyps sich kontinuierlich aus dem Halbleiterkörper 10 in die zweite Lastanschlussstruktur 12 bewegen können, wobei Ladungsträger des zweiten Leitfähigkeitstyps kontinuierlich aus dem ersten Emitter heraus, der in der dritten Anschlussregion 103, die elektrisch mit der zweite Lastanschlussstruktur 12 verbunden ist, enthalten sein kann, in die Driftregion 100 gepumpt werden können, wobei der erste Emitter Dotanden vom zweiten Leitfähigkeitstyp umfassen kann. Gemäß einer anderen Ausführungsform, die nicht in 4 veranschaulicht ist, kann in der Nähe der zweiten Lastanschlussstruktur 12 auch die Dichte der Ladungsträger des ersten Leitfähigkeitstyps in einem Gebiet nahe einer Dotierungsregion des ersten Leitfähigkeitstyps viel größer sein, z. B. um eine Rückwärtsleitfähigkeit der Halbleitervorrichtung 1 zu implementieren, wie bereits gesagt. In einem Gebiet einer Puffer- oder Feldstoppregion können Unterschiede in den Dichten von Ladungsträgern des ersten und des zweiten Leitfähigkeitstyps vorkommen.
  • Beispielsweise kann die Halbleitervorrichtung 1 ausgebildet sein, innerhalb des Halbleiterkörpers 10, z. B. innerhalb der Driftregion 100, eine totale Konzentration von Ladungsträgern größer als 1016 cm-3 oder sogar größer als 1017 cm-3, oder sogar größer als 2*1017 cm-3 zu induzieren. Solche hohen Konzentrationen von Ladungsträgern können es ermöglichen, eine vergleichsweise geringe Durchlassspannung während des leitenden Zustands zu erreichen, d.h. eine Spannung zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 von weniger als 1 V, weniger als 0,9 V oder sogar weniger als 0,8 V bei einem nominalen Laststrom oder bei einer Laststromdichte, die durch einen horizontalen Querschnitt der Halbleitervorrichtung fließt, von wenigstens 100 A/cm2 und bei etwa 20 °C. Diese Durchlassspannung kann im Wesentlichen durch einen pn-Übergang (nicht veranschaulicht) in der Nähe der zweiten Lastanschlussstruktur 12 verursacht werden. Somit kann der Abfall der Durchlassspannung entlang der Strecke zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 asymmetrisch verteilt sein, z. B. weil die hauptsächliche Änderung in der Spannung in der Nähe der zweiten Lastanschlussstruktur 12 auftritt und eine vernachlässigbare Änderung der Spannung in der Nähe der ersten Lastanschlussstruktur 11 auftritt. Wenn der Halbleiterkörper 10 beispielsweise auf Silizium (Si) basiert ist, kann eine Durchlassspannung von bedeutend weniger als 0,7 V kaum erreicht werden.
  • Mit Blick auf 5A sollen einige beispielhafte räumliche Abmessungen der ersten Zelle 141 und der zweiten Zelle 142 erklärt werden. Bevor spezifische Werte angegeben werden soll verstanden werden, dass die Zellen 14 einschließlich der ersten Zelle 141 und der zweiten Zelle 142 entweder eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen können, wie mit Bezug auf 1A erklärt wurde.
  • In dem ersten Fall („Streifen“) können, wie schematisch in 5B veranschaulicht, jede der ersten Mesa 101 und der zweiten Mesa 102 die Form einer Finne aufweisen, die eine totale laterale Ausdehnung entlang der einen lateralen Richtung (z. B. Y) hat, welche wenigstens ein Vielfaches der totalen lateralen Ausdehnung in der anderen lateralen Richtung (z. B. X) beträgt. Beispielsweise können die finnenförmigen Mesen 101 und 102 sich in einer lateralen Richtung im Wesentlichen entlang des gesamten aktiven Zellenfelds 16 erstrecken.
  • In dem zweiten Fall („Nadel“) können, wie schematisch in 5C veranschaulicht, jede der ersten Mesa 101 und der zweiten Mesa 102 die Form eines Drahtes aufweisen. Beispielsweise können die Mesen 101 und 102 jeweils einen kreisförmigen oder rechteckigen Querschnitt parallel zu einer horizontalen Ebene aufweisen und können jeweils vollständig von der Isolationsstruktur 133 umgeben sein.
  • Somit können gemäß der Ausführungsform, die schematisch in 5A veranschaulicht ist, die Zellen 141 und 142 beispielsweise eine Nadelkonfiguration oder eine Streifenkonfiguration aufweisen. In einer weiteren Ausführungsform kann die erste Zelle 141 eine Streifenkonfiguration aufweisen, und die zweite Zelle 142 kann eine Nadelkonfiguration aufweisen oder umgekehrt.
  • In einer Ausführungsform erstrecken sich die erste Anschlussregion 1011 und die zweite Anschlussregion 1021 jeweils von ihrem jeweiligen Kontakt mit der ersten Lastanschlussstruktur 11 auf der Höhe Z0 (die bei 0 nm liegen kann) aus entlang der Erstreckungsrichtung Z bis zu einer Höhe Z12 bzw. zu einer Höhe Z22, welche jeweils innerhalb des Bereichs von 30 nm bis 500 nm, innerhalb des Bereichs von 50 nm bis 400 nm oder innerhalb des Bereichs von 50 nm bis 300 nm sein können. Die Höhen Z12 und Z22 können im Wesentlichen identisch zueinander sein. Dementsprechend kann die erste Anschlussregion 1011 entlang der Erstreckungsrichtung Z eine totale Ausdehnung DZ13 innerhalb des Bereichs von 30 nm bis 500 nm, innerhalb des Bereichs von 50 nm bis 400 nm oder innerhalb des Bereichs von 50 nm bis 300 nm haben, und die zweite Anschlussregion 1021 kann eine totale Ausdehnung DZ23 in der Erstreckungsrichtung Z haben, die im Wesentlichen identisch zu DZ13 ist.
  • Ferner können sich die erste Kanalregion 1012 und die zweite Kanalregion 1022 jeweils von dem Kontakt mit der ersten Anschlussregion 1011 auf der Höhe Z12 bzw. von dem Kontakt mit der zweiten Anschlussregion 1021 auf der Höhe Z22 entlang der Erstreckungsrichtung Z bis zu einer Höhe Z13 bzw. zu einer Höhe Z23 erstrecken, welche jeweils innerhalb des Bereichs von 50 nm bis 700 nm, innerhalb des Bereichs von 60 nm bis 550 nm oder innerhalb des Bereichs von 100 nm bis 400 nm sein können. Die Höhen Z13 und Z23 können identisch zueinander sein. Entsprechend kann die erste Kanalregion 1012 entlang der Erstreckungsrichtung Z eine totale Ausdehnung DZ14 innerhalb des Bereichs von 50 nm bis 700 nm, innerhalb des Bereichs von 80 nm bis 550 nm oder innerhalb des Bereichs von 150 nm bis 400 nm haben, und die zweite Kanalregion 1022 kann eine totale Ausdehnung DZ24 in der Erstreckungsrichtung haben, die im Wesentlichen identisch zu DZ14 ist.
  • Die erste Steuerelektrode 131 und die zweite Steuerelektrode 132 können von der ersten Lastanschlussstruktur 11 entlang der Erstreckungsrichtung Z um eine Entfernung DZ11 bzw. DZ21, welche gleich DZ11 sein kann, räumlich beabstandet sein. Somit können diese Abstände DZ11 und DZ21 identisch zu der Dicke des Abschnitts der Isolationsstruktur 133 sein, die die Steuerelektroden 131 und 132 von der ersten Lastanschlussstruktur 11 entlang der ersten Erstreckungsrichtung Z isoliert. DZ11 und DZ21 können jeweils innerhalb des Bereichs von 10 nm bis 490 nm, innerhalb des Bereichs von 20 nm bis 180 nm oder innerhalb des Bereichs von 50 nm bis 250 nm sein. Mit anderen Worten kann die erste Steuerelektrode 131 ein proximales Ende aufweisen, das auf einer Höhe Z11, die größenmäßig DZ11 entspricht, angeordnet ist, und die zweite Steuerelektrode 132 kann ein proximales Ende aufweisen, das auf einer Höhe Z21, die größenmäßig DZ21 entspricht, angeordnet ist.
  • In einer Ausführungsform kann die erste Steuerelektrode 131 eine totale Ausdehnung DZ15 entlang der Erstreckungsrichtung Z haben, die größer als die totale Ausdehnung DZ14 der ersten Kanalregion 1012 ist, und kann derart angeordnet sein, dass sie einen gemeinsamen Erstreckungsbereich entlang der Erstreckungsrichtung Z mit der ersten Kanalregion 1012 aufweist, der größer als 100 % der totalen Ausdehnung DZ14 der ersten Kanalregion 1012 ist, wie schematisch in 5A veranschaulicht. Somit kann die totale Ausdehnung DZ15 der ersten Steuerelektrode 131 wenigstens einen Faktor 1,1 mal DZ14, einen Faktor 1,3 mal DZ14 oder sogar einen Faktor 1,5 mal DZ14 betragen. Entgegen der Erstreckungsrichtung Z kann ein Überlapp DZ12 innerhalb des Bereichs von 10 nm bis 490 nm, innerhalb des Bereichs von 20 nm bis 380 nm oder innerhalb des Bereichs von 50 nm bis 250 nm vorliegen, der gleichzeitig ein gemeinsamer Erstreckungsbereich mit der ersten Anschlussregion 1011 sein kann. In der Erstreckungsrichtung Z kann die erste Steuerelektrode 131 einen Überlapp DZ16 innerhalb des Bereichs von 10 nm bis 490 nm, innerhalb des Bereichs von 20 nm bis 380 nm oder innerhalb des Bereichs von 50 nm bis 250 nm aufweisen, welcher gleichzeitig ein gemeinsamer Erstreckungsbereich mit der Driftregion 100 sein kann. Ferner kann die erste Steuerelektrode 131 ein distales Ende auf einer Höhe Z14 aufweisen, welches von einem distalen Ende der Isolationsstruktur 133 bei einer Höhe Z15 um eine Entfernung DZ17, die im Bereich von 60 nm bis 1200 nm, im Bereich von 100 nm bis 900 nm oder im Bereich von 200 nm bis 650 nm sein kann, räumlich beabstandet ist.
  • Das oben stehend mit Bezug auf die Ausdehnung und Anordnung der ersten Steuerelektrode 131 entlang der Erstreckungsrichtung Z Gesagte kann ebenso auf die zweite Steuerelektrode 132 und ihre relative Lage bezüglich der zweiten Kanalregion 1022 zutreffen. Somit können die Werte von DZ25 in demselben Bereich liegen wie DZ15, die Werte von DZ21 können in demselben Bereich wie DZ11 liegen, die Werte von DZ22 können in demselben Bereich wie DZ12 liegen, und die Werte von DZ26 können in demselben Bereich wie DZ16 liegen. Ferner kann die zweite Steuerelektrode 132 ein distales Ende auf Höhe Z24 aufweisen, welches von einem distalen Ende der Isolationsstruktur 133 auf Höhe Z25 um eine Distanz DZ27 räumlich beabstandet ist, wobei die Werte von DZ27 innerhalb desselben Bereichs wie DZ17 sein können.
  • Entlang der ersten lateralen Richtung X kann die erste Steuerelektrode 131 um einen Abstand DX12, der im Bereich von 1 nm bis 100 nm, im Bereich von 2 nm bis 50 nm oder im Bereich von 3 nm bis 20 nm liegen kann, von der ersten Kanalregion 1021 räumlich beabstandet sein. Dieser Abstand DX12 kann identisch mit einer Dicke der Isolationsstruktur 133, die die erste Steuerelektrode 131 von der ersten Mesa 101 entlang der ersten lateralen Richtung X isoliert, sein. Entsprechend kann die zweite Steuerelektrode 132 entlang der ersten lateralen Richtung X von der zweiten Kanalregion 1022 um den Abstand DX22, der in dem Bereich von 1 nm bis 100 nm, im Bereich von 2 nm bis 50 nm oder im Bereich von 3 nm bis 20 nm liegen kann, räumlich beabstandet sein. Dieser Abstand DX22 kann identisch mit einer Dicke der Isolationsstruktur 133, die die zweite Steuerelektrode 132 von der zweiten Mesa 102 entlang der ersten lateralen Richtung X isoliert, sein.
  • Die Dicke DX11 der ersten Steuerelektrode 131 entlang der ersten lateralen Richtung X kann in dem Bereich von 10 nm bis 10.000 nm, im Bereich von 50 nm bis 7000 nm oder im Bereich von 100 nm bis 5000 nm sein. Die Dicke DX21 der zweiten Steuerelektrode 132 entlang der ersten lateralen Richtung X kann in demselben Bereich wie die Dicke DX11 oder in einem anderen der besagten Bereiche sein, die oben stehend mit Bezug auf die Dicke DX11 beschrieben wurden. Wie vorstehend erwähnt können die Steuerelektroden 131 und 132 gemäß einer oder mehreren Ausführungsformen, im Gegensatz zu der beispielhaften schematischen Darstellung in 5A, miteinander in Kontakt sein (d.h. in 5A würde X16 gleich X21 sein) und auf diese Weise eine gemeinsame Steuerelektrode bilden, die verwendet werden kann, um jede der ersten Zelle 141 und der zweiten Zelle 142 zu steuern.
  • In der Ausführungsformen gemäß 5A können die Zellen 141 und 142 eine Nadelkonfiguration oder eine Streifenkonfiguration aufweisen, wie vorstehend erklärt wurde. Beispielsweise können in dem ersten Fall („Nadel“) die Zellen 141 und 142 jeweils z. B. eine radialsymmetrische Struktur aufweisen, und der Abschnitt des vertikalen Querschnitts aus 5A kann tatsächlich nur eine einzige erste Steuerelektrode 131 darstellen, welche z. B. eine Zylinderform aufweist, sowie eine einzige zweite Steuerelektrode 132, die z. B. ebenfalls eine Zylinderform aufweist und die erste Mesa 101 bzw. die zweite Mesa 102 ummantelt. In diesem Fall bezeichnet jede der ersten lateralen Richtung X und der zweiten lateralen Richtung Y eine radiale Richtung. Ferner könnten die Nadelzellen auch einen rechteckigen Querschnitt parallel zu der YX-Ebene aufweisen, z. B. mit abgerundeten Ecken, oder einen elliptischen Querschnitt. In dem zweiten Fall („Streifen“) kann die erste Zelle 141 eine monolithische erste Steuerelektrode 131 umfassen, welche die erste Mesa 101 nur auf einer lateralen Seite flankiert, und die zweite Zelle 142 kann entsprechend ebenfalls eine monolithische zweite Steuerelektrode 132 umfassen, die die zweite Mesa 102 nur auf einer lateralen Seite flankiert. In einer weiteren Ausführungsform, wie in 5A veranschaulicht, kann die erste Steuerelektrode 131 eine mehrteilige, z. B. eine zweiteilige, erste Elektrode 131 sein, und die zweite Steuerelektrode 132 kann ebenso eine mehrteilige, z. B. eine zweiteilige, zweite Elektrode 132 sein. Gemäß der Ausführungsform aus 5A kann z. B., wenn die Zellen 141 und 142 eine Streifenkonfiguration aufweisen, die erste Steuerelektrode 131 eine zweiteilige erste Steuerelektrode 131 sein, die bezüglich der ersten Mesa 101 spiegelsymmetrisch entlang der ersten lateralen Richtung X angeordnet ist, und die zweite Steuerelektrode 132 kann eine zweiteilige zweite Steuerelektrode 132 sein, die bezüglich der zweiten Mesa 102 spiegelsymmetrisch entlang der ersten lateralen Richtung X angeordnet ist. Somit kann das vorstehend mit Bezug auf die Abmessungen DX11, DX21 und DX12, DX22 Gesagte ebenso auf die Abmessungen DX14, DX24 und DX15, DX25, die in 5A eingezeichnet sind, zutreffen.
  • Wie vorstehend erläutert wurde, können die räumlichen Abmessungen der Mesa 101 und 102 und ihrer Komponenten jeweils durch die Isolationsstruktur 133 begrenzt sein. Die totale Ausdehnung Z15 von jeder der ersten Mesa 101 und der zweiten Mesa 102 parallel zu dem Pfad des ersten Laststroms 151 bzw. des zweiten Laststroms 152, welcher parallel zu der Erstreckungsrichtung Z sein kann, kann wenigstens ein Vielfaches der jeweiligen totalen Ausdehnungen DX13, DX23 senkrecht zu den Laststrompfaden, z. B. in wenigstens einer der ersten lateralen Richtung X und der zweiten lateralen Richtung Y, sein.
  • Beispielsweise kann die Breite DX13 der ersten Kanalregion 1012 der ersten Mesa 101 in einer Richtung senkrecht zu dem Verlauf des ersten Laststroms 151 innerhalb der ersten Mesa 101, z. B. in einer Richtung senkrecht zu der Erstreckungsrichtung Z, z. B. in der ersten lateralen Richtung X, kleiner als 100 nm, kleiner als 60 nm oder sogar kleiner als 40 nm sein über eine Distanz in einer Richtung des ersten Laststroms 151 innerhalb der ersten Mesa 101, z. B. entlang einer Richtung parallel zu der Erstreckungsrichtung Z, welche wenigstens das Dreifache von DX13 beträgt. Beispielsweise kann die erste Kanalregion 1012 eine Breite von DX13 aufweisen, die kleiner als 100 nm entlang wenigstens 300 nm in der Erstreckungsrichtung Z ist, eine Breite von DX13, die kleiner als 60 nm entlang wenigstens 180 nm in der Erstreckungsrichtung Z ist oder eine Breite von DX13, die kleiner als 40 nm entlang wenigstens 120 nm in der Erstreckungsrichtung Z ist.
  • In analoger Weise kann die Breite DX23 der zweiten Kanalregion 1022 der zweiten Mesa 102 in einer Richtung senkrecht zu dem Verlauf des zweiten Laststroms 152 innerhalb der zweiten Mesa 102, z. B. in einer Richtung senkrecht zu der Erstreckungsrichtung Z, z. B. in der ersten lateralen Richtung X, kleiner als 100 nm, kleiner als 60 nm oder sogar kleiner als 40 nm sein über eine Distanz in einer Richtung des zweiten Laststroms 152 innerhalb der zweiten Mesa 102, z. B. entlang einer Richtung parallel zu der Erstreckungsrichtung Z, welche wenigstens das Dreifache von DX23 beträgt. Beispielsweise kann die zweite Kanalregion 1022 eine Breite von DX23 aufweisen, die kleiner als 100 nm entlang wenigstens 300 nm in der Erstreckungsrichtung Z ist, eine Breite von DX23, die kleiner als 60 nm entlang wenigstens 180 nm in der Erstreckungsrichtung Z ist, oder eine Breite von DX23, die kleiner als 40 nm entlang wenigstens 120 nm in der Erstreckungsrichtung Z ist.
  • Es soll verstanden werden, dass die Isolationsstruktur 133 sich im Gegensatz zu der schematischen Darstellung in 5A nicht notwendigerweise entlang der gesamten Distanz DX30 zwischen der ersten Mesa 101 und der zweiten Mesa 102 so weit in die Erstreckungsrichtung Z erstrecken muss wie die erste Steuerelektrode 131, sondern sich weniger weit in die Erstreckungsrichtung Z erstrecken kann, z. B. in demselben Bereich sein kann wie die totale Ausdehnung der ersten Anschlussregion 1011 bzw. die totale Ausdehnung der zweiten Anschlussregion 1021 in der Erstreckungsrichtung Z (DZ13, DZ23 in 5A), z. B. entlang wenigstens 80 % der Distanz DX30 zwischen der ersten Mesa 101 und der zweiten Mesa 102.
  • Die Distanz zwischen der ersten Zelle 141 und der zweiten Zelle 142 entlang einer von der ersten lateralen Richtung X und der zweiten lateralen Richtung Y, die im Folgenden auch als „Zwischenzellen-Pitch“ DX40 bezeichnet wird, kann innerhalb des Bereichs von 100 nm bis 15.000 nm, innerhalb des Bereichs von 300 nm bis 10.000 nm oder innerhalb des Bereichs von 500 nm bis 8000 nm sein.
  • In einer Ausführungsform ist die erste Mesa 101 gemäß der folgenden Gleichung (1), die unten stehend angegeben ist, dimensioniert: D X 13 ≤ 2 ∗ W m a x ;
    Figure DE102016112019B4_0001
     W m a x = 4 ∗ ε ∗ k ∗ T ∗ ln ( N A n i ) q 2 ∗ N A
    Figure DE102016112019B4_0002
  • Dementsprechend ist in einer Ausführungsform DX13, d.h. die Breite der ersten Kanalregion 1011, gleich oder kleiner als das Zweifache einer maximalen Breite Wmax entlang wenigstens 80 %, wenigstens 90 % oder entlang wenigstens 95 % oder sogar entlang wenigstens 99 % der totalen Ausdehnung der ersten Mesa 101 in der Erstreckungsrichtung Z, wobei die maximale Breite wie Max gemäß der oben stehend angegebenen Gleichung (1) bestimmt wird, worin
    • ε =
    dielektrische Konstante des Materials der ersten Kanalregion 1012;
    k =
    Boltzmannkonstante;
    T =
    Temperatur;
    In
    bezeichnet den natürlichen Logarithmus;
    NA =
    Dotandenkonzentration des Materials der ersten Kanalregion 1012;
    ni =
    intrinsische Ladungsträgerkonzentration (z. B. 1.45*1010 cm-3 im Fall von Si bei 27 °C); und
    q =
    Elementarladung.
  • In einer Ausführungsform ist die zweite Mesa 102 entsprechend dimensioniert, d.h. DX23 ist gleich oder kleiner als das Zweifache einer maximalen Breite Wmax entlang wenigstens 80 %, wenigstens 90 % oder entlang wenigstens 95 % oder sogar entlang wenigstens 99 % der totalen Ausdehnung der zweiten Mesa 102 in der Erstreckungsrichtung Z, wobei die maximale Breite Wmax mit Werten bestimmt wird, die auf die zweite Kanalregion 1022 anwendbar sind.
  • Beispielsweise sind DX13 und DX23 jeweils innerhalb eines Bereichs von 15 nm bis 100 nm, wobei jede der Dotandenkonzentration der ersten Kanalregion 1012 und der Dotandenkonzentration der zweiten Kanalregion 1022 größer als 8*1018 cm-3 ist.
  • In einer Ausführungsform kann jede der ersten Anschlussregion 1011, der ersten Kanalregion 1012, der zweiten Anschlussregion 1021 und der zweiten Kanalregion 1022 somit eine Struktur auf einer Nanometerskala darstellen, welche in wenigstens einer der ersten lateralen Richtung X, der zweiten lateralen Richtung Y und der Erstreckungsrichtung Z eine räumliche Abmessungen von weniger als 100 nm hat. In einer Ausführungsform ist diese wenigstens eine Richtung, entlang derer die jeweilige Region eine Ausdehnung von weniger als 100 nm aufweist, senkrecht zu der Richtung des betreffenden Laststroms, der innerhalb der jeweiligen Region geleitet wird.
  • Gemäß einer Ausführungsform, die schematisch und beispielhaft in 6 veranschaulicht ist, kann der Halbleiterkörper 10 ferner eine erste Plateau-Region 1013 und eine zweite Plateau-Region 1023 umfassen.
  • Die erste Plateau-Region 1013 kann in Kontakt mit der ersten Kanalregion 1012 sein und kann Dotanden eines Leitfähigkeitstyps aufweisen, der komplementär zu den Dotanden der ersten Kanalregion 1012 ist. Somit kann die erste Plateau-Region 1013 Dotanden des ersten Leitfähigkeitstyps umfassen.
  • Die zweite Plateau-Region 1023 kann in Kontakt mit der zweiten Kanalregion 1022 sein und kann Dotanden eines Leitfähigkeitstyps aufweisen, der identisch zu den Dotanden der zweiten Kanalregion 1022 ist. Somit kann die zweite Plateau-Region 1023 Dotanden des zweiten Leitfähigkeitstyps umfassen.
  • Beispielsweise erstreckt sich die zweite Plateau-Region 1023 zu der ersten Steuerelektrode 131 hin, und die erste Plateau-Region 1013 erstreckt sich zu der zweiten Steuerelektrode 132 hin. Beispielsweise weisen die zweite Plateau-Region 1023 und die erste Steuerelektrode 131 einen gemeinsamen lateralen Erstreckungsbereich DX80 auf. Beispielsweise kann der Abstand zwischen der ersten Mesa 101 und der zweiten Mesa 102 entlang der ersten lateralen Richtung X weniger als 200 nm, weniger als 150 nm oder sogar weniger als 100 nm betragen. Ferner kann die zweite Plateau-Region 1023 entlang der Erstreckungsrichtung Z eine variierende Dotandenkonzentration aufweisen, welche z. B. ein Maximum näherungsweise bei einer Mitte der durchschnittlichen totalen Ausdehnung DZ30 entlang der Erstreckungsrichtung Z aufweisen kann.
  • Beispielsweise erstreckt sich die erste Plateau-Region 1013 zu der zweiten Steuerelektrode einer 132 hin. Die erste Plateau-Region 1013 und die zweite Plateau-Region 1023 können miteinander in Kontakt sein und können einen gemeinsamen lateralen Erstreckungsbereich DX90 von wenigstens 20 nm, von wenigstens 50 nm oder von mehr als 100 nm entlang der ersten lateralen Richtung X aufweisen. Der gemeinsame laterale Erstreckungsbereich DX90 kann den gemeinsamen lateralen Erstreckungsbereich DX80 wenigstens teilweise umfassen. Somit können auch die erste Plateau-Region 1013 und die erste Steuerelektrode 131 einen gemeinsamen lateralen Erstreckungsbereich aufweisen. Ferner kann die erste Plateau-Region 1013 entlang der Erstreckungsrichtung Z eine variierende Dotandenkonzentration aufweisen, die z. B. ein Maximum näherungsweise bei einer Mitte der durchschnittlichen totalen Ausdehnung DZ40 entlang der Erstreckungsrichtung Z aufweisen kann.
  • In einer Ausführungsform erstreckt sich die zweite Plateau-Region 1023 entlang der Erstreckungsrichtung Z weiter in die Halbleiter-Driftregion 100 hinein als die erste Plateau-Region 1013.
  • Weitere beispielhafte Ausführungsformen der ersten Plateau-Region 1013 und der zweiten Plateau-Region 1023 sind schematisch in 7 und in 8 veranschaulicht.
  • Dementsprechend kann die erste Plateau-Region 1013 in Kontakt mit der ersten Kanalregion 1012 sein, wobei der Übergang 1014 zwischen den beiden Regionen innerhalb der ersten Mesa 101 gebildet sein kann. Beispielsweise kann im Fall, dass die erste Kanalregion 1012 Dotanden des zweiten Leitfähigkeitstyps hat und im Fall, dass die erste Plateau-Region 1013 Dotanden des ersten Leitfähigkeitstyps hat, wie in dem Beispiel nach 6, der Übergang 1014 zwischen der ersten Kanalregion 1012 und der ersten Plateau-Region 1013 einen pn-Übergang bilden. Dieser pn-Übergang kann innerhalb der ersten Mesa 101 gebildet sein. Ausgehend von dem Übergang 1014 kann die erste Plateau-Region 1013 sich entlang der Erstreckungsrichtung Z weiter erstrecken als die erste Mesa 101, die durch die Isolationsstruktur 133 räumlich begrenzt ist. In einer Ausführungsform kann die Dotandenkonzentration der ersten Plateau-Region 1013 entlang der Erstreckungsrichtung Z variieren. Beispielsweise kann die Dotandenkonzentration an dem Übergang zu der ersten Kanalregion 1012 im Bereich der Dotandenkonzentration der Driftregion 100 sein und dann entlang der Erstreckungsrichtung Z ansteigen, z. B. bis auf einen Scheitelwert in der Mitte (bezogen auf die Ausdehnung entlang der Erstreckungsrichtung Z) und dann wieder abfallen, z. B. bis auf einen Wert, der vergleichbar mit der Dotandenkonzentration der Driftregion 100 ist.
  • Beispielsweise kann sich die erste Plateau-Region 1013 außerhalb der ersten Mesa 101 sowohl in die Erstreckungsrichtung Z als auch in jede von einer Richtung parallel zu der ersten lateralen Richtung X und antiparallel zu der ersten lateralen Richtung X erstrecken. Beispielsweise kann die erste Plateau-Region 1013 in dem Abschnitt der ersten Plateau-Region 1013, der außerhalb der ersten Mesa 101 angeordnet ist, über wenigstens einen Anteil ihrer totalen Ausdehnung DX70 entlang der ersten lateralen Richtung X hinweg mit der Isolationsstruktur 133 in Kontakt sein, wobei dieser Anteil im Bereich von z. B. 10 % bis 100 % von DX70 sein kann. Ein möglicherweise verbleibender Abschnitt der totalen lateralen Ausdehnung entlang der ersten lateralen Richtung X, der außerhalb der ersten Mesa 101 ist, kann durch die Driftregion 100 von der Isolationsstruktur 133 getrennt sein, wobei der Abstand DZ60 entlang der Erstreckungsrichtung Z im Bereich von bis zu 300 nm, im Bereich von bis zu 200 nm oder im Bereich von bis zu 150 nm sein kann. Und was die Isolationsstruktur 133 betrifft, können die Steuerelektroden 131 und 132, wie oben stehend erklärt wurde, gemäß einer oder mehreren Ausführungsformen auch in Kontakt miteinander angeordnet sein und dabei eine monolithische Steuerelektrode bilden, die zum Steuern von jeder der ersten Zelle 141 und der zweiten Zelle 142 verwendet wird. Anders ausgedrückt können in einer Ausführungsform die Steuerelektroden 131 und 132 jeweilige Abschnitte einer gemeinsamen Steuerelektrode sein, was es mit sich bringt, dass die Steuerelektroden 131 und 132 - im Gegensatz zu der schematischen und beispielhaften Darstellung in 6 - nicht durch die Isolationsstruktur 133 voneinander getrennt wären.
  • Die totale laterale Ausdehnung DX70 kann wenigstens ein Vielfaches der Breite DX13 der ersten Mesa 101 (eingezeichnet in 5A) sein und z. B. einen Faktor im Bereich von 2 bis 1000, im Bereich von 4 bis 700 oder im Bereich von 10 bis 500 mal DX13 betragen. Somit kann DX70 z. B. im Bereich von 40 nm bis 10.000 nm, im Bereich von 80 nm bis 7000 nm oder im Bereich von 200 nm bis 5000 nm sein. Ferner kann die erste Plateau-Region 1013 in dem Abschnitt der ersten Plateau-Region 1013, der außerhalb der ersten Mesa 101 angeordnet ist, eine totale Ausdehnung DZ40 entlang der Erstreckungsrichtung Z aufweisen, welche in einem ähnlich Bereich sein kann wie die totale Ausdehnung Z15 (vgl. 5A) der ersten Mesa 101 entlang der Erstreckungsrichtung Z. Beispielsweise kann DZ40 im Bereich von bis zu 600 nm, im Bereich von bis zu 500 nm oder im Bereich von bis zu 400 nm sein. Wie in 7 veranschaulicht, kann DZ 40 entlang der totalen Erstreckung der ersten Plateau-Region 1013 in der ersten lateralen Richtung X variieren. Ferner kann die erste Plateau-Region 1013 sich im Gegensatz zu der schematischen und beispielhaften Darstellung in 6 weiter entlang der ersten lateralen Richtung X erstrecken, z. B. bis in die Nähe der zweiten Mesa 102.
  • Mit Blick auf die beispielhaften Ausführungsformen gemäß 8 kann die zweite Plateau-Region 1023 ferner in Kontakt mit der zweiten Kanalregion 1022 sein, wobei der Übergang zwischen den beiden Regionen innerhalb der zweiten Mesa 102 gebildet sein kann. Jedoch kann im Fall, dass die zweite Kanalregion 1022 Dotanden des zweiten Leitfähigkeitstyps hat und im Fall, dass die zweite Plateau-Region 1023 ebenfalls Dotanden des zweiten Leitfähigkeitstyps hat, wie in dem Beispiel nach 6, der Übergang zwischen der zweiten Kanalregion 1022 und der zweiten Plateau-Region 1023 z. B. nur durch eine Veränderung der Dotandenkonzentration in der Erstreckungsrichtung Z gebildet sein. Diese Veränderung kann innerhalb der zweiten Mesa 102 vorliegen.
  • Ausgehend von diesem Übergang innerhalb der zweiten Mesa 102 kann die zweite Plateau-Region 1022 sich weiter entlang der Erstreckungsrichtung Z erstrecken als die zweite Mesa 102, die von der Isolationsstruktur 133 räumlich begrenzt ist. Beispielsweise kann sich die zweite Plateau-Region 1023 außerhalb der zweiten Mesa 102 sowohl in die Erstreckungsrichtung Z als auch den jede von einer Richtung parallel zu der ersten lateralen Richtung X und einer Richtung antiparallel zu der ersten lateralen Richtung X erstrecken. Beispielsweise kann die zweite Plateau-Region 1023 in dem Abschnitt der zweiten Plateau-Region 1023, der außerhalb der zweiten Mesa 102 angeordnet ist, mit der ersten Isolationsstruktur 133 über wenigstens einen Anteil ihrer Ausdehnung DX60 entlang der ersten lateralen Richtung X hinweg in Kontakt sein, wobei dieser Anteil im Bereich von z. B. 10 % bis 100 % von DX60 sein kann. Ein möglicherweise verbleibender Abschnitt der totalen Ausdehnung entlang der ersten lateralen Richtung X, der außerhalb der zweiten Mesa 102 ist, kann durch die Driftregion 100 von der Isolationsstruktur 133 getrennt sein, wobei der Abstand DZ50 entlang der Erstreckungsrichtung Z im Bereich von 20 nm bis 400 nm, im Bereich von 30 nm bis 300 nm oder im Bereich von 50 nm bis 200 nm sein kann.
  • Die totale laterale Ausdehnung DX60 kann wenigstens ein Vielfaches von der Breite DX23 der zweiten Mesa 102 (eingezeichnet in 5A) sein und z. B. einen Faktor im Bereich von 2 bis 1000, im Bereich von 4 bis 700 oder im Bereich von 10 bis 500 mal DX23 betragen. Somit kann DX60 z. B. im Bereich von 40 nm bis 10.000 nm, im Bereich von 80 nm bis 7000 nm oder im Bereich von 200 nm bis 5000 nm sein. Ferner kann die zweite Plateau-Region 1023 in dem Abschnitt der zweiten Plateau-Region 1023, der außerhalb der zweiten Mesa 102 angeordnet ist, in der Erstreckungsrichtung Z eine totale Ausdehnung DZ35 aufweisen, welche in einem ähnlichen Bereich sein kann wie die totale Ausdehnung Z25 (vgl. 5A) der zweiten Mesa 102 in der Erstreckungsrichtung Z. Beispielsweise kann DZ35 im Bereich von bis zu 1000 nm, im Bereich von bis zu 700 nm oder im Bereich von bis zu 500 nm sein. Wie in 7 veranschaulicht, kann DZ35 entlang der totalen Ausdehnung der zweiten Plateau-Region 1023 in der ersten lateralen Richtung X variieren und z. B. in dem Abschnitt, der von der Isolationsstruktur 133 um den Abstand DZ50 entlang der Erstreckungsrichtung Z räumlich beabstandet sein kann, lediglich DZ30 betragen. Beispielsweise kann DZ30 im Bereich von 10 nm bis 500 nm, im Bereich von 20 nm bis 400 nm oder im Bereich von 30 nm bis 600 nm sein.
  • Wie schematisch in 9 veranschaulicht, kann die Halbleitervorrichtung 1 ferner wenigstens eine dritte Zelle 143 umfassen, die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden ist und auf der anderen Seite elektrisch mit der Driftregion 100 verbunden ist.
  • In einer Ausführungsvariante, die beispielhaft und schematisch in 10 veranschaulicht ist, kann die Halbleitervorrichtung 1 zusätzlich wenigstens eine vierte Zelle 144 umfassen, die ebenso auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden ist und auf der anderen Seite elektrisch mit der Driftregion 100 verbunden ist.
  • Somit kann in einer Ausführungsform die dritte Zelle 143 und/oder jede von der dritten Zelle 143 und der vierten Zelle 144 eine Schnittstelle zwischen der Driftregion 100 des Halbleiterkörpers 10 auf der einen Seite und der zweiten Lastanschlussstruktur 12 auf der anderen Seite bilden.
  • Beispielsweise können die dritte Zelle 143 und/oder die vierte Zelle 144 jeweils in der Nähe zu und in elektrischer Verbindung mit einer Kollektoranschlussstruktur 12 eines IGBT angeordnet sein, insbesondere eines IGBT mit einer vollständig verarmbaren Kanalregion welche, wie vorstehend beschrieben, z. B. wenigstens in den ersten und/oder zweiten Zellen 141, 142 realisiert sein kann.
  • Die 11 veranschaulicht schematisch einen Ausschnitt von einem vertikalen Querschnitt einer Leistungshalbleitervorrichtung 1, wie z. B. eines IGBT, welche jeweils eine Vielzahl von ersten, zweiten, dritten und vierten Zellen 141, 142, 143, 144 umfasst. Die 12 zeigt einen anderen vertikalen Querschnitt der Ausführungsform nach 11 entlang der Linie B-B.
  • Die folgende Beschreibung, die die dritten Zellen 143 und/oder die vierten Zellen 144 betrifft, nimmt auf alle oder einige der 9-12 Bezug.
  • Analog zu dem, was vorstehend im Zusammenhang mit den ersten Zellen 141 beschrieben wurde, kann die dritte Zelle 143 eine oder mehrere dritte Steuerelektroden 135 umfassen, die ausgebildet sein können, ein drittes Steuersignal VMC (vgl. 13) zu empfangen. Die dritten Steuerelektroden 132 können mittels einer zweiten Isolationsstruktur 134 von dem Halbleiterkörper 10 isoliert sein.
  • Ebenso kann die vierte Zelle 144 eine oder mehrere vierte Steuerelektroden 136 umfassen, die ausgebildet sein können, einen viertes Steuersignal zu empfangen. Die vierten Steuerelektroden 136 können auch mittels der zweiten Isolationsstruktur 134 von dem Halbleiterkörper 10 isoliert sein.
  • Das Material und die Abmessungen der einen oder mehreren dritten Steuerelektroden 135 können identisch zu dem Material und den Abmessungen der einen oder mehreren vierten Steuerelektroden 136 oder davon verschieden sein. Ferner können das Material und die Abmessungen der einen oder mehreren dritten und/oder vierten Steuerelektroden 135, 136 identisch zu dem Material und den Abmessungen der einen oder mehreren ersten und/oder zweiten Steuerelektroden 131, 132 oder davon verschieden sein.
  • Es soll verstanden werden, dass im Gegensatz zu den beispielhaften schematischen Darstellungen in 9-11 die dritten und vierten Steuerelektroden 135 und 136 gemäß einer oder mehreren Ausführungsformen auch in Kontakt miteinander angeordnet sein können und auf diese Weise eine monolithische Steuerelektrode bilden können, die zum Steuern von jeder der dritten Zelle 143 und der vierten Zelle 144 verwendet wird. Anders ausgedrückt können die dritten und vierten Steuerelektroden 135 und 136 in einer Ausführungsform jeweilige Abschnitte einer gemeinsamen Steuerelektrode sein.
  • In der zweiten Isolationsstruktur 134 können somit jede der dritten Steuerelektrode(n) 135 und der vierten Steuerelektrode(n) 136 untergebracht sein. Ferner können eine, mehrere oder jede der dritten Steuerelektrode(n) 135 und der vierten Steuerelektrode(n) 136 von der zweiten Lastanschlussstruktur 12 elektrisch isoliert sein.
  • Die dritte Zelle 143 kann eine dritte Mesa 105 enthalten, die wenigstens teilweise als ein Teil des Halbleiterkörpers 10 verwirklicht ist. Ebenso kann die vierte Zelle 144 eine vierte Mesa 104 enthalten, die wenigstens teilweise als ein Teil des Halbleiterkörpers 10 verwirklicht ist. Beispielsweise können jede von der dritten Mesa 105 und der vierten Mesa 104 elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden sein.
  • Die dritte Mesa 105 und/oder die vierte Mesa 104 können durch die zweite Isolationsstruktur 134 räumlich begrenzt sein. Beispielsweise können die räumlichen Abmessungen der dritten Mesa 105 und/oder der vierten Mesa 104 und ihrer Komponenten so sein wie vorstehend beispielhaft mit Bezug auf 5 im Zusammenhang mit der ersten Mesa 101 bzw. der zweiten Mesa 102 offenbart.
  • Die dritte Mesa 105 kann eine dritte Anschlussregion 1051 enthalten, die elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden ist. Die dritte Anschlussregion 1051 kann eine dritte Halbleiter-Anschlussregion sein. Beispielsweise umfasst die dritte Anschlussregion 1051 Dotanden vom ersten Leitfähigkeitstyp, z. B. mit einer Dotandenkonzentration im Bereich von 1019 cm-3 bis 1022 cm-3, z. B. 1020 cm-3 bis 5*1021 cm-3. Beispielsweise ist die dritte Anschlussregion 1051 eine n+-Region. Beispielsweise kann eine Dotandenkonzentration der dritten Anschlussregion 1051 um wenigstens zwei Größenordnungen (entsprechend einem Faktor 100) größer sein als die Dotandenkonzentration der Driftregion 100. Wie vorstehend mit Bezug auf die erste Anschlussregion 1011 beschrieben, kann auch die dritte Anschlussregion 1051 eine dotierte Halbleiterregion sein, die zusätzlich siliziert worden ist, um eine Metall-Source zu bilden.
  • Ebenso kann die vierte Mesa 104 eine vierte Anschlussregion 1041 enthalten, die elektrisch mit der zweiten Lastanschlussstruktur 12 verbunden ist. Die vierte Anschlussregion 1041 kann eine vierte Halbleiter-Anschlussregion sein. Beispielsweise umfasst die vierte Anschlussregion 1041 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von 1018 cm-3 bis 1022 cm-3, z. B. 1019 cm-3 bis 1021 cm-3. Beispielsweise ist die vierte Anschlussregion 1041 eine p+-Region. Somit kann eine Dotandenkonzentration der vierten Anschlussregion 1041 um wenigstens zwei Größenordnungen größer sein als die Dotandenkonzentration der Driftregion 100. In einer Ausführungsform ist die vierte Anschlussregion 1041 eine dotierte Halbleiterregionen, die zusätzlich siliziert worden ist.
  • Die dritte Mesa 105 kann ferner eine dritte Kanalregion 1052 enthalten, die mit der dritten Anschlussregion 1051 in Kontakt ist. Die dritte Kanalregion 1052 kann eine dritte Halbleiter-Kanalregion sein. Beispielsweise umfasst die dritte Kanalregion 1052 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3. Beispielsweise ist die dritte Kanalregion 1052 eine p-Region oder eine p--Region. In einer anderen Ausführungsform umfasst die Kanalregion 1052 Dotanden des ersten Leitfähigkeitstyp, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3.
  • Beispielsweise kann die dritte Kanalregion 1052 ferner an die Halbleiter-Driftregion 100 gekoppelt sein, z. B. kann sie mit der Driftregion 100 in Kontakt sein oder daran mittels eines Plateau-Abschnitts (nicht veranschaulicht in 9-12) gekoppelt sein, wie vorstehend im Zusammenhang mit den ersten und zweiten Kanalregionen 1012, 1022 beschrieben.
  • In einer Ausführungsform kann die dritte Kanalregion 1052 die dritte Anschlussregion 1051 von der Halbleiter-Driftregion 100 trennen. Ferner kann die dritte Kanalregion 1052 eine elektrisch floatende Region sein. Beispielsweise ist die dritte Kanalregion 1052 nicht mit der zweiten Lastanschlussstruktur 12 in Kontakt, sondern mittels der dritten Anschlussregion 1051 davon separiert.
  • Die vierte Mesa 104 kann ferner eine vierte Kanalregion 1042 enthalten, die mit der vierten Anschlussregion 1041 in Kontakt ist. Die vierte Kanalregion 1042 kann eine vierte Halbleiter-Kanalregion sein. Beispielsweise umfasst die vierte Kanalregion 1042 Dotanden des zweiten Leitfähigkeitstyps, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3. Beispielsweise ist die vierte Kanalregion 1042 eine p-Region. In einer anderen Ausführungsform umfasst die vierte Kanalregion 1042 Dotanden des ersten Leitfähigkeitstyp, z. B. mit einer Dotandenkonzentration im Bereich von bis zu 1019 cm-3, z. B. 1011 cm-3 bis 1018 cm-3, z. B. im Bereich von 1014 cm-3 bis 1018 cm-3.
  • Beispielsweise kann die vierte Kanalregion 1042 ferner an die Halbleiter-Driftregion 100 gekoppelt sein, z. B. kann sie mit der Driftregion 100 in Kontakt sein oder mittels eines weiteren Plateau-Abschnitts (nicht veranschaulicht in 9-12) daran gekoppelt sein, wie vorstehend im Zusammenhang mit den ersten und zweiten Kanalregionen 1012, 1022 beschrieben.
  • Ferner kann die vierte Kanalregion 1042 die vierte Anschlussregion 1041 von der Halbleiter-Driftregion 100 trennen. Ferner kann die vierte Kanalregion 1042 eine elektrisch floatende Region sein. Beispielsweise ist die vierte Kanalregion 1042 nicht mit der zweiten Lastanschlussstruktur 12 in Kontakt, sondern davon mittels der vierten Anschlussregion 1041 abgetrennt. In einem anderen Beispiel kann die vierte Kanalregion 1042 vom selben Leitfähigkeitstyp sein wie die vierte Anschlussregion 1041, und die vierte Kanalregion 1042 kann lediglich zeitweise in einen isolierenden oder floatenden Zustand gebracht werden, indem eine geeignete Austrittsarbeit des Materials der vierten Steuerelektrode 136 verwendet wird oder die vierte Steuerelektrode 136 auf ein geeignetes elektrisches Potenzial gebracht wird.
  • Die dritte Mesa 105 kann eine dritte Halbleiter-Mesa sein und/oder die vierte Mesa 104 kann eine vierte Halbleiter-Mesa sein. In einer anderen Ausführungsform kann eine oder jede von der dritten Anschlussregion 1051 und der vierten Anschlussregion 1041 ein Metall umfassen.
  • Beispielsweise macht die dritte Anschlussregion 1051 einen bestimmten Anteil des gesamten Volumens der dritten Mesa 105 aus, z. B. im Bereich von bis zu 75 %, z. B. 10 % bis 75 %, z. B. im Bereich von 20 % bis 50 %. Die dritte Kanalregion 1052 kann einen anderen Anteil des gesamten Volumens der dritten Mesa 105 ausmachen, z. B. im Bereich von 10 % bis 90 %, z. B. 25 % bis 90 %, z. B. im Bereich von 25 % bis 75%.
  • Die vierte Anschlussregion 1041 kann einen bestimmten Anteil des gesamten Volumens der vierten Mesa 104 ausmachen, z. B. im Bereich von bis zu 75 %, z. B. 10 % bis 75 %, z. B. im Bereich von 20 % bis 50 %. Die vierte Kanalregion 1042 kann einen anderen Anteil des gesamten Volumens der vierten Mesa 104 ausmachen, z. B. im Bereich von 10 % bis 90 %, z. B. 25 % bis 90 %, z. B. im Bereich von 25 % bis 75 %.
  • In einer Ausführungsform ist die dritte Zelle 143, die die dritte Mesa 105 enthält, ausgebildet, die dritte Kanalregion 1052 in einem leitenden Zustand der Halbleitervorrichtung 1 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps zu verarmen.
  • Ferner kann die vierte Zelle 144, die die vierte Mesa 104 enthält, ausgebildet sein, die vierte Kanalregion 1042 in einem leitenden Zustand der Halbleitervorrichtung 1 vollständig an beweglichen Ladungsträgern des zweiten Leitfähigkeitstyps zu verarmen.
  • Somit sind gemäß einer Ausführungsform die dritte Kanalregion 1052 und/oder die vierte Kanalregion 1042 in einem leitenden Zustand der Halbleitervorrichtung 1 vollständig verarmte Regionen.
  • Beispielsweise sind die dritte Kanalregion 1052 und/oder die vierte Kanalregion 1042 vollständig verarmt. Dies kann z. B. erreicht werden durch das Auswählen von Materialien für die Steuerelektroden 135, 136, welche in Austrittsarbeiten der Steuerelektroden 135, 136 resultieren, die von denen der Kanalregionen 1052 und/oder 1042 verschieden sein können. Zusätzlich oder alternativ kann dies erreicht werden durch das Setzen der Steuerelektroden 135, 136 auf ein geeignetes elektrisches Potenzial, z. B. mit Bezug auf das elektrische Potenzial der zweiten Lastanschlussstruktur 12. Somit kann in einer Ausführungsform die vollständige Verarmung der dritten Kanalregion 1052 und/oder der vierten Kanalregion 1042 erreicht werden durch einen Unterschied zwischen der (den) Austrittsarbeit(en) von einer oder beiden der Steuerelektroden 135, 136 auf der einen Seite und der (den) Austrittsarbeit(en) von einer oder beiden der Kanalregionen 1052, 1042 auf der anderen Seite und durch das Setzen von einer oder beiden der Steuerelektroden 135, 136 auf ein definiertes elektrisches Potenzial.
  • In einer Ausführungsform ist die dritte Steuerelektrode 135 jeder dritten Zelle 143 ausgebildet, einen Inversionskanal innerhalb der dritten Kanalregion 1052 zu induzieren.
  • Ferner kann (können) die vierte(n) Zelle(n) 144 ausgebildet sein, einen Akkumulationskanal innerhalb der vierten Kanalregion 1042 zu induzieren. Beispielsweise kann innerhalb jeder vierten Zelle 144 die vierte Steuerelektrode 136 ausgebildet sein, diesen Akkumulationskanal innerhalb der vierten Kanalregion 1042 zu induzieren.
  • Wie vorstehend erläutert wurde, können die räumlichen Abmessungen der dritten Mesa 105 und/oder der vierten Mesa 104 und ihrer Komponenten jeweils durch die zweite Isolationsstruktur 134 begrenzt sein. Analog zu dem vorstehend mit Bezug auf 5A über die erste und zweite Mesa 102, 102 Gesagten kann eine totale Ausdehnung der dritten Mesa 105 und/oder der vierten Mesa 104 parallel zu dem Pfad eines Laststroms, der die jeweilige Mesa 104, 105 durchquert, welcher parallel zu der Erstreckungsrichtung Z sein kann, wenigstens ein Vielfaches einer jeweiligen totalen Ausdehnung DX33, DX43 senkrecht zu den Laststrompfaden, z. B. in wenigstens einer von der ersten lateralen Richtung X und der zweiten lateralen Richtung Y, betragen.
  • Beispielsweise kann eine Breite DX33 der dritten Kanalregion 1052 der dritten Mesa 105 in einer Richtung senkrecht zu dem Verlauf des Stroms innerhalb der dritten Mesa 105, z. B. in einer Richtung senkrecht zu der Erstreckungsrichtung Z, z. B. in der ersten lateralen Richtung X, über eine Distanz in einer Richtung des Laststroms innerhalb der dritten Mesa 105, z. B. in einer Richtung parallel zu der Erstreckungsrichtung Z, die wenigstens das Dreifache von DX33 beträgt, kleiner als 100 nm, kleiner als 60 nm oder sogar kleiner als 40 nm sein. Beispielsweise kann die dritte Kanalregion 1052 eine Breite DX33, die entlang wenigstens 300 nm in der Erstreckungsrichtung Z kleiner ist als 100 nm, eine Breite DX33, die entlang wenigstens 180 nm kleiner ist als 60 nm, oder eine Breite DX33, die entlang wenigstens 120 nm in der Erstreckungsrichtung Z kleiner ist als 40 nm, aufweisen.
  • In analoger Weise kann eine Breite DX43 der vierten Kanalregion 1042 der vierten Mesa 104 in einer Richtung senkrecht zu dem Verlauf des Stroms innerhalb der vierten Mesa 104, z. B. in einer Richtung senkrecht zu der Erstreckungsrichtung Z, z. B. in der ersten lateralen Richtung X, über eine Distanz in einer Richtung des Laststroms innerhalb der vierten Mesa 104, z. B. in einer Richtung parallel zu der Erstreckungsrichtung Z, die wenigstens das Dreifache von DX43 beträgt, kleiner als 100 nm, kleiner als 60 nm oder sogar kleiner als 40 nm sein. Beispielsweise kann die vierte Kanalregion 1042 eine Breite DX43, die entlang wenigstens 300 nm in der Erstreckungsrichtung Z kleiner ist als 100 nm, eine Breite DX43, die entlang wenigstens 180 nm kleiner ist als 60 nm, oder eine Breite DX43, die entlang wenigstens 120 nm in der Erstreckungsrichtung Z kleiner ist als 40 nm, aufweisen.
  • Ferner kann, wie in 11-12 beispielhaft veranschaulicht, die Driftregion 100 eine Pufferregion 103-1, auch bekannt als Feldstoppregion, umfassen, welche z. B. Dotanden desselben Leitfähigkeitstyps wie die Driftregion 100 enthalten kann, z. B. des ersten Leitfähigkeitstyp, jedoch mit einer höheren Dotandenkonzentration im Vergleich zu der Dotandenkonzentration der Driftregion 100. Beispielsweise kann eine Dotandenkonzentration in der Pufferregion 103-1 wenigstens um einen Faktor von 10, wie z. B. wenigstens um einen Faktor von 100 oder sogar um einen Faktor von 1000 höher sein als eine Dotandenkonzentration der Driftregion 100 außerhalb der Pufferregion 103-1.
  • Wie ferner in 11-12 veranschaulicht, kann die Vielzahl von Zellen 141, 142, 143, 144 wenigstens teilweise von einer Struktur 170, 180, 190, die ein Isolations- und/oder Archivierungsmaterial, wie z. B. ein Siliziumoxid, umfasst, umgeben sein und/oder in eine solche Struktur eingebettet sein. Beispielsweise können mit Blick auf 12 die vorstehend beschriebenen Komponenten des Halbleiterkörpers 10 auf einer Siliziumoxidschicht 190 angeordnet sein, welche wiederum auf einem Trägersubstrat 300 angeordnet sein kann. Beispielsweise kann die Leistungshalbleitervorrichtung 1 durch epitaktisches Wachsen der vorstehend beschriebenen Halbleiterregionen auf dem Trägersubstrat 300 und/oder auf der Siliziumoxidschicht 190 entlang der zweiten lateralen Richtung Y entstanden sein. Zusätzlich oder alternativ kann das Herstellen der Leistungshalbleitervorrichtung 1 das Bonden eines Halbleiterwafers auf das Trägersubstrat 300 umfassen, wobei auf einem oder beiden von dem Halbleiterwafer und dem Trägersubstrat 300 eine Siliziumoxidschicht erzeugt wird, die zu der Siliziumoxidschicht 190 führt. Nach dem Bonden können Abschnitte des Halbleiterwafers, die nicht für die Herstellung der Leistungshalbleitervorrichtung 1 erforderlich sind, von dem gebondeten Waferstapel entfernt werden, sodass die Halbleiterschicht für den Halbleiterkörper 10 auf der Siliziumoxidschicht 190 verbleibt. Zusätzlich oder alternativ können diese Halbleiterregionen auch durch maskierte und/oder unmaskierte Implantations- und/oder Diffusionsprozesse in den Halbleiterkörper 10 entlang der zweiten lateralen Richtung Y (siehe 12) hergestellt worden sein. Auf den Zellen 141, 142, 143, 144 kann eine Isolations- und/oder Passivierungsschicht 180, welche z. B. ein Siliziumoxid umfassen kann, vorgesehen sein. Weitere Isolations- und/oder Passivierungsschichten 170 können als lateraler Schutz vorgesehen sein (siehe 11).
  • Beispielsweise ist die Leistungshalbleitervorrichtung 1 eine laterale Leistungshalbleitervorrichtung 1, wie z. B. ein lateraler IGBT, wie in 11-12 veranschaulicht. Alternativ kann die Leistungshalbleitervorrichtung 1 eine vertikale Leistungshalbleitervorrichtung 1, wie z. B. ein vertikaler IGBT, sein.
  • Beispielsweise kann eine Vielzahl von Leistungshalbleitervorrichtungen 1 gemäß einer oder mehreren Ausführungsformen auf demselben Trägersubstrat 100 angeordnet sein, wobei die Vielzahl von Halbleitervorrichtungen 1 voneinander isoliert sein können. Somit kann ein Bauteil, welches mehrere Leistungshalbleitervorrichtungen 1 umfasst, auf einem Chip integriert sein.
  • Die 13 veranschaulicht ein schematisches Schaltbild, welches die Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen umfasst. Der Schaltkreis umfasst eine Last L, welche auf einer Seite mit einem Potenzial V1 verbunden ist. Auf der anderen Seite ist die Last L mit einem zweiten Lastanschluss C der Leistungshalbleitervorrichtung 1 verbunden, die beispielsweise ein Kollektoranschluss eines IGBT 1 sein kann. Der zweite Lastanschluss C kann elektrisch mit der zweiten Lastanschlussstruktur 12 der Leistungshalbleitervorrichtung 1 verbunden sein. Ferner kann die Leistungshalbleitervorrichtung 1 einen ersten Lastanschluss E, wie z. B. einen Emitteranschluss eines IGBT, umfassen, welcher elektrisch mit der ersten Lastanschlussstruktur 11 verbunden sein kann. Der erste Lastanschluss E kann mit dem Erdpotenzial oder einem anderen Bezugspotenzial verbunden sein. Die Versorgung der Last 11 mit Strom und/oder Spannung kann durch das Schalten der Leistungshalbleitervorrichtung 1 gesteuert werden. Ferner kann eine Freilaufdiode D vorgesehen sein, um das Schalten einer ohmsch-induktiven Laste L zu ermöglichen.
  • Zum Steuern des Betriebs der Leistungshalbleitervorrichtung 1 kann ein erstes Steuersignal in Form einer ersten Gatespannung VGE bereitgestellt werden, welche zwischen dem ersten Lastanschluss E und einem ersten Gateanschluss G, der elektrisch mit der ersten Steuerelektrode 131 verbunden ist, angelegt wird. Ferner kann ein drittes Steuersignal in Form einer dritten Gatespannung VMC bereitgestellt werden, welche zwischen dem zweiten Lastanschluss C und einen dritten Gateanschluss M, der elektrisch mit der dritten Steuerelektrode 135 verbunden ist, angelegt wird.
  • Es ist auch denkbar, ferner einen zweiten Gateanschluss und/oder einen vierten Geldanschluss (nicht abgebildet in 13) bereitzustellen, der elektrisch mit der zweiten Steuerelektrode 132 bzw. mit der vierten Steuerelektrode 136 verbunden ist, um separate zweite und/oder vierte Steuersignale in Form von entsprechenden Gatespannung in bereitzustellen.
  • In einer Ausführungsform gemäß 10-12 kann die Leistungshalbleitervorrichtung 1 ausgebildet sein, selektiv in beide Richtungen zwischen dem ersten Lastanschluss E und dem zweiten Lastanschluss C eine Spannung zu sperren und/oder einen Laststrom 15 zu leiten. Beispielsweise kann die Leistungshalbleitervorrichtung 1 als eine bidirektionale Leistungshalbleitervorrichtung 1, wie z. B. als ein bidirektionale IGBT, betrieben werden.
  • Beispielsweise kann der Betrieb der bidirektionale Leistungshalbleitervorrichtung 1 gesteuert werden, indem der erste Gateanschluss G in einem vorwärtsleitenden Zustand der Leistungshalbleitervorrichtung 1, in welcher die Leistungshalbleitervorrichtung 1 einen Laststroms 15 leiten und/oder eine Spannung in der Vorwärtsrichtung sperren kann, mit einer ersten Gatespannung VGE versorgt wird.
  • Beispielsweise kann der Betrieb der bidirektionale Leistungshalbleitervorrichtung 1 gesteuert werden, indem der dritte Gateanschluss M in einem rückwärtsleitenden Zustand der Leistungshalbleitervorrichtung 1, in welchem die Leistungshalbleitervorrichtung 1 in einer der Vorwärtsrichtung entgegengesetzten Rückwärtsrichtung einen Laststrom leiten und/oder eine Spannung sperren kann, mit einer dritten Gatespannung VMC versorgt wird.
  • Im Folgenden werden Ausführungsformen eines Verfahrens 2 zum Betreiben der Leistungshalbleitervorrichtung 1 unter Bezug auf 14, 15A-B und 16A-B beschrieben werden.
  • Das Verfahren 2 umfasst das Versorgen wenigstens einer ersten Steuerelektrode 131 mit einem ersten Steuersignal VGE, sodass die Leistungshalbleitervorrichtung 1 in einem vorwärtsleitenden Zustand betrieben wird, in welchem die erste Steuerelektrode 131 den Inversionskanal innerhalb der ersten Kanalregion 1012 induziert. Beispielsweise kann in dem Fall, dass die Leistungshalbleitervorrichtung 1 ein n-Kanal-IGBT ist, der erste Gateanschluss G mit einer positiven ersten Gatespannung VGE versorgt werden.
  • Somit können beispielsweise Elektronen durch den Inversionskanal, der innerhalb der ersten Kanalregion 1012 induziert wird, in die Driftregion 100 eintreten. Die Driftregion 100 kann auf diese Weise mit einem Plasma überschwemmt werden, welches die Elektronen und Löcher enthält, wobei die Löcher an einem pn-Übergang auf der Kollektorseite des IGBT, wie z. B. an einem Übergang zwischen der Driftregion 100 und der vierten Kanalregion 1042 und/oder zwischen der vierten Kanalregion 1042 und der vierten Anschlussregion 1041, injiziert werden können.
  • Die 14 veranschaulicht auf der linken Seite schematisch eine Strom-Spannungs-Charakteristik entsprechend einer ersten vorwärtsleitenden Betriebsart, in welcher die dritte Steuerelektrode 135 keinen Inversionskanal innerhalb der dritten Kanalregion 1052 induziert. Die Charakteristik zeigt einen Kollektorstrom IC in Abhängigkeit von der Vorwärtsspannung VCE zwischen dem ersten Lastanschluss C und dem zweiten Lastanschluss E. In der ersten vorwärtsleitenden Betriebsart kann der Strom-Spannungs-Verlauf durch eine Schwellspannung Vpn gekennzeichnet sein, welche beispielsweise aus einer Potenzialbarriere an dem in Durchlassrichtung gepolten pn-Übergang auf der Kollektorseite resultieren kann. Bei Spannungswerten oberhalb dieser Schwellspannung Vpn weist die Strom-Spannungs-Charakteristik einen vergleichsweise steilen, annähernd linearen Abschnitt auf. Beispielsweise kann die Leistungshalbleitervorrichtung 1 in der ersten vorwärtsleitenden Betriebsart wegen der hohen Ladungsträgerkonzentration innerhalb der Driftregion 100, die wie vorstehend mit Bezug auf 4 beschrieben aus den vollständig verarmten Kanalregionen 1012, 1022 resultiert, eine vergleichsweise steile Strom-Spannung-Charakteristik und somit eine gute Leitfähigkeit aufweisen.
  • Beispielsweise kann die Vorwärtsspannung VCE bei einem gegebenen Laststroms IL innerhalb eines ersten Vorwärtsspannungsbereichs VCE1 sein. In 14 ist der erste Vorwärtsspannungsbereich VCE1 als ein einziger Spannungswert abgebildet. Jedoch sollte beachtet werden, dass die Vorwärtsspannung VCE bei einem gegebenen Laststroms IL grundsätzlich aufgrund vielfältiger weiterer Einflüsse innerhalb eines endlichen Bereichs VCE1 variieren kann.
  • In einem weiteren Schritt des Verfahrens 2 kann die wenigstens eine dritte Steuerelektrode 135 mit einem dritten Steuersignal VMC versorgt werden, sodass die Leistungshalbleitervorrichtung 1 von der ersten vorwärtsleitenden Betriebsart in eine zweite vorwärtsleitende Betriebsart geschaltet wird, in welcher die dritte Steuerelektrode 135 einen Inversionskanal innerhalb der dritten Kanalregion 1052 induziert. Beispielsweise kann in dem Fall, dass die Leistungshalbleitervorrichtung 1 z. B. einen n-Kanal-IGBT umfasst, der dritte Gateanschluss M mit einer positiven dritten Gatespannung VMC als einem dritten Steuersignal versorgt werden.
  • Beispielsweise kann die Leistungshalbleitervorrichtung 1 in der zweiten vorwärtsleitenden Betriebsart eine MOSFET-artige Strom-Spannungs-Charakteristik aufweisen, wie beispielhaft auf der rechten Seite von 14 abgebildet. Beispielsweise kann die Strom-Spannungs-Charakteristik in der zweiten vorwärtsleitenden Betriebsart keine Schwellspannung Vpn aufweisen, im Gegensatz zu der Strom-Spannungs-Charakteristik in der ersten vorwärtsleitenden Betriebsart, die vorstehend beschrieben wurde.
  • Beispielsweise kann die Strom-Spannungs-Charakteristik unmittelbar nach diesem Schalten der Leistungshalbleitervorrichtung 1 von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitende Betriebsart im Wesentlichen dieselbe (z. B. vergleichsweise steile) Steigung aufweisen wie in der ersten vorwärtsleitenden Betriebsart. Somit kann in der zweiten vorwärtsleitenden Betriebsart die Vorwärtsspannung VCE, die dem Laststroms IL entspricht, in einem zweiten Vorwärtsspannungsbereich VCE2 (in 14 dargestellt als ein einzelner zweiter Vorwärtsspannungswert VCE2) sein, welcher z. B. aufgrund der Abwesenheit der Schwellspannung Vpn geringere Werte umfasst als der erste Vorwärtsspannungsbereich VCE1. Dies wird durch den linken Graphen auf der rechten Seite der 14 veranschaulicht, welcher der Situation unmittelbar nach dem Schalten von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitende Betriebsart entspricht.
  • Beispielsweise kann nach dem Schalten von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitende Betriebsart die Steigung der Strom-Spannungs-Charakteristik sich im Laufe der Zeit verringern. Dies ist durch den Übergang von dem linken Graphen zu dem rechten Graphen auf der rechten Seite der 14 dargestellt, wobei der Pfeil eine zeitliche Entwicklung anzeigt. Die Verringerung der Steigung der Strom-Spannungs-Charakteristik kann einer Verringerung der Leitfähigkeit der Leistungshalbleitervorrichtung 1 entsprechen, welche z. B. auf eine Verringerung der Ladungsträgerdichte innerhalb der Driftregion 100 zurückgehen kann.
  • In einer Ausführungsform kann das Verfahren 2 ferner das Versorgen der wenigstens einen dritten Steuerelektrode 135 mit dem dritten Steuersignal VMC umfassen, sodass die Leistungshalbleitervorrichtung 1 von der zweiten vorwärtsleitenden Betriebsart zurück in die erste vorwärtsleitende Betriebsart geschaltet wird, bevor oder sobald wie die Vorwärtsspannung VCE auf einen Schwellwert angestiegen ist. Beispielsweise liegt der Schwellwert am unteren Ende des ersten Vorwärtsspannungsbereichs VCE1. Alternativ kann nach dem Betreiben der Leistungshalbeitervorrichtung 1 in der zweiten vorwärtsleitenden Betriebsart die wenigstens eine dritte Steuerelektrode 135 mit dem dritten Steuersignal VMC versorgt werden, sodass die Leistungshalbleitervorrichtung 1 von der zweiten vorwärtsleitenden Betriebsart zurück in die erste vorwärtsleitende Betriebsart geschaltet wird. Nach der Rückkehr in die erste vorwärtsleitende Betriebsart kann die Leistungshalbleitervorrichtung 1 wieder in die zweite vorwärtsleitende Betriebsart versetzt werden. Zeiten für den Betrieb in einer oder beiden von der ersten und zweiten vorwärtsleitenden Betriebsart können mit dem Laststrom 15, der von der Leistungshalbleitervorrichtung 1 geführt wird, variieren oder auf diesen eingestellt werden.
  • Beispielsweise kann die wenigstens eine erste Steuerelektrode 133 anfänglich mit dem ersten Steuersignal VGE versorgt werden, sodass die Leistungshalbleitervorrichtung 1 von einem vorwärtssperrenden Zustand, in welchem die erste Steuerelektrode 131 den Inversionskanal nicht induziert, in den vorwärtsleitenden Zustand geschaltet wird. Beispielsweise kann in dem vorwärtssperrenden Zustand eine Vorwärtssperrspannung, die von außen zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 (z. B. über den ersten Lastanschluss C bzw. den zweiten Lastanschluss E) angelegt wird, von einer Raumladungszone, die sich an einem Übergang zwischen der Driftregion 100 und wenigstens einer von der ersten Kanalregion 1012 und der zweiten Kanalregion 1022 ausbildet, gesperrt werden. Dann kann das Schalten von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitende Betriebsart nachdem die Leistungshalbleitervorrichtung 1 von dem vorwärtssperrenden Zustand in den vorwärtsleitenden Zustand geschaltet worden ist mit einer Verzögerung Dt ausgeführt werden. Beispielsweise beträgt die Verzögerung Dt weniger als 50 µs, wie z. B. weniger als 10 µs oder sogar weniger als 1 µs.
  • Die 15A-B und 16A-B veranschaulichen jeweils schematisch weitere beispielhafte Schaltschemata für das erste Steuersignal VGE und das dritte Steuersignal VMC gemäß einer oder mehreren Ausführungsformen des Verfahrens 2.
  • Die oberen Felder der 15A-B zeigen jeweils einen Abschnitt einer periodischen Schaltserie des ersten Steuersignals VGE zwischen zwei verschiedenen Werten (oder Wertereichen) der ersten Gatespannung VGE. Beispielsweise kann der höhere Wert der Gatespannung VGE, der während der ersten Hälfte der ersten Periode, die eine Periodendauer T hat, bereitgestellt wird, eine positive Gatespannung VGE sein, z. B. in dem Fall, dass die Leistungshalbleitervorrichtung 1 einen n-Kanal-IGBT umfasst. Somit kann die Leistungshalbeitervorrichtung 1 während der ersten Hälfte jeder Periode T in dem vorwärtsleitenden Zustand betrieben werden. Nach der Hälfte der Periodendauer T kann die Leistungshalbleitervorrichtung 1 von dem vorwärtsleitenden Zustand in den vorwärtssperrenden Zustand geschaltet werden, indem die erste Gatespannung VGE zu einem niedrigeren Wert, wie z. B. 0 oder einem negativen Wert, geändert wird.
  • Wie in den unteren Feldern der 15A-B veranschaulicht, wird auch das dritte Steuersignal VMC periodisch mit der Periodendauer T zwischen zwei verschiedenen Werten (oder Wertbereichen) der dritten Gatespannung VMC geschaltet. Beispielsweise kann innerhalb jeder Periode T das Schalten von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitende Betriebsart ausgeführt werden, indem die dritte Gatespannung VMC mit einer Verzögerung Dt, nachdem die Leistungshalbleitervorrichtung 1 aus dem vorwärtssperrenden Zustand in den vorwärtsleitenden Zustand geschaltet worden ist, von 0 (oder einem negativen Wert) auf einen positiven Wert erhöht wird. Beispielsweise kann die Verzögerung Dt weniger als 50 µs, wie z. B. weniger als 10 µs oder sogar weniger als 1 µs betragen.
  • Gemäß einer Ausführungsform kann die Verzögerung Dt weniger als 10 % der Periodendauer T, wie z. B. weniger als 5 % der Periodendauer T oder sogar weniger als 1 % der Periodendauer T betragen.
  • Beispielsweise kann die Leistungshalbleitervorrichtung 1, wie in dem unteren Feld von 15A gezeigt, in der zweiten vorwärtsleitenden Betriebsart gehalten werden, indem der entsprechende Wert der dritten Gatespannung VMC wenigstens so lange kontinuierlich bereitgestellt wird, bis die Leistungshalbleitervorrichtung 1 von dem vorwärtsleitenden Zustand in den vorwärtssperrenden Zustand geschaltet wird (d.h. in der beispielhaften Ausführungsform nach 15A nachdem die Hälfte der Periodendauer T abgelaufen ist). Alternativ kann die Leistungshalbleitervorrichtung 1, wie in dem unteren Feld von 15B gezeigt, wiederholt zwischen der ersten vorwärtsleitenden Betriebsart und der zweiten vorwärtsleitenden Betriebsart hin- und her geschaltet werden, bevor die Leistungshalbleitervorrichtung 1 von dem vorwärtsleitenden Zustand in den vorwärtssperrenden Zustand geschaltet wird.
  • Wie in beiden der 15A und 15B veranschaulicht, kann die wenigstens eine dritte Steuerelektrode 135 auch in dem vorwärtssperrenden Zustand der Leistungshalbeitervorrichtung 1, d.h. in den beispielhaften Ausführungsformen nach 15A-B während der zweiten Hälfte der Periodendauer T, mit dem dritten Steuersignal VMC versorgt werden, sodass sie den Inversionskanal innerhalb der dritten Kanalregion 1052 induziert.
  • In der in 16A abgebildeten Ausführungsform sind die Schaltschemata des ersten Steuersignals VGE und des dritten Steuersignals VMC im Vergleich zu den Schaltschemata nach 15A vertauscht. Ebenso sind in der in 16B abgebildeten Ausführungsform die Schaltschemata des ersten Steuersignals VGE und des dritten Steuersignals VMC im Vergleich zu den Schaltschemata nach 15B vertauscht.
  • Das vorstehend im Zusammenhang mit den 15A-B Gesagte gilt analog für die beispielhaften Ausführungsformen, die in den 16A-B veranschaulicht sind.
  • Somit kann beispielsweise gemäß den Schaltschemata nach 16A-B die Leistungshalbleitervorrichtung 1 in einem rückwärtsleitenden Zustand und/oder in einem rückwärtssperrenden Zustand betrieben werden, z. B. im Falle einer bidirektionalen Leistungshalbleitervorrichtung 1, wie z. B. eines bidirektionale IGBT, oder im Falle der Verwendung der Leistungshalbleitervorrichtung als eine Body-Diode in dem rückwärtsleitenden Zustand.
  • Somit kann beispielsweise die wenigstens eine dritte Steuerelektrode 135 mit dem dritten Steuersignal VMC versorgt werden, sodass die Leistungshalbleitervorrichtung 1 periodisch zwischen einem rückwärtsleitenden Zustand, in welchem die dritte Steuerelektrode 135 den Inversionskanal innerhalb der dritten Kanalregion 1052 induziert, und einem rückwärtssperrenden Zustand geschaltet wird (siehe untere Felder der 16A-B). Beispielsweise induziert die dritte Steuerelektrode 135 in dem rückwärtssperrenden Zustand nicht den Inversionskanal innerhalb der dritten Kanalregion 1052, und eine Rückwärtssperrspannung, die von außen zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 angelegt wird, kann durch eine an einem Übergang zwischen der Driftregion 100 und der dritten Kanalregion 1052 ausgebildete Raumladungszone gesperrt werden. Beispielsweise kann dieses periodische Schalten mit einer zweiten Periodendauer T2 ausgeführt werden.
  • Ferner kann die wenigstens eine erste Steuerelektrode 131 in dem rückwärtsleitenden Zustand der Leistungshalbleitervorrichtung 1 mit dem ersten Steuersignal VGE versorgt werden, sodass die Leistungshalbleitervorrichtung 1 von einer ersten rückwärtsleitenden Betriebsart, in welcher die erste Steuerelektrode 131 nicht den Inversionskanal innerhalb der ersten Kanalregion 1012 induziert, in eine zweite rückwärtsleitende Betriebsart, in welcher die erste Steuerelektrode 131 den Inversionskanal innerhalb der ersten Kanalregion 1012 induziert, geschaltet werden.
  • Beispielsweise kann, wie in den 16A-B veranschaulicht, dieses Schalten von der ersten rückwärtsleitenden Betriebsart in die zweite rückwärtsleitende Betriebsart mit einer zweiten Verzögerung Dt2 ausgeführt werden, nachdem die Leistungshalbleitervorrichtung 1 aus dem rückwärtssperrenden Zustand in den rückwärtsleitenden Zustand geschaltet worden ist, wobei die zweite Verzögerung Dt2 weniger als 50 µs, wie z. B. weniger als 10 µs oder sogar weniger als 1 µs betragen kann.
  • Gemäß einer Ausführungsform kann die Verzögerung Dt2 weniger als 10 % der zweiten Periodendauer T2, wie z. B. weniger als 5 % der zweiten Periodendauer T2 oder sogar weniger als 1 % der zweiten Periodendauer T2 betragen.
  • Die Ausführungsformen, die in den Zeichnungen schematisch veranschaulicht und vorstehend beschrieben wurden, schließen die Erkenntnis ein, dass Leitungsverluste einer Leistungshalbleitervorrichtung verringert werden können, indem Mittel zum selektiven Schalten der Leistungshalbleitervorrichtung zwischen einer bipolaren Leitungsbetriebsart und einer MOSFET-artigen Betriebsart bereitgestellt werden. Somit kann in der bipolaren Leitungsbetriebsart eine Driftregion der Leistungshalbleitervorrichtung mit Ladungsträgern überschwemmt werden, welche ein Elektron-Loch-Plasma bilden, das eine vergleichsweise gute Leitfähigkeit sicherstellt. Beispielsweise kann in dem Fall, dass die Leistungshalbleitervorrichtung eine vollständig verarmte Kanalregion hat, eine vergleichsweise hohe Ladungsträgerdichte erzielt werden.
  • Dann kann die Leistungshalbleitervorrichtung in eine MOSFET-artige Betriebsart geschaltet werden, z. B. im Fall eines IGBTs durch das Induzieren eines Inversionskanals mittels einer Steuerelektrode, die an der Kollektorseite des IGBTs vorgesehen ist. Nach dem Schalten von der bipolaren Leitungsbetriebsart in die MOSFET-artige Betriebsart kann die einem Laststrom entsprechende Vorwärtsspannung anfänglich aufgrund des Inversionskanals an der Kollektorseite des IGBT, welcher an der in Durchlassrichtung gepolten Diode auf der Kollektorseite vorbeiführt und hierdurch einen Beitrag der in Durchlassrichtung gepolte Diode zu der Vorwärtsspannung vermeidet, verringert sein. Im Laufe der Zeit kann die Vorwärtsspannung aufgrund eines Absinkens der Ladungsträgerdichte in der Driftregion ansteigen. Dieses Absinken kann vergleichsweise langsam sein, wenn die Kanalregionen auf der Emitterseite des IGBT vollständig verarmt sind. Durch das Hin- und Herschalten der Leistungshalbleitervorrichtung zwischen der bipolaren Leitungsbetriebsart und der MOSFET-artigen Betriebsart kann eine Verringerung der Leitungsverluste im Betrieb erreicht werden.
  • Gemäß einer Ausführungsform ist bei einer Leistungshalbleitervorrichtung mit vollständig verarmbaren Kanalregionen innerhalb erster und zweiter Zellen zum Steuern eines Laststroms, welche mit einem ersten Lastanschluss verbunden sind, ferner eine dritte Zelle vorgesehen, wobei die dritte Zelle elektrisch mit einem zweiten Lastanschluss verbunden ist. Die dritte Zelle kann eine dritte Steuerelektrode umfassen, welche ausgebildet sein kann, in Abhängigkeit eines dritten Steuersignals einen Inversionskanal innerhalb einer dritten Kanalregion der dritten Zelle zu induzieren. Mittels der dritten Zelle kann die Leistungshalbleitervorrichtung zwischen einer ersten vorwärtsleitenden Betriebsart (z. B. entsprechend einer bipolaren Leitungsbetriebsart) und einer zweiten vorwärtsleitenden Betriebsart (z. B. entsprechend einer MOSFET-artigen Betriebsart) geschaltet werden, um die Leitungsverluste zu verringern.
  • Gemäß einer Ausführungsvariante kann die Leistungshalbleitervorrichtung ferner eine vierte Zelle umfassen, welche elektrisch mit dem zweiten Lastanschluss verbunden ist. Die vierte Zelle kann ausgebildet sein, einen Akkumulationskanal innerhalb einer vierten Kanalregion der vierten Zelle zu induzieren. Beispielsweise kann auf diese Weise eine bidirektionale Leistungshalbleitervorrichtung mit vollständig verarmbaren Kanalregionen, wie z. B. ein bidirektionaler IGBT mit vollständig verarmbaren Kanalregionen, bereitgestellt werden.
  • Gemäß weiteren Ausführungsformen kann ein Verfahren zum Betreiben einer Leistungshalbleitervorrichtung das Schalten der Leistungshalbleitervorrichtung zwischen wenigstens der ersten vorwärtsleitenden Betriebsart und der zweiten vorwärtsleitenden Betriebsart durch das Versorgen der wenigstens einen dritten Steuerelektrode mit einem entsprechenden dritten Steuersignal umfassen.
  • Merkmale weiterer Ausführungsformen werden in den abhängigen Ansprüchen definiert. Die Merkmale weiterer Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können miteinander kombiniert werden, um zusätzliche Ausführungsformen auszubilden, solange die Merkmale nicht explizit als alternativ zueinander beschrieben werden.
  • Vorangehend wurden Ausführungsformen erläutert, welche eine Leistungshalbleitervorrichtung sowie Verfahren zur Herstellung einer Leistungshalbleitervorrichtung betreffen. Z. B. basieren diese Ausführungsformen auf Silizium (Si). Dementsprechend kann eine monokristalline Halbleiterregion oder -schicht, z. B. die Halbleiterregionen 10, 100, 101, 1011, 1012. 1013, 102, 1021, 1022, 1023, 103, 103-1, 104, 1041, 1042, 105, 1051, 1052 beispielhafter Ausführungsformen, eine monokristalline Si-Region oder Si-Schicht sein. In anderen Ausführungsformen kann polykristallines oder amorphes Silizium zum Einsatz kommen.
  • Es versteht sich jedoch, dass die Halbleiterregionen 10, 100, 101, 1011, 1012. 1013, 102, 1021, 1022, 1023, 103, 103-1, 104, 1041, 1042, 105, 1051, 1052 aus einem beliebigen Halbleitermaterial bestehen können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen, ohne auf diese beschränkt zu sein, elementare Halbleitermaterialien wie z. B. Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien wie z. B. Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie z. B. Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP) sowie binäre oder ternäre II-VI-Halbleitermaterialien wie z. B. Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangshalbleitermaterial ausgebildet. Beispiele für Heteroübergangshalbleitermaterialien umfassen, ohne auf diese beschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) sowie Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumliche Bezugsbegriffe wie z. B. „unter“, „unterhalb“, „untere/r/s“, „über“, „oberhalb“, „obere/r/s“ und Ähnliches werden zwecks der einfacheren Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen unterschiedliche Orientierungen der jeweiligen Vorrichtung zusätzlich zu den in den Figuren dargestellten, unterschiedlichen Orientierungen beinhalten. Ferner werden Begriffe wie z. B. „erste/r/s“, „zweite/r/s“ und Ähnliches ebenfalls verwendet, um verschiedene Elemente, Regionen, Abschnitte etc. zu beschreiben, und sollen nicht einschränkend sein. In der gesamten Beschreibung betreffen gleiche Begriffe gleiche Elemente.
  • Wie hier verwendet sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „verfügend über“ und Ähnliches, welche das Vorhandensein erwähnter Elemente oder Merkmale angeben, offene Begriffe, welche zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/e/r“ und „der/die/das“ sollen sowohl die Mehrzahl als auch die Einzahl umfassen, solange der Kontext nicht klar etwas Anderes vorgibt.

Claims (22)

  1. Eine Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen; - eine erste Zelle (141) und eine zweite Zelle (142), die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; - eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; - eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; - wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine erste Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist; wobei die Leistungshalbleitervorrichtung (1) ferner eine dritte Zelle (143) umfasst, die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist; wobei die dritte Zelle (143) eine dritte Mesa (105) enthält, die Folgendes umfasst: eine dritte Anschlussregion (1051), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist; eine dritte Kanalregion (1052), die an die Driftregion (100) gekoppelt ist; und eine dritte Steuerelektrode (135), die durch eine zweite Isolationsstruktur (134) von der dritten Mesa (105) isoliert ist.
  2. Die Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei die dritte Steuerelektrode (135) ausgebildet ist, einen Inversionskanal innerhalb der dritten Kanalregion (1052) zu induzieren.
  3. Die Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die dritte Mesa (105) durch die zweite Isolationsstruktur (134) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der dritten Mesa (105) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX33) von weniger als 100 nm aufweist.
  4. Die Leistungshalbleitervorrichtung (1) nach einem der vorangehenden Ansprüche, wobei: - die erste Zelle (141) ausgebildet ist, einen Inversionskanal innerhalb der ersten Kanalregion (1012) zu induzieren; und - die zweite Zelle (142) ausgebildet ist, einen Akkumulationskanal innerhalb der zweiten Kanalregion (1022) zu induzieren.
  5. Die Leistungshalbleitervorrichtung (1) nach Anspruch 4, wobei die erste Zelle (141) eine erste Steuerelektrode (131) zum Induzieren des Inversionskanals umfasst, und wobei die erste Isolationsstruktur (133) die erste Steuerelektrode (131) von der ersten Mesa (101) isoliert.
  6. Die Leistungshalbleitervorrichtung (1) nach Anspruch 4 oder 5, wobei die zweite Zelle (142) eine zweite Steuerelektrode (132) zum Induzieren des Inversionskanals umfasst, und wobei die erste Isolationsstruktur (133) die zweite Steuerelektrode (132) von der zweiten Mesa (102) isoliert.
  7. Die Leistungshalbleitervorrichtung (1) nach einem der vorangehenden Ansprüche, ferner umfassend eine vierte Zelle (144) umfasst, die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist; wobei die vierte Zelle (144) eine vierte Mesa (104) enthält, die Folgendes umfasst: eine vierte Anschlussregion (1041), die Dotanden des zweiten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist, und eine vierte Kanalregion (1042), die an die Driftregion (100) gekoppelt ist.
  8. Die Leistungshalbleitervorrichtung (1) nach Anspruch 7, wobei die vierte Mesa (104) durch die zweite Isolationsstruktur (134) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der vierten Mesa (104) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX43) von weniger als 100 nm aufweist.
  9. Die Leistungshalbleitervorrichtung (1) nach Anspruch 7 oder Anspruch 8, wobei die vierte Zelle (144) ausgebildet ist, einen Akkumulationskanal innerhalb der vierten Kanalregion (1042) zu induzieren.
  10. Die Leistungshalbleitervorrichtung (1) nach Anspruch 9, wobei die vierte Zelle (144) eine vierte Steuerelektrode (136) zum Induzieren des Inversionskanals umfasst, und wobei die zweite Isolationsstruktur (134) die zweite Steuerelektrode (136) von der vierten Mesa (104) isoliert.
  11. Die Leistungshalbleitervorrichtung (1) nach einem der vorangehenden Ansprüche, wobei die Driftregion (100) eine Pufferregion (103-1) umfasst, die mit der dritten Zelle (143) und/oder der vierten Zelle (144) in Kontakt ist, wobei die Pufferregion (103-1) Dotanden des ersten Leitfähigkeitstyps mit einer höheren Dotandenkonzentration als die Driftregion (100) außerhalb der Pufferregion (103-1) umfasst.
  12. Ein Verfahren (2) zum Betreiben einer Leistungshalbleitervorrichtung (1), wobei die Leistungshalbleitervorrichtung (1) umfasst: - einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen; - eine erste Zelle (141), eine zweite Zelle (142) und eine dritte Zelle (143), die jeweils ausgebildet sind, den Laststrom (15) zu steuern, wobei jede von der ersten Zelle (141) und der zweiten Zelle (142) auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden ist, und wobei die dritten Zelle (143) auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; - eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; - eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; - eine dritte Mesa (103), die in der dritten Zelle (143) enthalten ist, wobei die dritte Mesa (103) enthält: eine dritte Anschlussregion (1051), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist, und eine dritte Kanalregion (1052), die an die Driftregion (100) gekoppelt ist; - wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist; - wenigstens eine erste Steuerelektrode (131), die ausgebildet ist, einen Inversionskanal innerhalb der ersten Kanalregion (1012) zu induzieren; - wenigstens eine dritte Steuerelektrode (135), die ausgebildet ist, einen Inversionskanal innerhalb der dritten Kanalregion (1052) zu induzieren; wobei das Verfahren (2) Folgendes umfasst: - Versorgen der wenigstens einen ersten Steuerelektrode (131) mit einem ersten Steuersignal (VGE), sodass die Leistungshalbleitervorrichtung (1) in einem vorwärtsleitenden Zustand betrieben wird, in welchem die erste Steuerelektrode (131) den Inversionskanal innerhalb der ersten Kanalregion (1012) induziert; und - in dem vorwärtsleitenden Zustand, Versorgen der wenigstens einen dritten Steuerelektrode (135) mit einem dritten Steuersignal (VMC), sodass die Leistungshalbleitervorrichtung (1) von einer ersten vorwärtsleitenden Betriebsart, in welcher die dritte Steuerelektrode (135) den Inversionskanal innerhalb der dritten Kanalregion (1052) nicht induziert, in eine zweite vorwärtsleitende Betriebsart, in welcher die dritte Steuerelektrode (135) den Inversionskanal innerhalb der dritten Kanalregion (1052) induziert, geschaltet wird.
  13. Das Verfahren (2) nach Anspruch 12, wobei die Leistungshalbleitervorrichtung (1) in dem vorwärtsleitenden Zustand eine Vorwärtsspannung (VCE) zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) aufweist, während sie einen Laststrom (IL) leitet, und wobei: - die Vorwärtsspannung (VCE) in der ersten vorwärtsleitenden Betriebsart in einem ersten Vorwärtsspannungsbereich (VCE1) ist, und - die Vorwärtsspannung (VCE) in der zweiten vorwärtsleitenden Betriebsart in einem zweiten Vorwärtsspannungsbereich (VCE2) ist, wobei der zweite Vorwärtsspannungsbereich (VCE2) kleinere Werte als der erste Vorwärtsspannungsbereich (VCE1) umfasst.
  14. Das Verfahren (2) nach Anspruch 13, ferner umfassend das Versorgen der wenigstens einen dritten Steuerelektrode (135) mit dem dritten Steuersignal (VMC), sodass die Leistungshalbleitervorrichtung von der zweiten vorwärtsleitenden Betriebsart zurück in die erste vorwärtsleitenden Betriebsart geschaltet wird, bevor oder sobald die Vorwärtsspannung (VCE) einen Schwellwert erreicht hat.
  15. Das Verfahren (2) nach Anspruch 14, wobei der Schwellwert an einem unteren Ende des ersten Vorwärtsspannungsbereichs (VCE1) liegt.
  16. Das Verfahren (2) nach einem der Ansprüche 12 bis 15, ferner umfassend das Versorgen der wenigstens einen ersten Steuerelektrode (131) mit dem ersten Steuersignal (VGE), sodass die Leistungshalbleitervorrichtung (1) periodisch zwischen einem vorwärtssperrenden Zustand und dem vorwärtsleitenden Zustand geschaltet wird, wobei in dem vorwärtssperrenden Zustand - die erste Steuerelektrode (131) den Inversionskanal nicht induziert, und - eine Spannung, die von außen zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) angelegt wird, von einer an einem Übergang zwischen der Driftregion (100) und wenigstens einer von der ersten Kanalregion (1012) und der zweiten Kanalregion (1022) gebildeten Raumladungszone gesperrt wird.
  17. Das Verfahren (2) nach Anspruch 16, wobei innerhalb jeder Periode dieses periodischen Schaltens zwischen dem vorwärtssperrenden Zustand und dem vorwärtsleitenden Zustand das Schalten von der ersten vorwärtsleitenden Betriebsart in die zweite vorwärtsleitenden Betriebsart mit einer Verzögerung (Dt) ausgeführt wird, nachdem die Leistungshalbleitervorrichtung (1) von dem vorwärtssperrenden Zustand in den vorwärtsleitenden Zustand geschaltet worden ist, wobei die Verzögerung (Dt) weniger als 50 µs beträgt.
  18. Das Verfahren (2) nach einem der Ansprüche 12 bis 17, ferner umfassend: - das Versorgen der wenigstens einen ersten Steuerelektrode (131) mit dem ersten Steuersignal (VGE), sodass die Leistungshalbleitervorrichtung (1) in einem vorwärtssperrenden Zustand betrieben wird, in welchem: - die erste Steuerelektrode (131) den Inversionskanal innerhalb der ersten Kanalregion (1012) nicht induziert; und - eine Vorwärtssperrspannung, die von außen zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) angelegt wird, von einer an einem Übergang zwischen der Driftregion (100) und wenigstens einer von der ersten Kanalregion (1012) und der zweiten Kanalregion (1022) gebildeten Raumladungszone gesperrt wird; und - während die Leistungshalbleitervorrichtung (1) in dem vorwärtssperrenden Zustand ist, Versorgen der wenigstens einen dritten Steuerelektrode (135) mit dem dritten Steuersignal (VMC), sodass der Inversionskanal innerhalb der dritten Kanalregion (1052) induziert wird.
  19. Das Verfahren (2) nach einem der Ansprüche 12 bis 18, ferner umfassend: - das Versorgen der wenigstens einen dritten Steuerelektrode (135) mit dem dritten Steuersignal (VMC), sodass die Leistungshalbleitervorrichtung (1) in einem rückwärtsleitenden Zustand betrieben wird, in welchem die dritte Steuerelektrode (135) den Inversionskanal innerhalb der dritten Kanalregion (1052) induziert; und - in dem in dem rückwärtsleitenden Zustand, Versorgen der wenigstens einen ersten Steuerelektrode (131) mit dem ersten Steuersignal (VGE), sodass die Leistungshalbleitervorrichtung (1) von einer ersten rückwärtsleitenden Betriebsart, in welcher die erste Steuerelektrode (131) den Inversionskanal innerhalb der ersten Kanalregion (1012) nicht induziert, in eine zweite rückwärtsleitende Betriebsart, in welcher die erste Steuerelektrode (131) den Inversionskanal innerhalb der ersten Kanalregion (1012) induziert, geschaltet wird.
  20. Das Verfahren (2) nach einem der Ansprüche 12 bis 19, ferner umfassend: - das Versorgen der wenigstens einen dritten Steuerelektrode (135) mit dem dritten Steuersignal (VMC), sodass die Leistungshalbleitervorrichtung (1) in einem rückwärtssperrenden Zustand betrieben wird, in welchem: - die dritte Steuerelektrode (135) den Inversionskanal innerhalb der dritten Kanalregion (1052) nicht induziert; und - eine Rückwärtssperrspannung, die von außen zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) angelegt wird, von einer an einem Übergang zwischen der Driftregion (100) und der dritten Kanalregion (1052) gebildeten Raumladungszone gesperrt wird; und - während die Leistungshalbleitervorrichtung (1) in dem rückwärtssperrenden Zustand ist, Versorgen der wenigstens einen ersten Steuerelektrode (131) mit dem ersten Steuersignal (VGE), sodass der Inversionskanal innerhalb der ersten Kanalregion (1012) induziert wird.
  21. Das Verfahren (2) nach einem der Ansprüche 12 bis 20, wobei das erste Steuersignal (VGE) in Form einer ersten Gatespannung (VGE) bereitgestellt wird, welche zwischen einem ersten Lastanschluss (E), der mit der ersten Lastanschlussstruktur (11) elektrisch verbunden ist, und einem ersten Gateanschluss (G), der mit der ersten Steuerelektrode (131) elektrisch verbunden ist, angelegt wird.
  22. Das Verfahren (2) nach einem der Ansprüche 12 bis 21, wobei das dritte Steuersignal (VMC) in Form einer dritten Gatespannung (VMC) bereitgestellt wird, welche zwischen einem zweiten Lastanschluss (C), der mit der zweiten Lastanschlussstruktur (12) elektrisch verbunden ist, und einem dritten Gateanschluss (M), der mit der dritten Steuerelektrode (135) elektrisch verbunden ist, angelegt wird.
DE102016112019.7A 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung Active DE102016112019B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016112019.7A DE102016112019B4 (de) 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
US15/634,720 US10134835B2 (en) 2016-06-30 2017-06-27 Power semiconductor device having fully depleted channel regions
CN201710522120.1A CN107564955B (zh) 2016-06-30 2017-06-30 具有完全耗尽的沟道区的功率半导体器件及其操作方法
US16/196,373 US10367057B2 (en) 2016-06-30 2018-11-20 Power semiconductor device having fully depleted channel regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016112019.7A DE102016112019B4 (de) 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102016112019A1 DE102016112019A1 (de) 2018-01-04
DE102016112019B4 true DE102016112019B4 (de) 2020-03-12

Family

ID=60662077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016112019.7A Active DE102016112019B4 (de) 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (2) US10134835B2 (de)
CN (1) CN107564955B (de)
DE (1) DE102016112019B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
DE102017130092A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
US10600879B2 (en) * 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040042A (en) * 1989-04-28 1991-08-13 Asea Brown Boveri Ltd. Bidirectional semiconductor component that can be turned off
DE4343900A1 (de) * 1993-12-22 1995-07-06 Abb Management Ag Halbleiterbauelement
DE102014108913A1 (de) * 2014-06-25 2015-12-31 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate, Halbleitervorrichtung und Verfahren zum Bilden der Vorrichtungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9209292B2 (en) * 2013-07-18 2015-12-08 Infineon Technologies Austria Ag Charge compensation semiconductor devices
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
DE102014113557B4 (de) * 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040042A (en) * 1989-04-28 1991-08-13 Asea Brown Boveri Ltd. Bidirectional semiconductor component that can be turned off
DE4343900A1 (de) * 1993-12-22 1995-07-06 Abb Management Ag Halbleiterbauelement
DE102014108913A1 (de) * 2014-06-25 2015-12-31 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate, Halbleitervorrichtung und Verfahren zum Bilden der Vorrichtungen

Also Published As

Publication number Publication date
CN107564955B (zh) 2020-10-30
US20180006109A1 (en) 2018-01-04
US10367057B2 (en) 2019-07-30
DE102016112019A1 (de) 2018-01-04
US20190109188A1 (en) 2019-04-11
US10134835B2 (en) 2018-11-20
CN107564955A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015117994B4 (de) Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102014103325B4 (de) Leistungsschaltmodule mit verringerter Oszillation und Verfahren zur Herstellung eines Leistungsschaltmoduls
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102016112017B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102016112020B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112018B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102017118665A1 (de) Rc-igbt
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative