DE102021207188A1 - Receiving module and method for receiving differential signals in a serial bus system - Google Patents

Abstract

Es sind ein Empfangsmodul (122) und ein Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem (1) bereitgestellt. Das Empfangsmodul (122) hat einen Komparator (1224) zur Auswertung der von einem Bus (40) des Bussystems (1) empfangenen differentiellen Signale (CAN_H, CAN_L) mit einer Empfangsschwelle (T1; T3), einen Spannungsteiler (1221), der an den Bus (40) angeschlossen ist, zum Bereitstellen der von dem Bus (40) empfangenen differentiellen Signale (CAN_H, CAN_L) für den Komparator (1224), und eine Empfänger-Bitzeit-Anpassschaltung (15) zur Kompensation einer Bitzeitverzerrung in einem von dem Komparator (1224) ausgegebenen Signal (CA), wobei die Empfänger-Bitzeit-Anpassschaltung (15) mindestens eine Änderungsstufe (151) zum zeitlichen Verschieben einer Flanke in dem von dem Komparator (1224) ausgegebenen Signal (CA) aufweist.A receiving module (122) and a method for sending differential signals in a serial bus system (1) are provided. The receiving module (122) has a comparator (1224) for evaluating the differential signals (CAN_H, CAN_L) received from a bus (40) of the bus system (1) with a receiving threshold (T1; T3), a voltage divider (1221) which is connected to is connected to the bus (40), for providing the differential signals (CAN_H, CAN_L) received from the bus (40) for the comparator (1224), and a receiver bit time adjustment circuit (15) for compensating for a bit time distortion in one of the Comparator (1224) output signal (CA), wherein the receiver bit time adjustment circuit (15) has at least one change stage (151) for shifting an edge in time in the comparator (1224) output signal (CA).

Description

Die vorliegende Erfindung betrifft ein Empfangsmodul und ein Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem, die bei einer Sende-/Empfangseinrichtung (Transceiver) verwendbar sind.The present invention relates to a receiving module and a method for receiving differential signals in a serial bus system, which can be used in a transceiver.

Stand der TechnikState of the art

Serielle Bussysteme werden zur Nachrichten- oder Datenübertragung in technischen Anlagen verwendet. Beispielsweise kann ein serielles Bussystem eine Kommunikation zwischen Sensoren und Steuergeräten in einem Fahrzeug oder einer technischen Produktionsanlage, usw. ermöglichen. Für die Datenübertragung gibt es verschiedene Standards oder Datenübertragungsprotokolle. Bekannt sind insbesondere ein CAN Bussystem, ein LVDS Bussystem (LVDS = Low Voltage Differential Signaling), ein MSC Bussystem (MSC = Micro-Second-Channel), ein 10BASE-T1S-Ethernet.Serial bus systems are used for message or data transmission in technical systems. For example, a serial bus system can enable communication between sensors and control devices in a vehicle or a technical production facility, etc. There are various standards or data transmission protocols for data transmission. In particular, a CAN bus system, an LVDS bus system (LVDS=Low Voltage Differential Signaling), an MSC bus system (MSC=Micro Second Channel), and a 10BASE-T1S Ethernet are known.

Bei einem CAN-Bussystem werden Nachrichten mittels des CAN- und/oder CAN FD Protokolls übertragen, wie es im Standard ISO-11898-1:2015 als CAN Protokoll-Spezifikation mit CAN FD beschrieben ist. Bei CAN FD wird bei der Übertragung auf dem Bus zwischen einer langsamen Betriebsart in einer ersten Kommunikationsphase (Arbitrationsphase) und einer schnellen Betriebsart in einer zweiten Kommunikationsphase (Datenphase) hin und her geschaltet. Bei einem CAN FD-Bussystem ist eine Datenübertragungsrate von größer 1 MBit pro Sekunde (1 Mbps) in der zweiten Kommunikationsphase möglich. CAN FD wird von den meisten Herstellern im ersten Schritt mit 500kbit/s Arbitrationsbitrate und 2Mbit/s Datenbitrate im Fahrzeug eingesetzt.In a CAN bus system, messages are transmitted using the CAN and/or CAN FD protocol, as described in the ISO-11898-1:2015 standard as a CAN protocol specification with CAN FD. With CAN FD, during transmission on the bus, there is a switch back and forth between a slow operating mode in a first communication phase (arbitration phase) and a fast operating mode in a second communication phase (data phase). With a CAN FD bus system, a data transmission rate of more than 1 Mbit per second (1 Mbps) is possible in the second communication phase. CAN FD is used by most manufacturers in the first step with an arbitration bit rate of 500 kbit/s and a data bit rate of 2 Mbit/s in the vehicle.

Um noch größere Datenraten in der zweiten Kommunikationsphase zu ermöglichen, gibt es Nachfolgebussysteme für CAN FD, wie beispielsweise CAN-SIC und CAN XL. Bei CAN- SIC gemäß dem Standard CiA601-4 kann in der zweiten Kommunikationsphase eine Datenrate von etwa 5 bis 8 Mbit/s erreicht werden. Bei CAN XL ist eine Datenrate in der zweiten Kommunikationsphase von > 10 Mbit/s gefordert, wobei der Standard (CiA610-3) dafür derzeit bei der Organisation CAN in Automation (CiA) festgelegt wird. CAN XL soll neben dem reinen Datentransport über den CAN-Bus auch andere Funktionen unterstützen, wie funktionale Sicherheit (Safety), Datensicherheit (Security) und Dienstgüte (QoS = Quality of Service). Dies sind elementare Eigenschaften, die in einem autonom fahrenden Fahrzeug benötigt werden.In order to enable even higher data rates in the second communication phase, there are successor bus systems for CAN FD, such as CAN-SIC and CAN XL. With CANSIC according to the CiA601-4 standard, a data rate of around 5 to 8 Mbit/s can be achieved in the second communication phase. With CAN XL, a data rate of > 10 Mbit/s is required in the second communication phase, whereby the standard (CiA610-3) for this is currently being defined by the CAN in Automation (CiA) organization. In addition to pure data transport via the CAN bus, CAN XL should also support other functions such as functional safety (safety), data security (security) and quality of service (QoS = Quality of Service). These are elementary properties that are required in an autonomously driving vehicle.

Bei allen oben genannten CAN basierten Bussystemen wird für ein Sendesignal TxD separat ein Bussignal CAN_H und idealerweise gleichzeitig ein Bussignal CAN_L auf einen Bus getrieben. Hierbei wird zumindest in der ersten Kommunikationsphase in den Bussignalen CAN_H, CAN_L ein Buszustand aktiv getrieben. Der andere Buszustand wird nicht getrieben und stellt sich aufgrund eines Abschlusswiderstands für Busleitungen bzw. Busadern des Busses ein. Dadurch ist die Flankensteilheit bei einem Übergang von dem getriebenen Buszustand zu dem nicht getriebenen Buszustand geringer als bei einem Übergang von dem nicht getriebenen Buszustand zu dem getriebenen Buszustand.In all of the above-mentioned CAN-based bus systems, a bus signal CAN_H and ideally a bus signal CAN_L are driven onto a bus separately for a transmission signal TxD. In this case, at least in the first communication phase, a bus state is actively driven in the bus signals CAN_H, CAN_L. The other bus state is not driven and is set due to a terminating resistor for bus lines or bus cores of the bus. As a result, the edge steepness in a transition from the driven bus state to the non-driven bus state is lower than in a transition from the non-driven bus state to the driven bus state.

Zum Senden und Empfangen der Bussignale werden in einem CAN-Bussystem für die einzelnen Kommunikationsteilnehmer üblicherweise Sende-/Empfangseinrichtungen eingesetzt, die auch als CAN-Transceiver oder CAN FD Transceiver usw. bezeichnet werden. Bei CAN XL müssen die Sende-/Empfangseinrichtungen in der Lage sein, die Bussignale CAN_H, CAN_L in der zweiten Kommunikationsphase mit einem anderen Physical Layer auf den Bus zu senden als in der ersten Kommunikationsphase. Der Physical Layer entspricht der Bitübertragungsschicht oder Schicht 1 des bekannten OSI-Modells (Open Systems Interconnection Modell). Dadurch können bei CAN XL die Daten in der zweiten Kommunikationsphase mit einer deutlich höheren Datenrate auf den Bus gesendet werden als in der ersten Kommunikationsphase.In order to send and receive the bus signals, transmitting/receiving devices, which are also referred to as CAN transceivers or CAN FD transceivers, etc., are usually used in a CAN bus system for the individual communication participants. With CAN XL, the transceivers must be able to send the bus signals CAN_H, CAN_L to the bus in the second communication phase with a different physical layer than in the first communication phase. The physical layer corresponds to the physical layer or layer 1 of the well-known OSI model (Open Systems Interconnection model). With CAN XL, the data can thus be sent to the bus at a significantly higher data rate in the second communication phase than in the first communication phase.

Die Bussignale CAN_H, CAN_L auf dem Bus haben zumindest in der ersten Kommunikationsphase die unterschiedlichen Buszustände dominant und rezessiv. Da der dominante Buszustand aktiv getrieben wird, der rezessive jedoch nicht, hat das resultierende Differenzsignal VDIFF = CAN_H - CAN_L keinen idealen rechteckförmigen Verlauf über der Zeit, sondern die Flanken fallen vor allem am Übergang von einem dominanten zu einem rezessiven Zustand relativ flach ab. Da die zulässigen Werte für VDIFF von 1,5 V bis 3,0 V variieren dürfen, hat ein Abtasten des Differenzsignals VDIFF mit derselben Empfangsschwelle sehr unterschiedliche Zeitdauern für den nicht getriebenen Buszustand (rezessiv) zur Folge.The bus signals CAN_H, CAN_L on the bus have the different bus states dominant and recessive at least in the first communication phase. Since the dominant bus state is actively driven, but the recessive one is not, the resulting differential signal VDIFF = CAN_H - CAN_L does not have an ideal square-wave curve over time, but the edges fall relatively flat, especially at the transition from a dominant to a recessive state. Since the permissible values for VDIFF may vary from 1.5 V to 3.0 V, sampling the difference signal VDIFF with the same reception threshold results in very different time durations for the non-driven bus state (recessive).

Zudem variieren die Bitdauern im laufenden Betrieb des Bussystems aufgrund von beispielsweise der Variation der Versorgungsspannung der Sende-/Empfangseinrichtung oder der Variation der Sperrschicht-Temperatur von Halbleitern der Sende-/Empfangseinrichtung. Alles dies erschwert oder verhindert, das vorgegebene Grenzwerte für eine Bit-Zeitabstimmung (bit timing) erfüllbar sind. Dadurch ist die korrekte Auswertung der Pegel der Bussignale CAN_H, CAN_L nicht immer sichergestellt.In addition, the bit durations vary during operation of the bus system due to, for example, the variation in the supply voltage of the transceiver or the variation in the junction temperature of semiconductors in the transceiver. All of this makes it difficult or impossible for specified limit values for bit timing to be met. As a result, the correct evaluation of the levels of the bus signals CAN_H, CAN_L is not always ensured.

Offenbarung der ErfindungDisclosure of Invention

Daher ist es Aufgabe der vorliegenden Erfindung, ein Empfangsmodul und ein Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem bereitzustellen, welche die zuvor genannten Probleme lösen. Insbesondere sollen das Empfangsmodul und das Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem auch bei Veränderung der Rahmenbedingungen im laufenden Bussystem eine zuverlässige und unaufwändige Einhaltung der geforderten Werte für die Bit-Zeitabstimmung (bit timing) ermöglichen.It is therefore the object of the present invention to provide a receiving module and a method for receiving differential signals in a serial bus system which solve the aforementioned problems. In particular, the receiving module and the method for receiving differential signals in a serial bus system are intended to enable reliable and uncomplicated compliance with the required values for the bit timing even when the framework conditions in the running bus system change.

Die Aufgabe wird durch ein Empfangsmodul zum Empfangen von differentiellen Signalen in einem seriellen Bussystem mit den Merkmalen von Anspruch 1 gelöst. Das Empfangsmodul hat einen Komparator zur Auswertung der von einem Bus des Bussystems empfangenen differentiellen Signale mit einer Empfangsschwelle, einen Spannungsteiler, der an den Bus angeschlossen ist, zum Bereitstellen der von dem Bus empfangenen differentiellen Signale für den Komparator, und eine Empfänger-Bitzeit-Anpassschaltung zur Kompensation einer Bitzeitverzerrung in einem von dem Komparator ausgegebenen Signal, wobei die Empfänger-Bitzeit-Anpassschaltung mindestens eine Änderungsstufe zum zeitlichen Verschieben einer Flanke in dem von dem Komparator ausgegebenen Signal aufweist.The object is achieved by a receiving module for receiving differential signals in a serial bus system having the features of claim 1. The receiving module has a comparator for evaluating the differential signals received from a bus of the bus system with a receiving threshold, a voltage divider connected to the bus for providing the differential signals received from the bus for the comparator, and a receiver bit time adjustment circuit for compensating for a bit time distortion in a signal output by the comparator, the receiver bit time adjustment circuit having at least one modification stage for shifting an edge in time in the signal output by the comparator.

Das beschriebene Empfangsmodul ist derart ausgestaltet, dass Bitzeit-Verzerrungen minimiert werden können. Dabei können Effekte kompensiert werden, die durch Variationen von Größen der Kommunikation im laufenden Betrieb des Bussystems und somit des Empfangsmoduls entstehen. Dadurch kann gewährleistet werden, dass die auf den Bus gesendeten Bits korrekt empfangen werden können.The receiving module described is designed in such a way that bit-time distortions can be minimized. In this way, effects can be compensated for which arise from variations in the sizes of the communication during ongoing operation of the bus system and thus of the receiving module. This ensures that the bits sent on the bus can be received correctly.

Das Empfangsmodul kann die Grenzwerte für eine Bit-Zeitabstimmung (bit timing) erfüllen, insbesondere für den Parameter delta_trec. Der Parameter delta_trec gibt die Variation einer Bitweite an, die beim Empfangen mit der Sende-/Empfangseinrichtung auftreten darf („receiver timing symmetry“). delta_trec = zeitliche Länge eines rezessiven Bits des Empfangssignal RxD - zeitliche Länge eines rezessiven Bits auf dem Bus.The receiving module can meet bit timing limits, particularly for the delta_trec parameter. The delta_trec parameter specifies the variation of a bit width that may occur when receiving with the transceiver ("receiver timing symmetry"). delta_trec=time length of a recessive bit of the received signal RxD—time length of a recessive bit on the bus.

Insbesondere kann das Empfangsmodul die Variation der Amplitude der Differenzspannung VDIFF = CAN_H - CAN_L, die bei dem Sendemodul der eigenen Sende-/Empfangseinrichtung auftritt, die Variation der Versorgungsspannung der Sende-/Empfangseinrichtung, die Variation der Sperrschicht-Temperatur von Halbleitern der Sende-/Empfangseinrichtung, Schwankungen und Fehlabgleich (Mismatch) im Herstellungsprozess bei den verwendeten Bauelementen des Empfangsmoduls kompensieren. Dies ist insbesondere für die Einhaltung der Grenzwerte des Parameters delta_trec von Vorteil, da die Variation der Amplitude der Differenzspannung VDIFF = CAN_H - CAN_L, des Sendemoduls gemäß dem Standard CiA610-3 von 1,5V bis 3,0V variieren darf und großen Einfluss auf den Wert des Parameters delta trec hat. In particular, the receiving module can detect the variation in the amplitude of the differential voltage VDIFF = CAN_H - CAN_L, which occurs in the transmitting module of its own transmitting/receiving device, the variation in the supply voltage of the transmitting/receiving device, the variation in the junction temperature of semiconductors in the transmitting/receiving device Receiving device, compensate for fluctuations and mismatches (mismatch) in the manufacturing process for the components used in the receiving module. This is particularly advantageous for compliance with the limit values of the delta_trec parameter, since the variation in the amplitude of the differential voltage VDIFF = CAN_H - CAN_L of the transmission module can vary from 1.5V to 3.0V according to the CiA610-3 standard and has a major impact on the value of the delta trec parameter.

Zudem trägt die Ausgestaltung des Empfangsmoduls mit dazu bei, den Parameter delta_tbit_RxD gemäß dem Standard CiA610-3 einzuhalten. Der Parameter delta_tbit_RxD gibt die Variation einer Bitweite eines rezessiven Bits an, die beim Senden und Empfangen mit ein- und demselben Transceiver auftreten darf („received bit width variation“). delta_tbit_RxD = zeitliche Länge eines rezessiven Bits des Empfangssignal RxD - zeitliche Länge eines rezessiven Bits des Sendesignals TxD.In addition, the design of the receiving module helps to comply with the delta_tbit_RxD parameter in accordance with the CiA610-3 standard. The delta_tbit_RxD parameter specifies the bit width variation of a recessive bit that may occur when sending and receiving with one and the same transceiver ("received bit width variation"). delta_tbit_RxD=temporal length of a recessive bit of the received signal RxD-temporal length of a recessive bit of the transmitted signal TxD.

Die Ausgestaltung des Empfangsmoduls trägt somit wesentlich zu einer zuverlässigen und sicheren Erkennung von Bussignalen im Betrieb des Bussystems bei. Dies gilt insbesondere auch für eine derartige Kommunikation, bei der der Physical Layer zwischen zwei Kommunikationsphasen für die Kommunikation am Bus umgeschaltet wird.The design of the receiving module thus contributes significantly to reliable and safe detection of bus signals during operation of the bus system. This also applies in particular to such communication in which the physical layer is switched between two communication phases for communication on the bus.

Dabei ermöglicht das beschriebene Empfangsmodul, dass die Vorgaben für die Kommunikation gemäß den Anforderungen von CAN XL erfüllt werden, die insbesondere in dem Standard CiA610-3 festgeschrieben sind. Zudem können die Anforderungen für beispielsweise CAN FD oder CAN SIC erfüllt werden.In this case, the receiver module described enables the requirements for communication to be met in accordance with the requirements of CAN XL, which are specified in particular in the CiA610-3 standard. In addition, the requirements for CAN FD or CAN SIC, for example, can be met.

Infolge dessen ermöglicht das Empfangsmodul, dass die Fehlerquote einer Kommunikation am Bus gering ist. Dadurch wird nicht nur die Kommunikation im Bussystem mit höheren Bitraten realisiert, sondern auch die übertragbare Bitrate nicht durch Fehler in der Kommunikation herabgesetzt.As a result, the receiving module allows the error rate of communication on the bus to be low. This means that not only is communication in the bus system implemented with higher bit rates, but also that the transmittable bit rate is not reduced by communication errors.

Vorteilhafte weitere Ausgestaltungen des Empfangsmoduls sind in den abhängigen Ansprüchen beschrieben.Advantageous further configurations of the receiving module are described in the dependent claims.

Die mindestens eine Änderungsstufe kann einen Widerstand und einen Kondensator aufweisen, die zum Einstellen der zeitlichen Verschiebung der Flanke einstellbar sind.The at least one modification stage may include a resistor and a capacitor that are adjustable to adjust the timing shift of the edge.

Gemäß einer Ausgestaltung hat die mindestens eine Änderungsstufe zudem einen Stromspiegel mit einem ersten und einem zweiten Transistor, wobei der Widerstand zwischen den ersten und zweiten Transistor geschaltet ist, wobei der Kondensator in Reihe geschaltet ist zu dem ersten Transistor, und wobei der Kondensator parallel geschaltet ist zu einer Reihenschaltung aus dem Widerstand und dem zweiten Transistor.According to one embodiment, the at least one modification stage also has a current mirror with a first and a second transistor, the resistor being connected between the first and second transistor, the capacitor being connected in series with the first transistor, and the capacitor being connected in parallel to a series combination of the resistor and the second transistor.

Möglicherweise ist der erste Transistor ein PMOS-Transistor und der zweite Transistor ist ein NMOS-Transistor.Possibly the first transistor is a PMOS transistor and the second transistor is an NMOS transistor.

Gemäß einer Ausgestaltung hat die Empfänger-Bitzeit-Anpassschaltung zudem einen Logikbaustein, der als Inverter ausgestaltet ist, wobei die Empfänger-Bitzeit-Anpassschaltung eine erste Änderungsstufe und eine zweite Änderungsstufe aufweist, und wobei der Logikbaustein vor die zweite Änderungsstufe geschaltet ist, so dass in die erste Änderungsstufe das invertierte Signal eingegeben wird, das von dem Komparator ausgegeben wurde.According to one configuration, the receiver bit time adjustment circuit also has a logic module which is designed as an inverter, the receiver bit time adjustment circuit having a first change stage and a second change stage, and the logic module being connected before the second change stage, so that in the first change stage the inverted signal output from the comparator is input.

Gemäß einer Ausgestaltung hat die Empfänger-Bitzeit-Anpassschaltung zudem eine Logikschaltung zur Ausgabe eines von mindestens einer ersten Änderungsstufe bearbeiteten Signals oder eines von mindestens einer zweiten Änderungsstufe bearbeiteten Signals ansprechend auf ein Auswahlsignal.According to one embodiment, the receiver bit time adjustment circuit also has a logic circuit for outputting a signal processed by at least a first modification stage or a signal processed by at least a second modification stage in response to a selection signal.

Optional ist der Betrag der zeitlichen Änderung der Bitzeit einer ersten Änderungsstufe unterschiedlich zu dem Betrag der zeitlichen Änderung der Bitzeit einer zweiten Änderungsstufe einstellbar.Optionally, the amount of the change over time in the bit time of a first change level can be set differently from the amount of the change over time in the bit time of a second change level.

Das Empfangsmodul kann zudem eine Ansteuerschaltung zur Ansteuerung der Empfänger-Bitzeit-Anpassschaltung derart aufweisen, dass die Schaltung ein Signal mit verlängerter Bitzeit oder ein Signal mit verkürzter Bitzeit für ein rezessives Bit der von einem Bus des Bussystems empfangenen differentiellen Signale ausgibt.The receiving module can also have a drive circuit for driving the receiver bit time adjustment circuit in such a way that the circuit outputs a signal with an extended bit time or a signal with a shortened bit time for a recessive bit of the differential signals received from a bus of the bus system.

Hier ist die Ansteuerschaltung möglicherweise ausgestaltet zum Umschalten der Empfangsschwelle zur Auswertung der von dem Bus empfangenen differentiellen Signale in Abhängigkeit von einer Betriebsart des Empfangsmoduls, in welche das Empfangsmodul für eine erste oder zweite Kommunikationsphase einer Kommunikation auf dem Bus zu schalten ist.Here the control circuit is possibly designed to switch over the receiving threshold for evaluating the differential signals received from the bus depending on an operating mode of the receiving module into which the receiving module is to be switched for a first or second communication phase of a communication on the bus.

Denkbar ist, dass die Konfiguration der Empfänger-Bitzeit-Anpassschaltung in Abhängigkeit von einer Betriebsart des Empfangsmoduls unterschiedlich einstellbar ist.It is conceivable that the configuration of the receiver bit time adjustment circuit can be set differently depending on an operating mode of the receiving module.

Beispielsweise ist der Betrag der zeitlichen Änderung der Bitzeit der mindestens einen Änderungsstufe in Abhängigkeit von einer Betriebsart des Empfangsmoduls unterschiedlich einstellbar.For example, the amount of the change over time in the bit time of the at least one change stage can be set differently depending on an operating mode of the receiving module.

Gemäß einem Ausführungsbeispiel ist die Empfänger-Bitzeit-Anpassschaltung in Abhängigkeit von einer Betriebsart des Empfangsmoduls umgehbar.According to one embodiment, the receiver bit time adjustment circuit can be bypassed depending on an operating mode of the receiving module.

Der Spannungsteiler kann eine Schaltung aus Widerständen aufweisen, an welche ein Eingangsfilter für den Komparator angeschlossen ist.The voltage divider can have a circuit of resistors to which an input filter for the comparator is connected.

Das Empfangsmodul kann zudem ein Eingangsfilter aufweisen, das zwischen den Spannungsteiler und den Komparator geschaltet ist, wobei das Eingangsfilter ein RC-Glied für ein erstes Signal der differentiellen Signale und ein RC-Glied für ein zweites Signal der differentiellen Signale aufweist, und wobei der Spannungsteiler eine Schaltung aus Widerständen aufweist, an welche das Eingangsfilter angeschlossen ist.The receiving module can also have an input filter which is connected between the voltage divider and the comparator, the input filter having an RC element for a first signal of the differential signals and an RC element for a second signal of the differential signals, and the voltage divider comprises a circuit of resistors to which the input filter is connected.

Das zuvor beschriebene Empfangsmodul kann Teil einer Sende-/Empfangseinrichtung für eine Teilnehmerstation für ein serielles Bussystem sein. Die Sende-/Empfangseinrichtung kann zudem ein Sendemodul zum Senden von Signalen auf einen Bus des Bussystems aufweisen.The receiving module described above can be part of a transceiver for a subscriber station for a serial bus system. The transceiver can also have a transmission module for sending signals to a bus of the bus system.

Die zuvor beschriebene Sende-/Empfangseinrichtung kann Teil einer Teilnehmerstation für ein serielles Bussystem sein. Die Teilnehmerstation kann zudem eine Kommunikationssteuereinrichtung zur Steuerung der Kommunikation in dem Bussystem und zur Erzeugung eines digitalen Sendesignals für das Sendemodul aufweisen.The transmitting/receiving device described above can be part of a subscriber station for a serial bus system. The subscriber station can also have a communication control device for controlling the communication in the bus system and for generating a digital transmission signal for the transmission module.

Optional ist die Teilnehmerstation für die Kommunikation in einem Bussystem ausgestaltet, in dem zumindest zeitweise ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation auf den Bus des Bussystems gewährleistet ist.Optionally, the subscriber station is designed for communication in a bus system in which exclusive, collision-free access of a subscriber station to the bus of the bus system is guaranteed at least temporarily.

Die zuvor genannte Aufgabe wird zudem durch ein Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem mit den Merkmalen von Anspruch 15 gelöst. Das Verfahren weist die Schritte auf,
Empfangen, mit einem Empfangsmodul, von differentiellen Signalen von einem Bus des Bussystems, wobei das Empfangsmodul mit einem Spannungsteiler an den Bus angeschlossen ist, Bereitstellen der differentiellen Signale mit dem Spannungsteiler für einen Komparator, Auswerten der differentiellen Signale mit dem Komparator mit einer Empfangsschwelle, und Kompensieren, mit einer Empfänger-Bitzeit-Anpassschaltung, einer Bitzeitverzerrung in einem von dem Komparator ausgegebenen Signal, wobei die Empfänger-Bitzeit-Anpassschaltung mindestens eine Änderungsstufe aufweist zum zeitlichen Verschieben einer Flanke in dem von dem Komparator ausgegebenen Signal.The aforementioned object is also achieved by a method for receiving differential signals in a serial bus system having the features of claim 15. The procedure comprises the steps
Receiving, with a receiving module, differential signals from a bus of the bus system, the receiving module being connected to the bus with a voltage divider, providing the differential signals with the voltage divider for a comparator, evaluating the differential signals with the comparator with a receiving threshold, and Compensating, with a receiver bit time adjustment circuit, a bit time distortion in a signal output by the comparator, wherein the receiver bit time adjustment circuit has at least one modification stage for shifting in time an edge in the signal output by the comparator.

Das Verfahren bietet dieselben Vorteile, wie sie zuvor in Bezug auf das Empfangsmodul genannt sind.The method offers the same advantages as previously mentioned in relation to the receiving module.

Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen.Further possible implementations of the invention also include combinations of features or embodiments described above or below with regard to the exemplary embodiments that are not explicitly mentioned. The person skilled in the art will also add individual aspects as improvements or additions to the respective basic form of the invention.

Figurenlistecharacter list

Nachfolgend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung und anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:

• 1 ein vereinfachtes Blockschaltbild eines Bussystems gemäß einem ersten Ausführungsbeispiel;
• 2 ein Schaubild zur Veranschaulichung des Aufbaus einer Nachricht, die von einer Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel gesendet werden kann;
• 3 ein Beispiel für den idealen zeitlichen Verlauf von Bussignalen CAN_H, CAN_L in dem Bussystem von 1;
• 4 den zeitlichen Verlauf einer Differenzspannung VDIFF, die sich auf dem Bus des Bussystems infolge der Bussignale von 4 ausbildet;
• 5 ein vereinfachtes Blockschaltbild einer Sende-Empfangseinrichtung mit einem Empfangsmodul für eine Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel;
• 6 ein Schaltbild des Empfangsmoduls gemäß dem ersten Ausführungsbeispiel;
• 7 ein erstes Beispiel für ein Ausgangssignal eines Ausgangsfilters des Empfangsmoduls von 6;
• 8 ein Ausgangssignal einer Empfänger-Bitzeit-Anpassschaltung des Empfangsmoduls von 6, das aus dem Signal von 7 resultiert;
• 9 ein zweites Beispiel für ein Ausgangssignal des Ausgangsfilters des Empfangsmoduls von 6;
• 10 ein Ausgangssignal der Empfänger-Bitzeit-Anpassschaltung des Empfangsmoduls von 6, das aus dem Signal von 9 resultiert;
• 11 ein Schaltbild einer Empfänger-Bitzeit-Anpassschaltung des Empfangsmoduls gemäß dem ersten Ausführungsbeispiel;
• 12 ein vereinfachtes Blockschaltbild einer Sende-Empfangseinrichtung mit einem Empfangsmodul für eine Teilnehmerstation des Bussystems gemäß einem zweiten Ausführungsbeispiel;
• 13 ein Beispiel für einen zeitlichen Verlauf eines digitalen Sendesignals, welches gemäß dem zweiten Ausführungsbeispiel in der Arbitrationsphase (SIC-Betriebsart) in Bussignale CAN_H, CAN_L für einen Bus des Bussystems von 1 umgesetzt werden soll;
• 14 den zeitlichen Verlauf der Bussignale CAN_H, CAN_L beim Wechsel zwischen einem rezessiven Buszustand zu einem dominanten Buszustand und zurück zu dem rezessiven Buszustand, die in der Arbitrationsphase (SIC-Betriebsart) aufgrund des Sendesignals von 13 auf den Bus gesendet werden;
• 15 ein Beispiel für einen zeitlichen Verlauf eines digitalen Sendesignals, welches gemäß dem zweiten Ausführungsbeispiel in der Datenphase in Bussignale CAN_H, CAN_L für den Bus des Bussystems von 1 umgesetzt werden soll; und
• 16 den zeitlichen Verlauf der Bussignale CAN_H, CAN_L, die in der Datenphase aufgrund des Sendesignals von 15 auf den Bus gesendet werden.

The invention is described in more detail below with reference to the attached drawing and using exemplary embodiments. Show it:

• 1 a simplified block diagram of a bus system according to a first embodiment;
• 2 a diagram to illustrate the structure of a message that can be sent by a subscriber station of the bus system according to the first embodiment;
• 3 an example of the ideal time profile of bus signals CAN_H, CAN_L in the bus system of FIG 1 ;
• 4 the time course of a differential voltage VDIFF, which is on the bus of the bus system as a result of the bus signals from 4 trains
• 5 a simplified block diagram of a transceiver with a receiving module for a subscriber station of the bus system according to the first embodiment;
• 6 a circuit diagram of the receiving module according to the first embodiment;
• 7 a first example of an output signal of an output filter of the receiving module of 6 ;
• 8th an output signal of a receiver bit time adjustment circuit of the receiving module from 6 , which from the signal from 7 results;
• 9 a second example of an output signal of the output filter of the receiving module of 6 ;
• 10 an output signal of the receiver bit time adjustment circuit of the receiving module from 6 , which from the signal from 9 results;
• 11 a circuit diagram of a receiver bit time adjustment circuit of the receiving module according to the first embodiment;
• 12 a simplified block diagram of a transceiver with a receiving module for a subscriber station of the bus system according to a second embodiment;
• 13 an example of a time profile of a digital transmission signal, which according to the second embodiment in the arbitration phase (SIC mode) in bus signals CAN_H, CAN_L for a bus of the bus system from 1 to be implemented;
• 14 the time course of the bus signals CAN_H, CAN_L when changing between a recessive bus state to a dominant bus state and back to the recessive bus state, in the arbitration phase (SIC mode) due to the transmission signal from 13 be sent on the bus;
• 15 an example of a time profile of a digital transmission signal, which according to the second embodiment in the data phase in bus signals CAN_H, CAN_L for the bus of the bus system of 1 to be implemented; and
• 16 the time course of the bus signals CAN_H, CAN_L, in the data phase due to the transmission signal from 15 be sent on the bus.

In den Figuren sind gleiche oder funktionsgleiche Elemente, sofern nichts anderes angegeben ist, mit denselben Bezugszeichen versehen.In the figures, elements that are the same or have the same function are provided with the same reference symbols unless otherwise stated.

Beschreibung der AusführungsbeispieleDescription of the exemplary embodiments

1 zeigt ein Bussystem 1, das beispielsweise zumindest abschnittsweise ein CAN-Bussystem, ein CAN-FD-Bussystem, usw., sein kann. Das Bussystem 1 kann in einem Fahrzeug, insbesondere einem Kraftfahrzeug, einem Flugzeug, usw., oder im Krankenhaus usw. Verwendung finden. 1 shows a bus system 1, which can be a CAN bus system, a CAN FD bus system, etc., at least in sections, for example. The bus system 1 can be used in a vehicle, in particular a motor vehicle, an airplane, etc., or in a hospital, etc.

In 1 hat das Bussystem 1 eine Vielzahl von Teilnehmerstationen 10, 20, 30, die jeweils an einen Bus 40 oder Busleitung mit einer ersten Busader 41 und einer zweiten Busader 42 angeschlossen sind. Die Busadern 41, 42 können auch CAN_H und CAN_L für die Signale auf dem Bus 40 genannt werden. Über den Bus 40 können Nachrichten 45, 46, 47 in der Form von Signalen zwischen den einzelnen Teilnehmerstationen 10, 20, 30 übertragen werden. Die Teilnehmerstationen 10, 20, 30 können beispielsweise Steuergeräte oder Anzeigevorrichtungen eines Kraftfahrzeugs sein.In 1 the bus system 1 has a large number of subscriber stations 10, 20, 30, which are each connected to a bus 40 or bus line with a first bus wire 41 and a second bus wire 42. The bus cores 41, 42 can also be called CAN_H and CAN_L for the signals on the bus 40. Messages 45, 46, 47 in the form of signals can be transmitted between the individual subscriber stations 10, 20, 30 via the bus 40. The subscriber stations 10, 20, 30 can be, for example, control devices or display devices of a motor vehicle.

Wie in 1 gezeigt, haben die Teilnehmerstationen 10, 30 jeweils eine Kommunikationssteuereinrichtung 11 und eine Sende-/Empfangseinrichtung 12. Die Sende-/Empfangseinrichtung 12 hat ein Sendemodul 121 und ein Empfangsmodul 122.As in 1 shown, the subscriber stations 10, 30 each have a communication control device 11 and a transmitting/receiving device device 12. The transmitting/receiving device 12 has a transmitting module 121 and a receiving module 122.

Die Teilnehmerstation 20 hat eine Kommunikationssteuereinrichtung 21 und eine Sende-/Empfangseinrichtung 22. Die Sende-/Empfangseinrichtung 22 hat ein Sendemodul 221 und ein Empfangsmodul 222.Subscriber station 20 has a communication control device 21 and a transceiver 22. Transceiver 22 has a transmit module 221 and a receive module 222.

Die Sende-/Empfangseinrichtungen 12 der Teilnehmerstationen 10, 30 und die Sende-/Empfangseinrichtung 22 der Teilnehmerstation 20 sind jeweils direkt an den Bus 40 angeschlossen, auch wenn dies in 1 nicht dargestellt ist.The transmitting/receiving devices 12 of the subscriber stations 10, 30 and the transmitting/receiving device 22 of the subscriber station 20 are each connected directly to the bus 40, even if this is 1 is not shown.

Die Kommunikationssteuereinrichtungen 11, 21 dienen jeweils zur Steuerung einer Kommunikation der jeweiligen Teilnehmerstation 10, 20, 30 über den Bus 40 mit mindestens einer anderen Teilnehmerstation der Teilnehmerstationen 10, 20, 30, die an den Bus 40 angeschlossen sind.The communication control devices 11, 21 are each used to control communication between the respective subscriber station 10, 20, 30 via the bus 40 and at least one other subscriber station of the subscriber stations 10, 20, 30 that are connected to the bus 40.

Die Kommunikationssteuereinrichtungen 11 erstellen und lesen erste Nachrichten 45, 47, die beispielsweise modifizierte CAN Nachrichten 45, 47 sind. Hierbei sind die modifizierten CAN Nachrichten 45, 47 beispielsweise auf der Grundlage des CAN XL-Formats aufgebaut. Die Sende-/Empfangseinrichtung 12 dient zum Senden und Empfangen der Nachrichten 45, 47 von dem Bus 40. Das Sendemodul 121 empfängt ein von der Kommunikationssteuereinrichtung 11 für eine der Nachrichten 45, 47 erstelltes digitales Sendesignal TxD und setzt dieses in Signale auf den Bus 40 um. Das Empfangsmodul 121 empfängt auf dem Bus 40 gesendete Signale entsprechend den Nachrichten 45 bis 47 und erzeugt daraus ein digitales Empfangssignal RxD. Das Empfangsmodul 122 sendet das Empfangssignal RxD an die Kommunikationssteuereinrichtung 11.The communication control devices 11 create and read first messages 45, 47, which are modified CAN messages 45, 47, for example. In this case, the modified CAN messages 45, 47 are constructed, for example, on the basis of the CAN XL format. Transmitting/receiving device 12 is used to send and receive messages 45, 47 from bus 40. Transmitting module 121 receives a digital transmission signal TxD created by communication control device 11 for one of messages 45, 47 and converts this into signals on bus 40 around. The reception module 121 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them. The reception module 122 sends the reception signal RxD to the communication control device 11.

Die Kommunikationssteuereinrichtung 21 kann wie ein herkömmlicher CAN-Controller nach ISO 11898-1:2015 ausgeführt sein, d.h. wie ein CAN FD toleranter Classical CAN-Controller oder ein CAN FD Controller. Die Kommunikationssteuereinrichtung 21 erstellt und liest zweite Nachrichten 46, beispielsweise CAN FD-Nachrichten 46. Die Sende-/Empfangseinrichtung 22 dient zum Senden und Empfangen der Nachrichten 46 von dem Bus 40. Das Sendemodul 221 empfängt ein von der Kommunikationssteuereinrichtung 21 erstelltes digitales Sendesignal TxD und setzt dieses in Signale für eine Nachricht 46 auf den Bus 40 um. Das Empfangsmodul 221 empfängt auf dem Bus 40 gesendete Signale entsprechend den Nachrichten 45 bis 47 und erzeugt daraus ein digitales Empfangssignal RxD. Ansonsten kann die Sende-/Empfangseinrichtung 22 wie ein herkömmlicher CAN-Transceiver ausgeführt sein.The communication control device 21 can be designed like a conventional CAN controller according to ISO 11898-1:2015, i.e. like a CAN FD tolerant Classical CAN controller or a CAN FD controller. The communication control device 21 creates and reads second messages 46, for example CAN FD messages 46. The transceiver 22 is used to send and receive the messages 46 from the bus 40. The transmission module 221 receives a digital transmission signal TxD and created by the communication control device 21 converts this into signals for a message 46 on the bus 40. The reception module 221 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them. Otherwise, the transceiver 22 can be designed like a conventional CAN transceiver.

Zum Senden der Nachrichten 45, 47 mit CAN SIC oder CAN XL werden bewährte Eigenschaften übernommen, die für die Robustheit und Anwenderfreundlichkeit von CAN und CAN FD verantwortlich sind, insbesondere Rahmenstruktur mit Identifier und Arbitrierung nach dem bekannten CSMA/CR-Verfahren. Das CSMA/CR-Verfahren hat zur Folge, dass es sogenannte rezessive Zustände auf dem Bus 40 geben muss, welche von anderen Teilnehmerstationen 10, 20, 30 mit dominanten Pegeln oder dominanten Zuständen auf dem Bus 40 überschrieben werden können.For sending the messages 45, 47 with CAN SIC or CAN XL, proven properties are adopted that are responsible for the robustness and user-friendliness of CAN and CAN FD, in particular frame structure with identifier and arbitration according to the known CSMA/CR method. The consequence of the CSMA/CR method is that there must be so-called recessive states on the bus 40 which can be overwritten by other subscriber stations 10, 20, 30 with dominant levels or dominant states on the bus 40.

Mit den beiden Teilnehmerstationen 10, 30 ist eine Bildung und dann Übertragung von Nachrichten 45 mit verschiedenen CAN-Formaten, insbesondere dem CAN FD Format oder dem CAN SIC Format oder dem CAN XL Format, sowie der Empfang solcher Nachrichten 45 realisierbar, wie nachfolgend genauer beschrieben.With the two subscriber stations 10, 30, a formation and then transmission of messages 45 with different CAN formats, in particular the CAN FD format or the CAN SIC format or the CAN XL format, and the receipt of such messages 45 can be implemented, as described in more detail below .

2 zeigt für die Nachricht 45 einen Rahmen 450, der insbesondere ein CAN XL Rahmen ist, wie er von der Kommunikationssteuereinrichtung 11 für die Sende-/Empfangseinrichtung 12 zum Senden auf den Bus 40 bereitgestellt wird. Hierbei erstellt die Kommunikationssteuereinrichtung 11 den Rahmen 450 bei dem vorliegenden Ausführungsbeispiel als kompatibel mit CAN FD. Alternativ ist der Rahmen 450 kompatibel zu CAN SIC. 2 shows a frame 450 for the message 45, which is in particular a CAN XL frame, as provided by the communication control device 11 for the transceiver 12 for transmission on the bus 40. Here, in the present exemplary embodiment, the communication control device 11 creates the frame 450 as compatible with CAN FD. Alternatively, the frame 450 is compatible with CAN SIC.

Gemäß 2 ist der Rahmen 450 für die CAN-Kommunikation auf dem Bus 40 in unterschiedliche Kommunikationsphasen 451, 452 unterteilt, nämlich eine Arbitrationsphase 451 (erste Kommunikationsphase) und eine Datenphase 452 (zweite Kommunikationsphase). Der Rahmen 450 hat, nach einem Startbit SOF, ein Arbitrationsfeld 453, ein Steuerfeld 454, ein Datenfeld 455, ein Prüfsummenfeld 456 und ein Rahmenabschlussfeld 457.According to 2 the frame 450 for the CAN communication on the bus 40 is divided into different communication phases 451, 452, namely an arbitration phase 451 (first communication phase) and a data phase 452 (second communication phase). The frame 450 has, after a start bit SOF, an arbitration field 453, a control field 454, a data field 455, a checksum field 456 and a frame termination field 457.

In der Arbitrationsphase 451 wird mit Hilfe eines Identifizierers (ID) mit beispielsweise Bits ID28 bis ID18 in dem Arbitrationsfeld 453 bitweise zwischen den Teilnehmerstationen 10, 20, 30 ausgehandelt, welche Teilnehmerstation 10, 20, 30 die Nachricht 45, 46 mit der höchsten Priorität senden möchte und daher für die nächste Zeit zum Senden in der anschließenden Datenphase 452 einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 bekommt. In der Arbitrationsphase 451 wird ein Physical Layer wie bei CAN und CAN-FD verwendet. Der Physical Layer entspricht der Bitübertragungsschicht oder Schicht 1 des bekannten OSI-Modells (Open Systems Interconnection Modell).In the arbitration phase 451, an identifier (ID) with, for example, bits ID28 to ID18 in the arbitration field 453 is used to negotiate bit by bit between the subscriber stations 10, 20, 30 as to which subscriber station 10, 20, 30 is sending the message 45, 46 with the highest priority wants and therefore gets exclusive access to the bus 40 of the bus system 1 for the next time for sending in the subsequent data phase 452. In the arbitration phase 451, a physical layer is used as in CAN and CAN-FD. The physical layer corresponds to the physical layer or layer 1 of the well-known OSI model (Open Systems Interconnection model).

Ein wichtiger Punkt während der Phase 451 ist, dass das bekannte CSMA/CR-Verfahren Verwendung findet, welches gleichzeitigen Zugriff der Teilnehmerstationen 10, 20, 30 auf den Bus 40 erlaubt, ohne dass die höher priorisierte Nachricht 45, 46 zerstört wird. Dadurch können dem Bussystem 1 relativ einfach weitere Bus-Teilnehmerstationen 10, 20, 30 hinzugefügt werden, was sehr vorteilhaft ist.An important point during phase 451 is that the known CSMA/CR method is used, which allows subscriber stations 10, 20, 30 to access bus 40 at the same time, without the higher-priority message 45, 46 being destroyed. As a result, further bus subscriber stations 10, 20, 30 can be added to the bus system 1 relatively easily, which is very advantageous.

Das CSMA/CR-Verfahren hat zur Folge, dass es sogenannte rezessive Zustände auf dem Bus 40 geben muss, welche von anderen Teilnehmerstationen 10, 20, 30 mit dominanten Pegeln oder dominanten Zuständen auf dem Bus 40 überschrieben werden können. Im rezessiven Zustand herrschen an der einzelnen Teilnehmerstation 10, 20, 30 hochohmige Verhältnisse, was in Kombination mit den Parasiten der Busbeschaltung längere Zeitkonstanten zur Folge hat. Dies führt zu einer Begrenzung der maximalen Bitrate des heutigen CAN-FD-Physical-Layer auf derzeit etwa 2 Megabit pro Sekunde im realen Fahrzeug-Einsatz.The consequence of the CSMA/CR method is that there must be so-called recessive states on the bus 40 which can be overwritten by other subscriber stations 10, 20, 30 with dominant levels or dominant states on the bus 40. In the recessive state, the individual subscriber stations 10, 20, 30 have high-impedance conditions, which, in combination with the parasites of the bus wiring, results in longer time constants. This leads to a limitation of the maximum bit rate of today's CAN FD physical layer to currently around 2 megabits per second in real vehicle use.

In der Datenphase 452 werden neben einem Teil des Steuerfelds 454 die Nutzdaten des CAN-XL-Rahmens 450 bzw. der Nachricht 45 aus dem Datenfeld 455 sowie das Prüfsummenfeld 456 gesendet. In dem Prüfsummenfeld 456 kann eine Prüfsumme über die Daten der Datenphase 452 einschließlich der Stuffbits enthalten sein, die vom Sender der Nachricht 45 nach jeweils einer vorbestimmten Anzahl von gleichen Bits, insbesondere 10 gleichen Bits, als inverses Bit eingefügt werden. Am Ende der Datenphase 452 wird wieder in die Arbitrationsphase 451 zurückgeschaltet.In the data phase 452, in addition to part of the control field 454, the user data of the CAN-XL frame 450 or the message 45 from the data field 455 and the checksum field 456 are sent. A checksum over the data of the data phase 452 including the stuff bits can be contained in the checksum field 456, which the sender of the message 45 inserts as an inverse bit after a predetermined number of identical bits, in particular 10 identical bits. At the end of the data phase 452, the arbitration phase 451 is switched back to.

In einem Endefeld in der Rahmenabschlussphase 457 kann mindestens ein Acknowledge-Bit enthalten sein. Außerdem kann eine Folge von 11 gleichen Bits vorhanden sein, welche das Ende des CAN XL-Rahmens 450 anzeigen. Mit dem mindestens einen Acknowledge-Bit kann mitgeteilt werden, ob ein Empfänger in dem empfangenen CAN XL-Rahmen 450 bzw. der Nachricht 45 einen Fehler entdeckt hat oder nicht.At least one acknowledge bit may be included in an end field in the frame completion phase 457 . There may also be a sequence of 11 same bits indicating the end of the CAN XL frame 450. The at least one acknowledgment bit can be used to communicate whether a receiver has discovered an error in the received CAN XL frame 450 or the message 45 or not.

Ein Sender der Nachricht 45 beginnt ein Senden von Bits der Datenphase 452 auf den Bus 40 erst, wenn die Teilnehmerstation 10 als der Sender die Arbitration gewonnen hat und die Teilnehmerstation 10 als Sender damit zum Senden einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 hat.A sender of the message 45 does not start sending bits of the data phase 452 to the bus 40 until the subscriber station 10 as the sender has won the arbitration and the subscriber station 10 as the sender thus has exclusive access to the bus 40 of the bus system 1 for sending .

Somit verwenden die Teilnehmerstationen 10, 30 in der Arbitrationsphase 451 als erster Kommunikationsphase teilweise, insbesondere bis zum FDF-Bit (inklusive), ein von CAN/CAN-FD bekanntes Format gemäß der ISO11898-1:2015. Jedoch ist im Vergleich zu CAN oder CAN FD in der Datenphase 452 als zweiter Kommunikationsphase eine Steigerung der Netto-Datenübertragungsrate, insbesondere auf über 10 Megabit pro Sekunde möglich. Außerdem ist ein Anheben der Größe der Nutzdaten pro Rahmen, insbesondere auf etwa 2kbyte oder einen beliebigen anderen Wert möglich.Thus, in the arbitration phase 451, the subscriber stations 10, 30 partially use a format known from CAN/CAN-FD in accordance with ISO11898-1:2015 as the first communication phase, in particular up to the FDF bit (inclusive). However, compared to CAN or CAN FD in the data phase 452 as the second communication phase, the net data transmission rate can be increased, in particular to more than 10 megabits per second. In addition, it is possible to increase the size of the user data per frame, in particular to around 2 kbyte or any other value.

3 zeigt auf der linken Seite, dass die Teilnehmerstationen 10, 20, 30 in der Arbitrationsphase 451 Signale CAN_H, CAN_L auf den Bus 40 senden, die abwechselnd mindestens einen dominanten Zuständ 401 oder mindestens einen rezessiven Zustand 402 haben. Nach der Arbitration in der Arbitrationsphase 451 steht eine der Teilnehmerstationen 10, 20, 30 als Gewinner fest. Angenommen, die Teilnehmerstation 10 hat die Arbitration gewonnen. Dann schaltet die Sende-/Empfangseinrichtung 12 der Teilnehmerstation 10 ihren Physical Layer am Ende der Arbitrationsphase 451 von einer ersten Betriebsart (SLOW) in eine zweite Betriebsart (FAST_TX) um, da die Teilnehmerstation 10 in der Datenphase 452 Sender der Nachricht 45 ist. Das Sendemodul 121 erzeugt dann in der Datenphase 452 bzw. in der zweiten Betriebsart (FAST_TX) abhängig von einem Sendesignal TxD nacheinander und somit seriell die Zustände L0 oder L1 für die Signale CAN_H, CAN_L auf dem Bus 40. Die Frequenz der Signale CAN_H, CAN_L kann in der Datenphase 452 gesteigert sein, wie auf der rechten Seite in 3 gezeigt. Somit ist die Netto-Datenübertragungsrate in der Datenphase 452 im Vergleich zu der Arbitrationsphase 451 gesteigert. Dagegen schaltet die Sende-/Empfangseinrichtung 12 der Teilnehmerstation 30 ihren Physical Layer am Ende der Arbitrationsphase 451 von der ersten Betriebsart (SLOW) in eine dritte Betriebsart (FAST_RX) um, da die Teilnehmerstation 30 in der Datenphase 452 nur Empfänger, also kein Sender, des Rahmens 450 ist. Nach dem Ende der Arbitrationsphase 451 schalten alle Sende-/Empfangseinrichtungen 12 der Teilnehmerstationen 10, 30 ihre Betriebsart in die erste Betriebsart (SLOW) um. Somit schalten alle Sende-/Empfangseinrichtungen 12 auch ihren Physical Layer um. 3 shows on the left that the subscriber stations 10, 20, 30 send signals CAN_H, CAN_L to the bus 40 in the arbitration phase 451, which alternately have at least one dominant state 401 or at least one recessive state 402. After the arbitration in the arbitration phase 451, one of the subscriber stations 10, 20, 30 is the winner. Assume that subscriber station 10 has won the arbitration. Then the transceiver 12 of the subscriber station 10 switches its physical layer at the end of the arbitration phase 451 from a first operating mode (SLOW) to a second operating mode (FAST_TX), since the subscriber station 10 is the sender of the message 45 in the data phase 452. In the data phase 452 or in the second operating mode (FAST_TX), the transmission module 121 then generates the states L0 or L1 for the signals CAN_H, CAN_L on the bus 40 in succession and thus serially, depending on a transmission signal TxD. The frequency of the signals CAN_H, CAN_L may be increased in the data phase 452, as on the right-hand side in 3 shown. Thus, the net data transfer rate in the data phase 452 is increased compared to the arbitration phase 451. In contrast, the transceiver 12 of the subscriber station 30 switches its physical layer at the end of the arbitration phase 451 from the first mode (SLOW) to a third mode (FAST_RX), since the subscriber station 30 in the data phase 452 only receives, i.e. no transmitter, of the frame is 450. After the end of the arbitration phase 451, all transceivers 12 of the subscriber stations 10, 30 switch their operating mode to the first operating mode (SLOW). Thus, all transceivers 12 also switch their physical layer.

Gemäß 4 bildet sich in der Arbitrationsphase 451 im idealen Fall auf dem Bus 40 ein Differenzsignal VDIFF = CAN_H - CAN_L mit Werten von VDIFF = 2V für dominante Zustände 401 und VDIFF = 0V für rezessive Zustände 402. Dies ist auf der linken Seite in 4 gezeigt. Dagegen bildet sich in der Datenphase 452 auf dem Bus 40 ein Differenzsignal VDIFF = CAN_H - CAN_L mit Zuständen L0, L1 aus, wie auf der rechten Seite in 4 gezeigt. Der Zustand L0 hat einen Wert VDIFF = 1V. Der Zustand L1 hat einen Wert VDIFF = -1V.According to 4 In the ideal case, a differential signal VDIFF=CAN_H-CAN_L with values of VDIFF=2V for dominant states 401 and VDIFF=0V for recessive states 402 forms in the arbitration phase 451 on the bus 40. This is on the left-hand side in 4 shown. In contrast, in the data phase 452 on the bus 40, a difference signal VDIFF=CAN_H-CAN_L with states L0, L1 is formed, as on the right-hand side in FIG 4 shown. The L0 state has a value VDIFF = 1V. State L1 has a value VDIFF = -1V.

Das Empfangsmodul 122 kann die Zustände 401, 402 jeweils mit mindestens einer der Empfangsschwellen T1, T2, T3 unterscheiden, die in den Bereichen TH_T1, TH_T2, TH_T3 liegen. Hierfür ist es möglich, dass das Empfangsmodul 122 zeitkontinuierlich arbeitet oder die Signale von 3 oder 4 zu Zeitpunkten t_A abtastet. Alternativ oder zusätzlich kann ein Abtasten des vom Empfangsmodul 122 erzeugten Empfangssignals RxD, genauer des RxD-Pegels/Bits, in der Kommunikationssteuereinrichtung 11 zur Zeit des Abtastpunkts (Sample-Point) t_A erfolgen. Zum Auswerten des Abtastergebnisses verwendet das Empfangsmodul 122 in der Arbitrationsphase 451 die Empfangsschwelle T1 von beispielsweise 0,7 V, und bei CAN XL auch die Empfangsschwelle T2 von beispielsweise -0,35 V. Dagegen verwendet das Empfangsmodul 122 in der Datenphase 452 nur Signale, die mit der Empfangsschwelle T3 = 0,0 V ausgewertet wurden. Bei der Umschaltung zwischen der ersten bis dritten Betriebsart (SLOW, FAST_TX, FAST_RX), die zuvor in Bezug auf 3 beschrieben sind, schaltet das Empfangsmodul 122 jeweils die Empfangsschwellen T1, 2, T3 um, wie erforderlich Beispielsweise können die Schwellen des Empfangsmoduls 122 von einer Einrichtung umgeschaltet, welche erkennt, dass ein Wechsel der Kodierung der Daten des Sendesignals TxD vorliegt. Insbesondere kann eine NRZ-Codierung in dem Sendesignal TxD anzeigen, dass in die Arbitrationsphase 451 (SLOW) umzuschalten ist. Insbesondere kann eine PWM-Codierung in dem Sendesignal TxD anzeigen, in welche der Betriebsarten für die Datenphase 452 umzuschalten ist, nämlich FAST TX (Teilnehmerstation ist Sender des Rahmens 450) oder FAST RX (Teilnehmerstation ist nur Empfänger des Rahmens 450).The reception module 122 can distinguish the states 401, 402 with at least one of the reception thresholds T1, T2, T3, which are in the ranges TH_T1, TH_T2, TH_T3. For this it is possible that the receiving module 122 works continuously over time or the signals from 3 or 4 sampled at times t_A. Alternatively or In addition, the received signal RxD generated by the receiving module 122, more precisely the RxD level/bit, can be sampled in the communication control device 11 at the time of the sample point t_A. To evaluate the scanning result, the receiving module 122 uses the receiving threshold T1 of, for example, 0.7 V in the arbitration phase 451, and in the case of CAN XL also the receiving threshold T2, for example -0.35 V. In contrast, the receiving module 122 in the data phase 452 only uses signals which were evaluated with the reception threshold T3 = 0.0 V. When switching between the first to third modes (SLOW, FAST_TX, FAST_RX), previously referred to 3 are described, the receiving module 122 switches the receiving thresholds T1, 2, T3 as required. For example, the thresholds of the receiving module 122 can be switched by a device which recognizes that there is a change in the coding of the data of the transmission signal TxD. In particular, NRZ coding in the transmission signal TxD can indicate that a switch is to be made to the arbitration phase 451 (SLOW). In particular, PWM coding in the transmission signal TxD can indicate which of the operating modes for the data phase 452 is to be switched to, namely FAST TX (subscriber station is the sender of the frame 450) or FAST RX (subscriber station is only the receiver of the frame 450).

Die Empfangsschwelle T2 dient zum Erkennen, ob der Bus 40 frei ist, wenn die Teilnehmerstation 12 neu in die Kommunikation am Bus 40 hinzugeschaltet wird und versucht, sich in die Kommunikation am Bus 40 zu integrieren. Die Empfangsschwelle T2 wird im Standard für CAN kurz OOB (= Out-of-Boundary = außerhalb des Grenzwerts) genannt. Die Bedingungen für einen verkehrsfreien CAN-XL-Bus sind, dass kein dominanter Zustand 401 auftritt, welcher typischerweise die Differenzspannung VDIFF = 2V hat. Somit darf die Empfangsschwelle T1 von beispielsweise 0,7 V nicht überschritten werden. Außerdem dürfen keine Pegel gemäß dem Zustand L1 auftreten, welcher typischerweise die Differenzspannung VDIFF = -1V hat. Somit darf die Empfangsschwelle T2 von beispielsweise -0,35 V nicht unterschritten werden.The receiving threshold T2 is used to identify whether the bus 40 is free when the subscriber station 12 is newly added to the communication on the bus 40 and tries to integrate into the communication on the bus 40. The receiving threshold T2 is called OOB (= Out-of-Boundary = outside the limit value) in the standard for CAN. The conditions for a traffic-free CAN XL bus are that no dominant state 401 occurs, which typically has the differential voltage VDIFF = 2V. Thus, the reception threshold T1 of 0.7 V, for example, must not be exceeded. In addition, no levels according to the state L1 may occur, which typically has the differential voltage VDIFF = -1V. This means that the reception threshold T2, for example -0.35 V, must not be undershot.

Jede Teilnehmerstation 10, 30 schaltet die Betriebsart der Sende-/Empfangseinrichtung 12 in die Betriebsart der Arbitrationsphase 451, wenn die Teilnehmerstation 12 neu in die Kommunikation am Bus 40 hinzugeschaltet wird.Each subscriber station 10, 30 switches the operating mode of the transceiver 12 to the operating mode of the arbitration phase 451 when the subscriber station 12 is newly added to the communication on the bus 40.

Das Hinzuschalten der Teilnehmerstation 10 kann zum einen erforderlich werden, wenn die Teilnehmerstation 10 initial gestartet wird und in die Kommunikation am Bus 40 integriert werden soll. Zum anderen kann das Hinzuschalten der Teilnehmerstation 10 erforderlich werden, wenn die Teilnehmerstation 10 versucht, sich nach einem Fehler in der Buskommunikation wieder in die Kommunikation am Bus 40 zu integrieren. Erst wenn erkannt wird, dass der Bus frei ist, darf die Teilnehmerstation 10 in den genannten Fällen selbst Daten, insbesondere Nachrichten 45, 47, auf den Bus 40 senden.On the one hand, it may be necessary to connect the subscriber station 10 if the subscriber station 10 is initially started and is to be integrated into the communication on the bus 40 . On the other hand, it may be necessary for the subscriber station 10 to be connected if the subscriber station 10 attempts to reintegrate itself into the communication on the bus 40 after an error in the bus communication. Only when it is recognized that the bus is free is the subscriber station 10 itself allowed to send data, in particular messages 45, 47, to the bus 40 in the cases mentioned.

5 zeigt den grundlegenden Aufbau der Sende-/Empfangseinrichtung 12 mit einer anwendungsspezifischen integrierten Schaltung (ASIC) 16, in welche das Empfangsmodul 122 eingebaut, insbesondere integriert, ist. Die ASIC hat einen Speicher 160 zur Speicherung mindestens eines Konfigurationswerts 161 für die Sende-/Empfangseinrichtung 12. Zudem kann in dem Speicher 160 mindestens ein Wert oder mindestens ein Wertebereich eines Parameters 162 gespeichert sein, der von der Sende-/Empfangseinrichtung 12 im Betrieb einzuhalten ist. Ein solcher Parameter 162 ist insbesondere der Parameter delta_trec oder ein anderer Parameter. 5 shows the basic structure of the transmitting/receiving device 12 with an application-specific integrated circuit (ASIC) 16, in which the receiving module 122 is installed, in particular integrated. The ASIC has a memory 160 for storing at least one configuration value 161 for the transceiver 12. In addition, at least one value or at least one value range of a parameter 162 can be stored in the memory 160, which must be observed by the transceiver 12 during operation is. Such a parameter 162 is in particular the parameter delta_trec or another parameter.

Beispielsweise ist oder hat die ASIC eine Schaltung für sicherheitsrelevante Funktionen einer technischen Anlage, insbesondere eines Fahrzeugs. Derartige sicherheitsrelevante Funktionen eines Fahrzeugs sind insbesondere eine Kollisionserkennung, ein Bremsspurassistent, eine Lichtregelung, eine Rückfahrkamerasteuerung, eine Flüssigkeitsstandanzeige, von insbesondere Hydrauliköl für eine Bremsanlage, Wischwasser für eine Scheibenwaschanlage, eine Motorenöldruckerkennung, usw. Beispielsweise ist oder hat die System-ASIC 16 eine Schaltung für komfortrelevante Funktionen einer technischen Anlage, insbesondere eines Fahrzeugs. Derartige komfortrelevante Funktionen eines Fahrzeugs sind insbesondere eine Navigationssteuerung, ein Parkassistenzsystem, eine automatisch gesteuerte Scheibenwischanlage, usw. Die System-ASIC 16 hat ganz allgemein eine Schaltung oder Schaltungsteile für eine Anwendung des Fahrzeugs, insbesondere für eine Steuerung für spezielle Funktionen zum Betrieb des Fahrzeugs.For example, the ASIC is or has a circuit for safety-related functions of a technical system, in particular a vehicle. Such safety-related functions of a vehicle are, in particular, collision detection, a skid lane assistant, light control, reversing camera control, a liquid level indicator, in particular hydraulic oil for a brake system, washer fluid for a windscreen washer system, engine oil pressure detection, etc. For example, the system ASIC 16 is or has a circuit for comfort-relevant functions of a technical system, in particular a vehicle. Such comfort-related functions of a vehicle are in particular a navigation control, a parking assistance system, an automatically controlled windshield wiper system, etc. The system ASIC 16 has a circuit or circuit parts for an application of the vehicle in general, in particular for a control for special functions for operating the vehicle.

Das Sendemodul 121 ist in 5 nur sehr vereinfacht dargestellt. Das Sendemodul 121 ist direkt an den Bus 40 angeschlossen, um das Sendesignal TxD der Kommunikationssteuereinrichtung 11 auf den Bus 40 senden zu können, um Signale gemäß 3 auf dem Bus 40 zu erzeugen.The transmission module 121 is in 5 shown in a very simplified way. The transmission module 121 is connected directly to the bus 40 in order to be able to send the transmission signal TxD from the communication control device 11 to the bus 40 in order to be able to send signals in accordance with 3 on the bus 40 to generate.

Das Empfangsmodul 122 hat einen Spannungsteiler 1221, eine Busvorspannungsquelle (Bus-Biasing) 1222, ein Eingangsfilter 1223, einen Empfangskomparator 1224, ein Ausgangsfilter 1224, eine Empfänger-Bitzeit-Anpassschaltung 15 und einen Treiber 1226 für das digitale Empfangssignal RxD. Der Empfangskomparator 1224 ist ein Niederspannungs-Komparator.The reception module 122 has a voltage divider 1221, a bus biasing source 1222, an input filter 1223, a reception comparator 1224, an output filter 1224, a receiver bit time adjustment circuit 15 and a driver 1226 for the digital reception signal RxD. The receive comparator 1224 is a low voltage comparator.

Zudem hat die Sende-/Empfangseinrichtung 12 eine Ansteuereinrichtung 125 zur Steuerung der Empfänger-Bitzeit-Anpassschaltung 15. Hierfür gibt die Ansteuereinrichtung 125 ein Auswahlsignal S_sw an die Empfänger-Bitzeit-Anpassschaltung 15 aus. Dies ist genauer anhand von 11 beschrieben.In addition, the transceiver 12 has a control device 125 for controlling the receiver bit time adjustment circuit 15 . For this purpose the control device 125 outputs a selection signal S_sw to the receiver bit time adjustment circuit 15 . This is more accurate based on 11 described.

Bei der Empfangsschaltung 15 ist der Spannungsteiler 1221 an den Bus 40 angeschlossen. Im Betrieb des Bussystems 1 erzeugen der Spannungsteiler 1221 und das nachgeschaltete Eingangsfilter 1223 aus den Signalen CAN_H, CAN_L Signale S_1, S_2. Das Eingangsfilter 1223 gibt die Signale S_1, S_2 an den Empfangskomparator 1224 weiter. Der Empfangskomparator 1224 erzeugt aus den Signalen S_1, S_2 ein digitales Komparatorausgangssignal CA. Das Signal CA wird an das Ausgangsfilter 1225 ausgegeben. Das Ausgangsfilter 1225 erzeugt ein Signal S_3 für die Schaltung 15. Die Empfänger-Bitzeit-Anpassschaltung 15 erzeugt aus dem Signal S_3 ein in Bezug auf die Bitzeit angepasstes Ausgangssignal S8. Der Treiber 1226 erzeugt aus dem Signal S8 das digitale Empfangssignal RxD. Der Treiber 1221 treibt oder sendet das digitale Empfangssignal RxD zu der Kommunikationssteuereinrichtung 11.The voltage divider 1221 is connected to the bus 40 in the receiving circuit 15 . During operation of the bus system 1, the voltage divider 1221 and the downstream input filter 1223 generate signals S_1, S_2 from the signals CAN_H, CAN_L. The input filter 1223 forwards the signals S_1, S_2 to the receiving comparator 1224. The reception comparator 1224 generates a digital comparator output signal CA from the signals S_1, S_2. The signal CA is output to the output filter 1225. The output filter 1225 generates a signal S_3 for the circuit 15. The receiver bit time adjustment circuit 15 generates an output signal S_3 which is adjusted with respect to the bit time from the signal S_3. The driver 1226 generates the digital reception signal RxD from the signal S8. The driver 1221 drives or sends the digital reception signal RxD to the communication control device 11.

Somit ist die Empfänger-Bitzeit-Anpassschaltung 15 zwischen den Bus 40 und den Treiber 1226 geschaltet. Das Komparatorausgangssignal CA ist abhängig davon, in welche Kommunikationsbetriebsart die Sende-/Empfangseinrichtung 12, beispielsweise der Komparator 1224 oder eine sonstige Komponente der Sende-/Empfangseinrichtung 12, geschaltet ist.Thus, the receiver bit time adjustment circuit 15 is connected between the bus 40 and the driver 1226. The comparator output signal CA depends on the communication mode in which the transceiver 12, for example the comparator 1224 or another component of the transceiver 12, is switched.

Wie in 6 als Beispiel gezeigt, ist der Spannungsteiler 1221 ein resistiver Spannungsteiler oder Widerstandsspannungsteiler.As in 6 shown as an example, the voltage divider 1221 is a resistive voltage divider or resistance voltage divider.

Der Spannungsteiler 1221 wird von der Busvorspannungsquelle (Bus-Biasing) 1222 mit elektrischer Spannung versorgt. Die Busvorspannungsquelle 1222 liefert üblicherweise eine Spannung CAN_SUPPLY/2 an die Empfangsschaltung 15, genauer gesagt den Spannungsteiler 1221. Üblicherweise gilt CAN_SUPPLY = 5 V. In diesem Fall liefert die Busvorspannungsquelle 1222 eine Spannung von 2,5 V an die Empfangsschaltung 15. Die Spannung von der Busvorspannungsquelle 1222 kann insbesondere auf etwa 2,5V für den Rezessivzustand 402 (3) eingestellt sein.Voltage divider 1221 is supplied with electrical voltage from bus biasing source 1222 . The bus bias source 1222 typically supplies a voltage CAN_SUPPLY/2 to the receiving circuit 15, more precisely the voltage divider 1221. Typically CAN_SUPPLY = 5 V. In this case the bus bias source 1222 supplies a voltage of 2.5 V to the receiving circuit 15. The voltage of Specifically, bus bias source 1222 may be set to about 2.5V for recessive state 402 ( 3 ) must be set.

Der Spannungsteiler 1221 hat einen ersten und zweiten Widerstand R_CH1, R_CH2 für das Bussignal CAN_H. Außerdem hat der Spannungsteiler 1533 einen dritten und vierten Widerstand R_CL1, R_CL2 für das Bussignal CAN_L. Der Spannungsteiler 1221 teilt die Busspannungen, die von den Signalen CAN_H, CAN_L erzeugt werden, auf Werte herunter, welche von dem Komparator 1224 verarbeitet werden können. Der Teilerfaktor k für Differenzsignale, wie die Signale CAN_H, CAN_L beträgt $$\text{k}=\left(\text{R}\_\text{CH}1+\text{RCH}2\right)\text{/R}\_\text{CH}2$$

oder $$\text{k}=\left(\text{R}\_\text{CL}1+\text{RCL}2\right)\text{/R}\_\text{CL}2.$$

The voltage divider 1221 has a first and a second resistor R_CH1, R_CH2 for the bus signal CAN_H. In addition, the voltage divider 1533 has a third and fourth resistor R_CL1, R_CL2 for the bus signal CAN_L. The voltage divider 1221 divides the bus voltages generated by the signals CAN_H, CAN_L down to values which can be processed by the comparator 1224 . The divider factor k for difference signals, such as the signals CAN_H, CAN_L is $$\text{k}=\left(\text{R}\_\text{<figure-callout id="1" label="CH" filenames="DE102021207188A1\_0005.png,DE102021207188A1\_0006.png" state="{{state}}">CH</figure-callout>}1+\text{RCH}2\right)\text{/R}\_\text{<figure-callout id="2" label="CH" filenames="DE102021207188A1\_0005.png,DE102021207188A1\_0008.png" state="{{state}}">CH</figure-callout>}2$$

or $$\text{k}=\left(\text{R}\_\text{<figure-callout id="1" label="CL" filenames="DE102021207188A1\_0005.png,DE102021207188A1\_0006.png" state="{{state}}">CL</figure-callout>}1+\text{RCL}2\right)\text{/R}\_\text{<figure-callout id="2" label="CL" filenames="DE102021207188A1\_0005.png,DE102021207188A1\_0008.png" state="{{state}}">CL</figure-callout>}2.$$

Die Schaltung der Widerstände in dem Widerstandsnetzwerk des Spannungsteilers 1224 ist symmetrisch aufgebaut.The connection of the resistors in the resistor network of the voltage divider 1224 is constructed symmetrically.

Der erste Widerstand R_CH1 ist an seinem einen Ende an die Busader 41 (CANH) angeschlossen. An seinem anderen Ende ist der erste Widerstand R_CH1 in Reihe geschaltet zu dem zweiten Widerstand R_CH2. Der dritte Widerstand R_CL1 ist an seinem einen Ende an die Busader 42 (CANL) angeschlossen. An seinem anderen Ende ist der dritte Widerstand R_CL1 in Reihe geschaltet zu dem vierten Widerstand R_CL2. An der Verbindung der Widerstände R_CH2, R_CL2 ist die Busvorspannungsquelle 1222 angeschlossen.The first resistor R_CH1 is connected at one end to the bus core 41 (CANH). At its other end, the first resistor R_CH1 is connected in series with the second resistor R_CH2. The third resistor R_CL1 is connected to the bus wire 42 (CANL) at one end. At its other end, the third resistor R_CL1 is connected in series with the fourth resistor R_CL2. At the junction of resistors R_CH2, R_CL2, bus bias source 1222 is connected.

An der Verbindung zwischen den Widerständen R_CH1, R_CH2 ist ein Widerstand R_filt_CH des Eingangsfilters 1223 und ein Widerstand R_filt_CH des Eingangsfilters 1223 für einen CAN_H-Signalpfad angeschlossen. An der Verbindung zwischen den Widerständen R_CL1, R_CL2 ist ein Widerstand R_filt_CL des Eingangsfilters 1223 und ein Widerstand R_filt_CL des Eingangsfilters 1223 für einen CAN_L-Signalpfad angeschlossen.A resistor R_filt_CH of the input filter 1223 and a resistor R_filt_CH of the input filter 1223 for a CAN_H signal path are connected to the connection between the resistors R_CH1, R_CH2. A resistor R_filt_CL of the input filter 1223 and a resistor R_filt_CL of the input filter 1223 for a CAN_L signal path are connected to the connection between the resistors R_CL1, R_CL2.

Das Eingangsfilter 1223 für den Komparator 1224 hat ein erstes RC-Glied für den CAN_H-Signalpfad und ein zweites RC-Glied für den CAN_L-Signalpfad. Das erste RC-Glied hat zusätzlich zu dem Widerstand R_filt_CH einen Kondensator oder eine Kapazität C_filt_CH. Das zweite RC-Glied hat zusätzlich zu dem Widerstand R_filt_CL einen Kondensator oder eine Kapazität C_filt_CL. Die Kapazitäten C_filt_CH, C_filt_CL sind jeweils an einem Ende mit Masse oder dem Anschluss 44 für CAN_GND verbunden. Das Eingangsfilter 1223 filtert hochfrequente Gleichtaktspannungen und Gegentaktspannungen am Eingang des Komparators 1224 aus dem von dem Spannungsteiler 1221 empfangenen Signal heraus. Das Eingangsfilter 1223 gibt die von den Gleichtaktspannungen und Gegentaktspannungen entsprechend bereinigten Signale S_1, S_2 an den Komparator 1224 weiter. Die hochfrequenten Gleichtaktspannungen werden auch als Common- und die hochfrequenten Gegentaktspannungen als Differential-Mode-Störungen bezeichnet.The input filter 1223 for the comparator 1224 has a first RC element for the CAN_H signal path and a second RC element for the CAN_L signal path. In addition to the resistor R_filt_CH, the first RC element has a capacitor or a capacitance C_filt_CH. In addition to the resistor R_filt_CL, the second RC element has a capacitor or a capacitance C_filt_CL. Capacitors C_filt_CH, C_filt_CL are each connected at one end to ground or to connection 44 for CAN_GND. The input filter 1223 filters out high-frequency common-mode voltages and differential-mode voltages at the input of the comparator 1224 from the signal received from the voltage divider 1221 . The input filter 1223 passes on to the comparator 1224 the signals S_1, S_2, which have been correspondingly cleaned of the common-mode voltages and differential-mode voltages. The high-frequency common-mode voltages are also referred to as common-mode interference and the high-frequency differential-mode voltages as differential-mode interference.

Der Komparator 1224 vergleicht die heruntergeteilte und gefilterte CANH-Spannung mit der heruntergeteilten und gefilterten CANL-Spannung und gibt das Ergebnis am Ausgang in Form eines Digitalsignals, dem Komparatorausgangssignal CA, aus. Der Komparator 1224 vergleicht also die die Signale S_1, S_2 und gibt das Ergebnis am Ausgang in Form des Komparatorausgangssignals CA aus.The comparator 1224 compares the divided and filtered CANH voltage with the divided and filtered CANL voltage and outputs the result in the form of a digital signal, the comparator output signal CA. The comparator 1224 thus compares the signals S_1, S_2 and outputs the result in the form of the comparator output signal CA.

Insbesondere werden mit der Empfangsschaltung 15 mit Hilfe des Komparators 1224 die Empfangsschwellen T1, T2 in der Arbitrationsphase 451 gleichzeitig oder simultan ausgewertet. Hierbei ist die Sende-/Empfangseinrichtung 12 in die Betriebsart SLOW geschaltet. Nach Umschaltung der Empfangsschwelle für die Auswertung mit dem Komparator 1224 werden die Empfangsschwellen T1, T3 in der Datenphase 452 gleichzeitig oder simultan ausgewertet. Hierbei ist die Sende-/Empfangseinrichtung 12 in eine der Betriebsarten FAST_TX, FAST_RX geschaltet.In particular, the receiving circuit 15 uses the comparator 1224 to evaluate the receiving thresholds T1, T2 in the arbitration phase 451 at the same time or simultaneously. In this case, the transceiver 12 is switched to the SLOW operating mode. After switching over the reception threshold for the evaluation with the comparator 1224, the reception thresholds T1, T3 in the data phase 452 are evaluated at the same time or simultaneously. In this case, the transceiver 12 is switched to one of the operating modes FAST_TX, FAST_RX.

Das digitale Ausgangssignal CA des Komparators 1224 wird von dem Ausgangsfilter 1225 weiterbearbeitet. Das Ausgangsfilter 1225 lässt von dem Ausgangssignal CA des Empfangskomparators 1224 nur Pulse ab einer gewissen Länge passieren. Das Signal S_3 enthält also keine Störspitzen. Die Auswertung kurzer Störspitzen in der nachfolgenden Schaltung 15 wird dadurch unterbunden.The digital output signal CA of the comparator 1224 is further processed by the output filter 1225. From the output signal CA of the receiving comparator 1224, the output filter 1225 only allows pulses of a certain length to pass. The signal S_3 therefore does not contain any glitches. The evaluation of short interference peaks in the following circuit 15 is thus suppressed.

Die Empfänger-Bitzeit-Anpassschaltung 15 von 5 hat eine erste Änderungsstufe 151, eine zweite Änderungsstufe 152, eine Logikschaltung 153 und Logikmodule. In 6 ist nur das Logikmodul 154 gezeigt. Die Empfänger-Bitzeit-Anpassschaltung 15 kann eine eventuell vorliegende Empfänger-Bitzeitverzerrung in dem digitalen Signal S_3 kompensieren, so dass die Grenzwerte für den Parameter delta_trec eingehalten werden. Hierfür passt die Empfänger-Bitzeit-Anpassschaltung 15 die zeitliche Länge eines rezessiven Bits des Signals S_3 an, so dass mit dem Signal S8 der Parameter delta_trec für die „receiver timing symmetry“ erfüllt wird.The receiver bit time adjustment circuit 15 of 5 has a first change stage 151, a second change stage 152, a logic circuit 153 and logic modules. In 6 only logic module 154 is shown. The receiver bit time adjustment circuit 15 can compensate for any receiver bit time distortion that may be present in the digital signal S_3, so that the limit values for the delta_trec parameter are maintained. For this purpose, the receiver bit time adjustment circuit 15 adjusts the time length of a recessive bit of the signal S_3, so that the signal S8 satisfies the parameter delta_trec for the “receiver timing symmetry”.

Der Treiber 1226 treibt das Signal S8 als Empfangssignal RxD an die Kommunikationssteuereinrichtung 11, wie zuvor beschrieben.The driver 1226 drives the signal S8 as the reception signal RxD to the communication controller 11 as described above.

7 bis 10 veranschaulichen die Funktion der Empfänger-Bitzeit-Anpassschaltung 15 anhand von zwei Beispielen. 7 und 9 zeigen jeweils ein digitales Signal S3, bei dem ein rezessives Bit den Wert HI (hoch = high) und ein dominantes Bit den Wert LW (niedrig = low) hat. Das nach der Schaltung 15 resultierende Signal S8 ist für ein erstes Beispiel in 8 gezeigt und für ein zweites Beispiel in 10 gezeigt. 7 until 10 illustrate the function of the receiver bit time adjustment circuit 15 using two examples. 7 and 9 each show a digital signal S3 in which a recessive bit has the value HI (high=high) and a dominant bit has the value LW (low=low). The signal S8 resulting after the circuit 15 is in for a first example 8th shown and for a second example in 10 shown.

Bei beiden Beispielen übernimmt die Empfänger-Bitzeit-Anpassschaltung 15 eine Flanke des Signals S3 „unmittelbar“ in das Signal S8. Dagegen verzögert die Schaltung 15 die jeweils andere Flanke des Signals S3.In both examples, the receiver bit time adjustment circuit 15 adopts an edge of the signal S3 “immediately” into the signal S8. In contrast, the circuit 15 delays the respective other edge of the signal S3.

Bei dem ersten Beispiel von 7 und 8 wird die fallende Flanke des Signals S3 in das Signal S8 übernommen und die steigende Flanke wurde verzögert. Somit bewirkt die Empfänger-Bitzeit-Anpassschaltung 15 bei dem ersten Beispiel eine Verkürzung der Bitzeitdauer t1 des Signals S3 von 7. Die Bitzeit t2 des Signals S8 von 8 ist kleiner als die Bitzeit t1 des Signals S3 von 7. Somit gilt t2 < t1.In the first example of 7 and 8th the falling edge of signal S3 is transferred to signal S8 and the rising edge was delayed. Thus, in the first example, the receiver bit time adjustment circuit 15 causes the bit time duration t1 of the signal S3 to be shortened 7 . The bit time t2 of the signal S8 from 8th is less than the bit time t1 of the signal S3 from 7 . Thus t2 < t1 holds.

Bei dem zweiten Beispiel von 9 und 10 wird die steigende Flanke des Signals S3 in das Signal S8 übernommen und die fallende Flanke wurde verzögert. Somit bewirkt die Empfänger-Bitzeit-Anpassschaltung 15 bei dem zweiten Beispiel eine Verlängerung der Bitzeitdauer des Signals S3 von 9. Die Bitzeit t4 des Signals S8 von 10 ist größer als die Bitzeit t3 des Signals S3 von 9. Somit gilt t4 > t3.In the second example of 9 and 10 the rising edge of signal S3 is transferred to signal S8 and the falling edge was delayed. Thus, in the second example, the receiver bit time adjustment circuit 15 causes the bit time of the signal S3 to be lengthened from 9 . The bit time t4 of the signal S8 from 10 is greater than the bit time t3 of the signal S3 from 9 . Thus, t4 > t3.

Hierfür kann die Empfänger-Bitzeit-Anpassschaltung 15 ausgestaltet sein, wie in 11 gezeigt.For this purpose, the receiver bit time adjustment circuit 15 can be designed as in 11 shown.

Gemäß 11 ist die Empfänger-Bitzeit-Anpassschaltung 15 eine zweistufige Schaltung mit einem Eingangsanschluss 150 für das Signal S_3 und einem Ausgangsanschluss 158 für das Signal S_8. Die Empfänger-Bitzeit-Anpassschaltung 15 hat zusätzlich zu den Änderungsstufen 151, 152, der Logikschaltung 153 und dem Logikbaustein 154 noch die Logikbausteine 155, 156.According to 11 the receiver bit time adjustment circuit 15 is a two-stage circuit with an input terminal 150 for the signal S_3 and an output terminal 158 for the signal S_8. In addition to the change stages 151, 152, the logic circuit 153 and the logic module 154, the receiver bit time adjustment circuit 15 also has the logic modules 155, 156.

In die erste Änderungsstufe 151 wird das Signal S_3 eingegeben. Das Signal S_3 hat eine Bitzeit t_bit für ein rezessives Bit, was dem Zustand 402 (3) auf dem Bus 40 entspricht. In die zweite Änderungsstufe 152 wird das invertierte Signal S_3 eingegeben.The signal S_3 is input into the first change stage 151 . The signal S_3 has a bit time t_bit for a recessive bit, which corresponds to state 402 ( 3 ) on the bus 40 corresponds. The inverted signal S_3 is input to the second change stage 152 .

Die erste Änderungsstufe 151 der Schaltung 15 hat einen ersten Stromspiegel mit einem ersten und zweiten Transistor T_P_1, T_N_1. An den Ausgang des Stromspiegels sind ein einstellbarer Widerstand R_1 und ein einstellbarer Kondensator C_1 geschaltet. Der Widerstand R_1 ist zwischen die beiden Transistoren T_P_1, T_N_1 des Stromspiegels geschaltet. Der Kondensator C_1 ist zu dem Widerstand R_1 und dem zweiten Transistor T_N_1 parallel geschaltet. Der erste Transistor T_P_1 ist an den Anschluss 43 für die Spannungsversorgung mit CAN-Supply angeschlossen. Der zweite Transistor T_N_1 ist mit Masse bzw. dem Anschluss 44 für CAN_GND verbunden. Die Transistoren T_P_1, T_N_1 können Feldeffekttransistoren sein. Insbesondere ist der erste Transistor T_P_1 ein PMOS-Transistor, insbesondere ein normal sperrender p-Kanal MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor). Insbesondere ist der zweite Transistor T_N_1 ein NMOS-Transistor, insbesondere ein normal sperrender n-Kanal MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor). Alternativ sind die Transistoren T_P_1, T_N_1 Bipolartransistoren.The first modification stage 151 of the circuit 15 has a first current mirror with a first and second transistor T_P_1, T_N_1. An adjustable resistor R_1 and an adjustable capacitor C_1 are connected to the output of the current mirror. The resistor R_1 is connected between the two transistors T_P_1, T_N_1 of the current mirror. The capacitor C_1 is connected in parallel to the resistor R_1 and the second transistor T_N_1. The first transistor T_P_1 is connected to the connection 43 for the voltage supply with CAN supply. The second transistor T_N_1 is connected to ground or to connection 44 for CAN_GND. The transistors T_P_1, T_N_1 can be field effect transistors. In particular, the first transistor T_P_1 is a PMOS transistor, in particular a normally blocking p-channel MOSFET (metal oxide semiconductor field effect transistor). In particular, the second transistor T_N_1 is an NMOS transistor, in particular a normally blocking n-channel MOSFET (metal oxide semiconductor field effect transistor). Alternatively, the transistors T_P_1, T_N_1 are bipolar transistors.

Die zweite Änderungsstufe 152 der Schaltung 15 hat einen ersten Stromspiegel mit einem ersten und zweiten Transistor T_P_2, T_N_2. An den Ausgang des Stromspiegels sind ein einstellbarer Widerstand R_2 und ein einstellbarer Kondensator C_2 geschaltet. Der Widerstand R_2 ist zwischen die beiden Transistoren T_P_2, T_N_2 des Stromspiegels geschaltet. Der Kondensator C_2 ist zu dem Widerstand R_2 und dem zweiten Transistor T_N_2 parallel geschaltet. Der erste Transistor T_P_2 ist an den Anschluss 43 für die Spannungsversorgung mit CAN-Supply angeschlossen. Der zweite Transistor T_N_2 ist mit Masse bzw. dem Anschluss 44 für CAN_GND verbunden. Die Transistoren T_P_2, T_N_2 können Feldeffekttransistoren sein. Insbesondere ist der erste Transistor T_P_2 ein PMOS-Transistor, insbesondere ein normal sperrender p-Kanal MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor). Insbesondere ist der zweite Transistor T_N_2 ein NMOS-Transistor, insbesondere ein normal sperrender n-Kanal MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor). Alternativ sind die Transistoren T_P_1, T_N_1 Bipolartransistoren.The second modification stage 152 of circuit 15 has a first current mirror with first and second transistors T_P_2, T_N_2. An adjustable resistor R_2 and an adjustable capacitor C_2 are connected to the output of the current mirror. The resistor R_2 is connected between the two transistors T_P_2, T_N_2 of the current mirror. The capacitor C_2 is connected in parallel to the resistor R_2 and the second transistor T_N_2. The first transistor T_P_2 is connected to the connection 43 for the voltage supply with CAN supply. The second transistor T_N_2 is connected to ground or to connection 44 for CAN_GND. The transistors T_P_2, T_N_2 can be field effect transistors. In particular, the first transistor T_P_2 is a PMOS transistor, in particular a normally blocking p-channel MOSFET (metal oxide semiconductor field effect transistor). In particular, the second transistor T_N_2 is an NMOS transistor, in particular a normally blocking n-channel MOSFET (metal oxide semiconductor field effect transistor). Alternatively, the transistors T_P_1, T_N_1 are bipolar transistors.

Die erste Änderungsstufe 151 gibt ein Signal S_4 an den zweiten Logikbaustein 155 aus. Das Signal S_4 hat langsam abfallende Flanken und deutlich steiler ansteigende steigende Flanken. Bei dem Signal S_4 haben somit die steigenden Flanken eine größere Flankensteilheit als die fallenden Flanken. Der zweite Logikbaustein 155 invertiert das Signal S_4 und gibt ein digitales Signal S_6 aus. Bei dem Signal S_6 haben alle Flanken dieselbe Flankensteilheit. Das Signal S_6 ist ein Rechtecksignal. Hierbei ist die vorherige Bitzeit t_bit des Signals S_3 in die Pulsdauer oder Bitzeit t_bit1 des Signals S_6 verkürzt.First change stage 151 outputs a signal S_4 to second logic module 155 . The signal S_4 has slowly falling edges and clearly steeper rising edges. In the case of signal S_4, the rising edges therefore have a steeper edge than the falling edges. The second logic module 155 inverts the signal S_4 and outputs a digital signal S_6. All edges of signal S_6 have the same edge steepness. The signal S_6 is a square-wave signal. In this case, the previous bit time t_bit of the signal S_3 is shortened to the pulse duration or bit time t_bit1 of the signal S_6.

Die zweite Änderungsstufe 152 gibt ein Signal S_5 an den zweiten Logikbaustein 155 aus. Das Signal S_5 hat langsam abfallende Flanken und deutlich steiler ansteigende steigende Flanken. Bei dem Signal S_5 haben somit die steigenden Flanken eine größere Flankensteilheit als die fallenden Flanken. Der dritte Logikbaustein 155 invertiert das Signal S_5 und gibt ein digitales Signal S_7 aus. The second change stage 152 outputs a signal S_5 to the second logic component 155 . The signal S_5 has slowly falling edges and clearly steeper rising edges. In the case of signal S_5, the rising edges therefore have a steeper edge than the falling edges. The third logic module 155 inverts the signal S_5 and outputs a digital signal S_7.

Bei dem Signal S_7 haben alle Flanken dieselbe Flankensteilheit. Das Signal S_7 ist ein Rechtecksignal. Hierbei ist die vorherige Bitzeit t_bit des Signals S_3 in die Pulsdauer oder Bitzeit t_bit2 des Signals S_6 verlängert.All edges of signal S_7 have the same edge steepness. The signal S_7 is a square-wave signal. In this case, the previous bit time t_bit of the signal S_3 is extended to the pulse duration or bit time t_bit2 of the signal S_6.

Im Ergebnis wird in der ersten Änderungsstufe 151 ein eingehender Puls des Signals S_3 an der steigenden Flanke verzögert. Die fallende Flanke bleibt zeitlich unverändert. Infolgedessen verringert sich die Pulsdauer oder Bitzeit t_bit des Signals S_3 in dem resultierenden digitalen Signal S_6 auf die Bitzeit t_bit1.As a result, in the first change stage 151, an incoming pulse of the signal S_3 is delayed at the rising edge. The falling edge remains unchanged in time. As a result, the pulse duration or bit time t_bit of the signal S_3 is reduced to the bit time t_bit1 in the resulting digital signal S_6.

Im Unterschied dazu wird in der zweiten Änderungsstufe 152 ein eingehender Puls des Signals S_3 an der fallenden Flanke verzögert. Die steigende Flanke bleibt zeitlich unverändert. Infolgedessen vergrößert sich die Pulsdauer oder Bitzeit t_bit des Signals S_3 in dem resultierenden digitalen Signal S_7 auf die Bitzeit t_bit2.In contrast to this, in the second change stage 152 an incoming pulse of the signal S_3 is delayed at the falling edge. The rising edge remains unchanged in time. As a result, the pulse duration or bit time t_bit of the signal S_3 in the resulting digital signal S_7 increases to the bit time t_bit2.

Die Verringerung der Pulsdauer oder Bitzeit t_bit des Signals S_3 in die Pulsdauer oder Bitzeit t_bit1 des Signals S_6 und die Vergrößerung der Pulsdauer oder Bitzeit t_bit des Signals S_3 in die Pulsdauer oder Bitzeit t_bit2 des Signals S_7 wird durch die Einstellbarkeit der Elemente R_1, R_2, C_1 und C_2 der Änderungsstufen 151, 152 erreicht.The reduction of the pulse duration or bit time t_bit of the signal S_3 in the pulse duration or bit time t_bit1 of the signal S_6 and the increase of the pulse duration or bit time t_bit of the signal S_3 in the pulse duration or bit time t_bit2 of the signal S_7 is due to the adjustability of the elements R_1, R_2, C_1 and C_2 of change levels 151, 152 are reached.

Generell kann die steigende oder fallende Flanke eines Bits in dem Signal S3 unabhängig voneinander verändert werden. Jede der Änderungsstufen 151, 152 kann separat eingestellt werden. Hierfür wird jedes der Elemente R_1, R_2, C_1, C_2 wie gewünscht eingestellt. Damit werden die Verzögerungszeitkonstanten der jeweiligen Änderungsstufen 151, 152 verändert. Infolgedessen wird auch die Änderung der Pulsdauer oder Bitzeit t_bit des Signals S_3 in 11 unterschiedlich eingestellt. Somit kann der Betrag der Differenz t_bit - t_bit1 ungleich dem Betrag der Differenz t_bit - t_bit2 sein. Jedoch ist es möglich, dass der Betrag der Differenz t_bit - t_bit1 gleich dem Betrag der Differenz t_bit - t_bit2 ist.In general, the rising or falling edge of a bit in the signal S3 can be changed independently of one another. Each of the change levels 151, 152 can be set separately. For this, each of the elements R_1, R_2, C_1, C_2 is set as desired. With this, the delay time constants of the respective change stages 151, 152 are changed. As a result, the change in the pulse duration or bit time t_bit of the signal S_3 in 11 adjusted differently. Thus, the amount of the difference t_bit - t_bit1 can be unequal to the amount of the difference t_bit - t_bit2. However, it is possible that the amount of the difference t_bit - t_bit1 is equal to the amount of the difference t_bit - t_bit2.

Die Signale S_6, S_7 werden in die Logikschaltung 153 eingegeben. Zudem wird die Logikschaltung 153 von dem Auswahlsignal S_sw gesteuert. Das Auswahlsignal S_sw wird von der Ansteuereinrichtung 125 der Sende-/Empfangseinrichtung 12 ausgegeben, wie zuvor bei 5 erwähnt. Die Logikschaltung 153 kann als Multiplexer ausgestaltet sein.Signals S_6, S_7 are input to logic circuit 153. In addition, the logic circuit 153 is controlled by the selection signal S_sw. The selection signal S_sw is output by the control device 125 of the transceiver 12, as before 5 mentioned. The logic circuit 153 can be designed as a multiplexer.

Die Ansteuereinrichtung 125 setzt das Auswahlsignal S_sw beispielsweise auf Iw (niedrig = low), falls die Ansteuereinrichtung 125 durch Vergleich mit dem in dem Speicher gespeicherten Parameter 162 ermittelt, dass der Wert für delta_trec zu klein ist. Gemäß dem Standard soll delta_trec insbesondere minimal -20 ns betragen und maximal 15 ns betragen. Infolgedessen gibt die Logikschaltung 153 das Signal S_7 als das Signal S_8 an dem Anschluss 158 aus.The control device 125 sets the selection signal S_sw to Iw (low=low), for example, if the control device 125 determines by comparison with the parameter 162 stored in the memory that the value for delta_trec is too small. In particular, according to the standard, delta_trec should be a minimum of -20 ns and a maximum of 15 ns. As a result, the logic circuit gives 153 signal S_7 out as signal S_8 at terminal 158.

Andernfalls, also wenn die Ansteuereinrichtung 125 ermittelt, dass der Wert für delta_trec nicht zu klein ist, gibt die Logikschaltung 153 das Signal S_6 als das Signal S_8 an dem Anschluss 158 aus.Otherwise, ie when control device 125 determines that the value for delta_trec is not too small, logic circuit 153 outputs signal S_6 as signal S_8 at connection 158 .

Selbstverständlich ist es möglich, dass die Ansteuereinrichtung 125 das Auswahlsignal S_sw auf andere Werte setzt oder die Logikschaltung 153 die Werte des Auswahlsignals S_sw anders interpretiert.It is of course possible for the control device 125 to set the selection signal S_sw to other values or for the logic circuit 153 to interpret the values of the selection signal S_sw differently.

Bei der Schaltung 15 von 11 sind die Werte der Elemente R_1, R_2, C_1, C_2 fest eingestellt. Somit ist die Kompensation der Bitzeit-Verzerrung des Empfangsmoduls 122 fest eingestellt. Die von der ersten Änderungsstufe 151 erzeugte Bitzeit t_bit1 ist somit fest eingestellt. Zudem ist die von der zweiten Änderungsstufe 152 erzeugte Bitzeit t_bit2 somit fest eingestellt. Die feste Einstellung wird anhand von mindestens einem Simulationsergebnis und/oder Labormessergebnis vorgenommen. Diese Einstellung kann abhängig von der anwendungsspezifischen integrierten Schaltung (ASIC) 16 vorgenommen werden, in welche das Empfangsmodul 122 eingebaut, insbesondere integriert, ist. Die ermittelte Einstellung, insbesondere mindestens ein Konfigurationswert 161 wird in einem Speicher, insbesondere in dem Speicher 160 des ASICs 16, abgelegt, wie zuvor in Bezug auf 5 beschrieben. Damit kann der Konfigurationswert 16 für alle Teile der ASIC 16 und der Einrichtung 12 identisch gewählt werden.At circuit 15 of 11 the values of the elements R_1, R_2, C_1, C_2 are fixed. Thus, the compensation of the bit time distortion of the receiving module 122 is fixed. The bit time t_bit1 generated by the first change stage 151 is thus fixed. In addition, the bit time t_bit2 generated by the second change stage 152 is thus permanently set. The fixed setting is made based on at least one simulation result and/or laboratory measurement result. This setting can be made as a function of the application-specific integrated circuit (ASIC) 16 in which the receiving module 122 is installed, in particular integrated. The determined setting, in particular at least one configuration value 161, is stored in a memory, in particular in the memory 160 of the ASIC 16, as previously with reference to FIG 5 described. The configuration value 16 can thus be chosen to be identical for all parts of the ASIC 16 and the device 12 .

Alternativ dazu kann gemäß einer zweiten Einstellmöglichkeit für die Änderungsstufen 151, 152 ein Abgleich im Serientest (Trimming) für jedes der Elemente R_1, R_2, C_1, C_2 erfolgen. Zuerst erfolgt die Messung des Parameters delta_trec, dann wird die Schaltung 15 entsprechend eingestellt, bis der Parameter delta_trec die geforderte Spezifikation einhält.As an alternative to this, according to a second setting option for the change stages 151, 152, an adjustment can be made in the series test (trimming) for each of the elements R_1, R_2, C_1, C_2. First the parameter delta_trec is measured, then the circuit 15 is adjusted accordingly until the parameter delta_trec meets the required specification.

Alternativ dazu kann gemäß einer dritten Einstellmöglichkeit für die Änderungsstufen 151, 152 eine zusätzliche Schaltung vorgesehen sein. Insbesondere ist die zusätzliche Schaltung zumindest teilweise in der Ansteuereinrichtung 125 vorgesehen. Die zusätzliche Schaltung, insbesondere die Ansteuereinrichtung 125, kann den notwendigen Kompensationswert oder Konfigurationswert 161 im Betrieb der Sende-/Empfangseinrichtung 12 und/oder der anwendungsspezifischen integrierten Schaltung (ASIC) 16 einstellen. Hierfür erfasst die zusätzliche Schaltung den Wert von delta_trec und ermittelt die Kompensationsgröße, so dass der Konfigurationswert 161 gespeichert und/oder verwendet werden kann, wie zuvor beschrieben.As an alternative to this, according to a third setting possibility for the change stages 151, 152, an additional circuit can be provided. In particular, the additional circuit is at least partially provided in control device 125 . The additional circuit, in particular the control device 125, can set the necessary compensation value or configuration value 161 during operation of the transceiver 12 and/or the application-specific integrated circuit (ASIC) 16. For this purpose, the additional circuit captures the value of delta_trec and determines the compensation variable, so that the configuration value 161 can be stored and/or used, as previously described.

Alternativ zu der dritten Einstellmöglichkeit für die Änderungsstufen 151, 152 kann die folgende vierte Einstellmöglichkeit verwendet werden. Gemäß der vierten Einstellmöglichkeit erfasst die zusätzliche Schaltung, insbesondere die Ansteuereinrichtung 125, den Pegel der Differenzspannung VDIFF der Dominant-Zustände (401) am Bus 40. Der Wert 161 für die Bitzeit-Kompensation kann dann derart eingestellt werden, dass der Parameter 162, insbesondere der Parameter delta_trec, eingehalten wird.As an alternative to the third setting option for the change stages 151, 152, the following fourth setting option can be used. According to the fourth setting option, the additional circuit, in particular the control device 125, detects the level of the differential voltage VDIFF of the dominant states (401) on the bus 40. The value 161 for the bit time compensation can then be set in such a way that the parameter 162, in particular the parameter delta_trec, is complied with.

Gemäß einer ersten Modifikation der Schaltung von 6 und 11 hat die Empfänger-Bitzeit-Anpassschaltung 15 nur die Änderungsstufe 151 oder die Änderungsstufe 152. Ist nur eine Änderungsstufe vorhanden, kann auf die Logikschaltung 153 und eins der Logikmodule 155, 156 verzichtet werden. Zudem kann gegebenenfalls auf das Logikmodul 154 verzichtet werden. Diese Ausgestaltung der Schaltung 15 ist insbesondere möglich, wenn der Kompensationswert im laufenden Betrieb ermittelt wird, wie für die zuvor beschriebene dritte oder vierte Einstellmöglichkeit für die Änderungsstufen 151, 152 beschrieben.According to a first modification of the circuit of 6 and 11 For example, the receiver bit time adjustment circuit 15 has only the changing stage 151 or the changing stage 152. If there is only one changing stage, the logic circuit 153 and one of the logic modules 155, 156 can be omitted. In addition, the logic module 154 can optionally be omitted. This refinement of the circuit 15 is possible in particular if the compensation value is determined during operation, as described for the third or fourth setting option for the change stages 151, 152 described above.

Gemäß einer zweiten Modifikation der Schaltung von 6 und 11 hat die Empfänger-Bitzeit-Anpassschaltung 15 mehr als zwei Änderungsstufen 151, 152. According to a second modification of the circuit of 6 and 11 the receiver bit time adjustment circuit 15 has more than two change stages 151, 152.

Zusätzlich sind entsprechende Logikmodule 154, 155, 156 vorhanden. In diesem Fall können mehr als eine Verlängerung und/oder Verkürzung der Bitzeit t_bit vorgenommen und zwischen diesen ausgewählt werden. Auch auf diese Weise kann die Logikschaltung 153 die Bitzeitverzerrung variabel und somit je nach Bedarf einstellen.Corresponding logic modules 154, 155, 156 are also available. In this case, more than one lengthening and/or shortening of the bit time t_bit can be made and a choice can be made between them. In this way, too, the logic circuit 153 can adjust the bit time distortion variably and thus as required.

12 zeigt eine Sende-/Empfangseinrichtung 120 gemäß einem zweiten Ausführungsbeispiel. Die Sende-/Empfangseirichtung 120 kann anstelle einer Sende-/Empfangseirichtung 12 in dem Bussystem 1 von 1 verwendet werden. 12 shows a transceiver 120 according to a second embodiment. The transceiver 120 can instead of a transceiver 12 in the bus system 1 of 1 be used.

Die Sende-/Empfangseinrichtung 120 hat ein Sendemodul 1210 und ein Empfangsmodul 122. Das Sendemodul 1210 ist in vielen Teilen auf dieselbe Weise aufgebaut wie das Sendemodul 121 gemäß dem ersten Ausführungsbeispiel. Daher sind nachfolgend nur die Unterschiede zu dem ersten Ausführungsbeispiel beschrieben.The transmission/reception device 120 has a transmission module 1210 and a reception module 122. The transmission module 1210 is constructed in many parts in the same way as the transmission module 121 according to the first exemplary embodiment. Therefore, only the differences from the first exemplary embodiment are described below.

Im Unterschied zu dem ersten Ausführungsbeispiel erzeugt das Sendemodul 1210 die Signale CAN_H, CAN_L für die zwei Kommunikationsphasen auf dem Bus 40, wie anhand von 13 bis 16 nachfolgend beschrieben.In contrast to the first exemplary embodiment, the transmission module 1210 generates the signals CAN_H, CAN_L for the two communication phases on the bus 40, as shown in FIG 13 until 16 described below.

13 zeigt ein Beispiel für einen Teil des digitalen Sendesignals TxD, welches das Sendemodul 121 in der Arbitrationsphase 451 von der Kommunikationssteuereinrichtung 11 empfängt, und daraus die Signale CAN_H, CAN_L für den Bus 40 erzeugt. In 13 wechselt das Sendesignal TxD von einem Zustand LW (Niedrig = Low) zu einem Zustand HI (Hoch = High) und wieder zurück zu dem Zustand LW (Niedrig = Low). 13 shows an example of a part of the digital transmission signal TxD, which the transmission mo dul 121 receives from the communication control device 11 in the arbitration phase 451 and generates the signals CAN_H, CAN_L for the bus 40 therefrom. In 13 the transmit signal TxD changes from a state LW (Low=Low) to a state HI (High=High) and back to the state LW (Low=Low).

Das Empfangssignal RxD ist im Idealfall identisch zu dem Sendesignal TxD. In einem solchen Idealfall gibt es keine Sendeverzögerung /Laufzeit, insbesondere über den Bus 40, und keinen etwaigen Empfangsfehler.In the ideal case, the reception signal RxD is identical to the transmission signal TxD. In such an ideal case, there is no transmission delay/delay, particularly over the bus 40, and no reception error, if any.

Wie in 14 genauer gezeigt, kann das Sendemodul 121 für das Sendesignal TxD von 13 in der Betriebsart CAN SIC oder CAN XL die Signale CAN_H, CAN_L von 10 für die Busadern 41, 42 erzeugen. Im Unterschied zu 3, ist bei den Signalen von 14 zusätzlich ein Zustand 403 (sic) vorhanden. Der Zustand 403 (sic) kann unterschiedlich lang sein, wie mit dem Zustand 403_0 (sic) beim Übergang von dem Zustand 402 (rec) zu dem Zustand 401 (dom) gezeigt und dem Zustand 403_1 (sic) beim Übergang von dem Zustand 401 (dom) zu dem Zustand 402 (rec) gezeigt. Der Zustand 403_0 (sic) ist zeitlich kürzer als der Zustand 403_1 (sic). Um Signale gemäß 10 zu erzeugen, wird das Sendemodul 1210 in eine SIC-Betriebsart (SIC-Mode) geschaltet.As in 14 shown in more detail, the transmission module 121 for the transmission signal TxD from 13 in the CAN SIC or CAN XL operating mode the signals CAN_H, CAN_L from 10 for the bus cores 41, 42 generate. In contrast to 3 , is in the signals from 14 there is also a status 403 (sic). State 403 (sic) can have different lengths, as shown with state 403_0 (sic) when transitioning from state 402 (rec) to state 401 (dom) and state 403_1 (sic) when transitioning from state 401 ( dom) to state 402 (rec). State 403_0 (sic) is shorter in time than state 403_1 (sic). According to signals 10 To generate, the transmission module 1210 is switched to a SIC operating mode (SIC mode).

Das Durchlaufen des kurzen sic-Zustands 403_0 ist gemäß dem Standard CiA610-3 für CAN XL nicht gefordert und der Zustand ist abhängig von der Art der Implementierung. Die zeitliche Dauer des „langen“ Zustands 403_1 (sic) ist für CAN-SIC als auch für die SIC-Betriebsart bei CAN-XL spezifiziert als t_sic < 530ns, beginnend mit der steigenden Flanke an dem Sendesignal TxD von 13.Going through the short sic state 403_0 is not required according to the standard CiA610-3 for CAN XL and the state depends on the type of implementation. The duration of the "long" state 403_1 (sic) is specified for CAN-SIC as well as for the SIC operating mode in CAN-XL as t_sic < 530ns, beginning with the rising edge on the transmit signal TxD from 13 .

Das Sendemodul 121 soll im „langen“ Zustand 403_1 (sic) die Impedanz zwischen den Busadern 41 (CANH) und 42 (CANL) möglichst gut an den charakteristischen Wellenwiderstand Zw der verwendeten Busleitung anpassen. Hierbei gilt Zw=100Ohm oder 120Ohm. Diese Anpassung verhindert Reflexionen und lässt somit den Betrieb bei höheren Bitraten zu. Zur Vereinfachung wird nachfolgend immer von dem Zustand 403 (sic) oder sic-Zustand 403 gesprochen.In the “long” state 403_1 (sic), the transmission module 121 should match the impedance between the bus cores 41 (CANH) and 42 (CANL) as well as possible to the characteristic wave impedance Zw of the bus line used. Zw=100Ohm or 120Ohm applies here. This adjustment prevents reflections and thus allows operation at higher bit rates. For the sake of simplification, the term state 403 (sic) or sic state 403 is always used below.

15 zeigt ein Beispiel für einen anderen Teil des digitalen Sendesignals TxD, welches das Sendemodul 1210 in der Datenphase 452 von der Kommunikationssteuereinrichtung 11 (1) empfängt, und daraus die Signale CAN_H, CAN_L für den Bus 40 erzeugt. In 11 wechselt das Sendesignal TxD mehrmals von Zustand Hl (Hoch = High) zu einem Zustand LW (Niedrig = Low) und wieder zu einem Zustand HI (Hoch = High) und so weiter. 15 shows an example of another part of the digital transmission signal TxD, which the transmission module 1210 in the data phase 452 from the communication control device 11 ( 1 ) receives, and from this the signals CAN_H, CAN_L for the bus 40 are generated. In 11 the transmit signal TxD changes several times from state HI (high = high) to state LW (low = low) and back to state HI (high = high) and so on.

Wie in 16 genauer gezeigt, erzeugt das Sendemodul 1210 für das Sendesignal TxD von 11 die Signale CAN_H, CAN_L für die Busadern 41, 42 derart, dass sich der Zustand L0 für einen Zustand LW (Niedrig = Low) ausbildet. Zudem bildet sich der Zustand L1 für einen Zustand HI (Hoch = High) aus.As in 16 shown in more detail, the transmit module 1210 generates the transmit signal TxD from 11 the signals CAN_H, CAN_L for the bus cores 41, 42 in such a way that the state L0 is formed for a state LW (low=low). In addition, the state L1 forms for a state HI (high=high).

Es ist möglich, dass für die zwei Buszustände L0, L1 zumindest zeitweise kein dominanter und rezessiver Buszustand verwendet wird, sondern stattdessen ein erster Buszustand und ein zweiter Buszustand verwendet werden, die beide getrieben werden. Ein Beispiel für ein solches Bussystem ist ein CAN XL-Bussystem.It is possible that no dominant and recessive bus state is used for the two bus states L0, L1 at least temporarily, but instead a first bus state and a second bus state are used, both of which are driven. An example of such a bus system is a CAN XL bus system.

Das Empfangsmodul 122 kann auch die Signale gemäß 14 und 16 in den beiden verschiedenen Kommunikationsphasen, nämlich der SIC-Betriebsart oder Arbitrationsphase 451 und der Datenphase 452 empfangen. Hierfür schaltet das Empfangsmodul 122 die Empfangsschwellen T2, T3 für die jeweiligen Betriebsarten um, wie zuvor in Bezug auf das vorangehende Ausführungsbeispiel beschrieben.The receiving module 122 can also transmit the signals according to FIG 14 and 16 received in the two different communication phases, namely the SIC mode of operation or arbitration phase 451 and the data phase 452. For this purpose, the receiving module 122 switches the receiving thresholds T2, T3 for the respective operating modes, as previously described in relation to the previous exemplary embodiment.

Zudem gibt die Ansteuerschaltung 125 ein zusätzliches Signal S_B an die Schaltung 15 aus. Das Signal S_B dient dazu, die Schaltung 15 abhängig von der Betriebsart der Sende-/Empfangseinrichtung 12 und damit von der Kommunikationsphase 451, 452 zu konfigurieren. Das Signal S_B wird beispielsweise aus der Information erzeugt, welche die Sende-/Empfangseinrichtung 12 zu einem Wechsel ihrer Betriebsart empfängt. Die Information kann beispielsweise aus dem Sendesignal TxD, insbesondere der Kodierung der TxD-Daten, abgeleitet werden.In addition, control circuit 125 outputs an additional signal S_B to circuit 15 . The signal S_B is used to configure the circuit 15 depending on the operating mode of the transceiver 12 and thus on the communication phase 451, 452. The signal S_B is generated, for example, from the information which the transceiver 12 receives when its operating mode changes. The information can be derived, for example, from the transmission signal TxD, in particular the coding of the TxD data.

Wird die Sende-/Empfangseinrichtung 12 von der SIC-Betriebsart in die Fast-RX-Betriebsart oder in die Fast-TX-Betriebsart umgeschaltet, so ändert sich der Wert des Signals S_B. Diese Änderung zeigt an, dass die Konfiguration der Bitzeit-Kompensation der Schaltung 15 zu ändern ist, wie zuvor beschrieben. Die Änderung der Konfiguration der Bitzeit-Kompensation der Schaltung 15 bewirkt, dass die Bitzeiten t_bit1, t_bit2 annährend gleich der Bitzeit t_bit von 11 sind.If the transceiver 12 is switched from the SIC operating mode to the fast RX operating mode or to the fast TX operating mode, then the value of the signal S_B changes. This change indicates that the configuration of the bit time compensation circuit 15 is to be changed as previously described. Changing the configuration of the bit time compensation of the circuit 15 causes the bit times t_bit1, t_bit2 to be approximately equal to the bit time t_bit of 11 are.

Eine derartige Konfiguration ist in der Datenphase 452 verwendbar, da die Empfangsschwelle T3 bei etwa 0V gewählt wird. Dies ist eine in etwa „symmetrische“ Lage der Empfangsschwelle T3 bezogen auf die Pegel der Differenzspannung VDIFF von +1V und -1V in der Datenphase 452. Dadurch ist der zuvor beschriebene Effekt der Bitzeitverzerrung fast bis nicht vorhanden. Such a configuration is usable in the data phase 452 since the receive threshold T3 is chosen to be around 0V. This is an approximately "symmetrical" position of the receiving threshold T3 in relation to the levels of the differential voltage VDIFF of +1V and -1V in the data phase 452. As a result, the previously described effect of bit time distortion is almost non-existent.

Alternativ kann die Schaltung 15 umgangen werden, wenn die Sende-/Empfangseinrichtung 12 in die Fast-RX-Betriebsart oder in die Fast-TX-Betriebsart geschaltet ist. Dadurch wird das Ausgangssignal S_3 des Ausgangsfilters 1225 direkt als Eingangssignal für den Treiber 1226 verwendet.Alternatively, the circuit 15 can be bypassed when the transceiver 12 is switched to the fast RX mode or to the fast TX mode. As a result, the output signal S_3 of the output filter 1225 is used directly as an input signal for the driver 1226.

Wird die Sende-/Empfangseinrichtung 12 von der Fast-RX-Betriebsart oder der Fast-TX-Betriebsart zurück in die SIC-Betriebsart umgeschaltet, so ändert sich der Wert des Signals S_B.If the transceiver 12 is switched from the fast RX mode or the fast TX mode back to the SIC mode, the value of the signal S_B changes.

Die Ansteuerschaltung 125 zeigt somit an, dass die Konfiguration der Schaltung 15 gemäß der derzeit geforderten Betriebsart (SIC, FAST_TX, FAST_RX) der Sende-/Empfangseinrichtung 120 zu ändern ist. Zusätzlich kann die Ansteuerschaltung 125 die Konfiguration der Schaltung 15 gemäß der derzeit geforderten Betriebsart (SIC, FAST_TX, FAST_RX) der Sende-/Empfangseinrichtung 120 einstellen.The control circuit 125 thus indicates that the configuration of the circuit 15 is to be changed according to the currently required operating mode (SIC, FAST_TX, FAST_RX) of the transceiver 120 . In addition, the control circuit 125 can set the configuration of the circuit 15 according to the currently required operating mode (SIC, FAST_TX, FAST_RX) of the transceiver 120 .

Optional stellt die Ansteuerschaltung 125 auch die Empfangsschwellen T2, T3 gemäß der derzeit geforderten Betriebsart (SIC, FAST_TX, FAST_RX) der Sende-/Empfangseinrichtung 120 ein.Optionally, the control circuit 125 also sets the reception thresholds T2, T3 according to the currently required operating mode (SIC, FAST_TX, FAST_RX) of the transceiver 120.

Alle zuvor beschriebenen Ausgestaltungen des Sendemoduls 121, 1210, des Empfangsmoduls 122, der Sende-/Empfangseinrichtungen 12, 22, 120, der Teilnehmerstationen 10, 20, 30, des Bussystems 1 und des darin ausgeführten Verfahrens gemäß dem ersten und zweiten Ausführungsbeispiel und deren Modifikationen können einzeln oder in allen möglichen Kombinationen Verwendung finden. Zusätzlich sind insbesondere folgende Modifikationen denkbar.All previously described configurations of the transmitter module 121, 1210, the receiver module 122, the transmitter/receiver devices 12, 22, 120, the subscriber stations 10, 20, 30, the bus system 1 and the method carried out therein according to the first and second exemplary embodiment and their modifications can be used individually or in any combination. In addition, the following modifications in particular are conceivable.

Das zuvor beschriebene Bussystem 1 gemäß dem ersten und zweiten Ausführungsbeispiel ist anhand eines auf dem CAN-Protokoll basierenden Bussystems beschrieben. Das Bussystem 1 gemäß dem ersten und/oder zweiten Ausführungsbeispiel kann jedoch alternativ eine andere Art von Kommunikationsnetz sein, bei dem die Signale als differentielle Signale übertragen werden. Es ist vorteilhaft, jedoch nicht zwangsläufige Voraussetzung, dass bei dem Bussystem 1 zumindest für bestimmte Zeitspannen ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation 10, 20, 30 auf den Bus 40 gewährleistet ist.The previously described bus system 1 according to the first and second exemplary embodiment is described using a bus system based on the CAN protocol. However, the bus system 1 according to the first and/or second exemplary embodiment can alternatively be another type of communication network in which the signals are transmitted as differential signals. It is advantageous, but not an essential requirement, that in the bus system 1 exclusive, collision-free access by a subscriber station 10, 20, 30 to the bus 40 is guaranteed at least for certain periods of time.

Das Bussystem 1 gemäß dem ersten und/oder zweiten Ausführungsbeispiel und deren Modifikationen ist insbesondere ein CAN-Bussystem oder ein CAN-HS-Bussystem oder ein CAN FD-Bussystem oder ein CAN SIC-Bussystem oder ein CAN XL-Bussystem. Das Bussystem 1 kann jedoch ein anderes Kommunikationsnetzwerk sein, bei dem die Signale als differentielle Signale und seriell über den Bus 40 übertragen werden.The bus system 1 according to the first and/or second exemplary embodiment and modifications thereof is in particular a CAN bus system or a CAN HS bus system or a CAN FD bus system or a CAN SIC bus system or a CAN XL bus system. However, the bus system 1 can be another communication network in which the signals are transmitted as differential signals and serially via the bus 40 .

Somit ist die Funktionalität der zuvor beschriebenen Ausführungsbeispiele beispielsweise bei Sende-/Empfangseinrichtungen 12, 22, 120 einsetzbar, die in einem CAN-Bussystem oder einem CAN-HS-Bussystem oder einem CAN FD-Bussystem oder einem CAN SIC-Bussystem oder einem CAN XL-Bussystem betreibbar sind. Zudem kann die Funktionalität der zuvor beschriebenen Ausführungsbeispiele bei Flexray oder LVDS (Low Voltage Differential Signaling) eingesetzt werden.Thus, the functionality of the exemplary embodiments described above can be used, for example, in transceivers 12, 22, 120 that are in a CAN bus system or a CAN HS bus system or a CAN FD bus system or a CAN SIC bus system or a CAN XL -Bus system are operable. In addition, the functionality of the exemplary embodiments described above can be used with Flexray or LVDS (Low Voltage Differential Signaling).

Die Anzahl und Anordnung der Teilnehmerstationen 10, 20, 30 in dem Bussystem 1 gemäß dem ersten und zweiten Ausführungsbeispiel und deren Modifikationen ist beliebig. Insbesondere sind nur Teilnehmerstationen 10 oder nur Teilnehmerstationen 30 in den Bussystemen 1 des ersten oder zweiten Ausführungsbeispiels vorhanden.The number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 according to the first and second exemplary embodiment and their modifications is arbitrary. In particular, only subscriber stations 10 or only subscriber stations 30 are present in the bus systems 1 of the first or second exemplary embodiment.

Claims (18)

Empfangsmodul (122) zum Empfangen von differentiellen Signalen in einem seriellen Bussystem (1), mit einem Komparator (1224) zur Auswertung der von einem Bus (40) des Bussystems (1) empfangenen differentiellen Signale (CAN_H, CAN_L) mit einer Empfangsschwelle (T1; T3), einem Spannungsteiler (1221), der an den Bus (40) angeschlossen ist, zum Bereitstellen der von dem Bus (40) empfangenen differentiellen Signale (CAN_H, CAN_L) für den Komparator (1224), und einer Empfänger-Bitzeit-Anpassschaltung (15) zur Kompensation einer Bitzeitverzerrung in einem von dem Komparator (1224) ausgegebenen Signal (CA), wobei die Empfänger-Bitzeit-Anpassschaltung (15) mindestens eine Änderungsstufe (151) zum zeitlichen Verschieben einer Flanke in dem von dem Komparator (1224) ausgegebenen Signal (CA) aufweist.Receiving module (122) for receiving differential signals in a serial bus system (1), with a comparator (1224) for evaluating the differential signals (CAN_H, CAN_L) received from a bus (40) of the bus system (1) with a reception threshold (T1; T3), a voltage divider (1221) connected to the bus (40) for providing the differential signals (CAN_H, CAN_L) received from the bus (40) to the comparator (1224), and a receiver bit time adjustment circuit (15) for compensating for bit time distortion in a signal (CA) output by the comparator (1224), wherein the receiver bit time adjustment circuit (15) has at least one change stage (151) for shifting in time an edge in the signal (CA) output by the comparator (1224). Empfangsmodul (122) nach Anspruch 1, wobei die mindestens eine Änderungsstufe (151) einen Widerstand (R_1) und einen Kondensator (C_1) aufweist, die zum Einstellen der zeitlichen Verschiebung der Flanke einstellbar sind.Receiving module (122) after claim 1 , wherein the at least one change stage (151) has a resistor (R_1) and a capacitor (C_1), which can be set to adjust the time shift of the edge. Empfangsmodul (122) nach Anspruch 2, wobei die mindestens eine Änderungsstufe (151) zudem einen Stromspiegel mit einem ersten und einem zweiten Transistor (T_P_1, T_N_1) aufweist, wobei der Widerstand (R_1) zwischen den ersten und zweiten Transistor (T_P_1, T_N_1) geschaltet ist, wobei der Kondensator (C_1) in Reihe geschaltet ist zu dem ersten Transistor (T_P_1), und wobei der Kondensator (C_1) parallel geschaltet ist zu einer Reihenschaltung aus dem Widerstand (R_1) und dem zweiten Transistor (T_N_1).Receiving module (122) after claim 2 , wherein the at least one change stage (151) also has a current mirror with a first and a second transistor (T_P_1, T_N_1), the resistor (R_1) being connected between the first and second transistor (T_P_1, T_N_1), the capacitor ( C_1) is connected in series to the first transistor (T_P_1), and the capacitor (C_1) is connected in parallel to a series connection of the resistor (R_1) and the second transistor (T_N_1). Empfangsmodul (122) nach Anspruch 3, wobei der erste Transistor (T_P_1) ein PMOS-Transistor ist und der zweite Transistor (T_N_1) ein NMOS-Transistor ist.Receiving module (122) after claim 3 , wherein the first transistor (T_P_1) is a PMOS transistor and the second transistor (T_N_1) is an NMOS transistor. Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei die Empfänger-Bitzeit-Anpassschaltung (15) zudem einen Logikbaustein (154) aufweist, der als Inverter ausgestaltet ist, wobei die Empfänger-Bitzeit-Anpassschaltung (15) eine erste Änderungsstufe (151) und eine zweite Änderungsstufe (152) aufweist, wobei der Logikbaustein (154) vor die zweite Änderungsstufe (152) geschaltet ist, so dass in die erste Änderungsstufe (151) das invertierte Signal (CA) eingegeben wird, das von dem Komparator (1224) ausgegeben wurde.Receiving module (122) according to one of the preceding claims, wherein the receiver bit time adjustment circuit (15) also has a logic module (154) which is designed as an inverter, wherein the receiver bit time adjustment circuit (15) has a first modification stage (151) and a second modification stage (152), wherein the logic module (154) is connected before the second modification stage (152) so that the first modification stage (151) is input with the inverted signal (CA) which was output by the comparator (1224). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei die Empfänger-Bitzeit-Anpassschaltung (15) zudem eine Logikschaltung (153) aufweist zur Ausgabe eines von mindestens einer ersten Änderungsstufe (151) bearbeiteten Signals (S_6) oder eines von mindestens einer zweiten Änderungsstufe (152) bearbeiteten Signals (S_7) ansprechend auf ein Auswahlsignal (S_sw).Receiving module (122) according to one of the preceding claims, wherein the receiver bit time adjustment circuit (15) also has a logic circuit (153) for outputting a signal (S_6) processed by at least one first modification stage (151) or one from at least one second modification stage (152) processed signal (S_7) in response to a selection signal (S_sw). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei der Betrag der zeitlichen Änderung der Bitzeit (t_bitl) einer ersten Änderungsstufe (151) unterschiedlich zu dem Betrag der zeitlichen Änderung der Bitzeit (t_bit2) einer zweiten Änderungsstufe (152) einstellbar ist.Receiving module (122) according to one of the preceding claims, wherein the amount of the change over time in the bit time (t_bit1) of a first change stage (151) can be set differently from the amount of the change over time in the bit time (t_bit2) of a second change stage (152). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, zudem mit einer Ansteuerschaltung (125) zur Ansteuerung der Empfänger-Bitzeit-Anpassschaltung (15) derart, dass die Schaltung (15) ein Signal (S_8) mit verlängerter Bitzeit (t_bit2) oder ein Signal (S_8) mit verkürzter Bitzeit (t_bitl) für ein rezessives Bit der von einem Bus (40) des Bussystems (1) empfangenen differentiellen Signale (CAN_H, CAN_L) ausgibt.Receiving module (122) according to one of the preceding claims, also having a drive circuit (125) for driving the receiver bit time adjustment circuit (15) in such a way that the circuit (15) receives a signal (S_8) with an extended bit time (t_bit2) or a signal (S_8) with a shortened bit time (t_bitl) for a recessive bit of the differential signals (CAN_H, CAN_L) received from a bus (40) of the bus system (1). Empfangsmodul (122) nach Anspruch 8, wobei die Ansteuerschaltung (125) ausgestaltet ist zum Umschalten der Empfangsschwelle (T1; T3) zur Auswertung der von dem Bus (40) empfangenen differentiellen Signale (CAN_H, CAN_L) in Abhängigkeit von einer Betriebsart des Empfangsmoduls (122), in welche das Empfangsmodul (122) für eine erste oder zweite Kommunikationsphase (451, 452) einer Kommunikation auf dem Bus (40) zu schalten ist.Receiving module (122) after claim 8 , wherein the control circuit (125) is designed to switch over the reception threshold (T1; T3) for evaluating the differential signals (CAN_H, CAN_L) received from the bus (40) depending on an operating mode of the reception module (122) in which the reception module (122) is to be switched for a first or second communication phase (451, 452) of a communication on the bus (40). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei die Konfiguration der Empfänger-Bitzeit-Anpassschaltung (15) in Abhängigkeit von einer Betriebsart des Empfangsmoduls (122) unterschiedlich einstellbar ist.Receiving module (122) according to one of the preceding claims, wherein the configuration of the receiver bit time adjustment circuit (15) can be set differently depending on an operating mode of the receiving module (122). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei der Betrag der zeitlichen Änderung der Bitzeit (t_bitl) der mindestens einen Änderungsstufe (151) in Abhängigkeit von einer Betriebsart des Empfangsmoduls (122) unterschiedlich einstellbar ist.Receiving module (122) according to one of the preceding claims, wherein the amount of the change over time in the bit time (t_bitl) of the at least one change stage (151) can be set differently depending on an operating mode of the receiving module (122). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei die Empfänger-Bitzeit-Anpassschaltung (15) in Abhängigkeit von einer Betriebsart des Empfangsmoduls (122) umgehbar ist.A receiving module (122) according to any one of the preceding claims, wherein the receiver bit time adjustment circuit (15) is bypassable depending on an operating mode of the receiving module (122). Empfangsmodul (122) nach einem der vorangehenden Ansprüche, wobei der Spannungsteiler (1221) eine Schaltung aus Widerständen aufweist, an welche ein Eingangsfilter (1223) für den Komparator (1224) angeschlossen ist.Receiving module (122) according to one of the preceding claims, in which the voltage divider (1221) has a circuit of resistors to which an input filter (1223) for the comparator (1224) is connected. Empfangsmodul (122) nach einem der vorangehenden Ansprüche, zudem mit einem Eingangsfilter (1223), das zwischen den Spannungsteiler (1221) und den Komparator (1224) geschaltet ist, wobei das Eingangsfilter (1223) ein RC-Glied für ein erstes Signal (CAN_H) der differentiellen Signale (CAN_H, CAN_L) und ein RC-Glied für ein zweites Signal (CAN_L) der differentiellen Signale (CAN_H, CAN_L) aufweist, und wobei der Spannungsteiler (1221) eine Schaltung aus Widerständen aufweist, an welche das Eingangsfilter (1223) angeschlossen ist.Receiving module (122) according to any one of the preceding claims, further comprising an input filter (1223) connected between the voltage divider (1221) and the comparator (1224), wherein the input filter (1223) has an RC element for a first signal (CAN_H) of the differential signals (CAN_H, CAN_L) and an RC element for a second signal (CAN_L) of the differential signals (CAN_H, CAN_L), and wherein the voltage divider (1221) comprises a circuit of resistors to which the input filter (1223) is connected. Sende-/Empfangseinrichtung (12; 22; 120) für eine Teilnehmerstation (10, 20, 30) für ein serielles Bussystem (1), mit einem Sendemodul (121; 1210) zum Senden von Signalen auf einen Bus (40) des Bussystems (1), und einem Empfangsmodul (122) nach einem der vorangehenden Ansprüche.Transmitting/receiving device (12; 22; 120) for a subscriber station (10, 20, 30) for a serial bus system (1), with a transmission module (121; 1210) for transmitting signals onto a bus (40) of the bus system (1), and a receiving module (122) according to any one of the preceding claims. Teilnehmerstation (10; 20; 30) für ein serielles Bussystem (1), mit einer Sende-/Empfangseinrichtung (12; 22) nach Anspruch 15, und einer Kommunikationssteuereinrichtung (11; 21) zur Steuerung der Kommunikation in dem Bussystem (1) und zur Erzeugung eines digitalen Sendesignals (TxD) für das Sendemodul (121; 1210).Subscriber station (10; 20; 30) for a serial bus system (1), with a transceiver (12; 22). claim 15 , and a communication control device (11; 21) for controlling the communication in the bus system (1) and for generating a digital transmission signal (TxD) for the transmission module (121; 1210). Teilnehmerstation (10; 20; 30) nach Anspruch 16, wobei die Teilnehmerstation (10; 20; 30) für die Kommunikation in einem Bussystem (1) ausgestaltet ist, in dem zumindest zeitweise ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation (10, 20, 30) auf den Bus (40) des Bussystems (1) gewährleistet ist.Subscriber station (10; 20; 30) to Claim 16 , wherein the subscriber station (10; 20; 30) for communication in a bus system (1) is configured in which at least at times exclusive, collision-free access by a subscriber station (10, 20, 30) to the bus (40) of the bus system (1) is guaranteed. Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem (1), wobei das Verfahren die Schritte aufweist, Empfangen, mit einem Empfangsmodul (122), von differentiellen Signalen (CAN_H, CAN_L) von einem Bus (40) des Bussystems (1), wobei das Empfangsmodul (122) mit einem Spannungsteiler (1221) an den Bus (40) angeschlossen ist, Bereitstellen der differentiellen Signale (CAN_H, CAN_L) mit dem Spannungsteiler (1221) für einen Komparator (1224), Auswerten der differentiellen Signale (CAN_H, CAN_L) mit dem Komparator (1224) mit einer Empfangsschwelle (T1; T3), und Kompensieren, mit einer Empfänger-Bitzeit-Anpassschaltung (15), einer Bitzeitverzerrung in einem von dem Komparator (1224) ausgegebenen Signal (CA), wobei die Empfänger-Bitzeit-Anpassschaltung (15) mindestens eine Änderungsstufe (151) aufweist zum zeitlichen Verschieben einer Flanke in dem von dem Komparator (1224) ausgegebenen Signal (CA).Method for receiving differential signals in a serial bus system (1), the method having the steps Receiving, with a receiving module (122), of differential signals (CAN_H, CAN_L) from a bus (40) of the bus system (1), the receiving module (122) being connected to the bus (40) with a voltage divider (1221), Providing the differential signals (CAN_H, CAN_L) with the voltage divider (1221) for a comparator (1224), Evaluation of the differential signals (CAN_H, CAN_L) with the comparator (1224) with a receiving threshold (T1; T3), and Compensating, with a receiver bit time adjustment circuit (15), a bit time distortion in a signal (CA) output by the comparator (1224), wherein the receiver bit time adjustment circuit (15) has at least one modification stage (151) for shifting in time an edge in the signal (CA) output by the comparator (1224).

Images