WO2023280488A1 - Transmission module and method for transmitting differential signals in a serial bus system - Google Patents

Transmission module and method for transmitting differential signals in a serial bus system Download PDF

Info

Publication number
WO2023280488A1
WO2023280488A1 PCT/EP2022/065079 EP2022065079W WO2023280488A1 WO 2023280488 A1 WO2023280488 A1 WO 2023280488A1 EP 2022065079 W EP2022065079 W EP 2022065079W WO 2023280488 A1 WO2023280488 A1 WO 2023280488A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission
current
stage
stages
bus
Prior art date
Application number
PCT/EP2022/065079
Other languages
German (de)
French (fr)
Inventor
Steffen Walker
Felix Lang
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN202280060784.XA priority Critical patent/CN117917050A/en
Publication of WO2023280488A1 publication Critical patent/WO2023280488A1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Definitions

  • the present invention relates to a transmission module and a method for transmitting differential signals in a serial bus system, which can be used in particular for CAN XL.
  • Serial bus systems are used for message or data transmission in technical systems.
  • a serial bus system can enable communication between sensors and control devices in a vehicle or a technical production facility, etc.
  • CAN FD In a CAN bus system, messages are transmitted using the CAN and/or CAN FD protocol, as described in the ISO-11898-1:2015 standard as a CAN protocol specification with CAN FD.
  • CAN FD With CAN FD, during transmission on the bus, there is a switch back and forth between a slow operating mode in a first communication phase (arbitration phase) and a fast operating mode in a second communication phase (data phase).
  • data phase With a CAN FD bus system, a data transmission rate of more than 1 MBit per second (1Mbps) is possible in the second communication phase.
  • CAN FD becomes used by most manufacturers in the first step with 500kbit/s arbitration bit rate and 2Mbit/s data bit rate in the vehicle.
  • CAN FD In order to enable even higher data rates in the second communication phase, there are successor bus systems for CAN FD, such as CANSIC and CAN XL.
  • CANSIC according to the CiA601-4 standard, a data rate of around 5 to 8 Mbit/s can be achieved in the second communication phase.
  • CAN XL a data rate of > 10 Mbit/s is required in the second communication phase, whereby the standard (CiA610-3) for this is currently being defined by the CAN in Automation (CiA) organization.
  • a bus signal CAN_H and ideally a bus signal CAN_L are driven onto a bus separately for a transmission signal TxD.
  • a bus state is actively driven in the bus signals CAN_H, CAN_L.
  • the other bus state is not driven and is set due to a terminating resistor for bus lines or bus cores of the bus.
  • the signal forms of the bus signals CAN_H, CAN_L can deviate from the ideal signal form in a real bus system.
  • transceivers which are also referred to as CAN transceivers or CAN FD transceivers, etc., are usually used in a CAN bus system for the individual communication participants.
  • the CAN transceivers or CAN FD transceivers must not be allowed to transmit or
  • Tranceivers for CAN XL must comply with even more stringent limit values that are specified in the IEC62228-3 standard. This is the only way to operate the bus system at the specified higher bit rates than with CAN FD and CAN SIC. Depending on the semiconductor technology available, compliance with these strict limits poses a major challenge.
  • transceivers for CAN SIC or transceivers for CAN XL must have a third state in the arbitration phase, which is also called SIC mode or SIC operating mode, in addition to the states recessive (rec) and dominant (dom). , the state sic, are generated.
  • a common mode voltage of the bus lines for the CAN_H, CAN_L signals must be kept within narrow limits in three transmission states, namely recessive, dominant, sic.
  • the common-mode voltage is generated across a common-mode choke, which is used in particular in a certification measurement to check compliance with the IEC62228-3 standard.
  • the common mode choke is also called common mode choke (CMC).
  • CMC common mode choke
  • DM differential mode
  • CM common mode
  • the common-mode choke generates a differential signal with an undesired common-mode signal superimposed on it at the output from a differential signal without a common-mode component at the input. This is unfavorable since this is fed directly into the CAN bus on the bus side and is visible to other CAN modules.
  • the object of the present invention to provide a transmission module and a method for transmitting differential signals in a serial bus system which solve the aforementioned problems.
  • the transmission module and the method for sending differential signals in a serial bus system are intended to allow compensation for disturbance variables that affect the emission behavior of the transmission module.
  • the object is achieved by a transmission module for sending differential signals in a serial bus system having the features of claim 1.
  • the transmission module has a first transmission stage for generating transmission currents for a first signal that is to be sent to a bus of the bus system, a second transmission stage for generating transmission currents for a second signal that is applied to the bus as a signal that is different from the first signal is to transmit, a third transmission stage for generating transmission currents for the first signal, a fourth transmission stage for generating transmission currents for the second signal, and current mirrors for the first to fourth transmission stages, the first to fourth transmission stages being connected in a full bridge in which the first and fourth transmission stages are connected in series and the third and second transmission stages are connected in series, each current mirror being connected to at least one reference current source, and each transmission stage being configured to measure the value of the electrical current output by the transmission stage during operation of the transmission module set at one of the current mirrors.
  • the transmission module described enables the required limit values for the emission of a transmission/reception device for CAN XL to be achieved.
  • the transmission module satisfies in particular the IEC62228-3 standard, which stipulates limit values to be observed for the bus states dom, sic and rec on the bus 40, which were generated on the basis of transmission states dom, sic and rec of the transmission module.
  • the transmission module can adapt the impedance between the bus lines for the signals CAN_H and CAN_L very well to the characteristic characteristic impedance or impedance of the bus line used.
  • the transmitter module prevents reflections and thus allows operation in the bus system at higher bit rates.
  • the transmission module described permits a chronologically staggered and controlled switching process. Switching on according to the Gaussian error function can be implemented here. This enables a soft behavior to be set during the switch-on process. In addition, the possible variation of time stages when switching on prevents the occurrence of a narrow-band frequency line in the emission frequency spectrum.
  • the transmission module described can reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom, sic, rec and worsen the emission.
  • the transmit module prevents unequal behavior of components in transmit stages A, B (effect 1) of a full bridge, so that in the dom state a change in the common-mode voltage is minimized or prevented compared to the rec state.
  • the transmit module can prevent unequal behavior of components in transmit stages A/D and C/B of the full bridge (Effect 2), so that in the sic state, a change in the common-mode voltage is minimized or prevented compared to the rec state will.
  • the transmission stage can be designed to set the value of the electrical current output by the transmission stage during operation of the transmission module at the input of the current mirror.
  • each of the first to fourth transmission stages can have a current mirror for connection to the at least one reference current source, the value of the current of the reference current source of a transmission stage being adjustable during operation of the transmission module.
  • the current mirror of each transmission stage can have two CMOS transistors, the CMOS transistors of the current mirror of the first transmission stage being PMOS transistors, the CMOS transistors of the current mirror of the second transmission stage being NMOS transistors, the CMOS transistors of the current mirror of the third Transmission stage are PMOS transistors, and wherein the CMOS transistors of the current mirror of the fourth transmission stage are NMOS transistors.
  • the reference current source has at least two current stages that are connected in parallel to one another.
  • At least one of the at least two current stages can be or have a current sink.
  • a number n of the at least two current stages for each of the first to fourth transmission stages may be the same, where n is a natural number greater than 1.
  • the transmission stage can be designed to set the value of the electrical current output by the transmission stage during operation of the transmission module at the input of the current mirror.
  • a current mirror can be connected to the first and third transmission stage and a current mirror to the second and fourth transmission stage, each transmission stage having at least two switches which are connected in parallel and are provided for switching on or off current stages of the transmission stage, and each the at least two switches of a transmission stage are connected to a decoupling transistor of the associated current mirror.
  • each current mirror comprises two CMOS transistors, the CMOS transistors of the current mirror connected to the first and third transmission stages being PMOS transistors and the CMOS transistors of the current mirror connected to the second and fourth transmission stages being PMOS transistors is, are NMOS transistors.
  • the output connections of the full bridge can be provided for connection to a terminating resistor of the bus.
  • the transmission module may also have a resistor one end of which is connected to the current mirror of the first transmission stage and the other end of which is connected to the current mirror of the third transmission stage, and a resistor one end of which is connected to the current mirror of the second transmission stage. and whose other end is connected to the current mirror of the fourth transmission stage.
  • each of the first through fourth transmit stages may also include a reverse polarity diode to protect against positive feedback in a bus voltage supply terminal and negative feedback from a ground terminal, and at least one cascode to protect the CMOS transistors.
  • At least two cascodes are connected in parallel, a number y of the cascodes being the same for each of the first to fourth transmission stages, y being a natural number greater than 1, and the on-resistance of the at least two cascodes being different.
  • the transmission module can also have a control circuit for controlling switchable components of the first to fourth transmission stages as a function of a digital transmission signal and of an operating mode set for the transmission module.
  • the drive circuit may be designed for the time-staggered and controlled switching of the resistance values of the at least two current stages.
  • the transmission module described above can be part of a transmission/reception device for a subscriber station for a serial bus system, which also has a reception module for receiving signals from the bus.
  • the transmitting/receiving device can be part of a subscriber station for a serial bus system, which also has a communication control device for controlling communication in the bus system and for generating a digital transmission signal for driving the first to fourth transmission stages.
  • the subscriber station may be designed for communication in a bus system in which exclusive, collision-free access by a subscriber station to the bus of the bus system is guaranteed at least temporarily.
  • the aforementioned object is also achieved by a method for sending differential signals in a serial bus system having the features of claim 20.
  • the method is carried out using a transmission module which has current mirrors for a first to fourth transmission stage, each current mirror being connected to at least one reference current source, and the method having the steps of generating, with a first transmission stage, transmission currents for a first signal, which is to be sent to a bus of the bus system, generating, with a second transmission stage, transmission streams for a second signal, which is to be sent to the bus as a signal which is different from the first signal, generating, with a third transmission stage, transmission streams for the first signal, and generating, with a fourth transmission stage, transmission currents for the second signal, the first to fourth transmission stages being connected in a full bridge in which the first and fourth transmission stages are connected in series and the third and second transmission stages are connected in series are, and each transmission stage the value of the output during operation of the transmission module from the transmission stage e electrical current at one of the current mirrors.
  • the method offers the same advantages as those mentioned above with regard to the transmission module.
  • FIG. 1 shows a simplified block diagram of a bus system according to a first exemplary embodiment
  • FIG. 2 shows a diagram to illustrate the structure of a message that can be sent by a subscriber station of the bus system according to the first exemplary embodiment
  • FIG. 3 shows an example of the ideal time profile of bus signals CAN_H, CAN_L in the bus system of FIG. 1;
  • FIG. 4 shows the time profile of a differential voltage VDIFF which forms on the bus of the bus system as a result of the bus signals from FIG. 4;
  • FIG. 5 shows an example of a time profile of a digital transmission signal which is to be converted into bus signals CAN_H, CAN_L for a bus of the bus system of FIG. 1 in the arbitration phase (SIC operating mode);
  • FIG. 6 shows the time profile of the bus signals CAN_H, CAN_L when changing from a recessive bus state to a dominant bus state and back to the recessive bus state, which are sent to the bus in the arbitration phase (SIC operating mode) on the basis of the transmission signal from FIG. 5;
  • FIG. 7 shows an example of a time profile of a digital transmission signal which is to be converted in the data phase into bus signals CAN_H, CAN_L for the bus of the bus system from FIG. 1;
  • FIG. 8 shows the time course of the bus signals CAN_H, CAN_L, which are sent to the bus in the data phase on the basis of the transmission signal from FIG. 6;
  • FIG. 9 shows a block diagram with a common mode choke in the bus system of FIG.
  • FIG. 10 shows a circuit diagram of a transmission module for a subscriber station of the bus system according to the first exemplary embodiment
  • FIG. 11 is a timing diagram showing the turn-on of various power stages of a transmit stage for a first specific example of the transmit module of FIG. 10;
  • Figure 12 shows a detail of a transmission stage for a second specific example of the transmission module of Figure 10.
  • FIG. 13 shows a circuit diagram of a transmission module for a subscriber station of the bus system according to a second exemplary embodiment.
  • bus system 1 which, for example, can be a CAN bus system, a CAN FD bus system, etc., at least in sections.
  • the bus system 1 can be used in a vehicle, in particular a motor vehicle, an airplane, etc., or in a hospital, etc.
  • the bus system 1 has a large number of subscriber stations 10, 20, 30, which are each connected to a bus 40 or bus line with a first bus wire 41 and a second bus wire 42.
  • the bus cores 41, 42 can also be called CAN_H and CAN_L for the signals on the bus 40.
  • About the bus 40 messages 45, 46, 47 in the form of signals between the individual subscriber stations 10, 20, 30 are transmitted.
  • the subscriber stations 10, 20, 30 can be, for example, control devices or display devices of a motor vehicle.
  • the subscriber stations 10, 30 each have a communication control device 11 and a transceiver 12.
  • the transceiver 12 has a transmit module 121 and a receive module 122.
  • Subscriber station 20 has a communication control device 21 and a transceiver 22.
  • Transceiver 22 has a transmit module 221 and a receive module 222.
  • the transmitting/receiving devices 12 of the subscriber stations 10, 30 and the transmitting/receiving device 22 of the subscriber station 20 are each connected directly to the bus 40, even if this is not shown in FIG.
  • the communication control devices 11, 21 are each used to control communication between the respective subscriber station 10, 20, 30 via the bus 40 and at least one other subscriber station of the subscriber stations 10, 20, 30 that are connected to the bus 40.
  • the communication control devices 11 create and read first messages 45, 47, which are modified CAN messages 45, 47, for example.
  • the modified CAN messages 45, 47 are constructed, for example, on the basis of the CAN SIC format or the CAN XL format.
  • the transceiver 12 serves to send and receive the messages 45, 47 from the bus.
  • the transmission module 121 receives a digital transmission signal TxD created by the communication control device 11 for one of the messages 45, 47 and converts this into signals on the bus 40.
  • the reception module 121 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them.
  • the reception module 122 sends the reception signal RxD to the communication control device 11.
  • the communication control device 21 can be designed like a conventional CAN controller according to ISO 11898-1:2015, ie like a CAN FD tolerant classic CAN controller or a CAN FD controller.
  • the communication control device 21 creates and reads second messages 46, for example CAN FD messages 46.
  • the transceiver 22 is used to send and receive the messages 46 from the bus 40.
  • the transmission module 221 receives a digital transmission signal TxD and created by the communication control device 21 converts this into signals for a message 46 on the bus 40.
  • the reception module 221 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them.
  • the transceiver 22 can be designed like a conventional CAN transceiver.
  • the two subscriber stations 10, 30 can be used to form and then transmit messages 45 with different CAN formats, in particular the CAN FD format or the CAN SIC format or the CAN XL format, and to receive such messages 45, as described in more detail below.
  • the frame 450 for the message 45 which is in particular a CAN XL frame, as is provided by the communication control device 11 for the transceiver 12 for transmission onto the bus 40.
  • the communication control device 11 creates the frame 450 as compatible with CAN FD.
  • the frame 450 is compatible with CAN SIC.
  • the frame 450 for the CAN communication on the bus 40 is divided into different communication phases 451, 452, namely an arbitration phase 451 (first communication phase) and a data phase 452 (second communication phase).
  • the frame 450 has, after a start bit SOF, an arbitration field 453, a control field 454, a data field 455, a checksum field 456 and a frame termination field 457.
  • an identifier with, for example, bits ID28 to ID18 in the arbitration field 453 is used to negotiate bit by bit between the subscriber stations 10, 20, 30 as to which subscriber station 10, 20, 30 is sending the message 45, 46 with the highest priority wants and therefore gets exclusive access to the bus 40 of the bus system 1 for the next time for sending in the subsequent data phase 452.
  • a physical layer is used as in CAN and CAN-FD.
  • the physical layer corresponds to the physical layer or layer 1 of the well-known OSI model (Open Systems Interconnection model).
  • phase 451 An important point during phase 451 is that the known CSMA/CR method is used, which allows subscriber stations 10, 20, 30 to access the bus 40 simultaneously without the higher-priority message 45, 46 being destroyed. As a result, further bus subscriber stations 10, 20, 30 can be added to the bus system 1 relatively easily, which is very advantageous.
  • the CS M A/CR method has the consequence that there must be so-called recessive states on the bus 40, which other subscriber stations 10, 20,
  • the individual subscriber stations 10, 20, 30 can be overwritten with dominant levels or dominant states on the bus 40.
  • the individual subscriber stations 10, 20, 30 In the recessive state, the individual subscriber stations 10, 20, 30 have high-impedance conditions, which, in combination with the parasites of the bus wiring, results in longer time constants. This leads to a limitation of the maximum bit rate of today's CAN FD physical layer to around 2 megabits per second in real vehicle use.
  • the data phase 452 in addition to part of the control field 454, the user data of the CAN-XL frame 450 or the message 45 from the data field 455 and the checksum field 456 are sent.
  • a checksum over the data of the data phase 452 including the stuff bits can be contained in the checksum field 456, which the sender of the message 45 inserts as an inverse bit after a predetermined number of identical bits, in particular 10 identical bits.
  • the arbitration phase 451 is switched back to.
  • At least one acknowledge bit may be included in an end field in the frame completion phase 457 . There may also be a sequence of 11 same bits indicating the end of the CAN XL frame 450. The at least one acknowledge bit can be used to communicate whether a receiver has discovered an error in the received CAN XL frame 450 or the message 45 or not.
  • a sender of the message 45 does not start sending bits of the data phase 452 to the bus 40 until the subscriber station 10 as the sender has won the arbitration and the subscriber station 10 as the sender thus has exclusive access to the bus 40 of the bus system 1 for sending .
  • the subscriber stations 10, 30 partially use a format known from CAN/CAN-FD in accordance with ISO11898-1:2015 as the first communication phase, in particular up to the FDF bit (inclusive).
  • the net data transmission rate can be increased, in particular to more than 10 megabits per second.
  • the transmission module 121 then generates the states L0 or LI for the signals CAN_H,
  • CAN_L on the bus 40.
  • the frequency of the signals CAN_H, CAN_L may be increased in the data phase 452 as shown on the right side in FIG.
  • the net data transfer rate in the data phase 452 is increased compared to the arbitration phase 451.
  • the transceiver 12 of the subscriber station 30 switches its physical layer at the end of the arbitration phase 451 from the first mode (SLOW) to a third mode (FAST_RX), since the subscriber station 30 in the data phase 452 only receives, i.e. no transmitter, of the frame is 450.
  • all transmitting/receiving devices 12 of the subscriber stations 10, 30 switch their operating mode to the first operating mode (SLOW).
  • all transceivers 12 also switch their physical layer.
  • the receiving module 122 can distinguish between the states 401, 402 and L0, LI with the receiving thresholds that are in the ranges TH_T1, TH_T2, TH_T3.
  • the reception module 122 uses at least the reception threshold TI of, for example, 0.7 V in the arbitration phase 451.
  • the reception module 122 uses the reception threshold T2 of, for example, -0.35 V, for example in the arbitration phase 451, but possibly also in the data phase 452.
  • the reception threshold T3 of, for example, 0.0V is used in the data phase 452.
  • the transmission module 121 receives from the communication control device 11 in the arbitration phase 451 and generates the signals CAN_H, CAN_L for the bus 40 therefrom.
  • the transmission module 121 for the transmission signal TxD from FIG. 5 generates the signals CAN_H, CAN_L for the bus cores 41, 42 in such a way that a state 403 (sic) is also present.
  • State 403 (sic) can have different lengths, as shown with state 403_0 (sic) when transitioning from state 402 (rec) to state 401 (dom) and state 403_1 (sic) when transitioning from state 401 ( dom) to state 402 (rec). State 403_0 (sic) is shorter in time than state 403_1 (sic).
  • the transmission module 121 is switched to a SIC operating mode (SIC mode).
  • SIC mode SIC operating mode
  • the term 403 (sic) or sic state 403 is always used below.
  • the transmission module 121 can be used to generate signals for the bus 40 for the following CAN types: CAN-FD, CAN-SIC and CAN-XL.
  • the transmit module status sic can not only be generated for CAN-SIC or CAN-XL (xl_sic).
  • the transmission module status sic can also be generated with CAN FD. In CAN-FD, however, the time for the transmit module status sic can be shorter than in CAN-SIC or CAN-XL.
  • the transmission module 121 receives from the communication control device 11 in the data phase 452 and generates the signals CAN_H, CAN_L for the bus 40 therefrom.
  • a common-mode choke CMC can be connected between the transmitting/receiving devices 12, 22 on the bus 40.
  • the abbreviation "CMC" stands for the English term Common Mode Choke.
  • the common mode choke CMC has the two inductances Lh and LI.
  • the inductance Lh is connected to the bus core 41 for the signal CAN_H.
  • the inductance Lh is connected to the bus core 42 for the signal CAN_L.
  • a coupling factor k is effective between the inductances Lh and LI.
  • FIG. 9 shows the situation in which a differential signal CANH_TC, CAN_L_TC, which the transceiver 12 sent to the bus 40, arrives at the input of the common-mode choke CMC.
  • a differential signal CANH_B, CAN_L_B for the bus 40 is output at the output of the common-mode choke CMC, which signal is sent to the transceiver 22, among other things, as shown in FIG.
  • the differential signals CANH_TC, CAN_LB are the same and the differential signals CANH_TC, CAN_LB are the same.
  • the common-mode choke CMC Due to the physical component structure of the common mode choke CMC, its two inductances Lh and LI are usually not the same. For example, there is a offset of 0.1%. The consequence of this is that the common-mode choke CMC superimposes an undesired common-mode signal CMC_H, CMC_L on the differential signal CANH_TC, CAN_L_TC at its input, which has no common-mode component, and outputs it at its output.
  • the differential signal CANH_B, CAN_L_B contains a common mode signal CMC_H, CMC_L in addition to the differential signal CANH_TC, CAN_L_TC. This is unfavorable since the common mode signal CMC_H, CMC_L is fed directly into the bus 40 on the bus side, as shown in FIG. This increases the emission of the bus system 1 or in particular a subscriber station 10, 20, 30.
  • the transmission module 121 described below can reduce the previously described effect of the common mode choke CMC.
  • Fig. 10 shows the basic structure of the transmission module 121 for one of the subscriber stations 10, 30.
  • the transmission module 121 can signals CAN_H, CAN_L according to FIG. 5 with the states 401, 402, 403 and signals CAN_H, CAN_L according to FIG. 8 with the states Generate LO, LI.
  • the transmission module 121 has four transmission stages, namely a first transmission stage 121A, a second transmission stage 121B, a third transmission stage 121C and a fourth transmission stage 121D. As shown in FIG. 10, the transmission stages 121A to 121D are connected as a full bridge. The components of the transmission stages 121A to 121D, which are described in more detail below, are controlled via at least one control device 124. At least one control device 124 sends at least one signal to control terminals 125 to which the components of the transmission stages 121A to 121D are connected. For the sake of clarity, not all of the line connections for this are shown in FIG.
  • the transmission module 121 is connected to the bus 40, more precisely its first bus core 41 for CAN_H or CAN-XL_H and its second bus core 42 for CAN_L or CAN-XL_L.
  • Each of the transmission stages 121A to 121D is connected to the bus 40.
  • the connection to ground or CAN_GND is implemented via a connection 44.
  • the first and second bus wires 41, 42 are terminated with a terminating resistor 49.
  • the terminating resistor 49 is connected to the full bridge as an external load resistor.
  • the resistor 49 is connected in the bridge branch between the connections for the bus wires 41, 42.
  • the first transmission stage 121A of FIG. 10 has a reverse polarity diode D_A, at least first through y-th transistors HVP_A1 through HVP_Ay connected in parallel with one another, and a stage circuit 121A1.
  • y is a natural number > 1.
  • the stepping circuit 121A1 has a current mirror with a reference current of a current source IrefA1..n, which is a first to n-th current source IrefAl to IrefAn corresponding to the current sources IrefDl to IrefDn according to FIG. 11, where n is a natural number>1.
  • the current source IrefAl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG.
  • a control circuit T_A is also present.
  • the current mirror has a reference transistor P_Aref, which is connected to the current source IrefAl..n, and a decoupling transistor P_Ao.
  • the transistors HVP_A1 to HVP_Ay can each be a CMOS transistor, in particular a PMOS transistor.
  • the transistors P_Aref and P_Ao of the current mirror can be CMOS transistors, in particular PMOS transistors.
  • CMOS denotes a semiconductor device that uses both p-channel and n-channel MOSFETs on a common substrate.
  • CMOS stands for the English term “Complementary metal-oxide-semiconductor”, which means “complementary / complementary metal-oxide-semiconductor”.
  • MOSFET stands for metal oxide field effect transistor.
  • the control circuit T_A controls the current sources lref_Al to lref_An of the first to the nth current stage according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121 .
  • the second transmission stage 121B of FIG. 10 has a reverse polarity diode D_B, at least first through y-th transistors HVN_B1 through HVN_By connected in parallel with each other, and a stage circuit 121B1.
  • y is the natural number >1.
  • the stage circuit 121 Bl has a current mirror with a reference current of a current source IrefBl..n, which has a first to nth current source IrefBl to IrefBn corresponding to the current sources IrefDl to IrefDn according to FIG. 11, where n is a natural number > 1.
  • the current source IrefBl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG.
  • a control circuit T_B is also present.
  • the current mirror has a reference transistor N_Bref, which is connected to the first to nth current sources IrefBl to IrefBn, and a decoupling transistor N_Bo.
  • the transistors HVN_B1 to HVN_By can each be a CMOS transistor, in particular an NMOS transistor.
  • the transistors N_Bref and N_Bo of the current mirror can be CMOS transistors, in particular NMOS transistors.
  • the control circuit T_B controls the current sources lref_Bl to lref_Bn of the first to the nth current stage according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
  • the third transmission stage 121C of FIG. 10 has a reverse polarity diode D_C, at least first through y-th transistors HVP_C1 through HVP_Cy connected in parallel with each other, and a stage circuit 121C1.
  • y is the natural number > 1.
  • the stepping circuit 121C1 has a current mirror with reference current of a current source IrefCl..n, which has a first to n-th current sources IrefCl to IrefCn corresponding to the current sources IrefDl to IrefDn in FIG natural number > 1.
  • the current source IrefDl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG.
  • a control circuit T_C is also present.
  • the current mirror has a reference transistor P_Cref, which is connected to the first to nth current sources IrefCl to IrefCn, and an output transistor P_Co.
  • the transistors HVP_C1 to HVP_Cy can each be a CMOS transistor, in particular a PMOS transistor.
  • the transistors P_Cref and P_Co of the current mirror can be CMOS transistors, in particular PMOS transistors.
  • the control circuit T_C controls the current sources lref_Cl to lref_Cn of the first to n-th current levels according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
  • the fourth transmission stage 121D of FIG. 10 has a polarity reversal diode D_D, at least one first to yth transistor HVN_D1 to HVN_Dy, which are connected in parallel, and a stage circuit 121Dl Current mirror with reference current of a current source IrefDl..n, which has a first to n-th current source IrefDl to IrefDn according to FIG. 11, where n is a natural number >1.
  • the current source IrefDl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as shown and described in more detail with reference to FIG.
  • a control circuit T_D is also present.
  • the current mirror has a reference transistor N_Dref, which is connected to the first to nth current sources IrefDl to IrefDn, and a decoupling transistor N_Do.
  • the transistors HVN_D1 to HVN_Dy can each be a CMOS transistor, in particular an NMOS transistor.
  • the transistors N_Dref and N_Do of the current mirror can be CMOS transistors, in particular NMOS transistors.
  • the control circuit T_D controls the current sources lref_Dl to lref_Dn of the first to n-th current stages according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
  • the number y can be chosen arbitrarily.
  • the number y and thus the number of high-voltage transistors HVN_D1 to HVN_Dy in a transmission stage 121A, 121B, 121C, 121D can be selected between 1 and 4.
  • a number greater than 4 can be selected for y.
  • the number n can be chosen arbitrarily. In particular, the number n and thus the number of stages or number of current stages can be selected between 1 and 60. Alternatively, however, a number greater than 60 can be selected for n.
  • a resistor R_SIC_H is connected between the transmission stages 121A, 121C.
  • One end of resistor R_SIC_H is connected to the anode of reverse polarity diode D_A and the drain of transistor P_Ao.
  • the other end of resistor R_SIC_H is connected to the anode of reverse polarity diode D_C and the drain of transistor P_Co.
  • a resistor R_SIC_L is connected between the transmission stages 121D, 121B.
  • One end of the resistor R_SIC_L is connected to the source of the transistors HVN_D1 to HVN_Dy and to the drain of the transistor N_Ao.
  • the other end of the resistor R_SIC_L is connected to the source of the transistors HVN_B1 to HVN_By and to the drain of the transistor N_Bo.
  • Each of the polarity reversal diodes D_A, D_B, D_C, D_D protects the associated transmission stage against positive feedback on connection 44 (CAN-Supply) and negative feedback on connection 43 (CAN_GND).
  • Each of the polarity reversal diodes D_A, D_B, D_C, D_D can also be referred to as a blocking diode.
  • Each of the stage circuits 121A1, 121B1, 121C1, 121D1, more precisely the associated control circuit T_A, T_B, T_C, T_D, provides a transmission current value for the associated transmission stage 121A, 121B, 121C, 121D depending on the operating mode for arbitration or data phase of the transmission module 121 and the transmission signal TxD. Explanations are also included in Table 1.
  • the transmission current value of the individual transmission stages 121A, 121B, 121C, 121D can thus be adjusted depending on the operating mode, such as arbitration (SLOW or SIC) or data phase (FAST_TX or FAST_RX) of the transmission module 121 and the transmission signal TxD.
  • Each transmission stage 121A to 121D is thus configured to set the value of the electric current IA1 to IAn etc. output by the transmission stage 121A to 121D during operation of the transmission module 121 at the input of the current mirror that is present in the respective transmission stages 121A to 121D.
  • the electrical currents IA1 to IAn etc. can also be referred to as II to In for the tapped circuits 121A1, 121B1, 121C1, 121D1.
  • the setting of the transmission current values is described in more detail below with reference to FIG. 11 and FIG.
  • Each of the transistors HVP_A1 to HVP_Ay, HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy is an HV cascode and may also be referred to as an HV standoff device.
  • the transistors HVP_A1 to HVP_Ay protect the CMOS transistors P_Ao, P_Aref of the current mirror by the transistors HVP_A1 to HVP_Ay absorbing high voltage drops.
  • Each of the transistors HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy has the same function for the CMOS transistors of the respectively associated stage circuits 121B1, 121C1, 121D1.
  • the transmission stage 121A is connected between the connection 43 for the voltage supply and the connection 41 (CANH) for the signal CAN_H.
  • the transmission stage 121C is connected between the connection 43 for the voltage supply and the connection 42 (CANL) and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 121D is connected between the connection 41 (CANH) for the CAN_H signal and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 121B is connected between the connection 42 (CANL) for the signal CAN_L and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 121A is in the CANH path switched.
  • the transmission stage 121D is connected to the CANH path.
  • the transmission stage 121C is switched into the CANL path.
  • the transmission stage 121B is switched to the CANL path.
  • the transmission module 121 has parallel circuits of a specific number of current stages in the stage circuits 121A1, 121B1, 121C1, 121D1.
  • the current of the current stages is determined by the current sources lrefAl..n, lrefBl..n, lrefCl..n, lrefDl..n.
  • the first current stage S1 has the current source IrefDl.
  • the second current stage S2 has the current source IrefD2.
  • the nth current stage Sn has the current source IrefDn.
  • at least one of the current sources IrefDl to IrefDn is a current sink.
  • the current sources IrefAl..n, current sources IrefBl..n, current sources IrefCl..n of the step circuits 121A1, 121B1, 121C1 are constructed in the same way.
  • the parallel connection of all current stages is connected in series in the CANH path and in the CANL path with at least one HV cascode HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVN_Dy and a polarity reversal diode D_A, D_B, D_C, D_D, as previously described.
  • HV cascodes HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVN_Dy allow compliance with limit values (maximum rating parameters), such as voltage at CANH and CANL -27V to +40V.
  • the driver current of the transmission stages is 121A/121B and the transmission stages 121C/121D.
  • the driving current of the transmission stages 121A/121B and the transmission stages 121C/121D is supplied from the current stages of the associated stage circuits 121A1/121B1 and 121C1/121D1.
  • the transmission module 121 or the respective transmission stage 121A, 121B, 121C, 121D is switched off or not switched to be conductive.
  • the resistors R_SIC_H and R_SIC_L are used to set the differential resistance between the connections CANH, CANL during the transmission module state (SIC state).
  • the resistors R_SIC_H, R_SIC_L each have a value of 240 ohms, for example.
  • the aim is to set an impedance of 120 ohms according to the characteristic impedance Zw of the bus cores 41, 42.
  • the impedance of the current mirrors of all four transmission stages 121A, 121B, 121C, 121D can be selected to be significantly greater than 240 ohms. In simplified terms, this leads to a parallel connection of the two 240 ohm resistors and thus to an adjusted impedance of 120 ohms.
  • a differential resistance between the connections CANH, CANL can be set with the transmission stage 121 even in the state 401 (dom), which matches the characteristic impedance of the bus cores 41, 42 of typically 120 ohms each. This avoids reflections in state 401 (dom).
  • An additional advantage of the configuration of the transmission stage 121 described is that the current which flows in the two paths of the transmission stages 121 A/D and 121 B/C during the state 403 (sic) can be set arbitrarily or “freely”, as indicated in Table 1.
  • each stage circuit 121A1, 121B1, 121C1, 121D1 of Fig. 10 into n parts or the n current stages allows a time-staggered and controlled switching process between the bus states 401, 402, 403 in the arbitration phase (SIC mode) 451 or the Bus states L0, LI of the data phase 452.
  • the current values of the n current stages are set for this, as illustrated in a special example with FIG.
  • 12 shows an example of the current level per switching stage or current stage S1 to S12.
  • the value of the current I (vertical axis in FIG. 12) or II, 12, 16, 112 etc. is set by selecting the value of the electric current of the respective current stage S1 to S12.
  • the individual current stages S1 to S12 (horizontal axis in FIG. 12) thus have current sources IrefD1, IrefD2 to IrefDn, which supply an electric current with different current values.
  • the individual current stages Sl to S12 are activated using the drive circuits T_A, T_B, T_C, T_D of the stage circuits 121A1, 121B1, 121C1 , 121D1 switched on or off at different times.
  • a corresponding electric current I flows in the CANH path or CANL path into which the higher-order transmission stage 121A, 121B, 121C, 121D is connected.
  • the transmission module 121 (transmitter) of FIG. 10 with FIG. 11 specifies the current which, due to the DCMR effect of the common mode choke CMC of FIG.
  • CM interference causes the CM interference described with reference to FIG.
  • the CM interference is attenuated by the common mode choke CMC of FIG.
  • the transmission module 121 (transmitter) of Fig. 10 with Fig. 11 is therefore more advantageous in connection with a common-mode choke CMC than a transmission stage in which the transmission module (transmitter) specifies the voltage (differential voltage) which is then transferred from the common-mode choke CMC to the bus 40 is transmitted as previously described for FIG.
  • the current in the CANH path and in the CANL path for generating a dominant level on the bus 40 is gradually increased by switching on the current stages of the stage circuits 121A1, 121B1, 121C1, 121D1 with a time offset.
  • the transition from a state 401 (dominant) to a state 402 (recessive), which corresponds to a falling edge of the differential voltage VDIFF of FIG Current in the CANH and CANL path is gradually reduced.
  • the entire current which is given by the sum of the currents II to I12 or II to In of all current stages S1 to Sn, flows during state 401 (dominant).
  • the bus signals CAN_H, CAN_L By setting the time and by selecting the current levels of the individual current stages S1 to S12, it is possible to use the bus signals CAN_H, CAN_L to adapt to one another during the transition between the states 401, 402, so that the symmetrical course of CAN_H and CAN_L according to FIG. 6 is realized.
  • the structure of the transmission module 121 enables the individual current stages of the stage circuits 121A1, 121B1, 121C1, 121D1 to be switched on at different times. This time control makes it possible to align the signal form of CAN_H and CAN_L as required according to FIG. Targeted shaping of the signal curves for CAN_H and CAN_L is possible.
  • the bus states 401, 402, 403 in the arbitration phase 451 or the bus states L0, LI in the data phase 452 can be formed depending on the specifications.
  • the currents of the individual current stages S1 to Sn of the stage circuits 121A1, 121B1, 121C1, 121D1 and thus their respective proportion of the total current can be selected in different ways in order to achieve the lowest possible emission, in particular a low emission of the transmission module 121.
  • Advantageous for a low emission is to add or remove little current at the beginning and at the end of a switching process between bus states 401, 402 and to add or remove a large amount of current in the middle of the switching process. Therefore, the setting of the currents II, I2 to In of the current stages S1 to S12 shown in FIG. 12 is very advantageous.
  • the configuration according to FIGS. 10 to 12 avoids a current increase during turn-off, the transition from the state 401 (dominant) to the State 402 (Recessive).
  • the granularity of the time grading (staggering) for switching the individual current stages S1 to S12 on or off is in a range of around 2 ns. Such small steps or time staggering steps cause little common mode interference and have little negative impact on the emission.
  • the current steps, which are set via the current stages S1, S2 to S6 to S12, are kept fixed and the grading over time varies, so that the behavior is as soft as possible during the switch-on process (according to the Gaussian error function).
  • the variation the time steps or time stages also prevents the occurrence of a narrow-band frequency line in the emission frequency spectrum.
  • the staggering steps can be carried out using fixed time steps and varied current steps.
  • the structure of the transmission module 121 shown enables symmetrical switching of the bus signals CAN_H and CAN_L (Fig. 6) with steep switching edges between the bus states 401, 402, 403 in the arbitration phase (SIC operating mode) 451 or the bus states L0, LI of the data phase 452 allows.
  • the switching edges between the bus states 401, 402, 403 in the arbitration phase (SIC operating mode) 451 or the bus states L0, LI of the data phase 452 realized.
  • the symmetry of the time profile of the bus signals CAN_H and CAN_L which is necessary to comply with the emission limit values, is achieved during the switching processes.
  • a comparison (matching) of the characteristic curves is achieved by the selection or use of the current sources of the step circuits 121A1, 121B1, 121C1, 121D1.
  • the adjustment (matching) of the characteristic curves is therefore less dependent on parameters of the transistors used in the stage circuits 121A1, 121B1, 121C1, 121D1.
  • Dominant state 401 (dom) is determined by matching tap circuit 121A1 with tap circuit 121B1.
  • the term “adjustment” means an active trimming step according to one possibility.
  • “adjustment” means that the values of the current sources of the step circuits 121A1, 121Bl match as well as possible, which by default takes place without an adjustment step or trimming step.
  • the Sic state (sic) is determined by matching tap circuit 121A1 with tap circuit 121C1 and matching tap circuit 121D1 with tap circuit 121B1.
  • the LO state is determined by matching tap circuit 121A1 with tap circuit 121B1.
  • State LI is determined by matching stage circuit 121C1 with stage circuit 121D1.
  • the transmission stage of FIG. 10 is operated without staggering steps.
  • the control circuits T_A, T_B, T_C, T_D are designed, the electrical currents IA1..h, IA1..h, IAl...n, IAl...n, which are used to generate the corresponding states dom, sic, rec, LI, L2 with the transmission stages 121A, 121B, 121C, 121D are required to be set directly via the current sources lrefAl..n, lrefBl..n, lrefCl..n, lrefDl...n of the stage circuits 121A1, 121B1, 121C1, 121D1 .
  • control circuits T_A, T_B, T_C, T_D are designed to transmit the electrical currents IAl..n, IAl..n, IAl..n, IAl..n, which are used to generate the corresponding states dom, sic, rec, LI, L2 with the transmission stages 121A, 121B, 121C, 121D are required, via the current level and/or time offset and/or edge steepness (slew rate) of the electrical currents IAl..n, IAl..n, IAl..n, IAl. .n to set.
  • the transmission module 121 has the following functions in addition to the functions according to the first or second embodiment.
  • the drive circuits T_A, T_B, T_C, T_D are designed to produce Effect 1 and Effect 2 described below independently of one another by different current levels of the stage circuits 121A1, 121B1, 121C1, 121D1, which are set depending on the state of the transmission module 121 compensate.
  • the transmission module 121 in the present exemplary embodiment can have an unequal Prevent behavior of components in transmission stages 121A/121D and 121C/ 121B of the full bridge (Effect 2), so that in the sic state a change in the common mode voltage compared to the rec state 402 is minimized or prevented.
  • the transmission module 121 is able, due to its design, to reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom (401), sic (403), rec (402) and increase the overshoot and therefore deteriorate the emission.
  • the effect 1 can be damped by the cascodes of the transmission stages 121A, 121B.
  • the resistance Ron (switch-on resistance) of the cascodes in the transmission stages 121A, 121B can be changed, in particular by activation with the respectively associated activation circuit T_A, T_B. This is done by changing the up to y parallel-connected transistors HVP_A1 to HVP_Ay and/or the up to y parallel-connected transistors HVN_B1 to HVN_By.
  • the cascodes from the transmission stages 121D In order not to change the symmetry of the two series circuits of the transmission stages 121A, 121D and the transmission stages 121C, 121B in the sic state 403, the cascodes from the transmission stages 121D,
  • each of the transistors HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVP_Dy is connected to a connection 125 at its control connection (gate connection). Each of these transistors can thus be controlled by the at least one control device 124 .
  • the intervention for correcting the common mode level in the dom state 401 takes place via an equal or the same change from HVP_A1 to HVP_Ay and HVP_C1 to HVP_Cy or via an equal or the same change from HVP_D1 to HVN_Dy and HVP_B1 to HVN_By.
  • the configuration of the transmission module 121 can prevent substrate current losses in particular in the polarity reversal diodes D_A and D_B from causing the common-mode level in the dom state 401 to no longer be correct.
  • the polarity reversal diodes D_A and D_B are energized to a lesser extent and all polarity reversal diodes D_A, D_B, D_C, D_D of the four transmission stages 121A, 121B, 121C, 121D are also active.
  • the transmit module 1210 can prevent different common mode levels from being present in the dom state and in the sic state. In addition, it can be prevented that effects of the same quality are produced by unequal behavior in the cascodes.
  • the transmission module 121 can positively influence the effects on the emission values of the transmission/reception device 12, which are decisively influenced by the transmission module 121.
  • Fig. 13 shows the basic structure of a transmission module 1210 according to a fourth exemplary embodiment for one of the subscriber stations 10, 30.
  • the transmission module 1210 can send signals CAN_H, CAN_L according to FIG. 5 with the states 401, 402, 403 and signals CAN_H, CAN_L according to FIG. 8 with the states L0, LI.
  • the transmission module 1210 can be used to generate signals for the bus 40 for the following CAN types: CAN-FD, CAN-SIC and CAN-XL.
  • the states for the bus 40 can be generated as indicated in Table 1 above.
  • the transmission module 1210 has four transmission stages, namely a first transmission stage 1210A, a second transmission stage 1210B, a third transmission stage 1210C and a fourth transmission stage 1210D. As shown in FIG. 13, the transmission stages 1210A to 1210D are connected as a full bridge. The control of components of the transmission stages 1210A to 1210D described in more detail below takes place via at least one control device 124. At least one control device 124 sends at least one signal to control connections 125 to which the components of the transmission stages 1210A to 1210D are connected. For the sake of clarity, not all of the line connections for this are shown in FIG.
  • the transmission module 1210 has a first supply circuit 1211 and a second supply circuit 1212.
  • the first supply circuit 1211 can be connected to a connection module 1210A0 with the first transmission stage 1210A.
  • the first supply circuit 1211 with a Connection module 1210C0 connected to the third transmission stage 1210C.
  • the second supply circuit 1212 can be connected to the second transmission stage 1210B with a connection module 1210B0.
  • the second supply circuit 1212 can be connected to the fourth transmission stage 1210D with a connection module 1210D0.
  • Each connection module 1210A0, 1210C0 carries a multiplicity of electrical lines between the first supply circuit 1211 and the associated transmission stage 1210A, 1210C, as described in more detail below.
  • connection module 1210B0, 1210D0 carries a multiplicity of electrical lines between the second supply circuit 1212 and the associated transmission stage 1210B, 1210D, as described in more detail below.
  • the connection modules 1210A0, 1210B0, 1210C0, 1210D0 can, in particular, pass through at least one of the lines between the second supply circuit 1212 and the associated transmission stage 1210A, 1210C, 1210B, 1210D without interruption.
  • the connection modules 1210A0, 1210B0, 1210C0, 1210D0 are optional.
  • the transmission module 1210 is connected to the bus 40, more precisely its first bus core 41 for CAN_H or CAN-XL_H and its second bus core 42 for CAN_L or CAN-XL_L. Connected to the bus 40 are each of the transmit stages 1210A-1210D.
  • the transmission stages 1210A, 1210C are connected between the first supply circuit 1211 and the bus 40.
  • FIG. The transmitter stages 1210D, 1210B are connected between the second supply circuit 1212 and the bus 40.
  • the first and second bus wires 41, 42 are terminated with the terminating resistor 49.
  • the terminating resistor 49 is connected to the full bridge as an external load resistor.
  • the resistor 49 is connected in the bridge branch between the connections for the bus wires 41, 42.
  • the at least one connection 43 is connected to the first supply circuit 1211 .
  • at least one connection 43 is connected to the second supply circuit 1212 .
  • the first supply circuit 1211 has a current mirror with a reference current of at least one current source IrefAC.
  • the current mirror of the first supply circuit 1211 has a reference transistor P_ACref, which is connected to the at least one current source IrefAC.
  • the at least one current source IrefAC is connected to the source connection of the reference transistor P_ACref.
  • the at least one current source IrefAC is connected to ground or CAN_GND via at least one connection 44 .
  • the current mirror has a number of z decoupling transistors, namely a decoupling transistor P_ACo_l to P_ACo_z.
  • z is a natural number >1.
  • the gate connection of each decoupling transistor P_ACo_l to P_ACo_z is connected to the gate connection and the source connection of the reference transistor P_ACref.
  • the transistor P_ACref and the transistors P_ACo_l to P_ACo_z of the current mirror can be CMOS transistors, in particular PMOS transistors.
  • Each of the 1 to z decoupling transistors P_ACo_l to P_ACo_z is connected with a separate line to one of the current stages of the transmission stage 1210A and/or to one of the current stages of the transmission stage 1210C. This is illustrated in FIG. 13 with the identification l..z and the associated connection module 1210A0, 1210C0.
  • the at least one current source IrefAC supplies an electric current I0_AC for a first to a-th current stage S1 to Sa of the first transmission stage 1210A.
  • a is a natural number >1.
  • the first to a-th current stages S1 to Sa supply the electrical currents I_A1 to I_Aa of the transmission stage 1210A analogously to the description of FIG. 11 .
  • the at least one current source IrefAC forms the power supply for the first to c-th current stages S1 to Sc of the third transmission stage 1210C.
  • c is a natural number > 1.
  • the first to c-th current stages S1 to Sc supply the electric currents I CI to I Cc of the transmission stage 1210C analogously to the description of FIG. 11 .
  • the stage circuit 1210A1 has first through a-th transistors P_Ao_l through P_Ao_a, which form the first through a-th current stages S1 through Sa and which supply electric currents I_A1 through I_Aa, as mentioned above.
  • a control circuit T_A is also present.
  • Each of the transistors HVP_A1 to HVP_Ay can be a CMOS transistor, in particular a PMOS transistor.
  • the transistors P_Ao_l to P_Ao_a can be CMOS transistors, in particular PMOS transistors.
  • the drain terminals of the transistors P_Ao_l to P_Ao_a are connected to one another.
  • the junction of the drain terminals of the transistors P_Ao_l to P_Ao_a is connected to one end of the resistor R_SIC_H and to the anode of the reverse polarity diode D_A.
  • the control circuit T_A controls the transistors P_Ao_l to P_Ao_a of the first to a-th current stages S1 to Sa according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
  • the third transmission stage 1210C of FIG. 13 has a reverse polarity diode D_C, at least first through y-th transistors HVP_C1 through HVP_Cy connected in parallel with one another, and a stage circuit 1210C1.
  • y is the natural number > 1.
  • the stage circuit 1210C1 has first to c-th transistors P_Co_l to P_Co_c, which form the first to c-th current stages S1 to Sc and which supply the electric currents I_C1 to l_Cc, as mentioned before.
  • a control circuit T_C is also present.
  • Each of the transistors HVP_C1 to HVP_Cy can be a CMOS transistor, in particular a PMOS transistor.
  • the transistors P_Co_l to P_Co_c can be CMOS transistors, in particular PMOS transistors.
  • the drain terminals of the transistors P_Co_l to P_Co_c are connected to one another.
  • the junction of the drain terminals of the transistors P_Co_l to P_Co_c is connected to one end of the resistor R_SIC_H and to the anode of the reverse polarity diode D_C.
  • the control circuit T_C controls the transistors P_Co_l to P_Co_c of the first to c-th current stages S1 to Sc according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
  • the second supply circuit 1212 has a current mirror with a reference current of at least one current source IrefDB.
  • the current mirror of the second supply circuit 1212 has a reference transistor N_DBref, which is connected to the at least one current source IrefDB.
  • the at least one current source IrefDB is connected to the source connection of the reference transistor N_DBref.
  • the at least one current source IrefDB is connected to the at least one connection 43 at its other end.
  • the current mirror of the second supply circuit 1212 has a number of z decoupling transistors, namely a decoupling transistor N_DBo_l to N_DBCo_z.
  • z is the natural number >1.
  • the gate connection of each decoupling transistor N_DBo_l to N_DBo_z is connected to the gate connection and the source connection of the reference transistor P_ACref.
  • the transistor N_DBref and the transistors N_DBo_l to N_DBo_z of the current mirror can be CMOS transistors, in particular NMOS transistors.
  • Each of the 1 to z decoupling transistors N_DBo_l to N_DBo_z is connected to one of the current stages of the transmission stage 1210D and/or to one of the current stages of the transmission stage 1210B with a separate line. This is illustrated in FIG. 13 with the identification l..z and the associated connection module 1210D0, 1210B0.
  • the at least one current source IrefDB supplies an electric current I0_DB for a first to bth current stage S1 to Sb of the second transmission stage 1210B.
  • b is a natural number > 1.
  • the first to b-th current stages S1 to Sb supply the electrical currents I_B1 to I_Bb of the transmission stage 1210B analogously to the description of FIG. 11 .
  • the at least one current source IrefDB forms the power supply for the first to dth current stages S1 to Sd of the fourth transmission stage 1210D.
  • d is a natural number >1.
  • the first to ri te current stages S1 to Sd supply the electrical currents I D1 to I Dd of the transmission stage 1210D analogously to the description of FIG. 11 .
  • the second transmission stage 1210B of FIG. 13 has a reverse polarity diode D_B, at least first through y-th transistors HVN_B1 through HVN_By connected in parallel with one another, and a stage circuit 1210B1.
  • y is the natural number > 1.
  • the stage circuit 1210B1 has first to b-th transistors N_Bo_l to N_Bo_b, which form the first to b-th current stages S1 to Sb and which supply the electric currents I_B1 to l_Bb as mentioned before.
  • a control circuit T_B is also present.
  • Each of the transistors HVN_B1 to HVN_By can be a CMOS transistor, in particular an NMOS transistor.
  • the transistors N_Bo_l to N_Bo_b can be CMOS transistors, in particular NMOS transistors.
  • the drain terminals of the transistors N_Bo_l to N_Bo_b are connected to one another.
  • the junction of the drains of the transistors N_Bo_l to N_Bo_b is connected to one end of the resistor R_SIC_L and to the sources of the first to yth transistors HVN_B1 to HVN_By.
  • the control circuit T_B controls the transistors N_Bo_l to N_Bo_b of the first to b-th current stages S1 to Sb according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
  • the fourth transmission stage 1210D of FIG. 13 has a reverse polarity diode D_D, at least first through y-th transistors HVN_D1 through HVN_Dy connected in parallel with one another, and a stage circuit 1210D1.
  • y is the natural number > 1.
  • the stage circuit 1210D1 has first to d-th transistors N_Do_l to N_Do_d, which form the first to d-th current stages S1 to Sd and which supply the electric currents I_D1 to l_Dd, as mentioned before.
  • a control circuit T_D is also present.
  • Each of the transistors HVN_D1 to HVN_Dy can be a CMOS transistor, in particular an NMOS transistor.
  • the transistors N_Do_l to N_Do_d can be CMOS transistors, in particular NMOS transistors.
  • the drain terminals of the transistors N_Do_l to N_Do_d are connected to one another.
  • the junction of the drains of the transistors N_Do_l to N_Do_d is connected to one end of the resistor R_SIC_L and to the sources of the first to yth transistors HVN_D1 to HVN_Dy.
  • the control circuit T_D controls the transistors N_Do_l to N_Do_d of the first to dth current stages S1 to Sd according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
  • the number y can be chosen arbitrarily.
  • the number y and thus the number of high-voltage transistors HVN_D1 to HVN_Dy in a transmission stage 121A, 121B, 121C, 121D can be selected between 1 and 4.
  • a number greater than 4 can be chosen for y.
  • the numbers a, b, c, d can be chosen as desired, as specified in more detail using Table 3 below.
  • each of the numbers a, b, c, d and thus the number of stages or number of current stages between 1 and 60 can be selected.
  • a number greater than 60 can be selected for the numbers a, b, c, d.
  • the resistor R_SIC_H is connected between the transmission stages 1210A, 1210C.
  • One end of the resistor R_SIC_H is connected to the anode of the reverse polarity diode D_A and the drain terminals of the a transistors P_Ao_l to P_Ao_a.
  • the other end of the resistor R_SIC_H is connected to the anode of the reverse polarity diode D_C and the drain terminals of the a transistors P_Co_l to P_Co_a.
  • the resistor R_SIC_L is connected between the transmission stages 1210D, 1210B.
  • One end of the resistor R_SIC_L is connected to the source of the transistors HVN_D1 to HVN_Dy and to the drain of the d transistors N_Do_l to N_Do_d.
  • the other end of the resistor R_SIC_L is connected to the source of the transistors HVN_B1 to HVN_By and to the drain of the b transistors N_Bo_l to N_Bo_b.
  • Each of the polarity reversal diodes D_A, D_B, D_C, D_D protects the associated transmission stage against positive feedback on connection 44 (CAN-Supply) and negative feedback on connection 43 (CAN_GND).
  • Each of the polarity reversal diodes D_A, D_B, D_C, D_D can also be referred to as a blocking diode.
  • Each of the stage circuits 1210A1, 1210B1, 1210C1, 1210D1, more precisely the associated control circuit T_A, T_B, T_C, T_D provides a transmission current value for the associated transmission stage 1210A, 1210B, 1210C, 1210D depending on the operating mode for arbitration or data phase of the transmission module 1210 and of the transmit signal TxD. Explanations on this are also contained in Table 2 above. The values given in Table 2 for the impedances of the transmission module 121 and for the driver current for the transmission stages 121A/121B are the same as the values for the impedances of the transmission module 1210 and for the driver current for the transmission stages 1210A/1210B.
  • driver current for the transmission stages 121C/121D is equal to the values for the impedances of the transmission module 1210 and for the driver current for the transmission stages 1210C/1210D.
  • decoupling stages in particular decoupling transistors P_ACo_l...z, of the power supply circuit 1211 and of decoupling stages, in particular decoupling transistors N_DBo_l...z, of
  • Power supply circuit 1212 is basically freely selectable. The relationships between z and a, b, c, d, on the other hand, are fixed.
  • Table 3 shows an example of the values a, b, c, d, z that can be chosen for the transmit module 1212 of FIG. Table 3 thus shows an example of how many parallel-connected switching transistors of each transmission stage 1210A, 1210B, 1210C, 1210D are each conductive in order to set the corresponding states of the transmission module 1210 (transmitter states).
  • Table 3 Required number of switching transistors connected in parallel for the transmitter stages 1210A, 1210B, 1210C, 1210D depending on the status of the transmitter module
  • step by step in particular about 2ns per step, switched in a staggered manner.
  • the number z results from the number of current stages that are required to establish a dominant state dom.
  • P_ACo_l to P_ACo_z are used by the two transmission stages 1210A, 1210C.
  • P_ACo_z is only used by transmit stage 1210A.
  • only some of the z decoupling transistors N_DBo_l to N_DBo_z are used by the two transmission stages 1210B, 1210D.
  • the other part of the z decoupling transistors N_DBo_l to N_DBo_z is only used by the transmission stage 1210B.
  • the transmission current value of the individual transmission stage 1210A, 1210B, 1210C, 1210D can thus be set depending on the operating mode (SLOW or SIC, FAST_TX) of the transmission module 1210 and the transmission signal TxD.
  • Each transmission stage 121A to 121D is designed to set the value of the electric current I_A1 to l_Aa etc.
  • the electrical currents I_A1 to I_Aa etc. can also be referred to briefly as II to In for the tap changers 1210A1, 1210B1, 1210C1, 1210D1, as also explained above with FIGS. 11 and 12 and as explained below.
  • Each of the transistors HVP_A1 to HVP_Ay, HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy is an HV cascode and can also be referred to as an HV standoff device.
  • the transistors HVP_A1 to HVP_Ay protect the CMOS transistors P_Ao_l to P_Ao_a of the transmission stage 1210A1 by the transistors HVP_A1 to HVP_Ay absorbing high voltage drops.
  • Each of the transistors HVN_B through HVN_By, HVP_C through HVP_Cy, HVN_D through HVN_Dy has the same function for the CMOS transistors of the respective associated stage circuits 1210B1, 1210C1, 1210D1.
  • the transmission stage 1210A is connected between the connection 43 for the voltage supply and the connection 41 (CANH) for the signal CAN_H.
  • the transmission stage 1210C is connected between the connection 43 for the voltage supply and the connection 42 (CANL) and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 1210D is connected between the connection 41 (CANH) for the CAN_H signal and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 1210B is connected between the connection 42 (CANL) for the signal CAN_L and the connection 43 for ground or the connection 44 (CAN_GND).
  • the transmission stage 1210A is switched into the CANH path.
  • the transmission stage 1210D is switched to the CANH path.
  • the transmission stage 1210C is connected to the CANL path.
  • the transmission stage 1210B is switched to the CANL path.
  • the transmission module 121 has parallel circuits of a specific number of current stages in the stage circuits 1210A1, 1210B1, 1210C1, 1210D1.
  • the current of the current stages is determined by the current sources IrefAC, IrefDB and the switches of the transmission stages 1210A, 1210B, 1210C, 1210D, which are designed as transistors.
  • the transmission module 1210 of FIG. 13 thus has the four parts or transmission stages 1210A, 1210B, 1210C, 1210D and the resistors R_SIC_H, R_SIC_L and is connected to the external bus load resistor RL.
  • the current reference with the current sources IrefAC and IrefBD is permanently set in the transmission module 1210 from FIG.
  • the two current mirrors of the circuits 1211, 1212 each have z parallel-connected decoupling transistors decoupling transistors P_ACo_l..z and N_DBo_l...z.
  • the current reference sources IrefDB or IrefAC are not switched in a time-staggered manner, as in the previous exemplary embodiments, but the switching transistors of the transmitter stages 1210A, 1210B, 1210C, 1210D are switched as previously described.
  • the configuration of the transmission module 1210 according to FIG. 13 enables the current stages of the transmission stages 1210A, 1210B, 1210C, 1210D to be switched on step by step, staggered over time.
  • This configuration of the transmission module 1210 results in switching processes that are significantly more interference-free than in the switching of the transmission module 121 of the preceding exemplary embodiments.
  • the clearly interference-free switching operations of the transmitter module 1210 lead to significantly lower interference emissions and thus significantly lower emissions.
  • the reason for this is that the transmission module 1210 does not work on the sensitive reference of the current mirror gate line with high dynamics, like the transmission module 121 of the previous exemplary embodiments.
  • An additional advantage of the transmitter module 1210 of FIG. 13 is that the silicon area for the reference current generation, namely in the circuits 1211, 1212, is halved to quartered compared to that of the transmitter module 121 of the previous exemplary embodiments.
  • transmit module 1210 of Figure 13 Yet another advantage of the transmit module 1210 of Figure 13 is that the current reference is shared in circuits 1211, 1212 for transmit stages A/C and B/D. This leads to better matching of the L0/L1 levels for the bus 40.
  • the reference current sources IrefAC and IrefBD can be made dependent on one another. In this case only one reference current can be used.
  • the transmission module 1210 of Fig. 13 uses an adjustment or configuration method for the adjustment (matching) of the SIC/Dom states, which compares the currents I0_AC, I0_DB of the two reference current sources IrefAC and IrefBD to a specific extent adjusted in order to achieve the lowest possible common-mode interference on the bus wires 41, 42. This can reduce emissions.
  • the control device 124 is designed to adjust the values of the currents I0_AC, I0_DB of the reference current sources IrefAC, Iref_DB in order to compensate for effect 2 described above.
  • the transmission module 1210 in the present exemplary embodiment can prevent an unequal behavior of components in the transmission stages 1210A/1210D and 1210C/1210B of the full bridge (effect 2).
  • effect 2 the transmission stages 1210A/1210D and 1210C/1210B of the full bridge
  • the transmission module 1210 is able, due to its design, to reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom (401), sic (403), rec (402) and the overshoot increase and therefore worsen the emission.
  • the previously described effect 1 can be damped by the cascodes of the transmission stages 1210A, 1210B.
  • the resistance Ron (switch-on resistance) of the cascodes in the transmission stages 1210A, 1210B can be changed, in particular by driving with the respectively associated control circuit T_A, T_B. This is done by changing the up to y parallel-connected transistors HVP_A1 to HVP_Ay and/or the up to y parallel-connected transistors HVN_B1 to HVN_By.
  • each of the transistors HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVP_Dy is connected to a connection 125 at its control connection (gate connection).
  • Each of these transistors can thus be controlled by the at least one control device 124 .
  • the intervention for correcting the common-mode level in the dom state 401 takes place via an equal or the same change from HVP_A1 to HVP_Ay and HVP_C1 to HVP_Cy or via an equal or the same change from HVP_D1 to HVN_Dy and HVP_B1 to HVN_By.
  • the configuration of the transmission module 1210 can prevent substrate current losses in particular in the polarity reversal diodes D_A and D_B from causing the common mode level in the dom state 401 to no longer be correct.
  • the polarity reversal diodes D_A and D_B are energized to a lesser extent and, furthermore, all polarity reversal diodes D_A, D_B, D_C, D_D of the four transmission stages 1210A, 1210B, 1210C, 1210D are active.
  • the transmit module 1210 can prevent different common mode levels in the dom state and in the sic state available. In addition, it can be prevented that effects of the same quality are produced by unequal behavior in the cascodes.
  • the transmission module 1210 can positively influence the effects on the emission values of the transmission/reception device 12, which are decisively influenced by the transmission module 1210.
  • the previously described bus system 1 according to the first and second exemplary embodiment is described using a bus system based on the CAN protocol.
  • the bus system 1 according to the first and/or second exemplary embodiment can alternatively be another type of communication network in which the signals are transmitted as differential signals. It is advantageous, but not an essential requirement, that in the bus system 1 exclusive, collision-free access by a subscriber station 10, 20, 30 to the bus 40 is guaranteed at least for certain periods of time.
  • the bus system 1 is in particular a CAN bus system or a CAN HS bus system or a CAN FD bus system or a CAN SIC bus system or a CAN XL bus system.
  • the bus system 1 can be another communication network in which the signals are transmitted as differential signals and serially over the bus.
  • the functionality of the exemplary embodiments described above can be used, for example, in transmitting/receiving devices 12, 22 which are in a CAN bus system or a CAN HS bus system or a CAN FD Bus system or a CAN SIC bus system or a CAN XL bus system can be operated.
  • the two bus states 401, 402 at least temporarily, no dominant and recessive bus state is used, but instead a first bus state and a second bus state are used, both of which are driven.
  • An example of such a bus system is a CAN XL bus system.
  • subscriber stations 10, 30 can be present, of which at least one subscriber station uses a transmission module 121 according to FIG. 10 and at least one subscriber station uses a transmission module 1210 according to FIG. The number and arrangement of the subscriber stations 10, 20, 30 in the
  • Bus system 1 according to the first and second exemplary embodiment and modifications thereof is arbitrary. In particular, only subscriber stations 10 or only subscriber stations 30 are present in the bus systems 1 of the first or second exemplary embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

A transmission module (121; 1210A) and a method for transmitting differential signals in a serial bus system (1) are provided. The transmission module (121) has a first transmission stage (121A; 1210A) for generating transmission currents (I1 to In) for a first signal (CAN_H) that is to be transmitted onto a bus (40) of the bus system (1), a second transmission stage (121B; 1210B) for generating transmission currents (I1 to In) for a second signal (CAN_L) that is to be transmitted, as a differential signal with respect to the first signal (CAN_H), onto the bus (40), a third transmission stage (121C; 1210C) for generating transmission currents (I1 to In) for the first signal (CAN_H), a fourth transmission stage (121D; 1210D) for generating transmission currents (I1 to In) for the second signal (CAN_L), and current mirrors for the first to fourth transmission stages (121A to 121D; 1210A to 1210D), wherein the first to fourth transmission stages (121A to 121D; 1210A to 1210D) are connected in a full bridge, in which the first and fourth transmission stages (121A, 121D; 1210A, 1210D) are connected in series and the third and second transmission stages (121C, 121B; 1210C, 1210B) are connected in series, wherein each current mirror is connected to at least one reference current source (IrefA1..n; IrefB1..n; IrefC1..n; IrefD1..n; IrefAC; IrefDB), and wherein each transmission stage (121A to 121D; 1210A to 1210D) is configured to set the value of the electrical current (I1 to In; I_A1 to I_Aa) output by the transmission stage (121A to 121D; 1210A to 1210D) during operation of the transmission module (121) at one of the current mirrors.

Description

Beschreibung description
Titel title
Sendemodul und Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem Transmission module and method for transmitting differential signals in a serial bus system
Die vorliegende Erfindung betrifft ein Sendemodul und ein Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem, die insbesondere für CAN XL verwendbar sind. The present invention relates to a transmission module and a method for transmitting differential signals in a serial bus system, which can be used in particular for CAN XL.
Stand der Technik State of the art
Serielle Bussysteme werden zur Nachrichten- oder Datenübertragung in technischen Anlagen verwendet. Beispielsweise kann ein serielles Bussystem eine Kommunikation zwischen Sensoren und Steuergeräten in einem Fahrzeug oder einer technischen Produktionsanlage, usw. ermöglichen. Für die Datenübertragung gibt es verschiedene Standards oder Datenübertragungsprotokolle. Bekannt sind insbesondere ein CAN Bussystem, ein LVDS Bussystem (LVDS = Low Voltage Differential Signaling), ein MSC Bussystem (MSC = Micro-Second-Channel), ein 10BASE-T1S- Ethernet. Serial bus systems are used for message or data transmission in technical systems. For example, a serial bus system can enable communication between sensors and control devices in a vehicle or a technical production facility, etc. There are various standards or data transmission protocols for data transmission. In particular, a CAN bus system, an LVDS bus system (LVDS=Low Voltage Differential Signaling), an MSC bus system (MSC=Micro Second Channel), and a 10BASE-T1S Ethernet are known.
Bei einem CAN-Bussystem werden Nachrichten mittels des CAN- und/oder CAN FD Protokolls übertragen, wie es im Standard ISO-11898-1:2015 als CAN Protokoll-Spezifikation mit CAN FD beschrieben ist. Bei CAN FD wird bei der Übertragung auf dem Bus zwischen einer langsamen Betriebsart in einer ersten Kommunikationsphase (Arbitrationsphase) und einer schnellen Betriebsart in einer zweiten Kommunikationsphase (Datenphase) hin und her geschaltet. Bei einem CAN FD- Bussystem ist eine Datenübertragungsrate von größer 1 MBit pro Sekunde (1Mbps) in der zweiten Kommunikationsphase möglich. CAN FD wird von den meisten Herstellern im ersten Schritt mit 500kbit/s Arbitrationsbitrate und 2Mbit/s Datenbitrate im Fahrzeug eingesetzt. In a CAN bus system, messages are transmitted using the CAN and/or CAN FD protocol, as described in the ISO-11898-1:2015 standard as a CAN protocol specification with CAN FD. With CAN FD, during transmission on the bus, there is a switch back and forth between a slow operating mode in a first communication phase (arbitration phase) and a fast operating mode in a second communication phase (data phase). With a CAN FD bus system, a data transmission rate of more than 1 MBit per second (1Mbps) is possible in the second communication phase. CAN FD becomes used by most manufacturers in the first step with 500kbit/s arbitration bit rate and 2Mbit/s data bit rate in the vehicle.
Um noch größere Datenraten in der zweiten Kommunikationsphase zu ermöglichen, gibt es Nachfolgebussysteme für CAN FD, wie beispielsweise CAN- SIC und CAN XL. Bei CAN- SIC gemäß dem Standard CiA601-4 kann in der zweiten Kommunikationsphase eine Datenrate von etwa 5 bis 8 Mbit/s erreicht werden. Bei CAN XL ist eine Datenrate in der zweiten Kommunikationsphase von > 10 Mbit/s gefordert, wobei der Standard (CiA610-3) dafür derzeit bei der Organisation CAN in Automation (CiA) festgelegt wird. CAN XL soll neben dem reinen Datentransport über den CAN-Bus auch andere Funktionen unterstützen, wie funktionale Sicherheit (Safety), Datensicherheit (Security) und Dienstgüte (QoS = Quality of Service). Dies sind elementare Eigenschaften, die in einem autonom fahrenden Fahrzeug benötigt werden. In order to enable even higher data rates in the second communication phase, there are successor bus systems for CAN FD, such as CANSIC and CAN XL. With CANSIC according to the CiA601-4 standard, a data rate of around 5 to 8 Mbit/s can be achieved in the second communication phase. With CAN XL, a data rate of > 10 Mbit/s is required in the second communication phase, whereby the standard (CiA610-3) for this is currently being defined by the CAN in Automation (CiA) organization. In addition to pure data transport via the CAN bus, CAN XL should also support other functions such as functional safety (safety), data security (security) and quality of service (QoS = Quality of Service). These are elementary properties that are required in an autonomously driving vehicle.
Bei allen oben genannten CAN basierten Bussystemen wird für ein Sendesignal TxD separat ein Bussignal CAN_H und idealerweise gleichzeitig ein Bussignal CAN_L auf einen Bus getrieben. Hierbei wird zumindest in der ersten Kommunikationsphase in den Bussignalen CAN_H, CAN_L ein Buszustand aktiv getrieben. Der andere Buszustand wird nicht getrieben und stellt sich aufgrund eines Abschlusswiderstands für Busleitungen bzw. Busadern des Busses ein. In Folge der unterschiedlich getriebenen Zustände können in einem realen Bussystem die Signalformen der Bussignale CAN_H, CAN_L von der idealen Signalform abweichen. Gründe hierfür liegen insbesondere in der Bussystemausgestaltung, wie Stichleitungen, Schaltverzögerungen der Schaltstufen für Bussignale CAN_H, CAN_L usw. Derartige Fehlanpassungen der beiden Bussignale CAN_H, CAN_L können zu Fehlern bei der Auswertung der vom Bus empfangenen Bussignale führen. In all of the above-mentioned CAN-based bus systems, a bus signal CAN_H and ideally a bus signal CAN_L are driven onto a bus separately for a transmission signal TxD. In this case, at least in the first communication phase, a bus state is actively driven in the bus signals CAN_H, CAN_L. The other bus state is not driven and is set due to a terminating resistor for bus lines or bus cores of the bus. As a result of the differently driven states, the signal forms of the bus signals CAN_H, CAN_L can deviate from the ideal signal form in a real bus system. The reasons for this lie in particular in the bus system design, such as stub lines, switching delays in the switching stages for bus signals CAN_H, CAN_L, etc. Such mismatches in the two bus signals CAN_H, CAN_L can lead to errors in the evaluation of the bus signals received from the bus.
Zum Senden und Empfangen der Bussignale werden in einem CAN-Bussystem für die einzelnen Kommunikationsteilnehmer üblicherweise Sende- /Empfangseinrichtungen eingesetzt, die auch als CAN-Transceiver oder CAN FD Transceiver usw. bezeichnet werden. Die CAN-Transceiver oder CAN FD Transceiver dürfen bezüglich der leitungsgebundenen Abstrahlung bzw. In order to send and receive the bus signals, transceivers, which are also referred to as CAN transceivers or CAN FD transceivers, etc., are usually used in a CAN bus system for the individual communication participants. The CAN transceivers or CAN FD transceivers must not be allowed to transmit or
Emission die Grenzwerte für den Betrieb im Fahrzeug nicht überschreiten. Tranceiver für CAN XL müssen hierzu noch strengere Grenzwerte einhalten, die die in der Norm IEC62228-3 festgelegt sind. Nur so ist ein Betrieb des Bussystems bei den vorgegebenen höheren Bitraten als bei CAN FD und CAN SIC möglich. Je nach verfügbarer Halbleitertechnologie stellt die Einhaltung dieser strengen Grenzwerte eine große Herausforderung dar. Emission does not exceed the limit values for operation in the vehicle. Tranceivers for CAN XL must comply with even more stringent limit values that are specified in the IEC62228-3 standard. This is the only way to operate the bus system at the specified higher bit rates than with CAN FD and CAN SIC. Depending on the semiconductor technology available, compliance with these strict limits poses a major challenge.
Im Vergleich zu CAN FD muss bei Transceivern für CAN-SIC oder Transceivern für CAN-XL in der Arbitrationsphase, die auch SIC-Mode oder SIC- Betriebsart genannt wird, zusätzlich zu den Zuständen rezessiv (rec) und dominant (dom) ein dritter Zustand, der Zustand sic, erzeugt werden. Um die Emissionsanforderungen der Norm IEC62228-3 zu erfüllen, muss eine Common- Mode-Spannung der Busleitungen für die Signale CAN_H, CAN_L in drei Sendezuständen, nämlich rezessiv, dominant, sic, in engen Grenzen gehalten werden. Die Common-Mode-Spannung entsteht an einer Gleichtaktdrossel, die insbesondere bei einer Zertifizierungsmessung zur Prüfung der Einhaltung der Norm IEC62228-3 verwendet wird. Die Gleichtaktdrossel wird auch Common- Mode-Choke (CMC) genannt. Die Gleichtaktdrossel hat die Aufgabe, differentielle Signale (DM=differential mode) möglichst ohne Beeinflussung passieren zu lassen und Common-Mode-Signale (CM=common mode) möglichst komplett zu unterdrücken. Jedoch erzeugt die Gleichtaktdrossel im realen Betrieb aus einem differentiellen Signal ohne Common-Mode-Anteil am Eingang ein differentielles Signal mit einem diesen überlagerten unerwünschten Common- Mode-Signal am Ausgang. Dies ist ungünstig, da dies busseits so direkt in den CAN-Bus eingespeist wird und für andere CAN-Module sichtbar ist. Compared to CAN FD, transceivers for CAN SIC or transceivers for CAN XL must have a third state in the arbitration phase, which is also called SIC mode or SIC operating mode, in addition to the states recessive (rec) and dominant (dom). , the state sic, are generated. In order to meet the emission requirements of the IEC62228-3 standard, a common mode voltage of the bus lines for the CAN_H, CAN_L signals must be kept within narrow limits in three transmission states, namely recessive, dominant, sic. The common-mode voltage is generated across a common-mode choke, which is used in particular in a certification measurement to check compliance with the IEC62228-3 standard. The common mode choke is also called common mode choke (CMC). The task of the common-mode choke is to allow differential signals (DM=differential mode) to pass without being influenced and to suppress common-mode signals (CM=common mode) as completely as possible. However, in real operation, the common-mode choke generates a differential signal with an undesired common-mode signal superimposed on it at the output from a differential signal without a common-mode component at the input. This is unfavorable since this is fed directly into the CAN bus on the bus side and is visible to other CAN modules.
Offenbarung der Erfindung Disclosure of Invention
Daher ist es Aufgabe der vorliegenden Erfindung, ein Sendemodul und ein Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem bereitzustellen, welche die zuvor genannten Probleme lösen. Insbesondere sollen das Sendemodul und das Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem die Kompensation von Störgrößen ermöglichen, welche sich auf das Emissionsverhalten des Sendemoduls auswirken. Die Aufgabe wird durch ein Sendemodul zum Senden von differentiellen Signalen in einem seriellen Bussystem mit den Merkmalen von Anspruch 1 gelöst. Das Sendemodul hat eine erste Sendestufe zur Erzeugung von Sendeströmen für ein erstes Signal, das auf einen Bus des Bussystems zu senden ist, eine zweite Sendestufe zur Erzeugung von Sendeströmen für ein zweites Signal, das als ein zu dem ersten Signal differentielles Signal auf den Bus zu senden ist, eine dritte Sendestufe zur Erzeugung von Sendeströmen für das erste Signal, eine vierte Sendestufe zur Erzeugung von Sendeströmen für das zweite Signal, und Stromspiegel für die erste bis vierte Sendestufe, wobei die erste bis vierte Sendestufe in eine Vollbrücke geschaltet sind, bei der die erste und vierte Sendestufe in Reihe geschaltet sind und die dritte und zweite Sendestufe in Reihe geschaltet sind, wobei jeder Stromspiegel an mindestens eine Referenzstromquelle angeschlossen ist, und wobei jede Sendestufe ausgestaltet ist, den Wert des im Betrieb des Sendemoduls von der Sendestufe ausgegebenen elektrischen Stroms an einem der Stromspiegel einzustellen. It is therefore the object of the present invention to provide a transmission module and a method for transmitting differential signals in a serial bus system which solve the aforementioned problems. In particular, the transmission module and the method for sending differential signals in a serial bus system are intended to allow compensation for disturbance variables that affect the emission behavior of the transmission module. The object is achieved by a transmission module for sending differential signals in a serial bus system having the features of claim 1. The transmission module has a first transmission stage for generating transmission currents for a first signal that is to be sent to a bus of the bus system, a second transmission stage for generating transmission currents for a second signal that is applied to the bus as a signal that is different from the first signal is to transmit, a third transmission stage for generating transmission currents for the first signal, a fourth transmission stage for generating transmission currents for the second signal, and current mirrors for the first to fourth transmission stages, the first to fourth transmission stages being connected in a full bridge in which the first and fourth transmission stages are connected in series and the third and second transmission stages are connected in series, each current mirror being connected to at least one reference current source, and each transmission stage being configured to measure the value of the electrical current output by the transmission stage during operation of the transmission module set at one of the current mirrors.
Das beschriebene Sendemodul ermöglicht, dass die geforderten Grenzwerte für die Emission einer Sende-/Empfangseinrichtung für CAN XL erreicht werden kann. Das Sendemodul erfüllt dabei insbesondere die Norm IEC62228-3, welche einzuhaltende Grenzwerte für die Buszustände dom, sic und rec auf dem Bus 40 festlegt, die aufgrund von Sendezuständen dom, sic und rec des Sendemoduls erzeugt wurden. The transmission module described enables the required limit values for the emission of a transmission/reception device for CAN XL to be achieved. In this case, the transmission module satisfies in particular the IEC62228-3 standard, which stipulates limit values to be observed for the bus states dom, sic and rec on the bus 40, which were generated on the basis of transmission states dom, sic and rec of the transmission module.
Beispielsweise kann das Sendemodul im Zustand sic die Impedanz zwischen den Busleitungen für die Signale CAN_H und CAN_L sehr gut dem charakteristischen Wellenwiderstand bzw. Impedanz der verwendeten Busleitung anpassen. Für die Impedanz Zw der verwendeten Busleitung gilt dabei Zw = 1000hm oder Zw = 1200hm. Dadurch verhindert das Sendemodul Reflexionen und lässt somit den Betrieb im Bussystem bei höheren Bitraten zu. For example, in the sic state, the transmission module can adapt the impedance between the bus lines for the signals CAN_H and CAN_L very well to the characteristic characteristic impedance or impedance of the bus line used. For the impedance Zw of the bus line used, Zw = 1000hm or Zw = 1200hm applies. As a result, the transmitter module prevents reflections and thus allows operation in the bus system at higher bit rates.
Das beschriebene Sendemodul erlaubt durch eine Aufteilung seiner vier Sendestufen in n Teile einen zeitlich gestaffelten und gesteuerten Schaltvorgang. Dabei ist ein Einschalten gemäß Gauß-scher Error- Funktion realisierbar. Dies ermöglicht ein Einstellen eines weichen Verhaltens beim Einschaltvorgang. Außerdem verhindert die mögliche Variation von Zeitstufen beim Einschalten das Auftreten einer schmalbandigen Frequenzlinie im Abstrahl- Frequenzspektrum. By dividing its four transmission stages into n parts, the transmission module described permits a chronologically staggered and controlled switching process. Switching on according to the Gaussian error function can be implemented here. This enables a soft behavior to be set during the switch-on process. In addition, the possible variation of time stages when switching on prevents the occurrence of a narrow-band frequency line in the emission frequency spectrum.
Alternativ ist es möglich, mit dem beschriebenen Sendemodul einen gestaffelten und gesteuerten Schaltvorgang über fixe Zeitschritte und variierte Spannungsschritte auszuführen. Auch dadurch kann das Emissionsverhalten des Sendemoduls derart beeinflusst werden, dass die vorgegebenen Grenzwerte eingehalten werden. Alternatively, it is possible to carry out a staggered and controlled switching process using fixed time steps and varied voltage steps with the transmission module described. This can also influence the emission behavior of the transmission module in such a way that the specified limit values are complied with.
Noch dazu kann das beschriebene Sendemodul Effekte aufgrund von unsymmetrischem Verhalten der Sendestufen verringern, die in den Sendezuständen dom, sic, rec auftreten können und die Emission verschlechtern. Das Sendemodul verhindert ein ungleiches Verhalten von Komponenten in Sendestufen A, B (Effekt 1) einer Vollbrücke, so dass im dom- Zustand eine Veränderung der Common-Mode-Spannung im Vergleich zu dem rec-Zustand minimiert oder verhindert wird. Zudem kann das Sendemodul ein ungleiches Verhalten von Komponenten in Sendestufen A/D und C/B der Vollbrücke verhindern (Effekt 2), so dass im sic-Zustand eine Veränderung der Common-Mode-Spannung im Vergleich zu dem rec-Zustand minimiert oder verhindert wird. Dies ist besonders vorteilhaft, da nur wenn ausgehend vom Common-Mode-Pegel des rec-Zustands die Common-Pegel im dom-Zustand und im sic-Zustand zu denjenigen des rec-Zustands passen, ein ausreichendes Emissionsergebnis erzielt werden kann, jedoch die Ursachen, welche zu dem Verhalten von Effekt 1 führen, andere sein können als die zum Effekt 2 führen. In addition, the transmission module described can reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom, sic, rec and worsen the emission. The transmit module prevents unequal behavior of components in transmit stages A, B (effect 1) of a full bridge, so that in the dom state a change in the common-mode voltage is minimized or prevented compared to the rec state. In addition, the transmit module can prevent unequal behavior of components in transmit stages A/D and C/B of the full bridge (Effect 2), so that in the sic state, a change in the common-mode voltage is minimized or prevented compared to the rec state will. This is particularly advantageous since an adequate emission result can only be achieved if, starting from the common mode level of the rec state, the common levels in the dom state and in the sic state match those of the rec state, however, the causes , which lead to the behavior of effect 1 can be different than those lead to effect 2.
Vorteilhafte weitere Ausgestaltungen des Sendemoduls sind in den abhängigen Ansprüchen beschrieben. Advantageous further configurations of the transmission module are described in the dependent claims.
Gemäß einem Ausführungsbeispiel kann Sendestufe ausgestaltet sein, den Wert des im Betrieb des Sendemoduls von der Sendestufe ausgegebenen elektrischen Stroms am Eingang des Stromspiegels einzustellen. Hierbei kann jede der ersten bis vierten Sendestufe einen Stromspiegel zum Anschluss an die mindestens eine Referenzstromquelle aufweisen, wobei der Wert des Stroms der Referenzstromquelle einer Sendestufe im Betrieb des Sendemoduls einstellbar ist. Der Stromspiegel jeder Sendestufe kann zwei CMOS-Transistoren aufweisen, wobei die CMOS-Transistoren des Stromspiegels der ersten Sendestufe PMOS- Transistoren sind, wobei die CMOS-Transistoren des Stromspiegels der zweiten Sendestufe NMOS-Transistoren sind, wobei die CMOS-Transistoren des Stromspiegels der dritten Sendestufe PMOS-Transistoren sind, und wobei die CMOS-Transistoren des Stromspiegels der vierten Sendestufe NMOS- Transistoren sind. According to one exemplary embodiment, the transmission stage can be designed to set the value of the electrical current output by the transmission stage during operation of the transmission module at the input of the current mirror. In this case, each of the first to fourth transmission stages can have a current mirror for connection to the at least one reference current source, the value of the current of the reference current source of a transmission stage being adjustable during operation of the transmission module. The current mirror of each transmission stage can have two CMOS transistors, the CMOS transistors of the current mirror of the first transmission stage being PMOS transistors, the CMOS transistors of the current mirror of the second transmission stage being NMOS transistors, the CMOS transistors of the current mirror of the third Transmission stage are PMOS transistors, and wherein the CMOS transistors of the current mirror of the fourth transmission stage are NMOS transistors.
Gemäß einem Ausführungsbeispiel hat die Referenzstromquelle mindestens zwei Stromstufen, die parallel zueinander geschaltet sind. According to one embodiment, the reference current source has at least two current stages that are connected in parallel to one another.
Mindestens eine der mindestens zwei Stromstufen kann eine Stromsenke sein oder aufweisen. At least one of the at least two current stages can be or have a current sink.
Eine Anzahl n der mindestens zwei Stromstufen für jede der ersten bis vierten Sendestufe kann dieselbe sein, wobei n eine natürliche Zahl größer 1 ist. A number n of the at least two current stages for each of the first to fourth transmission stages may be the same, where n is a natural number greater than 1.
Gemäß einem Ausführungsbeispiel kann die Sendestufe ausgestaltet sein, den Wert des im Betrieb des Sendemoduls von der Sendestufe ausgegebenen elektrischen Stroms am Eingang des Stromspiegels einzustellen. Hierbei kann ein Stromspiegel an die erste und dritte Sendestufe und ein Stromspiegel an die zweite und vierte Sendestufe angeschlossen sein, wobei jede Sendestufe mindestens zwei Schalter aufweist, die parallel zueinander geschaltet sind und zum Einschalten oder Ausschalten von Stromstufen der Sendestufe vorgesehen sind, und wobei jeder der mindestens zwei Schalter einer Sendestufe an einen Auskoppeltransistor des zugehörigen Stromspiegels angeschlossen ist. According to one exemplary embodiment, the transmission stage can be designed to set the value of the electrical current output by the transmission stage during operation of the transmission module at the input of the current mirror. In this case, a current mirror can be connected to the first and third transmission stage and a current mirror to the second and fourth transmission stage, each transmission stage having at least two switches which are connected in parallel and are provided for switching on or off current stages of the transmission stage, and each the at least two switches of a transmission stage are connected to a decoupling transistor of the associated current mirror.
Möglicherweise weist jeder Stromspiegel zwei CMOS-Transistoren auf, wobei die CMOS-Transistoren des Stromspiegels, der an die erste und dritte Sendestufe angeschlossen ist, PMOS-Transistoren sind, und wobei die CMOS-Transistoren des Stromspiegels, der an die zweiten und vierte Sendestufe angeschlossen ist, NMOS-Transistoren sind. Die Ausgangsanschlüsse der Vollbrücke können zum Anschluss an einen Abschlusswiderstand des Busses vorgesehen sein. Possibly each current mirror comprises two CMOS transistors, the CMOS transistors of the current mirror connected to the first and third transmission stages being PMOS transistors and the CMOS transistors of the current mirror connected to the second and fourth transmission stages being PMOS transistors is, are NMOS transistors. The output connections of the full bridge can be provided for connection to a terminating resistor of the bus.
Das Sendemodul kann zudem einen Widerstand aufweisen, dessen eines Ende an den Stromspiegel der ersten Sendestufe angeschlossen ist, und dessen anderes Ende an den Stromspiegel der dritten Sendestufe angeschlossen ist, und einen Widerstand aufweisen, dessen eines Ende an den Stromspiegel der zweiten Sendestufe angeschlossen ist, und dessen anderes Ende an den Stromspiegel der vierten Sendestufe angeschlossen ist. The transmission module may also have a resistor one end of which is connected to the current mirror of the first transmission stage and the other end of which is connected to the current mirror of the third transmission stage, and a resistor one end of which is connected to the current mirror of the second transmission stage. and whose other end is connected to the current mirror of the fourth transmission stage.
Noch dazu kann jede der ersten bis vierten Sendestufe zudem eine Verpoldiode zum Schutz gegen eine positive Rückspeisung in einem Anschluss für die Busspannungsversorgung und eine negative Rückspeisung von einem Anschluss für Masse, und mindestens eine Kaskode zum Schutz der CMOS- Transistoren aufweisen. Still further, each of the first through fourth transmit stages may also include a reverse polarity diode to protect against positive feedback in a bus voltage supply terminal and negative feedback from a ground terminal, and at least one cascode to protect the CMOS transistors.
Gemäß einem Ausführungsbeispiel sind mindestens zwei Kaskoden parallel zueinander geschaltet, wobei eine Anzahl y der Kaskoden für jede der ersten bis vierten Sendestufe dieselbe ist, wobei y eine natürliche Zahl größer 1 ist, und wobei der Einschaltwiderstand der mindestens zwei Kaskoden unterschiedlich ist. According to one embodiment, at least two cascodes are connected in parallel, a number y of the cascodes being the same for each of the first to fourth transmission stages, y being a natural number greater than 1, and the on-resistance of the at least two cascodes being different.
Das Sendemodul kann zudem eine Ansteuerschaltung zur Ansteuerung von schaltbaren Komponenten der ersten bis vierten Sendestufe in Abhängigkeit von einem digitalen Sendesignal und von einer für das Sendemodul eingestellten Betriebsart aufweisen. Möglicherweise ist die Ansteuerschaltung zum zeitlich gestaffelten und gesteuerten Schalten der Widerstandswerte der mindestens zwei Stromstufen ausgestaltet. The transmission module can also have a control circuit for controlling switchable components of the first to fourth transmission stages as a function of a digital transmission signal and of an operating mode set for the transmission module. The drive circuit may be designed for the time-staggered and controlled switching of the resistance values of the at least two current stages.
Das zuvor beschriebene Sendemodul kann Teil einer Sende- /Empfangseinrichtung für eine Teilnehmerstation für ein serielles Bussystem sein, die zudem ein Empfangsmodul zum Empfangen von Signalen von dem Bus aufweist. Die Sende-/Empfangseinrichtung kann Teil einer Teilnehmerstation für ein serielles Bussystem sein, die zudem eine Kommunikationssteuereinrichtung aufweist zum Steuern der Kommunikation in dem Bussystem und zur Erzeugung eines digitalen Sendesignals zur Ansteuerung der ersten bis vierten Sendestufe. The transmission module described above can be part of a transmission/reception device for a subscriber station for a serial bus system, which also has a reception module for receiving signals from the bus. The transmitting/receiving device can be part of a subscriber station for a serial bus system, which also has a communication control device for controlling communication in the bus system and for generating a digital transmission signal for driving the first to fourth transmission stages.
Möglicherweise ist die Teilnehmerstation für die Kommunikation in einem Bussystem ausgestaltet, in dem zumindest zeitweise ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation auf den Bus des Bussystems gewährleistet ist. The subscriber station may be designed for communication in a bus system in which exclusive, collision-free access by a subscriber station to the bus of the bus system is guaranteed at least temporarily.
Die zuvor genannte Aufgabe wird zudem durch ein Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem mit den Merkmalen von Anspruch 20 gelöst. Das Verfahren wird mit einem Sendemodul ausgeführt, das Stromspiegel für eine erste bis vierte Sendestufe aufweist, wobei jeder Stromspiegel an mindestens eine Referenzstromquelle angeschlossen ist, und wobei das Verfahren die Schritte aufweist, Erzeugen, mit einer ersten Sendestufe, von Sendeströmen für ein erstes Signal, das auf einen Bus des Bussystems zu senden ist, Erzeugen, mit einer zweiten Sendestufe, von Sendeströmen für ein zweites Signal, das als ein zu dem ersten Signal differentielles Signal auf den Bus zu senden ist, Erzeugen, mit einer dritten Sendestufe, von Sendeströmen für das erste Signal, und Erzeugen, mit einer vierten Sendestufe von Sendeströmen für das zweite Signal, wobei die erste bis vierte Sendestufe in eine Vollbrücke geschaltet sind, bei der die erste und vierte Sendestufe in Reihe geschaltet sind und die dritte und zweite Sendestufe in Reihe geschaltet sind, und wobei jede Sendestufe den Wert des im Betrieb des Sendemoduls von der Sendestufe ausgegebenen elektrischen Stroms an einem der Stromspiegel einstellt. The aforementioned object is also achieved by a method for sending differential signals in a serial bus system having the features of claim 20. The method is carried out using a transmission module which has current mirrors for a first to fourth transmission stage, each current mirror being connected to at least one reference current source, and the method having the steps of generating, with a first transmission stage, transmission currents for a first signal, which is to be sent to a bus of the bus system, generating, with a second transmission stage, transmission streams for a second signal, which is to be sent to the bus as a signal which is different from the first signal, generating, with a third transmission stage, transmission streams for the first signal, and generating, with a fourth transmission stage, transmission currents for the second signal, the first to fourth transmission stages being connected in a full bridge in which the first and fourth transmission stages are connected in series and the third and second transmission stages are connected in series are, and each transmission stage the value of the output during operation of the transmission module from the transmission stage e electrical current at one of the current mirrors.
Das Verfahren bietet dieselben Vorteile, wie sie zuvor in Bezug auf das Sendemodul genannt sind. The method offers the same advantages as those mentioned above with regard to the transmission module.
Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen. Further possible implementations of the invention also include combinations of features or embodiments described above or below with regard to the exemplary embodiments that are not explicitly mentioned. Included the person skilled in the art will also add individual aspects as improvements or additions to the respective basic form of the invention.
Zeichnungen drawings
Nachfolgend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung und anhand von Ausführungsbeispielen näher beschrieben. Es zeigen: The invention is described in more detail below with reference to the attached drawing and using exemplary embodiments. Show it:
Fig. 1 ein vereinfachtes Blockschaltbild eines Bussystems gemäß einem ersten Ausführungsbeispiel; 1 shows a simplified block diagram of a bus system according to a first exemplary embodiment;
Fig. 2 ein Schaubild zur Veranschaulichung des Aufbaus einer Nachricht, die von einer Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel gesendet werden kann; 2 shows a diagram to illustrate the structure of a message that can be sent by a subscriber station of the bus system according to the first exemplary embodiment;
Fig. 3 ein Beispiel für den idealen zeitlichen Verlauf von Bussignalen CAN_H, CAN_L in dem Bussystem von Fig. 1; FIG. 3 shows an example of the ideal time profile of bus signals CAN_H, CAN_L in the bus system of FIG. 1;
Fig. 4 den zeitlichen Verlauf einer Differenzspannung VDIFF, die sich auf dem Bus des Bussystems infolge der Bussignale von Fig. 4 ausbildet; FIG. 4 shows the time profile of a differential voltage VDIFF which forms on the bus of the bus system as a result of the bus signals from FIG. 4;
Fig. 5 ein Beispiel für einen zeitlichen Verlauf eines digitalen Sendesignals, welches in der Arbitrationsphase (SIC- Betriebsart) in Bussignale CAN_H, CAN_L für einen Bus des Bussystems von Fig. 1 umgesetzt werden soll; 5 shows an example of a time profile of a digital transmission signal which is to be converted into bus signals CAN_H, CAN_L for a bus of the bus system of FIG. 1 in the arbitration phase (SIC operating mode);
Fig. 6 den zeitlichen Verlauf der Bussignale CAN_H, CAN_L beim Wechsel zwischen einem rezessiven Buszustand zu einem dominanten Buszustand und zurück zu dem rezessiven Buszustand, die in der Arbitrationsphase (SIC- Betriebsart) aufgrund des Sendesignals von Fig. 5 auf den Bus gesendet werden; 6 shows the time profile of the bus signals CAN_H, CAN_L when changing from a recessive bus state to a dominant bus state and back to the recessive bus state, which are sent to the bus in the arbitration phase (SIC operating mode) on the basis of the transmission signal from FIG. 5;
Fig. 7 ein Beispiel für einen zeitlichen Verlauf eines digitalen Sendesignals, welches in der Datenphase in Bussignale CAN_H, CAN_L für den Bus des Bussystems von Fig. 1 umgesetzt werden soll; Fig. 8 den zeitlichen Verlauf der Bussignale CAN_H, CAN_L, die in der Datenphase aufgrund des Sendesignals von Fig. 6 auf den Bus gesendet werden; FIG. 7 shows an example of a time profile of a digital transmission signal which is to be converted in the data phase into bus signals CAN_H, CAN_L for the bus of the bus system from FIG. 1; FIG. 8 shows the time course of the bus signals CAN_H, CAN_L, which are sent to the bus in the data phase on the basis of the transmission signal from FIG. 6;
Fig. 9 ein Blockdiagramm mit einer Gleichtaktdrossel (Common Mode Choke) in dem Bussystem von Fig. 1. 9 shows a block diagram with a common mode choke in the bus system of FIG.
Fig. 10 ein Schaltbild eines Sendemoduls für eine Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel; 10 shows a circuit diagram of a transmission module for a subscriber station of the bus system according to the first exemplary embodiment;
Fig. 11 ein Zeitdiagramm zur Darstellung der Einschaltung verschiedener Stromstufen einer Sendestufe für ein erstes spezielles Beispiel des Sendemoduls von Fig. 10; FIG. 11 is a timing diagram showing the turn-on of various power stages of a transmit stage for a first specific example of the transmit module of FIG. 10;
Fig. 12 ein Detail einer Sendestufe für ein zweites spezielles Beispiel des Sendemoduls von Fig. 10; und Figure 12 shows a detail of a transmission stage for a second specific example of the transmission module of Figure 10; and
Fig. 13 ein Schaltbild eines Sendemoduls für eine Teilnehmerstation des Bussystems gemäß einem zweiten Ausführungsbeispiel. 13 shows a circuit diagram of a transmission module for a subscriber station of the bus system according to a second exemplary embodiment.
In den Figuren sind gleiche oder funktionsgleiche Elemente, sofern nichts anderes angegeben ist, mit denselben Bezugszeichen versehen. In the figures, elements that are the same or have the same function are provided with the same reference symbols unless otherwise stated.
Beschreibung der Ausführungsbeispiele Description of the exemplary embodiments
Fig. 1 zeigt ein Bussystem 1, das beispielsweise zumindest abschnittsweise ein CAN-Bussystem, ein CAN-FD-Bussystem, usw., sein kann. Das Bussystem 1 kann in einem Fahrzeug, insbesondere einem Kraftfahrzeug, einem Flugzeug, usw., oder im Krankenhaus usw. Verwendung finden. 1 shows a bus system 1 which, for example, can be a CAN bus system, a CAN FD bus system, etc., at least in sections. The bus system 1 can be used in a vehicle, in particular a motor vehicle, an airplane, etc., or in a hospital, etc.
In Fig. 1 hat das Bussystem 1 eine Vielzahl von Teilnehmerstationen 10, 20, 30, die jeweils an einen Bus 40 oder Busleitung mit einer ersten Busader 41 und einer zweiten Busader 42 angeschlossen sind. Die Busadern 41, 42 können auch CAN_H und CAN_L für die Signale auf dem Bus 40 genannt werden. Über den Bus 40 können Nachrichten 45, 46, 47 in der Form von Signalen zwischen den einzelnen Teilnehmerstationen 10, 20, 30 übertragen werden. Die Teilnehmerstationen 10, 20, 30 können beispielsweise Steuergeräte oder Anzeigevorrichtungen eines Kraftfahrzeugs sein. In FIG. 1, the bus system 1 has a large number of subscriber stations 10, 20, 30, which are each connected to a bus 40 or bus line with a first bus wire 41 and a second bus wire 42. The bus cores 41, 42 can also be called CAN_H and CAN_L for the signals on the bus 40. About the bus 40 messages 45, 46, 47 in the form of signals between the individual subscriber stations 10, 20, 30 are transmitted. The subscriber stations 10, 20, 30 can be, for example, control devices or display devices of a motor vehicle.
Wie in Fig. 1 gezeigt, haben die Teilnehmerstationen 10, 30 jeweils eine Kommunikationssteuereinrichtung 11 und eine Sende-/Empfangseinrichtung 12. Die Sende-/Empfangseinrichtung 12 hat ein Sendemodul 121 und ein Empfangsmodul 122. As shown in Fig. 1, the subscriber stations 10, 30 each have a communication control device 11 and a transceiver 12. The transceiver 12 has a transmit module 121 and a receive module 122.
Die Teilnehmerstation 20 hat eine Kommunikationssteuereinrichtung 21 und eine Sende-/Empfangseinrichtung 22. Die Sende-/Empfangseinrichtung 22 hat ein Sendemodul 221 und ein Empfangsmodul 222. Subscriber station 20 has a communication control device 21 and a transceiver 22. Transceiver 22 has a transmit module 221 and a receive module 222.
Die Sende-/Empfangseinrichtungen 12 der Teilnehmerstationen 10, 30 und die Sende-/Empfangseinrichtung 22 der Teilnehmerstation 20 sind jeweils direkt an den Bus 40 angeschlossen, auch wenn dies in Fig. 1 nicht dargestellt ist. The transmitting/receiving devices 12 of the subscriber stations 10, 30 and the transmitting/receiving device 22 of the subscriber station 20 are each connected directly to the bus 40, even if this is not shown in FIG.
Die Kommunikationssteuereinrichtungen 11, 21 dienen jeweils zur Steuerung einer Kommunikation der jeweiligen Teilnehmerstation 10, 20, 30 über den Bus 40 mit mindestens einer anderen Teilnehmerstation der Teilnehmerstationen 10, 20, 30, die an den Bus 40 angeschlossen sind. The communication control devices 11, 21 are each used to control communication between the respective subscriber station 10, 20, 30 via the bus 40 and at least one other subscriber station of the subscriber stations 10, 20, 30 that are connected to the bus 40.
Die Kommunikationssteuereinrichtungen 11 erstellen und lesen erste Nachrichten 45, 47, die beispielsweise modifizierte CAN Nachrichten 45, 47 sind. Hierbei sind die modifizierten CAN Nachrichten 45, 47 beispielsweise auf der Grundlage des CAN SIC-Formats oder des CAN XL-Formats aufgebaut. Die Sende-/Empfangseinrichtung 12 dient zum Senden und Empfangen der Nachrichten 45, 47 von dem Bus. Das Sendemodul 121 empfängt ein von der Kommunikationssteuereinrichtung 11 für eine der Nachrichten 45, 47 erstelltes digitales Sendesignal TxD und setzt dieses in Signale auf den Bus 40 um. Das Empfangsmodul 121 empfängt auf dem Bus 40 gesendete Signale entsprechend den Nachrichten 45 bis 47 und erzeugt daraus ein digitales Empfangssignal RxD. Das Empfangsmodul 122 sendet das Empfangssignal RxD an die Kommunikationssteuereinrichtung 11. Die Kommunikationssteuereinrichtung 21 kann wie ein herkömmlicher CAN- Controller nach ISO 11898-1:2015 ausgeführt sein, d.h. wie ein CAN FD toleranter Classical CAN-Controller oder ein CAN FD Controller. Die Kommunikationssteuereinrichtung 21 erstellt und liest zweite Nachrichten 46, beispielsweise CAN FD-Nachrichten 46. Die Sende-/Empfangseinrichtung 22 dient zum Senden und Empfangen der Nachrichten 46 von dem Bus 40. Das Sendemodul 221 empfängt ein von der Kommunikationssteuereinrichtung 21 erstelltes digitales Sendesignal TxD und setzt dieses in Signale für eine Nachricht 46 auf den Bus 40 um. Das Empfangsmodul 221 empfängt auf dem Bus 40 gesendete Signale entsprechend den Nachrichten 45 bis 47 und erzeugt daraus ein digitales Empfangssignal RxD. Ansonsten kann die Sende- /Empfangseinrichtung 22 wie ein herkömmlicher CAN-Transceiver ausgeführt sein. The communication control devices 11 create and read first messages 45, 47, which are modified CAN messages 45, 47, for example. In this case, the modified CAN messages 45, 47 are constructed, for example, on the basis of the CAN SIC format or the CAN XL format. The transceiver 12 serves to send and receive the messages 45, 47 from the bus. The transmission module 121 receives a digital transmission signal TxD created by the communication control device 11 for one of the messages 45, 47 and converts this into signals on the bus 40. The reception module 121 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them. The reception module 122 sends the reception signal RxD to the communication control device 11. The communication control device 21 can be designed like a conventional CAN controller according to ISO 11898-1:2015, ie like a CAN FD tolerant classic CAN controller or a CAN FD controller. The communication control device 21 creates and reads second messages 46, for example CAN FD messages 46. The transceiver 22 is used to send and receive the messages 46 from the bus 40. The transmission module 221 receives a digital transmission signal TxD and created by the communication control device 21 converts this into signals for a message 46 on the bus 40. The reception module 221 receives signals sent on the bus 40 in accordance with the messages 45 to 47 and generates a digital reception signal RxD from them. Otherwise, the transceiver 22 can be designed like a conventional CAN transceiver.
Zum Senden der Nachrichten 45, 47 mit CAN XL oder CAN SIC werden bewährte Eigenschaften übernommen, die für die Robustheit und Anwenderfreundlichkeit von CAN und CAN FD verantwortlich sind, insbesondere Rahmenstruktur mit Identifier und Arbitrierung nach dem bekannten CSMA/CR-Verfahren. Das CSMA/CR-Verfahren hat zur Folge, dass es sogenannte rezessive Zustände auf dem Bus 40 geben muss, welche von anderen Teilnehmerstationen 10, 20, 30 mit dominanten Pegeln oder dominanten Zuständen auf dem Bus 40 überschrieben werden können. For sending the messages 45, 47 with CAN XL or CAN SIC, proven properties are adopted that are responsible for the robustness and user-friendliness of CAN and CAN FD, in particular frame structure with identifier and arbitration according to the known CSMA/CR method. The consequence of the CSMA/CR method is that there must be so-called recessive states on the bus 40 which can be overwritten by other subscriber stations 10, 20, 30 with dominant levels or dominant states on the bus 40.
Mit den beiden Teilnehmerstationen 10, 30 ist eine Bildung und dann Übertragung von Nachrichten 45 mit verschiedenen CAN-Formaten, insbesondere dem CAN FD Format oder dem CAN SIC Format oder dem CAN XL Format sowie der Empfang solcher Nachrichten 45 realisierbar, wie nachfolgend genauer beschrieben. The two subscriber stations 10, 30 can be used to form and then transmit messages 45 with different CAN formats, in particular the CAN FD format or the CAN SIC format or the CAN XL format, and to receive such messages 45, as described in more detail below.
Fig. 2 zeigt für die Nachricht 45 einen Rahmen 450, der insbesondere ein CAN XL Rahmen ist, wie er von der Kommunikationssteuereinrichtung 11 für die Sende-/Empfangseinrichtung 12 zum Senden auf den Bus 40 bereitgestellt wird. Hierbei erstellt die Kommunikationssteuereinrichtung 11 den Rahmen 450 bei dem vorliegenden Ausführungsbeispiel als kompatibel mit CAN FD. Alternativ ist der Rahmen 450 kompatibel zu CAN SIC. Gemäß Fig. 2 ist der Rahmen 450 für die CAN-Kommunikation auf dem Bus 40 in unterschiedliche Kommunikationsphasen 451, 452 unterteilt, nämlich eine Arbitrationsphase 451 (erste Kommunikationsphase) und eine Datenphase 452 (zweite Kommunikationsphase). Der Rahmen 450 hat, nach einem Startbit SOF, ein Arbitrationsfeld 453, ein Steuerfeld 454, ein Datenfeld 455, ein Prüfsummenfeld 456 und ein Rahmenabschlussfeld 457. 2 shows a frame 450 for the message 45, which is in particular a CAN XL frame, as is provided by the communication control device 11 for the transceiver 12 for transmission onto the bus 40. Here, in the present exemplary embodiment, the communication control device 11 creates the frame 450 as compatible with CAN FD. Alternatively, the frame 450 is compatible with CAN SIC. According to FIG. 2, the frame 450 for the CAN communication on the bus 40 is divided into different communication phases 451, 452, namely an arbitration phase 451 (first communication phase) and a data phase 452 (second communication phase). The frame 450 has, after a start bit SOF, an arbitration field 453, a control field 454, a data field 455, a checksum field 456 and a frame termination field 457.
In der Arbitrationsphase 451 wird mit Hilfe eines Identifizierers (ID) mit beispielsweise Bits ID28 bis ID18 in dem Arbitrationsfeld 453 bitweise zwischen den Teilnehmerstationen 10, 20, 30 ausgehandelt, welche Teilnehmerstation 10, 20, 30 die Nachricht 45, 46 mit der höchsten Priorität senden möchte und daher für die nächste Zeit zum Senden in der anschließenden Datenphase 452 einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 bekommt. In der Arbitrationsphase 451 wird ein Physical Layer wie bei CAN und CAN-FD verwendet. Der Physical Layer entspricht der Bitübertragungsschicht oder Schicht 1 des bekannten OSI-Modells (Open Systems Interconnection Modell). In the arbitration phase 451, an identifier (ID) with, for example, bits ID28 to ID18 in the arbitration field 453 is used to negotiate bit by bit between the subscriber stations 10, 20, 30 as to which subscriber station 10, 20, 30 is sending the message 45, 46 with the highest priority wants and therefore gets exclusive access to the bus 40 of the bus system 1 for the next time for sending in the subsequent data phase 452. In the arbitration phase 451, a physical layer is used as in CAN and CAN-FD. The physical layer corresponds to the physical layer or layer 1 of the well-known OSI model (Open Systems Interconnection model).
Ein wichtiger Punkt während der Phase 451 ist, dass das bekannte CSMA/CR- Verfahren Verwendung findet, welches gleichzeitigen Zugriff der Teilnehmerstationen 10, 20, 30 auf den Bus 40 erlaubt, ohne dass die höher priorisierte Nachricht 45, 46 zerstört wird. Dadurch können dem Bussystem 1 relativ einfach weitere Bus-Teilnehmerstationen 10, 20, 30 hinzugefügt werden, was sehr vorteilhaft ist. An important point during phase 451 is that the known CSMA/CR method is used, which allows subscriber stations 10, 20, 30 to access the bus 40 simultaneously without the higher-priority message 45, 46 being destroyed. As a result, further bus subscriber stations 10, 20, 30 can be added to the bus system 1 relatively easily, which is very advantageous.
Das CS M A/CR- Verfahren hat zur Folge, dass es sogenannte rezessive Zustände auf dem Bus 40 geben muss, welche von anderen Teilnehmerstationen 10, 20,The CS M A/CR method has the consequence that there must be so-called recessive states on the bus 40, which other subscriber stations 10, 20,
30 mit dominanten Pegeln oder dominanten Zuständen auf dem Bus 40 überschrieben werden können. Im rezessiven Zustand herrschen an der einzelnen Teilnehmerstation 10, 20, 30 hochohmige Verhältnisse, was in Kombination mit den Parasiten der Busbeschaltung längere Zeitkonstanten zur Folge hat. Dies führt zu einer Begrenzung der maximalen Bitrate des heutigen CAN-FD-Physical-Layer auf derzeit etwa 2 Megabit pro Sekunde im realen Fahrzeug- Einsatz. In der Datenphase 452 werden neben einem Teil des Steuerfelds 454 die Nutzdaten des CAN-XL-Rahmens 450 bzw. der Nachricht 45 aus dem Datenfeld 455 sowie das Prüfsummenfeld 456 gesendet. In dem Prüfsummenfeld 456 kann eine Prüfsumme über die Daten der Datenphase 452 einschließlich der Stuffbits enthalten sein, die vom Sender der Nachricht 45 nach jeweils einer vorbestimmten Anzahl von gleichen Bits, insbesondere 10 gleichen Bits, als inverses Bit eingefügt werden. Am Ende der Datenphase 452 wird wieder in die Arbitrationsphase 451 zurückgeschaltet. 30 can be overwritten with dominant levels or dominant states on the bus 40. In the recessive state, the individual subscriber stations 10, 20, 30 have high-impedance conditions, which, in combination with the parasites of the bus wiring, results in longer time constants. This leads to a limitation of the maximum bit rate of today's CAN FD physical layer to around 2 megabits per second in real vehicle use. In the data phase 452, in addition to part of the control field 454, the user data of the CAN-XL frame 450 or the message 45 from the data field 455 and the checksum field 456 are sent. A checksum over the data of the data phase 452 including the stuff bits can be contained in the checksum field 456, which the sender of the message 45 inserts as an inverse bit after a predetermined number of identical bits, in particular 10 identical bits. At the end of the data phase 452, the arbitration phase 451 is switched back to.
In einem Endefeld in der Rahmenabschlussphase 457 kann mindestens ein Acknowledge-Bit enthalten sein. Außerdem kann eine Folge von 11 gleichen Bits vorhanden sein, welche das Ende des CAN XL-Rahmens 450 anzeigen. Mit dem mindestens einen Acknowledge-Bit kann mitgeteilt werden, ob ein Empfänger in dem empfangenen CAN XL- Rahmen 450 bzw. der Nachricht 45 einen Fehler entdeckt hat oder nicht. At least one acknowledge bit may be included in an end field in the frame completion phase 457 . There may also be a sequence of 11 same bits indicating the end of the CAN XL frame 450. The at least one acknowledge bit can be used to communicate whether a receiver has discovered an error in the received CAN XL frame 450 or the message 45 or not.
Ein Sender der Nachricht 45 beginnt ein Senden von Bits der Datenphase 452 auf den Bus 40 erst, wenn die Teilnehmerstation 10 als der Sender die Arbitration gewonnen hat und die Teilnehmerstation 10 als Sender damit zum Senden einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 hat. A sender of the message 45 does not start sending bits of the data phase 452 to the bus 40 until the subscriber station 10 as the sender has won the arbitration and the subscriber station 10 as the sender thus has exclusive access to the bus 40 of the bus system 1 for sending .
Somit verwenden die Teilnehmerstationen 10, 30 in der Arbitrationsphase 451 als erster Kommunikationsphase teilweise, insbesondere bis zum FDF-Bit (inklusive), ein von CAN/CAN-FD bekanntes Format gemäß der ISO11898-l:2015. Jedoch ist im Vergleich zu CAN oder CAN FD in der Datenphase 452 als zweiter Kommunikationsphase eine Steigerung der Netto-Datenübertragungsrate, insbesondere auf über 10 Megabit pro Sekunde möglich. Außerdem ist ein Anheben der Größe der Nutzdaten pro Rahmen, insbesondere auf etwa 2kbyte oder einen beliebigen anderen Wert möglich. Thus, in the arbitration phase 451, the subscriber stations 10, 30 partially use a format known from CAN/CAN-FD in accordance with ISO11898-1:2015 as the first communication phase, in particular up to the FDF bit (inclusive). However, compared to CAN or CAN FD in the data phase 452 as the second communication phase, the net data transmission rate can be increased, in particular to more than 10 megabits per second. In addition, it is possible to increase the size of the user data per frame, in particular to around 2 kbyte or any other value.
Fig. 3 zeigt auf der linken Seite, dass die Teilnehmerstationen 10, 20, 30 in der Arbitrationsphase 451 Signale CAN_H, CAN_L auf den Bus 40 senden, die abwechselnd mindestens einen dominanten Zustand 401 oder mindestens einen rezessiven Zustand 402 haben. Nach der Arbitration in der Arbitrationsphase 451 steht eine der Teilnehmerstationen 10, 20, 30 als Gewinner fest. Angenommen, die Teilnehmerstation 10 hat die Arbitration gewonnen. Dann schaltet die Sende- /Empfangseinrichtung 12 der Teilnehmerstation 10 ihren Physical Layer am Ende der Arbitrationsphase 451 von einer ersten Betriebsart (SLOW) in eine zweite Betriebsart (FAST_TX) um, da die Teilnehmerstation 10 in der Datenphase 452 Sender der Nachricht 45 ist. Das Sendemodul 121 erzeugt dann in der Datenphase 452 bzw. in der zweiten Betriebsart (FAST_TX) abhängig von einem Sendesignal TxD nacheinander und somit seriell die Zustände L0 oder LI für die Signale CAN_H,3 shows on the left side that the subscriber stations 10, 20, 30 send signals CAN_H, CAN_L to the bus 40 in the arbitration phase 451, which alternately have at least one dominant state 401 or at least one recessive state 402. After the arbitration in the arbitration phase 451, one of the subscriber stations 10, 20, 30 is the winner. Suppose the Subscriber station 10 won the arbitration. Then the transceiver 12 of the subscriber station 10 switches its physical layer at the end of the arbitration phase 451 from a first operating mode (SLOW) to a second operating mode (FAST_TX), since the subscriber station 10 is the sender of the message 45 in the data phase 452. In the data phase 452 or in the second operating mode (FAST_TX), the transmission module 121 then generates the states L0 or LI for the signals CAN_H,
CAN_L auf dem Bus 40. Die Frequenz der Signale CAN_H, CAN_L kann in der Datenphase 452 gesteigert sein, wie auf der rechten Seite in Fig. 3 gezeigt. Somit ist die Netto-Datenübertragungsrate in der Datenphase 452 im Vergleich zu der Arbitrationsphase 451 gesteigert. Dagegen schaltet die Sende-/Empfangseinrichtung 12 der Teilnehmerstation 30 ihren Physical Layer am Ende der Arbitrationsphase 451 von der ersten Betriebsart (SLOW) in eine dritte Betriebsart (FAST_RX) um, da die Teilnehmerstation 30 in der Datenphase 452 nur Empfänger, also kein Sender, des Rahmens 450 ist. Nach dem Ende der Arbitrationsphase 451 schalten alle Sende- /Empfangseinrichtungen 12 der Teilnehmerstationen 10, 30 ihre Betriebsart in die erste Betriebsart (SLOW) um. Somit schalten alle Sende-/Empfangseinrichtungen 12 auch ihren Physical Layer um. CAN_L on the bus 40. The frequency of the signals CAN_H, CAN_L may be increased in the data phase 452 as shown on the right side in FIG. Thus, the net data transfer rate in the data phase 452 is increased compared to the arbitration phase 451. In contrast, the transceiver 12 of the subscriber station 30 switches its physical layer at the end of the arbitration phase 451 from the first mode (SLOW) to a third mode (FAST_RX), since the subscriber station 30 in the data phase 452 only receives, i.e. no transmitter, of the frame is 450. After the end of the arbitration phase 451, all transmitting/receiving devices 12 of the subscriber stations 10, 30 switch their operating mode to the first operating mode (SLOW). Thus, all transceivers 12 also switch their physical layer.
Gemäß Fig. 4 bildet sich in der Arbitrationsphase 451 im idealen Fall auf dem Bus 40 ein Differenzsignal VDIFF = CAN_H - CAN_L mit Werten von VDIFF = 2V für dominante Zustände 401 und VDIFF = 0V für rezessive Zustände 402. Dies ist auf der linken Seite in Fig. 4 gezeigt. Dagegen bildet sich in der Datenphase 452 auf dem Bus 40 ein Differenzsignal VDIFF = CAN_H - CAN_L mit Zuständen L0, LI aus, wie auf der rechten Seite in Fig. 4 gezeigt. Der Zustand L0 hat einen Wert VDIFF = IV. Der Zustand LI hat einen Wert VDIFF = -IV. Das Empfangsmodul 122 kann die Zustände 401, 402 und L0, LI jeweils mit den Empfangsschwellen unterscheiden, die in den Bereichen TH_T1, TH_T2, TH_T3 liegen. Dabei verwendet das Empfangsmodul 122 zumindest die Empfangsschwelle TI von beispielsweise 0,7 V in der Arbitrationsphase 451. Das Empfangsmodul 122 verwendet die Empfangsschwelle T2 von beispielsweise -0,35 V beispielsweise in der Arbitrationsphase 451, gegebenenfalls jedoch auch in der Datenphase 452. Die Empfangsschwelle T3 von beispielsweise 0,0 V wird in der Datenphase 452 verwendet. Bei der Umschaltung zwischen der ersten bis dritten Betriebsart (SLOW, FAST_TX, FAST_RX), die zuvor in Bezug auf Fig. 3 beschrieben sind, schaltet das Empfangsmodul 122 jeweils die Empfangsschwellen um. 4 forms in the arbitration phase 451 in the ideal case on the bus 40, a difference signal VDIFF = CAN_H - CAN_L with values of VDIFF = 2V for dominant states 401 and VDIFF = 0V for recessive states 402. This is on the left side in 4 shown. In contrast, a differential signal VDIFF=CAN_H−CAN_L with states L0, LI is formed on bus 40 in data phase 452, as shown on the right-hand side in FIG. State L0 has a value VDIFF = IV. State LI has a value VDIFF = -IV. The receiving module 122 can distinguish between the states 401, 402 and L0, LI with the receiving thresholds that are in the ranges TH_T1, TH_T2, TH_T3. The reception module 122 uses at least the reception threshold TI of, for example, 0.7 V in the arbitration phase 451. The reception module 122 uses the reception threshold T2 of, for example, -0.35 V, for example in the arbitration phase 451, but possibly also in the data phase 452. The reception threshold T3 of, for example, 0.0V is used in the data phase 452. When switching between the first and third In the operating mode (SLOW, FAST_TX, FAST_RX) previously described with reference to FIG. 3 , the receiving module 122 toggles the receiving thresholds, respectively.
Fig. 5 zeigt ein Beispiel für einen Teil des digitalen Sendesignals TxD, welches das Sendemodul 121 in der Arbitrationsphase 451 von der Kommunikationssteuereinrichtung 11 empfängt, und daraus die Signale CAN_H, CAN_L für den Bus 40 erzeugt. In Fig. 5 wechselt das Sendesignal TxD von einem Zustand LW (Niedrig = Low) zu einem Zustand Hl (Hoch = High) und wieder zurück zu dem Zustand LW (Niedrig = Low). 5 shows an example of a part of the digital transmission signal TxD, which the transmission module 121 receives from the communication control device 11 in the arbitration phase 451 and generates the signals CAN_H, CAN_L for the bus 40 therefrom. In FIG. 5, the transmission signal TxD changes from a state LW (low=low) to a state H1 (high=high) and back to the state LW (low=low).
Wie in Fig. 6 genauer gezeigt, erzeugt das Sendemodul 121 für das Sendesignal TxD von Fig. 5 die Signale CAN_H, CAN_L für die Busadern 41, 42 derart, dass zusätzlich ein Zustand 403 (sic) vorhanden ist. Der Zustand 403 (sic) kann unterschiedlich lang sein, wie mit dem Zustand 403_0 (sic) beim Übergang von dem Zustand 402 (rec) zu dem Zustand 401 (dom) gezeigt und dem Zustand 403_1 (sic) beim Übergang von dem Zustand 401 (dom) zu dem Zustand 402 (rec) gezeigt. Der Zustand 403_0 (sic) ist zeitlich kürzer als der Zustand 403_1 (sic). Um Signale gemäß Fig. 6 zu erzeugen, wird das Sendemodul 121 in eine SIC- Betriebsart (SIC-Mode) geschaltet. As shown in more detail in FIG. 6, the transmission module 121 for the transmission signal TxD from FIG. 5 generates the signals CAN_H, CAN_L for the bus cores 41, 42 in such a way that a state 403 (sic) is also present. State 403 (sic) can have different lengths, as shown with state 403_0 (sic) when transitioning from state 402 (rec) to state 401 (dom) and state 403_1 (sic) when transitioning from state 401 ( dom) to state 402 (rec). State 403_0 (sic) is shorter in time than state 403_1 (sic). In order to generate signals according to FIG. 6, the transmission module 121 is switched to a SIC operating mode (SIC mode).
Das Durchlaufen des kurzen sic-Zustands 403_0 ist in der CiA610-3 nicht gefordert und der Zustand ist abhängig von der Art der Implementierung. Die zeitliche Dauer des „langen“ Zustands 403_1 (sic) ist für CAN-SIC als auch für die SIC- Betriebsart bei CAN-XL spezifiziert als t_sic < 530ns, beginnend mit der steigenden Flanke an dem Sendesignal TxD von Fig. 5. Going through the short sic state 403_0 is not required in CiA610-3 and the state depends on the type of implementation. The duration of the "long" state 403_1 (sic) is specified for CAN-SIC as well as for the SIC operating mode in CAN-XL as t_sic < 530ns, beginning with the rising edge on the transmit signal TxD of Fig. 5.
Das Sendemodul 121 soll im „langen“ Zustand 403_1 (sic) die Impedanz zwischen den Busadern 41 (CANH) und 42 (CANL) möglichst gut an den charakteristischen Wellenwiderstand Zw der verwendeten Busleitung anpassen. Hierbei gilt Zw=1000hm oder 1200hm. Diese Anpassung verhindert Reflexionen und lässt somit den Betrieb bei höheren Bitraten zu. Zur Vereinfachung wird nachfolgend immer von dem Zustand 403 (sic) oder sic- Zustand 403 gesprochen. Das Sendemodul 121 kann zur Erzeugung von Signalen für den Bus 40 für die folgenden CAN-Typen verwendet werden: CAN-FD, CAN-SIC und CAN-XL.
Figure imgf000019_0001
In the “long” state 403_1 (sic), the transmission module 121 should match the impedance between the bus cores 41 (CANH) and 42 (CANL) as well as possible to the characteristic wave impedance Zw of the bus line used. Zw=1000hm or 1200hm applies here. This adjustment prevents reflections and thus allows operation at higher bit rates. For the sake of simplicity, the term 403 (sic) or sic state 403 is always used below. The transmission module 121 can be used to generate signals for the bus 40 for the following CAN types: CAN-FD, CAN-SIC and CAN-XL.
Figure imgf000019_0001
Tabelle 1: CAN_Typen für Sendemodul 121 Table 1: CAN_Types for Transmitting Module 121
Somit kann der Sendemodul-Zustand sic nicht nur bei CAN-SIC oder CAN-XL (xl_sic) erzeugt werden. Der Sendemodul-Zustand sic kann zudem bei CAN-FD erzeugt werden. In CAN-FD kann die Zeit für den Sendemodul-Zustand sic jedoch kürzer sein als bei CAN-SIC oder CAN-XL. Thus, the transmit module status sic can not only be generated for CAN-SIC or CAN-XL (xl_sic). The transmission module status sic can also be generated with CAN FD. In CAN-FD, however, the time for the transmit module status sic can be shorter than in CAN-SIC or CAN-XL.
Fig. 7 zeigt ein Beispiel für einen anderen Teil des digitalen Sendesignals TxD, welches das Sendemodul 121 in der Datenphase 452 von der Kommunikationssteuereinrichtung 11 empfängt, und daraus die Signale CAN_H, CAN_L für den Bus 40 erzeugt. In Fig. 7 wechselt das Sendesignal TxD mehrmals von Zustand Hl (Hoch = High) zu einem Zustand LW (Niedrig = Low) und wieder zu einem Zustand Hl (Hoch = High) und so weiter. 7 shows an example of another part of the digital transmission signal TxD, which the transmission module 121 receives from the communication control device 11 in the data phase 452 and generates the signals CAN_H, CAN_L for the bus 40 therefrom. In FIG. 7, the transmission signal TxD changes several times from state HI (high=high) to state LW (low=low) and again to state HI (high=high) and so on.
Wie in Fig. 8 genauer gezeigt, erzeugt das Sendemodul 121 für das Sendesignal TxD von Fig. 7 die Signale CAN_H, CAN_L für die Busadern 41, 42 derart, dass sich der Zustand L0 für einen Zustand LW (Niedrig = Low) ausbildet. Zudem bildet sich der Zustand LI für einen Zustand Hl (Hoch = High) aus. Gemäß Fig. 9 kann beispielsweise zwischen den Sende-/Empfangseinrichtungen 12, 22 am Bus 40 eine Gleichtaktdrossel CMC geschaltet sein. Die Abkürzung „CMC“ steht für den englischen Begriff Common Mode Choke. Die Gleichtaktdrossel CMC hat die zwei Induktivitäten Lh und LI. Die Induktivität Lh ist in die Busader 41 für das Signal CAN_H geschaltet. Die Induktivität Lh ist in die Busader 42 für das Signal CAN_L geschaltet. Zwischen den Induktivitäten Lh und LI ist ein Kopplungsfaktor k wirksam. As shown in more detail in FIG. 8, the transmission module 121 generates the signals CAN_H, CAN_L for the bus cores 41, 42 for the transmission signal TxD from FIG. 7 in such a way that the state L0 is formed for a state LW (low=low). In addition, the state LI forms for a state H1 (high=high). According to FIG. 9, for example, a common-mode choke CMC can be connected between the transmitting/receiving devices 12, 22 on the bus 40. The abbreviation "CMC" stands for the English term Common Mode Choke. The common mode choke CMC has the two inductances Lh and LI. The inductance Lh is connected to the bus core 41 for the signal CAN_H. The inductance Lh is connected to the bus core 42 for the signal CAN_L. A coupling factor k is effective between the inductances Lh and LI.
Fig. 9 zeigt den Fall, dass an dem Eingang der Gleichtaktdrossel CMC ein differentielles Signal CANH_TC, CAN_L_TC ankommt, das die Sende- /Empfangseinrichtung 12 auf den Bus 40 gesendet hat. An dem Ausgang der Gleichtaktdrossel CMC wird ein differentielles Signal CANH_B, CAN_L_B für den Bus 40 ausgegeben, das unter anderem an die Sende-/Empfangseinrichtung 22 gesendet wird, wie in Fig. 9 gezeigt. Im Idealfall sind die differentielle Signale CANH_TC, CAN_LB gleich und sind die differentielle Signale CANH_TC, CAN_LB gleich. Im Idealfall erzeugt die Gleichtaktdrossel CMC also kein Common-Mode-Signal und erfüllt damit ihre Aufgabe, differentielle Signale (DM=differential mode) möglichst ohne Beeinflussung passieren zu lassen und Common-Mode-Signale möglichst komplett zu unterdrücken. FIG. 9 shows the situation in which a differential signal CANH_TC, CAN_L_TC, which the transceiver 12 sent to the bus 40, arrives at the input of the common-mode choke CMC. A differential signal CANH_B, CAN_L_B for the bus 40 is output at the output of the common-mode choke CMC, which signal is sent to the transceiver 22, among other things, as shown in FIG. In the ideal case, the differential signals CANH_TC, CAN_LB are the same and the differential signals CANH_TC, CAN_LB are the same. Ideally, the CMC common-mode choke does not generate a common-mode signal and thus fulfills its task of letting differential signals (DM=differential mode) pass without being influenced and of suppressing common-mode signals as completely as possible.
Aufgrund des physikalischen Bauteilaufbaus der Gleichtaktdrossel CMC sind ihre beiden Induktivitäten Lh und LI in der Regel nicht gleich. Beispielsweise ergibt sich eine Ablage von 0,1%. Das hat zur Folge, dass die Gleichtaktdrossel CMC dem differentiellen Signal CANH_TC, CAN_L_TC an ihrem Eingang, das keinen common-mode-Anteil aufweist, ein unerwünschtes Common-Mode-Signal CMC_H, CMC_L überlagert und an ihrem Ausgang ausgibt. Somit enthält das differentielle Signal CANH_B, CAN_L_B zusätzlich zu dem differentiellen Signal CANH_TC, CAN_L_TC ein Common-Mode-Signal CMC_H, CMC_L. Dies ist ungünstig da das Common-Mode-Signal CMC_H, CMC_L busseits so direkt in den Bus 40 eingespeist wird, wie in Fig. 9 gezeigt. Dies erhöht die Emission des Bussystems 1 bzw. insbesondere einer Teilnehmerstation 10, 20, 30. Due to the physical component structure of the common mode choke CMC, its two inductances Lh and LI are usually not the same. For example, there is a offset of 0.1%. The consequence of this is that the common-mode choke CMC superimposes an undesired common-mode signal CMC_H, CMC_L on the differential signal CANH_TC, CAN_L_TC at its input, which has no common-mode component, and outputs it at its output. Thus, the differential signal CANH_B, CAN_L_B contains a common mode signal CMC_H, CMC_L in addition to the differential signal CANH_TC, CAN_L_TC. This is unfavorable since the common mode signal CMC_H, CMC_L is fed directly into the bus 40 on the bus side, as shown in FIG. This increases the emission of the bus system 1 or in particular a subscriber station 10, 20, 30.
Das nachfolgend beschriebene Sendemodul 121 kann den zuvor beschriebenen Effekt der Gleichtaktdrossel CMC reduzieren. Fig. 10 zeigt den grundlegenden Aufbau des Sendemoduls 121 für eine der Teilnehmerstationen 10, 30. Das Sendemodul 121 kann Signale CAN_H, CAN_L gemäß Fig. 5 mit den Zuständen 401, 402, 403 und Signale CAN_H, CAN_L gemäß Fig. 8 mit den Zuständen LO, LI erzeugen. The transmission module 121 described below can reduce the previously described effect of the common mode choke CMC. Fig. 10 shows the basic structure of the transmission module 121 for one of the subscriber stations 10, 30. The transmission module 121 can signals CAN_H, CAN_L according to FIG. 5 with the states 401, 402, 403 and signals CAN_H, CAN_L according to FIG. 8 with the states Generate LO, LI.
Das Sendemodul 121 hat vier Sendestufen, nämlich eine erste Sendestufe 121A, eine zweite Sendestufe 121B, eine dritte Sendestufe 121C und eine vierte Sendestufe 121D. Wie in Fig. 10 gezeigt, sind die Sendestufen 121A bis 121D als Vollbrücke verschaltet. Die Ansteuerung von nachfolgend genauer bezeichneten Komponenten der Sendestufen 121 A bis 121 D erfolgt über mindestens eine Steuereinrichtung 124. Mindestens eine Steuereinrichtung 124 sendet mindestens ein Signal an Steueranschlüsse 125, an welchen die Komponenten der Sendestufen 121A bis 121 D angeschlossen sind. Der Übersichtlichkeit halber sind in Fig. 10 nicht alle Leitungsverbindungen hierfür dargestellt. The transmission module 121 has four transmission stages, namely a first transmission stage 121A, a second transmission stage 121B, a third transmission stage 121C and a fourth transmission stage 121D. As shown in FIG. 10, the transmission stages 121A to 121D are connected as a full bridge. The components of the transmission stages 121A to 121D, which are described in more detail below, are controlled via at least one control device 124. At least one control device 124 sends at least one signal to control terminals 125 to which the components of the transmission stages 121A to 121D are connected. For the sake of clarity, not all of the line connections for this are shown in FIG.
Das Sendemodul 121 ist an den Bus 40 angeschlossen, genauer gesagt dessen erste Busader 41 für CAN_H oder CAN-XL_H und dessen zweite Busader 42 für CAN_L oder CAN-XL_L. Jede der Sendestufen 121A bis 121D ist an den Bus 40 angeschlossen. The transmission module 121 is connected to the bus 40, more precisely its first bus core 41 for CAN_H or CAN-XL_H and its second bus core 42 for CAN_L or CAN-XL_L. Each of the transmission stages 121A to 121D is connected to the bus 40.
Über mindestens einen Anschluss 43 erfolgt die Spannungsversorgung zum Versorgen der ersten und zweiten Busader 41, 42 mit elektrischer Energie, insbesondere mit der Spannung CAN-Supply von üblicherweise 5V. Die Verbindung mit Masse bzw. CAN_GND ist über einen Anschluss 44 realisiert.The power supply for supplying the first and second bus wires 41, 42 with electrical energy, in particular with the CAN supply voltage of usually 5V, takes place via at least one connection 43. The connection to ground or CAN_GND is implemented via a connection 44.
Die erste und zweite Busader 41, 42 sind mit einem Abschlusswiderstand 49 terminiert. Der Abschlusswiderstand 49 ist in die Vollbrücke als externer Lastwiderstand geschaltet. Der Widerstand 49 ist in den Brückenzweig zwischen die Anschlüsse für die Busadern 41, 42 geschaltet. The first and second bus wires 41, 42 are terminated with a terminating resistor 49. The terminating resistor 49 is connected to the full bridge as an external load resistor. The resistor 49 is connected in the bridge branch between the connections for the bus wires 41, 42.
Die erste Sendestufe 121A von Fig. 10 hat eine Verpoldiode D_A, mindestens einen ersten bis y-ten Transistor HVP_A1 bis HVP_Ay, die einander parallelgeschaltet sind, und eine Stufenschaltung 121A1. Dabei ist y eine natürliche Zahl > 1. Die Stufenschaltung 121A1 hat einen Stromspiegel mit Referenzstrom einer Stromquelle lrefAl..n, die eine erste bis n-te Stromquelle IrefAl bis IrefAn entsprechend den Stromquellen IrefDl bis IrefDn gemäß Fig. 11 hat, wobei n eine natürliche Zahl > 1 ist. Die Stromquelle IrefAl..n bildet eine erste bis n-te Stromstufe S1 bis Sn, welche die elektrischen Ströme II bis In liefern, wie genauer anhand von Fig. 11 beschrieben. Zudem ist eine Ansteuerschaltung T_A vorhanden. Der Stromspiegel hat einen Referenztransistor P_Aref, der mit der Stromquelle IrefAl..n verbunden ist, und einen Auskoppeltransistor P_Ao. Die Transistoren HVP_A1 bis HVP_Ay können jeweils ein CMOS-Transistor sein, insbesondere ein PMOS-Transistor. Die Transistoren P_Aref und P_Ao des Stromspiegels können CMOS-Transistoren sein, insbesondere PMOS-Transistoren. Die Abkürzung „CMOS“ bezeichnet ein Halbleiterelement, bei dem sowohl p-Kanal- als auch n-Kanal-MOSFETs auf einem gemeinsamen Substrat verwendet werden. Die Abkürzung CMOS steht für die englische Bezeichnung „Complementary metal-oxide-semiconductor“, was übersetzt bedeutet „komplementärer/ sich ergänzender Metall-Oxid-Halbleiter“. Die Abkürzung „MOSFET“ steht für Metall-Oxid- Feldeffekttransistor. Die Ansteuerschaltung T_A steuert die Stromquellen lref_Al bis lref_An der ersten bis n-ten Stromstufe gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 121 an. The first transmission stage 121A of FIG. 10 has a reverse polarity diode D_A, at least first through y-th transistors HVP_A1 through HVP_Ay connected in parallel with one another, and a stage circuit 121A1. In this case, y is a natural number > 1. The stepping circuit 121A1 has a current mirror with a reference current of a current source IrefA1..n, which is a first to n-th current source IrefAl to IrefAn corresponding to the current sources IrefDl to IrefDn according to FIG. 11, where n is a natural number>1. The current source IrefAl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG. A control circuit T_A is also present. The current mirror has a reference transistor P_Aref, which is connected to the current source IrefAl..n, and a decoupling transistor P_Ao. The transistors HVP_A1 to HVP_Ay can each be a CMOS transistor, in particular a PMOS transistor. The transistors P_Aref and P_Ao of the current mirror can be CMOS transistors, in particular PMOS transistors. The acronym "CMOS" denotes a semiconductor device that uses both p-channel and n-channel MOSFETs on a common substrate. The abbreviation CMOS stands for the English term "Complementary metal-oxide-semiconductor", which means "complementary / complementary metal-oxide-semiconductor". The abbreviation "MOSFET" stands for metal oxide field effect transistor. The control circuit T_A controls the current sources lref_Al to lref_An of the first to the nth current stage according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121 .
Die zweite Sendestufe 121B von Fig. 10 hat eine Verpoldiode D_B, mindestens einen ersten bis y-ten Transistor HVN_B1 bis HVN_By, die einander parallelgeschaltet sind, und eine Stufenschaltung 121B1. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 121 Bl hat einen Stromspiegel mit Referenzstrom einer Stromquelle lrefBl..n, die eine erste bis n-te Stromquelle IrefBl bis IrefBn entsprechend den Stromquellen IrefDl bis IrefDn gemäß Fig. 11 hat, wobei n eine natürliche Zahl > 1 ist. Die Stromquelle IrefBl..n bildet eine erste bis n-te Stromstufe S1 bis Sn, welche die elektrischen Ströme II bis In liefern, wie genauer anhand von Fig. 11 beschrieben. Zudem ist eine Ansteuerschaltung T_B vorhanden. Der Stromspiegel hat einen Referenztransistor N_Bref, der mit der ersten bis n-ten Stromquelle IrefBl bis IrefBn verbunden ist, und einen Auskoppeltransistor N_Bo. Die Transistoren HVN_B1 bis HVN_By können jeweils ein CMOS-Transistor sein, insbesondere ein NMOS-Transistor. Die Transistoren N_Bref und N_Bo des Stromspiegels können CMOS-Transistoren sein, insbesondere NMOS-Transistoren. Die Ansteuerschaltung T_B steuert die Stromquellen lref_Bl bis lref_Bn der ersten bis n-ten Stromstufe gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 121 an. The second transmission stage 121B of FIG. 10 has a reverse polarity diode D_B, at least first through y-th transistors HVN_B1 through HVN_By connected in parallel with each other, and a stage circuit 121B1. In this case, y is the natural number >1. The stage circuit 121 Bl has a current mirror with a reference current of a current source IrefBl..n, which has a first to nth current source IrefBl to IrefBn corresponding to the current sources IrefDl to IrefDn according to FIG. 11, where n is a natural number > 1. The current source IrefBl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG. A control circuit T_B is also present. The current mirror has a reference transistor N_Bref, which is connected to the first to nth current sources IrefBl to IrefBn, and a decoupling transistor N_Bo. The transistors HVN_B1 to HVN_By can each be a CMOS transistor, in particular an NMOS transistor. The transistors N_Bref and N_Bo of the current mirror can be CMOS transistors, in particular NMOS transistors. The control circuit T_B controls the current sources lref_Bl to lref_Bn of the first to the nth current stage according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
Die dritte Sendestufe 121C von Fig. 10 hat eine Verpoldiode D_C, mindestens einen ersten bis y-ten Transistor HVP_C1 bis HVP_Cy, die einander parallelgeschaltet sind, und eine Stufenschaltung 121C1. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 121C1 hat einen Stromspiegel mit Referenzstrom einer Stromquelle lrefCl..n, die eine erste bis n-te Stromquelle IrefCl bis IrefCn entsprechend den Stromquellen IrefDl bis IrefDn gemäß Fig. 11 hat, wobei n eine natürliche Zahl > 1 ist. Die Stromquelle IrefDl..n bildet eine erste bis n-te Stromstufe S1 bis Sn, welche die elektrischen Ströme II bis In liefern, wie genauer anhand von Fig. 11 beschrieben. Zudem ist eine Ansteuerschaltung T_C vorhanden. Der Stromspiegel hat einen Referenztransistor P_Cref, der mit der ersten bis n-ten Stromquelle IrefCl bis IrefCn verbunden ist, und einen Auskoppeltransistor P_Co. Die Transistoren HVP_C1 bis HVP_Cy können jeweils ein CMOS-Transistor sein, insbesondere ein PMOS-Transistor. Die Transistoren P_Cref und P_Co des Stromspiegels können CMOS-Transistoren sein, insbesondere PMOS-Transistoren. Die Ansteuerschaltung T_C steuert die Stromquellen lref_Cl bis lref_Cn der ersten bis n-ten Stromstufe gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 121 an. The third transmission stage 121C of FIG. 10 has a reverse polarity diode D_C, at least first through y-th transistors HVP_C1 through HVP_Cy connected in parallel with each other, and a stage circuit 121C1. Where y is the natural number > 1. The stepping circuit 121C1 has a current mirror with reference current of a current source IrefCl..n, which has a first to n-th current sources IrefCl to IrefCn corresponding to the current sources IrefDl to IrefDn in FIG natural number > 1. The current source IrefDl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as described in more detail with reference to FIG. A control circuit T_C is also present. The current mirror has a reference transistor P_Cref, which is connected to the first to nth current sources IrefCl to IrefCn, and an output transistor P_Co. The transistors HVP_C1 to HVP_Cy can each be a CMOS transistor, in particular a PMOS transistor. The transistors P_Cref and P_Co of the current mirror can be CMOS transistors, in particular PMOS transistors. The control circuit T_C controls the current sources lref_Cl to lref_Cn of the first to n-th current levels according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
Die vierte Sendestufe 121D von Fig. 10 hat eine Verpoldiode D_D, mindestens einen ersten bis y-ten Transistor HVN_D1 bis HVN_Dy, die einander parallelgeschaltet sind, und eine Stufenschaltung 121 Dl. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 121D1 hat einen Stromspiegel mit Referenzstrom einer Stromquelle IrefDl..n, die eine erste bis n-te Stromquelle IrefDl bis IrefDn gemäß Fig. 11 hat, wobei n eine natürliche Zahl > 1 ist. Die Stromquelle IrefDl..n bildet eine erste bis n-te Stromstufe S1 bis Sn, welche die elektrischen Ströme II bis In liefern, wie genauer anhand von Fig. 11 dargestellt und beschrieben. Zudem ist eine Ansteuerschaltung T_D vorhanden. Der Stromspiegel hat einen Referenztransistor N_Dref, der mit der ersten bis n-ten Stromquelle IrefDl bis IrefDn verbunden ist, und einen Auskoppeltransistor N_Do. Die Transistoren HVN_D1 bis HVN_Dy können jeweils ein CMOS- Transistor sein, insbesondere ein NMOS-Transistor. Die Transistoren N_Dref und N_Do des Stromspiegels können CMOS-Transistoren sein, insbesondere NMOS-Transistoren. Die Ansteuerschaltung T_D steuert die Stromquellen lref_Dl bis lref_Dn der ersten bis n-ten Stromstufe gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 121 an. The fourth transmission stage 121D of FIG. 10 has a polarity reversal diode D_D, at least one first to yth transistor HVN_D1 to HVN_Dy, which are connected in parallel, and a stage circuit 121Dl Current mirror with reference current of a current source IrefDl..n, which has a first to n-th current source IrefDl to IrefDn according to FIG. 11, where n is a natural number >1. The current source IrefDl..n forms a first to nth current stage S1 to Sn, which supply the electric currents II to In, as shown and described in more detail with reference to FIG. A control circuit T_D is also present. The current mirror has a reference transistor N_Dref, which is connected to the first to nth current sources IrefDl to IrefDn, and a decoupling transistor N_Do. The transistors HVN_D1 to HVN_Dy can each be a CMOS transistor, in particular an NMOS transistor. The transistors N_Dref and N_Do of the current mirror can be CMOS transistors, in particular NMOS transistors. The control circuit T_D controls the current sources lref_Dl to lref_Dn of the first to n-th current stages according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 121.
Die Zahl y ist beliebig wählbar. Insbesondere kann die Zahl y und somit die Zahl der Hochvolttransistoren HVN_D1 bis HVN_Dy in einer Sendestufe 121A, 121 B, 121C, 121D zwischen 1 bis 4 gewählt werden. Alternativ kann jedoch für y eine größere Zahl als 4 gewählt werden. The number y can be chosen arbitrarily. In particular, the number y and thus the number of high-voltage transistors HVN_D1 to HVN_Dy in a transmission stage 121A, 121B, 121C, 121D can be selected between 1 and 4. Alternatively, however, a number greater than 4 can be selected for y.
Die Zahl n ist beliebig wählbar. Insbesondere kann die Zahl n und somit die Stufenzahl bzw. Zahl der Stromstufen zwischen 1 bis 60 gewählt werden. Alternativ kann jedoch für n eine größere Zahl als 60 gewählt werden. The number n can be chosen arbitrarily. In particular, the number n and thus the number of stages or number of current stages can be selected between 1 and 60. Alternatively, however, a number greater than 60 can be selected for n.
Zwischen den Sendestufen 121A, 121C ist ein Widerstand R_SIC_H geschaltet. Ein Ende des Widerstands R_SIC_H ist mit der Anode der Verpoldiode D_A und dem Drain-Anschluss des Transistors P_Ao verbunden. Das andere Ende des Widerstands R_SIC_H ist mit der Anode der Verpoldiode D_C und dem Drain- Anschluss des Transistors P_Co verbunden. A resistor R_SIC_H is connected between the transmission stages 121A, 121C. One end of resistor R_SIC_H is connected to the anode of reverse polarity diode D_A and the drain of transistor P_Ao. The other end of resistor R_SIC_H is connected to the anode of reverse polarity diode D_C and the drain of transistor P_Co.
Zwischen den Sendestufen 121D, 121B ist ein Widerstand R_SIC_L geschaltet. Ein Ende des Widerstands R_SIC_L ist mit dem Source-Anschluss der Transistoren HVN_D1 bis HVN_Dy und mit dem Drain-Anschluss des Transistors N_Ao verbunden. Das andere Ende des Widerstands R_SIC_L ist mit dem Source-Anschluss der Transistoren HVN_B1 bis HVN_By und mit dem Drain- Anschluss des Transistors N_Bo verbunden. A resistor R_SIC_L is connected between the transmission stages 121D, 121B. One end of the resistor R_SIC_L is connected to the source of the transistors HVN_D1 to HVN_Dy and to the drain of the transistor N_Ao. The other end of the resistor R_SIC_L is connected to the source of the transistors HVN_B1 to HVN_By and to the drain of the transistor N_Bo.
Jede der Verpoldioden D_A, D_B, D_C, D_D schützt die zugehörige Sendestufe gegen eine positive Rückspeisung auf den Anschluss 44 (CAN-Supply) und eine negative Rückspeisung auf den Anschluss 43 (CAN_GND). Jede der Verpoldioden D_A, D_B, D_C, D_D kann auch als Blocking Diode bezeichnet werden. Each of the polarity reversal diodes D_A, D_B, D_C, D_D protects the associated transmission stage against positive feedback on connection 44 (CAN-Supply) and negative feedback on connection 43 (CAN_GND). Each of the polarity reversal diodes D_A, D_B, D_C, D_D can also be referred to as a blocking diode.
Jede der Stufenschaltungen 121A1, 121B1, 121C1, 121D1, genauer gesagt die zugehörige Ansteuerschaltung T_A, T_B, T_C, T_D, stellt einen Sendestromwert für die zugehörige Sendestufe 121A, 121B, 121C, 121D in Abhängigkeit der Betriebsart für Arbitration oder Datenphase des Sendemoduls 121 und des Sendesignal TxD ein. Erläuterungen dazu sind auch in Tabelle 1 enthalten. Der Sendestromwert der einzelnen Sendestufe 121A, 121B, 121C, 121D ist somit je nach Betriebsart, wie Arbitration (SLOW oder SIC) oder Datenphase (FAST_TX oder FAST_RX) des Sendemoduls 121 und des Sendesignals TxD einstellbar. Damit ist jede Sendestufe 121A bis 121D ausgestaltet, den Wert des im Betrieb des Sendemoduls 121 von der Sendestufe 121A bis 121D ausgegebenen elektrischen Stroms IA1 bis lAn usw. am Eingang des Stromspiegels einzustellen, der in den jeweiligen Sendestufen 121A bis 121D vorhanden ist. Die elektrischen Ströme IA1 bis lAn usw. können für die Stufenschaltungen 121A1, 121B1, 121C1, 121D1 auch kurz als II bis In bezeichnet werden. Die Einstellung der Sendestromwerte ist nachfolgend noch genauer anhand von Fig. 11 und Fig. 12 für die elektrischen Ströme II bis In der einzelnen Stufenschaltungen 121A1, 121B1, 121C1, 121D1 sowie Tabelle 2 beschrieben. Each of the stage circuits 121A1, 121B1, 121C1, 121D1, more precisely the associated control circuit T_A, T_B, T_C, T_D, provides a transmission current value for the associated transmission stage 121A, 121B, 121C, 121D depending on the operating mode for arbitration or data phase of the transmission module 121 and the transmission signal TxD. Explanations are also included in Table 1. The transmission current value of the individual transmission stages 121A, 121B, 121C, 121D can thus be adjusted depending on the operating mode, such as arbitration (SLOW or SIC) or data phase (FAST_TX or FAST_RX) of the transmission module 121 and the transmission signal TxD. Each transmission stage 121A to 121D is thus configured to set the value of the electric current IA1 to IAn etc. output by the transmission stage 121A to 121D during operation of the transmission module 121 at the input of the current mirror that is present in the respective transmission stages 121A to 121D. The electrical currents IA1 to IAn etc. can also be referred to as II to In for the tapped circuits 121A1, 121B1, 121C1, 121D1. The setting of the transmission current values is described in more detail below with reference to FIG. 11 and FIG.
Jeder der Transistoren HVP_A1 bis HVP_Ay, HVN_B bis HVN_By, HVP_C bis HVP_Cy, HVN_D bis HVN_Dy ist eine HV-Kaskode und kann auch als HV- Standoff-Vorrichtung bezeichnet werden. Die Transistoren HVP_A1 bis HVP_Ay schützen die CMOS-Transistoren P_Ao, P_Aref des Stromspiegels, indem die Transistoren HVP_A1 bis HVP_Ay hohe Spannungsabfälle aufnehmen. Jeder der Transistoren HVN_B bis HVN_By, HVP_C bis HVP_Cy, HVN_D bis HVN_Dy hat dieselbe Funktion für die CMOS-Transistoren der jeweils zugeordneten Stufenschaltungen 121B1, 121C1, 121D1. Each of the transistors HVP_A1 to HVP_Ay, HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy is an HV cascode and may also be referred to as an HV standoff device. The transistors HVP_A1 to HVP_Ay protect the CMOS transistors P_Ao, P_Aref of the current mirror by the transistors HVP_A1 to HVP_Ay absorbing high voltage drops. Each of the transistors HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy has the same function for the CMOS transistors of the respectively associated stage circuits 121B1, 121C1, 121D1.
Bei dem Sendemodul 121 ist die Sendestufe 121A zwischen den Anschluss 43 für die Spannungsversorgung und den Anschluss 41 (CANH) für das Signal CAN_H geschaltet. Die Sendestufe 121C ist zwischen den Anschluss 43 für die Spannungsversorgung und den Anschluss 42 (CANL) und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Die Sendestufe 121D ist zwischen den Anschluss 41 (CANH) für das Signal CAN_H und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Die Sendestufe 121B ist zwischen den Anschluss 42 (CANL) für das Signal CAN_L und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Somit ist bei dem Sendemodul 121 zum einen die Sendestufe 121A in den CANH-Pfad geschaltet. Zum anderen ist die Sendestufe 121D in den CANH-Pfad geschaltet. In den CANL-Pfad ist zum einen die Sendestufe 121C geschaltet. Zum anderen ist die Sendestufe 121B in den CANL-Pfad geschaltet. In the case of the transmission module 121, the transmission stage 121A is connected between the connection 43 for the voltage supply and the connection 41 (CANH) for the signal CAN_H. The transmission stage 121C is connected between the connection 43 for the voltage supply and the connection 42 (CANL) and the connection 43 for ground or the connection 44 (CAN_GND). The transmission stage 121D is connected between the connection 41 (CANH) for the CAN_H signal and the connection 43 for ground or the connection 44 (CAN_GND). The transmission stage 121B is connected between the connection 42 (CANL) for the signal CAN_L and the connection 43 for ground or the connection 44 (CAN_GND). Thus, in the case of the transmission module 121, the transmission stage 121A is in the CANH path switched. On the other hand, the transmission stage 121D is connected to the CANH path. On the one hand, the transmission stage 121C is switched into the CANL path. On the other hand, the transmission stage 121B is switched to the CANL path.
Somit hat das Sendemodul 121 im CANH-Pfad und im CANL-Pfad jeweils Parallelschaltungen einer bestimmten Anzahl von Stromstufen in den Stufenschaltungen 121A1, 121B1, 121C1, 121D1. Der Strom der Stromstufen wird durch die Stromquellen lrefAl..n, lrefBl..n, lrefCl..n, lrefDl..n bestimmt. Thus, in the CANH path and in the CANL path, the transmission module 121 has parallel circuits of a specific number of current stages in the stage circuits 121A1, 121B1, 121C1, 121D1. The current of the current stages is determined by the current sources lrefAl..n, lrefBl..n, lrefCl..n, lrefDl..n.
Fig. 11 zeigt als Beispiel den Aufbau der ersten bis n-ten Stromquelle lrefDl..n. Demzufolge hat die erste Stromstufe S1 die Stromquelle IrefDl. Die zweite Stromstufe S2 hat die Stromquelle lrefD2. Die n-te Stromstufe Sn hat die Stromquelle IrefDn. Optional ist mindestens eine der Stromquellen IrefDl bis IrefDn eine Stromsenke. 11 shows the structure of the first to nth current sources IrefD1..n as an example. Consequently, the first current stage S1 has the current source IrefDl. The second current stage S2 has the current source IrefD2. The nth current stage Sn has the current source IrefDn. Optionally, at least one of the current sources IrefDl to IrefDn is a current sink.
Die Stromquellen lrefAl..n, Stromquellen lrefBl..n, Stromquellen lrefCl..n der Stufenschaltungen 121A1, 121B1, 121C1 sind auf dieselbe Weise aufgebaut. The current sources IrefAl..n, current sources IrefBl..n, current sources IrefCl..n of the step circuits 121A1, 121B1, 121C1 are constructed in the same way.
Die Parallelschaltung aller Stromstufen ist im CANH-Pfad und im CANL-Pfad in Serie mit mindestens einer HV-Kaskode HVP_A1 bis HVP_Ay, HVN_B1 bis HVN_By, HVP_C1 bis HVP_Cy, HVN_D1 bis HVN_Dy und einer Verpoldiode D_A, D_B, D_C, D_D geschaltet, wie zuvor beschrieben. Die HV-Kaskoden HVP_A1 bis HVP_Ay, HVN_B1 bis HVN_By, HVP_C1 bis HVP_Cy, HVN_D1 bis HVN_Dy ermöglichen die Einhaltung von Grenzwerten (maximum rating Parametern), wie Spannung an CANH und CANL -27V bis +40V. The parallel connection of all current stages is connected in series in the CANH path and in the CANL path with at least one HV cascode HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVN_Dy and a polarity reversal diode D_A, D_B, D_C, D_D, as previously described. The HV cascodes HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVN_Dy allow compliance with limit values (maximum rating parameters), such as voltage at CANH and CANL -27V to +40V.
Die Funktionsweise der Schaltung von Fig. 10, welche Schaltungen gemäß Fig. 11 aufweist, in Abhängigkeit von der Betriebsart des Sendemoduls 121 und dem Buszustand 401 (dom), 403 (sic), 402 (rec) in der SIC- Betriebsart (Arbitrationsphase 451) und L0, LI in der Datenphase 452 ist anhand der folgenden Tabelle 2 erläutert. Tabelle 2 gibt je nach Zustand des Sendemoduls 121 und der Betriebsart der Phasen 451, 452 die geforderte Impedanz sowie die Impedanz der Sendestufen 121A /121B und Impedanz der Sendestufen 121C /121D an. Außerdem ist je nach Zustand des Sendemoduls 121 und der Betriebsart der Phasen 451, 452 der Treiberstrom der Sendestufen 121A/121B und der Sendestufen 121C/121D angegeben. Der Treiberstrom der Sendestufen 121A /121B und der Sendestufen 121C /121D wird von den Stromstufen der zugehörigen Stufenschaltungen 121A1/121B1 und 121C1/121D1 geliefert.
Figure imgf000027_0001
Figure imgf000028_0001
The functioning of the circuit of Fig. 10, which has circuits according to Fig. 11, depending on the operating mode of the transmission module 121 and the bus status 401 (dom), 403 (sic), 402 (rec) in the SIC operating mode (arbitration phase 451 ) and L0, LI in the data phase 452 is explained using Table 2 below. Depending on the state of the transmission module 121 and the operating mode of the phases 451, 452, Table 2 specifies the required impedance and the impedance of the transmission stages 121A/121B and impedance of the transmission stages 121C/121D. In addition, depending on the state of the transmission module 121 and the operating mode of the phases 451, 452, the driver current of the transmission stages is 121A/121B and the transmission stages 121C/121D. The driving current of the transmission stages 121A/121B and the transmission stages 121C/121D is supplied from the current stages of the associated stage circuits 121A1/121B1 and 121C1/121D1.
Figure imgf000027_0001
Figure imgf000028_0001
Tabelle 2: Geforderte Impedanz und Treiberstrom je nach Sendezustand Table 2: Required impedance and driver current depending on the transmission condition
Ist die Impedanz „unendlich“, ist das Sendemodul 121 oder die jeweilige Sendestufe 121A, 121B, 121C, 121D abgeschaltet oder nicht leitfähig geschaltet. If the impedance is “infinite”, the transmission module 121 or the respective transmission stage 121A, 121B, 121C, 121D is switched off or not switched to be conductive.
Bei der Sendestufe 121 werden, zur Einstellung des differentiellen Widerstands zwischen den Anschlüssen CANH, CANL während des Sendemodul-Zustands (SIC-Zustand), die Widerstände R_SIC_H und R_SIC_L verwendet. Die Widerstände R_SIC_H, R_SIC_L haben jeweils beispielsweise den Wert 240 Ohm. Ziel ist eine Impedanz von 120 Ohm gemäß dem Wellenwiderstand Zw der Busadern 41, 42 einzustellen. Dagegen kann die Impedanz der Stromspiegel aller vier Sendestufen 121A, 121B, 121C, 121D deutlich größer gewählt werden als 240 Ohm. Dies führt vereinfacht zu einer Parallelschaltung der beiden 240 Ohm Widerstände und somit zu einer angepassten Impedanz von 120 Ohm. In the transmission stage 121, the resistors R_SIC_H and R_SIC_L are used to set the differential resistance between the connections CANH, CANL during the transmission module state (SIC state). The resistors R_SIC_H, R_SIC_L each have a value of 240 ohms, for example. The aim is to set an impedance of 120 ohms according to the characteristic impedance Zw of the bus cores 41, 42. In contrast, the impedance of the current mirrors of all four transmission stages 121A, 121B, 121C, 121D can be selected to be significantly greater than 240 ohms. In simplified terms, this leads to a parallel connection of the two 240 ohm resistors and thus to an adjusted impedance of 120 ohms.
Zudem kann dadurch mit der Sendestufe 121 sogar im Zustand 401 (dom) ein differentieller Widerstand zwischen den Anschlüssen CANH, CANL eingestellt werden, welcher zum Wellenwiderstand der Busadern 41, 42 von jeweils typischerweise 120 Ohm passt. Damit werden Reflexionen im Zustand 401 (dom) vermieden. In addition, a differential resistance between the connections CANH, CANL can be set with the transmission stage 121 even in the state 401 (dom), which matches the characteristic impedance of the bus cores 41, 42 of typically 120 ohms each. This avoids reflections in state 401 (dom).
Diese Ausgestaltung verhindert, dass eine Versorgungsspannung von > 5V notwendig wäre, was aufgrund von Systemvoraussetzungen bzw. Vorgaben der CAN-Spezifikationen nicht möglich ist. Dies wäre jedoch erforderlich, wenn das zuvor beschriebene vorteilhafte Verhalten bei einer Lösung mit Widerstandskonzept in den Stufenschaltungen 121A1, 121B1, 121C1, 121D1 erreicht werden sollte. This refinement prevents a supply voltage of >5V from being necessary, which is not possible due to system requirements or requirements of the CAN specifications. However, this would be necessary if the advantageous behavior described above were to be achieved in a solution with Resistance concept should be achieved in the tapped circuits 121A1, 121B1, 121C1, 121D1.
Ein zusätzlicher Vorteil der beschrieben Ausgestaltung der Sendestufe 121 liegt darin, dass der Strom, welcher während des Zustands 403 (sic) in den beiden Pfaden der Sendestufen 121 A/D und 121 B/C fließt, beliebig oder „frei“ eingestellt werden kann, wie in der Tabelle 1 angegeben. An additional advantage of the configuration of the transmission stage 121 described is that the current which flows in the two paths of the transmission stages 121 A/D and 121 B/C during the state 403 (sic) can be set arbitrarily or “freely”, as indicated in Table 1.
Die Aufteilung jeder Stufenschaltung 121A1, 121B1, 121C1, 121D1 von Fig. 10 in n-Teile bzw. die n Stromstufen erlaubt einen zeitlich gestaffelten und gesteuerten Schaltvorgang zwischen den Buszuständen 401, 402, 403 in der Arbitrationsphase (SIC- Betriebsart) 451 oder den Buszuständen L0, LI der Datenphase 452. Hierfür sind die Stromwerte der n Stromstufen eingestellt, wie mit Fig. 12 in einem speziellen Beispiel veranschaulicht. The division of each stage circuit 121A1, 121B1, 121C1, 121D1 of Fig. 10 into n parts or the n current stages allows a time-staggered and controlled switching process between the bus states 401, 402, 403 in the arbitration phase (SIC mode) 451 or the Bus states L0, LI of the data phase 452. The current values of the n current stages are set for this, as illustrated in a special example with FIG.
Fig. 12 zeigt ein Beispiel für das Stromniveau pro Schaltstufe bzw. Stromstufe S1 bis S12. Somit sind bei dem gezeigten Beispiel zwölf Stromstufen Sl, S2 bis S6 bis S12 für jeden der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 verwendet. Es gilt also n = 12. 12 shows an example of the current level per switching stage or current stage S1 to S12. Thus, in the example shown, twelve current stages S1, S2 to S6 to S12 are used for each of the stage circuits 121A1, 121B1, 121C1, 121D1. So n = 12 applies.
Der Wert des Stroms I (vertikale Achse in Fig. 12) bzw. II, 12, 16, 112 usw. wird durch die Wahl des Werts des elektrischen Stroms der jeweiligen Stromstufe Sl bis S12 eingestellt. Die einzelnen Stromstufen Sl bis S12 (horizontale Achse in Fig. 12) haben somit Stromquellen IrefDl, lrefD2 bis IrefDn, die einen elektrischen Strom mit unterschiedlichen Stromwerten liefern. The value of the current I (vertical axis in FIG. 12) or II, 12, 16, 112 etc. is set by selecting the value of the electric current of the respective current stage S1 to S12. The individual current stages S1 to S12 (horizontal axis in FIG. 12) thus have current sources IrefD1, IrefD2 to IrefDn, which supply an electric current with different current values.
Zum Erzeugen der Buszustände 401, 402, 403 in der Arbitrationsphase 451 oder den Buszuständen L0, LI der Datenphase 452 gemäß Tabelle 2 werden die einzelnen Stromstufen Sl bis S12 mit Hilfe der Ansteuerschaltungen T_A, T_B, T_C, T_D der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 zeitlich versetzt ein- oder ausgeschaltet. Dadurch fließt in dem CANH-Pfad oder CANL-Pfad, in den die übergeordnete Sendestufe 121A, 121B, 121C, 121D geschaltet ist, ein entsprechender elektrischer Strom I. Das Sendemodul 121 (Transmitter) von Fig. 10 mit Fig. 11 gibt den Strom vor, welcher durch den DCMR-Effekt der Gleichtaktdrossel CMC von Fig. 9 transmitterseitig bzw. sendemodulseitig die anhand von Fig. 9 beschriebene CM- Störung verursacht. Die CM-Störung wird jedoch durch die Gleichtaktdrossel CMC von Fig. 9 bedämpft und am Bus 40 nicht oder kaum erfasst. Das Sendemodul 121 (Transmitter) von Fig. 10 mit Fig. 11 ist daher im Zusammenhang mit einer Gleichtaktdrossel CMC vorteilhafter als eine Sendestufe, bei der das Sendemodul (Transmitter) die Spannung (Differenzspannung) vorgibt, welche dann von der Gleichtaktdrossel CMC auf den Bus 40 übertragen wird, wie zuvor bei Fig. 9 beschrieben. To generate the bus states 401, 402, 403 in the arbitration phase 451 or the bus states L0, LI of the data phase 452 according to Table 2, the individual current stages Sl to S12 are activated using the drive circuits T_A, T_B, T_C, T_D of the stage circuits 121A1, 121B1, 121C1 , 121D1 switched on or off at different times. As a result, a corresponding electric current I flows in the CANH path or CANL path into which the higher-order transmission stage 121A, 121B, 121C, 121D is connected. The transmission module 121 (transmitter) of FIG. 10 with FIG. 11 specifies the current which, due to the DCMR effect of the common mode choke CMC of FIG. 9, causes the CM interference described with reference to FIG. However, the CM interference is attenuated by the common mode choke CMC of FIG. The transmission module 121 (transmitter) of Fig. 10 with Fig. 11 is therefore more advantageous in connection with a common-mode choke CMC than a transmission stage in which the transmission module (transmitter) specifies the voltage (differential voltage) which is then transferred from the common-mode choke CMC to the bus 40 is transmitted as previously described for FIG.
Ganz allgemein ist es vorteilhaft, die Staffelung (Staggerstufen) pro Schaltstufe bzw. Stromstufe S1 bis S12 derart auszulegen, dass die Form des Differenzsignals VDIFF der Gauß’schen Fehlerfunktion folgt. Damit wird analytisch die geringste Emission erzeugt. In general, it is advantageous to design the staggering (stagger stages) per switching stage or current stage S1 to S12 in such a way that the form of the difference signal VDIFF follows the Gaussian error function. This analytically produces the lowest emissions.
Für den Übergang von einem Zustand 402 (rezessiv) zu einem Zustand 401 (dominant), was einer steigenden Flanke der Differenzspannung VDIFF von Fig. For the transition from a state 402 (recessive) to a state 401 (dominant), which corresponds to a rising edge of the differential voltage VDIFF of Fig.
4 entspricht, wird durch das zeitlich versetzte Hinzuschalten der Stromstufen der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 der Strom im CANH-Pfad und im CANL-Pfad zur Erzeugung eines Dominant-Pegels am Bus 40 schrittweise erhöht. Der Übergang von einem Zustand 401 (dominant) zu einem Zustand 402 (rezessiv), was einer fallenden Flanke der Differenzspannung VDIFF von Fig. 4 entspricht, erfolgt entsprechend durch zeitlich versetztes Abschalten der Stromstufen der Stufenschaltungen 121A1, 121B1, 121C1, 121D1, wodurch der Strom im CANH und CANL-Pfad schrittweise gesenkt wird. Der gesamte Strom, der durch die Summe der Ströme II bis 112 bzw. II bis In aller Stromstufen S1 bis Sn gegeben ist, fließt während des Zustands 401 (dominant). Hier sind alle Stromstufen S1 bis Sn der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 eingeschaltet und der Gesamtstrom zur Erzeugung des Dominant-Pegels von nominal VDIFF = 2V fließt durch den Buswiderstand oder Abschlusswiderstand 49. 4, the current in the CANH path and in the CANL path for generating a dominant level on the bus 40 is gradually increased by switching on the current stages of the stage circuits 121A1, 121B1, 121C1, 121D1 with a time offset. The transition from a state 401 (dominant) to a state 402 (recessive), which corresponds to a falling edge of the differential voltage VDIFF of FIG Current in the CANH and CANL path is gradually reduced. The entire current, which is given by the sum of the currents II to I12 or II to In of all current stages S1 to Sn, flows during state 401 (dominant). Here all current stages S1 to Sn of the stage circuits 121A1, 121B1, 121C1, 121D1 are switched on and the total current for generating the dominant level of nominal VDIFF = 2V flows through the bus resistor or terminating resistor 49.
Durch die zeitliche Einstellung und durch die Wahl der Stromniveaus der einzelnen Stromstufen S1 bis S12 ist es möglich, die Bussignale CAN_H, CAN_L beim Übergang zwischen den Zuständen 401, 402 einander anzugleichen, sodass der symmetrische Verlauf von CAN_H und CAN_L gemäß Fig. 6 realisiert wird. Die Struktur des Sendemoduls 121 ermöglicht ein zeitlich versetztes Einschalten der einzelnen Stromstufen der Stufenschaltungen 121A1, 121B1, 121C1, 121D1. Durch diese zeitliche Steuerung ist es möglich, die Signalform von CAN_H und CAN_L so anzugleichen, wie gemäß Fig. 6 gefordert. Es ist ein gezieltes Formen (Shaping) der Signalverläufe für CAN_H und CAN_L möglich. Insgesamt können die Buszustände 401, 402, 403 in der Arbitrationsphase 451 oder die Buszustände L0, LI der Datenphase 452 je nach den Vorgaben geformt werden. By setting the time and by selecting the current levels of the individual current stages S1 to S12, it is possible to use the bus signals CAN_H, CAN_L to adapt to one another during the transition between the states 401, 402, so that the symmetrical course of CAN_H and CAN_L according to FIG. 6 is realized. The structure of the transmission module 121 enables the individual current stages of the stage circuits 121A1, 121B1, 121C1, 121D1 to be switched on at different times. This time control makes it possible to align the signal form of CAN_H and CAN_L as required according to FIG. Targeted shaping of the signal curves for CAN_H and CAN_L is possible. Overall, the bus states 401, 402, 403 in the arbitration phase 451 or the bus states L0, LI in the data phase 452 can be formed depending on the specifications.
Die Ströme der einzelnen Stromstufen S1 bis Sn der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 und somit ihr jeweiliger Anteil am Gesamtstrom können auf unterschiedliche Weise gewählt werden, um eine möglichst niedrige Emission zu erreichen, insbesondere eine geringe Emission des Sendemoduls 121. Vorteilhaft für eine niedrige Emission ist es, zu Beginn und am Ende eines Schaltvorgangs zwischen Buszuständen 401, 402 wenig Strom hinzu- oder wegzuschalten und in der Mitte des Schaltvorganges viel Strom hinzu- oder wegzuschalten. Daher ist die in Fig. 12 gezeigte Einstellung der Ströme II, 12 bis In der Stromstufen S1 bis S12 sehr vorteilhaft. The currents of the individual current stages S1 to Sn of the stage circuits 121A1, 121B1, 121C1, 121D1 and thus their respective proportion of the total current can be selected in different ways in order to achieve the lowest possible emission, in particular a low emission of the transmission module 121. Advantageous for a low emission is to add or remove little current at the beginning and at the end of a switching process between bus states 401, 402 and to add or remove a large amount of current in the middle of the switching process. Therefore, the setting of the currents II, I2 to In of the current stages S1 to S12 shown in FIG. 12 is very advantageous.
Im Gegensatz zu einer Realisierung mit identischen Stromquellen in den Stromstufen S1 bis Sn der Stufenschaltungen 121A1, 121B1, 121C1, 121D1, vermeidet die Konfiguration gemäß Fig. 10 bis 12 eine Stromerhöhung während des Ausschaltens, dem Übergang von dem Zustand 401 (Dominant) zu dem Zustand 402 (Rezessiv). In contrast to an implementation with identical current sources in the current stages S1 to Sn of the stage circuits 121A1, 121B1, 121C1, 121D1, the configuration according to FIGS. 10 to 12 avoids a current increase during turn-off, the transition from the state 401 (dominant) to the State 402 (Recessive).
Die Granularität der zeitlichen Staffelung (Staggering) für das Ein- oder Ausschalten der einzelnen Stromstufen S1 bis S12 liegt in einem Bereich von etwa 2ns. Derartige kleine Stufen oder Schritte für die zeitliche Staffelung verursachen ein geringe Common-Mode-Störung und haben geringen negativen Einfluss auf die Emission. Dabei werden die Stromschritte, die über die Stromstufen Sl, S2 bis S6 bis S12 eingestellt werden, fix gehalten und die zeitliche Staffelung variiert, so dass sich beim Einschaltvorgang ein möglichst weiches Verhalten einstellt (gemäß Gauß-scher Error- Funktion). Die Variation der Zeitschritte oder Zeitstufen verhindert außerdem das Auftreten einer schmalbandigen Frequenzlinie im Abstrahl- Frequenzspektrum. The granularity of the time grading (staggering) for switching the individual current stages S1 to S12 on or off is in a range of around 2 ns. Such small steps or time staggering steps cause little common mode interference and have little negative impact on the emission. The current steps, which are set via the current stages S1, S2 to S6 to S12, are kept fixed and the grading over time varies, so that the behavior is as soft as possible during the switch-on process (according to the Gaussian error function). The variation the time steps or time stages also prevents the occurrence of a narrow-band frequency line in the emission frequency spectrum.
Alternativ können die Staffelungsschritte (Staggering-Schritte) über fixe Zeitschritte und variierte Stromschritte ausgeführt werden. Alternatively, the staggering steps can be carried out using fixed time steps and varied current steps.
Durch die gezeigte Struktur des Sendemoduls 121 wird ein symmetrisches Schalten der Bussignale CAN_H und CAN_L (Fig. 6) bei steilen Schaltflanken zwischen den Buszuständen 401, 402, 403 in der Arbitrationsphase (SIC- Betriebsart) 451 oder den Buszuständen L0, LI der Datenphase 452 ermöglicht. The structure of the transmission module 121 shown enables symmetrical switching of the bus signals CAN_H and CAN_L (Fig. 6) with steep switching edges between the bus states 401, 402, 403 in the arbitration phase (SIC operating mode) 451 or the bus states L0, LI of the data phase 452 allows.
Zum einen werden durch die dargestellte Struktur des Sendemoduls 121 aufgrund der Verwendung schneller CMOS-Schalter oder CMOS-Transistoren weitaus steilere Schaltflanken zwischen den Buszuständen 401, 402, 403 in der Arbitrationsphase (SIC- Betriebsart) 451 oder den Buszuständen L0, LI der Datenphase 452 realisiert. Zum anderen wird während der Schaltvorgänge die zur Einhaltung der Emissionsgrenzwerte notwendige Symmetrie des zeitlichen Verlaufs der Bussignale CAN_H und CAN_L erreicht. Ein Abgleich (Matching) der Kennlinien wird durch die Wahl oder Verwendung der Stromquellen der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 erreicht. Damit ist der Abgleich (Matching) der Kennlinien weniger abhängig von Parametern der verwendeten Transistoren der Stufenschaltungen 121A1, 121B1, 121C1, 121D1. On the one hand, due to the structure of the transmission module 121 shown, due to the use of fast CMOS switches or CMOS transistors, the switching edges between the bus states 401, 402, 403 in the arbitration phase (SIC operating mode) 451 or the bus states L0, LI of the data phase 452 realized. On the other hand, the symmetry of the time profile of the bus signals CAN_H and CAN_L, which is necessary to comply with the emission limit values, is achieved during the switching processes. A comparison (matching) of the characteristic curves is achieved by the selection or use of the current sources of the step circuits 121A1, 121B1, 121C1, 121D1. The adjustment (matching) of the characteristic curves is therefore less dependent on parameters of the transistors used in the stage circuits 121A1, 121B1, 121C1, 121D1.
Der Dominantzustand 401 (dom) wird bestimmt durch einen Abgleich (Matching) der Stufenschaltung 121A1 mit der Stufenschaltung 121B1. Hierbei und auch im Folgenden bedeutet der Begriff „Abgleich“ gemäß einer Möglichkeit einen aktiven Trimmschritt. Gemäß einer anderen Möglichkeit bedeutet „Abgleich“, dass die Werte der Stromquellen der Stufenschaltungen 121A1, 121Blmöglichst gut zusammenpassen, was standardmäßig ohne Abgleichschritt oder Trimmschritt erfolgt. Dominant state 401 (dom) is determined by matching tap circuit 121A1 with tap circuit 121B1. Here and also in the following, the term “adjustment” means an active trimming step according to one possibility. According to another possibility, "adjustment" means that the values of the current sources of the step circuits 121A1, 121Bl match as well as possible, which by default takes place without an adjustment step or trimming step.
Der Sic-Zustand (sic) wird bestimmt durch einen Abgleich (Matching) der Stufenschaltung 121A1 mit der Stufenschaltung 121C1 und einen Abgleich (Matching) der Stufenschaltung 121D1 mit der Stufenschaltung 121B1. In der Betriebsart XL- Fast wird der Zustand LO bestimmt durch einen Abgleich (Matching) der Stufenschaltung 121A1 mit der Stufenschaltung 121B1. Der Zustand LI wird bestimmt durch einen Abgleich (Matching) Stufenschaltung 121C1 mit der Stufenschaltung 121D1. The Sic state (sic) is determined by matching tap circuit 121A1 with tap circuit 121C1 and matching tap circuit 121D1 with tap circuit 121B1. In the XL-Fast mode, the LO state is determined by matching tap circuit 121A1 with tap circuit 121B1. State LI is determined by matching stage circuit 121C1 with stage circuit 121D1.
Gemäß einem zweiten Ausführungsbeispiel wird die Sendestufe von Fig. 10 ohne Staffelungsschritte (Staggering-Schritte) betrieben. Dabei sind die Ansteuerschaltungen T_A, T_B, T_C, T_D ausgestaltet, die elektrischen Ströme IA1..h, IA1..h, IAl...n, IAl...n, die zur Erzeugung der entsprechenden Zustände dom, sic, rec, LI, L2 mit den Sendestufen 121A, 121B, 121C, 121D erforderlich sind, über die Stromquellen lrefAl..n, lrefBl..n, lrefCl..n, lrefDl...n der Stufenschaltungen 121A1, 121B1, 121C1, 121D1 direkt einzustellen. According to a second exemplary embodiment, the transmission stage of FIG. 10 is operated without staggering steps. The control circuits T_A, T_B, T_C, T_D are designed, the electrical currents IA1..h, IA1..h, IAl...n, IAl...n, which are used to generate the corresponding states dom, sic, rec, LI, L2 with the transmission stages 121A, 121B, 121C, 121D are required to be set directly via the current sources lrefAl..n, lrefBl..n, lrefCl..n, lrefDl...n of the stage circuits 121A1, 121B1, 121C1, 121D1 .
Zusätzlich oder alternativ sind die Ansteuerschaltungen T_A, T_B, T_C, T_D ausgestaltet, die elektrischen Ströme IAl..n, IAl..n, IAl..n, IAl..n, die zur Erzeugung der entsprechenden Zustände dom, sic, rec, LI, L2 mit den Sendestufen 121A, 121B, 121C, 121D erforderlich sind, über Stromniveau und/oder zeitlichen Versatz und/oder Flankensteilheit (Slewrate) der elektrischen Ströme IAl..n, IAl..n, IAl..n, IAl..n einzustellen. Additionally or alternatively, the control circuits T_A, T_B, T_C, T_D are designed to transmit the electrical currents IAl..n, IAl..n, IAl..n, IAl..n, which are used to generate the corresponding states dom, sic, rec, LI, L2 with the transmission stages 121A, 121B, 121C, 121D are required, via the current level and/or time offset and/or edge steepness (slew rate) of the electrical currents IAl..n, IAl..n, IAl..n, IAl. .n to set.
Gemäß einem dritten Ausführungsbeispiel hat das Sendemodul 121 zusätzlich zu den Funktionen gemäß dem ersten oder zweiten Ausführungsbeispiel die folgenden Funktionen. According to a third embodiment, the transmission module 121 has the following functions in addition to the functions according to the first or second embodiment.
Die Ansteuerschaltungen T_A, T_B, T_C, T_D sind bei dem vorliegenden Ausführungsbeispiel ausgestaltet, durch verschiedene Strompegel der Stufenschaltungen 121A1, 121B1, 121C1, 121D1, die abhängig vom Zustand des Sendemoduls 121 eingestellt werden, den nachfolgend beschriebenen Effekt 1 und Effekt 2 unabhängig voneinander zu kompensieren. In the present exemplary embodiment, the drive circuits T_A, T_B, T_C, T_D are designed to produce Effect 1 and Effect 2 described below independently of one another by different current levels of the stage circuits 121A1, 121B1, 121C1, 121D1, which are set depending on the state of the transmission module 121 compensate.
Bei dem Effekt 1 tritt ein ungleiches Verhalten von Komponenten in den Sendestufen 121A, 121B der Vollbrücke von Fig. 10 auf, so dass im dom- Zustand 401 eine Veränderung der Common-Mode-Spannung im Vergleich zu dem rec-Zustand 402 minimiert oder verhindert wird. Zudem kann das Sendemodul 121 bei dem vorliegenden Ausführungsbeispiel ein ungleiches Verhalten von Komponenten in Sendestufen 121A/121D und 121C/ 121B der Vollbrücke verhindern (Effekt 2), so dass im sic-Zustand eine Veränderung der Common-Mode-Spannung im Vergleich zu dem rec-Zustand 402 minimiert oder verhindert wird. In effect 1, an unequal behavior of components occurs in the transmission stages 121A, 121B of the full bridge of FIG will. In addition, the transmission module 121 in the present exemplary embodiment can have an unequal Prevent behavior of components in transmission stages 121A/121D and 121C/ 121B of the full bridge (Effect 2), so that in the sic state a change in the common mode voltage compared to the rec state 402 is minimized or prevented.
Das Sendemodul 121 ist bei dem vorliegenden Ausführungsbeispiel aufgrund seiner Ausgestaltung in der Lage, Effekte aufgrund von unsymmetrischem Verhalten der Sendestufen zu verringern, die in den Sendezuständen dom (401), sic (403), rec (402) auftreten können und das Überschwingen erhöhen und daher die Emission verschlechtern. In the present exemplary embodiment, the transmission module 121 is able, due to its design, to reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom (401), sic (403), rec (402) and increase the overshoot and therefore deteriorate the emission.
Zusätzlich dazu kann der Effekt 1 durch die Kaskoden der Sendestufen 121A, 121B bedämpft werden. Hierfür ist der Widerstand Ron (Einschaltwiderstand) der Kaskoden in den Sendestufen 121A, 121 B veränderbar, insbesondere durch Ansteuerung mit der jeweils zugehörigen Ansteuerschaltung T_A, T_B. Dies erfolgt über eine Änderung der bis zu y parallel geschalteten Transistoren HVP_A1 bis HVP_Ay und/oder die bis zu y parallel geschalteten Transistor HVN_B1 bis HVN_By. Um die Symmetrie der beiden Serienschaltungen der Sendestufen 121A, 121D und der Sendestufen 121C, 121B im sic-Zustand 403 nicht zu verändern, müssen auch die Kaskoden von der Sendestufen 121D,In addition to this, the effect 1 can be damped by the cascodes of the transmission stages 121A, 121B. For this purpose, the resistance Ron (switch-on resistance) of the cascodes in the transmission stages 121A, 121B can be changed, in particular by activation with the respectively associated activation circuit T_A, T_B. This is done by changing the up to y parallel-connected transistors HVP_A1 to HVP_Ay and/or the up to y parallel-connected transistors HVN_B1 to HVN_By. In order not to change the symmetry of the two series circuits of the transmission stages 121A, 121D and the transmission stages 121C, 121B in the sic state 403, the cascodes from the transmission stages 121D,
121C die gleiche Veränderung erfahren. Daher werden auch die bis zu y parallel geschalteten Transistoren HVN_D1 bis HVP_Dy und/oder die bis zu y parallel geschalteten Transistoren HVP_C1 bis HVP_Cy entsprechend geändert,. Hierfür ist jeder der Transistoren HVP_A1 bis HVP_Ay, HVN_B1 bis HVN_By, HVP_C1 bis HVP_Cy, HVN_D1 bis HVP_Dy an seinem Steueranschluss (Gate- Anschluss) an einen Anschluss 125 angeschlossen. Somit ist jeder dieser Transistoren von der mindestens einen Steuereinrichtung 124 steuerbar. Der Eingriff zur Korrektur des Common-Mode-Pegels im dom-Zustand 401 erfolgt über eine gleichsame oder dieselbe Veränderung von HVP_A1 bis HVP_Ay und HVP_C1 bis HVP_Cy oder über eine gleichsame oder dieselbe Veränderung von HVP_D1 bis HVN_Dy und HVP_B1 bis HVN_By. 121C undergo the same change. Therefore, the transistors HVN_D1 to HVP_Dy connected in parallel up to y and/or the transistors HVP_C1 to HVP_Cy connected in parallel up to y are also changed accordingly. For this purpose, each of the transistors HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVP_Dy is connected to a connection 125 at its control connection (gate connection). Each of these transistors can thus be controlled by the at least one control device 124 . The intervention for correcting the common mode level in the dom state 401 takes place via an equal or the same change from HVP_A1 to HVP_Ay and HVP_C1 to HVP_Cy or via an equal or the same change from HVP_D1 to HVN_Dy and HVP_B1 to HVN_By.
Durch die Ausgestaltung des Sendemoduls 121 kann verhindert werden, dass insbesondere Substratstromverluste in den Verpoldioden D_A und D_B dazu führen, dass der Common-Mode-Pegel im dom-Zustand 401 nicht mehr stimmt. Im sic-Zustand sind die Verpoldioden D_A und D_B weniger stark bestromt und des Weiteren sind alle Verpoldioden D_A, D_B, D_C, D_D der vier Sendestufen 121A, 121B, 121C, 121D aktiv. Das Sendemodul 1210 kann verhindern, dass unterschiedliche Common-Mode-Pegel im dom-Zustand und im sic-Zustand vorhanden sind. Zudem kann verhindert werden, dass qualitativ gleiche Effekte durch ungleiches Verhalten in den Kaskoden erzeugt werden. The configuration of the transmission module 121 can prevent substrate current losses in particular in the polarity reversal diodes D_A and D_B from causing the common-mode level in the dom state 401 to no longer be correct. In the sic state, the polarity reversal diodes D_A and D_B are energized to a lesser extent and all polarity reversal diodes D_A, D_B, D_C, D_D of the four transmission stages 121A, 121B, 121C, 121D are also active. The transmit module 1210 can prevent different common mode levels from being present in the dom state and in the sic state. In addition, it can be prevented that effects of the same quality are produced by unequal behavior in the cascodes.
Damit kann das Sendemodul 121 die Effekte auf die Emissionswerte der Sende- /Empfangseinrichtung 12 positiv beeinflussen, die maßgeblich durch das Sendemodul 121 beeinflusst werden. In this way, the transmission module 121 can positively influence the effects on the emission values of the transmission/reception device 12, which are decisively influenced by the transmission module 121.
Fig. 13 zeigt den grundlegenden Aufbau eines Sendemoduls 1210 gemäß einem vierten Ausführungsbeispiel für eine der Teilnehmerstationen 10, 30. Das Sendemodul 1210 kann Signale CAN_H, CAN_L gemäß Fig. 5 mit den Zuständen 401, 402, 403 und Signale CAN_H, CAN_L gemäß Fig. 8 mit den Zuständen L0, LI erzeugen. Das Sendemodul 1210 kann, wie auch das Sendemodul 121, zur Erzeugung von Signalen für den Bus 40 für die folgenden CAN-Typen verwendet werden: CAN-FD, CAN-SIC und CAN-XL. Dabei können die Zustände für den Bus 40 erzeugt werden, wie zuvor in Tabelle 1 angegeben. Fig. 13 shows the basic structure of a transmission module 1210 according to a fourth exemplary embodiment for one of the subscriber stations 10, 30. The transmission module 1210 can send signals CAN_H, CAN_L according to FIG. 5 with the states 401, 402, 403 and signals CAN_H, CAN_L according to FIG. 8 with the states L0, LI. Like the transmission module 121, the transmission module 1210 can be used to generate signals for the bus 40 for the following CAN types: CAN-FD, CAN-SIC and CAN-XL. In this case, the states for the bus 40 can be generated as indicated in Table 1 above.
Das Sendemodul 1210 hat vier Sendestufen, nämlich eine erste Sendestufe 1210A, eine zweite Sendestufe 1210B, eine dritte Sendestufe 1210C und eine vierte Sendestufe 1210D. Wie in Fig. 13 gezeigt, sind die Sendestufen 1210A bis 1210D als Vollbrücke verschaltet. Die Ansteuerung von nachfolgend genauer bezeichneten Komponenten der Sendestufen 1210A bis 1210D erfolgt über mindestens eine Steuereinrichtung 124. Mindestens eine Steuereinrichtung 124 sendet mindestens ein Signal an Steueranschlüsse 125, an welchen die Komponenten der Sendestufen 1210A bis 1210D angeschlossen sind. Der Übersichtlichkeit halber sind in Fig. 13 nicht alle Leitungsverbindungen hierfür dargestellt. The transmission module 1210 has four transmission stages, namely a first transmission stage 1210A, a second transmission stage 1210B, a third transmission stage 1210C and a fourth transmission stage 1210D. As shown in FIG. 13, the transmission stages 1210A to 1210D are connected as a full bridge. The control of components of the transmission stages 1210A to 1210D described in more detail below takes place via at least one control device 124. At least one control device 124 sends at least one signal to control connections 125 to which the components of the transmission stages 1210A to 1210D are connected. For the sake of clarity, not all of the line connections for this are shown in FIG.
Zudem hat das Sendemodul 1210 eine erste Versorgungsschaltung 1211 und eine zweite Versorgungsschaltung 1212. Die erste Versorgungsschaltung 1211 kann mit einem Anschlussmodul 1210A0 mit der ersten Sendestufe 1210A verbunden sein. Außerdem kann die erste Versorgungsschaltung 1211 mit einem Anschlussmodul 1210C0 mit der dritten Sendestufe 1210C verbunden sein. Die zweite Versorgungsschaltung 1212 kann mit einem Anschlussmodul 1210B0 mit der zweiten Sendestufe 1210B verbunden sein. Außerdem kann die zweite Versorgungsschaltung 1212 mit einem Anschlussmodul 1210D0 mit der vierten Sendestufe 1210D verbunden sein. Jedes Anschlussmodul 1210A0, 1210C0 führt eine Vielzahl von elektrischen Leitungen zwischen der ersten Versorgungsschaltung 1211 und der zugehörigen Sendestufe 1210A, 1210C, wie nachfolgend genauer beschrieben. Jedes Anschlussmodul 1210B0, 1210D0 führt eine Vielzahl von elektrischen Leitungen zwischen der zweiten Versorgungsschaltung 1212 und der zugehörigen Sendestufe 1210B, 1210D, wie nachfolgend genauer beschrieben. Die Anschlussmodule 1210A0, 1210B0, 1210C0, 1210D0 können insbesondere mindestens eine der Leitungen zwischen der zweiten Versorgungsschaltung 1212 und der zugehörigen Sendestufe 1210A, 1210C, 1210B, 1210D ohne Unterbrechung durchleiten. Die Anschlussmodule 1210A0, 1210B0, 1210C0, 1210D0 sind optional. In addition, the transmission module 1210 has a first supply circuit 1211 and a second supply circuit 1212. The first supply circuit 1211 can be connected to a connection module 1210A0 with the first transmission stage 1210A. In addition, the first supply circuit 1211 with a Connection module 1210C0 connected to the third transmission stage 1210C. The second supply circuit 1212 can be connected to the second transmission stage 1210B with a connection module 1210B0. In addition, the second supply circuit 1212 can be connected to the fourth transmission stage 1210D with a connection module 1210D0. Each connection module 1210A0, 1210C0 carries a multiplicity of electrical lines between the first supply circuit 1211 and the associated transmission stage 1210A, 1210C, as described in more detail below. Each connection module 1210B0, 1210D0 carries a multiplicity of electrical lines between the second supply circuit 1212 and the associated transmission stage 1210B, 1210D, as described in more detail below. The connection modules 1210A0, 1210B0, 1210C0, 1210D0 can, in particular, pass through at least one of the lines between the second supply circuit 1212 and the associated transmission stage 1210A, 1210C, 1210B, 1210D without interruption. The connection modules 1210A0, 1210B0, 1210C0, 1210D0 are optional.
Das Sendemodul 1210 ist an den Bus 40 angeschlossen, genauer gesagt dessen erste Busader 41 für CAN_H oder CAN-XL_H und dessen zweite Busader 42 für CAN_L oder CAN-XL_L. Jede der Sendestufen 1210A bis 1210D ist an den Bus 40 angeschlossen. Die Sendestufen 1210A, 1210C sind zwischen die erste Versorgungsschaltung 1211 und den Bus 40 angeschlossen. Die Sendestufen 1210D, 1210B sind zwischen die zweite Versorgungsschaltung 1212 und den Bus 40 angeschlossen. The transmission module 1210 is connected to the bus 40, more precisely its first bus core 41 for CAN_H or CAN-XL_H and its second bus core 42 for CAN_L or CAN-XL_L. Connected to the bus 40 are each of the transmit stages 1210A-1210D. The transmission stages 1210A, 1210C are connected between the first supply circuit 1211 and the bus 40. FIG. The transmitter stages 1210D, 1210B are connected between the second supply circuit 1212 and the bus 40. FIG.
Die erste und zweite Busader 41, 42 sind mit dem Abschlusswiderstand 49 terminiert. Der Abschlusswiderstand 49 ist in die Vollbrücke als externer Lastwiderstand geschaltet. Der Widerstand 49 ist in den Brückenzweig zwischen die Anschlüsse für die Busadern 41, 42 geschaltet. The first and second bus wires 41, 42 are terminated with the terminating resistor 49. The terminating resistor 49 is connected to the full bridge as an external load resistor. The resistor 49 is connected in the bridge branch between the connections for the bus wires 41, 42.
Über mindestens einen Anschluss 43 erfolgt die Spannungsversorgung zum Versorgen der ersten und zweiten Busader 41, 42 mit elektrischer Energie, insbesondere mit der Spannung CAN-Supply von üblicherweise 5V. Der mindestens eine Anschluss 43 ist an die erste Versorgungsschaltung 1211 angeschlossen. Zudem ist mindestens ein Anschluss 43 an die zweite Versorgungsschaltung 1212 angeschlossen. Die erste Versorgungsschaltung 1211 hat einen Stromspiegel mit Referenzstrom mindestens einer Stromquelle IrefAC. Der Stromspiegel der ersten Versorgungsschaltung 1211 hat einen Referenztransistor P_ACref, der mit der mindestens einen Stromquelle IrefAC verbunden ist. Die mindestens eine Stromquelle IrefAC ist mit dem Source-Anschluss des Referenztransistors P_ACref verbunden. An ihrem anderen Ende ist die mindestens eine Stromquelle IrefAC an Masse bzw. CAN_GND über mindestens einen Anschluss 44 angeschlossen. The power supply for supplying the first and second bus wires 41, 42 with electrical energy, in particular with the CAN supply voltage of usually 5V, takes place via at least one connection 43. The at least one connection 43 is connected to the first supply circuit 1211 . In addition, at least one connection 43 is connected to the second supply circuit 1212 . The first supply circuit 1211 has a current mirror with a reference current of at least one current source IrefAC. The current mirror of the first supply circuit 1211 has a reference transistor P_ACref, which is connected to the at least one current source IrefAC. The at least one current source IrefAC is connected to the source connection of the reference transistor P_ACref. At its other end, the at least one current source IrefAC is connected to ground or CAN_GND via at least one connection 44 .
Zudem hat der Stromspiegel eine Anzahl von z Auskoppeltransistoren, nämlich einen Auskoppeltransistor P_ACo_l bis P_ACo_z. Dabei ist z eine natürliche Zahl > 1. Der Gate-Anschluss jedes Auskoppeltransistors P_ACo_l bis P_ACo_z ist mit dem Gate-Anschluss und dem Source-Anschluss des Referenztransistors P_ACref verbunden. Der Drain-Anschluss des Transistors P_ACref und die Drain-Anschlüsse der Transistoren P_ACo_l bis P_ACo_sind an den mindestens einen Anschluss 43 angeschlossen. Der Transistor P_ACref und die Transistoren P_ACo_l bis P_ACo_z des Stromspiegels können CMOS- Transistoren sein, insbesondere PMOS-Transistoren. Jeder der 1 bis z Auskoppeltransistoren P_ACo_l bis P_ACo_z ist mit einer separaten Leitung mit einer der Stromstufen der Sendestufe 1210A und/oder mit einer der Stromstufen der Sendestufe 1210C verbunden. Dies ist in Fig. 13 mit der Kennzeichnung l..z und dem zugehörigen Anschlussmodul 1210A0, 1210C0 veranschaulicht. In addition, the current mirror has a number of z decoupling transistors, namely a decoupling transistor P_ACo_l to P_ACo_z. In this case, z is a natural number >1. The gate connection of each decoupling transistor P_ACo_l to P_ACo_z is connected to the gate connection and the source connection of the reference transistor P_ACref. The drain connection of the transistor P_ACref and the drain connections of the transistors P_ACo_l to P_ACo_are connected to the at least one connection 43 . The transistor P_ACref and the transistors P_ACo_l to P_ACo_z of the current mirror can be CMOS transistors, in particular PMOS transistors. Each of the 1 to z decoupling transistors P_ACo_l to P_ACo_z is connected with a separate line to one of the current stages of the transmission stage 1210A and/or to one of the current stages of the transmission stage 1210C. This is illustrated in FIG. 13 with the identification l..z and the associated connection module 1210A0, 1210C0.
Die mindestens eine Stromquelle IrefAC liefert einen elektrischen Strom I0_AC für eine erste bis a-te Stromstufe S1 bis Sa der ersten Sendestufe 1210A. The at least one current source IrefAC supplies an electric current I0_AC for a first to a-th current stage S1 to Sa of the first transmission stage 1210A.
Hierbei ist a eine natürliche Zahl > 1. Die erste bis a-te Stromstufe S1 bis Sa liefern analog zu der Beschreibung von Fig. 11 die elektrischen Ströme I_A1 bis l_Aa der Sendestufe 1210A. Außerdem bildet die mindestens eine Stromquelle IrefAC die Stromversorgung für die erste bis c-te Stromstufe S1 bis Sc der dritten Sendestufe 1210C. Hierbei ist c eine natürliche Zahl > 1. Die erste bis c-te Stromstufe S1 bis Sc liefern analog zu der Beschreibung von Fig. 11 die elektrischen Ströme I CI bis I Cc der Sendestufe 1210C. Die erste Sendestufe 1210A von Fig. 13 hat eine Verpoldiode D_A, mindestens einen ersten bis y-ten Transistor HVP_A1 bis HVP_Ay, die einander parallelgeschaltet sind, und eine Stufenschaltung 1210A1. Dabei ist y eine natürliche Zahl > 1. Die Stufenschaltung 1210A1 hat einen ersten bis a-ten Transistor P_Ao_l bis P_Ao_a, welche die erste bis a-te Stromstufe S1 bis Sa bilden und welche die elektrischen Ströme I_A1 bis l_Aa liefern, wie zuvor erwähnt. Zudem ist eine Ansteuerschaltung T_A vorhanden. Jeder der Transistoren HVP_A1 bis HVP_Ay kann ein CMOS-Transistor sein, insbesondere ein PMOS-Transistor. Die Transistoren P_Ao_l bis P_Ao_a können CMOS-Transistoren sein, insbesondere PMOS-Transistoren. Die Drain- Anschlüsse der Transistoren P_Ao_l bis P_Ao_a sind miteinander verbunden. Die Verbindung der Drain-Anschlüsse der Transistoren P_Ao_l bis P_Ao_a ist mit einem Ende des Widerstands R_SIC_H und mit der Anode der Verpoldiode D_A verbunden. Die Ansteuerschaltung T_A steuert die Transistoren P_Ao_l bis P_Ao_a der ersten bis a-ten Stromstufe S1 bis Sa gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 1210 an, wie zuvor in Bezug auf insbesondere Fig. 11 beschrieben. In this case, a is a natural number >1. The first to a-th current stages S1 to Sa supply the electrical currents I_A1 to I_Aa of the transmission stage 1210A analogously to the description of FIG. 11 . In addition, the at least one current source IrefAC forms the power supply for the first to c-th current stages S1 to Sc of the third transmission stage 1210C. In this case, c is a natural number > 1. The first to c-th current stages S1 to Sc supply the electric currents I CI to I Cc of the transmission stage 1210C analogously to the description of FIG. 11 . The first transmission stage 1210A of FIG. 13 has a reverse polarity diode D_A, at least first through y-th transistors HVP_A1 through HVP_Ay connected in parallel with one another, and a stage circuit 1210A1. Here, y is a natural number > 1. The stage circuit 1210A1 has first through a-th transistors P_Ao_l through P_Ao_a, which form the first through a-th current stages S1 through Sa and which supply electric currents I_A1 through I_Aa, as mentioned above. A control circuit T_A is also present. Each of the transistors HVP_A1 to HVP_Ay can be a CMOS transistor, in particular a PMOS transistor. The transistors P_Ao_l to P_Ao_a can be CMOS transistors, in particular PMOS transistors. The drain terminals of the transistors P_Ao_l to P_Ao_a are connected to one another. The junction of the drain terminals of the transistors P_Ao_l to P_Ao_a is connected to one end of the resistor R_SIC_H and to the anode of the reverse polarity diode D_A. The control circuit T_A controls the transistors P_Ao_l to P_Ao_a of the first to a-th current stages S1 to Sa according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
Die dritte Sendestufe 1210C von Fig. 13 hat eine Verpoldiode D_C, mindestens einen ersten bis y-ten Transistor HVP_C1 bis HVP_Cy, die einander parallelgeschaltet sind, und eine Stufenschaltung 1210C1. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 1210C1 hat einen ersten bis c-ten Transistor P_Co_l bis P_Co_c, welche die erste bis c-te Stromstufe S1 bis Sc bilden und welche die elektrischen Ströme I_C1 bis l_Cc liefern, wie zuvor erwähnt. Zudem ist eine Ansteuerschaltung T_C vorhanden. Jeder der Transistoren HVP_C1 bis HVP_Cy kann ein CMOS-Transistor sein, insbesondere ein PMOS-Transistor. Die Transistoren P_Co_l bis P_Co_c können CMOS-Transistoren sein, insbesondere PMOS-Transistoren. Die Drain- Anschlüsse der Transistoren P_Co_l bis P_Co_c sind miteinander verbunden. Die Verbindung der Drain-Anschlüsse der Transistoren P_Co_l bis P_Co_c ist mit einem Ende des Widerstands R_SIC_H und mit der Anode der Verpoldiode D_C verbunden. Die Ansteuerschaltung T_C steuert die Transistoren P_Co_l bis P_Co_c der ersten bis c-ten Stromstufe S1 bis Sc gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 1210 an, wie zuvor in Bezug auf insbesondere Fig. 11 beschrieben. Die zweite Versorgungsschaltung 1212 hat einen Stromspiegel mit Referenzstrom mindestens einer Stromquelle IrefDB. Der Stromspiegel der zweiten Versorgungsschaltung 1212 hat einen Referenztransistor N_DBref, der mit der mindestens einen Stromquelle IrefDB verbunden ist. Die mindestens eine Stromquelle IrefDB ist mit dem Source-Anschluss des Referenztransistors N_DBref verbunden. An ihrem anderen Ende ist die mindestens eine Stromquelle IrefDB an den mindestens einen Anschluss 43 angeschlossen. The third transmission stage 1210C of FIG. 13 has a reverse polarity diode D_C, at least first through y-th transistors HVP_C1 through HVP_Cy connected in parallel with one another, and a stage circuit 1210C1. Here, y is the natural number > 1. The stage circuit 1210C1 has first to c-th transistors P_Co_l to P_Co_c, which form the first to c-th current stages S1 to Sc and which supply the electric currents I_C1 to l_Cc, as mentioned before. A control circuit T_C is also present. Each of the transistors HVP_C1 to HVP_Cy can be a CMOS transistor, in particular a PMOS transistor. The transistors P_Co_l to P_Co_c can be CMOS transistors, in particular PMOS transistors. The drain terminals of the transistors P_Co_l to P_Co_c are connected to one another. The junction of the drain terminals of the transistors P_Co_l to P_Co_c is connected to one end of the resistor R_SIC_H and to the anode of the reverse polarity diode D_C. The control circuit T_C controls the transistors P_Co_l to P_Co_c of the first to c-th current stages S1 to Sc according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular. The second supply circuit 1212 has a current mirror with a reference current of at least one current source IrefDB. The current mirror of the second supply circuit 1212 has a reference transistor N_DBref, which is connected to the at least one current source IrefDB. The at least one current source IrefDB is connected to the source connection of the reference transistor N_DBref. The at least one current source IrefDB is connected to the at least one connection 43 at its other end.
Zudem hat der Stromspiegel der zweiten Versorgungsschaltung 1212 eine Anzahl von z Auskoppeltransistoren, nämlich einen Auskoppeltransistor N_DBo_l bis N_DBCo_z. Dabei ist z die natürliche Zahl > 1. Der Gate-Anschluss jedes Auskoppeltransistors N_DBo_l bis N_DBo_z ist mit dem Gate-Anschluss und dem Source-Anschluss des Referenztransistors P_ACref verbunden. Der Drain-Anschluss des Transistors N_DBref und die Drain-Anschlüsse der Transistoren N_DBCo_l bis N_DBo_sind an den mindestens einen Anschluss 44 für Masse bzw. CAN_GND angeschlossen. Der Transistor N_DBref und die Transistoren N_DBo_l bis N_DBo_z des Stromspiegels können CMOS- Transistoren sein, insbesondere NMOS-Transistoren. Jeder der 1 bis z Auskoppeltransistoren N_DBo_l bis N_DBo_z ist mit einer separaten Leitung mit einer der Stromstufen der Sendestufe 1210D und/oder mit einer der Stromstufen der Sendestufe 1210B verbunden. Dies ist in Fig. 13 mit der Kennzeichnung l..z und dem zugehörigen Anschlussmodul 1210D0, 1210B0 veranschaulicht. In addition, the current mirror of the second supply circuit 1212 has a number of z decoupling transistors, namely a decoupling transistor N_DBo_l to N_DBCo_z. In this case, z is the natural number >1. The gate connection of each decoupling transistor N_DBo_l to N_DBo_z is connected to the gate connection and the source connection of the reference transistor P_ACref. The drain connection of the transistor N_DBref and the drain connections of the transistors N_DBCo_l to N_DBo_are connected to the at least one connection 44 for ground or CAN_GND. The transistor N_DBref and the transistors N_DBo_l to N_DBo_z of the current mirror can be CMOS transistors, in particular NMOS transistors. Each of the 1 to z decoupling transistors N_DBo_l to N_DBo_z is connected to one of the current stages of the transmission stage 1210D and/or to one of the current stages of the transmission stage 1210B with a separate line. This is illustrated in FIG. 13 with the identification l..z and the associated connection module 1210D0, 1210B0.
Die mindestens eine Stromquelle IrefDB liefert einen elektrischen Strom I0_DB für eine erste bis b-te Stromstufe S1 bis Sb der zweiten Sendestufe 1210B. Hierbei ist b eine natürliche Zahl > 1. Die erste bis b-te Stromstufe S1 bis Sb liefern analog zu der Beschreibung von Fig. 11 die elektrischen Ströme I_B1 bis l_Bb der Sendestufe 1210B. Außerdem bildet die mindestens eine Stromquelle IrefDB die Stromversorgung für die erste bis d-te Stromstufe S1 bis Sd der vierten Sendestufe 1210D. Hierbei ist d eine natürliche Zahl > 1. Die erste bis ri te Stromstufe S1 bis Sd liefern analog zu der Beschreibung von Fig. 11 die elektrischen Ströme I Dl bis I Dd der Sendestufe 1210D. Die zweite Sendestufe 1210B von Fig. 13 hat eine Verpoldiode D_B, mindestens einen ersten bis y-ten Transistor HVN_B1 bis HVN_By, die einander parallelgeschaltet sind, und eine Stufenschaltung 1210B1. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 1210B1 hat einen ersten bis b-ten Transistor N_Bo_l bis N_Bo_b, welche die erste bis b-te Stromstufe S1 bis Sb bilden und welche die elektrischen Ströme I_B1 bis l_Bb liefern, wie zuvor erwähnt. Zudem ist eine Ansteuerschaltung T_B vorhanden. Jeder der Transistoren HVN_B1 bis HVN_By kann ein CMOS-Transistor sein, insbesondere ein NMOS-Transistor. Die Transistoren N_Bo_l bis N_Bo_b können CMOS-Transistoren sein, insbesondere NMOS-Transistoren. Die Drain- Anschlüsse der Transistoren N_Bo_l bis N_Bo_b sind miteinander verbunden. Die Verbindung der Drain-Anschlüsse der Transistoren N_Bo_l bis N_Bo_b ist mit einem Ende des Widerstands R_SIC_L und mit den Source-Anschlüssen des ersten bis y-ten Transistors HVN_B1 bis HVN_By verbunden. Die Ansteuerschaltung T_B steuert die Transistoren N_Bo_l bis N_Bo_b der ersten bis b-ten Stromstufe S1 bis Sb gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 1210 an, wie zuvor in Bezug auf insbesondere Fig. 11 beschrieben. The at least one current source IrefDB supplies an electric current I0_DB for a first to bth current stage S1 to Sb of the second transmission stage 1210B. In this case, b is a natural number > 1. The first to b-th current stages S1 to Sb supply the electrical currents I_B1 to I_Bb of the transmission stage 1210B analogously to the description of FIG. 11 . In addition, the at least one current source IrefDB forms the power supply for the first to dth current stages S1 to Sd of the fourth transmission stage 1210D. In this case, d is a natural number >1. The first to ri te current stages S1 to Sd supply the electrical currents I D1 to I Dd of the transmission stage 1210D analogously to the description of FIG. 11 . The second transmission stage 1210B of FIG. 13 has a reverse polarity diode D_B, at least first through y-th transistors HVN_B1 through HVN_By connected in parallel with one another, and a stage circuit 1210B1. Here, y is the natural number > 1. The stage circuit 1210B1 has first to b-th transistors N_Bo_l to N_Bo_b, which form the first to b-th current stages S1 to Sb and which supply the electric currents I_B1 to l_Bb as mentioned before. A control circuit T_B is also present. Each of the transistors HVN_B1 to HVN_By can be a CMOS transistor, in particular an NMOS transistor. The transistors N_Bo_l to N_Bo_b can be CMOS transistors, in particular NMOS transistors. The drain terminals of the transistors N_Bo_l to N_Bo_b are connected to one another. The junction of the drains of the transistors N_Bo_l to N_Bo_b is connected to one end of the resistor R_SIC_L and to the sources of the first to yth transistors HVN_B1 to HVN_By. The control circuit T_B controls the transistors N_Bo_l to N_Bo_b of the first to b-th current stages S1 to Sb according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
Die vierte Sendestufe 1210D von Fig. 13 hat eine Verpoldiode D_D, mindestens einen ersten bis y-ten Transistor HVN_D1 bis HVN_Dy, die einander parallelgeschaltet sind, und eine Stufenschaltung 1210D1. Dabei ist y die natürliche Zahl > 1. Die Stufenschaltung 1210D1 hat einen ersten bis d-ten Transistor N_Do_l bis N_Do_d, welche die erste bis d-te Stromstufe S1 bis Sd bilden und welche die elektrischen Ströme I_D1 bis l_Dd liefern, wie zuvor erwähnt. Zudem ist eine Ansteuerschaltung T_D vorhanden. Jeder der Transistoren HVN_D1 bis HVN_Dy kann ein CMOS-Transistor sein, insbesondere ein NMOS-Transistor. Die Transistoren N_Do_l bis N_Do_d können CMOS-Transistoren sein, insbesondere NMOS-Transistoren. Die Drain- Anschlüsse der Transistoren N_Do_l bis N_Do_d sind miteinander verbunden. Die Verbindung der Drain-Anschlüsse der Transistoren N_Do_l bis N_Do_d ist mit einem Ende des Widerstands R_SIC_L und mit den Source-Anschlüssen des ersten bis y-ten Transistors HVN_D1 bis HVN_Dy verbunden. Die Ansteuerschaltung T_D steuert die Transistoren N_Do_l bis N_Do_d der ersten bis d-ten Stromstufe S1 bis Sd gemäß dem Sendesignal TxD und der eingestellten Betriebsart SIC, FAST_TX des Sendemoduls 1210 an, wie zuvor in Bezug auf insbesondere Fig. 11 beschrieben. The fourth transmission stage 1210D of FIG. 13 has a reverse polarity diode D_D, at least first through y-th transistors HVN_D1 through HVN_Dy connected in parallel with one another, and a stage circuit 1210D1. Here, y is the natural number > 1. The stage circuit 1210D1 has first to d-th transistors N_Do_l to N_Do_d, which form the first to d-th current stages S1 to Sd and which supply the electric currents I_D1 to l_Dd, as mentioned before. A control circuit T_D is also present. Each of the transistors HVN_D1 to HVN_Dy can be a CMOS transistor, in particular an NMOS transistor. The transistors N_Do_l to N_Do_d can be CMOS transistors, in particular NMOS transistors. The drain terminals of the transistors N_Do_l to N_Do_d are connected to one another. The junction of the drains of the transistors N_Do_l to N_Do_d is connected to one end of the resistor R_SIC_L and to the sources of the first to yth transistors HVN_D1 to HVN_Dy. The control circuit T_D controls the transistors N_Do_l to N_Do_d of the first to dth current stages S1 to Sd according to the transmission signal TxD and the set operating mode SIC, FAST_TX of the transmission module 1210, as previously described with reference to FIG. 11 in particular.
Die Zahl y ist beliebig wählbar. Insbesondere kann die Zahl y und somit die Zahl der Hochvolttransistoren HVN_D1 bis HVN_Dy in einer Sendestufe 121 A, 121 B, 121C, 121D zwischen 1 bis 4 gewählt werden. Alternativ kann jedoch für y eine größere Zahl als 4 gewählt werden. The number y can be chosen arbitrarily. In particular, the number y and thus the number of high-voltage transistors HVN_D1 to HVN_Dy in a transmission stage 121A, 121B, 121C, 121D can be selected between 1 and 4. Alternatively, however, a number greater than 4 can be chosen for y.
Die Zahlen a, b, c, d sind beliebig wählbar, wie anhand der nachfolgenden Tabelle 3 noch genauer angegeben. Insbesondere kann jede der Zahlen a, b, c, d und somit die Stufenzahl bzw. Zahl der Stromstufen zwischen 1 bis 60 gewählt werden. Alternativ kann jedoch für die Zahlen a, b, c, d eine größere Zahl als 60 gewählt werden. The numbers a, b, c, d can be chosen as desired, as specified in more detail using Table 3 below. In particular, each of the numbers a, b, c, d and thus the number of stages or number of current stages between 1 and 60 can be selected. Alternatively, however, a number greater than 60 can be selected for the numbers a, b, c, d.
Zwischen die Sendestufen 1210A, 1210C ist der Widerstand R_SIC_H geschaltet. Ein Ende des Widerstands R_SIC_H ist mit der Anode der Verpoldiode D_A und den Drain-Anschlüssen der a Transistoren P_Ao_l bis P_Ao_a verbunden. Das andere Ende des Widerstands R_SIC_H ist mit der Anode der Verpoldiode D_C und den Drain- Anschlüssen der a Transistoren P_Co_l bis P_Co_a verbunden. The resistor R_SIC_H is connected between the transmission stages 1210A, 1210C. One end of the resistor R_SIC_H is connected to the anode of the reverse polarity diode D_A and the drain terminals of the a transistors P_Ao_l to P_Ao_a. The other end of the resistor R_SIC_H is connected to the anode of the reverse polarity diode D_C and the drain terminals of the a transistors P_Co_l to P_Co_a.
Zwischen die Sendestufen 1210D, 1210B ist der Widerstand R_SIC_L geschaltet. Ein Ende des Widerstands R_SIC_L ist mit dem Source-Anschluss der Transistoren HVN_D1 bis HVN_Dy und mit dem Drain-Anschluss der d Transistoren N_Do_l bis N_Do_d verbunden. Das andere Ende des Widerstands R_SIC_L ist mit dem Source-Anschluss der Transistoren HVN_B1 bis HVN_By und mit dem Drain-Anschluss der b Transistoren N_Bo_l bis N_Bo_b verbunden. The resistor R_SIC_L is connected between the transmission stages 1210D, 1210B. One end of the resistor R_SIC_L is connected to the source of the transistors HVN_D1 to HVN_Dy and to the drain of the d transistors N_Do_l to N_Do_d. The other end of the resistor R_SIC_L is connected to the source of the transistors HVN_B1 to HVN_By and to the drain of the b transistors N_Bo_l to N_Bo_b.
Jede der Verpoldioden D_A, D_B, D_C, D_D schützt die zugehörige Sendestufe gegen eine positive Rückspeisung auf den Anschluss 44 (CAN-Supply) und eine negative Rückspeisung auf den Anschluss 43 (CAN_GND). Jede der Verpoldioden D_A, D_B, D_C, D_D kann auch als Blocking Diode bezeichnet werden. Jede der Stufenschaltungen 1210A1, 1210B1, 1210C1, 1210D1, genauer gesagt die zugehörige Ansteuerschaltung T_A, T_B, T_C, T_D, stellt einen Sendestromwert für die zugehörige Sendestufe 1210A, 1210B, 1210C, 1210D in Abhängigkeit der Betriebsart für Arbitration oder Datenphase des Sendemoduls 1210 und des Sendesignals TxD ein. Erläuterungen dazu sind auch in der vorangehenden Tabelle 2 enthalten. Hierbei sind die in Tabelle 2 angegebenen Werte für die Impedanzen des Sendemoduls 121 und für den Treiberstrom für die Sendestufen 121A/121B gleich den Werten für die Impedanzen des Sendemoduls 1210 und für den Treiberstrom für die Sendestufen 1210A/1210B. Zudem ist der Treiberstrom für die Sendestufen 121C /121D gleich den Werten für die Impedanzen des Sendemoduls 1210 und für den Treiberstrom für die Sendestufen 1210C /1210D. Die Funktionsweise der Schaltung von Fig. 13, welche Schaltungen gemäß Fig. 11 aufweist, ist in der zuvor dargestellten Tabelle 2 angegeben, nämlich in Abhängigkeit von der Betriebsart des Sendemoduls 121 und dem Buszustand 401 (dom), 403 (sic), 402 (rec) in der SIC-Betriebsart (Arbitrationsphase 451) und L0, LI in der Datenphase 452.Each of the polarity reversal diodes D_A, D_B, D_C, D_D protects the associated transmission stage against positive feedback on connection 44 (CAN-Supply) and negative feedback on connection 43 (CAN_GND). Each of the polarity reversal diodes D_A, D_B, D_C, D_D can also be referred to as a blocking diode. Each of the stage circuits 1210A1, 1210B1, 1210C1, 1210D1, more precisely the associated control circuit T_A, T_B, T_C, T_D, provides a transmission current value for the associated transmission stage 1210A, 1210B, 1210C, 1210D depending on the operating mode for arbitration or data phase of the transmission module 1210 and of the transmit signal TxD. Explanations on this are also contained in Table 2 above. The values given in Table 2 for the impedances of the transmission module 121 and for the driver current for the transmission stages 121A/121B are the same as the values for the impedances of the transmission module 1210 and for the driver current for the transmission stages 1210A/1210B. In addition, the driver current for the transmission stages 121C/121D is equal to the values for the impedances of the transmission module 1210 and for the driver current for the transmission stages 1210C/1210D. The mode of operation of the circuit of FIG. 13, which has circuits according to FIG. rec) in SIC mode (arbitration phase 451) and L0, LI in data phase 452.
Daher wird im Übrigen auf die vorangehende Beschreibung von Tabelle 2 verwiesen. For the remainder, reference is therefore made to the description of Table 2 above.
Die Anzahl z der Auskoppelstufen, insbesondere Auskoppeltransistoren P_ACo_l ...z, der Stromversorgungsschaltung 1211 und der Auskoppelstufen, insbesondere Auskoppeltransistoren N_DBo_l ...z, derThe number z of decoupling stages, in particular decoupling transistors P_ACo_l...z, of the power supply circuit 1211 and of decoupling stages, in particular decoupling transistors N_DBo_l...z, of
Stromversorgungsschaltung 1212 ist grundsätzlich frei wählbar. Die Verhältnisse zwischen z und a, b, c, d sind dagegen fix. Power supply circuit 1212 is basically freely selectable. The relationships between z and a, b, c, d, on the other hand, are fixed.
Die folgende Tabelle 3 zeigt ein Beispiel für die Werte a, b, c, d, z, die für das Sendemodul 1212 von Fig. 13 gewählt werden können. Somit zeigt Tabelle 3 ein Beispiel, wieviel parallel geschaltete Schalttransistoren von jeder Sendestufe 1210A, 1210B, 1210C, 1210D jeweils leitfähig sind, um die entsprechenden Zustände des Sendemoduls 1210 (Transmitter- States) einzustellen. Wie aus Tabelle 3 beispielsweise ablesbar, sind in der Arbitrationsphase zum Treiben eines Zustands 401 (dom) eine Anzahl von 60 Auskoppeltransistoren, nämlich Auskoppeltransistoren P_ACo_l ...60, sowie eine Anzahl von 60 Transistoren der ersten Sendestufe 1210A, nämlich Transistoren P_Ao_l bis P_Ao_60, und eine Anzahl von 60 Transistoren der zweiten Sendestufe 1210B, nämlich Transistoren N_Bo_l bis N_Bo_60, leitfähig geschaltet.
Figure imgf000043_0001
Table 3 below shows an example of the values a, b, c, d, z that can be chosen for the transmit module 1212 of FIG. Table 3 thus shows an example of how many parallel-connected switching transistors of each transmission stage 1210A, 1210B, 1210C, 1210D are each conductive in order to set the corresponding states of the transmission module 1210 (transmitter states). As can be seen from Table 3, for example, in the arbitration phase for driving a state 401 (dom) a number of 60 decoupling transistors, namely decoupling transistors P_ACo_l ...60, and a number of 60 transistors of the first transmission stage 1210A, namely transistors P_Ao_l to P_Ao_60, and a number of 60 transistors of the second transmission stage 1210B, namely transistors N_Bo_1 to N_Bo_60, switched to be conductive.
Figure imgf000043_0001
Tabelle 3: Geforderte Anzahl von parallel geschalteten Schalttransistoren für die Sendestufen 1210A, 1210B, 1210C, 1210D je nach Zustand des SendemodulsTable 3: Required number of switching transistors connected in parallel for the transmitter stages 1210A, 1210B, 1210C, 1210D depending on the status of the transmitter module
1210 (Transmitter- State). 1210 (transmitter state).
Zur Gestaltung der Schaltvorgänge an den Busadern 41, 42 von einem in den anderen Zustand des Sendemoduls 1210 (Sendemodulzustand = Transmitter- State) werden die Übergänge zwischen den einzelnen Spalten a bis d in TabelleThe transitions between the individual columns a to d in Table
3 schrittweise, insbesondere etwa 2ns pro Schritt, gestaffelt geschaltet. 3 step by step, in particular about 2ns per step, switched in a staggered manner.
Ganz allgemein ergibt sich die Zahl z aus der Anzahl von Stromstufen, die benötigt werden, um einen dominanten Zustand dom herzustellen. Dabei gilt, z = a = b. Für die Zahlen c, d gilt dagegen: z = c/2 = d/2. Somit ist es ausreichend, dass für die Sendestufe 1210C nur eine Anzahl von z/2-Leitungsverbindungen zu der ersten Versorgungsschaltung 1211 führen. Außerdem ist es ausreichend, dass für die Sendestufe 1210D nur eine Anzahl von z/2-Leitungsverbindungen zu der zweiten Versorgungsschaltung 1212 führen. Somit wird nur ein Teil der z Auskoppeltransistoren P_ACo_l bis P_ACo_z von beiden Sendestufen 1210A, 1210C verwendet. Der andere Teil der z Auskoppeltransistoren P_ACo_l bisIn general, the number z results from the number of current stages that are required to establish a dominant state dom. where z = a = b. For the numbers c, d, on the other hand, the following applies: z = c/2 = d/2. It is thus sufficient that only a number of z/2 line connections lead to the first supply circuit 1211 for the transmission stage 1210C. In addition, it is sufficient that only a number of z/2 line connections lead to the second supply circuit 1212 for the transmission stage 1210D. Thus, only some of the z decoupling transistors P_ACo_l to P_ACo_z are used by the two transmission stages 1210A, 1210C. The other part of the z decoupling transistors P_ACo_l to
P_ACo_z wird nur von der Sendestufe 1210A verwendet. Außerdem wird nur ein Teil der z Auskoppeltransistoren N_DBo_l bis N_DBo_z von beiden Sendestufen 1210B, 1210D verwendet. Der andere Teil der z Auskoppeltransistoren N_DBo_l bis N_DBo_z wird nur von der Sendestufe 1210B verwendet. Der Sendestromwert der einzelnen Sendestufe 1210A, 1210B, 1210C, 1210D ist somit je nach Betriebsart (SLOW oder SIC, FAST_TX) des Sendemoduls 1210 und des Sendesignal TxD einstellbar. Dabei ist jede Sendestufe 121A bis 121D ausgestaltet, den Wert des im Betrieb des Sendemoduls 1210 von der Sendestufe 1210A bis 1210D ausgegebenen elektrischen Stroms I_A1 bis l_Aa usw. am Ausgang des Stromspiegels einzustellen, der in den jeweiligen Versorgungsschaltungen 1211, 1212 vorhanden ist. Die elektrischen Ströme I_A1 bis l_Aa usw. können für die Stufenschaltungen 1210A1, 1210B1, 1210C1, 1210D1 auch kurz als II bis In bezeichnet werden, wie auch zuvor mit Fig. 11 und Fig. 12 und wie nachfolgend erläutert. P_ACo_z is only used by transmit stage 1210A. In addition, only some of the z decoupling transistors N_DBo_l to N_DBo_z are used by the two transmission stages 1210B, 1210D. The other part of the z decoupling transistors N_DBo_l to N_DBo_z is only used by the transmission stage 1210B. The transmission current value of the individual transmission stage 1210A, 1210B, 1210C, 1210D can thus be set depending on the operating mode (SLOW or SIC, FAST_TX) of the transmission module 1210 and the transmission signal TxD. Each transmission stage 121A to 121D is designed to set the value of the electric current I_A1 to l_Aa etc. output by the transmission stage 1210A to 1210D during operation of the transmission module 1210 at the output of the current mirror, which is present in the respective supply circuits 1211, 1212. The electrical currents I_A1 to I_Aa etc. can also be referred to briefly as II to In for the tap changers 1210A1, 1210B1, 1210C1, 1210D1, as also explained above with FIGS. 11 and 12 and as explained below.
Jeder der Transistoren HVP_A1 bis HVP_Ay, HVN_B bis HVN_By, HVP_C bis HVP_Cy, HVN_D bis HVN_Dy ist eine HV-Kaskode und kann auch als HV- Standoff- Vorrichtung bezeichnet werden. Die Transistoren HVP_A1 bis HVP_Ay schützen die CMOS-Transistoren P_Ao_l bis P_Ao_a der Sendestufe 1210A1, indem die Transistoren HVP_A1 bis HVP_Ay hohe Spannungsabfälle aufnehmen. Jeder der Transistoren HVN_B bis HVN_By, HVP_C bis HVP_Cy, HVN_D bis HVN_Dy hat dieselbe Funktion für die CMOS-Transistoren der jeweils zugeordneten Stufenschaltungen 1210B1, 1210C1, 1210D1. Each of the transistors HVP_A1 to HVP_Ay, HVN_B to HVN_By, HVP_C to HVP_Cy, HVN_D to HVN_Dy is an HV cascode and can also be referred to as an HV standoff device. The transistors HVP_A1 to HVP_Ay protect the CMOS transistors P_Ao_l to P_Ao_a of the transmission stage 1210A1 by the transistors HVP_A1 to HVP_Ay absorbing high voltage drops. Each of the transistors HVN_B through HVN_By, HVP_C through HVP_Cy, HVN_D through HVN_Dy has the same function for the CMOS transistors of the respective associated stage circuits 1210B1, 1210C1, 1210D1.
Bei dem Sendemodul 1210 ist die Sendestufe 1210A zwischen den Anschluss 43 für die Spannungsversorgung und den Anschluss 41 (CANH) für das Signal CAN_H geschaltet. Die Sendestufe 1210C ist zwischen den Anschluss 43 für die Spannungsversorgung und den Anschluss 42 (CANL) und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Die Sendestufe 1210D ist zwischen den Anschluss 41 (CANH) für das Signal CAN_H und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Die Sendestufe 1210B ist zwischen den Anschluss 42 (CANL) für das Signal CAN_L und den Anschluss 43 für Masse bzw. den Anschluss 44 (CAN_GND) geschaltet. Somit ist bei dem Sendemodul 1210 zum einen die Sendestufe 1210A in den CANH- Pfad geschaltet. Zum anderen ist die Sendestufe 1210D in den CANH-Pfad geschaltet. In den CANL-Pfad ist zum einen die Sendestufe 1210C geschaltet. Zum anderen ist die Sendestufe 1210B in den CANL-Pfad geschaltet. Somit hat das Sendemodul 121 im CANH-Pfad und im CANL-Pfad jeweils Parallelschaltungen einer bestimmten Anzahl von Stromstufen in den Stufenschaltungen 1210A1, 1210B1, 1210C1, 1210D1. Der Strom der Stromstufen wird durch die Stromquellen IrefAC, IrefDB und die als Transistoren ausgestalteten Schalter der Sendestufen 1210A, 1210B, 1210C, 1210D bestimmt. In the case of the transmission module 1210, the transmission stage 1210A is connected between the connection 43 for the voltage supply and the connection 41 (CANH) for the signal CAN_H. The transmission stage 1210C is connected between the connection 43 for the voltage supply and the connection 42 (CANL) and the connection 43 for ground or the connection 44 (CAN_GND). The transmission stage 1210D is connected between the connection 41 (CANH) for the CAN_H signal and the connection 43 for ground or the connection 44 (CAN_GND). The transmission stage 1210B is connected between the connection 42 (CANL) for the signal CAN_L and the connection 43 for ground or the connection 44 (CAN_GND). Thus, in the case of the transmission module 1210, the transmission stage 1210A is switched into the CANH path. On the other hand, the transmission stage 1210D is switched to the CANH path. On the one hand, the transmission stage 1210C is connected to the CANL path. On the other hand, the transmission stage 1210B is switched to the CANL path. Thus, in the CANH path and in the CANL path, the transmission module 121 has parallel circuits of a specific number of current stages in the stage circuits 1210A1, 1210B1, 1210C1, 1210D1. The current of the current stages is determined by the current sources IrefAC, IrefDB and the switches of the transmission stages 1210A, 1210B, 1210C, 1210D, which are designed as transistors.
Das Sendemodul 1210 von Fig. 13 hat somit die vier Teile bzw. Sendestufen 1210A, 1210B, 1210C, 1210D sowie die Widerstände R_SIC_H, R_SIC_L und ist an den externen Buslast-Widerstand RL angeschlossen. The transmission module 1210 of FIG. 13 thus has the four parts or transmission stages 1210A, 1210B, 1210C, 1210D and the resistors R_SIC_H, R_SIC_L and is connected to the external bus load resistor RL.
Im Unterschied zu der Sendemodul 121 von Fig. 10 ist bei dem Sendemodul 1210 von Fig. 13 die Stromreferenz mit den Stromquellen IrefAC und IrefBD fest eingestellt. Außerdem haben die beiden Stromspiegel der Schaltungen 1211, 1212 jeweils z parallel geschaltete Auskoppeltransistoren Auskoppeltransistoren P_ACo_l..z und N_DBo_l...z. In contrast to the transmission module 121 from FIG. 10, the current reference with the current sources IrefAC and IrefBD is permanently set in the transmission module 1210 from FIG. In addition, the two current mirrors of the circuits 1211, 1212 each have z parallel-connected decoupling transistors decoupling transistors P_ACo_l..z and N_DBo_l...z.
Zur Einstellung der unterschiedlichen Zustände des Sendemoduls 1210 (Transmitter- States) werden nicht die Stromreferenzquellen IrefDB bzw. IrefAC zeitlich gestaffelt geschaltet, wie bei den vorangehenden Ausführungsbeispielen, sondern die Schalttransistoren der Sendestufen 1210A, 1210B, 1210C, 1210D werden geschaltet, wie zuvor beschrieben. To set the different states of the transmitter module 1210 (transmitter states), the current reference sources IrefDB or IrefAC are not switched in a time-staggered manner, as in the previous exemplary embodiments, but the switching transistors of the transmitter stages 1210A, 1210B, 1210C, 1210D are switched as previously described.
Die Ausgestaltung des Sendemoduls 1210 gemäß Fig. 13 ermöglicht ein schrittweises, zeitlich gestaffeltes Hinzuschalten der Stromstufen der Sendestufen 1210A, 1210B, 1210C, 1210D. Diese Ausgestaltung des Sendemoduls 1210 hat deutlich störungsfreiere Schaltvorgänge zur Folge als bei der Schaltung des Sendemoduls 121 der vorangehenden Ausführungsbeispiele. Die deutlich störungsfreieren Schaltvorgänge des Sendemoduls 1210 führen zu deutlich geringer Störaussendung und damit deutlich geringerer Emission. Grund hierfür ist, dass das Sendemodul 1210 nicht an der empfindlichen Referenz der Stromspiegel-Gate-Leitung mit hoher Dynamik arbeitet, wie das Sendemodul 121 der vorangehenden Ausführungsbeispiele. Ein zusätzlicher Vorteil des Sendemoduls 1210 von Fig. 13 ist, dass die Siliziumfläche für die Referenzstromerzeugung, nämlich in den Schaltungen 1211, 1212, im Vergleich zu der des Sendemoduls 121 der vorangehenden Ausführungsbeispiele halbiert bis hin zu geviertelt ist. The configuration of the transmission module 1210 according to FIG. 13 enables the current stages of the transmission stages 1210A, 1210B, 1210C, 1210D to be switched on step by step, staggered over time. This configuration of the transmission module 1210 results in switching processes that are significantly more interference-free than in the switching of the transmission module 121 of the preceding exemplary embodiments. The clearly interference-free switching operations of the transmitter module 1210 lead to significantly lower interference emissions and thus significantly lower emissions. The reason for this is that the transmission module 1210 does not work on the sensitive reference of the current mirror gate line with high dynamics, like the transmission module 121 of the previous exemplary embodiments. An additional advantage of the transmitter module 1210 of FIG. 13 is that the silicon area for the reference current generation, namely in the circuits 1211, 1212, is halved to quartered compared to that of the transmitter module 121 of the previous exemplary embodiments.
Noch ein zusätzlicher Vorteil des Sendemoduls 1210 von Fig. 13 ist, dass die Stromreferenz in den Schaltungen 1211, 1212 für die Sendestufen A/C und B/D gemeinsam genutzt wird. Dies führt zu einem besseren Abgleich (Matching) der L0/L1- Pegel für den Bus 40. Yet another advantage of the transmit module 1210 of Figure 13 is that the current reference is shared in circuits 1211, 1212 for transmit stages A/C and B/D. This leads to better matching of the L0/L1 levels for the bus 40.
Darüber hinaus ist es vorteilhaft, dass die Referenzstromquellen IrefAC und IrefBD voneinander abhängig gemacht werden können. In diesem Fall kann nur ein Referenzstrom verwendet werden. In addition, it is advantageous that the reference current sources IrefAC and IrefBD can be made dependent on one another. In this case only one reference current can be used.
Nach dazu ist es mit dem Sendemodul 1210 von Fig. 13 möglich, für den Abgleich (Matching) der SIC/Dom-Zustände ein Abgleich- oder Konfigurationsverfahren zu verwenden, das die Ströme I0_AC, I0_DB der beiden Referenzstromquellen IrefAC und IrefBD in gezieltem Maß gegeneinander verstellt, um möglichst geringe Gleichtakt- Störungen auf den Busadern 41, 42 zu erreichen. Dadurch kann die Emission vermindert werden. After this, it is possible with the transmission module 1210 of Fig. 13 to use an adjustment or configuration method for the adjustment (matching) of the SIC/Dom states, which compares the currents I0_AC, I0_DB of the two reference current sources IrefAC and IrefBD to a specific extent adjusted in order to achieve the lowest possible common-mode interference on the bus wires 41, 42. This can reduce emissions.
Gemäß einem fünften Ausführungsbeispiel hat das Sendemodul 1210 von Fig. According to a fifth exemplary embodiment, the transmission module 1210 from Fig.
13 zusätzlich zu den Funktionen gemäß dem vierten Ausführungsbeispiel die folgenden Funktionen. 13 has the following functions in addition to the functions according to the fourth embodiment.
Die Steuereinrichtung 124 ist bei dem vorliegenden Ausführungsbeispiel ausgestaltet, die Werte der Ströme I0_AC, I0_DB der Referenzstromquellen IrefAC, lref_DB zu verstellen, um den zuvor beschriebenen Effekt 2 zu kompensieren. Dadurch kann das Sendemodul 1210 bei dem vorliegenden Ausführungsbeispiel ein ungleiches Verhalten von Komponenten in den Sendestufen 1210A /1210D und 1210C / 1210B der Vollbrücke verhindern (Effekt 2). Somit wird im sic-Zustand eine Veränderung der Common-Mode-Spannung im Vergleich zu dem rec-Zustand 402 minimiert oder verhindert. Somit ist das Sendemodul 1210 ist bei dem vorliegenden Ausführungsbeispiel aufgrund seiner Ausgestaltung in der Lage, Effekte aufgrund von unsymmetrischem Verhalten der Sendestufen zu verringern, die in den Sendezuständen dom (401), sic (403), rec (402) auftreten können und das Überschwingen erhöhen und daher die Emission verschlechtern. In the present exemplary embodiment, the control device 124 is designed to adjust the values of the currents I0_AC, I0_DB of the reference current sources IrefAC, Iref_DB in order to compensate for effect 2 described above. In this way, the transmission module 1210 in the present exemplary embodiment can prevent an unequal behavior of components in the transmission stages 1210A/1210D and 1210C/1210B of the full bridge (effect 2). Thus, in the sic state, a change in common mode voltage is minimized or prevented compared to the rec state 402 . Thus, in the present exemplary embodiment, the transmission module 1210 is able, due to its design, to reduce effects due to asymmetrical behavior of the transmission stages, which can occur in the transmission states dom (401), sic (403), rec (402) and the overshoot increase and therefore worsen the emission.
Zusätzlich dazu kann der zuvor beschriebene Effekt 1 durch die Kaskoden der Sendestufen 1210A, 1210B bedämpft werden. Hierfür ist der Widerstand Ron (Einschaltwiderstand) der Kaskoden in den Sendestufen 1210A, 1210B veränderbar, insbesondere durch Ansteuerung mit der jeweils zugehörigen Ansteuerschaltung T_A, T_B. Dies erfolgt über eine Änderung der bis zu y parallel geschalteten Transistoren HVP_A1 bis HVP_Ay und/oder die bis zu y parallel geschalteten Transistor HVN_B1 bis HVN_By. Um die Symmetrie der beiden Serienschaltungen der Sendestufen 1210A, 1210D und der Sendestufen 1210C, 1210B im sic-Zustand 403 nicht zu verändern, müssen auch die Kaskoden von der Sendestufen 1210D, 1210C die gleiche Veränderung erfahren. Daher werden auch die bis zu y parallel geschalteten Transistoren HVN_D1 bis HVP_Dy und/oder die bis zu y parallel geschalteten Transistoren HVP_C1 bis HVP_Cy entsprechend geändert,. Hierfür ist jeder der Transistoren HVP_A1 bis HVP_Ay, HVN_B1 bis HVN_By, HVP_C1 bis HVP_Cy, HVN_D1 bis HVP_Dy an seinem Steueranschluss (Gate-Anschluss) an einen Anschluss 125 angeschlossen. Somit ist jeder dieser Transistoren von der mindestens einen Steuereinrichtung 124 steuerbar. Der Eingriff zur Korrektur des Common-Mode- Pegels im dom-Zustand 401 erfolgt über eine gleichsame oder dieselbe Veränderung von HVP_A1 bis HVP_Ay und HVP_C1 bis HVP_Cy oder über eine gleichsame oder dieselbe Veränderung von HVP_D1 bis HVN_Dy und HVP_B1 bis HVN_By. In addition to this, the previously described effect 1 can be damped by the cascodes of the transmission stages 1210A, 1210B. For this purpose, the resistance Ron (switch-on resistance) of the cascodes in the transmission stages 1210A, 1210B can be changed, in particular by driving with the respectively associated control circuit T_A, T_B. This is done by changing the up to y parallel-connected transistors HVP_A1 to HVP_Ay and/or the up to y parallel-connected transistors HVN_B1 to HVN_By. In order not to change the symmetry of the two series connections of the transmission stages 1210A, 1210D and the transmission stages 1210C, 1210B in the sic state 403, the cascodes from the transmission stages 1210D, 1210C must also experience the same change. Therefore, the transistors HVN_D1 to HVP_Dy connected in parallel up to y and/or the transistors HVP_C1 to HVP_Cy connected in parallel up to y are also changed accordingly. For this purpose, each of the transistors HVP_A1 to HVP_Ay, HVN_B1 to HVN_By, HVP_C1 to HVP_Cy, HVN_D1 to HVP_Dy is connected to a connection 125 at its control connection (gate connection). Each of these transistors can thus be controlled by the at least one control device 124 . The intervention for correcting the common-mode level in the dom state 401 takes place via an equal or the same change from HVP_A1 to HVP_Ay and HVP_C1 to HVP_Cy or via an equal or the same change from HVP_D1 to HVN_Dy and HVP_B1 to HVN_By.
Durch die Ausgestaltung des Sendemoduls 1210 kann verhindert werden, dass insbesondere Substratstromverluste in den Verpoldioden D_A und D_B dazu führen, dass der Common-Mode-Pegel im dom-Zustand 401 nicht mehr stimmt. Im sic-Zustand sind die Verpoldioden D_A und D_B weniger stark bestromt und des Weiteren sind alle Verpoldioden D_A, D_B, D_C, D_D der vier Sendestufen 1210A, 1210B, 1210C, 1210D aktiv. Das Sendemodul 1210 kann verhindern, dass unterschiedliche Common-Mode-Pegel im dom-Zustand und im sic-Zustand vorhanden sind. Zudem kann verhindert werden, dass qualitativ gleiche Effekte durch ungleiches Verhalten in den Kaskoden erzeugt werden. The configuration of the transmission module 1210 can prevent substrate current losses in particular in the polarity reversal diodes D_A and D_B from causing the common mode level in the dom state 401 to no longer be correct. In the sic state, the polarity reversal diodes D_A and D_B are energized to a lesser extent and, furthermore, all polarity reversal diodes D_A, D_B, D_C, D_D of the four transmission stages 1210A, 1210B, 1210C, 1210D are active. The transmit module 1210 can prevent different common mode levels in the dom state and in the sic state available. In addition, it can be prevented that effects of the same quality are produced by unequal behavior in the cascodes.
Damit kann das Sendemodul 1210 die Effekte auf die Emissionswerte der Sende-/Empfangseinrichtung 12 positiv beeinflussen, die maßgeblich durch das Sendemodul 1210 beeinflusst werden. In this way, the transmission module 1210 can positively influence the effects on the emission values of the transmission/reception device 12, which are decisively influenced by the transmission module 1210.
Alle zuvor beschriebenen Ausgestaltungen der Sendemodule 121 1210, der Sende-/Empfangseinrichtungen 12, 22, der Teilnehmerstationen 10, 20, 30, des Bussystems 1 und des darin ausgeführten Verfahrens gemäß dem ersten und zweiten Ausführungsbeispiel und deren Modifikationen können einzeln oder in allen möglichen Kombinationen Verwendung finden. Zusätzlich sind insbesondere folgende Modifikationen denkbar. All previously described configurations of the transmission modules 121 1210, the transmission/reception devices 12, 22, the subscriber stations 10, 20, 30, the bus system 1 and the method carried out therein according to the first and second exemplary embodiment and their modifications can be used individually or in all possible combinations find use. In addition, the following modifications in particular are conceivable.
Das zuvor beschriebene Bussystem 1 gemäß dem ersten und zweiten Ausführungsbeispiel ist anhand eines auf dem CAN-Protokoll basierenden Bussystems beschrieben. Das Bussystem 1 gemäß dem ersten und/oder zweiten Ausführungsbeispiel kann jedoch alternativ eine andere Art von Kommunikationsnetz sein, bei dem die Signale als differentielle Signale übertragen werden. Es ist vorteilhaft, jedoch nicht zwangsläufige Voraussetzung, dass bei dem Bussystem 1 zumindest für bestimmte Zeitspannen ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation 10, 20, 30 auf den Bus 40 gewährleistet ist. The previously described bus system 1 according to the first and second exemplary embodiment is described using a bus system based on the CAN protocol. However, the bus system 1 according to the first and/or second exemplary embodiment can alternatively be another type of communication network in which the signals are transmitted as differential signals. It is advantageous, but not an essential requirement, that in the bus system 1 exclusive, collision-free access by a subscriber station 10, 20, 30 to the bus 40 is guaranteed at least for certain periods of time.
Das Bussystem 1 gemäß dem ersten und/oder zweiten Ausführungsbeispiel und deren Modifikationen ist insbesondere ein CAN-Bussystem oder ein CAN-HS- Bussystem oder ein CAN FD-Bussystem oder ein CAN SIC-Bussystem oder ein CAN XL-Bussystem. Das Bussystem 1 kann jedoch ein anderes Kommunikationsnetzwerk sein, bei dem die Signale als differentielle Signale und seriell über den Bus übertragen werden. The bus system 1 according to the first and/or second exemplary embodiment and modifications thereof is in particular a CAN bus system or a CAN HS bus system or a CAN FD bus system or a CAN SIC bus system or a CAN XL bus system. However, the bus system 1 can be another communication network in which the signals are transmitted as differential signals and serially over the bus.
Somit ist die Funktionalität der zuvor beschriebenen Ausführungsbeispiele beispielsweise bei Sende-/Empfangseinrichtungen 12, 22 einsetzbar, die in einem CAN-Bussystem oder einem CAN-HS-Bussystem oder einem CAN FD- Bussystem oder einem CAN SIC-Bussystem oder einem CAN XL-Bussystem betreibbar sind. Thus, the functionality of the exemplary embodiments described above can be used, for example, in transmitting/receiving devices 12, 22 which are in a CAN bus system or a CAN HS bus system or a CAN FD Bus system or a CAN SIC bus system or a CAN XL bus system can be operated.
Es ist möglich, dass für die zwei Buszustände 401, 402 zumindest zeitweise kein dominanter und rezessiver Buszustand verwendet wird, sondern stattdessen ein erster Buszustand und ein zweiter Buszustand verwendet werden, die beide getrieben werden. Ein Beispiel für ein solches Bussystem ist ein CAN XL- Bussystem. In dem Bussystem 1 können Teilnehmerstationen 10, 30 vorhanden sein, von denen mindestens eine Teilnehmerstation ein Sendemodul 121 gemäß Fig. 10 verwendet und mindestens eine Teilnehmerstation ein Sendemodul 1210 gemäß Fig. 13 verwendet. Die Anzahl und Anordnung der Teilnehmerstationen 10, 20, 30 in demIt is possible that for the two bus states 401, 402, at least temporarily, no dominant and recessive bus state is used, but instead a first bus state and a second bus state are used, both of which are driven. An example of such a bus system is a CAN XL bus system. In the bus system 1, subscriber stations 10, 30 can be present, of which at least one subscriber station uses a transmission module 121 according to FIG. 10 and at least one subscriber station uses a transmission module 1210 according to FIG. The number and arrangement of the subscriber stations 10, 20, 30 in the
Bussystem 1 gemäß dem ersten und zweiten Ausführungsbeispiel und deren Modifikationen ist beliebig. Insbesondere sind nur Teilnehmerstationen 10 oder nur Teilnehmerstationen 30 in den Bussystemen 1 des ersten oder zweiten Ausführungsbeispiels vorhanden. Bus system 1 according to the first and second exemplary embodiment and modifications thereof is arbitrary. In particular, only subscriber stations 10 or only subscriber stations 30 are present in the bus systems 1 of the first or second exemplary embodiment.

Claims

Ansprüche Expectations
1) Sendemodul (121; 1210A) zum Senden von differentiellen Signalen in einem seriellen Bussystem (1), mit einer ersten Sendestufe (121A; 1210A) zur Erzeugung von Sendeströmen (II bis In) für ein erstes Signal (CAN_H), das auf einen Bus (40) des Bussystems (1) zu senden ist, einer zweiten Sendestufe (121 B; 1210B) zur Erzeugung von Sendeströmen (II bis In) für ein zweites Signal (CAN_L), das als ein zu dem ersten Signal (CAN_H) differentielles Signal auf den Bus (40) zu senden ist, einer dritten Sendestufe (121C; 1210C) zur Erzeugung von Sendeströmen (II bis In) für das erste Signal (CAN_H), einer vierten Sendestufe (121D; 1210D) zur Erzeugung von Sendeströmen (II bis In) für das zweite Signal (CAN_L), und1) Transmission module (121; 1210A) for transmitting differential signals in a serial bus system (1), with a first transmission stage (121A; 1210A) for generating transmission currents (II to In) for a first signal (CAN_H), which is applied to a Bus (40) of the bus system (1) is to be sent, a second transmission stage (121 B; 1210B) for generating transmission currents (II to In) for a second signal (CAN_L) which is differential to the first signal (CAN_H). signal is to be sent to the bus (40), a third transmission stage (121C; 1210C) for generating transmission streams (II to In) for the first signal (CAN_H), a fourth transmission stage (121D; 1210D) for generating transmission streams (II to In) for the second signal (CAN_L), and
Stromspiegeln für die erste bis vierte Sendestufe (121A bis 121D; 1210A bis 1210D), wobei die erste bis vierte Sendestufe (121 A bis 121 D; 1210A bis 1210D) in eine Vollbrücke geschaltet sind, bei der die erste und vierte Sendestufe (121A, 121D; 1210A, 1210D) in Reihe geschaltet sind und die dritte und zweite Sendestufe (121C, 121B; 1210C, 1210B) in Reihe geschaltet sind, wobei jeder Stromspiegel an mindestens eine Referenzstromquelle (lrefAl..n; lrefBl..n; lrefCl..n; lrefDl..n; IrefAC; IrefDB) angeschlossen ist, und wobei jede Sendestufe (121A bis 121D; 1210A bis 1210D) ausgestaltet ist, den Wert des im Betrieb des Sendemoduls (121) von der Sendestufe (121A bis 121D; 1210A bis 1210D) ausgegebenen elektrischen Stroms (II bis In; I_A1 bis l_Aa) an einem der Stromspiegel einzustellen. 2) Sendemodul (121) nach Anspruch 1, wobei jede Sendestufe (121A bis 121D) ausgestaltet ist, den Wert des im Betrieb des Sendemoduls (121) von der Sendestufe (121 A bis 121 D) ausgegebenen elektrischen Stroms (II bis In) am Eingang des Stromspiegels einzustellen. Current mirrors for the first to fourth transmission stages (121A to 121D; 1210A to 1210D), the first to fourth transmission stages (121A to 121D; 1210A to 1210D) being connected in a full bridge, in which the first and fourth transmission stages (121A, 121D; 1210A, 1210D) are connected in series and the third and second transmission stages (121C, 121B; 1210C, 1210B) are connected in series, each current mirror being connected to at least one reference current source (lrefAl..n; lrefBl..n; lrefCl. .n; lrefDl..n; IrefAC; IrefDB) is connected, and each transmission stage (121A to 121D; 1210A to 1210D) is designed to transmit the value of the transmission stage (121A to 121D; 1210A to 1210D) output electric current (II to In; I_A1 to l_Aa) at one of the current mirrors. 2) Transmission module (121) according to claim 1, wherein each transmission stage (121A to 121D) is configured to measure the value of the electric current (II to In) output by the transmission stage (121A to 121D) during operation of the transmission module (121). set the input of the current mirror.
3) Sendemodul (121) nach Anspruch 1 oder 2, wobei jede der ersten bis vierten Sendestufe (121A bis 121D) einen Stromspiegel zum Anschluss an die mindestens eine Referenzstromquelle (lrefAl..n; lrefBl..n; lrefCl..n; lrefDl..n) aufweist, und wobei der Wert des Stroms (II bis In) der Referenzstromquelle (lrefAl..n; Iref Bl..n; lrefCl..n; lrefDl..n) einer Sendestufe (121A bis 121D) im Betrieb des Sendemoduls (121) einstellbar ist. 3) transmission module (121) according to claim 1 or 2, wherein each of the first to fourth transmission stages (121A to 121D) has a current mirror for connection to the at least one reference current source (lrefAl..n; lrefBl..n; lrefCl..n; lrefDl ..n), and wherein the value of the current (II to In) of the reference current source (lrefAl..n; Iref Bl..n; lrefCl..n; lrefDl..n) of a transmission stage (121A to 121D) in operation of the transmitter module (121) can be set.
4) Sendemodul (121) nach einem der vorangehenden Ansprüche, wobei der Stromspiegel jeder Sendestufe (121A bis 121D) zwei CMOS-Transistoren aufweist, wobei die CMOS-Transistoren des Stromspiegels der ersten Sendestufe (121A) PMOS-Transistoren (P_Aref, P_Ao) sind, wobei die CMOS-Transistoren des Stromspiegels der zweiten Sendestufe (121 B) NMOS-Transistoren (N_Bref, N_Bo) sind, wobei die CMOS-Transistoren des Stromspiegels der dritten Sendestufe (121C) PMOS-Transistoren (P_Cref, P_Co) sind, und wobei die CMOS-Transistoren des Stromspiegels der vierten Sendestufe (121D) NMOS-Transistoren (N_Dref, N_Do) sind. 4) transmission module (121) according to any one of the preceding claims, wherein the current mirror of each transmission stage (121A to 121D) has two CMOS transistors, the CMOS transistors of the current mirror of the first transmission stage (121A) being PMOS transistors (P_Aref, P_Ao). , wherein the CMOS transistors of the current mirror of the second transmission stage (121 B) are NMOS transistors (N_Bref, N_Bo), wherein the CMOS transistors of the current mirror of the third transmission stage (121C) are PMOS transistors (P_Cref, P_Co), and wherein the CMOS transistors of the current mirror of the fourth transmission stage (121D) are NMOS transistors (N_Dref, N_Do).
5) Sendemodul (121) nach einem der vorangehenden Ansprüche, vorangehenden Ansprüche, wobei die Referenzstromquelle (lrefAl..n; Iref Bl..n; lrefCl..n; lrefDl..n) mindestens zwei Stromstufen (S1 bis Sn) aufweist, die parallel zueinander geschaltet sind. 5) Transmission module (121) according to one of the preceding claims, preceding claims, wherein the reference current source (lrefAl..n; Iref Bl..n; lrefCl..n; lrefDl..n) has at least two current stages (S1 to Sn), which are connected in parallel to each other.
6) Sendemodul (121) nach Anspruch 5, wobei die mindestens zwei Stromstufen (S1 bis Sn) mindestens eine Stromsenke aufweisen. 6) transmission module (121) according to claim 5, wherein the at least two current stages (S1 to Sn) have at least one current sink.
7) Sendemodul (121) nach Anspruch 5 oder 6, wobei eine Anzahl n der mindestens zwei Stromstufen (S1 bis Sn) für jede der ersten bis vierten Sendestufe (121A bis 121D) dieselbe ist, wobei n eine natürliche Zahl größer 1 ist. 7) transmission module (121) according to claim 5 or 6, wherein a number n of the at least two current levels (S1 to Sn) for each of the first to fourth Transmission stage (121A to 121D) is the same, where n is a natural number greater than 1.
8) Sendemodul (1210) nach Anspruch 1, wobei jede Sendestufe (1210A bis 1210D) ausgestaltet ist, den Wert des im Betrieb des Sendemoduls (121) von der Sendestufe (1210A bis 1210D) ausgegebenen elektrischen Stroms (I_A1 bis l_Aa) am Ausgang des Stromspiegels einzustellen. 8) Transmission module (1210) according to claim 1, wherein each transmission stage (1210A to 1210D) is designed to measure the value of the electric current (I_A1 to l_Aa) output by the transmission stage (1210A to 1210D) during operation of the transmission module (121) at the output of the to set the current mirror.
9) Sendemodul (1210) nach Anspruch 8, wobei ein Stromspiegel an die erste und dritte Sendestufe (1210A, 1210C) und ein Stromspiegel an die zweite und vierte Sendestufe (1210B, 1210B) angeschlossen ist, wobei jede Sendestufe (1210A bis 1210D) mindestens zwei Schalter (P_Ao_l bis P_A0_a) aufweist, die parallel zueinander geschaltet sind und zum Einschalten oder Ausschalten von Stromstufen (S1 bis Sn) der Sendestufe (1210A bis 1210D) vorgesehen sind, und wobei jeder der mindestens zwei Schalter (P_Ao_l bis P_A0_a) einer Sendestufe (1210A bis 1210D) an einen Auskoppeltransistor (P_ACo_l bis P_ACo_z) des zugehörigen Stromspiegels angeschlossen ist. 9) transmission module (1210) according to claim 8, wherein a current mirror is connected to the first and third transmission stage (1210A, 1210C) and a current mirror is connected to the second and fourth transmission stage (1210B, 1210B), each transmission stage (1210A to 1210D) having at least has two switches (P_Ao_l to P_A0_a) which are connected in parallel to one another and are provided for switching on or off current stages (S1 to Sn) of the transmission stage (1210A to 1210D), and each of the at least two switches (P_Ao_l to P_A0_a) of a transmission stage (1210A to 1210D) is connected to a decoupling transistor (P_ACo_l to P_ACo_z) of the associated current mirror.
10) Sendemodul (1210) nach Anspruch 8 oder 9, wobei jeder Stromspiegel zwei CMOS-Transistoren aufweist, wobei die CMOS-Transistoren des Stromspiegels, der an die erste und dritte Sendestufe (1210A, 1210C) angeschlossen ist, PMOS- Transistoren (P_ACref, P_ACo_l...z) sind, und wobei die CMOS-Transistoren des Stromspiegels, der an die zweiten und vierte Sendestufe (1210B, 1210D) angeschlossen ist, NMOS- Transistoren (N_DBref, N_DBo_l...z) sind. 10) Transmission module (1210) according to claim 8 or 9, wherein each current mirror has two CMOS transistors, the CMOS transistors of the current mirror connected to the first and third transmission stages (1210A, 1210C) being PMOS transistors (P_ACref, P_ACo_l...z) and wherein the CMOS transistors of the current mirror connected to the second and fourth transmit stages (1210B, 1210D) are NMOS transistors (N_DBref, N_DBo_l...z).
11) Sendemodul (121; 1210) nacheinem der vorangehenden Ansprüche, wobei die Ausgangsanschlüsse (41, 42) der Vollbrücke zum Anschluss an einen Abschlusswiderstand (49) des Busses(40) vorgesehen sind. 12) Sendemodul (121; 1210) nach einem der vorangehenden Ansprüche, vorangehenden Ansprüche, zudem mit einem Widerstand (R_SIC_H), dessen eines Ende an den Stromspiegel der ersten Sendestufe (121A) angeschlossen ist, und dessen anderes Ende an den Stromspiegel der dritten Sendestufe (121C) angeschlossen ist, und einem Widerstand (R_SIC_L), dessen eines Ende an den Stromspiegel der zweiten Sendestufe (121 B) angeschlossen ist, und dessen anderes Ende an den Stromspiegel der vierten Sendestufe (121 D) angeschlossen ist. 11) transmission module (121; 1210) according to any one of the preceding claims, wherein the output terminals (41, 42) of the full bridge are provided for connection to a terminating resistor (49) of the bus (40). 12) transmission module (121; 1210) according to any one of the preceding claims, preceding claims, also with a resistor (R_SIC_H), one end of which is connected to the current mirror of the first transmission stage (121A) and the other end of which is connected to the current mirror of the third transmission stage (121C) and a resistor (R_SIC_L) having one end connected to the current mirror of the second transmission stage (121B) and the other end connected to the current mirror of the fourth transmission stage (121D).
13) Sendemodul (121; 1210) nach einem der vorangehenden Ansprüche, wobei jede der ersten bis vierten Sendestufe (121 A bis 121 D; 1210A bis 1210D) zudem aufweist eine Verpoldiode (D_A; D_B; D_C; D_D) zum Schutz gegen eine positive Rückspeisung in einem Anschluss (43) für die Busspannungsversorgung und eine negative Rückspeisung von einem Anschluss (44) für Masse, und mindestens eine Kaskode (HVP_A; HVN_B; HVP_C; HVN_D) zum Schutz der CMOS-Transistoren. 13) transmission module (121; 1210) according to any one of the preceding claims, wherein each of the first to fourth transmission stages (121 A to 121 D; 1210A to 1210D) also has a reverse polarity diode (D_A; D_B; D_C; D_D) for protection against a positive Feedback in a connection (43) for the bus voltage supply and negative feedback from a connection (44) for ground, and at least one cascode (HVP_A; HVN_B; HVP_C; HVN_D) to protect the CMOS transistors.
14) Sendemodul (121) nach Anspruch 13, wobei mindestens zwei Kaskoden (HVP_A; HVN_B; HVP_C; HVN_D) parallel zueinander geschaltet sind, wobei eine Anzahl y der Kaskoden (HVP_A; HVN_B; HVP_C; HVN_D) für jede der ersten bis vierten Sendestufe (121 A bis 121 D; 14) transmission module (121) according to claim 13, wherein at least two cascodes (HVP_A; HVN_B; HVP_C; HVN_D) are connected in parallel to one another, with a number y of the cascodes (HVP_A; HVN_B; HVP_C; HVN_D) for each of the first to fourth transmission stages (121A to 121D;
1210A bis 1210D) dieselbe ist, wobei y eine natürliche Zahl größer 1 ist, und wobei der Einschaltwiderstand der mindestens zwei Kaskoden (HVP_A; HVN_B; HVP_C; HVN_D) unterschiedlich ist. 1210A to 1210D) is the same, where y is a natural number greater than 1, and where the on-resistance of the at least two cascodes (HVP_A; HVN_B; HVP_C; HVN_D) is different.
15) Sendemodul (121; 1210) nach einem der vorangehenden Ansprüche, zudem mit einer Ansteuerschaltung (T_A; T_B; T_C; T_D) zur Ansteuerung von schaltbaren Komponenten der ersten bis vierten Sendestufe (121A bis 121D; 1210A bis 1210D) in Abhängigkeit von einem digitalen Sendesignal (TxD) und von einer für das Sendemodul (121) eingestellten Betriebsart (SIC; FAST_TX). 15) transmission module (121; 1210) according to any one of the preceding claims, also with a drive circuit (T_A; T_B; T_C; T_D) for driving switchable components of the first to fourth transmission stage (121A to 121D; 1210A to 1210D) depending on a digital transmission signal (TxD) and an operating mode (SIC; FAST_TX) set for the transmission module (121).
16) Sendemodul (121; 1210) nach Anspruch 15, wobei die Ansteuerschaltung (T_A; T_B; T_C; T_D) zum zeitlich gestaffelten und gesteuerten Schalten der Ströme von mindestens zwei Stromstufen (S1 bis Sn) der ersten bis vierten Sendestufe (121A bis 121D; 1210A bis 1210D) ausgestaltet ist. 16) Transmission module (121; 1210) according to claim 15, wherein the drive circuit (T_A; T_B; T_C; T_D) for switching the currents of at least two current stages (S1 to Sn) of the first to fourth transmission stages (121A to 121D) in a time-staggered and controlled manner ; 1210A to 1210D).
17) Sende-/Empfangseinrichtung (12; 22) für eine Teilnehmerstation (20) für ein serielles Bussystem (1), mit einem Sendemodul (121; 1210) nach einem der vorangehenden Ansprüche, und einem Empfangsmodul (122) zum Empfangen von Signalen von dem Bus (40). 17) Transmitting/receiving device (12; 22) for a subscriber station (20) for a serial bus system (1), with a transmitting module (121; 1210) according to one of the preceding claims, and a receiving module (122) for receiving signals from the bus (40).
18) Teilnehmerstation (10; 20; 30) für ein serielles Bussystem (1), mit einer Sende-/Empfangseinrichtung (12; 22) nach Anspruch 17, und einer Kommunikationssteuereinrichtung (11; 21) zum Steuern der Kommunikation in dem Bussystem (1) und zur Erzeugung eines digitalen Sendesignals (TxD) zur Ansteuerung der ersten bis vierten Sendestufe (121A bis 121D). 18) Subscriber station (10; 20; 30) for a serial bus system (1), with a transceiver (12; 22) according to claim 17, and a communication control device (11; 21) for controlling the communication in the bus system (1 ) and for generating a digital transmission signal (TxD) for controlling the first to fourth transmission stages (121A to 121D).
19) Teilnehmerstation (10; 20; 30) nach Anspruch 18, wobei die Teilnehmerstation (10; 20; 30) für die Kommunikation in einem Bussystem (1) ausgestaltet ist, in dem zumindest zeitweise ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation (10, 20, 30) auf den Bus (40) des Bussystems (1) gewährleistet ist. 19) Subscriber station (10; 20; 30) according to claim 18, wherein the subscriber station (10; 20; 30) is designed for communication in a bus system (1) in which at least temporarily an exclusive, collision-free access of a subscriber station (10, 20, 30) on the bus (40) of the bus system (1) is guaranteed.
20) Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem (1), wobei das Verfahren mit einem Sendemodul (121) ausgeführt wird, das Stromspiegel für eine erste bis vierte Sendestufe (121A bis 121D; 1210A bis 1210D) aufweist, wobei jeder Stromspiegel an mindestens eine Referenzstromquelle (lrefAl..n; lrefBl..n; lrefCl..n; lrefDl..n; IrefAC; IrefDB) angeschlossen ist, und wobei das Verfahren die Schritte aufweist, 20) Method for sending differential signals in a serial bus system (1), the method being carried out with a transmission module (121) which has current mirrors for a first to fourth transmission stage (121A to 121D; 1210A to 1210D), each current mirror to at least one reference current source (lrefAl..n; lrefBl..n; lrefCl..n; lrefDl..n; IrefAC; IrefDB) is attached and the method comprises the steps
Erzeugen, mit der ersten Sendestufe (121A; 1210A), von Sendeströmen (II bis In) für ein erstes Signal (CAN_H), das auf einen Bus (40) des Bussystems (1) zu senden ist, Generating, with the first transmission stage (121A; 1210A), transmission currents (II to In) for a first signal (CAN_H) which is to be transmitted to a bus (40) of the bus system (1),
Erzeugen, mit der zweiten Sendestufe (121 B; 1210B), von Sendeströmen (II bis In) für ein zweites Signal (CAN_L), das als ein zu dem ersten Signal (CAN_H) differentielles Signal auf den Bus (40) zu senden ist, Erzeugen, mit der dritten Sendestufe (121C; 1210C), vonGenerating, with the second transmission stage (121 B; 1210B), transmission streams (II to In) for a second signal (CAN_L), which is to be transmitted to the bus (40) as a signal that is differential with respect to the first signal (CAN_H), generating, with the third transmission stage (121C; 1210C), of
Sendeströmen (II bis In) für das erste Signal (CAN_H), undTransmission currents (II to In) for the first signal (CAN_H), and
Erzeugen, mit der vierten Sendestufe (121D; 1210D) von Sendeströmen (II bis In) für das zweite Signal (CAN_L), wobei die erste bis vierte Sendestufe (121A bis 121D) in eine Vollbrücke geschaltet sind, bei der die erste und vierte Sendestufe (121A,Generating, with the fourth transmission stage (121D; 1210D), transmission currents (II to In) for the second signal (CAN_L), the first to fourth transmission stages (121A to 121D) being connected in a full bridge, in which the first and fourth transmission stages (121A,
121D) in Reihe geschaltet sind und die dritte und zweite Sendestufe (121C, 121B) in Reihe geschaltet sind, und wobei jede Sendestufe (121A bis 121D; 1210A bis 1210D) den Wert des im Betrieb des Sendemoduls (121) von der Sendestufe (121A bis 121 D; 1210A bis 1210D) ausgegebenen elektrischen Stroms (II bis121D) are connected in series and the third and second transmission stages (121C, 121B) are connected in series, and each transmission stage (121A to 121D; 1210A to 1210D) receives the value of the transmission module (121) in operation from the transmission stage (121A to 121D; 1210A to 1210D) output electric power (II to
In; I_A1 bis l_Aa) an einem der Stromspiegel einstellt. In; I_A1 to l_Aa) adjusts to one of the current mirrors.
PCT/EP2022/065079 2021-07-08 2022-06-02 Transmission module and method for transmitting differential signals in a serial bus system WO2023280488A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280060784.XA CN117917050A (en) 2021-07-08 2022-06-02 Transmitting module and method for transmitting differential signal in serial bus system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021207210.0A DE102021207210A1 (en) 2021-07-08 2021-07-08 Transmission module and method for transmitting differential signals in a serial bus system
DE102021207210.0 2021-07-08

Publications (1)

Publication Number Publication Date
WO2023280488A1 true WO2023280488A1 (en) 2023-01-12

Family

ID=82270759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/065079 WO2023280488A1 (en) 2021-07-08 2022-06-02 Transmission module and method for transmitting differential signals in a serial bus system

Country Status (3)

Country Link
CN (1) CN117917050A (en)
DE (1) DE102021207210A1 (en)
WO (1) WO2023280488A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
US20030193350A1 (en) * 2002-04-12 2003-10-16 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
DE102013222782A1 (en) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Subscriber station for a bus system and method for reducing conducted emissions in a bus system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
US20030193350A1 (en) * 2002-04-12 2003-10-16 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
DE102013222782A1 (en) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Subscriber station for a bus system and method for reducing conducted emissions in a bus system

Also Published As

Publication number Publication date
CN117917050A (en) 2024-04-19
DE102021207210A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
EP3665870B1 (en) Transceiver for a bus system for reducing an oscillation inclination upon transitioning between different bit state
EP3665872B1 (en) Oscillation reduction unit for a bus system, and method for reducing an oscillation inclination when transitioning between different bit states
EP3066806B1 (en) Subscriber station for a bussystem and method for reduction of electromagnetic emissions in a bussystem
EP3066805B1 (en) Subscriber station for a bussystem and method for reduction of electromagnetic emissions in a bussystem
DE102018202165A1 (en) Subscriber station for a serial bus system and method for sending a message in a serial bus system
EP3665869B1 (en) Transceiver for a bus system, and method for reducing an oscillation inclination upon transitioning between different bit states
EP3665871B1 (en) Transceiver for a bus system, and method for reducing an oscillation inclination upon transitioning between different bit states
EP4116834B1 (en) Receiving module and method for receiving differential signals in a serial bus system
WO2019122211A1 (en) Participant station for a serial bus system, and method for transmitting a message in a serial bus system
WO2019122212A1 (en) Subscriber station for a serial bus system and method for transmitting a message in a serial bus system
WO2019122209A1 (en) Subscriber station for a serial bus system and method for transmitting a message in a serial bus system
WO2023280488A1 (en) Transmission module and method for transmitting differential signals in a serial bus system
EP3766213B1 (en) Transmitting/receiving device for a bus system and method for reducing line-conducted emissions
WO2023280474A1 (en) Transmission module and method for transmitting differential signals in a serial bus system
WO2019122207A1 (en) Participant station for a serial bus system, and method for transmitting a message in a serial bus system
WO2023280473A1 (en) Receiving module and method for receiving differential signals in a serial bus system
WO2023280472A1 (en) Receiving module and method for receiving differential signals in a serial bus system
WO2024125870A1 (en) Transceiver device for a subscriber station of a serial bus system and method for receiving differential signals in a serial bus system
DE102022205336A1 (en) Transmitter/receiver device and method for receiving differential signals in a serial bus system
EP4078904A1 (en) Transmitting/receiving device for a bus system, and method for reducing oscillations of a bus differential voltage when interferences are coupled in
WO2020109315A1 (en) Common-mode limiting device for a bus of a bus system, and method for limiting common-mode interferences in a bus system
WO2020048740A1 (en) Transmitter/receiver device for a serial bus system and method for transmitting a message in a serial bus system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22734504

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 202280060784.X

Country of ref document: CN