DE102020205344A1 - Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung - Google Patents

Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung Download PDF

Info

Publication number
DE102020205344A1
DE102020205344A1 DE102020205344.8A DE102020205344A DE102020205344A1 DE 102020205344 A1 DE102020205344 A1 DE 102020205344A1 DE 102020205344 A DE102020205344 A DE 102020205344A DE 102020205344 A1 DE102020205344 A1 DE 102020205344A1
Authority
DE
Germany
Prior art keywords
circuit board
electronic component
spacer plate
printed circuit
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020205344.8A
Other languages
English (en)
Inventor
Angelika Schingale
Michael Decker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Vitesco Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesco Technologies GmbH filed Critical Vitesco Technologies GmbH
Priority to DE102020205344.8A priority Critical patent/DE102020205344A1/de
Priority to PCT/EP2021/060813 priority patent/WO2021219538A1/de
Publication of DE102020205344A1 publication Critical patent/DE102020205344A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft eine Anordnung mit einem auf einer Leiterplatte (LP) angeordneten elektronischen Bauteil (EB), bei der das elektronische Bauteil (EB) an zumindest einer der Leiterplatte (LP) zugewandten Oberfläche eine erste Anzahl von ersten Kontaktflächen (KF1) aufweist, bei der die Leiterplatte (LP) an zumindest einer dem elektronischen Bauteil (EB) zugewandten Oberfläche eine zweite Anzahl von zweiten Kontaktflächen (KF2) aufweist, mit einer dritten Anzahl an Verbindungselementen (VBE), von denen jeweils eines eine Kontaktfläche der ersten Anzahl von ersten Kontaktflächen (KF1) mit einer Kontaktfläche der zweiten Anzahl von zweiten Kontaktflächen (KF2) verbindet, und mit einem zwischen dem elektronischen Bauteil (EB) und der Leiterplatte (LP) angeordneten Abstandselement, wobei das Abstandselement als Abstandsplatte (AP) ausgebildet ist, die eine vierte Anzahl von Ausnehmungen (AU) aufweist, wobei jedes der Verbindungselemente (VBE) in einer Ausnehmung (AU) positioniert ist.

Description

  • Die Erfindung betrifft eine Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil, bei der das elektronische Bauteil an zumindest einer der Leiterplatte zugewandten Oberfläche eine erste Anzahl von ersten Kontaktflächen aufweist, bei der die Leiterplatte an zumindest einer dem elektronischen Bauteil zugewandten Oberfläche eine zweite Anzahl von zweiten Kontaktflächen aufweist, mit einer dritten Anzahl an Verbindungselementen, von denen jeweils eines eine Kontaktfläche der ersten Anzahl von ersten Kontaktflächen mit einer Kontaktfläche der zweiten Anzahl von zweiten Kontaktflächen verbindet, und mit einem zwischen dem elektronischen Bauteil und der Leiterplatte angeordneten Abstandselement.
  • Eine solche Anordnung ist aus der US 5 834 848 bekannt. Dort ist ein Halbleiterbauteil an einer seiner Oberflächen mit Lotkugeln versehen, die zur elektrischen und mechanischen Verbindung mit einem - meist als Interposer bezeichneten - Zwischenträger dienen. Dieses so gebildete elektronische Bauteil weist ebenfalls auf einer seiner Oberflächen als Lotkugeln ausgebildete Verbindungselemente auf, die ihrerseits zur elektrischen und mechanischen Verbindung mit einer Leiterplatte dienen.
  • Zwischen dem elektronischen Bauteil und der Leiterplatte ist ein Abstandselement angeordnet, das dort in Form eines Rahmens, eines Kreuzes oder eines Doppelkreuzes realisiert ist. Es soll die unterschiedlichen Ausdehnungskoeffizienten des elektronischen Bauteils und der Leiterplatte ausgleichen, um Brüche der mittels der Lotkugeln realisierten Verbindungen zu vermeiden.
  • Die im Stand der Technik offenbarte Anordnung der Verbindungselemente in Form von Lotkugeln in einer Matrix wird Ball Grid Array (BGA) genannt und zur Erzielung hoher Integrationsdichten bei elektronischen Bauteilen häufig eingesetzt. Mit steigender Funktionalität der elektronischen Bauteile können hierdurch etwa 200 bis 1500 einzelne Signalkontakte für ein einzelnes Bauelement realisiert werden.
  • In Kombination mit einer Verkleinerung der Lotkugeldurchmesser und der Vergrößerung der Bauteilabmessungen erhöht sich die Anfälligkeit dieser Bauteile für Temperaturwechselbelastungen. Aufgrund unterschiedlicher Temperaturausdehnungskoeffizienten der verwendeten Materialien für die Lotkugeln, die Leiterplatte und die elektronischen Bauteile entstehen mechanische Spannungen, die zum Kriechen des Lotes und somit zum Versagen einer Lotstelle führen. Ferner führen auf die Bauteilmasse wirkende Beschleunigungskräfte, wie sie beim Aufschlagen auf harte Oberflächen, beispielsweise bei einem Fall eines Gerätes, oder bei Vibrationsbelastungen durch rotierende Massen, beispielsweise beim Anbau an einen Motor, vorkommen, zu einer derart hohen mechanischen Belastung, dass solche Ball-Grid-Array-Lötungen hierbei zerstört werden können.
  • Speziell für Bauteile, die im Bereich der Automobiltechnik eingesetzt werden, ist die Temperaturwechselresistenz und Vibrationsfestigkeit der Bauteilverbindung mit einer Leiterplatte ein eminentes Kriterium. Hierbei spielt neben dem Volumen auch der Stand-off und damit die Form der endgültigen Lotverbindung eine Rolle.
  • Um dieses Problem zu vermeiden, werden für kritische Projekte oft Bauteil-Packages mit geringerer Abmessung gewählt, was allerdings zu einer nachteiligen Limitierung des Funktionsumfangs der Bauteile führt. Es wird auch die Vermeidung von Packages mit kleinen Lotkugeldurchmessern bzw. kleinen Pitches (Lotkugel-zu-Lotkugel-Abstand) versucht, was jedoch ebenfalls zu einer Limitierung des Funktionsumfangs der Bauteile führt.
  • Häufig werden sogenannte Underfillermaterialien zwischen einem BGA-Interposer und der Leiterplatte zur Stabilisierung der Lotkugeln verwendet (Underfillermaterialien sind hochreine, hochgefüllte, extrem dünnviskose Polymermaterialien die einen extrem niedrigen CTE (Coefficient of Thermal Expansion) und ein hohes E-Modul aufweisen. Beispielmaterialien für solche Underfillermaterialien sind: Henkel 1172A, Henkel 3563). Dies ist allerdings ein sehr kostenintensiver Prozessschritt.
  • Es ist also die Aufgabe der Erfindung, eine Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und ein Verfahren zum Herstellen einer solchen Anordnung anzugeben, bei denen eine unempfindlichere Verbindung zwischen dem Bauteil und der Leiterplatte realisiert ist bzw. werden kann.
  • Die Aufgabe wird durch eine Anordnung gemäß Anspruch 1 mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil gelöst, bei der das elektronische Bauteil an zumindest einer der Leiterplatte zugewandten Oberfläche eine erste Anzahl von ersten Kontaktflächen aufweist, bei der die Leiterplatte an zumindest einer dem elektronischen Bauteil zugewandten Oberfläche eine zweite Anzahl von zweiten Kontaktflächen aufweist, mit einer dritten Anzahl an Verbindungselementen, von denen jeweils eines eine Kontaktfläche der ersten Anzahl von ersten Kontaktflächen mit einer Kontaktfläche der zweiten Anzahl von zweiten Kontaktflächen verbindet, und mit einem zwischen dem elektronischen Bauteil und der Leiterplatte angeordneten Abstandselement, bei der das Abstandselement als Abstandsplatte ausgebildet ist, die eine vierte Anzahl von Ausnehmungen aufweist, wobei jedes der Verbindungselemente in einer Ausnehmung positioniert ist.
  • Vorteilhafte Weiterbildungen der Anordnung sind in den Unteransprüchen angegeben.
  • Die Aufgabe wird auch durch Verfahren zum Herstellen einer solchen Anordnung gemäß der Ansprüche 7 bis 10 gelöst.
  • Durch die erfindungsgemäße, Ausnehmungen aufweisende Abstandsplatte kann nicht nur ein Ausgleich der lateralen Scherkräfte zwischen der Leiterplatte, der Verbindungselemente und dem elektronischen Bauteil erzielt werden, da jedes Verbindungselement in einer ihm zugeordneten Ausnehmung positioniert ist, wird auch ein Ineinanderfließen einzelner Verbindungselemente, vorzugsweise Lotkugeln, beim Aufschmelzen verhindert.
  • In einer vorteilhaften Ausbildung der erfindungsgemäßen Anordnung ist zwischen der Abstandsplatte und dem elektronischen Bauteil und / oder der Leiterplatte eine Klebstoffschicht ausgebildet.
  • Hierdurch kann nicht nur das elektronische Bauteil vor dem endgültigen Herstellen der Verbindung mit der Leiterplatte auf dieser fixiert werden, es wird zusätzlich eine Entlastung der mechanischen Verbindung über die Verbindungselemente erzielt.
  • In einer vorteilhaften Ausbildung weisen die Abstandsplatte und / oder zumindest eine der Klebstoffschichten einen anisotropen Ausdehnungskoeffizienten auf.
  • Hierdurch kann in lateraler und vertikaler Richtung ein an die jeweiligen Materialen angepasster unterschiedlicher Ausdehnungskoeffizient eingestellt werden.
  • Dabei weist in vorteilhafter Weise der Ausdehnungskoeffizient der Abstandsplatte und / oder zumindest einer der Klebstoffschichten in einer Richtung, die parallel zu der mit Kontaktflächen versehenen Oberfläche der Leiterplatte verläuft, einen Wert hat, der dem mittleren Wert der Ausdehnungskoeffizienten der Leiterplatte und des elektronischen Bauteils entspricht.
  • Zusätzlich kann der Ausdehnungskoeffizient der Abstandsplatte und / oder zumindest einer der Klebstoffschichten in einer Richtung, die senkrecht zu der mit Kontaktflächen versehenen Oberflächen der Leiterplatte verläuft, einen Wert haben, der dem Wert des Ausdehnungskoeffizienten der Verbindungselemente entspricht.
  • In einer weiteren Ausbildung der erfindungsgemäßen Anordnung haben die Ausnehmungen vor dem Zusammenfügen der Leiterplatte, des elektronischen Bauteils und der Abstandsplatte einen größeren Durchmesser als die Verbindungselemente.
  • Hierdurch hat das Lot beim Aufschmelzen genügend Platz, um sich zu verteilen.
  • Bei einem erfindungsgemäßen Verfahren zum Herstellen einer erfindungsgemäßen Anordnung wird zunächst die Abstandsplatte mit dem elektronischen Bauteil, das mit den Verbindungselementen versehen ist, verbunden und anschließend wird dieser Verbund mit der Leiterplatte zusammengefügt.
  • Dies hat den Vorteil, dass das zunächst gebildete Gebilde aus elektronischem Bauteil und Abstandsplatte in einem Fördergurt für die Fertigungsanlage bereitgestellt werden kann.
  • Bei einem weiteren erfindungsgemäßen Verfahren zum Herstellen einer erfindungsgemäßen Anordnung wird zunächst die Abstandsplatte beidseitig mit einer Klebestoffschicht versehen und anschließend die Ausnehmungen durch Stanzen erzeugt.
  • Hierdurch können Arbeitsschritte eingespart werden.
  • In einem vorteilhaften Verfahren zum Herstellen einer erfindungsgemäßen Anordnung werden die Wände der Ausnehmungen mit einem von Lot benetzbaren Material versehen.
  • In vorteilhafter Weise werden die Klebstoffschichten durch Anordnen einer Klebefolie mittels eines Label-Dispensers, mittels eines Siebdruckverfahrens, mittels eines Dispensprozesses mit einer Dispensnadel oder mittels eines Pin-Transfer-Verfahrens auf der Abstandsplatte aufgebracht.
  • Die Verfahren können auch in beliebigen Kombinationen durchgeführt werden.
  • Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher erläutert werden. Dabei zeigen
    • 1 eine Abstandsplatte in der Draufsicht,
    • 2 einen Querschnitt durch eine Abstandsplatte,
    • 3 einen Schritt zur Herstellung einer erfindungsgemäßen Anordnung,
    • 4 einen weiteren Schritt zur Herstellung einer erfindungsgemäßen Anordnung,
    • 5 eine erfindungsgemäße Anordnung,
    • 6 einen Schritt zur Herstellung einer alternativen erfindungsgemäßen Anordnung,
    • 7 einen weiteren Schritt zur Herstellung einer alternativen erfindungsgemäßen Anordnung,
    • 8 eine alternative erfindungsgemäße Anordnung.
  • Die 1 zeigt eine Abstandsplatte AP in der Draufsicht, wobei schematisch skizziert ist, dass in Ausnehmungen AU Lotkugeln als Verbindungselemente VBE positioniert sind. Die Verbindungselemente VBE haben dabei einen Durchmesser d4, während die Ausnehmungen AU einen Durchmesser d6 haben, der geringfügig größer ist als der Durchmesser d4, sodass die Lotkugeln beim Aufschmelzen ausreichend Platz zur Verfügung haben. Die Ausnehmungen sind im dargestellten Ausführungsbeispiel um eine Distanz d3 beabstandet, während die Lotkugeln einen Abstand d5 haben.
  • Im dargestellten Ausführungsbeispiel sind die Ausnehmungen AU kreisförmig, sie können jedoch auch jede andere Querschnittsfläche aufweisen, insbesondere auch quadratisch sein.
  • In der 2 ist ein Querschnitt durch eine Abstandsplatte AP dargestellt, die im dargestellten Beispiel eine Dicke d1 hat. Die dargestellten Durchmesser, Abstände und Dicken sollen nur schematisch die Anordnung einer Abstandsplatte AP mit Verbindungselementen VBE skizzieren und nicht maßstäblich sein.
  • In den 3 bis 5 sind drei Schritte (von mehreren Schritten) der Herstellung einer erfindungsgemäßen Anordnung, wie sie dann in 5 realisiert ist, dargestellt. Dabei ist ein elektronisches Bauteil EB mit einer ersten Anzahl von ersten Kontaktflächen KF1 versehen, auf denen in der 3 bereits Lotkugeln als Verbindungselemente VBE positioniert sind. Verbindungselemente VBE haben dabei - wie bereits zur 4 ausgeführt wurde - einen Durchmesser d4 und des Weiteren eine Höhe über den ersten Kontaktflächen KF1 mit dem Wert d2. Die Abstandsplatte AP ist mittels einer ersten Klebeschicht KS1 mit dem elektronischen Bauteil EB verbunden.
  • Das elektronische Bauteil EB kann dabei ein hochintegrierter elektronischer Halbleiterbaustein sein, der auf einem Interposer ebenfalls in einer Ball Grid Array Technologie angeordnet und mit diesem verbunden ist und ggf. gehäust sein kann. In der 3 ist für so einen Fall die mit Verbindungselementen VBE versehene, der Leiterplatte zugewandte Oberfläche dieses Interposers angedeutet.
  • Die Abstandsplatte AP hat im in der 3 dargestellten Ausführungsbeispiel eine Dicke d1, die in etwa der Summe der Dicke d2 eines als Lötkugel ausgebildeten Verbindungselementes VBE und der Dicke einer ersten Kontaktfläche KF1 entspricht. An der der Leiterplatte LP zugewandten Oberfläche der Abstandsplatte AP ist eine zweite Klebstoffschicht KS2 ausgebildet, um eine Verbindung mit der Leiterplatte LP herstellen zu können.
  • Die in der 3 gezeigte Leiterplatte LP ist an ihrer dem elektronischen Bauteil EB zugewandten Oberfläche mit einer zweiten Anzahl von zweiten Kontaktflächen KF2 versehen, auf denen ein Lotdepot L angeordnet wurde. Zwischen den zweiten Kontaktflächen KF2 sind die Reste der Lötmaske LM zu erkennen, die als Auflage für die Abstandsplatte AP dienen.
  • In der 4 ist nunmehr der Zustand gezeigt, in dem das elektronische Bauteil EB soweit mit der Leiterplatte LP gefügt wurde, dass die zweite Klebstoffschicht KS2 mit der Lotmaske LM verbunden ist und die als Lotkugeln ausgebildeten Verbindungselemente VBE auf den zweiten Kontaktflächen KF2 aufliegen und dabei das Lot L eingedrückt bzw. deformiert haben.
  • Nach einem Aufschmelzvorgang haben sich die Lotkugeln mit dem Lot L verbunden und bilden die in der 5 dargestellten Verbindungselemente VBE, die durch die Abstandsplatte AP voneinander separiert sind, sodass in vorteilhafter Weise elektrische Verbindungen innerhalb der Verbindungselemente VBE durch beispielsweise Kriechvorgänge nicht erfolgen können.
  • Die Abstandsplatte AP in Verbindung mit den Klebstoffschichten KS1, KS2 weist dabei in vorteilhafter Weise einen anisotropen Ausdehnungskoeffizienten auf, der in etwa dem Mittelwert der Ausdehnungskoeffizienten des elektronischen Bauteils EB bzw. dessen Interposers und der Leiterplatte LP hat. Hierdurch können Risse und Kriechvorgänge in den Verbindungselementen VBE insbesondere an deren Verbindungsstellen mit den ersten und zweiten Kontaktflächen KF1, KF2 weitgehend unterbunden werden.
  • Der Ausdehnungskoeffizient der Abstandsplatte AP in der Richtung zwischen dem elektronischen Bauteil EB und der Leiterplatte LP hat dabei vorteilhafterweise den gleichen Wert wie der Ausdehnungskoeffizient der Verbindungselemente VBE, sodass auch hier keine mechanischen Spannungen auftreten können.
  • In den 6 bis 8 sind nochmals drei Schritte eines Herstellungsverfahrens für eine erfindungsgemäße weitere Anordnung mit einem elektronischen Bauteil EB auf einer Leiterplatte LP mittels Verbindungselemente VBE dargestellt, die im Wesentlichen den Schritten des in den 3 bis 5 dargestellten Herstellungsvorgangs entsprechen. Der Unterschied besteht hier darin, dass auf der Leiterplatte keine Lötmaske mehr vorhanden ist und stattdessen die Abstandsplatte AP eine größere Dicke aufweist als der Summe der Dicke eines Verbindungselements VBE und der Dicke einer ersten Kontaktflächen KF1 entspricht.
  • Die Abstandplatte AP kann in einer Ausbildung einer Anordnung durch ein Stanzteil realisiert werden, in welchem die Ausnehmungen AU durch einen einheitlichen oder separaten Stanzvorgang ausgeführt wurden. Die Ausnehmungen AU in der Abstandsplatte AP können alternativ auch mit Bohrungen realisiert werden, deren Durchmesser d6 mit Übermaß zu dem Durchmesser d4 der als BGA-Lotkugeln realisierten Verbindungselemente VBE ausgeführt ist.
  • Die Abstandsplatte AP kann in einer Ausbildung aus Glasmaterial realisiert sein. In gewissen Grenzen kann der CTE (Coefficient of Thermal Expansion) von Gläsern durch geeignete Zuschlagsstoffe verändert und damit an einen gewünschten Wert angepasst werden. Wenn die Abstandsplatte AP, wie oben ausgeführt wurde, als Stanzteil realisiert werden soll, kann sie aus einer Keramik bestehen.
  • Die Abstandsplatte AP kann aus einem mit Zuschlagsstoffen versehen Kunststoffmaterial bestehen. Geeignete Zuschlagsstoffe können hierbei Keramiken oder Gläsern bestehend aus Al2O3, CaMg, BN, SiN, SiC, PSZ, MgO, Seatit ((Mg(Si4O10)(OH)2)), ATi, AIN, Cordierit (Mg2Al3[AlSisO18]), SiO2, Na2O, CaO, B2O3, PbO, TiO2 ...) sein. Geeignete Kunststoffmaterialien wären PE, PVK, PVAL, PBAK, PVF, PVDC, PVDF, PIB, PMMA, PMS, PTFE, PCTFE, PHFP, PVFM, PVB, BR, CR, IR, NHR, TOR, POM, PPOX, PPE, PEK, PA, PCT, PEC, POB, PMI, PAI, PEI, PPI, PBI, PBMI, PPS, PBT, ...
  • In einer weiteren Ausführung kann die Abstandsplatte AP aus einer Harz-Glasfasermatrix (z.B. FR4 Material) bestehen.
  • Bei der Herstellung einer Anordnung aus einer Leiterplatte LP, auf der ein elektronisches Bauteil EB angeordnet ist, werden die Einzelteile üblicherweise in Transportgurten vereinzelt und einer Fertigungsstraße zugeführt. Die Abstandsplatte AP kann bereits vor dem Gurten bzw. vor dem Bestücken mit den BGA-Bauteilen gefügt werden. In einer alternativen Ausführung wird das Fügen der Abstandsplatte AP nach der Entnahme aus dem Bauteilgurt vor dem Bestücken auf der Leiterplatte LP durchgeführt.
  • In einer Ausführung wird die Abstandsplatte AP beidseitig mit einer als Klebefolie ausgebildeten Klebstoffschicht KS1, KS2 kaschiert. Durch einen anschließenden Stanzprozess werden die Ausnehmungen AU in der Abstandsplatte AP ausgeformt. Anschließend wird das Stanzteil mit dem Interposer des BGA-Bauteils mittels der Klebefolie gefügt. Das Fügen mit der Leiterplatte erfolgt bei der Bestückung durch die zweite, der Leiterplatte zugewandten Klebstoffschicht KS2, die ebenfalls als Klebefolie ausgeführt sein kann.
  • Nachdem die Ausnehmungen AU in der Abstandsplatte AP geformt wurden, kann das Applizieren einer geeigneten Klebefolie auf die Abstandsplatte AP in einer weiteren Ausführung mittels eines Label-dispensers erfolgen. Auch hierbei kann die Abstandsplatte AP bereits bei dem Verpacken in einen Bauteilgurt mit dem BGA-Bauteil eine Baugruppe bilden. Ferner kann das Fügen zur Baugruppe EB nach dem Entpacken aus dem Bauteilgurt vor der Bestückung der Leiterplatte LP erfolgen.
  • In einer weiteren Ausführung wird mittels eines Siebdruckverfahrens eine Klebeschicht selektiv auf die beispielsweise als Stanzteil ausgebildete Abstandsplatte AP aufgebracht. Die Ausformung der Klebeverbindung erfolgt nach dem Platzieren der Bauteil-Stanzteil Baugruppe auf der Leiterplatte LP. Die Härtung der Klebung kann durch UV-Aktivierung des Klebers vor dem Fügen erfolgen oder in einer alternativen Ausführung durch Temperaturexposition während des anschließenden Reflow-Lötprozesses.
  • In einer weiteren Ausführung erfolgt die Kleberaufbringung mittels eines Dispensprozesses mit einer Dispensnadel, in welchem Klebepunkte oder Streifen selektiv auf die Abstandsplatte AP aufgebracht werden.
  • Die Applizierung des Klebers kann in einer weiteren Ausführung mittels einer Pin-transfer-Technologie erfolgen. Hierbei wird ein Nadelbett in Kleber getaucht und mittels Oberflächenbenetzung auf die Unterseite der Abstandsplatte AP transferiert.
  • Auch ein Dippen in einen vorbereiteten flüssigen Kleber (analog zum Flux Dip bei BGAs) kann Verwendung finden. Die Aktivierung bzw. finale Aushärtung kann hierbei ebenfalls durch UV-Aktivierung des Klebers bzw. durch die Prozesstemperatur der Reflowlötung erfolgen.
  • Durch die Wahl geeigneter Mehrkomponentenkleber kann die Aushärtung ohne zusätzliche Prozesswärme erfolgen.
  • In einer weiteren Ausführung werden die Lotkugeln in die Abstandplatte AP eingebracht. Die Abstandsplatte mit den integrierten Lotkugeln wird in einer Ausführung vor dem Verpacken in einen Bauteilgurt mit dem Interposer des BGA-Bauteils gefügt. Hierbei werden die Durchbrüche mit einem minimalen Untermaß zu den Lotkugeln ausgeformt.
  • In einer weiteren Ausführung kann die Wandung der Durchbrüche durch Lot benetzbar ausgeführt werden. Diese Benetzung kann durch eine chemischen Abscheideprozess realisiert werden. Beispielhaft geeignete Plattierungsmaterialien können hierbei durch Kupfer, Nickel, Gold, Silber oder Zinn realisiert werden. Ferner können mehrere unterschiedliche aufeinanderfolgende Plattierungsschichten aufgebracht werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5834848 [0002]

Claims (10)

  1. Anordnung mit einem auf einer Leiterplatte (LP) angeordneten elektronischen Bauteil (EB), bei der das elektronische Bauteil (EB) an zumindest einer der Leiterplatte (LP) zugewandten Oberfläche eine erste Anzahl von ersten Kontaktflächen (KF1) aufweist, bei der die Leiterplatte (LP) an zumindest einer dem elektronischen Bauteil (EB) zugewandten Oberfläche eine zweite Anzahl von zweiten Kontaktflächen (KF2) aufweist, mit einer dritten Anzahl an Verbindungselementen (VBE), von denen jeweils eines eine Kontaktfläche der ersten Anzahl von ersten Kontaktflächen (KF1) mit einer Kontaktfläche der zweiten Anzahl von zweiten Kontaktflächen (KF2) verbindet, und mit einem zwischen dem elektronischen Bauteil (EB) und der Leiterplatte (LP) angeordneten Abstandselement, dadurch gekennzeichnet, dass das Abstandselement als Abstandsplatte (AP) ausgebildet ist, die eine vierte Anzahl von Ausnehmungen (AU) aufweist, wobei jedes der Verbindungselemente (VBE) in einer Ausnehmung (AU) positioniert ist.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Abstandsplatte und dem elektronischen Bauteil (EB) und / oder der Leiterplatte (LP) eine Klebstoffschicht (KS1, KS2) ausgebildet ist.
  3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abstandsplatte und / oder zumindest eine der Klebstoffschichten (KS1, KS2) einen anisotropen Ausdehnungskoeffizienten aufweisen.
  4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass der Ausdehnungskoeffizient der Abstandsplatte und / oder zumindest einer der Klebstoffschichten (KS1, KS2) in einer Richtung, die parallel zu der mit Kontaktflächen versehenen Oberfläche der Leiterplatte (LP) verläuft, einen Wert hat, der dem mittleren Wert der Ausdehnungskoeffizienten der Leiterplatte (LP) und des elektronischen Bauteils (EB) entspricht.
  5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der Ausdehnungskoeffizient der Abstandsplatte (AP) und / oder zumindest einer der Klebstoffschichten (KS1, KS2) in einer Richtung, die senkrecht zu der mit Kontaktflächen versehenen Oberflächen der Leiterplatte (LP) verläuft, einen Wert hat, der dem Wert des Ausdehnungskoeffizienten der Verbindungselemente (VBE) entspricht.
  6. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmungen (AU) vor dem Zusammenfügen der Leiterplatte (LP), des elektronischen Bauteils (EB) und der Abstandsplatte (AP) einen größeren Durchmesser als die Verbindungselemente (VBE) haben.
  7. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 6, bei dem zunächst die Abstandsplatte (AP) mit dem elektronischen Bauteil (EB), das mit den Verbindungselementen (VBE) versehen ist, verbunden wird und anschließend dieser Verbund mit der Leiterplatte (LP) zusammengefügt wird.
  8. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 6, bei dem zunächst die Abstandsplatte (AP) beidseitig mit einer Klebestoffschicht (KS1, KS2) versehen wird und anschließend die Ausnehmungen (AU) durch Stanzen erzeugt werden.
  9. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 6, bei dem die Wände der Ausnehmungen (AU) mit einem von Lot benetzbaren Material versehen werden.
  10. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 6, bei dem die Klebstoffschichten (KS1, KS2) durch Anordnen einer Klebefolie mittels eines Label-Dispensers, mittels eines Siebdruckverfahrens, mittels eines Dispensprozesses mit einer Dispensnadel oder mittels eines Pin-Transfer-Verfahrens auf der Abstandsplatte (AP) aufgebracht werden.
DE102020205344.8A 2020-04-28 2020-04-28 Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung Pending DE102020205344A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020205344.8A DE102020205344A1 (de) 2020-04-28 2020-04-28 Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung
PCT/EP2021/060813 WO2021219538A1 (de) 2020-04-28 2021-04-26 Anordnung mit einem auf einer leiterplatte angeordneten elektronischen bauteil und verfahren zum herstellen einer solchen anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020205344.8A DE102020205344A1 (de) 2020-04-28 2020-04-28 Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung

Publications (1)

Publication Number Publication Date
DE102020205344A1 true DE102020205344A1 (de) 2021-10-28

Family

ID=75674847

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020205344.8A Pending DE102020205344A1 (de) 2020-04-28 2020-04-28 Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung

Country Status (2)

Country Link
DE (1) DE102020205344A1 (de)
WO (1) WO2021219538A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240055317A1 (en) * 2022-08-10 2024-02-15 Google Llc Compliant Pad Spacer for Three-Dimensional Integrated Circuit Package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834848A (en) 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742311B2 (en) * 2007-04-13 2010-06-22 Hewlett-Packard Development Company, L.P. Damage prevention interposer for electronic package and electronic interconnect structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834848A (en) 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package

Also Published As

Publication number Publication date
WO2021219538A1 (de) 2021-11-04

Similar Documents

Publication Publication Date Title
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE68921732T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE10228509B4 (de) Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
DE102004056702B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
EP1747706B1 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE69738324T2 (de) Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern
DE102011003195A1 (de) Bauteil und Verfahren zum Herstellen eines Bauteils
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE112006001844B4 (de) Verfahren zum Herstellen einer Elektronikkomponente und Elektronikkomponente
DE69111327T2 (de) Block von Mikroverbindungsstiften und Verfahren zu dessen Herstellung.
DE102020205344A1 (de) Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69425774T2 (de) Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat
DE3703925C2 (de) Verfahren zur Herstellung der elektrischen und mechanischen Verbindung von plattenförmigen Körpern
DE102010016779A1 (de) Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
EP2285733A2 (de) Verfahren zur herstellung von chips
DE102019132852A1 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0013040000

Ipc: H05K0003300000

R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE