DE102019132852A1 - Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement - Google Patents

Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement Download PDF

Info

Publication number
DE102019132852A1
DE102019132852A1 DE102019132852.7A DE102019132852A DE102019132852A1 DE 102019132852 A1 DE102019132852 A1 DE 102019132852A1 DE 102019132852 A DE102019132852 A DE 102019132852A DE 102019132852 A1 DE102019132852 A1 DE 102019132852A1
Authority
DE
Germany
Prior art keywords
layer
electrically conductive
conductor structure
contacting
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019132852.7A
Other languages
English (en)
Other versions
DE102019132852B4 (de
Inventor
Thomas Gottwald
Manuel MARTINA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Priority to DE102019132852.7A priority Critical patent/DE102019132852B4/de
Priority to US17/102,525 priority patent/US20210168943A1/en
Priority to CN202011356254.9A priority patent/CN112911797A/zh
Publication of DE102019132852A1 publication Critical patent/DE102019132852A1/de
Application granted granted Critical
Publication of DE102019132852B4 publication Critical patent/DE102019132852B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Leiterstrukturelement (10) mit einem in eine Dielektrikumsschicht (30) eingebrachten elektronischen Bauelement (40), das mit einer Leiterbildstruktur (18, 23) verbunden ist, die aus auf einer elektrisch leitenden Basisschicht (12) aufplattiertem elektrisch leitenden Material (13) besteht, wobei mindestens ein Kontaktierungselement (44, 46) des elektronischen Bauelements (40) in eine zugeordnete Bestückungsfläche (16, 34) eingesetzt ist, die in der Leiterbahnstruktur (18, 23) als Aussparung ausgebildet ist, wobei das mindestens eine Kontaktierungselement (44, 46) und die Leiterbahnstruktur (18, 23) elektrisch leitfähig miteinander verbunden sind.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Leiterstrukturelements sowie ein Leiterstrukturelement.
  • Beschreibung des Standes der Technik
  • Aus dem Stand der Technik sind verschiedene Bestückungstechniken bekannt, die auch für Strukturen mit eingebetteten Bauelementen/Leistungshalbleitern geeignet sind. Dabei werden die bestückten Bauelemente in eine Dielektrikumschicht (Prepregschicht) eingebettet. Ein derartiges Verfahren ist bspw. aus der WO 2011/079918 A2 bekannt, das ein Leiterstrukturelement offenbart, bei dem ein Bauelement in eine Dielektrikumschicht eingebracht und mit einer Leiterbildstruktur verbunden ist, die im wesentlichen bündig mit der Oberfläche abschließt. Zum Ankontaktieren des Bauelements sind von der Kupferschicht abstehende Höckerelemente oder Kupfersäulen vorgesehen, wie dies bspw. auch aus der DE 696 35 603 T2 bekannt ist.
  • Aus der DE 10 2016 206 607 A1 sind elektronische Bauelemente mit als Kupfersäulen ausgebildeten Kontaktierungselementen bekannt.
  • Zusammenfassung der Erfindung
  • Ausgehend hiervon wird erfindungsgemäß ein Verfahren zum Herstellen eines Leiterstrukturelements mit den Merkmalen des Anspruchs 1 sowie ein Leiterstrukturelement mit den Merkmalen des Anspruchs 7 vorgeschlagen.
  • Der Grundgedanke der Erfindung besteht darin, auf einer elektrisch leitenden Basisschicht eines Leiterstrukturelements eine als Aussparung ausgebildete Bestückungsfläche vorzusehen. Die Aussparung wird durch Aufbringen, insb. Aufplattieren, einer elektrisch leitenden Schicht erreicht, die eine Ausnehmung definiert, deren Form, Größe und Anordnung so gewählt ist, dass sie zur Aufnahme mindestens eines entsprechenden Kontaktierungselements eines zu bestückenden elektronischen Bauelements dient. Das Aufbringen der elektrisch leitenden Schicht erfolgt bspw. wie erwähnt durch Aufplattieren/galvanische Abscheidung, kann aber auch durch andere Aufbringungsverfahren realisiert werden, wie bspw. 3D-Druck oder andere dem Fachmann geläufige Verfahren.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen, der Beschreibung und der beiliegenden Zeichnung.
  • Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Die Erfindung ist anhand eines Ausführungsbeispiels in der Zeichnung stark schematisch (und nicht maßstabsgerecht) dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • Figurenliste
    • 1 zeigt eine Draufsicht auf eine Ausführungsform einer erfindungsgemäßen Bestückungsfläche.
    • 2 zeigt eine Draufsicht auf eine weitere Ausführungsform einer erfindungsgemäßen Bestückungsfläche.
    • 3 zeigt die Bestückungsfläche der 2 mit einer ebenfalls aufplattierten Registriermarke.
    • 4 bis 8 veranschaulichen einen Ablauf eines erfindungsgemäßen Verfahrens.
    • 9 zeigt eine Draufsicht auf die erfindungsgemäß hergestellte Bestückungsfläche gemäß Blickrichtung IX der 8.
    • 10 bis 12 zeigen weitere Verfahrensschritte gemäß der Erfindung.
    • 13 zeigt eine bestückungsseitige Ansicht eines erfindungsgemäßen Leiterstrukturelements direkt vor der Bestückung mit einem elektronischen Bauelement.
  • Ausführliche Beschreibung
  • Gleiche und ähnliche in den einzelnen Figuren dargestellte Merkmale sind mit gleichen Bezugszeichen bezeichnet.
  • 1 zeigt beispielhaft eine erfindungsgemäß auf einer elektrisch leitenden Basisschicht 12, bspw. einer Kupferfolie, aufgebrachte elektrisch leitende Schicht 13 (wie bspw. Kupferschicht). Die elektrisch leitende Schicht 13 kann bspw. durch Aufplattieren hergestellt sein. In der elektrisch leitenden Schicht 13 ist eine Bestückungsstruktur 14. Die Bestückungsstruktur 14 umfasst insbesondere eine durch Aussparen in der elektrisch leitenden Schicht 13 gebildete Bestückungsfläche 16. Die Aussparung kann bspw. wie in der Ausführungsform der 1 dargestellt kreisförmig sein. Die Aussparung kann grundsätzlich jede beliebige Form aufweisen, und es liegt im Bereich des fachmännischen Könnens, eine geeignete Formgebung festzulegen. Eine kreisrunde Aussparung bietet sich an, um den Bestückungsvorgang möglichst einfach zu gestalten.
  • Unter Aufplattieren (Plating) ist das in der Leiterplattentechnologie gängige Aufbringen von Metallschichten, insbesondere Kupferschichten (Copper Plating), auf eine Basisschicht oder einen vorhandenen Schichtaufbau zu verstehen. Insbesondere ist hierunter im Rahmen der vorliegenden Erfindung das Aufbringen von Metall-Musterstrukturen (in der Branche als Pattern Plating bezeichnet) zu verstehen.
  • Die Bestückungsstruktur 14 kann des weiteren wie dargestellt eine Leiterbahn 18 umfassen, die ebenfalls in der aufplattierten Schicht 13 ausgebildet ist. Die Leiterbahn 18 ist leitend mit einem Abschnitt 15 der Bestückungsstruktur 14 verbunden. Der Abschnitt 15 umgibt die Bestückungsfläche 16 und definiert diese somit. In dem dargestellten Ausführungsbeispiel ist der Abschnitt 15 als Kreisring ausgebildet, der einstückig mit der Leiterbahn 18 verbunden und gegenüber dieser verbreitert ausgebildet ist (d.h. ein äußerer Durchmesser D des Kreisrings 15 ist größer als eine Breite b der Leiterbahn 18). In dem dargestellten Ausführungsbeispiel ist auch ein Innendurchmesser d des Kreisrings 15 (entsprechend dem Durchmesser der Bestückungsfläche 16) größer als die Breite b der Leiterbahn 18. Der Abschnitt 15 kann beliebige andere Formen aufweisen.
  • 2 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäß auf einer elektrisch leitenden Basisschicht 12, bspw. einer Kupferfolie, durch Aufplattieren hergestellten Bestückungsstruktur 14. In diesem Ausführungsbeispiel ist die ausgesparte Bestückungsfläche 16 als kreisrunde Ausnehmung in der Leiterbahn 18 ausgebildet. Dies bedeutet, dass der Durchmesser d der Bestückungsfläche 16 etwa gleich oder kleiner der Breite b der Leiterbahn 18 ist. Alternativ (nicht dargestellt) kann der Durchmesser der Bestückungsfläche auch geringfügig größer sein als die Breite der Leiterbahn (wobei es sich dann nicht mehr um eine einstückige Struktur handelt, sondern um zwei separate Bereiche).
  • 3 zeigt das Ausführungsbeispiel der 2 mit einer zusätzlich auf der Basisschicht 12 aufplattierten Registriermarke 20. Die Registriermarke 20 kann wie dargestellt als Kreisfläche ausgebildet sein. Sie kann jedoch auch andere geeignete Formen aufweisen. Die Platzierung der Registriermarke 20 kann lagedefiniert in Bezug auf die Bestückungsfläche 16 sein. Die Anbringung einer Registriermarke 20 ist selbstverständlich nicht auf das Ausführungsbeispiel der 2 beschränkt, sondern kann auch in dem Ausführungsbeispiel der 1 und in jeder anderen möglichen Ausgestaltung vorgesehen sein. Die Registriermarke 20 dient einem Bestückungsroboter in an sich bekannter Art und Weise dazu, die vorgesehene Bestückung der Bestückungsfläche 16 an der Registriermarke 20 auszurichten.
  • Anhand der folgenden Figuren soll nun der Ablauf der Herstellung eines erfindungsgemäßen Leiterstrukturelements beschrieben werden.
  • Zunächst wird eine elektrisch leitende Basisschicht 12, insbesondere eine Kupferschicht/Kupferfolie, bereitgestellt, auf die mittels Aufplattieren (Pattern Plating) oder andere geeignete Aufbringungsverfahren eine elektrisch leitende strukturierte Schicht 13, insbesondere aus Kupfer, aufgebracht wird. Die derart aufgebrachte Schicht 13 wird so gestaltet, dass sie eine ausgesparte Bestückungsfläche 16 bildet. Wie in den 1 bis 3 veranschaulicht, kann die strukturierte Schicht 13 auch eine Leiterbahn 18 oder zumindest einen Leiterbahnabschnitt umfassen, mittels welcher bzw. welchem ein die Bestückungsfläche 16 zumindest teilweise (für den Fall mit einem Durchmesser der Bestückungsfläche 16 größer der Breite der Leiterbahn) umgebender und diese definierender Abschnitt 15 der elektrisch leitenden Schicht 13 ankontaktiert wird (vgl. auch 6).
  • Des weiteren wird mindestens ein elektronisches Bauelement 40 bereitgestellt. Bei dem elektronischen Bauelement kann es sich bspw. um einen Leistungshalbleiter, einen Logik-Chip, einen ASIC o.dgl. handeln. Das elektronische Bauelement 40 umfasst einen Bauelementkörper 42, an dem Kontaktierungselemente 44 vorgesehen sind (vgl. 4). Die Kontaktierungselemente können insbesondere als „Kupfersäulen“ oder Kupferhöcker ausgebildet sein (dem Fachmann bekannt unter dem Begriff „Copper Pillar“). Auch andere Kontaktierungsmittel, wie bspw. Lotbeschichtungen am Ende der Kupferhöcker, sind selbstverständlich möglich. Lot im Sinne der Erfindung können klassische Lote auf Basis von Sn-Legierungen, aber auch sog. Diffusionslote (Au/Sn, AgSn...) usw. sein, die nach dem Lötvorgang vollständig in eine intermetallische Phase umgewandelt werden. Die Kontaktierungselemente 44 können (wie in 5 veranschaulicht) ggf. mit einem Haftvermittler 46 versehen sein, bspw. in Form einer braungeätzten Struktur. Andere Formen des Haftvermittlers sind dem Fachmann geläufig.
  • In einem nächsten Schritt erfolgt die Bestückung der mindestens einen Bestückungsstruktur 14 mit einem (oder ggf. mehreren) Bauelement(en) 40, wie dies in 6 veranschaulicht ist. Im Falle des dargestellten Ausführungsbeispieles sind zwei Bestückungsstrukturen 15 mit jeweils einer Bestückungsfläche 16 dargestellt, in die ein elektronisches Bauelement 40 mit zwei Kontaktierungselementen 44 eingesetzt wird. Die Bestückungsflächen 16 sind so ausgebildet, dass der jeweilige Durchmesser d der Bestückungsflächen im wesentlichen einem Außendurchmesser D' der einzusetzenden Kontaktierungselemente 44 in derart entspricht, dass ein passgenaues Einsetzen/Bestücken möglich ist. Zur Befestigung der Kontaktierungselemente 44 in den die Bestückungsflächen 16 bildenden Ausnehmungen können geeignete Verbindungsmittel vorgesehen sein, wie bspw. Klebstoffe (insbesondere schnellhärtende Klebstoffe, bspw. Epoxid-Kleber) oder Lot im Bereich der Auflagefläche o.dgl. Direkt vor dem Bestücken können die Kontaktierungselemente 44 des elektronischen Bauelements 40 und oder das Verbindungsmittel erwärmt werden, so dass beim Bestückungsvorgang aufgrund der Erwärmung eine bessere und schnellere Verbindung erzeugt wird. Im Falle der Verwendung von Loten kann das Verlöten beim Bestücken mittels eines beheizten Bestückkopfes erfolgen. Alternativ kann die Bestückung bei Raumtemperatur erfolgen und das Verlöten in einem nachfolgenden Reflow-Lötprozess durchgeführt werden.
  • Falls erforderlich kann das bestückte Bauelement nach der Montage noch durch ein sog. „Underfilling“ stabilisiert werden. Bei diesem Prozess wird der Spalt zwischen dem Bauelement 40 und der Oberfläche 12 mit einem flüssig aufgebrachten Isolationsmaterial verfüllt und anschließend ausgehärtet.
  • Anschließend werden um und auf das bestückte Bauelement 40 Schichten aus elektrisch isolierendem Material 30 (wie bspw. Prepreg-Material) aufgebracht und ggf. mit einer Decklage 32 wird der so entstandene Schichtaufbau laminiert. Durch das Laminieren/Verpressen verflüssigt sich das in dem elektrisch isolierenden Material enthaltene Harz und bildet nach der Aushärtung eine das bestückte Bauelement 40 und die Bestückungsstrukturen 14 umgebende Harzschicht/Dielektrikumsschicht 30 (vgl. 7). Ggf. kann die bestückte Struktur nochmal einem Haftvermittlungsprozess unterzogen werden. Bei der Decklage handelt es sich bspw. um eine Kupferschicht, bspw. als Kupferfolie.
  • Schließlich erfolgt ein Entfernen des Basisschichtmaterials (Basiskupfers) entweder im Bereich der Kontakte oder vollständig, je nachdem wie die weitere Verbindungstechnik ausgestaltet wird, d.h. die Kontaktierungselemente 44 werden von der Seite der Basisschicht 12 her freigelegt, wie dies in der Darstellung der 8 veranschaulicht ist. Mit dem Bezugszeichen 24 ist dort eine derart freigelegte Ausnehmung in der Basisschicht 12 bezeichnet, so dass die Kontakte 44 frei zugänglich sind. 9 zeigt eine Draufsicht auf einen derart freigelegten Kontakt 44 gemäß einer in der 8 mit einem Pfeil markierten Blickrichtung IX. Mit dem Bezugszeichen 26 ist in der 9 das Verbindungsmittel (Klebstoff/Lot) bezeichnet. Das Freilegen der Kontakte, also das Entfernen von Basiskupfermaterial im Bereich der Kontaktierungselemente 44, erfolgt in einer dem Fachmann grundsätzlich bekannten Art und Weise.
  • Die Kontakte werden anschließend gereinigt (dies kann bspw. mittels Laser, chemisch oder mittels eines Plasmas erfolgen), woraufhin eine Leitschicht 28 abgeschieden wird (vgl. 10). Das Aufbringen der Leitschicht 28 kann entweder selektiv (wie im Bereich des freigelegten Kontaktierungselements (Bezugszeichen 44 u/o 26 u/o 15; vgl. 9)) oder flächig (zusätzlich zum Bereich des freigelegten Kontaktierungselements 44 auch auf der Basisschicht 12, vorzugsweise oberhalb der Leiterbahn 18) erfolgen. Auf dieser Leitschicht und auf den freiliegenden Kupferkontakten wird anschließend galvanisch eine Kupferschicht/elektrisch leitende Schicht abgeschieden. In der 10 ist bei dem in der Darstellung linken Kontaktierungselement 44 eine selektive Aufbringung und bei dem rechten Kontaktierungselements 44 eine flächige Aufbringung veranschaulicht. Diese Darstellung dient lediglich zu Veranschaulichungszwecken, in der Realität wird man sich bei einer Ausführungsform auf eine Form der Leitschicht-Aufplattierung entscheiden. Selektives Aufbringen der Leitschicht kann bspw. mittels eines leitenden Polymers (DMSE) erfolgen, flächiges Aufbringen kann bspw. durch chemische Kupferabscheidung erfolgen.
  • Alternativ kann die die Basisschicht 12 im wesentlichen vollständig entfernt werden. Die Kontaktierungselemente 44, 46 können dann mittels eines selektiv arbeitenden Auftragsverfahrens mit der leitenden Schicht 13 (mithin den an die die Kontaktierungselemente aufnehmenden Aussparungen bildenden Schichtabschnitte bzw. Leiterbahnen) verbunden werden (Laser induced foreward transfer-Verfahren oder Metallspritzen mit Maske, 3D-Druck etc.).
  • Wie in 11 dargestellt kann alternativ zum Erzielen einer größeren mechanischen Robustheit der Schicht eine Abtragung von Teilen des Basiskupfers 12 und Teilen der aufplattierten Schicht 13 und des Kontaktierungselements 44 erfolgen, bspw. mittels Laserablation. Die derart erzeugten Ausnehmungen 24 werden anschließend durch selektives oder flächiges Aufplattieren aufgefüllt (vgl. Bezugszeichen 28 in 12). Durch stärkeren Abtrag und höhere Plattierung wird die Zuverlässigkeit der leitenden Struktur erhöht. Der Auftrag der Metallschicht 28 erfolgt bspw. durch galvanisches Abscheiden oder durch additiven Kupferauftrag mittels Laserauftragverfahren (Laser induced foreward transfer). Bei diesem Prozess wird Kupfer von einem Substrat durch einen Laserbeschuss auf das zu beschichtende Objekt übertragen. Im Anschluss kann dann eine Strukturierung der so erzeugten Außenlage erfolgen.
  • 13 zeigt in Draufsicht einen Ausschnitt einer Bestückungsseite eines erfindungsgemäßen Leiterstrukturelements 10 direkt vor dem Bestücken. Erkennbar sind das nun nach dem Entfernen (Strippen) von zwischenzeitlich aufgebrachtem Fotoresist wieder freiliegende Basiskupfer 12 und die aufplattierten Kupferstrukturen. Diese umfassen neben der bereits beschriebenen Leiterbahn 18 und der darin ausgebildeten Bestückungsfläche 16 (vgl. 2) eine Anschlussstelle 22 zur Ankontaktierung sowie eine strukturierte Kupferbahn 23, die im wesentlichen rechteckförmig verläuft und eine Rechteckfläche 34 umschließt, in die die Leiterbahn 18 mit der Bestückungsfläche 16 hineinragt. Alternativ kann auch eine Ausgestaltung mit einer kombinierten Bestückungs- und Kontaktfläche (16, 34) erfolgen.
  • Neben dem Leiterstrukturelement 10 ist ein zu bestückendes elektronisches Bauelement 40 ebenfalls in Draufsicht dargestellt. Das elektronische Bauelement 40 weist einen zu der Rechteckfläche 34 kongruenten Grundriss auf und verfügt über ein Kontaktierungselement 44, das bei Einlegen des Bauelements 40 in die Rechteckfläche 34 exakt wie voranstehend beschrieben in der ausgesparten Bestückungsfläche 16 zu liegen kommt. Eine metallisierte Fläche 46 (bei der es sich um einen Source-Kontakt handeln kann) des Bauelements 40 kommt in der Rechteckfläche 34 zu liegen.
  • Des weiteren ist auch eine Kombination denkbar, bei der das Kontaktierungselement 44 durch das erfindungsgemäße Verfahren ankontaktiert wird, während der die Fläche 46 nach dem Prozess des Einbettens herkömmlich, also z.B. mit Laservias und Durchkontakten, ankontaktiert wird. Grundsätzlich lassen aber beide Kontakte die Anwendung des erfindungsgemäßen Verfahrens zu.
  • Mit dem erfindungsgemäßen Vorgehen kann der Bestückungstakt gegenüber herkömmlichen Verfahren z.B Thermodenbonden, deutlich erhöht werden, da durch die passgenaue Ausbildung von Kontaktierungselements und Bestückungsfläche ein hochpräzises Bestücken möglich ist. Durch die Verwendung von schnell härtenden Verbindungsmitteln erfolgt eine schnelle Lagefixierung des bestückten Bauelements, so dass eine Weiterverarbeitung schneller möglich ist. Die beschriebenen Kupfersäulen als Kontaktierungselemente können sehr präzise und in kleinen Abmessungen ausgebildet werden, und die Bestückung kann entsprechend mit hoher Lagegenauigkeit erfolgen.
  • Ein erfindungsgemäßes Leiterstrukturelement kann als Halbzeug gehandelt und anschließend in eine Leiterplatte integriert werden, es kann aber auch eigenständig als Leiterplatte ausgebildet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2011/079918 A2 [0002]
    • DE 69635603 T2 [0002]
    • DE 102016206607 A1 [0003]

Claims (14)

  1. Verfahren zum Herstellen eines Leiterstrukturelements (10), mit den folgenden Schritten: - Bereitstellen einer elektrisch leitenden Basisschicht (12), - Aufplattieren einer elektrisch leitenden Schicht (13) auf die Basisschicht (12) derart, dass eine oder mehrere definierte Bestückungsflächen (16) ausgespart bleiben, wobei Form, Größe und Anordnung der mindestens einen ausgesparten Bestückungsfläche (16) so gewählt ist, dass sie zur Aufnahme mindestens eines entsprechenden Kontaktierungselements (44, 46) eines zu bestückenden elektronischen Bauelements (40) dient, und mit den weiteren Schritten: - Bestücken mit einem oder mehreren elektronischen Bauelementen (40) durch Einsetzen deren mindestens einen Kontaktierungselemente (44, 46) in eine jeweilige zugeordnete ausgesparte Bestückungsfläche (16, 34) derart, dass eine elektrisch leitende Verbindung zwischen dem mindestens einen Kontaktierungselement (44, 46) und der elektrisch leitenden Schicht (13) hergestellt wird, - Verlegen von einer oder mehreren Schichten aus elektrisch isolierendem Material (30) und ggf. einer oder mehreren elektrisch leitfähigen Decklagen (32), - Laminieren des derart erzeugten Schichtaufbaus, und - Freilegen der Kontaktierungselemente (44) von der Seite der Basisschicht (12).
  2. Verfahren nach Anspruch 1, bei dem eine Bestückungsfläche (16, 34) zur passgenauen Aufnahme eines zugeordneten Kontaktierungselementes (44, 46) ausgebildet ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem in die die Bestückungsfläche (16, 34) bildende Aussparung vor der Bestückung mit dem elektronischen Bauelement (40) ein Verbindungsmittel, insbesondere in Form eines schnellhärtenden Klebstoffs oder von Lötmaterial, eingebracht wird.
  4. Verfahren nach Anspruch 3, bei dem das Kontaktierungselement (44, 46) und/oder das Verbindungsmittel vor dem Schritt des Bestückens erwärmt werden und das Bestücken in erwärmtem Zustand ausgeführt wird.
  5. Verfahren nach einem der voranstehenden Ansprüche, mit dem das Freilegen der Kontaktierungselemente (44, 46) durch zumindest teilweises Entfernen der Basisschicht (12) und ggf. durch Entfernen von Teilen der aufplattierten Schicht (13) und/oder des Kontaktierungselements (44, 46) erfolgt.
  6. Verfahren nach einem der voranstehenden Ansprüche, bei dem nach dem Freilegen der Kontaktierungselemente (44, 46) eine Leitschicht (28) selektiv oder flächig aufgebracht und bspw. galvanisch verstärkt wird.
  7. Verfahren nach einem der voranstehenden Ansprüche, bei dem die Basisschicht (12) komplett entfernt wird und die Kontaktierungselemente (44, 46) und die leitende Schicht (13) mit einem selektiv arbeitenden Auftragsverfahren verbunden werden.
  8. Leiterstrukturelement (10), insb. hergestellt nach einem Verfahren gemäß der Ansprüche 1 bis 7, mit einem in eine Dielektrikumsschicht (30) eingebrachten elektronischen Bauelement (40), das mit einer Leiterbildstruktur (18, 23) verbunden ist, die aus auf einer elektrisch leitenden Basisschicht (12) aufplattiertem elektrisch leitenden Material (13) besteht, wobei mindestens ein Kontaktierungselement (44, 46) des elektronischen Bauelements (40) in eine zugeordnete Bestückungsfläche (16, 34) eingesetzt ist, die in der Leiterbahnstruktur (18, 23) als Aussparung ausgebildet ist, wobei das mindestens eine Kontaktierungselement (44, 46) und die Leiterbahnstruktur (18, 23) elektrisch leitfähig miteinander verbunden sind.
  9. Leiterstrukturelement (10) nach Anspruch 8, bei dem die Aussparung kreisförmig oder rechteckförmig ist.
  10. Leiterstrukturelement (10) nach Anspruch 8 oder 9, bei dem die Aussparung in einer Leiterbahn (18, 23) vorgesehen ist oder als Verbreiterung einer Leiterbahn (18, 23) ausgebildet ist.
  11. Leiterstrukturelement (10) nach einem der Ansprüche 8 bis 10, das eine zusätzlich auf der Basisschicht (12) aufplattierte Registriermarke (20) aufweist.
  12. Leiterstrukturelement (10) nach einem der Ansprüche 8 bis 11, dessen Basisschicht (12) zumindest im Bereich des in die Bestückungsfläche (16, 34) eingesetzten Kontaktierungselements (44, 46) zu dessen Freilegung entfernt ist.
  13. Leiterstrukturelement (10) nach Anspruch 12, das zum Anbinden des Kontaktierungselements (44, 46) mittels einer Leiterstruktur zumindest im Bereich des freigelegten Kontaktierungselements (44, 46) eine aufgebrachte Leitschicht (28) aufweist, die vorzugsweise mit Kupfer verstärkt ist.
  14. Leiterplatte mit einem darin integrierten Leiterstrukturelement (10) nach einem der Ansprüche 8 bis 13.
DE102019132852.7A 2019-12-03 2019-12-03 Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement Active DE102019132852B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019132852.7A DE102019132852B4 (de) 2019-12-03 2019-12-03 Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
US17/102,525 US20210168943A1 (en) 2019-12-03 2020-11-24 Method for manufacturing a conductor structural element and conductor structural element
CN202011356254.9A CN112911797A (zh) 2019-12-03 2020-11-27 用于制造导体结构元件的方法和导体结构元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019132852.7A DE102019132852B4 (de) 2019-12-03 2019-12-03 Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Publications (2)

Publication Number Publication Date
DE102019132852A1 true DE102019132852A1 (de) 2021-06-10
DE102019132852B4 DE102019132852B4 (de) 2021-12-30

Family

ID=75962391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019132852.7A Active DE102019132852B4 (de) 2019-12-03 2019-12-03 Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Country Status (3)

Country Link
US (1) US20210168943A1 (de)
CN (1) CN112911797A (de)
DE (1) DE102019132852B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023101759A1 (de) 2023-01-25 2024-07-25 Ennovi Advanced Engineering Solutions Germany GmbH Elektrische Verbindungsstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635603T2 (de) * 1995-10-13 2006-09-14 Meiko Electronics Co. Ltd., Ayase Höckerkontakt für eine Leiterplatte und Halbleitermodul mit derselben
US20100046186A1 (en) * 2008-08-25 2010-02-25 Imbera Electronics Oy Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
WO2011079918A2 (de) * 2009-12-18 2011-07-07 Schweizer Electronic Ag Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements
DE102016206607A1 (de) * 2016-04-19 2017-10-19 Robert Bosch Gmbh Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
DE112015006957T5 (de) * 2015-09-24 2018-06-07 Intel Corporation Dehnbare elektronische Anordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635603T2 (de) * 1995-10-13 2006-09-14 Meiko Electronics Co. Ltd., Ayase Höckerkontakt für eine Leiterplatte und Halbleitermodul mit derselben
US20100046186A1 (en) * 2008-08-25 2010-02-25 Imbera Electronics Oy Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
WO2011079918A2 (de) * 2009-12-18 2011-07-07 Schweizer Electronic Ag Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements
DE112015006957T5 (de) * 2015-09-24 2018-06-07 Intel Corporation Dehnbare elektronische Anordnung
DE102016206607A1 (de) * 2016-04-19 2017-10-19 Robert Bosch Gmbh Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements

Also Published As

Publication number Publication date
CN112911797A (zh) 2021-06-04
DE102019132852B4 (de) 2021-12-30
US20210168943A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
EP2973671A1 (de) Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP3111734A1 (de) Verfahren zum kontaktieren eines in eine leiterplatte eingebetteten bauelements sowie leiterplatte
CH424889A (de) Verfahren zur Herstellung von lötfähigen Kontaktstellen
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102018215672A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung
EP0030335A2 (de) Elektrische Leiterplatte
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102007035794A1 (de) Leiterplattenverbund sowie Verfahren zum Herstellen eines Leiterplattenverbundes
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE19802580A1 (de) Elektrischer Schaltungsträger
DE102009027470A1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
DE3522852A1 (de) Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
DE4334715B4 (de) Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
DE202006020419U1 (de) Leiterstruktur
DE102016218970A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE10208910A1 (de) Schaltungsträger und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final