DE102020200421B4

DE102020200421B4 - Integrierte Schaltungsanordnung und Verfahren zum Herstellen einer integrierten Schaltungsanordnung

Info

Publication number: DE102020200421B4
Application number: DE102020200421.8A
Authority: DE
Inventors: Max Eickenscheidt; Thomas Stieglitz
Original assignee: Albert Ludwigs Universitaet Freiburg
Current assignee: Albert Ludwigs Universitaet Freiburg
Priority date: 2020-01-15
Filing date: 2020-01-15
Publication date: 2021-07-29
Anticipated expiration: 2040-01-16
Also published as: DE102020200421A1

Abstract

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltungsanordnung und auf ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung. Die integrierte Schaltungsanordnung (100) umfasst mindestens eine aktive elektronische Komponente (102), mindestens ein passives elektrisches Element (120), ein elektrisch leitfähiges Gehäuse (130), in welchem die aktive elektronische Komponente (102) wenigstens teilweise aufgenommen ist, wobei das passive elektrische Element (120) mindestens eine erste Elektrode (114) und eine zweite Elektrode (132) aufweist, wobei die erste Elektrode (114) im Inneren des Gehäuses (130) mit der aktiven elektronischen Komponente (102) verbunden ist, und wobei die zweite Elektrode (132) durch mindestens einen Teil des Gehäuses (130) gebildet ist.

Description

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltungsanordnung und auf ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung.
Moderne anwendungsspezifische integrierte Schaltungen (ASICs) werden meist in CMOS (Complementary metal-oxide-semiconductor) Technologie realisiert, die eine hohe Schaltungs- und Funktionsdichte ermöglicht. Diese kommerziell erhältlichen Prozesse werden immer weiter optimiert, hin zu kleineren Gategrößen, die wiederum zu immer kleineren Halbleiterchips bei gleichbleibender Funktionalität führen. Diese Miniaturisierung stößt aber bei benötigten Kapazitäten an Grenzen, die kaum mit den bestehenden Prozessen oder Materialien gelöst werden können und oft einen unverhältnismäßigen Teil der Chipfläche einnehmen. Diese Einschränkung ist aber nicht konform mit dem Streben nach einem kleiner werdenden CMOS „Die“ (vereinzelter monolithischer Siliziumwürfel). Hohe Kapazitäten können daher nur mit externen Bauteilen oder neuen Technologien realisiert werden.
Sehr kleine ASICs (mit Flächen von weniger als 200x200 µm²) sind gerade in der Biomedizintechnik für implantierbare Systeme sehr vorteilhaft, da geringe Volumina von implantierten Bauteilen zu einer höheren Biokompatibilität und Verträglichkeit führen, wie dies beispielsweise aus dem Artikel Y. Pyungwoo et al, „Toward a distributed free-floating wireless implantable neural recording system," (eng), pp. 4495-4498, 2016, bekannt ist.
In diesem speziellen Anwendungsfall wäre es weiterhin sehr vorteilhaft, diese ASICs konform zu verkapseln, insbesondere eine Schutzschicht von wasser- und gasundurchlässigen Materialien direkt auf dem Chip aufzubringen. Hier bieten sich beispielsweise Metalle an, wie dies in den folgenden Artikeln diskutiert wird:

J. Jeong et al., „Conformal Hermetic Sealing of Wireless Microelectronic Implantable Chiplets by Multilayered Atomic Layer Deposition (ALD)," Adv. Fund Mater., vol. 2, p. 1806440, 2018;
J. M. Maloney, S. A. Lipka, and S. P. Baldwin, „In Vivo Biostability of CVD Silicon Oxide and Silicon Nitride Films," Micro- and nanosystems - materials and devices, 2005;
G. Kotzar et al, „Evaluation of MEMS materials of construction for implantable medical devices," (eng), Biomaterials, vol. 23, no. 13, pp. 2737-2750, 2002; und
K. Qian, M. o. d. Beeck, G. Bryce, K. Malachowski, and C. van Hoof, „Novel miniaturized packaging for implantable electronic devices,“ pp. 1-3, 2012.

Weiterhin ist eine Ansteuerung und Kontaktierung der Chips mit gleichspannungsfreien Signalen wünschenswert, da somit galvanische Korrosion der leitenden Kontakte, die aus der hermetischen Kapsel herausgeführt werden, vermindert oder sogar vermieden werden kann (siehe J. W. Osenbach, „Water-Induced Corrosion of Materials Used for Semiconductor Passivation," J. Electrochem. Soc., vol. 140, no. 12, pp. 3667-3675, 1993). Gerade für die Spannungsversorgung der Chips ist dann aber eine Gleichrichtung der externen alternierenden Versorgungsspannung erforderlich, die große Kapazitäten benötigt. Ebenso sind Filter für die zu messenden Eingangssignale wünschenswert, die ebenfalls Kapazitäten benötigen.
Als weiteres Beispiel für aktive implantierbare ASICs sind Blockkondensatoren zu nennen, die keine Leckströme an Ausgängen für Elektroden, die biologisches Gewebe anregen, zulassen (nach der einschlägigen Norm gefordert, BS EN 45502-1:2015-06-30, „Implants for surgery. Active implantable medical devices. General requirements for safety, marking and for information to be provided by the manufacturer‟, Ausgabedatum: 2015-06-30).
Bekannte integrierte Schaltungsanordnungen haben dabei die folgenden Nachteile:

Die mit den bekannten Anordnungen zu erreichenden Kapazitäten sind zu gering oder nur mit der kostenaufwendigen Nutzung großer Flächen des Chips zu realisieren. Standardkapazitäten im CMOS Prozess sind MIM (Metal-Insulator-Metal)-Strukturen mit etwa 1fF/µm², MOS (Poly-Oxid- Diffusion/Well) mit maximal 1-50 pF Kapazität oder MOM (Metal-Oxide-Metal) Strukturen mit etwa 0,2fF/µm². Weiterhin gibt es die Gateoxide der Transistoren, die mit <10fF/µm² groß sind, aber die maximalen nutzbaren Flächen sind zu klein. CPOD Kapazitäten (poly on diffusion) können bis zu 8 fF/µm² erreichen.

Die Kapazitäten (z. B. Stützkapazitäten) müssen daher extern mit diskreten Bauteilen aufgebaut werden, die angebunden werden müssen. Die Verbindung und diese externen Bauteile müssen in einer biomedizinischen Anwendung gemeinsam verkapselt werden, was einen höheren prozesstechnischen Aufwand darstellt, wie dies beispielsweise in dem Artikel X. Liu et al, „Advances in Scalable Implantable Systems for Neurostimulation Using Networked ASICs," IEEE Des. Test, vol. 33, no. 4, pp. 8-23, 2016, gezeigt ist.
Die hermetische Verkapselung und Isolation der Chips muss für biomedizinische Anwendungen grundsätzlich erfolgen, um die Langlebigkeit zu gewährleisten.
Die US 2003/0122250 A1 bezieht sich auf ein dünnes Hochfrequenzmodul mit integriertem Schaltungschip mit geringer Bruchanfälligkeit. Das Hochfrequenzmodul der Entgegenhaltung (1) enthält ein isolierendes Substrat mit einer Vielzahl von dünnen Keramikplatten, die in Schichten gestapelt sind, und eine isolierende Schicht, die auf der oberen Oberfläche des isolierenden Substrats ausgebildet ist. In dem Hochfrequenzmodul ist auf der Oberseite der Isolierschicht eine Dünnschichtschaltung ausgebildet, die ein Verdrahtungsmuster und einen elektrischen Teil mit einem Widerstand und/oder einem Kondensator umfasst. Das Verdrahtungsmuster ist aus einem Dünnfilm gebildet. Der elektrische Teil ist mit dem Verdrahtungsmuster verbunden und besteht aus einem dünnen Film. Daher kann der elektrische Teil des erfindungsgemäßen Hochfrequenzmoduls genauer geformt werden als ein elektrischer Teil eines verwandten Hochfrequenzmoduls. Folglich ist es möglich, ein Hochfrequenzmodul mit hoher Leistung bereitzustellen.
Die US 4 654 694 A offenbart ein Gehäuse für eine elektronische Komponente, das mit einem Kondensator versehen ist. Das elektronische Gehäuse hat einen Kondensator in Form einer Trägerplatte, die ein Bauelement trägt und mit einer Kappe abgedeckt ist. Zusätzlich enthält das Gehäuse einen Kondensator, der so auf die Trägerplatte aufgesetzt ist, dass er sich zwischen dem Bauelement und der Kappe befindet.
Es besteht daher ein Bedarf an integrierten Schaltungsanordnungen, welche die Nachteile des Standes der Technik überwinden und die kostengünstig herstellbar, robust und zuverlässig sind.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der abhängigen Patentansprüche.
Dabei basiert die vorliegende Erfindung auf der Idee, die hermetische konforme Verkapselung der ASICs und die benötigten Kapazitäten in einem Post-Prozess in Standard-MEMS-Technologie, die auf gesamten Wafern gleichzeitig getätigt werden können, zu kombinieren. Somit werden integrierte Schaltungsanordnungen und insbesondere ASICs mit sehr viel geringeren ASIC-Volumina ermöglicht, wobei die Anforderungen von Normen, Langlebigkeit und Funktionalität erfüllt bleiben. Der generellere Lösungsansatz für die Miniaturisierung der ASICs ist die Verlagerung von großen benötigten Flächen aus dem ASIC heraus in die Verkapselung, die damit eine weitere Funktion erhält. Die Seitenwände und die Rückseite der ASICs eignen sich hierfür besonders. So werden mindestens zwei Metallflächen in einem MEMS Prozess auf z.B. einen CMOS ASIC aufgebracht, die durch mindestens eine Isolatorschicht getrennt sind und somit einen Kondensator ausbilden.
So können z.B. sogenannte high-k Oxide im ALD (Atomlagenabscheidungs)-Verfahren als Isolationsschichten dienen und zwischen zwei aufgebauten Metallflächen einen Kondensator auf den ungenutzten Außenflächen der ASICs ausbilden. Die ALD Schichten bilden dabei wegen der geringen Dicke und großen Fläche sehr große Kapazitäten (Metal-Insulator-Metal-Kondensatoren).
Der ALD-Prozess ist ein mehrstufiger Abscheidungsprozess, der im Wesentlichen einer Abscheidung mittels chemischer Gasphasenabscheidung (chemical vapour deposition, CVD) ähnelt. Die CVD beruht auf einer Reaktion zweier reaktiver chemischer Vorstufen in der Gasphase, die sich als Produkt auf einem Substrat abscheiden. Im Falle der ALD wird der Prozess in separate Stufen aufgeteilt. Dabei wird im ersten Schritt das Substrat der Gasphase einer reaktiven molekularen Vorstufe ausgesetzt, wobei bis zu eine Monolage der Vorstufe auf der Substratoberfläche chemisorbiert. Am konkreten Beispiel einer Abscheidung von Aluminiumoxid kann beispielsweise Trimethylaluminium (TMA) verwendet werden, welches in Gegenwart von Wasser hochreaktiv ist. Im zweiten Schritt wird der Überschuss an Vorstufenmolekülen durch Pumpen entfernt, um eine ungewollte Reaktion in der Gasphase zu verhindern. Man erhält dadurch eine Benetzung des Substrats mit (im Idealfall) einer Monolage TMA. Dieser Schritt ist im Übrigen der wesentliche Unterschied der ALD verglichen mit der CVD. Im nächsten Schritt wird dieses Substrat der Gasphase der zweiten molekularen Vorstufe ausgesetzt, die sofort mit der Monolage der ersten Vorstufe zum Produkt reagiert. Am Beispiel der Abscheidung von Aluminiumoxid wird als Gegenkomponente zum TMA meist Wasserdampf verwendet. Das überschüssige Wasser und die Reaktionsprodukte (hier Methan) werden wiederum durch Pumpen entfernt und ein Abscheidezyklus ist damit abgeschlossen. Diese Prozedur kann entsprechend den gewünschten Filmdicken wiederholt werden, wobei der abgeschiedene Film Schicht für Schicht wächst. Pro Zyklus können dabei je nach Substrat- und Filmbeschaffenheit Schichten zwischen 0,2 und 1,5 Angström Dicke abgeschieden werden, die in der Regel auch auf Substraten mit sehr komplexen Strukturen konform sind. Dadurch ergeben sich im Gegensatz zu anderen Abscheidemethoden Möglichkeiten, Strukturen mit hohen Aspektverhältnissen (lithographisch hergestellte Strukturen und kleine Poren) gleichmäßig über ihre Länge und mit präziser Kontrolle der Schichtdicke (im sub-Angström-Bereich) zu beschichten und dadurch die Materialcharakteristik zu verändern.
Weiterhin kann die nach außen gerichtete Metallfläche den Chip (bis auf die Kontakte) umschließen und gleichzeitig als konforme hermetische Verkapselung dienen. Um galvanische Korrosion zu verhindern, ist diese Metallfläche als Massekontakt für die Kondensatoren zu verbinden. Alle Abscheidungen (Isolator und Metalle) müssen hierbei kompatibel mit dem ASIC (z.B. CMOS Technologie) sein (siehe z. B. S. Sedky, A. Witvrouw, H. Bender, and K. Baert, „Experimental determination of the maximum post-process annealing temperature for standard CMOS wafers," IEEE Trans. Electron Devices, vol. 48, no. 2, pp. 377-385, 2001). Daher sind meist Niedertemperaturprozesse (Temperaturen unter 500°C) erstrebenswert, wie der ALD Prozess oder PECVD Prozesse für Isolatoren und Sputtern und Aufdampfen von Metallen.
Insbesondere umfasst eine integrierte Schaltungsanordnung gemäß der vorliegenden Erfindung mindestens eine aktive elektronische Komponente, mindestens ein passives elektrisches Element und ein elektrisch leitfähiges Gehäuse, in welchem die aktive elektronische Komponente wenigstens teilweise aufgenommen ist. Das passive elektrische Element weist mindestens eine erste Elektrode und eine zweite Elektrode auf, die durch eine isolierende oder halbleitende Schicht getrennt sind. Die erste Elektrode im Inneren des Gehäuses ist mit der aktiven elektronischen Komponente verbunden, und die zweite Elektrode wird durch mindestens einen Teil des Gehäuses gebildet. Auf diese Weise können in einem der Herstellung der elektronischen Komponente nachgelagerten Gehäusungsprozess weitere benötigte passive Komponenten wie Kondensatoren, Induktivitäten und/oder Dioden hinzugefügt werden. Diese passiven Komponenten benötigen keinen Bauraum auf der aktiven Fläche der elektronischen Komponente, so dass die erfindungsgemäße Schaltungsanordnung besonders kompakt ist. Die Einbettung der post-prozessierten passiven Komponenten, insbesondere Kondensatoren, führt zu einer erheblichen Platz- und Kostenersparnis bei handelsüblichen CMOS ASICs als aktive Komponenten. Es sind keine externen (vom Chip unabhängigen) Bauteile nötig. Die Verkapselung der Chips und somit eine Langzeitstabilität ist somit gegeben. Weiterhin können kritische Elemente wie Filter, Gleichrichter- und Blockkapazitäten in den Chip direkt integriert werden, die eine gleichspannungsfreie Versorgung gewährleisten, was zusätzlich Langzeitstabilität in wässrigen Umgebungen ermöglicht. Schließlich werden Blockkapazitäten für die Sicherheit bei elektrischen Stimulationen mit Elektroden integrierbar und es kann eine größere Vielfalt von Signalfiltern genutzt werden, die eventuell große Kapazitäten benötigen.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung weist die mindestens eine elektronische Komponente einen Grundkörper mit einander gegenüberliegenden Grund- und Deckflächen sowie dazu quer verlaufenden Seitenflächen auf, wobei die mindestens eine erste Elektrode entlang mindestens einer der Seitenflächen angeordnet ist. Auf diese Weise werden die ansonsten nicht genutzten Seitenflächen für die Unterbringung der passiven Bauteile verwendet und der Aufbau der integrierten Schaltungsanordnung wird besonders kompakt und platzsparend.
Erfindungsgemäß hat die aktive elektronische Komponente mindestens einen durch das Gehäuse nach außen geführten elektrischen Anschluss. Insbesondere kann vorgesehen sein, dass die aktive elektronische Komponente mit mindestens einem auf einer Außenseite der integrierten Schaltungsanordnung angeordneten elektrischen Anschluss verbunden ist und der mindestens eine elektrische Anschluss durch ein elektrisch isolierendes Material gegenüber dem übrigen Gehäuse elektrisch isoliert ist. Somit kann für einen Einsatz in wässriger Umgebung maximale Sicherheit und Stabilität gewährleistet werden.
Die Vorteile der vorliegenden Erfindung kommen insbesondere dann zum Tragen, wenn die mindestens eine elektronische Komponente einen anwenderspezifischen integrierten Schaltkreis, ASIC, aufweist.
Um einen besonders raumsparenden und effizienten Kondensator zu realisieren, kann das mindestens eine passive Element mindestens eine dielektrische Isolatorschicht mit einer hohen relativen Permittivität („High-k-Dielektrikum“) aufweisen, die zwischen der ersten und der zweiten Elektrode angeordnet ist.
Als High-k-Dielektrikum wird in der Halbleitertechnologie ein Material bezeichnet, das eine höhere Dielektrizitätszahl aufweist als herkömmliches Siliziumdioxid (ε_r=3,9) oder Oxinitrid (ε_r<6). Die Bezeichnung „High-k“ ist dem Englischen entlehnt, wo die Dielektrizitätszahl (relative Permittivität) ε_r häufig mit k oder κ (kappa) bezeichnet wird.
Um die Eigenschaften integrierter Schaltungen zu verbessern, beispielsweise den Stromverbrauch von hochintegrierten Schaltkreisen und Speichern zu verringern oder höhere Schaltgeschwindigkeiten zu erzielen, werden die Strukturen verkleinert. Durch die fortschreitende Miniaturisierung mikroelektronischer Bauteile stößt die Halbleiterindustrie zunehmend an die physikalischen Grenzen und ist mit höheren Verlustströmen durch quantenmechanische Effekte konfrontiert. So steigt der Tunnelstrom mit der Verringerung der Gatedielektrikumsdicke unter 2 nm stark an. Vor allem für die Speicherherstellung sind große Kapazitäten (zur Speicherung des Zustandes zwischen den Refreshzyklen) mit niedrigen Leckströmen (Verlustleistung) wichtig. Betrachtet man z. B. einen einfachen Plattenkondensator, so berechnet sich die Kapazität C wie folgt: $C = \frac{ε_{0} ε_{r} A}{d}$
Dabei ist d der Plattenabstand, A die Fläche der Kondensatorplatten, ε₀ die absolute Dielektrizitätskonstante des Vakuums und die Materialkonstante ε_r die relative Permittivität der Isolationsschicht.
Demnach kann durch den Einsatz von High-k-Materialien (größeres ε_r) die Dicke der Isolatorschicht in MIS-Strukturen (Durch SiO₂ häufig auch MOS genannt) bei gleichbleibender Kapazität erhöht werden, wobei Leckströme durch den dickeren Isolator drastisch verringert werden.
Im Gegensatz dazu stehen die Low-k-Dielektrika, die als Isolator zwischen den Leitbahnen eingesetzt werden und durch ihre niedrige Dielektrizitätszahl die entstehenden parasitären Kapazitäten verringern.
Es werden verschiedene Materialsysteme verwendet, wie amorphe Oxide von Metallen (z. B. Al₂O₃, Ta₂O₅) oder Übergangsmetallen (z. B. HfO₂, ZrO₂). Einen weitergehenden Ansatz stellen kristalline Oxide Seltener Erden (z. B. Pr₂O₃, Gd₂O₃ und Y₂O₃) dar, die gitterangepasstes Wachstum und somit eine perfekte Grenzfläche zwischen Halbleiter und Isolator ermöglichen. Weitere Materialien, die verwendet werden können, sind BaTiO₃, Si₃N₄, BaO und La₂O₃. Die wichtigsten Materialien sind dabei TiO₂, ZrO₂, HfO₂, SiO₂, Si₃N₄ und Al₂O₃. Natürlich können auch Schichtabfolgen verschiedener dieser Materialien verwendet werden.
Um die Kapazität eines solchen Kondensators noch weiter zu erhöhen, kann vorgesehen sein, dass zwischen der ersten und der zweiten Elektrode alternierend dielektrische Isolatorschichten und Metallisierungsschichten angeordnet sind, um einen Vielschichtkondensator auszubilden, wobei die Metallisierungsschichten abwechselnd mit der ersten oder der zweiten Elektrode verbunden sind.
Vielschichtkondensatoren, insbesondere Vielschichtkeramikkondensatoren (Multilayer Ceramic Capacitors, MLCC) sind, wie dies bekannt ist, aus einer Vielzahl von gestapelten Kondensatoren zusammengesetzt, so dass Metallschichten mit Isolatorschichten abwechseln. Die Metallschichten sind wiederum abwechselnd mit der ersten und der zweiten Elektrode zur elektrischen Kontaktierung verbunden. Der Vorteil eines solchen Vielschichtkondensators besteht in der kompakten Bauform bei hoher Kapazität. Weitere Schichten, wie z. B. Schichten zum mechanischen Stressabbau, können in dem Mehrschichtkondensator außerdem vorgesehen sein.
Für den Einsatz in wässrigen Medien, insbesondere für implantierbare elektronische Komponenten, ist vorgesehen, dass das Gehäuse die mindestens eine aktive elektronische Komponente hermetisch verkapselt.
Die vorliegende Erfindung bezieht sich außerdem auf ein zugehöriges Verfahren zum Herstellen einer integrierten Schaltungsanordnung, wobei das Verfahren die folgenden Schritte umfasst:

Bereitstellen mindestens einer aktiven elektronischen Komponente,
Aufbringen einer Metallisierungsstruktur zum Erzeugen einer ersten Elektrode,
Ausbilden mindestens eines passiven elektrischen Elements an der aktiven elektronischen Komponente, so dass das passive elektrische Element mit der ersten Elektrode verbunden ist,
Aufbringen eines elektrisch isolierenden Materials zum elektrischen Isolieren der ersten Elektrode,
Anbringen eines elektrisch leitfähigen Gehäuses, in welchem die aktive elektronische Komponente wenigstens teilweise aufgenommen ist, wobei das passive elektrische Element mindestens eine zweite Elektrode aufweist, und wobei die zweite Elektrode durch mindestens einen Teil des Gehäuses gebildet ist.

Dabei kann die mindestens eine elektronische Komponente einen Grundkörper mit einander gegenüberliegenden Grund- und Deckflächen sowie dazu quer verlaufenden Seitenflächen aufweisen, wobei die mindestens eine erste Elektrode entlang mindestens einer der Seitenflächen angeordnet wird.
Für den Einsatz in wässrigen Medien kann vorgesehen sein, dass die aktive elektronische Komponente mindestens einen durch das Gehäuse nach außen geführten elektrischen Anschluss hat und der mindestens eine elektrische Anschluss durch das elektrisch isolierende Material gegenüber dem Gehäuse elektrisch isoliert ist. Eine besonders hohe Sicherheit und Langzeitstabilität erreich man, wenn das Gehäuse Platin, Titan und/oder Gold aufweist, und/oder das elektrisch isolierende Material SiO₂ und/oder Si₃N₄ aufweist.
Die Vorteile der vorliegenden Erfindung kommen insbesondere dann zum Tragen, wenn die mindestens eine elektronische Komponente einen anwenderspezifischen integrierten Schaltkreis, ASIC, aufweist.
Um einen besonders raumsparenden und effizienten Kondensator zu realisieren, kann das mindestens eine passive Element mindestens eine dielektrische Isolatorschicht mit einer hohen relativen Permittivität aufweisen, die zwischen der ersten und der zweiten Elektrode angeordnet ist. Um die Kapazität eines solchen Kondensators noch weiter zu erhöhen, kann vorgesehen sein, dass zwischen der ersten und der zweiten Elektrode alternierend dielektrische Isolatorschichten und Metallisierungsschichten angeordnet sind, um einen Vielschichtkondensator auszubilden, wobei die Metallisierungsschichten abwechselnd mit der ersten oder der zweiten Elektrode verbunden sind. Die dielektrische Isolatorschicht kann in vorteilhafter Weise in einem Atomlagenabscheidungsverfahren, ALD, auf die Metallisierungsschicht aufgebracht werden. Beispielsweise kann die dielektrische Isolatorschicht High-k-Materialien wie z. B. Al₂O₃, Ta₂O₅, TiO₂, HfO₂, Pr₂O₃, Gd₂O₃, Y₂O₃, BaTiO₃, SiO₂, Si₃N₄, BaO, La₂O₃, und/oder ZrO₂ aufweisen.
Gemäß einer vorteilhaften Ausführungsform der vorliegenden Erfindung wird in dem Schritt des Anbringens des elektrisch leitfähigen Gehäuses die mindestens eine aktive elektronische Komponente hermetisch verkapselt.
Zum besseren Verständnis der vorliegenden Erfindung wird diese anhand der in den nachfolgenden Figuren dargestellten Ausführungsbeispiele näher erläutert. Dabei werden gleiche Teile mit gleichen Bezugszeichen und gleichen Bauteilbezeichnungen versehen. Weiterhin können auch einige Merkmale oder Merkmalskombinationen aus den gezeigten und beschriebenen unterschiedlichen Ausführungsformen für sich eigenständige, erfinderische oder erfindungsgemäße Lösungen darstellen. Es zeigen:

1 eine schematische Schnittdarstellung einer integrierten Schaltungsanordnung gemäß einem ersten Aspekt der vorliegenden Erfindung;
2 eine schematische Schnittdarstellung einer integrierten Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung;
3 eine schematische Schnittdarstellung einer integrierten Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung.

Die vorliegende Erfindung wird nachfolgend mit Bezug auf die Figuren, und dabei insbesondere zunächst mit Bezug auf die schematischen Schnittdarstellungen der 1, näher erläutert. Es wird angemerkt, dass in sämtlichen Figuren die Größenverhältnisse und insbesondere die Schichtdickenverhältnisse nicht unbedingt maßstabsgetreu wiedergegeben sind. Weiterhin ist in den Figuren die dreidimensionale Struktur der integrierten Schaltungsanordnungen nicht gezeigt. Üblicherweise haben die integrierten Schaltungsanordnungen in der Draufsicht eine rechteckige Umrissform. Selbstverständlich können aber auch runde, ovale oder polygonale Formen gewählt werden.
1 zeigt in Form einer schematischen Schnittdarstellung eine integrierte Schaltungsanordnung 100 gemäß einer ersten vorteilhaften Ausführungsform. Die integrierte Schaltungsanordnung 100 weist als aktive elektronische Komponente 102 eine anwenderspezifische integrierte Schaltung (application specific integrated circuit, ASIC) auf. Der ASIC 102 hat einen Grundkörper 104 mit einer Deckfläche 106 und einer Grundfläche 108. Weiterhin sind Seitenflächen 110 unter einem Winkel unterschiedlich von 90° angeordnet, so dass der Querschnitt des Grundkörpers 104 trapezförmig ist. Selbstverständlich kann der ASIC 102 auch quaderförmig sein, wobei die Seitenflächen im rechten Winkel zu den Grund- und Deckflächen stehen.
Für die Erstellung elektrische Anschlüsse, die nach außen geführt werden sollen, und zum Ausbilden der ersten Elektrode diverser passiver elektrischer Elemente ist auf der Oberfläche des Grundkörpers 104 eine erste, innenliegende Metallisierungslage 112 angeordnet.
Gemäß der vorliegenden Erfindung weist die integrierte Schaltungsanordnung 102 integrierte Kondensatoren auf. Ein erster Kondensator 120 ist an einer der Seitenflächen 110 angeordnet und hat eine erste Elektrode 114, die durch die strukturierte erste Metallisierungslage 112 ausgebildet ist. Ein weiterer Kondensator 116 ist an der Grundfläche 108 des ASIC 102 ausgebildet. Seine erste Elektrode 118 ist ebenfalls durch Strukturieren der ersten Metallisierungslage 112 erzeugt. Eine Rückseitenkontaktierung der ersten Elektrode kann auch mittels einer Silizium-Durchkontaktierung (TSV, through-silicon via) realisiert werden (nicht in der Figur eingezeichnet).
Erfindungsgemäß ist auf jeder der beiden ersten Elektroden 114, 118 ein Dielektrikum mit hoher relativer Permittivität (High-k-Dielektrikum) 122, 124 abgeschieden. Diese dielektrische Isolatorschicht kann beispielsweise Al₂O₃ (ε_r=9), Y₂O₃ (ε_r=15), La₂O₃ (ε_r=30), Ta₂O₅ (ε_r=26), TiO₂ (ε_r=80), HfO₂ (ε_r=25) und/oder ZrO₂ (ε_r=25) aufweisen.
Weiterhin wird die restliche Oberfläche des ASIC 102 mit einem elektrisch isolierenden Material 126 beschichtet. Dabei werden Öffnungen für Durchkontaktierungen 128 zu der ersten Metallisierungslage 112 vorgesehen. Das elektrisch isolierende Material 126 kann jede geeignete organische oder anorganische Substanz umfassen. Beispielsweise werden anorganische Materialien wie Siliziumdioxid oder Siliziumnitrid oder auch das für die Kondensatoren verwendete Dielektrikum eingesetzt.
Zur hermetischen Verkapselung des ASIC 102 umfasst die integrierte Schaltungsanordnung 100 ein Gehäuse 130, das erfindungsgemäß aus einem elektrisch leitfähigen Material hergestellt ist. In vorteilhafter Weise besteht das Gehäuse 130 aus Metall. Besonders geeignet für die Herstellung des hermetisch abschließenden Gehäuses 130 sind inerte Metalle wie Platin, Titan oder Gold.
Gemäß der vorliegenden Erfindung bildet das Gehäuse 130 die zweiten Elektroden 132, 134 der beiden Kondensatoren 120 bzw. 116. Diese zweiten Elektroden 132, 134 liegen im Betrieb der integrierten Schaltungsanordnung auf Masse.
Zum elektrischen Kontaktieren der nicht mit Masse verbundenen Kontakte des ASICs 102 und der ersten Elektroden 114, 118 sind elektrische Anschlüsse 136 so nach außen gelegt, dass sie durch das elektrisch isolierende Material 126 von dem übrigen Gehäuse 130 isoliert sind und beispielsweise Kontaktpads ausbilden. In der schematischen Darstellung der 1 ist nur ein einziger Anschlussbereich 136 gezeigt. Selbstverständlich sind üblicherweise mehr als ein nicht mit Masse verbundener Anschluss 136 vorgesehen.
Weiterhin kann auch vorgesehen sein, einen der Anschlussbereiche 136 und nicht das Gehäuse 130 im Betrieb auf Massepotential zu legen. Für implantierte integrierte Schaltungsanordnungen ist es aber vorteilhaft, wenn das leitfähige Gehäuse im Betrieb auf Massepotential liegt.
Mit Bezug auf 2 wird nunmehr eine integrierte Schaltungsanordnungen 200 gemäß einer weiteren vorteilhaften Ausführungsform im Detail erläutert.
Die integrierte Schaltungsanordnung 200 weist eine aktive elektronische Komponente, beispielsweise einen ASIC 202, und ein elektrisch leitfähiges Gehäuse 230 auf, das den ASIC 202 hermetisch umschließt. In vorteilhafter Weise besteht das Gehäuse 230 aus Metall. Besonders geeignet für die Herstellung des hermetisch abschließenden Gehäuses 230 sind inerte Metalle wie Platin, Titan oder Gold.
Die aktive elektronische Komponente, beispielsweise ein ASIC 202, hat eine Grundfläche 208 und eine Deckfläche 206. Verglichen zu der Anordnung aus 1 sind die Seitenflächen 210 wesentlich kleiner als die Grund- und Deckflächen 208, 206. Daher wird die Deckfläche 206 teilweise zum Anbringen eines Kondensators 220 genutzt. Eine erste Elektrode 214 ist hierfür auf der Deckfläche 206 ausgebildet und mit einem High-k-Dielektrikum 222 beschichtet. Wie bezüglich 1 erwähnt, kann die dielektrische Isolatorschicht beispielsweise Al₂O₃ (ε_r=9), Y₂O₃ (ε_r=15), La₂O₃ (ε_r=30), Ta₂O₅ (ε_r=26), TiO₂ (ε_r=80), HfO₂ (ε_r=25) und/oder ZrO₂ (ε_r=25) aufweisen.
Weiterhin wird gemäß der vorliegenden Ausführungsform eine zweite Elektrode 232, die auf dem High-k-Dielektrikum 222 abgeschieden ist, um einen Plattenkondensator auszubilden, nur in dem Bereich des Anschlusses 236 von dem Gehäuse 230 gebildet, während der Bereich der Elektrode, der mit dem High-k-Dielektrikum 222 in Kontakt ist, von einem elektrisch isolierenden Material 226 bedeckt ist.
Bei der in 2 gezeigten Ausführungsform kann im Betrieb entweder der Anschluss 236 der zweiten Elektrode 232 oder die erste Elektrode 214 auf Masse gelegt werden. Im Fall, dass die erste Elektrode auf Massepotential gelegt wird, kann außerdem vorgesehen sein, dass die erste Elektrode mit dem übrigen Gehäuse 230 elektrisch verbunden ist (nicht sichtbar in 2). Das elektrisch isolierende Material 226 trennt den Anschlussbereich 236 und die gesamte zweite Elektrode 232 elektrisch von dem restlichen Gehäuse 230. Das elektrisch isolierende Material 126 kann jede geeignete organische oder anorganische Substanz umfassen. Beispielsweise werden anorganische Materialien wie Siliziumdioxid oder Siliziumnitrid oder auch das für den Kondensator verwendete Dielektrikum eingesetzt.
3 zeigt eine weitere vorteilhafte Ausführungsform einer integrierten Schaltungsanordnung 300 gemäß der vorliegenden Erfindung. Die integrierte Schaltungsanordnung 300 weist als aktive elektronische Komponente 302 eine anwenderspezifische integrierte Schaltung (application specific integrated circuit, ASIC) auf. Der ASIC 302 hat einen Grundkörper 304 mit einer Deckfläche 306 und einer Grundfläche 308. Weiterhin sind Seitenflächen 310 unter einem Winkel unterschiedlich von 90° angeordnet, so dass der Querschnitt des Grundkörpers 304 trapezförmig ist.
Die Ausführungsform der 3 entspricht der Ausführungsform der 1 darin, dass ein Kondensator 320 an einer Seitenfläche 310 des ASIC 302 angeordnet ist. Im Unterschied zu den bisher beschriebenen Anordnungen ist der Kondensator 320 als Vielschichtkondensator ausgebildet, bei dem drei Schichten Dielektrikum 322 abwechselnd mit ersten und zweiten Elektroden 312, 332 aufeinandergeschichtet sind. Jeweils zwei erste Elektroden 312 und jeweils zwei zweite Elektroden 332 sind elektrisch miteinander verbunden, wie dies für einen Vielschichtkondensator bekannt ist. Im Ergebnis kann die Kapazität des Kondensators 320 signifikant gegenüber der einfachen Plattenkondensatoranordnung erhöht werden. Das Dielektrikum 322 ist in vorteilhafter Weise durch ein Dielektrikum mit hoher relativer Permittivität (High-k-Dielektrikum) gebildet. Diese dielektrische Isolatorschicht kann beispielsweise Al₂O₃ (ε_r=9), Y₂O₃ (ε_r=15), La₂O₃ (ε_r=30), Ta₂O₅ (ε_r=26), TiO₂ (ε_r=80), HfO₂ (ε_r=25) und/oder ZrO₂ (ε_r=25) aufweisen.
Weiterhin wird die äußerste zweite Elektrode 332 durch das Gehäuse 330 gebildet, welches den ASIC 302 hermetisch umschließt. Im Betrieb wird diese Elektrode zweckmäßigerweise auf Massepotential gelegt. Das Gehäuse 330 ist erfindungsgemäß aus einem elektrisch leitfähigen Material hergestellt ist. In vorteilhafter Weise besteht das Gehäuse 330 aus Metall. Besonders geeignet für die Herstellung des hermetisch abschließenden Gehäuses 330 sind inerte Metalle wie Platin, Titan oder Gold.
Weiterhin wird die restliche Oberfläche des ASIC 302 mit einem elektrisch isolierenden Material 326 beschichtet. Dabei werden Öffnungen für Durchkontaktierungen 328 zu der ersten Metallisierungslage (in der Figur ist die elektrische Verbindung nicht sichtbar) vorgesehen. Das elektrisch isolierende Material 326 kann jede geeignete organische oder anorganische Substanz umfassen. Beispielsweise werden anorganische Materialien wie Siliziumdioxid oder Siliziumnitrid oder auch das für die Kondensatoren verwendete Dielektrikum eingesetzt.
Zusammenfassend schlägt die vorliegende Erfindung eine hermetische Verkapselung eines ASICs mit einer Metallfläche vor, die gleichzeitig als eine Elektrode für eine post-prozessierte Kapazität mit einem high-k-Material dient. Die zweite Elektrode ist direkt auf dem ASIC oder dem zwischengelagerten Isolator aufgebracht. Der Kondensator kann auf allen ungenutzten Flächen des ASICs aufgebracht werden, insbesondere den Seitenwänden und der Rückseite. Zur weiteren Steigerung der Kapazität kann ein Vielschichtkondensator durch alternierende Anordnung von Isolatoren und den beiden Elektrodenflächen erzeugt werden.
Es ergibt sich durch die vorliegende Erfindung der Vorteil, dass ein Anwender große Kondensatoren auf schon investierter Fläche realisieren und damit z. B. Stützkondensatoren, Filter oder Blockkondensatoren realisieren kann, die ansonsten diskret außerhalb des Siliziumchips aufgebaut werden müssen. So können z. B. Kapazitäten zur Gleichrichtung von Eingangssignalen auf sehr kleinen ASICs realisiert werden und somit eine gleichspannungsfreie Versorgung ermöglicht werden. Dies ist insbesondere für implantierbare ASICs (oder allgemein in wässriger Umgebung zu nutzende ASICs) sehr hilfreich, da somit galvanische Korrosion der aktiven Bauteile verhindert wird. Zusätzlich kann für Chips in wässriger Umgebung eine Elektrode, insbesondere Masse, den Chip hermetisch verschließen und damit die Lebensdauer erhöhen.
Damit ist eine Skalierung der ASICs zu immer kleineren Einheiten möglich, was für implantierbare Systeme ein wichtiges Ziel ist.
Bezugszeichenliste

100, 200, 300: Integrierte Schaltungsanordnung
102, 202, 302: Aktive elektronische Komponente; ASIC
104, 204, 304: Grundkörper
106, 206, 306: Deckfläche
108, 208, 308: Grundfläche
110, 210, 310: Seitenfläche
112, 212, 312: Erste Metallisierungslage
114, 214, 314: Erste Elektrode des ersten Kondensators
116: Zweiter Kondensator
118: Erste Elektrode des zweiten Kondensators
120, 220, 320: Erster Kondensator
122, 222, 322: High-k-Dielektrikum
124: High-k-Dielektrikum
126, 226, 326: Elektrisch isolierendes Material
128, 228, 328: Durchkontaktierung
130, 230, 330: Gehäuse
132, 232, 332: Zweite Elektrode des ersten Kondensators
134: Zweite Elektrode des zweiten Kondensators
136, 236, 336: Anschluss

Claims

Integrierte Schaltungsanordnung (100) umfassend: mindestens eine aktive elektronische Komponente (102), mindestens ein passives elektrisches Element (120), ein elektrisch leitfähiges Gehäuse (130), in welchem die aktive elektronische Komponente (102) wenigstens teilweise aufgenommen ist, wobei das passive elektrische Element (120) mindestens eine erste Elektrode (114) und eine zweite Elektrode (132) aufweist, wobei die erste Elektrode (114) im Inneren des Gehäuses (130) mit der aktiven elektronischen Komponente (102) verbunden ist, und wobei die zweite Elektrode (132) durch mindestens einen Teil des Gehäuses (130) gebildet ist, und wobei die aktive elektronische Komponente (102) mit mindestens einem auf einer Außenseite der integrierten Schaltungsanordnung (100) angeordneten elektrischen Anschluss (136) verbunden ist und der mindestens eine elektrische Anschluss (136) durch ein elektrisch isolierendes Material (126) gegenüber dem übrigen Gehäuse elektrisch isoliert ist.
Integrierte Schaltungsanordnung nach Anspruch 1, wobei das mindestens eine passive elektrische Element (120) einen Kondensator, eine Induktivität und/oder eine Diode aufweist.
Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, wobei die mindestens eine aktive elektronische Komponente (102) einen Grundkörper (104) mit einander gegenüberliegenden Grund- und Deckflächen (108, 106) sowie dazu quer verlaufenden Seitenflächen (110) aufweist, und wobei die mindestens eine erste Elektrode (114) entlang mindestens einer der Seitenflächen (110) angeordnet ist.
Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die mindestens eine aktive elektronische Komponente (102) einen anwenderspezifischen integrierten Schaltkreis, ASIC, aufweist.
integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei das mindestens eine passive Element (120) mindestens eine dielektrische Isolatorschicht (122) mit einer hohen relativen Permittivität aufweist, die zwischen der ersten und der zweiten Elektrode (114, 132) angeordnet ist.
Integrierte Schaltungsanordnung nach Anspruch 5, wobei zwischen der ersten und der zweiten Elektrode (314, 332) alternierend dielektrische Isolatorschichten (322) und Metallisierungsschichten angeordnet sind, um einen Vielschichtkondensator auszubilden, und wobei die Metallisierungsschichten abwechselnd mit der ersten oder der zweiten Elektrode verbunden sind.
Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei das Gehäuse (130) die mindestens eine aktive elektronische Komponente hermetisch verkapselt.
Verfahren zum Herstellen einer integrierten Schaltungsanordnung (100), wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen mindestens einer aktiven elektronischen Komponente (102), Aufbringen einer Metallisierungsstruktur (112) zum Erzeugen einer ersten Elektrode (114), Ausbilden mindestens eines passiven elektrischen Elements (120) an der aktiven elektronischen Komponente (102), so dass das passive elektrische Element (120) mit der ersten Elektrode (114) verbunden ist, Aufbringen eines elektrisch isolierenden Materials (126) zum elektrischen Isolieren der ersten Elektrode (114), Anbringen eines elektrisch leitfähigen Gehäuses (130), in welchem die aktive elektronische Komponente (102) wenigstens teilweise aufgenommen ist, wobei das passive elektrische Element (120) mindestens eine zweite Elektrode (132) aufweist, und wobei die zweite Elektrode (132) durch mindestens einen Teil des Gehäuses gebildet ist.
Verfahren nach Anspruch 8, wobei die mindestens eine aktive elektronische Komponente (102) einen Grundkörper (104) mit einander gegenüberliegenden Grund- und Deckflächen (108, 106) sowie dazu quer verlaufenden Seitenflächen (110) aufweist, und wobei die mindestens eine erste Elektrode (114) entlang mindestens einer der Seitenflächen (110) angeordnet wird.
Verfahren nach Anspruch 8 oder 9, wobei die aktive elektronische Komponente (102) mindestens einen durch das Gehäuse (130) nach außen geführten elektrischen Anschluss (136) hat und der mindestens eine elektrische Anschluss (136) durch das elektrisch isolierende Material (126) gegenüber dem Gehäuse elektrisch isoliert ist.
Verfahren nach Anspruch 10, wobei das Gehäuse Platin, Titan und/oder Gold aufweist, und/oder wobei das elektrisch isolierende Material SiO₂ und/oder Si₃N₄ aufweist.
Verfahren nach einem der Ansprüche 8 bis 11, wobei die mindestens eine aktive elektronische Komponente (102) einen anwenderspezifischen integrierten Schaltkreis, ASIC, aufweist.
Verfahren nach einem der Ansprüche 8 bis 12, wobei das mindestens eine passive Element (120) mindestens eine dielektrische Isolatorschicht (122) mit einer hohen relativen Permittivität aufweist, die zwischen der ersten und der zweiten Elektrode (114, 132) angeordnet ist.
Verfahren nach Anspruch 13, wobei zwischen der ersten und der zweiten Elektrode (114, 132) alternierend Isolatorschichten und Metallisierungsschichten angeordnet werden, um einen Vielschichtkondensator auszubilden, und wobei die Metallisierungsschichten abwechselnd mit der ersten oder der zweiten Elektrode verbunden werden.
Verfahren nach Anspruch 13 oder 14, wobei die dielektrische Isolatorschicht (122) in einem Atomlagenabscheidungsverfahren, ALD, auf die Metallisierungsschicht aufgebracht wird.
Verfahren nach einem der Ansprüche 8 bis 15, wobei in dem Schritt des Anbringens des elektrisch leitfähigen Gehäuses die mindestens eine aktive elektronische Komponente (102) hermetisch verkapselt wird.