DE102020121943A1 - Halbleitergehäuse mit kühlung der ober- oder unterseite - Google Patents

Halbleitergehäuse mit kühlung der ober- oder unterseite Download PDF

Info

Publication number
DE102020121943A1
DE102020121943A1 DE102020121943.1A DE102020121943A DE102020121943A1 DE 102020121943 A1 DE102020121943 A1 DE 102020121943A1 DE 102020121943 A DE102020121943 A DE 102020121943A DE 102020121943 A1 DE102020121943 A1 DE 102020121943A1
Authority
DE
Germany
Prior art keywords
housing
metal conductor
semiconductor chip
metal
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121943.1A
Other languages
English (en)
Inventor
Stefan Macheiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020121943A1 publication Critical patent/DE102020121943A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Gehäuse mit einem Halbleiterchip mit einem ersten Lastanschluss auf einer ersten Seite und einem zweiten Lastanschluss auf einer zweiten Seite, gegenüber der ersten Seite, einem Metallblock, der an dem zweiten Lastanschluss befestigt ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt, einem ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss verbunden ist, einem zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss verbunden ist, und einer Formverbindung, die den Halbleiterchip, den Metallblock und jeder Metallleiter einbettet. Jeder Metallleiter und der Metallblock sind an einer ersten Seite des Gehäuses an der Formverbindung freigelegt. Jeder Metallleiter ist an einer zweiten Seite des Gehäuses, gegenüber der ersten Seite, an der Formverbindung freigelegt, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten oder an der zweiten Seite des Gehäuses konfiguriert ist.

Description

  • HINTERGRUND
  • Bei vielen Anwendungen hat die Wärmeableitung in eine Leiterplatte (PCB) eine thermische Überlastungsgrenze erreicht. Bei DSC-Gehäusen (DSC = Double Side Cool) fließt immer noch ein erheblicher Teil der Wärme in eine Leiterplatte, was die Anwendung von DSC-Gehäusen einschränkt. TSC-Gehäuse (TSC = Top Side Cool) leiten Wärme von einer Leiterplatte ab und sind eine Option, um das Problem der thermischen Überlastung der Leiterplatte zu lösen, stellen jedoch eine große Herausforderung bei der Implementierung einer effektiven Kühlung dar.
  • Daher besteht ein Bedarf an einem verbesserten Halbleitergehäuse und einem Verfahren zur Herstellung eines solchen Halbleitergehäuses.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform eines Gehäuses umfasst das Gehäuse: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips, gegenüber der ersten Seite; einen Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips angebracht ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt; einen ersten Metallleiter, er elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einen zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und eine Formverbindung, die den Halbleiterchip, den Metallblock und jeden Metallleiter einbettet, wobei jeder Metallleiter und der Metallblock an der Formverbindung an einer ersten Seite des Gehäuses freiliegen, wobei jeder Metallleiter an der Formverbindung an einer zweiten Seite des Gehäuses gegenüber der ersten Seite freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Gehäuses umfasst das Verfahren: Anbringen eines zweiten Lastanschlusses an einer zweiten Seite eines Halbleiterchips an einem Metallblock, der einen einzigen primären Wärmeleitungspfad des Gehäuses bereitstellt, wobei der Halbleiterchip einen ersten Lastanschluss an einer ersten Seite des Halbleiterchips gegenüber der zweiten Seite aufweist; elektrisches Verbinden eines ersten Metallleiters mit dem ersten Lastanschluss des Halbleiterchips; elektrisches Verbinden eines zweiten Metallleiters mit dem zweiten Lastanschluss des Halbleiterchips; und Einbetten des Halbleiterchips, des Metallblocks und jedes Metallleiters in eine Formverbindung, wobei jeder Metallleiter und der Metallblock an einer ersten Seite des Gehäuses an der Formverbindung freigelegt sind, wobei jeder Metallleiter an einer zweiten Seite des Gehäuses gegenüber der ersten Seite an der Formverbindung freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  • Gemäß einer Ausführungsform einer elektronischen Baugruppe umfasst die elektronische Baugruppe: ein Gehäuse und ein Substrat, auf dem das Gehäuse entweder mit einer ersten Seite oder mit einer zweiten Seite des Gehäuses oberflächenmontiert ist. Das Gehäuse umfasst: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips, gegenüber der ersten Seite; einen Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips angebracht ist und einen einzigen primären Wärmeleitungspfad des Gehäuses bereitstellt; einen ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einen zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und eine Formverbindung, die den Halbleiterchip, den Metallblock und jeden Metallleiter einbettet, wobei jeder Metallleiter und der Metallblock an der Formverbindung an der ersten Seite des Gehäuses freigelegt sind, wobei jeder Metallleiter an der Formverbindung an der zweiten Seite des Gehäuses freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile erkennen, wenn er die folgende detaillierte Beschreibung liest und die beigefügten Zeichnungen betrachtet.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu relativ zueinander. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
    • Die 1A bis 1F veranschaulichen jeweilige Querschnittsansichten während der verschiedenen Phasen eines Verfahrens zur Herstellung eines Halbleitergehäuses, das zur Kühlung an der Ober- oder Unterseite konfiguriert ist.
    • 2A zeigt eine Ansicht von unten des Halbleitergehäuses nach Abschluss des Herstell u ngsverfah rens.
    • 2B zeigt eine entsprechende Draufsicht auf das Gehäuse.
    • 3 zeigt eine perspektivische Seitenansicht eines Metallblocks und der Metalldrähte des Gehäuses vor der Befestigung des Chips, gemäß einer Ausführungsform.
    • 4A zeigt eine erste Randfläche des fertigen Gehäuses nach dem Formgießen.
    • 4B zeigt eine zweite Randfläche des fertigen Gehäuses nach dem Formgießen.
    • 5 zeigt eine Querschnittsansicht einer Ausführungsform einer elektronischen Baugruppe, die das Gehäuse und ein Substrat enthält, auf dem das Gehäuse oberflächenmontiert ist.
    • 6 zeigt eine Querschnittsansicht einer anderen Ausführungsform einer elektronischen Baugruppe, die das Gehäuse und ein Substrat enthält, auf dem das Gehäuse oberflächenmontiert ist.
    • 7A zeigt eine Querschnittsansicht einer Ausführungsform des Vereinzelns von individuellen Halbleitergehäusen, die zur Kühlung an der Ober- oder Unterseite konfiguriert sind, und die gleichzeitig hergestellt werden.
    • 7B zeigt eine Querschnittsansicht einer Ausführungsform eines einzelnen Gehäuses, das mit dem in 7A dargestellten Vereinzelungsverfahren hergestellt ist.
    • 8 zeigt eine Querschnittsansicht einer Ausführungsform eines vereinzelten Gehäuses, das zur Kühlung an der Ober- oder Unterseite konfiguriert ist.
    • 9 zeigt eine Querschnittsansicht einer Ausführungsform eines Leiterrahmenblechs, aus dem das in 8 dargestellte Gehäuse hergestellt werden kann.
    • 10 zeigt eine Querschnittsansicht einer anderen Ausführungsform eines Leiterrahmenblechs, aus dem das in 8 dargestellte Gehäuse hergestellt werden kann.
    • Die 11A bis 11 D veranschaulichen jeweilige Querschnittsansichten während der verschiedenen Phasen eines Verfahrens zur Vereinzelung von Halbleitergehäusen, die jeweils zur Kühlung an der Ober- oder Unterseite konfiguriert sind.
    • 12 zeigt eine perspektivische Seitenansicht eines Leiterrahmens des Gehäuses vor der Die-Anbringung gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen stellen ein Halbleitergehäuse dar, das für die Kühlung an der Ober- oder Unterseite konfiguriert ist. Das Halbleitergehäuse hat einen einzelnen primären Wärmeleitpfad und kann entweder an der Ober- oder Unterseite auf einer Platine montiert werden. Die Montagekonfiguration und die Seite des Gehäuses, von der Wärme abgeführt werden soll, sind Auswahlmöglichkeiten, die getroffen werden können, ohne dass ein Neuentwurf des Gehäuses erforderlich ist, wodurch verschiedene Montage- und Wärmeabfuhrkonfigurationen mit demselben Gehäuse möglich sind. Der hier verwendete Begriff „einzelner primärer Wärmeleitungspfad“ bedeutet, dass dieser Pfad mehr als 50% der von dem/den Bauteil(en) innerhalb des Gehäuses erzeugten Wärme abführt.
  • Die 1A bis 1F veranschaulichen jeweilige Querschnittsansichten während der verschiedenen Phasen eines Verfahrens zur Herstellung eines Halbleitergehäuses, das zur Kühlung der Ober- oder Unterseite konfiguriert ist. 2A zeigt eine Ansicht von unten des Halbleitergehäuses nach Abschluss des Herstellungsverfahrens, und 2B zeigt eine entsprechende Draufsicht auf das Gehäuse.
  • 1A zeigt einen Metallblock 100 und Metallleiter 102, 104. Der Metallblock 100 ist für die Befestigung eines oder mehrerer Halbleiterchips am Metallblock 100 konfiguriert. Die Metallleiter 102, 104 sind so konfiguriert, dass sie elektrische Verbindungen zu einem oder mehreren Halbleiterchips herstellen, die am Metallblock 100 befestigt sind. In einer Ausführungsform sind der Metallblock 100 und die Metallleiter 102, 104 Teil eines Leiterrahmens. Gemäß dieser Ausführungsform bildet der Metallblock 100 ein Die-Pad zur Aufnahme eines oder mehrerer Halbleiterchips. Der Leiterrahmen kann z.B. durch Stanzen und/oder Ätzen gebildet werden. In anderen Ausführungsformen sind der Metallblock 100 und die Metallleiter 102, 104 nicht Teil eines Leiterrahmens, sondern können stattdessen diskrete Metallteile sein. In jedem Fall stellt der Metallblock 100 einen einzelnen primären Wärmeleitungspfad des Gehäuses dar.
  • 1B zeigt mindestens einen Halbleiterchip 106, der an dem Metallblock 100 befestigt ist. Der Halbleiterchip 106 hat einen ersten Lastanschluss 108 und einen Steueranschluss 110 an der Vorderseite 112 des Halbleiterchips 106 und einen zweiten Lastanschluss 114 an der Rückseite 116 des Halbleiterchips 106. Der zweite Lastanschluss 114 an der Rückseite 116 des Halbleiterchips 106 ist an dem Metallblock 100 befestigt und elektrisch mit diesem verbunden, der den einzigen primären Wärmeleitungspfad des Gehäuses gemäß einer Ausführungsform bildet. In anderen Konfigurationen wird kein elektrischer Kontakt, sondern nur ein thermischer Kontakt benötigt. In diesem Fall kann eine elektrisch isolierende Chipanbringung verwendet werden.
  • In einer Ausführungsform ist der Halbleiterchip 106 ein Leistungshalbleiterchip wie z.B. ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), IGBT (Bipolartransistor mit isoliertem Gate), HEMT (Transistor mit hoher Elektronenbeweglichkeit) usw. Im Falle eines Leistungs-MOSFET oder HEMT kann der Lastanschluss 114 auf der Rückseite 116 des Halbleiterchips 106 ein Drain-Anschluss und der Lastanschluss 108 auf der Vorderseite 112 des Chips 106 ein Source-Anschluss sein. Im Falle eines IGBTs kann der Lastanschluss 114 auf der Rückseite 116 des Halbleiterchips 106 ein Kollektoranschluss und der Lastanschluss 108 auf der Vorderseite 112 des Chips 106 ein Emitteranschluss sein. In beiden Fällen kann der Steueranschluss 110 ein Gate-Anschluss sein.
  • 1C zeigt einen ersten Metallleiter 102, der elektrisch mit dem ersten Lastanschluss 108 an der Vorderseite 112 des Halbleiterchips 106 verbunden ist. Ein zweiter Metallleiter 200, der in den 1A bis 1F nicht zu sehen ist, ist elektrisch mit dem zweiten Lastanschluss 114 an der Rückseite 116 des Halbleiterchips 106 verbunden. Ein dritter Metallleiter 104 ist elektrisch mit dem Steueranschluss 110 an der Vorderseite 112 des Halbleiterchips 106 verbunden. Freiliegende Teile aller drei Metallleiter 102, 104, 200 sind in den 2A und 2B sichtbar, die nach Abschluss des Herstellungsverfahrens eine Ansicht von unten (2A) und eine entsprechende Draufsicht (2B) des Halbleitergehäuses zeigen.
  • In 1C werden die elektrischen Verbindungen zwischen den Metallleitern 102, 104 und den entsprechenden Anschlüssen 108, 110 an der Vorderseite 112 des Halbleiterchips 106 durch Bonddrahtverbindungen 118 gebildet. Einige oder alle dieser elektrischen Verbindungen können stattdessen durch Metallbänder, Metallclips usw. gebildet werden.
  • 1D zeigt eine alternative Ausführungsform, bei der der erste Metallleiter 102 mit dem ersten Lastanschluss 108 an der Vorderseite 112 des Halbleiterchips 106 anstelle von Bonddrähten durch eine Metallklammer 120 elektrisch mit dem ersten Lastanschluss 108 an der Vorderseite 112 des Halbleiterchips 106 verbunden ist.
  • 1E zeigt den Halbleiterchip 106, den Metallblock 100 und jeden Metallleiter 102, 104, 200 eingebettet in eine Formverbindung 122. Jeder Metallleiter 102, 104, 200 und der Metallblock 100 sind an der Formverbindung 120 an einer ersten Hauptseite 122 des Gehäuses, wie in 2A gezeigt, und an einer zweiten Hauptseite 124 des Gehäuses gegenüber der ersten Hauptseite 122, wie in 2B gezeigt, freigelegt, sodass das Gehäuse zur Oberflächenmontage an jeder Hauptseite 122, 124 des Gehäuses konfiguriert ist. Typische Formmassen und Harze sind unter anderem duroplastische Harze, Gelelastomere, Einkapselungen, Vergussmassen, Verbundwerkstoffe, optische Materialien usw. Die freiliegenden Teile der Metallleiter 102, 104, 200 und des Metallblocks 100 können mit Metall 126 plattiert sein, um benetzbare Kontakte an beiden Hauptseiten 122, 124 des Gehäuses zu schaffen.
  • In einer Ausführungsform hat der erste Metallleiter 102 eine Seitenwand 128, die sich von der ersten Hauptseite 122 des Gehäuses zur zweiten Hauptseite 124 des Gehäuses an einer ersten Randfläche 130 des Gehäuses erstreckt. Der zweite Metallleiter 200 hat in ähnlicher Weise eine Seitenwand 132, die sich von der ersten Hauptseite 122 des Gehäuses zur zweiten Hauptseite 124 des Gehäuses an einer zweiten Randfläche 134 des Gehäuses erstreckt, die sich von der ersten Randfläche 130 unterscheidet. Die Seitenwand 128 des ersten Metallleiters 102 und die Seitenwand 132 des zweiten Metallleiters 200 sind beide zumindest teilweise an der Formverbindung 120 freigelegt. Der dritte Metallleiter 104, der elektrisch mit dem Steueranschluss 110 an der Vorderseite 112 des Halbleiterchips 106 verbunden ist, kann eine ähnliche Konfiguration aufweisen. Das heißt, der dritte Metallleiter 104 kann eine Seitenwand 136 haben, die sich von der ersten Hauptseite 122 des Gehäuses zur zweiten Hauptseite 124 des Gehäuses an der zweiten Randfläche 134 des Gehäuses erstreckt und zumindest teilweise an der Formverbindung 120 freigelegt ist.
  • 1F zeigt eine alternative Ausführungsform, bei der der Teil der Seitenwand 128, 132, 136 jedes Metallleiters 102, 104, 200, der zumindest teilweise an der Formverbindung 120 freigelegt ist, an den Randflächen 130, 134 des Gehäuses mit Metall 126 plattiert ist, wodurch benetzbare Kontakte an zwei oder mehr Randflächen 130, 134 des Gehäuses entstehen.
  • 3 zeigt eine perspektivische Seitenansicht des Metallblocks 100 und der Metallleiter 102, 104, 200 des Gehäuses vor der Chipbefestigung, entsprechend einer Ausführungsform. 4A zeigt die erste Randfläche 130 des fertigen Gehäuses nach dem Formgießen, und 4B zeigt die zweite Randfläche 134 des fertigen Gehäuses nach dem Formgießen.
  • In 3 haben die Metallleiter 102, 104, 200 jeweils eine Basis 300 und einen Arm 302, der von der Basis 300 ausgeht. Zum Beispiel können zumindest einige der Metallleiter 102, 104, 200 L-förmig sein. Getrennt oder in Kombination können der Metallblock 100, der den einzelnen primären Wärmeleitungspfad des Gehäuses bildet, und der zweite Metallleiter 200, der elektrisch mit dem Metallblock 100 verbunden ist, miteinander verschmolzen oder integral geformt werden, um die elektrische Verbindung zwischen dem zweiten Metallleiter 200 und dem zweiten Lastanschluss 114 auf der Rückseite 116 des Halbleiterchips 106 herzustellen.
  • Wie in 4A dargestellt, hat der erste Metallleiter 102 eine Seitenwand 128, die sich von der ersten Hauptseite 122 des Gehäuses zur zweiten Hauptseite 124 des Gehäuses an der ersten Randfläche 130 des Gehäuses erstreckt.
  • Wie in 4B dargestellt, können der zweite Metallleiter 200 und der dritte Metallleiter 104 jeweils eine Seitenwand 132, 136 haben, die sich von der ersten Hauptseite 122 des Gehäuses zur zweiten Hauptseite 124 des Gehäuses an der zweiten Randfläche 134 des Gehäuses erstreckt. Der dritte Metallleiter 104 kann stattdessen an derselben Randfläche 130 wie der erste Metallleiter 102 angeordnet sein.
  • In beiden Fällen können die Seitenwände 128, 132, 136 der Metallleiter 102, 200, 104 zumindest teilweise an der Formverbindung 120 freigelegt sein. In einer Ausführungsform ist die gesamte Seitenwand des ersten Metallleiters 102 an der Formverbindung 120 freigelegt und bildet einen Teil der ersten Randfläche 130 des Gehäuses, und die gesamte Seitenwand 132 des zweiten Metallleiters 200 ist an der Formverbindung 120 freigelegt und bildet einen Teil der zweiten Randfläche 134 des Gehäuses. Der Teil der Seitenwand 128, 132, 136 jedes Metallleiters 102, 200, 104, der zumindest teilweise an der Formverbindung 120 freigelegt ist, kann z.B., wie in 1F gezeigt, plattiert sein, wodurch benetzbare Kontakte an zwei oder mehr Randflächen 130, 134 des Gehäuses entstehen.
  • 5 veranschaulicht eine Ausführungsform einer elektronischen Baugruppe 500, die ein Gehäuse 502 und ein Substrat 504 enthält, auf dem das Gehäuse 502 oberflächenmontiert ist, z.B. über Lötstellen 506. Das Substrat 504 kann z.B. eine Leiterplatte sein, die Leiterbahnen, Pads und andere Merkmale 508 enthalten kann, die aus einer oder mehreren Kupferblechschichten geätzt sind, die auf und/oder zwischen Schichten eines nichtleitenden Substrats 510 laminiert sind.
  • Das Gehäuse 502 ist von der Art, wie es zuvor hier beschrieben wurde. Das heißt, das Gehäuse 502 ist zur Kühlung an der Ober- oder Unterseite konfiguriert und enthält mindestens einen Halbleiterchip 106 mit einem ersten Lastanschluss 108 und einem Steueranschluss 110 an einer Vorderseite des Halbleiterchips 106 und einem zweiten Lastanschluss 114 an einer Rückseite des Halbleiterchips 106. Das Gehäuse 502 enthält auch einen Metallblock 100, der an dem zweiten Lastanschluss 114 des Halbleiterchips 106 befestigt ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses 502 bereitstellt, einen ersten Metallleiter 102, der elektrisch mit dem ersten Lastanschluss 108 des Chips 106 verbunden ist, einen zweiten Metallleiter (Element 200 in den 2A-2B, 3 und 4B), der elektrisch mit dem zweiten Lastanschluss 114 des Chips 106 verbunden ist, einen dritten Metallleiter 104, der elektrisch mit dem Steueranschluss des Chips verbunden ist, und eine Formverbindung 120, in der der Halbleiterchip 106, der Metallblock 100 und die Metallleiter 102, 104 eingebettet sind. Die elektrischen Verbindungen zwischen den Chipanschlüssen 108, 110, 114 und den jeweiligen Metallleitern 102, 104, 200 sind zur besseren Veranschaulichung in 5 nicht dargestellt. Bezüglich der elektrischen Verbindungen zum ersten Lastanschluss 108 und zum Steueranschluss 110 an der Vorderseite des Halbleiterchips 106, können die elektrischen Verbindungen als Bonddrähte, Metallbänder, Metallclips usw. ausgeführt sein, wie zuvor hier beschrieben. Bezüglich der elektrischen Verbindung zwischen dem zweiten Metallleiter 200 und dem zweiten Lastanschluss 114 an der Rückseite des Halbleiterchips 106, kann die elektrische Verbindung als Bonddrähte, Metallbänder, Metallclips usw. ausgeführt sein. Alternativ können der Metallblock 100 und der zweite Metallleiter 200 miteinander verschmolzen oder einstückig ausgebildet sein, um die elektrische Verbindung zwischen der zweiten Metallleiter 200 und dem zweiten Lastanschluss 114 des Halbleiterchips 106 zu bilden, ebenfalls wie zuvor hier erläutert.
  • Jeder Metallleiter 102, 104, 200 und der Metallblock 100 sind an der Formverbindung 120 an einer ersten Hauptseite 122 des Gehäuses 502 freigelegt. Jeder Metallleiter 102, 104, 200 ist an der Formverbindung 120 an einer zweiten Hauptseite 124 des Gehäuses 502, gegenüber der ersten Hauptseite 122, freigelegt, sodass das Gehäuse 502 zur Oberflächenmontage entweder an der ersten oder zweiten Hauptseite 122, 124 des Gehäuses 504 konfiguriert ist.
  • Gemäß der in 5 dargestellten Ausführungsform ist die erste Hauptseite 122 des Gehäuses 502 auf dem Substrat 504 oberflächenmontiert. Dementsprechend ist der zweite Lastanschluss 114 auf der Rückseite des im Gehäuse 502 enthaltenen Halbleiterchips 106 dem Substrat 504 zugewandt, und der einzelne primäre Wärmeleitungspfad des Gehäuses 502, der durch den Metallblock 100 bereitgestellt wird, wird in das Substrat 502 geleitet, wie durch den gestrichelten, nach unten gerichteten Pfeil in 5 angegeben. Das Substrat 504 kann Metallstrukturen 512 wie z.B. Metallsäulen, einen Wärmeblock usw. enthalten, um die Wärmeenergie auf die Seite des Substrats 504 zu leiten, die der Seite, an der das Gehäuse 502 befestigt ist, gegenüberliegt.
  • 6 veranschaulicht eine weitere Ausführungsform einer elektronischen Baugruppe 500, die ein Gehäuse 502 und ein Substrat 504 enthält, auf dem das Gehäuse 502 oberflächenmontiert ist. Die in 6 dargestellte Ausführungsform ähnelt der in 5 dargestellten Ausführungsform. Anders jedoch ist die zweite Hauptseite 124 des Gehäuses 502 anstelle der ersten Hauptseite 122 auf dem Substrat 504 oberflächenmontiert. Gemäß dieser Ausführungsform sind der erste Lastanschluss 108 und der Steueranschluss 110 an der Vorderseite des im Gehäuse 502 enthaltenen Halbleiterchips 106 dem Substrat 504 zugewandt, und der einzelne primäre Wärmeleitungspfad des Gehäuses 502, der durch den Metallblock 100 bereitgestellt wird, wird vom Substrat 504 weggeführt, wie durch den gestrichelten, nach oben gerichteten Pfeil in 6 angezeigt wird. Dementsprechend wird der größte Teil der Wärmeenergie, die von dem im Gehäuse 502 enthaltenen Halbleiterchip 106 erzeugt wird, z.B. bis zu 90% oder mehr, zur Ableitung vom Substrat 504 weggeführt. Obwohl zur besseren Veranschaulichung in 6 nicht dargestellt, kann ein Kühlelement an der ersten Hauptseite 122 des Gehäuses 502 angebracht sein, um die Wärmeableitung zu verbessern.
  • 7A veranschaulicht eine Ausführungsform des Vereinzelns von einzelnen Halbleitergehäusen der hier beschriebenen Art, die gleichzeitig hergestellt werden. Die Halbleiterchips und die entsprechenden elektrischen Verbindungen zu den Halbleiterchips sind in 7A zur besseren Veranschaulichung nicht dargestellt. In 7A werden mehrere Gehäuse 700 gleichzeitig formgegossen. Nach dem Formgießen werden die Gehäuse 700 in einzelne Gehäuse vereinzelt. Die Gehäuse 700 werden durch Sägen, Schneiden, Laserschneiden usw. in den Bereichen vereinzelt, die durch die gestrichelten Ovale in 7A gekennzeichnet sind.
  • 7B zeigt eine Ausführungsform eines einzelnen Gehäuses 702, das mit dem in 7A gezeigten Vereinzelungsverfahren hergestellt wurde. Der Halbleiterchip und die entsprechenden elektrischen Verbindungen zu den Halbleiterchips sind in 7B zur besseren Veranschaulichung nicht dargestellt. Gemäß der in 7B dargestellten Ausführungsform ist die gesamte Seitenwand 128, 132, 136 jedes Metallleiters 102, 200, 104 aufgrund des in 7A verwendeten Einzelschnitt-Vereinzelungsverfahrens vollständig an der Formverbindung 120 freigelegt. Der zweite Metallleiter 200 ist in 7B nicht zu sehen, ist aber in den 2A-2B, 3 und 4B sichtbar. Die vollständig freiliegenden Seitenwände 128, 132, 136 der Metallleiter 102, 200, 104 sind in dieser Ausführungsform nicht mit Metall beschichtet.
  • 8 zeigt eine Ausführungsform eines vereinzelten Gehäuses 800 der hier beschriebenen Art. Der Halbleiterchip und die entsprechenden elektrischen Verbindungen zu den Halbleiterchips sind zur besseren Veranschaulichung in 8 nicht dargestellt. Gemäß der in 8 dargestellten Ausführungsform ist der Teil der Seitenwand 128, 132, 136 jedes Metallleiters 102, 200, 104, der zumindest teilweise an der Formverbindung 120 freigelegt ist, einen Vorsprung 802, sodass die Seitenwand 128, 132, 134 jedes Metallleiters 102, 200, 104 eine erhöhte lokale Dicke (T_inc) in einem Bereich des Vorsprungs 802 aufweist. Der zweite Metallleiter 200 ist in 8 nicht zu sehen, ist jedoch in den 2A-2B, 3 und 4B sichtbar. Die Vorsprünge 802 können mit Metall plattiert sein oder auch nicht.
  • Die 9 und 10 zeigen entsprechende Ausführungsformen eines Leiterrahmenblechs 900, aus dem das in 8 dargestellte Gehäuse 800 hergestellt werden kann.
  • In 9 werden die Vorsprünge 802 durch Schneiden, Sägen, Laserschneiden usw. durch einen Metallbereich 902 gebildet, der zusammengefügte Metallleiter 102, 104 benachbarter Leiterrahmens 904 verbindet. Der verbindende Metallbereich 902, der durch den Vereinzelungsprozess getrennt wird, ist niedriger als die obere Fläche 906 und höher als die untere Fläche 908 der verbundenen Metallleiter 102, 104 positioniert, sodass die durch den Vereinzelungsprozess gebildeten Vorsprünge 802 eine Stufe von der oberen Fläche 906 nach unten und eine Stufe von der unteren Fläche 908 des entsprechenden Metallleiters 102, 200, 104 nach oben aufweisen. Die verbindenden Metallbereiche 902 werden durch Schneiden, Sägen, Laserschneiden usw. in den Bereichen geschnitten, die durch die gestrichelten Ovale in 9 gekennzeichnet sind. Der zweite Metallleiter 200, der in ähnlicher Weise mit einem benachbarten Metallleiter verbunden sein kann, ist in 9 nicht zu sehen, ist jedoch in den 2A-2B, 3 und 4B sichtbar.
  • In 10 werden die Vorsprünge 802 wiederum durch Schneiden, Sägen, Laserschneiden usw. durch einen Metallbereich 902 gebildet, der verbundene Metallleiter 102, 104 benachbarter Leiterrahmens 904 verbindet. Anders als in 9 befindet sich die durch den Vereinzelungsprozess getrennten verbindenden Metallbereiche 902 auf der gleichen Höhe wie die obere Fläche 906 (linke Seite) oder die untere Fläche 908 (rechte Seite) der verbundenen Metallleiter 102, 104 der Leiterrahmens 904, sodass die durch den Vereinzelungsprozess gebildeten Vorsprünge 802 nur eine Stufe oberhalb (linke Seite) von der unteren Fläche 908 oder eine Stufe unterhalb (rechte Seite) von der oberen Fläche 906 des entsprechenden Metallleiters 102, 200, 104 aufweisen. Die verbindenden Metallbereiche 902 werden durch Schneiden, Sägen, Laserschneiden usw. in den Bereichen geschnitten, die durch die gestrichelten Ovale in 10 gekennzeichnet sind. Der zweite Metallleiter 200, der in ähnlicher Weise mit einem benachbarten Metallleiter verbunden sein kann, ist in 10 nicht zu sehen, ist jedoch in den 2A-2B, 3 und 4B sichtbar.
  • Die 11A bis 11 D zeigen eine weitere Ausführungsform des Durchschneidens des Metallbereichs 902, der die verbundenen Metallleiter 102/200/104, 104/200/102 benachbarter Gehäuse nach dem Formverfahren verbindet. Das Durchschneiden kann durch Schneiden, Sägen, Laserschneiden usw. erfolgen.
  • 11A zeigt einen ersten, partiellen Schnitt unter Verwendung einer breiteren Klinge 1100 in dem Metallbereich 902, der die verbundenen Metallleiter 102/200/104, 104/200/102 verbindet.
  • 11B zeigt die Seitenwände und den Boden des ersten Schnitts 1102, der mit Metall 1104 plattiert wurde.
  • Die 11C und 11D zeigen einen zweiten Schnitt 1108 unter Verwendung einer schmaleren Klinge 1106, der in dem Metallbereich 902 ausgeführt wurde, der die verbundenen Metallleiter 102/200/104, 104/200/102 verbindet. Der zweite Schnitt 1108 ist daher schmaler als der erste Schnitt 1102. Die Metallplattierung 1104 verbleibt auf dem Teil der Seitenwände der getrennten Metallleiter 102/200/104, 104/200/102, die durch den ersten Schnitt 1102 gebildet wurden, aber nicht auf dem Teil der Seitenwände der getrennten Metallleiter 102/200/104, 104/200/102, die durch den zweiten Schnitt 1108 gebildet wurden. Der Plattierungsprozess kann stattdessen nach beiden Schnitten 1102, 1108 durchgeführt werden, sodass die gesamten Seitenwände der getrennten Metallleiter 102/200/104, 104/200/102 mit Metall plattiert werden.
  • 11 D zeigt einen Teil von zwei benachbarten, gegossenen Gehäusen 1110, 1112, nachdem sie entlang des Bereichs, in dem die verbundenen Metallleiter 102/200/104 durchschnitten wurden, voneinander getrennt wurden.
  • Die hier beschriebenen Halbleitergehäuse müssen nicht auf zwei oder drei Leiter beschränkt sein, z.B. im Falle eines MOSFET-, IGBT- oder HEMT-Gehäuses. Die zuvor hier beschriebenen Ausführungsformen sind leicht auf komplexere IC-Gehäuse erweiterbar.
  • 12 zeigt zum Beispiel eine Ausführungsform eines Leiterrahmens oder einer ähnlichen Struktur 1200 mit dem Metallblock 100 und den Metallleitern 102, 104, 200, wie zuvor beschrieben, vor der Chipbefestigung. Der Leiterrahmen 1200 enthält auch zusätzliche Leiter 1202 wie E/A (Eingangs-/Ausgangs-)Leiter, Leiter für die Meldung von Telemetriedaten wie Strom- und/oder Temperaturinformationen usw. Bei noch komplexeren IC-Gehäusen können die Leiter auf allen vier Seiten des Gehäuses angeordnet sein, z.B. im Falle eines Prozessors, Speichers, ASIC (anwendungsspezifischer integrierter Schaltkreis), Leistungswandlers oder Spannungsreglers usw. In jedem Fall sind die hier beschriebenen Halbleitergehäuse zur Kühlung an der Ober- oder Unterseite konfiguriert, haben einen einzelnen primären Wärmeleitpfad und können auf einer Platine entweder mit der Ober- oder Unterseite des Gehäuses montiert werden.
  • Obwohl die vorliegende Offenbarung nicht so eingeschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Ein Gehäuse, umfassend: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips gegenüber der ersten Seite; einem Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips angebracht ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt; einem ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einem zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und einer Formverbindung, die den Halbleiterchip, den Metallblock und jeden Metallleiter einbettet, wobei jeder Metallleiter und der Metallblock an der Formverbindung an einer ersten Seite des Gehäuses freiliegen, wobei jeder Metallleiter an der Formverbindung an einer zweiten Seite des Gehäuses gegenüber der ersten Seite freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  • Beispiel 2. Das Gehäuse von Beispiel 1, wobei der Halbleiterchip einen Steueranschluss an der ersten Seite des Halbleiterchips aufweist, wobei das Gehäuse ferner umfasst: einen dritten Metallleiter, der elektrisch mit dem Steueranschluss des Halbleiterchips verbunden ist, wobei der dritte Metallleiter an der ersten Seite und an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  • Beispiel 3. Das Gehäuse der Beispiele 1 oder 2, wobei der erste Metallleiter und der zweite Metallleiter jeweils L-förmig sind.
  • Beispiel 4. Das Gehäuse eines der Beispiele 1 bis 3, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen sich von der Basis erstreckenden Arm aufweisen, wobei die Basis jedes Metallleiters an der Formverbindung an der ersten Seite des Gehäuses freigelegt ist und wobei der Arm jedes Metallleiter an der Formverbindung an der zweiten Seite des Gehäuses freigelegt ist.
  • Beispiel 5. Das Gehäuse eines der Beispiele 1 bis 4, wobei der Metallblock und der zweite Metallleiter miteinander verschmolzen oder einstückig ausgebildet sind, um die elektrische Verbindung zwischen dem zweiten Metallleiter und dem zweiten Lastanschluss des Halbleiterchips zu bilden.
  • Beispiel 6. Das Gehäuse eines der Beispiele 1 bis 5, wobei der erste Metallleiter eine Seitenwand aufweist, die sich von der ersten Seite des Gehäuses zur zweiten Seite des Gehäuses an einer ersten Randfläche des Gehäuses erstreckt, wobei der zweite Metallleiter eine Seitenwand aufweist, die sich von der ersten Seite des Gehäuses zur zweiten Seite des Gehäuses an einer zweiten Randfläche des Gehäuses erstreckt, die sich von der ersten Randfläche unterscheidet, und wobei die Seitenwand des ersten Metallleiters und die Seitenwand des zweiten Metallleiters beide zumindest teilweise an der Formverbindung freigelegt sind.
  • Beispiel 7. Das Gehäuse von Beispiel 6, bei dem der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, plattiert ist, und bei dem der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, plattiert ist.
  • Beispiel 8. Das Gehäuse der Beispiele 6 oder 7, wobei die gesamte Seitenwand des ersten Metallleiters an der Formverbindung freigelegt ist und einen Teil der ersten Randfläche des Gehäuses bildet, und wobei die gesamte Seitenwand des zweiten Metallleiters an der Formverbindung freigelegt ist und einen Teil der zweiten Randfläche des Gehäuses bildet.
  • Beispiel 9. Das Gehäuse eines der Beispiele 6 bis 8, wobei der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung herausragt, ein Vorsprung ist, sodass die Seitenwand des ersten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist, und wobei der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung herausragt, ein Vorsprung ist, sodass die Seitenwand des zweiten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist.
  • Beispiel 10. Verfahren zur Herstellung einer Gehäuse, wobei das Verfahren umfasst: Anbringen eines zweiten Lastanschlusses an einer zweiten Seite eines Halbleiterchips an einem Metallblock, der einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt, wobei der Halbleiterchip einen ersten Lastanschluss an einer ersten Seite des Halbleiterchips, gegenüber der zweiten Seite, aufweist; elektrisches Verbinden eines ersten Metallleiters mit dem ersten Lastanschluss des Halbleiterchips; elektrisches Verbinden eines zweiten Metallleiters mit dem zweiten Lastanschluss des Halbleiterchips; und Einbetten des Halbleiterchips, des Metallblocks und jedes Metallleiters in einer Formverbindung, wobei jeder Metallleiter und der Metallblock an einer ersten Seite des Gehäuses an der Formverbindung freigelegt sind, wobei jeder Metallleiter an einer zweiten Seite des Gehäuses, gegenüber der ersten Seite, an der Formverbindung freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  • Beispiel 11. Das Verfahren von Beispiel 10, wobei der Halbleiterchip einen Steueranschluss an der ersten Seite des Halbleiterchips aufweist, wobei das Verfahren ferner umfasst: elektrisches Verbinden eines dritten Metallleiters mit dem Steueranschluss des Halbleiterchips, wobei der dritte Metallleiter an der ersten Seite und an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  • Beispiel 12. Das Verfahren der Beispiele 10 oder 11, wobei der erste Metallleiter und der zweite Metallleiter jeweils L-förmig sind.
  • Beispiel 13. Das Verfahren eines der Beispiele 10 bis 12, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen Arm aufweisen, der sich von der Basis aus erstreckt, wobei die Basis jedes Metallleiters an der Formverbindung an der ersten Seite des Gehäuses freigelegt ist und wobei der Arm jedes Metallleiters an der Formverbindung an der zweiten Seite des Gehäuses freigelegt ist.
  • Beispiel 14. Das Verfahren eines der Beispiele 10 bis 13, wobei der Metallblock und der zweite Metallleiter miteinander verschmolzen oder einstückig ausgebildet werden, um die elektrische Verbindung zwischen der zweiten Metallleiter und dem zweiten Lastanschluss des Halbleiterchips zu bilden.
  • Beispiel 15. Das Verfahren eines der Beispiele 10 bis 14, wobei der erste Metallleiter eine Seitenwand aufweist, die sich von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses an einer ersten Randfläche des Gehäuses erstreckt, wobei der zweite Metallleiter eine Seitenwand aufweist, die sich von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses an einer zweiten Randfläche des Gehäuses, gegenüber der ersten Randfläche, erstreckt, und wobei die Seitenwand des ersten Metallleiters und die Seitenwand des zweiten Metallleiters beide zumindest teilweise an der Formverbindung freigelegt sind.
  • Beispiel 16. Das Verfahren von Beispiel 15, ferner umfassend: Plattieren des Teils der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist; und Plattieren des Teils der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist.
  • Beispiel 17. Das Verfahren nach Beispiel 15 oder 16, bei dem die gesamte Seitenwand des ersten Metallleiters an der Formverbindung freigelegt wird und einen Teil der ersten Randfläche des Gehäuses bildet, und bei dem die gesamte Seitenwand des zweiten Metallleiters an der Formverbindung freigelegt wird und einen Teil der zweiten Randfläche des Gehäuses bildet.
  • Beispiel 18. Das Verfahren eines der Beispiele 15 bis 17, wobei der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des ersten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist, und wobei der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des zweiten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist.
  • Beispiel 19. Eine elektronische Baugruppe, umfassend: ein Gehäuse mit: einem Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips, gegenüber der ersten Seite; einem Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips angebracht ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt; einem ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einem zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und einer Formverbindung, die den Halbleiterchip, den Metallblock und jeden Metallleiter einbettet, wobei jeder Metallleiter und der Metallblock an der Formverbindung an einer ersten Seite des Gehäuses freiliegen, wobei jeder Metallleiter an der Formverbindung an einer zweiten Seite des Gehäuses, gegenüber der ersten Seite, freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist; und einem Substrat, auf dem das Gehäuse entweder mit der ersten Seite oder mit der zweiten Seite des Gehäuses oberflächenmontiert ist.
  • Beispiel 20. Die elektronische Baugruppe nach Beispiel 19, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen sich von der Basis erstreckenden Arm aufweisen, wobei die Basis jedes Metallleiters an der Formverbindung an der ersten Seite des Gehäuses freigelegt ist und wobei der Arm jedes Metallleiters an der Formverbindung an der zweiten Seite des Gehäuses freigelegt ist.
  • Begriffe wie „erste“, „zweite“ und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen auch nicht einschränkend sein. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hier verwendet, sind die Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „eine“, „ein“ und „der“ sollen sowohl den Plural als auch den Singular einschließen, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben worden sind, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungsformen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier diskutierten spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Gehäuse, umfassend: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips, gegenüber der ersten Seite; einen Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips befestigt ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt; einen ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einen zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und eine Formverbindung, in die der Halbleiterchip, der Metallblock und jeder Metallleiter eingebettet sind, wobei jeder Metallleiter und der Metallblock an einer ersten Seite des Gehäuses an der Formverbindung freigelegt sind, wobei jeder Metallleiter an einer zweiten Seite des Gehäuses gegenüber der ersten Seite an der Formverbindung freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  2. Gehäuse nach Anspruch 1, wobei der Halbleiterchip einen Steueranschluss an der ersten Seite des Halbleiterchips aufweist, wobei das Gehäuse ferner umfasst: einen dritten Metallleiter, der elektrisch mit dem Steueranschluss des Halbleiterchips verbunden ist, wobei der dritte Metallleiter an der ersten Seite und an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  3. Gehäuse nach Anspruch 1 oder 2, wobei der erste Metallleiter und der zweite Metallleiter jeweils L-förmig sind.
  4. Gehäuse nach einem der vorhergehenden Ansprüche, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen Arm aufweisen, der sich von der Basis aus erstreckt, wobei die Basis jedes Metallleiters an der ersten Seite des Gehäuses an der Formverbindung freigelegt ist und wobei der Arm jedes Metallleiters an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  5. Gehäuse nach einem der vorhergehenden Ansprüche, wobei der Metallblock und der zweite Metallleiter miteinander verschmolzen oder einstückig ausgebildet sind, um die elektrische Verbindung zwischen dem zweiten Metallleiter und dem zweiten Lastanschluss des Halbleiterchips zu bilden.
  6. Gehäuse nach einem der vorhergehenden Ansprüche, wobei der erste Metallleiter eine Seitenwand aufweist, die sich an einer ersten Randfläche des Gehäuses von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses erstreckt, wobei der zweite Metallleiter eine Seitenwand aufweist, die sich an einer zweiten Randfläche des Gehäuses, die sich von der ersten Randfläche unterscheidet, von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses erstreckt, und wobei die Seitenwand des ersten Metallleiters und die Seitenwand des zweiten Metallleiters beide zumindest teilweise an der Formverbindung freigelegt sind.
  7. Gehäuse nach Anspruch 6, wobei der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, plattiert ist, und wobei der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, plattiert ist.
  8. Gehäuse nach Anspruch 6, wobei die gesamte Seitenwand des ersten Metallleiters an der Formverbindung freigelegt ist und einen Teil der ersten Randfläche der Gehäuse bildet, und wobei die gesamte Seitenwand des zweiten Metallleiters an der Formverbindung freigelegt ist und einen Teil der zweiten Randfläche der Gehäuse bildet.
  9. Gehäuse nach Anspruch 6 oder 7, wobei der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des ersten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist, und wobei der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des zweiten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist.
  10. Verfahren zur Herstellung eines Gehäuses, wobei das Verfahren umfasst: Anbringen eines zweiten Lastanschlusses an einer zweiten Seite eines Halbleiterchips an einem Metallblock, der einen einzigen primären Wärmeleitungspfad des Gehäuses bereitstellt, wobei der Halbleiterchip einen ersten Lastanschluss an einer ersten Seite des Halbleiterchips, gegenüber der zweiten Seite, aufweist; elektrisches Verbinden eines ersten Metallleiters mit dem ersten Lastanschluss des Halbleiterchips; elektrisches Verbinden eines zweiten Metallleiters mit dem zweiten Lastanschluss des Halbleiterchips; und Einbetten des Halbleiterchips, des Metallblocks und jedes Metallkabels in einer Formverbindung, wobei jeder Metallleiter und der Metallblock an einer ersten Seite des Gehäuses an der Formverbindung freigelegt sind, wobei jeder Metallleiter an einer zweiten Seite des Gehäuses, gegenüber der ersten Seite, an der Formverbindung freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist.
  11. Verfahren nach Anspruch 10, wobei der Halbleiterchip einen Steueranschluss an der ersten Seite des Halbleiterchips aufweist, wobei das Verfahren ferner umfasst: elektrisches Verbinden eines dritten Metallleiters mit dem Steueranschluss des Halbleiterchips, wobei der dritte Metallleiter an der ersten Seite und an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei der erste Metallleiter und der zweite Metallleiter jeweils L-förmig sind.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen sich von der Basis erstreckenden Arm aufweisen, wobei die Basis jedes Metallleiters an der ersten Seite des Gehäuses an der Formverbindung freigelegt ist und wobei der Arm jedes Metallleiter an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei der Metallblock und der zweite Metallleiter miteinander verschmolzen oder einstückig ausgebildet werden, um die elektrische Verbindung zwischen dem zweiten Metallleiter und dem zweiten Lastanschluss des Halbleiterchips zu bilden.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei der erste Metallleiter eine Seitenwand aufweist, die sich an einer ersten Randfläche des Gehäuses von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses erstreckt, wobei der zweite Metallleiter eine Seitenwand aufweist, die sich an einer zweiten Randfläche des Gehäuses, gegenüber der ersten Randfläche, von der ersten Seite des Gehäuses zu der zweiten Seite des Gehäuses erstreckt, und wobei die Seitenwand des ersten Metallleiters und die Seitenwand des zweiten Metallleiters beide zumindest teilweise an der Formverbindung freigelegt sind.
  16. Verfahren nach Anspruch 15, ferner umfassend: Plattieren des Teils der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist; und Plattieren des Teils der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist.
  17. Verfahren nach Anspruch 15, wobei die gesamte Seitenwand des ersten Metallleiters an der Formverbindung freigelegt ist und einen Teil der ersten Randfläche der Gehäuse bildet, und wobei die gesamte Seitenwand des zweiten Metallleiters an der Formverbindung freigelegt ist und einen Teil der zweiten Randfläche der Gehäuse bildet.
  18. Verfahren nach Anspruch 15 oder 16, wobei der Teil der Seitenwand des ersten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des ersten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist, und wobei der Teil der Seitenwand des zweiten Metallleiters, der zumindest teilweise an der Formverbindung freigelegt ist, ein Vorsprung ist, sodass die Seitenwand des zweiten Metallleiters eine erhöhte lokale Dicke in einem Bereich des Vorsprungs aufweist.
  19. Elektronische Baugruppe, umfassend: ein Gehäuse, umfassend: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite des Halbleiterchips und einem zweiten Lastanschluss an einer zweiten Seite des Halbleiterchips, gegenüber der ersten Seite; einen Metallblock, der an dem zweiten Lastanschluss des Halbleiterchips angebracht ist und einen einzelnen primären Wärmeleitungspfad des Gehäuses bereitstellt; einen ersten Metallleiter, der elektrisch mit dem ersten Lastanschluss des Halbleiterchips verbunden ist; einen zweiten Metallleiter, der elektrisch mit dem zweiten Lastanschluss des Halbleiterchips verbunden ist; und eine Formverbindung, in die der Halbleiterchip, der Metallblock und jeder Metallleiter eingebettet sind, wobei jeder Metallleiter und der Metallblock an der Formverbindung an einer ersten Seite des Gehäuses freigelegt sind, wobei jeder Metallleiter an einer zweiten Seite des Gehäuses, gegenüber der ersten Seite, an der Formverbindung freigelegt ist, sodass das Gehäuse zur Oberflächenmontage entweder an der ersten Seite oder an der zweiten Seite des Gehäuses konfiguriert ist; und ein Substrat, auf dem das Gehäuse entweder mit der ersten oder mit der zweiten Seite des Gehäuses oberflächenmontiert ist.
  20. Elektronische Baugruppe nach Anspruch 19, wobei der erste Metallleiter und der zweite Metallleiter jeweils eine Basis und einen sich von der Basis erstreckenden Arm aufweisen, wobei die Basis jedes Metallleiters an der ersten Seite des Gehäuses an der Formverbindung freigelegt ist und wobei der Arm jeder Metallleiter an der zweiten Seite des Gehäuses an der Formverbindung freigelegt ist.
DE102020121943.1A 2019-09-24 2020-08-21 Halbleitergehäuse mit kühlung der ober- oder unterseite Pending DE102020121943A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/580,748 US11145578B2 (en) 2019-09-24 2019-09-24 Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
US16/580,748 2019-09-24

Publications (1)

Publication Number Publication Date
DE102020121943A1 true DE102020121943A1 (de) 2021-03-25

Family

ID=74846569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121943.1A Pending DE102020121943A1 (de) 2019-09-24 2020-08-21 Halbleitergehäuse mit kühlung der ober- oder unterseite

Country Status (3)

Country Link
US (1) US11145578B2 (de)
CN (1) CN112635411A (de)
DE (1) DE102020121943A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022243990A1 (en) * 2021-05-20 2022-11-24 Honeywell Federal Manufacturing & Technologies, Llc Transparent package for use with printed circuit boards

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4386239B2 (ja) 2003-03-12 2009-12-16 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP5089184B2 (ja) * 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
US20090127677A1 (en) 2007-11-21 2009-05-21 Gomez Jocel P Multi-Terminal Package Assembly For Semiconductor Devices
US8680658B2 (en) 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
US9165865B2 (en) 2011-04-07 2015-10-20 Texas Instruments Incorporated Ultra-thin power transistor and synchronous buck converter having customized footprint
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8860071B2 (en) * 2012-06-21 2014-10-14 Infineon Technologies Ag Electro-thermal cooling devices and methods of fabrication thereof
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
JP2015023211A (ja) 2013-07-22 2015-02-02 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
US11145578B2 (en) 2021-10-12
US20210090979A1 (en) 2021-03-25
CN112635411A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102012206596B4 (de) Halbleitervorrichtung
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102009043441B4 (de) Halbleitermodul
DE112012007051B4 (de) Halbleitervorrichtung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112017003669T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102019115513B4 (de) Halbleitervorrichtung
DE102020111652A1 (de) Halbleitergehäuse mit leitfähigem clip mit mehreren ebenen zur kühlung der oberseite
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102020003783A1 (de) Halbleitervorrichtungsanordnungen
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102021209589A1 (de) Halbleitervorrichtung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102015223300B4 (de) Halbleitervorrichtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE102020121943A1 (de) Halbleitergehäuse mit kühlung der ober- oder unterseite

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication