DE102020114496A1 - Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung Download PDF

Info

Publication number
DE102020114496A1
DE102020114496A1 DE102020114496.2A DE102020114496A DE102020114496A1 DE 102020114496 A1 DE102020114496 A1 DE 102020114496A1 DE 102020114496 A DE102020114496 A DE 102020114496A DE 102020114496 A1 DE102020114496 A1 DE 102020114496A1
Authority
DE
Germany
Prior art keywords
conductor element
conductor
semiconductor layer
forming
limiting embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020114496.2A
Other languages
English (en)
Inventor
Bo Yu
Shaoqiang Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102020114496A1 publication Critical patent/DE102020114496A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Vorrichtung kann eine Halbleiter-auf-Isolator (SOI) -Struktur umfassen, die ein Substrat, eine Isolatorschicht über dem Substrat und eine Halbleiterschicht über der Isolatorschicht umfassen kann. Die Halbleiterschicht kann einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfassen, die wenigstens teilweise innerhalb der Halbleiterschicht angeordnet sind. Die Vorrichtung kann ferner eine Gate-Struktur, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element umfassen, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und Verfahren zur Herstellung der Halbleitervorrichtungen.
  • Hintergrund
  • Halbleitervorrichtungen sind in vielen Anwendungen weit verbreitet, z.B. zur Kommunikation oder Verstärkung von Signalen. Schaltvorrichtungen, wie Hochfrequenz (HF) -Schaltvorrichtungen, stellen zum Beispiel eine Art von Halbleitervorrichtung dar, die häufig in modernen Kommunikationssystemen eingesetzt werden. Bis heute bleibt die Entwicklung und Herstellung von Schaltvorrichtungen mit einer ultraweiten Bandbreite und guter Linearität eine Herausforderung. In den letzten Jahren wurde die Silizium-auf-Isolator (SOI) -Technologie für das Design von Schaltvorrichtungen übernommen. Durch die Herstellung der Schaltvorrichtungen mit SOI-Technologie kann das Leistungsvermögen von Schaltvorrichtungen aufgrund der reduzierten parasitären Kapazität und des geringeren Substratverlusts in den SOI-Strukturen verbessert werden. Allerdings leiden Schaltvorrichtungen mit SOI-Strukturen häufig unter Problemen, wie z.B. Stromleckage durch Plasmaaufladung während des Wafer-Herstellungsprozesses. Diese Probleme können zu Nichtlinearität in den Schaltvorrichtungen führen und die Belastbarkeit der Schaltvorrichtungen verringern.
  • Es ist daher wünschenswert, ein verbessertes Bauelement bereitzustellen, das die oben genannten Probleme überwinden kann.
  • Zusammenfassung
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann eine Vorrichtung mit einer Halbleiter-auf-Isolator (SOI) -Struktur bereitgestellt werden, die ein Substrat, eine Isolatorschicht über dem Substrat und eine Halbleiterschicht über der Isolatorschicht umfasst. Die Halbleiterschicht kann einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfassen, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind. Die Vorrichtung kann ferner eine Gate-Struktur umfassen, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann ein Verfahren bereitgestellt werden, umfassend: ein Bereitstellen einer Halbleiter-auf-Isolator (SOI) - Struktur mit einem Substrat, einer Isolatorschicht über dem Substrat und einer Halbleiterschicht über der Isolatorschicht; ein Bilden eines ersten Leitfähigkeitsbereichs und eines zweiten Leitfähigkeitsbereichs zumindest teilweise innerhalb der Halbleiterschicht; ein Bilden einer Gate-Struktur über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich; ein Bilden eines ersten Leiterelements durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur, um das Substrat elektrisch zu kontaktieren; ein Bilden eines zweiten Leiterelements, um die Gate-Struktur elektrisch zu kontaktieren; und ein Bilden eines leitenden Elements zum Verbinden von dem ersten Leiterelement und dem zweiten Leiterelement, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann eine Struktur mit einer Mehrzahl von Vorrichtungen bereitgestellt werden. Eine oder mehrere der Vorrichtungen können eine Halbleiter-auf-Isolator (SOI) -Struktur mit einem Substrat, einer Isolatorschicht über dem Substrat und einer Halbleiterschicht über der Isolatorschicht umfassen. Die Halbleiterschicht kann einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfassen, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind. Eine oder mehrere der Vorrichtungen können ferner eine Gate-Struktur umfassen, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  • Figurenliste
  • In den Zeichnungen beziehen sich die Bezugszeichen in den verschiedenen Ansichten im Allgemeinen auf die gleichen Teile. Auch sind die Zeichnungen nicht unbedingt maßstabsgetreu, vielmehr liegt der Schwerpunkt im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung. Ausführungsformen der Erfindung werden nun lediglich beispielhaft anhand der folgenden Zeichnungen illustriert, in denen:
    • 1 eine Querschnittsansicht einer Vorrichtung gemäß verschiedenen, nicht beschränkenden Ausführungsformen zeigt.
    • 2A bis 2G Querschnittsansichten zeigen, die ein Verfahren zur Herstellung der Vorrichtung von 1 gemäß verschiedenen, nicht beschränkenden Ausführungsformen veranschaulichen;
    • 3 eine Querschnittsansicht einer Vorrichtung gemäß alternativen, nicht beschränkenden Ausführungsformen zeigt;
    • 4 ein schematisches Diagramm eines Doppel-Pol doppelt-umlegenden Schalters (DPDT-Schalters) mit einer Mehrzahl von Vorrichtungen ähnlich der Vorrichtung aus 3 gemäß verschiedenen, nicht beschränkenden Ausführungsformen zeigt;
    • 5 eine vergrößerte Ansicht eines Zweiges des DPDT-Schalters aus 4 zeigt;
    • 6 eine Querschnittsansicht einer Vorrichtung von dem Zweig von 5 zeigt;
    • 7 Strom-Spannungs-Graphen einer Schalterstrukturgemäß dem Stand der Technik und einer Schalterstruktur zeigt, die eine Mehrzahl von Vorrichtungen aus 1 umfasst;
    • 8 Graphen zeigt, die die Ausgangsleistung bei einer Kompression von 1 dB einer dem Stand der Technik entsprechenden Schalterstruktur und einer Schalterstruktur mit einer Mehrzahl der Vorrichtungen aus 1 darstellen; und
    • 9A Graphen zeigt, die die zweiten Harmonischen einer Schalterstruktur nach dem Stand der Technik und einer Schalterstruktur mit einer Mehrzahl der Vorrichtungen aus 1 darstellen, und 9B Graphen zeigt, die die dritten Harmonischen einer Schalterstruktur nach dem Stand der Technik und einer Schalterstruktur mit einer Mehrzahl der Vorrichtungen aus 1 darstellen.
  • Detaillierte Beschreibung
  • Die Ausführungsformen beziehen sich im Allgemeinen auf Vorrichtungen, wie z.B. Halbleitervorrichtungen. Insbesondere beziehen sich einige Ausführungsformen auf Halbleitervorrichtungen, die Transistoren umfassen können. In verschiedenen, nicht beschränkenden Ausführungsformen können die Halbleitervorrichtungen als Schaltvorrichtungen verwendet werden, wie z.B. HF-Schaltvorrichtungen wie HF-Schalttransistoren. Die Schaltvorrichtungen können in verschiedenen Arten von Schalterstrukturen eingesetzt werden, wie z.B. in Doppel-Pol doppelt-umlegenden Schalterstrukturen (DPDT-Strukturen), die wiederum in Kommunikationssystemen verwendet werden können. In verschiedenen, nicht beschränkenden Ausführungsformen können die Halbleitervorrichtungen in Verstärkern eingesetzt werden. Zum Beispiel können die Halbleitervorrichtungen in rauscharmen Verstärkern und/oder Leistungsverstärkern eingesetzt werden, die wiederum in verschiedenen Anwendungen, wie z.B. in Kommunikationssystemen und medizinischen Instrumenten, verwendet werden können.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann ein Bauelement eine Halbleiter-auf-Isolator (SOI) -Struktur umfassen, die ein Substrat, eine Isolatorschicht über dem Substrat und eine Halbleiterschicht über der Isolatorschicht umfasst. Die Halbleiterschicht kann einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfassen, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind. Die Vorrichtung kann ferner eine Gate-Struktur umfassen, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, so dass es die Gate-Struktur elektrisch kontaktiert; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann ein Verfahren umfassen: ein Bereitstellen einer Halbleiter-auf-Isolator (SOI) -Struktur mit einem Substrat, einer Isolatorschicht über dem Substrat und einer Halbleiterschicht über der Isolatorschicht; ein Bilden eines ersten Leitfähigkeitsbereichs und eines zweiten Leitfähigkeitsbereichs zumindest teilweise innerhalb der Halbleiterschicht; ein Bilden einer Gate-Struktur über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich; ein Bilden eines ersten Leiterelements durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur, um das Substrat elektrisch zu kontaktieren; ein Bilden eines zweiten Leiterelements, um die Gate-Struktur elektrisch zu kontaktieren; und ein Bilden eines leitenden Elements, um das erste Leiterelement und das zweite Leiterelement zum elektrischen Koppeln des ersten Leiterelements und des zweiten Leiterelements zu verbinden.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des ersten Leiterelements größer sein als ein Durchmesser des zweiten Leiterelements.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann die Halbleiterschicht der SOI-Struktur ferner einen zumindest teilweise darin angeordneten Isolationsbereich umfassen. Das erste Leiterelement kann durch den Isolationsbereich hindurch angeordnet sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden eines Isolationsbereichs zumindest teilweise innerhalb der Halbleiterschicht der SOI-Struktur umfassen. Das Bilden des ersten Leiterelements kann ein Bilden des ersten Leiterelements durch den Isolationsbereich umfassen.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann sich der Isolationsbereich zumindest teilweise in die Isolatorschicht erstrecken.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung ferner ein drittes Leiterelement umfassen, das so angeordnet ist, dass es den zweiten Leitfähigkeitsbereich elektrisch kontaktiert. Das dritte Leiterelement kann gegenüber dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung ferner ein viertes Leiterelement umfassen, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren. Das vierte Leiterelement kann von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung ferner ein fünftes Leiterelement umfassen, das so angeordnet ist, dass es den ersten Leitfähigkeitsbereich elektrisch kontaktiert. Das fünfte Leiterelement kann gegenüber dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung ein HF-Schalttransistor, ein Einzel-Pol mehrfach umlegend Schalter (z.B. ein Einzel-Pol doppelt umlegender Schalter oder ein Einzel-Pol vierfach umlegender Schalter) oder ein Mehr-Pol mehrfach umlegender Schalter (z.B. ein Doppel-Pol doppelt umlegender Schalter) sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen können das Bilden des ersten Leiterelements eine erste Maske und das Bilden des zweiten Leiterelements eine zweite Maske umfassen. Die erste Maske kann sich von der zweiten Maske unterscheiden.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Bilden des ersten Leiterelements und des zweiten Leiterelements umfassen: ein Bilden einer ersten Öffnung für das erste Leiterelement mit der ersten Maske; und ein Bilden einer zweiten Öffnung für das zweite Leiterelement mit der zweiten Maske, und ein gleichzeitiges Abscheiden eines leitfähigen Materials in der ersten Öffnung und der zweiten Öffnung, um das erste Leiterelement und das zweite Leiterelement entsprechend zu bilden.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner umfassen: ein Bilden einer isolierenden Schicht über der Halbleiterschicht, so dass die Gate-Struktur zumindest teilweise innerhalb der isolierenden Schicht angeordnet ist; ein Bilden der ersten Maske durch Abscheiden eines ersten Maskenmaterials über der isolierenden Schicht; und ein Bilden der zweiten Maske durch Abscheiden eines zweiten Maskenmaterials über der isolierenden Schicht und in der ersten Öffnung.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden eines dritten Leiterelements zur elektrischen Kontaktierung mit dem zweiten Leitfähigkeitsbereich umfassen. Das dritte Leiterelement kann gegenüber dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden eines vierten Leiterelements durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur umfassen, um das Substrat elektrisch zu kontaktieren. Das vierte Leiterelement kann gegenüber dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden eines fünften Leiterelements umfassen, um den ersten Leitfähigkeitsbereich elektrisch zu kontaktieren Das fünfte Leiterelement kann gegenüber dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert sein.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen kann eine Struktur eine Mehrzahl von Vorrichtungen umfassen. Eine oder mehrere der Vorrichtungen können eine Halbleiter-auf-Isolator-(SOI) -Struktur umfassen, die ein Substrat, eine Isolatorschicht über dem Substrat und eine Halbleiterschicht über der Isolatorschicht umfasst. Die Halbleiterschicht kann einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfassen, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind. Eine oder mehrere der Vorrichtungen können ferner eine Gate-Struktur umfassen, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  • Gemäß verschiedenen, nicht beschränkenden Ausführungsformen können das eine oder die mehreren Vorrichtungen der Struktur einen HF-Schalttransistor, einen Einzel-Pol mehrfach umlegenden Schalter (z.B. einen Einzel-Pol doppelt umlegenden Schalter oder einen Einzel-Pol vierfach umlegenden Schalter) oder einen Mehr-Pol mehrfach umlegenden Schalter (z.B. einen Doppel-Pol doppelt umlegenden Schalter) oder Kombinationen davon umfassen.
  • Aspekte der vorliegenden Erfindung sowie bestimmte Merkmale, Vorteile und Einzelheiten davon werden im Folgenden mit Bezug auf die in den beigefügten Zeichnungen dargestellten nicht beschränkenden Beispiele ausführlicher beschrieben. Es erfolgt keine Beschreibung von bekannten Materialien, Herstellungswerkzeugen, Verarbeitungstechniken usw., um die Erfindung nicht mit unnötigen Details zu überladen. Es ist jedoch zu verstehen, dass die ausführliche Beschreibung und die konkreten Beispiele zwar Aspekte der Erfindung angeben, aber nur zur Veranschaulichung und nicht zur Beschränkung dienen. Verschiedene Substitutionen, Modifikationen, Ergänzungen und/oder Anordnungen innerhalb des Wesens und/oder der Reichweite der zugrundeliegenden erfinderischen Konzepte sind dem Fachmann anhand dieser Beschreibung ersichtlich.
  • Eine ungefähre Sprache, wie sie hier in der gesamten Beschreibung und in den Ansprüchen verwendet wird, kann angewandt werden, um jede quantitative Darstellung zu modifizieren, die zulässigerweise variieren könnte, ohne zu einer Änderung der Grundfunktion zu führen, auf die sie sich bezieht. Dementsprechend ist ein Wert, der durch einen oder mehrere Begriffe, wie z.B. „ungefähr“, modifiziert wird, nicht auf den genau angegebenen Wert beschränkt. In einigen Fällen kann die ungefähre Sprache der Präzision eines Instruments zur Messung des Wertes entsprechen.
  • Die hier verwendete Terminologie dient nur der Beschreibung bestimmter Beispiele und ist nicht zur Beschränkung der Erfindung gedacht. Gemäß der Verwendung hierin sollen die Singularformen „ein, eine, einer“ und „der, die, das“ auch die Pluralformen einschließen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor. Es wird ferner davon ausgegangen, dass die Begriffe „umfassen“ (und jede Form von umfassen, wie z.B. „umfasst“ und „umfassend“), „aufweisen“ (und jede Form von aufweisen, wie z.B. „weist auf“ und „aufweisend“), „einschließen“ (und jede Form von einschließen, wie z.B. „schließt ein“ und „einschließend“) und „enthalten“ (und jede Form von enthalten, wie z.B. „enthält“ und „enthaltend“) offene, verknüpfende Verben sind. Ein Verfahren oder eine Vorrichtung, die einen oder mehrere Schritte oder Elemente „umfasst“, „aufweist“, „einschließt“ oder „enthält“, besitzt diesen einen oder diese mehrere Schritte oder dieses eine oder diese mehrere Elemente, ist aber nicht darauf beschränkt, nur diesen einen oder diese mehrere Schritte oder dieses eine oder diese Elemente zu besitzen. Ein Schritt eines Verfahrens oder ein Element einer Vorrichtung, der oder die ein oder mehrere Merkmale „umfasst“, „aufweist“, „einschließt“ oder „enthält“, besitzt dieses eine oder die mehreren Merkmale, ist aber nicht darauf beschränkt, nur dieses eine oder die mehreren Merkmale zu besitzen. Darüber hinaus ist eine Vorrichtung oder eine Struktur, die auf eine bestimmte Weise konfiguriert ist, zumindest auf diese Weise konfiguriert, kann aber auch auf andere Weisen konfiguriert sein, die nicht aufgeführt sind.
  • Gemäß der Verwendung hierin bedeutet der Begriff „verbunden“, wenn er sich auf zwei physikalische Elemente bezieht, eine direkte Verbindung zwischen den beiden physikalischen Elementen. Der Begriff „gekoppelt“ kann jedoch eine direkte Verbindung oder eine Verbindung durch ein oder mehrere Zwischenelemente bedeuten.
  • Gemäß der Verwendung hierin bezeichnen die Begriffe „kann“ und „können“ eine Möglichkeit des Auftretens innerhalb einer Reihe von Umständen; einen Besitz einer bestimmten Eigenschaft, Charakteristik oder Funktion; und/oder qualifizieren ein anderes Verb dadurch, dass sie wenigstens eine Fähigkeit, ein Vermögen oder eine Möglichkeit ausdrücken, die mit dem qualifizierten Verb verbunden ist. Dementsprechend weist die Verwendung von „kann“ und „können“ darauf hin, dass ein modifizierter Begriff für eine angegebene Fähigkeit, Funktion oder Verwendung scheinbar angemessen, fähig oder geeignet ist, wobei zu berücksichtigen ist, dass der modifizierte Begriff unter bestimmten Umständen manchmal nicht angemessen, fähig oder geeignet sein kann. Beispielsweise kann unter bestimmten Umständen ein Ereignis oder eine Fähigkeit erwartet werden, während unter anderen Umständen das Ereignis oder die Fähigkeit nicht eintreten kann - diese Unterscheidung wird durch die Begriffe „kann“ und „können“ erfasst.
  • 1 zeigt eine Querschnittsansicht einer Vorrichtung 100 gemäß verschiedenen, nicht beschränkenden Ausführungsformen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 eine Halbleitervorrichtung mit einem Transistor sein. Zum Beispiel kann die Vorrichtung 100 einen Metalloxid-Halbleiter vom n-Typ (NMOS) oder einen Metalloxid-Halbleiter p-Typ (PMOS) umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 eine Schaltvorrichtung zur Verwendung in einer Schalterstruktur sein. Zum Beispiel kann die Vorrichtung 100 einen Schalttransistor umfassen. Die Vorrichtung 100 kann z.B. eine HF-Schaltvorrichtung wie ein HF-Schalttransistor sein. Die Vorrichtung 100 kann z.B. ein Einzel-Pol mehrfach umlegender Schalter (z.B. ein Einzel-Pol doppelt umlegender Schalter (SPDT-Schalter), ein Einzel-Pol vierfach umlegender (SPDT) - Schalter) oder ein Mehr-Pol mehrfach umlegender Schalter (z.B. ein Doppel-Pol doppelt umlegender (DPDT) -Schalter) sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 zur Herstellung eines rauscharmen Verstärkers verwendet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 zur Herstellung eines Leistungsverstärkers verwendet werden.
  • Gemäß der Darstellung in 1 kann die Vorrichtung 100 in verschiedenen, nicht beschränkenden Ausführungsformen eine Halbleiter-auf-Isolator-Struktur (SOI-Struktur) 104 umfassen. Die SOI-Struktur 104 kann ein Substrat 106, eine Isolatorschicht 108 über dem Substrat 106 und eine Halbleiterschicht 110 über der Isolatorschicht 108 umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Substrat 106 als Griff-Substrat bezeichnet werden.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann die Halbleiterschicht 110 einen ersten Leitfähigkeitsbereich 112 und einen zweiten Leitfähigkeitsbereich 114 umfassen, die zumindest teilweise innerhalb der Halbleiterschicht 110 angeordnet sind. Der erste Leitfähigkeitsbereich 112 kann ein Source-Bereich und der zweite Leitfähigkeitsbereich 114 kann ein Drain-Bereich sein. In alternativen, nicht beschränkenden Ausführungsformen können jedoch der erste Leitfähigkeitsbereich 112 ein Drain-Bereich und der zweite Leitfähigkeitsbereich 114 ein Source-Bereich sein. Eine Silizidschicht 142 kann über den ersten und zweiten Leitfähigkeitsbereichen 112, 114 angeordnet sein.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann die Halbleiterschicht 110 der SOI-Struktur 104 ferner einen ersten Isolationsbereich 134, einen zweiten Isolationsbereich 136, einen dritten Isolationsbereich 138 und einen vierten Isolationsbereich 140 umfassen, die zumindest teilweise darin angeordnet sind. Jeder von dem ersten Isolationsbereich 134, dem zweiten Isolationsbereich 136, dem dritten Isolationsbereich 138 und dem vierten Isolationsbereich 140 kann sich zumindest teilweise in die Isolatorschicht 108 erstrecken. Zum Beispiel kann sich, wie in 1 gezeigt, jeder Isolationsbereich 134, 136, 138, 140 durch die gesamte Halbleiterschicht 110 und einen Teil der Isolatorschicht 108 erstrecken. Darüber hinaus kann sich jeder Isolationsbereich 134, 136, 138, 140 zum Substrat 106 hin verjüngen. In verschiedenen, nicht beschränkenden Ausführungsformen kann der zweite Isolationsbereich 136 zwischen dem ersten Isolationsbereich 134 und dem ersten Leitfähigkeitsbereich 112 angeordnet sein. Zum Beispiel kann, wie in 1 gezeigt, der zweite Isolationsbereich 136 neben dem ersten Leitfähigkeitsbereich 112 und im Kontakt mit dem ersten Leitfähigkeitsbereich 112 angeordnet sein. In alternativen, nicht beschränkenden Ausführungsformen kann der zweite Isolationsbereich 136 jedoch von dem ersten Leitfähigkeitsbereich 112 beabstandet sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann der dritte Isolationsbereich 138 zwischen dem vierten Isolationsbereich 140 und dem zweiten Leitfähigkeitsbereich 114 angeordnet sein. Zum Beispiel kann, wie in 1 gezeigt, der dritte Isolationsbereich 138 neben dem zweiten Leitfähigkeitsbereich 114 angeordnet und von dem zweiten Leitfähigkeitsbereich 114 beabstandet sein. In alternativen, nicht beschränkenden Ausführungsformen kann der dritte Isolationsbereich 138 jedoch mit dem zweiten Leitfähigkeitsbereich 114 in Kontakt stehen.
  • Mit Bezug auf 1 kann die Vorrichtung 100 in verschiedenen, nicht beschränkenden Ausführungsformen eine Gate-Struktur 116 umfassen, die über der Halbleiterschicht 110 und zwischen dem ersten Leitfähigkeitsbereich 112 und dem zweiten Leitfähigkeitsbereich 114 angeordnet ist. Gemäß der Darstellung in 1 kann die Gate-Struktur 116 eine Gateoxidschicht 116a und ein Gate-Element 116b umfassen, die über der Gateoxidschicht 116a angeordnet sind. Die Gateoxidschicht 116a kann über der Halbleiterschicht 110 angeordnet sein. Die Vorrichtung 100 kann ferner einen ersten Abstandshalter 144 und einen zweiten Abstandshalter 146 umfassen, die neben dem Gate-Element 116b angeordnet sind. In verschiedenen, nicht beschränkenden Ausführungsformen kann eine weitere Silizidschicht 148 über dem Gate-Element 116b angeordnet sein.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner ein erstes Leiterelement 118 umfassen, das durch die Halbleiterschicht 110 und die Isolatorschicht 108 der SOI-Struktur 104 hindurch angeordnet ist, um das Substrat 106 elektrisch zu kontaktieren. Mit Bezug auf 1 kann zum Beispiel das erste Leiterelement 118 durch den ersten Isolationsbereich 134, die Isolatorschicht 108 und einen Teil des Substrats 106 angeordnet sein, um das Substrat 106 elektrisch zu kontaktieren. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner ein zweites Leiterelement 120 umfassen, das so angeordnet ist, dass es die Gate-Struktur 116 elektrisch kontaktiert. Zum Beispiel kann das zweite Leiterelement 120 die leitfähige Silizidschicht 148 kontaktieren, um das Gate-Element 116b der Gate-Struktur 116 elektrisch zu kontaktieren. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner ein drittes Leiterelement 122 umfassen, das so angeordnet ist, dass es den zweiten Leitfähigkeitsbereich 114 elektrisch kontaktiert. Gemäß der Darstellung in 1 kann das dritte Leiterelement 122 die leitende Silizidschicht 142 kontaktieren, um den zweiten Leitfähigkeitsbereich 114 elektrisch zu kontaktieren. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner ein viertes Leiterelement 124 umfassen, das durch die Halbleiterschicht 110 und die Isolatorschicht 108 der SOI-Struktur 104 hindurch angeordnet ist, um das Substrat 106 elektrisch zu kontaktieren. Zum Beispiel kann sich das vierte Leiterelement 124 unter Bezug auf 1 durch den vierten Isolationsbereich 140, die Isolatorschicht 108 und einen Teil des Substrats 106 erstrecken, um das Substrat 106 elektrisch zu kontaktieren.
  • In verschiedenen, nicht beschränkenden Ausführungsformen können das zweite Leiterelement 120 und das dritte Leiterelement 122 normale Kontakte sein; wohingegen das erste Leiterelement 118 und das vierte Leiterelement 124 Durchgangskontakte (through-body contacts, TBCs) sein können. In verschiedenen, nicht beschränkenden Ausführungsformen können die Designregeln für TBCs nicht so streng sein wie die Designregeln für normale Kontakte. Beispielsweise sind die Pitch-Anforderungen für TBCs möglicherweise nicht so streng wie die Pitch-Anforderungen für normale Kontakte. Daher können TBCs in verschiedenen, nicht beschränkenden Ausführungsformen größer sein als normale Kontakte. In verschiedenen, nicht beschränkenden Ausführungsformen können Durchmesser des ersten Leiterelements 118 und des vierten Leiterelements 124 ungefähr gleich groß sein und Durchmesser des zweiten Leiterelements 120 und des dritten Leiterelements 122 können ungefähr gleich groß sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des ersten Leiterelements 118 grösser sein als ein Durchmesser des zweiten Leiterelements 120. Der Durchmesser des ersten Leiterelements 118 kann auch grösser sein als ein Durchmesser des dritten Leiterelements 122. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des vierten Leiterelements 124 grösser sein als ein Durchmesser des zweiten Leiterelements 120 und ein Durchmesser des dritten Leiterelements 122. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des ersten Leiterelements 118 im Bereich von etwa 0,28 µm bis etwa 0,4 µm liegen, ein Durchmesser des zweiten Leiterelements 120 kann im Bereich von etwa 0,12 µm bis etwa 0,20 µm liegen, ein Durchmesser des dritten Leiterelements 122 kann im Bereich von etwa 0,12 µm bis etwa 0,20 µm liegen und ein Durchmesser des vierten Leiterelements 124 kann im Bereich von etwa 0,28 µm bis etwa 0,4 µm liegen. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des ersten Leiterelements 118 zu einem Durchmesser des zweiten Leiterelements 120 ein Verhältnis von etwa 1,5 bis etwa 2,5 aufweisen, kann ein Durchmesser des ersten Leiterelements 118 zu einem Durchmesser des dritten Leiterelements 122 ein Verhältnis von etwa 1,5 bis etwa 2,5 aufweisen, kann ein Durchmesser des vierten Leiterelements 124 ein Verhältnis zu einem Durchmesser des zweiten Leiterelementes 120 von etwa 1,5 bis etwa 2,5 aufweisen und ein Durchmesser des vierten Leiterelementes 124 kann zu einem Durchmesser des dritten Leiterelementes 122 ein Verhältnis von etwa 1,5 bis etwa 2,5 aufweisen. Die Durchmesser der Leiterelemente 118, 120, 122, 124 können jedoch in alternativen, nicht beschränkenden Ausführungsformen unterschiedlich sein.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner eine erste isolierende Schicht 150 umfassen, die über der SOI-Struktur 104 angeordnet ist. Zum Beispiel kann, wie in 1 gezeigt, die erste isolierende Schicht 150 über der Halbleiterschicht 110 der SOI-Struktur 104 angeordnet sein. Jedes Leiterelement 118 - 124 kann zumindest teilweise innerhalb der ersten isolierenden Schicht 150 unter Abstand zueinander angeordnet sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 ferner eine zweite isolierende Schicht 160 umfassen, die über der ersten isolierenden Schicht 150 angeordnet ist.
  • Die Vorrichtung 100 kann auch ein erstes leitendes Element 126, ein zweites leitendes Element 128 und ein drittes leitendes Element 130 umfassen, die zumindest teilweise innerhalb der zweiten isolierenden Schicht 160 angeordnet sind. In verschiedenen, nicht beschränkenden Ausführungsformen können die leitenden Elemente 126, 128, 130 voneinander beabstandet sein. Gemäß der Darstellung in 1 kann das erste leitende Element 126 in verschiedenen, nicht beschränkenden Ausführungsformen das erste Leiterelement 118 und das zweite Leiterelement 120 verbinden, um das erste Leiterelement 118 und das zweite Leiterelement 120 elektrisch zu koppeln. Zum Beispiel können das erste Leiterelement 118 und das zweite Leiterelement 120 jeweils mit dem ersten leitenden Element 126 verbunden sein und das erste leitende Element 126 kann sich entlang einer Breite der zweiten isolierenden Schicht 160 erstrecken. In verschiedenen, nicht beschränkenden Ausführungsformen kann das dritte Leiterelement 122 von dem ersten Leiterelement 118 und dem zweiten Leiterelement 120 elektrisch isoliert sein. Zum Beispiel kann, wie in 1 gezeigt, das dritte Leiterelement 122 mit dem zweiten leitenden Element 128 verbunden sein, das zum ersten leitenden Element 126 beabstandet sein kann. Mit anderen Worten kann das dritte Leiterelement 122 von dem ersten und zweiten Leiterelement 118, 120 durch einen Teil der ersten isolierenden Schicht 150 (zwischen den Leiterelementen 118, 120, 122) und einen Teil der zweiten isolierenden Schicht 160 (zwischen den leitenden Elementen 126, 128) elektrisch isoliert sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann das vierte Leiterelement 124 von dem ersten Leiterelement 118 und dem zweiten Leiterelement 120 elektrisch isoliert sein. Zum Beispiel kann, wie in 1 dargestellt, das vierte Leiterelement 124 mit dem dritten leitenden Element 130 verbunden sein, das zum ersten leitenden Element 126 beabstandet sein kann. Mit anderen Worten kann das vierte Leiterelement 124 von dem ersten und zweiten Leiterelement 118, 120 durch einen Teil der ersten isolierenden Schicht 150 (zwischen den Leiterelementen 118, 120, 124) und einen Teil der zweiten isolierenden Schicht 160 (zwischen den leitenden Elementen 126, 130) elektrisch isoliert sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann das vierte Leiterelement 124 vom dritten Leiterelement 122 elektrisch isoliert sein. Zum Beispiel kann, wie in 1 gezeigt, das dritte leitende Element 130 (mit dem das vierte Leiterelement 124 verbunden sein kann) zum zweiten leitenden Element 128 beabstandet sein. So kann das vierte Leiterelement 124 vom dritten Leiterelement 122 über einen Teil der ersten isolierenden Schicht 150 (zwischen den Leiterelementen 122, 124) und einen Teil der zweiten isolierenden Schicht 160 (zwischen den leitenden Elementen 128, 130) elektrisch isoliert sein.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 100 mit der 130-nm-Hochfrequenz-SOI (HFSOI) -Technologie auf einem 300-nm-Substrat hergestellt werden. Die Vorrichtung 100 kann jedoch auch mit anderen Technologien hergestellt werden, die dem Fachmann in alternativen, nicht beschränkenden Ausführungsformen bekannt sind. Die 2A bis 2G zeigen Querschnittsansichten, die ein Verfahren zur Herstellung der Vorrichtung 100 gemäß verschiedenen, nicht beschränkendem Ausführungsformen veranschaulichen.
  • Mit Bezug auf 2A kann ein Verfahren zur Herstellung der Vorrichtung 100 gemäß verschiedenen, nicht beschränkenden Ausführungsformen damit beginnen, die (SOI-) Struktur 104 mit dem Substrat 106, der Isolatorschicht 108 über dem Substrat 106 und der Halbleiterschicht 110 über der Isolatorschicht 108 bereitzustellen. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Substrat 106 einen Silizium-Wafer umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Isolatorschicht 108 eine vergrabene Oxidschicht sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Isolatorschicht 108 Siliziumoxid, Saphir oder Kombinationen davon umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Halbleiterschicht 110 aus einkristallinem Silizium gebildet sein. Es können jedoch auch andere, dem Fachmann bekannte Materialien verwendet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Isolatorschicht 108 dicker sein als die Halbleiterschicht 110 und dünner sein als das Substrat 106. In verschiedenen, nicht beschränkenden Ausführungsformen kann eine Dicke des Substrats 106 zwischen etwa 750 µm und etwa 800 µm betragen, kann eine Dicke der Isolatorschicht 108 zwischen etwa 2000 A und etwa 4000 A betragen und kann eine Dicke der Halbleiterschicht 110 zwischen etwa 500 A und etwa 1600 A betragen.
  • Mit Bezug auf 2A kann das Verfahren in verschiedenen, nicht beschränkenden Ausführungsformen ferner ein Bilden des ersten Leitfähigkeitsbereichs 112 und des zweiten Leitfähigkeitsbereichs 114 zumindest teilweise innerhalb der Halbleiterschicht 110 und ein Bilden der Silizidschicht 142 über jedem der Leitfähigkeitsbereiche 112, 114 umfassen. Jeder der ersten und zweiten Leitfähigkeitsbereiche 112, 114 und die Halbleiterschicht 110 können einen oder mehrere Dotierstoffe umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen können die ersten und zweiten Leitfähigkeitsbereiche 112, 114 ungefähr gleiche Dotierstoffkonzentrationen (d.h. ungefähr gleiche Konzentrationen von Dotierstoffen) aufweisen. Die Dotierstoffkonzentrationen der ersten und zweiten Leitfähigkeitsbereiche 112, 114 können höher sein als die Dotierstoffkonzentration der Halbleiterschicht 110. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Dotierstoffkonzentration des ersten Leitfähigkeitsbereichs 112 im Bereich von etwa 1e12 cm-2 bis etwa 1e16 cm-2 liegen, kann die Dotierstoffkonzentration des zweiten Leitfähigkeitsbereichs 114 im Bereich von etwa 1e12 cm-2 bis etwa 1e16 cm-2 liegen und kann die Dotierstoffkonzentration der Halbleiterschicht 110 im Bereich von etwa 4e10 cm-2 bis etwa 6e10 cm-2 liegen. Die ersten und zweiten Leitfähigkeitsbereiche 112, 114 können einen ersten Leitfähigkeitstyp aufweisen. Zum Beispiel können die ersten und zweiten Leitfähigkeitsbereiche 112, 114 beide eine Leitfähigkeit vom p-Typ aufweisen, mit anderen Worten können sie Dotierstoffe mit einer Leitfähigkeit vom p-Typ (z.B. Dotierstoffe vom p-Typ) umfassen. Alternativ können die ersten und zweiten Leitfähigkeitsbereiche 112, 114 jeweils eine Leitfähigkeit vom n-Typ aufweisen, mit anderen Worten können sie Dotierstoffe mit einer Leitfähigkeit vom n-Typ umfassen (z.B. Dotierstoffe vom n-Typ). In verschiedenen, nicht beschränkenden Ausführungsformen kann die Halbleiterschicht 110 einen zweiten Leitfähigkeitstyp aufweisen, der sich vom ersten Leitfähigkeitstyp unterscheidet. Wenn z.B. die ersten und zweiten Leitfähigkeitsbereiche 112, 114 eine Leitfähigkeit vom p-Typ aufweisen, kann die Halbleiterschicht 110 eine Leitfähigkeit vom n-Typ aufweisen. Wenn die ersten und zweiten Leitfähigkeitsbereiche 112, 114 eine Leitfähigkeit vom n-Typ aufweisen, kann die Halbleiterschicht 110 alternativ eine Leitfähigkeit vom p-Typ aufweisen. In einem Beispiel kann das Implantierungsmaterial für die ersten und zweiten Leitfähigkeitsbereiche 112, 114 und die Halbleiterschicht 110 aus dem gleichen Implantierungsmaterial sein, z.B. kann es in einer nicht beschränkenden Ausführungsform ein epitaktisches Siliziummaterial sein. Das Material vom p-Typ kann ohne Beschränkung epitaktisches Silizium-Germanium sein oder umfassen und/oder das Material vom n-Typ kann ohne Beschränkung dotiertes Siliziummaterial sein oder umfassen, einschließlich Dotierstoffe vom n-Typ. Dotierstoffe vom p-Typ können ohne Beschränkung beispielsweise Bor (B), Aluminium (AI), Indium (In) oder eine Kombination davon umfassen, während Dotierstoffe vom n-Typ Kohlenstoff (C), Phosphor (P), Arsen (As), Antimon (Sb) oder eine Kombination davon umfassen können. Andere Arten von Implantierungsmaterialien und Dotierstoffen, die dem Fachmann bekannt sind, können auch zur Bildung von ersten und zweiten Leitfähigkeitsbereichen 112, 114 und der Halbleiterschicht 110 verwendet werden.
  • Mit Bezug auf 2A kann das Verfahren ferner ein Bilden der Gate-Struktur 116 über der Halbleiterschicht 110 und zwischen dem ersten Leitfähigkeitsbereich 112 und dem zweiten Leitfähigkeitsbereich 114 umfassen. Die ersten und zweiten Leitfähigkeitsbereiche 112, 114 und die Gate-Struktur 116 können mit einer dem Fachmann bekannten Technik gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen können die Leitfähigkeitsbereiche 112, 114 vor einer Bildung der Gate-Struktur 116 gebildet werden. Zum Beispiel können die ersten und zweiten Leitfähigkeitsbereiche 112, 114 in der Halbleiterschicht 110 durch Ionenimplantation mit einer Implantationsmaske (z.B. einer Photolackmaske) mit Lücken angeordnet werden, um Bereiche der Halbleiterschicht 110, die für die Leitfähigkeitsbereiche 112, 114 vorgesehen sind, freizulegen. Die Implantationsmaske kann über der Halbleiterschicht 110 gebildet werden und in die freiliegenden Bereiche der Halbleiterschicht 110 können entweder Dotierstoffe vom p-Typ (wenn die Leitfähigkeitsbereiche 112, 114 eine Leitfähigkeit vom p-Typ aufweisen) oder Dotierstoffe vom n-Typ (wenn die Leitfähigkeitsbereiche 112, 114 eine Leitfähigkeit vom n-Typ aufweisen) eingebracht werden. Die Implantationsmaske kann dann entfernt werden und die Gate-Struktur 116 kann anschließend über der Halbleiterschicht 110 zwischen den Leitfähigkeitsbereichen 112, 114 gebildet werden. In alternativen, nicht beschränkenden Ausführungsformen kann die Gate-Struktur 116 vor Bildung der Leitfähigkeitsbereiche 112, 114 gebildet werden. Zum Beispiel kann die Gate-Struktur 116 zunächst über der Halbleiterschicht 110 gebildet werden und die ersten und zweiten Leitfähigkeitsbereiche 112, 114 können dann durch Ionenimplantation unter Verwendung der Gate-Struktur 116 als Maske gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Gate-Struktur 116 gebildet werden, indem eine Oxidschicht über der Halbleiterschicht 110 und eine Elektrodenschicht über der Oxidschicht abgeschieden wird und die Oxidschicht und die Elektrodenschicht geätzt werden, um die Gate-Oxidschicht 116a und das Gate-Element 116b entsprechend zu bilden. Die Silizidschicht 148 kann dann über dem Gate-Element 116b mit einer dem Fachmann bekannten Technik gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Elektrodenschicht zur Bildung des Gate-Elements 116b Polysilizium oder andere leitende Materialien wie Metalle oder Legierungen, z.B. TiN, TaN, W oder Kombinationen davon, umfassen, aber es können auch andere, dem Fachmann bekannte Materialien verwendet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Oxidschicht zur Bildung der Gate-Oxidschicht 116a Siliziumdioxid oder andere dem Fachmann bekannte Materialien umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen können die Silizidschichten 142, 148 ein oder mehrere Silizide umfassen, wie z.B. ohne Beschränkung Kobaltsilizid (CoSi2), Nickelsilizid (NiSi), Titansilizid (TiSi2), Tantalsilizid (TaSi2), Platinsilizid (PtSi), Palladiumsilizid (Pd2Si), Rhodiumsilizid (RhSi) oder Kombinationen davon. Die Silizidschichten 142, 148 können die gleichen oder verschiedene Arten von Siliziden umfassen.
  • Mit Bezug auf 2A kann das Verfahren auch ein Bilden der ersten und zweiten Abstandhalter 144, 146 neben dem Gate-Element 116b umfassen. Die ersten und zweiten Abstandshalter 144, 146 können durch Abscheiden einer Abstandshalterschicht über der Gate-Struktur 116 und Ätzen der Abstandshalterschicht gebildet werden. Es können jedoch auch andere dem Fachmann bekannte Techniken verwendet werden. In verschiedenen, nicht beschränkenden Ausführungsformen können die ersten und zweiten Abstandshalter 144, 146 ein isolierendes Material umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen können die ersten und zweiten Abstandshalter 144, 146 ein dielektrisches Material, wie z.B. ohne Beschränkung Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Kombinationen davon, oder mehrere Schichten aus isolierenden Materialien umfassen. Es können ebenfalls andere dem Fachmann bekannte Materialien verwendet werden.
  • Mit Bezug auf 2A kann das Verfahren in verschiedenen, nicht beschränkenden Ausführungsformen auch ein Bilden des ersten Isolationsbereichs 134, des zweiten Isolationsbereichs 136, des dritten Isolationsbereichs 138 und des vierten Isolationsbereich 140 zumindest teilweise innerhalb der Halbleiterschicht 110 der SOI-Struktur 104 umfassen. Die Isolationsbereiche 134, 136, 138, 140 können so ausgebildet sein, dass sie sich zumindest teilweise in die Isolatorschicht 108 erstrecken. Die Isolationsbereiche 134, 136, 138, 140 können durch ein Ätzen der SOI-Struktur 104 (z.B. der Halbleiterschicht 110 und der Isolatorschicht 108) zur Bildung von Gräben und ein Abscheiden von Isolationsmaterial in den Gräben gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen können die Isolationsbereiche 134, 136, 138, 140 flache Grabenisolationsbereiche (STIs) umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Isolationsmaterial zur Bildung der Isolationsbereiche 134, 136, 138, 140 ein Lückenfülloxid oder -nitrid oder eine Kombination aus beidem umfassen. Die Isolationsbereiche 134, 136, 138, 140 können jedoch mit anderen dem Fachmann bekannten Techniken gebildet werden und/oder sie können andere Materialien umfassen, die dem Fachmann bekannt sind.
  • Mit Bezug auf 2A kann das Verfahren in verschiedenen, nicht beschränkenden Ausführungsformen ferner ein Bilden der ersten isolierenden Schicht 150 über der Halbleiterschicht 110 umfassen, so dass die Gate-Struktur 116 zumindest teilweise innerhalb der ersten isolierenden Schicht 150 angeordnet sein kann. Die erste isolierende Schicht 150 kann durch ein Abscheiden eines ersten isolierenden Materials über der Halbleiterschicht 110, der Gate-Struktur 116 und den Abstandshaltern 144, 146 unter Verwendung von einer dem Fachmann bekannten Technik gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die erste isolierende Schicht 150 Siliziumoxid, Siliziumdioxid, Siliziumnitrid oder Kombinationen davon umfassen, aber es können auch andere, dem Fachmann bekannte Materialien verwendet werden.
  • Mit Bezug auf 2A - 2G kann das Verfahren ferner ein Bilden des ersten Leiterelements 118 durch die Halbleiterschicht 110 und die Isolatorschicht 108 der SOI-Struktur 104 umfassen, um das Substrat 106 elektrisch zu kontaktieren. Das Verfahren kann ferner ein Bilden des zweiten Leiterelements 120 zur elektrischen Kontaktierung der Gate-Struktur 116 und ein Bilden des dritten Leiterelements 122 zur elektrischen Kontaktierung des zweiten Leitfähigkeitsbereichs 114 umfassen. Das Verfahren kann ferner ein Bilden des vierten Leiterelements 124 durch die Halbleiterschicht 110 und die Isolatorschicht 108 der SOI-Struktur 104 umfassen, um das Substrat 106 elektrisch zu kontaktieren. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Bilden der Leiterelemente 118, 120, 122, 124 die Photolithographie umfassen. Es können jedoch auch andere dem Fachmann bekannte Techniken verwendet werden.
  • Mit Bezug auf 2A kann in verschiedenen, nicht beschränkenden Ausführungsformen, die das erste Leiterelement 118 und das vierte Leiterelement 124 bilden, eine erste Maske 202 verwendet werden. Zum Beispiel kann das Verfahren ein Bilden der ersten Maske 202 über der ersten isolierenden Schicht 150 umfassen. Gemäß der Darstellung in 2A kann die erste Maske 202 in verschiedenen, nicht beschränkenden Ausführungsformen entsprechend eine erste Lücke 202a und eine zweite Lücke 202b oberhalb der Stelle umfassen, an der das erste und das vierte Leiterelement 118, 124 gebildet werden sollen. Dementsprechend können die erste und die zweite Lücke 202a, 202b der ersten Maske 202 die Teile der ersten isolierenden Schicht 150 und der SOI-Struktur 104 dort freilegen, wo das erste und das vierte Leiterelement 118, 124 gebildet werden sollen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die erste Maske 202 durch Abscheiden eines ersten Maskenmaterials über der ersten isolierenden Schicht 150 unter Anwendung von dem Fachmann bekannten Techniken gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die erste Maske 202 eine Photolackmaske sein und das erste Maskenmaterial kann ein dem Fachmann bekanntes lichtempfindliches Material umfassen, aber es können auch andere Arten von dem Fachmann bekannten Masken verwendet werden.
  • Mit Bezug auf 2B kann in verschiedenen, nicht beschränkenden Ausführungsformen das Bilden der ersten und vierten Leiterelemente 118, 124 ferner ein Bilden der ersten Öffnungen 204, 206 mit der ersten Maske 202 umfassen. Zum Beispiel können die ersten Öffnungen 204, 206 durch Ätzen der freiliegenden Abschnitte der ersten isolierenden Schicht 150, der Halbleiterschicht 110, der Isolatorschicht 108 und des Substrats 106 unter den ersten und zweiten Lücken 202a, 202b der ersten Maske 202 gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Bilden des ersten Leiterelements 118 und des vierten Leiterelements 124 ein Bilden des ersten Leiterelements 118 und des vierten Leiterelements 124 entsprechend durch die ersten und vierten Isolationsbereiche 134 und 140 umfassen. Zum Beispiel kann die Öffnung 204 für das erste Leiterelement 118 durch Ätzen der ersten isolierenden Schicht 150, des ersten Isolationsbereichs 134, der Isolatorschicht 108 und des Substrats 106 gebildet werden; wohingegen die Öffnung 206 für das vierte Leiterelement 124 durch Ätzen der ersten isolierenden Schicht 150, des vierten Isolationsbereichs 140, der Isolatorschicht 108 und des Substrats 106 gebildet werden kann. Die ersten Öffnungen 204, 206 für die ersten und vierten Leiterelemente 118, 124 können gleichzeitig in verschiedenen, nicht beschränkenden Ausführungsformen gebildet werden, können aber alternativ nacheinander in alternativen, nicht beschränkenden Ausführungsformen gebildet werden. Das Verfahren kann ferner ein Entfernen der ersten Maske 202 nach dem Bilden der ersten Öffnungen 204, 206 umfassen. Das Entfernen der ersten Maske 202 kann mit einer dem Fachmann bekannten Technik erfolgen, wie z.B. ohne Beschränkung einem Entfernen oder Strippen von Fotolack.
  • Mit Bezug auf 2C kann das Bilden des zweiten Leiterelements 120 und des dritten Leiterelements 122 in verschiedenen, nicht beschränkenden Ausführungsformen eine zweite Maske 208 umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die erste Maske 202 von der zweiten Maske 208 verschieden sein. Zum Beispiel kann, wie in 2C gezeigt, das Verfahren ferner ein Bilden der zweiten Maske 208 über der ersten isolierenden Schicht 150 umfassen, so dass sich wenigstens ein Teil der zweiten Maske 208 in die ersten Öffnungen 204, 206 erstreckt. In verschiedenen, nicht beschränkenden Ausführungsformen kann die zweite Maske 204 eine erste Lücke 208a und eine zweite Lücke 208b jeweils oberhalb der Stelle umfassen, an der das zweite Leiterelement 120 und das dritte Leiterelement 122 gebildet werden sollen. Dementsprechend können die ersten und zweiten Lücken 208a, 208b der zweiten Maske 208 Abschnitte der ersten isolierenden Schicht 150 und der Silizidschichten 142, 148 dort freilegen, wo die zweiten und dritten Leiterelemente 120, 122 gebildet werden sollen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die zweite Maske 208 durch ein Abscheiden eines zweiten Maskenmaterials über der ersten isolierenden Schicht 150 und in der ersten Öffnungen 204, 206 unter Verwendung von dem Fachmann bekannten Techniken gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die zweite Maske 208 eine Photolackmaske sein und das zweite Maskenmaterial kann ein dem Fachmann bekanntes lichtempfindliches Material umfassen, aber es können auch andere Arten von Masken verwendet werden, wie dem Fachmann bekannt ist. Das zweite Maskenmaterial zur Bildung der zweiten Maske 208 kann das gleiche Material wie das erste Maskenmaterial zur Bildung der ersten Maske 202 sein oder es kann ein anderes Material sein.
  • Mit Bezug auf 2D kann das Bilden des zweiten und dritten Leiterelements 120, 122 ein Bilden von zweiten Öffnungen 212, 214 für die zweiten und dritten Leiterelemente 120, 122 mit der zweiten Maske 208 umfassen. Zum Beispiel können die zweiten Öffnungen 212, 214 durch Ätzen der freiliegenden Abschnitte der ersten isolierenden Schicht 150 und der Silizidschichten 142, 148 unter den Lücken 208a, 208b der zweiten Maske 208 gebildet werden. Zum Beispiel kann die Öffnung 212 für das zweite Leiterelement 120 durch Ätzen der ersten isolierenden Schicht 150 und der Silizidschicht 148 über dem Gate-Element 116b und unter der ersten Lücke 208a der zweiten Maske 208 gebildet werden und die Öffnung 214 für das dritte Leiterelement 122 kann durch Ätzen der ersten isolierenden Schicht 150 und der Silizidschicht 142 unter der zweiten Lücke 208b der zweiten Maske 208 gebildet werden. Die zweiten Öffnungen 212, 214 können in verschiedenen, nicht beschränkenden Ausführungsformen gleichzeitig gebildet werden. Die zweiten Öffnungen 212, 214 können jedoch alternativ nacheinander in alternativen, nicht beschränkenden Ausführungsformen gebildet werden. Mit Bezug auf 2D kann das Verfahren in verschiedenen, nicht beschränkenden Ausführungsformen weiterhin ein Entfernen der zweiten Maske 208 nach dem Bilden der zweiten Öffnungen 212, 214 umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Entfernen der zweiten Maske 208 durch jede dem Fachmann bekannte Technik erfolgen, wie z.B. ohne Beschränkung ein Entfernen von Fotolack. Das Entfernen der zweiten Maske 208 kann die ersten Öffnungen 204, 206 freilegen.
  • Mit Bezug auf 2E kann das Verfahren ferner ein Abscheiden von leitendem Material 218 in den ersten Öffnungen 204, 206 und den zweiten Öffnungen 212, 214 umfassen, um entsprechend das erste Leiterelement 118, das vierte Leiterelement 124, das zweite Leiterelement 120 und das dritte Leiterelement 122 zu bilden. Mit anderen Worten können die Leiterelemente 118 - 124 in einer nicht beschränkenden Ausführungsform gleichzeitig gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Abscheiden des leitenden Materials 218 gemäß der Darstellung in 2E weiterhin eine obere leitende Schicht 220 über den Leiterelementen 118, 124, 120, 122 bilden.
  • In verschiedenen alternativen, nicht beschränkenden Ausführungsformen werden die Leiterelemente 118, 124, 120, 122 nicht unbedingt gleichzeitig gebildet. In einem nicht beschränkenden Beispiel kann ein leitendes Material nach Entfernung der ersten Maske 202 in den ersten Öffnungen 204, 206 abgeschieden werden, um das erste und vierte Leiterelement 118, 124 zu bilden, bevor die zweite Maske 208 über der ersten isolierenden Schicht 150 gebildet wird. In diesem nicht beschränkenden Beispiel erstreckt sich die zweite Maske 208 nicht unbedingt in die ersten Öffnungen 204, 206. In diesem nicht beschränkenden Beispiel kann ein leitendes Material nach Bildung der zweiten Öffnungen 212, 214 und Entfernung der zweiten Maske 208 in den zweiten Öffnungen 212, 214 abgeschieden werden, um die zweiten und dritten Leiterelemente 120, 122 zu bilden.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann das leitende Material unter Verwendung von Techniken, wie z.B. ohne Beschränkung eine lineare Abscheidung mittels einer chemischen Gasphasenabscheidung von Wolfram (WCVD), abgeschieden werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das leitende Material zur Bildung der Leiterelemente 118, 120, 122, 124 Aluminium, Kupfer, Wolfram, Legierungen davon oder Kombinationen davon umfassen. Es können jedoch auch andere dem Fachmann bekannte Materialien verwendet werden.
  • In verschiedenen, nicht beschränkenden Ausführungsformen, wie in 2E gezeigt, kann jedes der ersten und vierten Leiterelemente 118, 124 mit einem einzigen Abscheidungsprozess gebildet werden. Mit anderen Worten darf das leitende Material in den ersten Öffnungen 204, 206 nur einmal abgeschieden werden. In alternativen, nicht beschränkenden Ausführungsformen kann jedes Leiterelement 118, 124 jedoch mit mehr als einem Abscheidungsprozess hergestellt werden. Zum Beispiel kann zuerst ein unterer Teil der Öffnungen 204, 206 gebildet und mit leitfähigem Material gefüllt werden, wonach dann ein oberer Teil der Öffnungen 204, 206 gebildet und mit leitendem Material gefüllt werden kann.
  • Mit Bezug auf 2F kann das Verfahren ferner ein Entfernen der oberen leitenden Schicht 220 durch beispielsweise ein Glätten einer oberen Oberfläche der ersten isolierenden Schicht 150 umfassen. Die obere leitende Schicht 220 kann zum Beispiel durch Techniken, wie z.B. ohne Beschränkung ein chemisch-mechanisches Polieren von Wolfram (WCMP) entfernt werden.
  • Mit Bezug auf 2G kann das Verfahren ferner ein Bilden des ersten leitenden Elements 126 zum Verbinden des ersten Leiterelements 118 und des zweiten Leiterelements 120 zur elektrischen Kopplung des ersten Leiterelements 118 und des zweiten Leiterelements 120 umfassen. Das Verfahren kann ferner ein Bilden des zweiten leitenden Elements 128 zur Verbindung mit dem dritten Leiterelement 122 und ein Bilden des dritten leitenden Elements 130 zur Verbindung mit dem vierten Leiterelement 124 umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen können das erste, zweite und dritte leitende Element 126, 128, 130 gleichzeitig gebildet werden. Das Verfahren kann zum Beispiel ein Bilden der zweiten isolierenden Schicht 160 durch Abscheiden eines zweiten isolierenden Materials über der ersten isolierenden Schicht 150 umfassen. Das zweite isolierende Material kann dann geätzt werden, um Öffnungen an den Stellen zu bilden, an denen die leitenden Elemente 126, 128, 130 gebildet werden sollen, und es kann dann in diese Öffnungen ein leitendes Material abgeschieden werden. Die Abscheidung des zweiten isolierenden Materials, das Ätzen des zweiten isolierenden Materials und das Abscheiden des leitenden Materials kann mit einer dem Fachmann bekannten Technik durchgeführt werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das zweite isolierende Material mit dem ersten isolierenden Material der ersten isolierenden Schicht 150 identisch sein. In alternativen, nicht beschränkenden Ausführungsformen kann sich das zweite isolierende Material jedoch vom ersten isolierenden Material unterscheiden. Das zweite isolierende Material zur Bildung der zweiten isolierenden Schicht 160 kann Siliziumoxid, Siliziumdioxid, Siliziumnitrid oder Kombinationen davon umfassen, aber es können auch andere dem Fachmann bekannte Materialien verwendet werden. Das leitende Material zur Bildung der leitenden Elemente 126, 128, 130 und das leitende Material zur Bildung der leitenden Elemente 118, 120, 122, 124 können in einigen nicht beschränkenden Ausführungsformen gleich sein oder sich in anderen alternativen, nicht beschränkenden Ausführungsformen unterscheiden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das leitende Material zur Bildung der leitenden Elemente 126, 128, 130 Aluminium, Kupfer, Wolfram, Verbindungen davon oder Kombinationen davon umfassen.
  • 3 zeigt eine Querschnittsansicht einer Vorrichtung 300 entsprechend alternativen, nicht beschränkenden Ausführungsformen. Die Vorrichtung 300 ist der Vorrichtung 100 ähnlich und daher sind die gemeinsamen Merkmale mit den gleichen Bezugszeichen gekennzeichnet und brauchen nicht diskutiert zu werden. Es ist zu beachten, dass bei der Vorrichtung 300 die ersten und zweiten Leiterelemente 118, 120 auch mit einem gemeinsamen leitenden Element 126 (ähnlich der Vorrichtung 100) verbunden sein können, aber der Teil des leitenden Elements 126, der diese Leiterelemente 118, 120 verbindet, ist der Einfachheit halber in 3 nicht dargestellt. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Vorrichtung 300 im Vergleich zur Vorrichtung 100 ferner ein fünftes Leiterelement 302 umfassen, das so angeordnet ist, dass es den ersten Leitfähigkeitsbereich 112 elektrisch kontaktiert. Das fünfte Leiterelement 302 kann zum dritten Leiterelement 122 ähnlich sein. Zum Beispiel kann das fünfte Leiterelement 302 in ähnlicher Weise zumindest teilweise innerhalb der ersten isolierenden Schicht 150 mit Abstand zu den anderen Leiterelementen 118, 120, 122, 124 angeordnet sein. In verschiedenen, nicht beschränkenden Ausführungsformen kann das fünfte Leiterelement 302 die leitende Silizidschicht 142 kontaktieren, um den ersten Leitfähigkeitsbereich 112 elektrisch zu kontaktieren. Ähnlich zu dem dritten Leiterelement 122 kann auch das fünfte Leiterelement 302 von dem ersten Leiterelement 118 und dem zweiten Leiterelement 120 elektrisch isoliert sein. Zum Beispiel kann die Vorrichtung 100 weiterhin ein viertes leitendes Element 304 umfassen, das zumindest teilweise innerhalb der zweiten isolierenden Schicht 160 angeordnet ist, wobei das vierte leitende Element 304 zum ersten leitenden Element 126, zweiten leitenden Element 128 und dritten leitenden Element 130 beabstandet sein kann. Das fünfte leitende Element 302 kann mit dem vierten leitenden Element 304 verbunden sein, so dass das fünfte leitende Element 302 von den übrigen leitenden Elementen 118, 120, 122, 124 über einen Teil der ersten isolierenden Schicht 150 (zwischen dem fünften leitenden Element 302 und jedem der Leiterelemente 118, 120, 122, 124) und einen Teil der zweiten isolierenden Schicht 160 (zwischen dem vierten leitenden Element 304 und jedem der leitenden Elemente 126, 128, 130) elektrisch isoliert sein kann. Ferner kanndas fünfte Leiterelement 302 ähnlich wie das dritte Leiterelement 122 ein normaler Kontakt mit einem Durchmesser sein, der im Wesentlichen gleich dem der zweiten und dritten Leiterelemente 120, 122 ist und kleiner ist als der des ersten und vierten Leiterelements 118, 124 in verschiedenen, nicht beschränkenden Ausführungsformen. In verschiedenen, nicht beschränkenden Ausführungsformen kann der Durchmesser des fünften Leiterelements 302 im Bereich von etwa 0,12 µm bis etwa 0,20 µm liegen. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des ersten Leiterelements 118 ein Verhältnis zu einem Durchmesser des fünften Leiterelements 302 von etwa 1,5 bis etwa 2,5 aufweisen. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Durchmesser des vierten Leiterelements 124 ein Verhältnis zu einem Durchmesser des fünften Leiterelements 302 von etwa 1,5 bis etwa 2,5 aufweisen.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren zur Bildung der Vorrichtung 100 ferner ein Bilden des fünften Leiterelements 302 umfassen, um den ersten Leitfähigkeitsbereich 112 elektrisch zu kontaktieren. Die Bildung des fünften Leiterelements 302 kann die zweite Maske 208 umfassen. Zum Beispiel kann die zweite Maske 208 ferner eine dritte Lücke oberhalb der Stelle umfassen, an der das fünfte Leiterelement 302 gebildet werden soll. Die dritte Lücke kann Abschnitte der ersten isolierenden Schicht 150 und der Silizidschicht 142 freilegen, wo das fünfte Leiterelement 302 gebildet werden soll. Eine Öffnung kann für das fünfte Leiterelement 302 mit der zweiten Maske 208 z.B. durch Ätzen der ersten isolierenden Schicht 150 und der Silizidschicht 142 unter der dritten Lücke der zweiten Maske 208 gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Öffnung für das fünfte Leiterelement 302 gleichzeitig mit den zweiten Öffnungen 212, 214 für das zweite und dritte Leiterelement 120, 122 gebildet werden. In alternativen, nicht beschränkenden Ausführungsformen können die Öffnung für das fünfte Leiterelement 302 und die zweiten Öffnungen 212, 214 jedoch nacheinander gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann ein Abscheiden des leitenden Materials 218 ferner ein Abscheiden des leitenden Materials 218 in der Öffnung für das fünfte Leiterelement 302 umfassen. Mit anderen Worten kann das fünfte Leiterelement 302 gleichzeitig mit dem zweiten und dritten Leiterelement 120, 122 gebildet werden. In verschiedenen, nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden des vierten leitenden Elements 304 zur Verbindung mit dem fünften Leiterelement 302 in ähnlicher Weise umfassen wie die Bildung der zweiten und dritten leitenden Elemente 128, 130, wie oben beschrieben ist.
  • In verschiedenen, nicht beschränkenden Ausführungsformen kann eine Struktur eine Mehrzahl der Vorrichtungen 100 und/oder der Vorrichtungen 300 umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Struktur eine Schalterstruktur sein, wie z.B. ohne Beschränkung eine HF-Schalterstruktur. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Struktur eine Reihen-Shunt-Reihen-Topologie aufweisen. Zum Beispiel kann die Struktur eine Mehrzahl von Zweige der Reihen-Shunt-Reihen umfassen, wobei jeder Zweig eine Mehrzahl der Vorrichtungen 100 und/oder der Vorrichtungen 300 umfassen kann. Die Struktur kann z.B. einen Doppel-Pol doppelt umlegenden Schalter (DPDT-Schalter) umfassen, der durch vier Zweige von Reihen-Shunt-Reihen gebildet ist, wobei jeder Zweig eine Mehrzahl der Vorrichtungen 100 und/oder der Vorrichtungen 300 umfassen kann. In alternativen, nicht beschränkenden Ausführungsformen kann die Struktur jedoch eine Topologie aufweisen, die sich von der Topologie der seriellen Shunt-Reihen unterscheidet. Ferner kann die Struktur in alternativen, nicht beschränkenden Ausführungsformen eine andere Anzahl von Pole und Umlegungen aufweisen und durch eine andere Anzahl und/oder Art von Zweigen gebildet werden. Beispielsweise kann die Struktur anstelle eines DPDT-Schalters einen Einzel-Pol doppelt umlegenden Schalter (SPDT-Schalter) oder einen Einzel-Pol vierfach umlegenden Schalter (SP4T-Schalter) umfassen. In verschiedenen, nicht beschränkenden Ausführungsformen kann die Struktur eine Mehrzahl von Schaltern umfassen, die Einzel-Pol mehrfach umlegende Schalter (z.B. SPDT-Schalter, SP4T-Schalter), Mehr-Pol mehrfach umlegende Schalter (z.B. DPDT-Schalter) oder Kombinationen davon umfassen können. Die Struktur kann zum Beispiel ein Verstärker (z.B. ein rauscharmer Verstärker oder ein Leistungsverstärker), ein Kommunikationssystem oder ein medizinisches Instrument sein.
  • 4 zeigt eine schematische Darstellung eines DPDT-Schalters 400 gemäß verschiedenen, nicht beschränkenden Ausführungsformen. Gemäß der Darstellung in 4 kann der DPDT-Schalter400 zwei Eingangsports P1, P3 und zwei Ausgangsports P2, P4 umfassen und elektrisch mit den Spannungen Vc1, Vc2 und mit Masse G gekoppelt sein. Der DPDT-Schalter 400 kann ferner vier On-Chip-Abgleichinduktivitäten L1 - L4 umfassen, wobei jede der Abgleichinduktivitäten L1 - L4 elektrisch mit einem der Ports P1 - P4 gekoppelt sein kann. Darüber hinaus kann der DPDT-Schalter 400 vier in Reihe geschaltete Shunt-Reihen umfassen, die mit den Abgleichinduktivitäten L1 - L4 elektrisch gekoppelt sind. Jeder Zweig kann eine Mehrzahl von Vorrichtungen M1 - M12 umfassen. Zum Beispiel kann der Zweig 402 ein erstes Reihensegment mit der Vorrichtung M4, ein zweites Reihensegment mit der Vorrichtung M6 und ein Shunt-Segment mit der Vorrichtung M5 umfassen. Jede Vorrichtung M1 - M12 kann zu der Vorrichtung 300 ähnlich sein.
  • 5 zeigt eine vergrößerte Ansicht des Zweiges 402 des DPDT-Schalters 400 gemäß verschiedenen, nicht beschränkenden Ausführungsformen. Wie bereits erwähnt, kann jede Vorrichtung M4, M5, M6 des Zweiges 402 zu der Vorrichtung 300 ähnlich sein, so dass die gemeinsamen Merkmale mit den gleichen Bezugszeichen gekennzeichnet sind und nicht diskutiert werden müssen. 6 zeigt eine Querschnittsansicht des Shunt-Segments, das die Vorrichtung M5 entlang der Linie A-A' umfasst.
  • Mit Bezug auf 5 und 6 kann die Gate-Struktur 116 jedes Bausteins M4, M5, M6 in verschiedenen, nicht beschränkenden Ausführungsformen einen Basisabschnitt 510 und eine Mehrzahl von Gatefingern 508 umfassen, die sich vom Basisabschnitt 510 aus erstrecken und parallel zueinander über der SOI-Struktur 104 angeordnet sind. Wie in 6 dargestellt, kann jeder Gate-Finger 508 eine Gate-Oxidschicht 508a und ein Gate-Element 508b ähnlich der Gate-Oxidschicht 116a und dem Gate-Element 116b der Gate-Struktur 116 der Vorrichtung 100/300 umfassen. Die Gate-Finger 508 der Reihensegmente, die die Vorrichtungen M4, M6 umfassen, können im Wesentlichen senkrecht zu den Gate-Fingern 508 des Shunt-Segments sein, das die Vorrichtung M5 umfasst. In verschiedenen, nicht beschränkenden Ausführungsformen können für jedes Segment mit den Vorrichtungen M4, M5, M6 eine Mehrzahl von ersten Leitfähigkeitsbereichen 112 (nicht in 5 dargestellt) zumindest teilweise innerhalb der Halbleiterschicht 110 der SOI-Struktur 104 entlang einer Seite jedes Gate-Fingers 508 und eine Mehrzahl von zweiten Leitfähigkeitsbereichen 114 (nicht in 5 dargestellt) zumindest teilweise innerhalb der Halbleiterschicht 110 der SOI-Struktur 104 entlang der anderen Seite des Gate-Fingers 508 angeordnet sein. Eine Mehrzahl von fünften Leiterelementen 302 kann entlang einer Seite jedes Gate-Fingers 508 angeordnet sein, um die jeweiligen ersten Leitfähigkeitsbereiche 112 elektrisch zu kontaktieren, und eine Mehrzahl von dritten Leiterelementen 122 kann entlang der anderen Seite des Gate-Fingers 508 angeordnet sein, um die jeweiligen zweiten Leitfähigkeitsbereiche 114 elektrisch zu kontaktieren. Gemäß der Darstellung in 4 kann der Zweig 402 ferner eine Mehrzahl von ersten Leiterelementen 118 und vierten Leiterelementen 124 umfassen, die mit der SOI-Struktur 104 verbunden sind.
  • Mit Bezug auf 5 und 6 kann der Zweig 402 auch eine Mehrzahl von dritten Leitfähigkeitsbereichen 602, die zumindest teilweise innerhalb der Halbleiterschicht 110 der SOI-Struktur 104 angeordnet sind, und eine Mehrzahl von sechsten Leiterelementen 512 umfassen, die so angeordnet sind, dass sie die jeweiligen dritten Leitfähigkeitsbereiche 602 elektrisch kontaktieren. In verschiedenen, nicht beschränkenden Ausführungsformen können die dritten Leitfähigkeitsbereiche 602 als Körperkontakte der SOI-Struktur 104 dienen, um die SOI-Struktur 104 mit einer externen Spannung zu verbinden. Über jedem dritten Leitfähigkeitsbereich 602 kann eine Silizidschicht 142 angeordnet sein. Jeder dritte Leitfähigkeitsbereich 602 kann einen oder mehrere Dotierstoffe vom p-Typ oder einen oder mehrere Dotierstoffe vom n-Typ umfassen. Das sechste Leiterelement 512 kann mit dem ersten Leiterelement 126 verbunden sein. Mit anderen Worten können die sechsten Leiterelemente 512 mit den ersten und zweiten Leiterelementen 118, 120 elektrisch gekoppelt sein (in 6 ist der Teil des leitenden Elements 126, der die ersten und zweiten Leiterelemente 118, 120 verbindet, der Einfachheit halber wieder nicht dargestellt). Ein fünfter Isolationsbereich 604 kann zwischen der Gate-Oxidschicht 508a und der dritten Leitfähigkeitsbereich 602 angeordnet sein.
  • In verschiedenen, nicht beschränkenden Ausführungsformen können das erste leitende Element 126 und das dritte leitende Element 130 der Vorrichtung 100 mit Masse verbunden sein, um die Ladungsträger im Substrat 106 zu entladen. Weiterhin können das erste Leiterelement 118, das zweite Leiterelement 120 und das erste leitende Element 126 der Vorrichtung 100 einen leitenden Pfad zwischen dem Substrat 106 und der Gate-Struktur 116 bilden, um die Ladungsträger im Substrat 106 zu entladen. Somit kann eine Struktur, die zu der Vorrichtung 100, der Vorrichtung 300 oder den Vorrichtungen 100, 300 ähnliche Vorrichtungen umfasst, wie die mit Bezug auf 4 - 6 beschriebene Struktur, über einen weiten Frequenzbereich verbesserte Linearitäts- und Leistungsbehandlungsfähigkeiten aufweisen.
  • Die 7, 8 und 9A - 9B zeigen Darstellungen, die beispielhafte Merkmale einer Schalterstruktur gemäß dem Stand der Technik und einer Schalterstruktur mit den Vorrichtungen 100 darstellen. Die Schalterstruktur gemäß dem Stand der Technik ist zu der Schalterstruktur mit den Vorrichtungen 100 ähnlich, mit der Ausnahme, dass die Schalterstruktur gemäß dem Stand der Technik die ersten und vierten Leiterelemente 118, 124 nicht umfasst. Außerdem können die Längen sowohl der Schalterstruktur gemäß dem Stand der Technik als auch der Schalterstruktur mit den Vorrichtungen 100 etwa 0,2 µm betragen. Insbesondere zeigt 7 den Strom-Spannungs-Graphen (Id-Vg) 702, 704 der Schalterstruktur gemäß dem Stand der Technik und der Schalterstruktur mit den Vorrichtungen 100. Wie in 6 mit dem ersten und vierten Leiterelement 118, 124 gezeigt, kann der Leckstrom der Schalterstruktur einschließlich der Vorrichtungen 100 niedriger sein als der Leckstrom der Schalterstruktur gemäß dem Stand der Technik. 8 zeigt die Graphen 802 und 804, die die P1dB (Ausgangsleistung bei 1dB Kompression oder anders gesagt, 1dB Kompressionspunkt) bei verschiedenen Frequenzen der Schalterstruktur gemäß dem Stand der Technik bzw. der Schalterstruktur mit den Vorrichtungen 100 darstellen. Wie in 8 dargestellt, kann der P1dB-Wert der Schalterstruktur einschließlich der Vorrichtungen 100 über einen weiten Frequenzbereich von 1 GHz bis 15 GHz etwa 2dB höher sein als der P1dB-Wert der Schalterstruktur gemäß dem Stand der Technik. 9A zeigt die Graphen 902 und 904, die die zweite Harmonische der Schalterstruktur gemäß dem Stand der Technik bzw. die Schalterstruktur einschließlich der Vorrichtungen 100 bei verschiedenen Eingangsleistungspegeln darstellen. 9B zeigt die Graphen 906 und 908, die die dritte Harmonische der Schaltstruktur gemäß dem Stand der Technik bzw. die Schalterstruktur einschließlich der Vorrichtungen 100 bei verschiedenen Eingangsleistungspegeln darstellen. Wie aus den 9A und 9B hervorgeht, ist die harmonische Verzerrung in der Schalterstruktur einschließlich der Vorrichtungen 100 im Vergleich zur Schalterstruktur gemäß dem Stand der Technik geringer.
  • Die Erfindung kann in anderen spezifischen Formen ausgeführt werden, ohne vom Wesen oder den wesentlichen Merkmalen der Erfindung abzuweichen. Die vorstehenden Ausführungsformen sind daher in jeder Hinsicht als Veranschaulichung und nicht als Einschränkung der hier beschriebenen Erfindung zu betrachten. Der Umfang der Erfindung wird also durch die beigefügten Ansprüche und nicht durch die vorstehende Beschreibung angegeben, und alle Änderungen, die in den Sinn und den Äquivalenzbereich der Ansprüche fallen, sollen darin aufgenommen werden.

Claims (20)

  1. Vorrichtung, umfassend: eine Halbleiter-auf-Isolator (SOI) -Struktur mit einem Substrat, einer Isolatorschicht über dem Substrat und einer Halbleiterschicht über der Isolatorschicht, wobei die Halbleiterschicht einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich aufweist, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind; eine Gate-Struktur, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  2. Vorrichtung nach Anspruch 1, wobei ein Durchmesser des ersten Leiterelements größer ist als ein Durchmesser des zweiten Leiterelements.
  3. Vorrichtung nach Anspruch 1, wobei die Halbleiterschicht der SOI-Struktur ferner einen Isolationsbereich umfasst, der zumindest teilweise darin angeordnet ist; und wobei das erste Leiterelement durch den Isolationsbereich hindurch angeordnet ist.
  4. Vorrichtung nach Anspruch 3, wobei sich der Isolationsbereich zumindest teilweise in die Isolatorschicht erstreckt.
  5. Vorrichtung nach Anspruch 1, die ferner ein drittes Leiterelement umfasst, welches angeordnet ist, um den zweiten Leitfähigkeitsbereich elektrisch zu kontaktieren; und wobei das dritte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  6. Vorrichtung nach Anspruch 1, ferner umfassend ein viertes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur angeordnet ist, um das Substrat elektrisch zu kontaktieren, wobei das vierte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  7. Vorrichtung nach Anspruch 1, ferner umfassend ein fünftes Leiterelement, das angeordnet ist, um den ersten Leitfähigkeitsbereich elektrisch zu kontaktieren; und wobei das fünfte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  8. Vorrichtung nach Anspruch 1, wobei die Vorrichtung ein HF-Schalttransistor, ein Einzel-Pol mehrfach umlegender Schalter oder ein Mehr-Pol mehrfach umlegender Schalter ist.
  9. Verfahren, umfassend: ein Bereitstellen einer Halbleiter-auf-Isolator (SOI) -Struktur mit einem Substrat, einer Isolatorschicht über dem Substrat und einer Halbleiterschicht über der Isolatorschicht; ein Bilden eines ersten Leitfähigkeitsbereichs und eines zweiten Leitfähigkeitsbereichs zumindest teilweise innerhalb der Halbleiterschicht; ein Bilden einer Gate-Struktur über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich; ein Bilden eines ersten Leiterelements durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur, um das Substrat elektrisch zu kontaktieren; ein Bilden eines zweiten Leiterelements, um die Gate-Struktur elektrisch zu kontaktieren; und ein Bilden eines leitenden Elements, um das erste Leiterelement und das zweite Leiterelement zur elektrischen Kopplung des ersten Leiterelements und des zweiten Leiterelements zu verbinden.
  10. Verfahren nach Anspruch 9, wobei ein Durchmesser des ersten Leiterelements größer ist als ein Durchmesser des zweiten Leiterelements.
  11. Verfahren nach Anspruch 9, ferner umfassend ein Bilden eines Isolationsbereichs wenigstens teilweise innerhalb der Halbleiterschicht der SOI-Struktur; und wobei das Bilden des ersten Leiterelements ein Bilden des ersten Leiterelements durch den Isolationsbereich umfasst.
  12. Verfahren nach Anspruch 11, wobei sich der Isolationsbereich zumindest teilweise in die Isolatorschicht erstreckt.
  13. Verfahren nach Anspruch 9, wobei das Bilden des ersten Leiterelements eine erste Maske umfasst und das Bilden des zweiten Leiterelements eine zweite Maske umfasst, und wobei sich die erste Maske von der zweiten Maske unterscheidet.
  14. Verfahren nach Anspruch 13, wobei das Bilden des ersten Leiterelements und das Bilden des zweiten Leiterelements umfasst: ein Bilden einer ersten Öffnung für das erste Leiterelement mit der ersten Maske; und ein Bilden einer zweiten Öffnung für das zweite Leiterelement mit der zweiten Maske, und ein gleichzeitiges Abscheiden von leitfähigem Material in der ersten Öffnung und in der zweiten Öffnung, um entsprechend das erste Leiterelement und das zweite Leiterelement zu bilden.
  15. Verfahren nach Anspruch 14, wobei das Verfahren ferner umfasst: ein Bilden einer isolierenden Schicht über der Halbleiterschicht, so dass die Gate-Struktur zumindest teilweise innerhalb der isolierenden Schicht angeordnet ist; ein Bilden der ersten Maske durch Abscheiden eines ersten Maskenmaterials über der isolierenden Schicht; und ein Bilden der zweiten Maske durch Aufbringen eines zweiten Maskenmaterials über der isolierenden Schicht und in der ersten Öffnung.
  16. Verfahren nach Anspruch 9, ferner umfassend ein Bilden eines dritten Leiterelements, um den zweiten Leitfähigkeitsbereich elektrisch zu kontaktieren, und wobei das dritte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  17. Verfahren nach Anspruch 9, ferner umfassend ein Bilden eines vierten Leiterelements durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur, um das Substrat elektrisch zu kontaktieren, wobei das vierte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  18. Verfahren nach Anspruch 9, ferner umfassend ein Bilden eines fünften Leiterelements, um den ersten Leitfähigkeitsbereich elektrisch zu kontaktieren, wobei das fünfte Leiterelement von dem ersten Leiterelement und dem zweiten Leiterelement elektrisch isoliert ist.
  19. Struktur mit einer Mehrzahl von Vorrichtungen, wobei eine oder mehrere der Vorrichtungen umfassen: eine Halbleiter-auf-Isolator (SOI) -Struktur, die ein Substrat, eine Isolatorschicht über dem Substrat und eine Halbleiterschicht über der Isolatorschicht umfasst, wobei die Halbleiterschicht einen ersten Leitfähigkeitsbereich und einen zweiten Leitfähigkeitsbereich umfasst, die zumindest teilweise innerhalb der Halbleiterschicht angeordnet sind; eine Gate-Struktur, die über der Halbleiterschicht und zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich angeordnet ist; ein erstes Leiterelement, das durch die Halbleiterschicht und die Isolatorschicht der SOI-Struktur hindurch angeordnet ist, um das Substrat elektrisch zu kontaktieren; ein zweites Leiterelement, das angeordnet ist, um die Gate-Struktur elektrisch zu kontaktieren; und ein leitendes Element, das das erste Leiterelement und das zweite Leiterelement verbindet, um das erste Leiterelement und das zweite Leiterelement elektrisch zu koppeln.
  20. Struktur nach Anspruch 19, wobei die eine oder die mehreren der Vorrichtungen einen HF-Schalttransistor, einen Einzel-Pol mehrfach umlegenden Schalter, einen Mehr-Pol mehrfach umlegenden Schalter oder Kombinationen davon umfassen.
DE102020114496.2A 2019-06-12 2020-05-29 Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung Pending DE102020114496A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/438,574 2019-06-12
US16/438,574 US11004972B2 (en) 2019-06-12 2019-06-12 Semiconductor device having conducting member for electrically coupling gate structure to underlying substrate of SOI structure

Publications (1)

Publication Number Publication Date
DE102020114496A1 true DE102020114496A1 (de) 2020-12-17

Family

ID=73547490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020114496.2A Pending DE102020114496A1 (de) 2019-06-12 2020-05-29 Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung

Country Status (3)

Country Link
US (1) US11004972B2 (de)
DE (1) DE102020114496A1 (de)
TW (1) TWI739423B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022191866A (ja) * 2021-06-16 2022-12-28 富士電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US8133774B2 (en) * 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US8637993B2 (en) * 2012-04-23 2014-01-28 GlobalFoundries, Inc. 3D integrated circuit system with connecting via structure and method for forming the same
US20140009212A1 (en) 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Body-gate coupling to improve linearity of radio-frequency switch
US9190994B2 (en) 2012-08-29 2015-11-17 Newport Fab, Llc RF switch branch having improved linearity
US9087906B2 (en) * 2013-10-04 2015-07-21 Globalfoundries Singapore Pte. Ltd. Grounding of silicon-on-insulator structure
US9685364B2 (en) 2014-09-05 2017-06-20 Globalfoundries Singapore Pte. Ltd. Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same
US9466661B2 (en) * 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US9768109B2 (en) 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
US9673275B2 (en) 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
US9837412B2 (en) * 2015-12-09 2017-12-05 Peregrine Semiconductor Corporation S-contact for SOI
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth
US9917062B1 (en) 2016-09-15 2018-03-13 Qualcomm Incorporated Self-aligned transistors for dual-side processing
US9997393B1 (en) * 2017-06-07 2018-06-12 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits including substrate contacts

Also Published As

Publication number Publication date
TWI739423B (zh) 2021-09-11
US11004972B2 (en) 2021-05-11
US20200395385A1 (en) 2020-12-17
TW202101769A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
DE102004036330B4 (de) Halbleiterbauelement
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE112012000850B4 (de) Verfahren zum Ausbilden eines randlosen Kontakts für Transistoren in einem Ersatzmetall-Gate-Prozess und derartige Halbleiter-Transistorstruktur
DE102006056809B3 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102009000624A1 (de) Asymmetrische segmentierte Kanaltransistoren
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE10302631A1 (de) Halbleitervorrichtung mit verbesserter Zuverlässigkeit eines auf der Hauptoberfläche eines Substrats gebildeten isolierenden Films
DE102019207381A1 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE602005005189T2 (de) Elektronische einrichtung
DE102020114496A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102019009096A1 (de) Halbleiterbauelementstruktur mit mehreren Gate-Anschlüssen und Verfahren zu deren Bildung
DE102022129727A1 (de) Gestapelter Differenz-Leistungsverstärker mit induktivem Gain Boost
DE102021107300A1 (de) Kaskodenzelle
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102022122697A1 (de) IC-Struktur mit poröser Halbleiterschicht unter Grabenisolationen neben Source/Drain-Bereichen
DE69712302T2 (de) Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis
DE112014003246T5 (de) Hochvolt-Feldeffekttransistor mit mehreren implantierten Schichten
DE102017110835B4 (de) Halbleiter-bauelement und ein verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed