DE102020112106A1 - Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen - Google Patents

Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen Download PDF

Info

Publication number
DE102020112106A1
DE102020112106A1 DE102020112106.7A DE102020112106A DE102020112106A1 DE 102020112106 A1 DE102020112106 A1 DE 102020112106A1 DE 102020112106 A DE102020112106 A DE 102020112106A DE 102020112106 A1 DE102020112106 A1 DE 102020112106A1
Authority
DE
Germany
Prior art keywords
die
dies
dummy
semiconductor device
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020112106.7A
Other languages
English (en)
Inventor
Robert L. Sankman
Pooya Tadayon
Weihua Tang
Chandra M. Jha
Zhimin Wan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020112106A1 publication Critical patent/DE102020112106A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein elektronisches Bauelement und zugeordnete Verfahren sind offenbart. Bei einem Beispiel umfasst das elektronische Bauelement eine Mehrzahl von Dies, einen mit der Mehrzahl von Dies gekoppelten Logik-Die und einen Dummy-Die darauf. Bei ausgewählten Beispielen befindet sich der Dummy-Die zwischen dem Logik-Die und der Mehrzahl von Silizium-Dies. Bei ausgewählten Beispielen ist der Dummy-Die an dem Logik-Die angebracht.

Description

  • Technisches Gebiet
  • Hierin beschriebene Ausführungsbeispiele betreffen im Allgemeinen Halbleiterbauelemente und -systeme.
  • Hintergrund
  • Halbleiterbauelemente können dreidimensionale (3D-) Stapel von Integrierte-Schaltungen- (IC-; integrated circuit) Dies umfassen, die mit einem einzelnen Logik-Die verbunden sind. In solchen Stapeln kann die Wärmeabfuhr überall in den Dies ungleichmäßig sein. Es besteht ein Bedarf für eine gleichmäßigere Wärmeverteilung, die auf diese Bedenken und andere technische Herausforderungen ausgerichtet ist.
  • Figurenliste
  • In den Zeichnungen, die nicht zwingend maßstabsgetreu sind, können gleiche Bezugszeichen ähnliche Komponenten in unterschiedlichen Ansichten beschreiben. Gleiche Bezugszeichen mit unterschiedlichen Buchstabenendungen können unterschiedliche Beispiele von ähnlichen Komponenten darstellen. Die Zeichnungen stellen im Allgemeinen beispielhaft, aber nicht einschränkend, verschiedene, in dem vorliegenden Dokument erörterte Ausführungsbeispiele dar.
    • 1 stellt bei verschiedenen Ausführungsbeispielen eine schematische Ansicht eines Halbleiterbauelements dar, das eine 3D-gestapelte IC mit einem Dummy-Die umfasst.
    • 2 stellt bei verschiedenen Ausführungsbeispielen eine schematische Ansicht eines Halbleiterbauelements dar, das eine 3D-gestapelte IC mit einem Dummy-Die umfasst.
    • 3 veranschaulicht ein Verfahren zum Herstellen des Halbleiterbauelements.
    • 4 stellt ein Systemebenendiagramm dar, das ein Beispiel eines elektronischen Systems zeigt, das das Halbleiterbauelement umfasst, wie in der vorliegenden Offenbarung beschrieben ist.
  • Beschreibung von Ausführungsbeispielen
  • Die folgende Beschreibung und die Zeichnungen stellen spezifische Ausführungsbeispiele ausreichend dar, um dem Fachmann deren Ausführung in der Praxis zu ermöglichen. Andere Ausführungsbeispiele können strukturelle, logische, elektrische, prozessuale und andere Veränderungen umfassen. Abschnitte und Merkmale einiger Ausführungsbeispielen können bei anderen Ausführungsbeispielen umfasst sein oder gegen solche aus anderen Ausführungsbeispielen ausgetauscht werden. Die in den Ansprüchen dargelegten Ausführungsbeispiele umfassen alle verfügbaren Entsprechungen dieser Ansprüche.
  • In den folgenden Figuren und dem folgenden Text werden die Begriffe „oben“ und „unten“ verwendet, um Orientierungen von bestimmten Merkmalen auf bestimmten Elementen oder relative Orientierungen eines Elements zu einem anderen Element zu zeigen. Die Bezeichnungen von oben und unten werden lediglich der Einfachheit und Klarheit halber verwendet und sollen nicht die absolute Orientierung oder Richtung darstellen. Beispielsweise verbleibt eine „obere“ Oberfläche eines Elements ungeachtet einer absoluten Orientierung des Elements eine obere Oberfläche, selbst wenn das Element während der Lagerung oder Verwendung umgekehrt wird. Dieses Dokument verwendet die herkömmliche Konvention, dass ein Chip-Package oben auf einer Hauptplatine positioniert ist, was Richtungen von auf und ab, und oben und unten, relativ zu dieser Konvention festlegt.
  • Dreidimensionale (3D) gestapelte Integrierte-Schaltungs- (IC-) Dies stellen einzigartige Herausforderungen an das Wärmemanagement. Der Widerstand der gestapelten Dies kann aufgrund von Zwischen-Die-Dielektrikumsschichten hoch sein. Eine ungleichmäßige Ausbreitung von Wärme überall in den gestapelten Dies kann Hotspots und Coldspots durch die gestapelten Dies verursachen.
  • Bei herkömmlichen 3D-gestapelten ICs kann ein Abschnitt der Leistungsquelle auf einer kleinen Region auf dem Boden des Logik-Dies oder anderen Boden-Dies sein. Der Logik-Die und die Zwischen-Die-Dielektrikumsschicht können wiederum eine Dicke und einen Widerstand aufweisen, die ein gleichmäßiges Ausbreiten von Wärme von der Leistungsquelle zu dem Rest des Bauelements verhindern, was eine ineffiziente Abfuhr von Leistung (Wärme) schafft, was zu Hotspots oder Coldspots führt. Aus diesem Grund kann ein herkömmliches Bauelement ungleicher Erwärmung unterliegen und wird der Begrenzer von Leistung in einem größeren Package, in das es eingebracht wird.
  • Dies kann insgesamt zu einer begrenzten Package-Performance führen. Insbesondere eine ineffiziente Wärmeabfuhr kann verursachen, dass sich bestimmte Abschnitte eines herkömmlichen Bauelements schneller erwärmen, wodurch eine Schwellenübergangstemperatur (Tj; junction temperature) schneller erreicht wird. Die Schwellenübergangstemperatur ist die höchste Temperatur, bei der ein Halbleiter (oder ein anderes elektronisches Bauelement) arbeiten kann. Sobald die Schwellenübergangstemperatur erreicht ist, werden Taktfrequenz und andere Performancemetriken reduziert.
  • Zu den bisherigen Versuchen zum Regulieren der Wärmeabfuhr bei 3D-gestapelten ICs gehörten zum Beispiel eine Reduzierung der Gesamt-Package-Leistung durch Reduzieren der Zentrale-Verarbeitungseinheit- (CPU-; central processing unit) oder Graphikverarbeitungseinheit- (GPU; graphic processing unit) Leistung, reduzierte Arbeitslast und Frequenz der Verwendung von gestapelten ICs, die Verwendung von Flüssigkeitskühlfluid, die Verwendung von Hohe-Leitfähigkeit-Thermische-Schnittstellenschichten (z. B. Lötmittel oder anderes TIM) oder eine erhöhte Aktualisierungsrate (z. B. für HBM), um eine höhere Schwellenübergangstemperatur (Tj) zu ermöglichen.
  • Jeder dieser Ansätze hat bestimmte Nachteile. Die Reduzierung der Leistung oder Arbeitslast der 3D-gestapelten ICs verringert die Gesamt-Package-Performance. Dies ist unvereinbar mit den steigenden Thermal-Designation-Power- (TDP-) Anforderungen. Flüssigkeitskühl- oder Lötmittel-Lösungen erhöhen Package-Kosten, -Größe und verringern die Lebensdauer-Zuverlässigkeit. Eine Steigerung der HBM-Aktualisierungsraten erhöht den Gesamtleistungsverbrauch, was zu mehr Belastungen für das Kühlsystem führt.
  • Hier wird die Verwendung eines Dummy-Dies, der aus einem thermisch leitfähigen Material wie beispielsweise Bornitrid, Diamant, Borarsenid, Silizium oder Siliziumcarbid hergestellt ist, zwischen einem Boden-Die (z. B. einem Logik-Die) und einem Substrat, oder zwischen dem Boden-Die (d. h. einem Logik-Die) und dem Stapel von Dies erörtert. Die Verwendung eines Dummy-Dies kann zum Beispiel eine gleichmäßige Ausbreitung von Wärme durch gestapelte Dies in einem 3D-gestapelten IC-Bauelement unterstützen.
  • Die Verwendung eines Dummy-Dies kann helfen, Wärme überall in einer 3D-gestapelten IC auszubreiten (oder abzuführen). Bei einigen Ausführungsbeispielen kann die Wärme abgeführt werden, wenn sie Luft erreicht; bei anderen Ausführungsbeispielen wird die Wärme gleichmäßiger überall in dem 3D-gestapelten IC ausgebreitet. 1 stellt bei verschiedenen Ausführungsbeispielen eine schematische Ansicht eines Halbleiterbauelements dar, das eine 3D-gestapelte IC 100 mit einem Dummy-Die 170 umfasst. Das Bauelement 100 umfasst einen Die-Stapel 110 mit individuellen Dies 120 und Schnittstellenschichten 130, einer Verbindung 140, einem Logik-Die 150, einer Leistungsquelle 160 und einem Dummy-Die 170. Das Bauelement 100 kann bei einer Gesamtstapelleistung von ungefähr 0,0 W bis ungefähr 100,0 W (z. B. ungefähr 15,0 W bis ungefähr 20,0 W, oder ungefähr 16,0 W bis ungefähr 18,0 W) arbeiten. Bei dem Bauelement 100 wird die Leistungsquelle 160 mit dem Logik-Die 150 elektrisch gekoppelt, der über die Verbindung 140 mit dem Die-Stapel 110 elektrisch gekoppelt ist. Der Die-Stapel 110 umfasst individuelle Dies 120, die durch Schnittstellenschichten 130 getrennt sind und durch die Verbindung 140 elektrisch verbunden sind. Der Dummy-Die 170 wird zwischen dem Die-Stapel 110 und dem Boden-Die 150 angebracht.
  • Das Bauelement 100 kann eine 3D-gestapelte IC sein. 3D-gestapelte ICs können zum Beispiel ein 3D-Integrationschema umfassen, das sich auf eine Verbindung auf der Package-Ebene stützt, wie beispielsweise Drahtbonden oder Flip-Chip, um vertikale Stapel zu erreichen. Beispiele für 3D-Packages können Package-auf-Package (PoP) umfassen, wobei individuelle Dies gehäust (packaged) sind, und die Packages sind gestapelt und mit Drahtbonds oder Flip-Chip-Prozessen oder zum Beispiel 3D-Wafer-Ebene-Packaging verbunden, das Redistributionsschichten und Bumping-Prozesse verwendet, um Verbindungen zu bilden.
  • 3D-gestapelte ICs wie beispielsweise das Bauelement 100 können zum Beispiel Dies umfassen, die zusammen gestapelt und mit Silizium-Durchkontaktierungen (TSVs; (through silicon vias), z. B. Löchern, die in einem Siliziumwafer unter Verwendung eines Ätzprozesses geschaffen werden, genutzt als Verbindungen) verbunden sind, oder alternativ Fertigungsprozesse verwenden können, um mehrere Bauelementstapel auf einem einzelnen Die zu stapeln, die manchmal TSVs verwenden können. Bei einigen Ausführungsbeispielen kann das Bauelement 100 monolithische 3D-gestapelte ICs sein, wobei ein Basiswafer zum Beispiel darauf hinzugefügt wird mit zusätzlichen Schichten aus kristallisiertem Silizium, metallisierten Schichten und aktiver oder passiver Schaltungsanordnung. Bei monolithischen 3D-gestapelten ICs können Verbindungen zum Beispiel zwischen Schichten anstatt Dies gebildet werden.
  • Bei Bauelement 100 kann ein beispielhafter 3D-IC-Die-Stapel 110 zum Beispiel ein Speicher-Die-Stapel sein, der einen flüchtigen Speicher wie beispielsweise einen dynamischen Direktzugriffsspeicher (DRAM) umfasst. Wenn der Die-Stapel 110 ein DRAM-Die-Stapel ist, kann es zum Beispiel eine Art von Direktzugriffs-Halbleiter-Speicher sein, der jedes Datenbit in einem getrennten Kondensator innerhalb einer IC (d. h. einem der Dies 140) speichert. Jeder Kondensator innerhalb des DRAM-Dies kann zum Beispiel geladen oder entladen werden, was zwei oder mehr Werte eines Bits darstellt, wie beispielsweise eine 0 oder eine 1. Ein DRAM-Die wie beispielsweise die Dies 120 kann einen Verlust elektrischer Ladung (Datenverlust) durch Verbindung mit einer Externer-Speicher-Aktualisierungsschaltung verhindern.
  • Alternativ kann ein Die-Stapel 110 andere Speicherarten umfassen, wie beispielsweise einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen RAMBUS-Dynamischen-Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) oder eine andere Art von Direktzugriffsspeicher-Bauelement. Bei anderen Ausführungsbeispielen kann der Die-Stapel 110 einen nichtflüchtigen Speicher umfassen, wie beispielsweise Flash-Speicher, Phasenänderungsspeicher (PCM; phase change memory), Nur-Lese-Speicher (ROM; read-only memory), elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory) oder irgendeine andere Art von nichtflüchtiger Speichervorrichtung.
  • Alternativ kann der Die-Stapel 110 einen statischen RAM (SRAM; static RAM) oder andere Speicher-Dies zur Verwendung mit einem Multikern-Prozessor-Die umfassen; oder der Die-Stapel 110 kann ein System-eines-Chips (SOC; system of chip) umfassen. Andere geeignete 3D-gestapelte ICs können für den Die-Stapel 110 verwendet werden, wie im Stand der Technik bekannt ist.
  • In 1 sind acht individuelle Dies 120 schematisch dargestellt. Bei anderen Ausführungsbeispielen können mehr oder weniger Dies 120 vorhanden sein. Jeder der benachbarten individuellen Dies 120 kann durch Schnittstellenschichten 130 getrennt sein. Schnittstellenschichten 130 können zum Beispiel Lötmittel, thermische Höcker, elektrische Höcker, eine Metallschnittstelle, ein epoxidbasiertes Material, eine Unterfüllung oder Kombinationen derselben oder andere Materialien umfassen, wie im Stand der Technik geeignet. Die Schnittstellenschichten 130 können dazu dienen, individuelle Dies 120 innerhalb des Die-Stapels 110 räumlich und elektrisch zu trennen. Das Schnittstellenmaterial 130 kann zum Beispiel als ein Klebemittel, Dielektrikumsschicht oder ein Laminat dienen. Die Verbindung 140 kann zum Beispiel die Schnittstellenschichten 130 passieren.
  • Die Verbindung 140 kann die individuellen Dies 120 miteinander oder mit dem Logik-Die 150 elektrisch koppeln (nachfolgend erörtert). Die Verbindung 140 kann zum Beispiel eine vertikale Verbindung sein, die aus einem elektrisch leitfähigen Material hergestellt ist. Bei einigen Ausführungsbeispielen kann die Verbindung 140 eine oder mehrere Silizium-Durchkontaktierungen (TSVs) umfassen, die durch die individuellen Dies 120 verlaufen. Bei anderen Ausführungsbeispielen können ein oder mehrere Drahtbonds zusammen mit, oder anstelle von, der Verbindung 140, die unter Verwendung eines Die-Stapels oder einer Treppenstufenkonfiguration implementiert wird, oder anderen, im Stand der Technik geeigneten Verbindungen verwendet werden.
  • Der Logik-Die 150 kann mit dem Die-Stapel 110 durch die Verbindung 140 verbunden werden. Der Logik-Die kann zum Beispiel ein Logik-Die für HBM oder ein anderer geeigneter Logik-Die für ein 3D-gestapeltes IC-Bauelement 100 sein. Die Dicke des Logik-Dies 150, die in dem Bereich von ungefähr 50 Mikrometer sein kann, kann eine Wärmeabfuhr von der Leistungsquelle 160 zu dem Rest des Bauelements 100 verhindern. Bei einigen Ausführungsbeispielen ist der Logik-Die 150 eine andere Art von Die, der sich auf dem Boden des Die-Stapels befindet. Bei alternativen Ausführungsbeispielen kann der Logik-Die 150 ein Multikern-Prozessor-Die (d. h. auf dem ein alternativer Speicher-Die-Stapel 110 sitzen würde), oder ein Spannungsregler (d. h. auf dem ein Speicher plus Prozessor oder anderer SOC-Die-Stapel 110 sitzen würde) sein.
  • Die Leistungsquelle 160 stellt Leistung an das Bauelement 100 bereit. Die Leistungsquelle 160 kann mit dem Logik-Die 150 gegenüber dem Die-Stapel 110 verbunden sein. Bei einigen Ausführungsbeispielen kann die Leistungsquelle 160 mit dem Logik-Die 150 integriert sein. Die Leistungsquelle 160 kann mit dem Logik-Die 150 durch eine direkte Verbindung, Drahtbonds oder andere geeignete Mittel elektrisch gekoppelt sein. Die Leistungsquelle 160 kann zum Beispiel eine Leistung von ungefähr 0,00 W bis ungefähr 100,0 W (z. B. 6,0 W bis ungefähr 9,0 W oder ungefähr 7,0 W bis ungefähr 8,0 W) bereitstellen.
  • Bei dem Bauelement 100 wird der Dummy-Die 170 in das Bauelement 100 zwischen dem Logik-Die 150 und dem Die-Stapel 110 eingesetzt. Der Dummy-Die 170 kann aus Silizium, Siliziumcarbid oder einem anderen geeigneten thermisch leitfähigen Material mit optionaler passiver Schaltungsanordnung wie beispielsweise Bornitrid, Diamant oder Borarsenid hergestellt sein. Gesamtfläche und -dicke des Dummy-Dies 170 können variieren abhängig von der Leistung der Leistungsquelle 160, der Größe und des Materials des Logik-Dies 150 und den Gesamt-Wärmeabfuhr-Anforderungen. Zum Beispiel kann der Dummy-Die 170 einen größeren Fußabdruck als der DRAM-Die aufweisen, falls dies für die Wärmeabfuhr erwünscht ist. Bei einigen Ausführungsbeispielen kann der Dummy-Die 170 eine Dicke von ungefähr 50 µm bis ungefähr 300 µm (z. B. ungefähr 100 µm bis ungefähr 200 µm) abhängig von den Merkmalen des Bauelements 100 aufweisen. Die Länge und Breite des Dummy-Dies kann von ungefähr 2 mm bis ungefähr 30 mm (z. B. ungefähr 5 mm bis ungefähr 20 mm) reichen.
  • Im Allgemeinen kann der Dummy-Die 170 zum Beispiel ein Die sein, der den individuellen Dies 120 ähnlich ist. Der Dummy-Die 170 kann zum Beispiel wie die individuellen Dies 120 geformt und verarbeitet sein. Aus diesem Grund ist es nicht erforderlich, dass der Dummy-Die 170 getrennt oder teuer verarbeitet wird verglichen mit der Verarbeitung der 3D-gestapelten IC 100 als Ganzes.
  • Allerdings weist der Dummy-Die 170 eine minimale oder keine elektrische Schaltungsanordnung auf, derart, dass er nicht „aktiv“ in dem Die-Stapel 110 ist, und nicht in elektrischer Kommunikation mit individuellen Dies 120 ist. Im Allgemeinen weist der Dummy-Die 170 minimale elektrische Komponenten auf. In einigen Fällen kann der Dummy-Die 170 eine minimale Schaltungsanordnung aufweisen, um z. B. ein Passieren von Silizium-Durchkontaktierungen oder anderen Verbindungen zu ermöglichen. Allerdings ist der Dummy-Die 170 in thermischer Kommunikation mit dem Logik-Die 150, der Leistungsquelle 160 und dem Die-Stapel 110.
  • Bei dem Bauelement 100 kann sich der Dummy-Die 170 zwischen dem Logik-Die und der Mehrzahl von Silizium-Dies für eine laterale Wärmeausbreitung befinden. Der Dummy-Die kann zum Beispiel eine Wärmeleitfähigkeit von ungefähr 120 W/mK bis ungefähr 400 W/mK bei Raumtemperatur aufweisen (z. B. ungefähr 150 W/mK bis ungefähr 350 W/mK).
  • Der Dummy-Die 170 kann an sowohl dem Logik-Die 150 als auch den Die-Stapeln 110 via Lötmittel angebracht werden. Zum Beispiel können lötthermisches Schnittstellenmaterial (sTIM; solder thermal interface material) oder andere hochgradig thermisch leitfähige Materialien verwendet werden, um den Dummy-Die 170 mit dem Logik-Die 150 und dem Die-Stapel 110 zu bonden, um eine Wärmeausbreitung zu ermöglichen.
  • Das Einsetzen eines Dummy-Dies 170 zwischen dem Logik-Die 150 und dem Die-Stapel 110 ermöglicht eine Wärmeausbreitung überall im dem Bauelement 100. Dies liegt teilweise an der hohen thermischen Leitfähigkeit des Siliziums (oder Siliziumcarbids), aus dem der Dummy-Die 160 hergestellt ist. Die Wärmeausbreitung überall in dem Bauelement 100 kann die Bildung von Hotspots minimieren, die bei herkömmlichen gestapelten ICs häufig ist. Ferner kann die Verwendung des Dummy-Dies 170 die maximale Temperatur auf dem Logik-Die 150 und/oder Speicher-Die-Stapel 110 reduzieren.
  • Bei einem alternativen Ausführungsbeispiel stellt 2 eine schematische Ansicht eines Halbleiterbauelements dar, das eine 3D-gestapelte IC 200 mit einem Die-Stapel 210 mit individuellen Dies 220 und Schnittstellenschichten 230, einer Verbindung 240, einem Logik-Die 250, einer Leistungsquelle 260, einem Dummy-Die 270 und einem Substrat 280 umfasst. Das Bauelement 200 kann bei einer Gesamtstapelleistung von ungefähr 0,00 W bis ungefähr 100,0 W (z. B. ungefähr 15,0 W bis ungefähr 19,0 W oder ungefähr 16,0 W bis ungefähr 18,0 W) arbeiten.
  • Bei dem Bauelement 200 wird die Leistungsquelle 260 mit dem Logik-Die 250 elektrisch gekoppelt, der über die Verbindung 240 mit dem Die-Stapel 210 elektrisch gekoppelt ist. Der Die-Stapel 210 umfasst individuelle Dies 220, die durch Schnittstellenschichten 230 getrennt sind und über die Verbindung 240 elektrisch verbunden sind. Der Logik-Die 4040250 sitzt auf dem Substrat 280, wobei der Dummy-Die 270 dazwischen ist. Der Die-Stapel 210 mit individuellen Dies 220, die Schnittstellenschichten 230, die Verbindung 240, der Logik-Die 250 und die Leistungsquelle 260 sind ähnlich zu den entsprechenden Komponenten wie sie Bezug nehmend auf 1 erörtert sind.
  • Der Dummy-Die 270 bei dem Bauelement 200 kann zum Beispiel aus Silizium, Siliziumcarbid oder einem anderen geeigneten thermisch leitfähigen Material mit optionaler passiver Schaltungsanordnung wie beispielsweise Bornitrid, Diamant oder Borarsenid hergestellt sein. Gesamtgröße und -dicke des Dummy-Dies 270 können variieren abhängig von der Leistung der Leistungsquelle 260, der Größe und des Materials des Logik-Dies 250 und den Gesamt-Wärmeabfuhr-Anforderungen. Der Dummy-Die kann zum Beispiel eine Wärmeleitfähigkeit von ungefähr 120 W/mK bis ungefähr 400 W/mK bei Raumtemperatur aufweisen.
  • Bei dem Bauelement 200 kann sich der Dummy-Die 270 zwischen dem Logik-Die und dem Substrat 180 für eine laterale Wärmeausbreitung befinden. Das Substrat 280 kann zum Beispiel ein Substrat zum Unterbringen des Bauelements 200 sein. Der Dummy-Die 270 kann sowohl an dem Logik-Die 250 als auch dem Substrat 280 via Lötmittel angebracht werden. Zum Beispiel können lötthermisches Schnittstellenmaterial (sTIM) oder andere hochgradig thermisch leitfähige Materialien verwendet werden, um den Dummy-Die 270 mit dem Logik-Die 250 und dem Substrat 280 zu bonden, um eine Wärmeausbreitung zu ermöglichen.
  • Das Einsetzen eines Dummy-Dies 270 zwischen dem Logik-Die 250 und dem Substrat 280 ermöglicht eine Wärmeausbreitung überall im dem Bauelement 200. Dies liegt teilweise an der hohen thermischen Leitfähigkeit des Siliziums (oder Siliziumcarbids), aus dem der Dummy-Die 260 hergestellt ist. Die Wärmeausbreitung überall in dem Bauelement 200 kann die Bildung von Hotspots minimieren, die bei herkömmlichen 3D-gestapelten ICs häufig ist.
  • HBM-DRAM-Ausführungsbeispiele von Bauelementen mit Dummy-Dies zeigten, dass konstante Silizium-Dummy-Dies eine thermische Leitfähigkeit von 120 W/mK aufwiesen, während Siliziumcarbid-Dummy-Dies eine thermische Leitfähigkeit von 300 W/mK bei Raumtemperatur aufwiesen. Bei erhöhten Temperaturen stieg die thermische Leitfähigkeit von sowohl Silizium als auch Siliziumcarbid, was zusätzliche Wärmemanagementvorteile brachte.
  • Bei Verwendung von Wärmebildgebung wurden Hotspots bei den HBM-DRAM-Bauelementproben ohne Dummy-Dies beobachtet und traten insbesondere bei Hochtemperatur-Gradienten auf, wobei Hotspots in kleinen Regionen auftraten. Im Gegensatz dazu breitete sich mit dem zugefügten Dummy-Die von Siliziumcarbid die Wärme von dem Hotspot aus.
  • Während des Testens von Ausführungsbeispielen von HBM-DRAM-Bauelementproben mit Dummy-Dies wurde eine reduzierte Schwellenübergangstemperatur (Schwellen-Tj, z. B. eine höchste Betriebstemperatur eines Halbleiters) beobachtet verglichen mit Bauelementen gemäß dem Stand der Technik ohne einen Dummy-Die. HBM-DRAM-Bauelemente mit einem Silizium-Dummy-Die zeigten eine durchschnittliche Tj von 4-5 °C weniger verglichen mit Bauelementen ohne Dummy-Dies. HBM-DRAM-Bauelemente mit einem Siliziumcarbid-Dummy-Die zeigten eine durchschnittliche Tj von 8-10 °C weniger verglichen mit Bauelementen ohne Dummy-Dies.
  • Die Bauelemente mit dem Dummy-Die, die zwischen dem HBM-Logik-Die und dem DRAM-Die-Stapel platziert sind, zeigten eine durchschnittliche Tj von 4-8 °C weniger verglichen mit Bauelementen ohne Dummy-Dies. Die Bauelemente mit dem Dummy-Die, der zwischen dem HBM-Logik-Die und einem Substrat platziert ist, zeigten eine durchschnittliche Tj von 5-10 °C weniger verglichen mit Bauelementen ohne Dummy-Dies.
  • Insgesamt können Bauelemente mit einem Dummy-Die wie beispielsweise den als Bauelement 100 und 200 gezeigten Ausführungsführungsbeispielen eine reduzierte Übergangstemperatur unter gleichzeitiger Beibehaltung der Gesamt-Package-Leistung aufweisen, was die Gesamtperformance steigert. Während des Seite-an-Seite-Testens wurde eine Reduzierung von bis zehn Grad Celsius unter gleichzeitiger Beibehaltung der Package-Leistung erreicht. Alternativ kann die Leistung des Bauelement-Packages vergleichsweise höher sein unter gleichzeitiger Beibehaltung der ursprünglichen Übergangstemperatur.
  • 3 stellt ein Verfahren 300 zum Herstellen des Halbleiterbauelements dar. Optional können alle Dies (d. h. Logik-Dies, Die-Stapel, Dummy-Die) ausgebildet sein, eine aktive oder passive Schaltungsanordnung zu umfassen und/oder nach Bedarf vor dem Stapeln zu schneiden.
  • Der Die-Stapel kann dann durch Ausrichtung und Stapelung individueller Dies nach Bedarf vorbereitet werden, um mit der Erstellung des 3D-Stapels zu beginnen. Zum Beispiel können die Dies durch Schnittstellenschichten wie beispielsweise Lötmittel, thermische Höcker, epoxidbasierte Materialien oder andere Materialien, wie im Stand der Technik bekannt, verbunden werden.
  • Dann kann in Schritt 310 der 3D-gestapelte Die-Stapel mit dem Logik-Die elektrisch gekoppelt werden. Dies kann zum Beispiel mit Drahtbonden, Treppenstufenbildung, Silizium-Durchkontaktierungen, vertikalen Verbindungen oder anderen Verbindungen wie im Stand der Technik angebracht erfolgen.
  • Dann kann in Schritt 320 der Dummy-Die an dem Logik-Die angebracht werden. Zum Beispiel kann dies durch Anwenden eines Lötmittel-TIM oder eines anderen thermisch leitfähigen Anbringungsmaterial auf den Dummy-Die und den Logik-Die erfolgen, um die zwei Dies thermisch zu koppeln. Schließlich kann in Schritt 330 eine Leistungsquelle mit dem Logik-Die durch Verfahren wie beispielsweise Drahtbonden oder andere elektrisch leitfähige Verfahren elektrisch gekoppelt werden. Bei einigen Ausführungsbeispielen ist die Leistungsquelle Teil der Schaltungsanordnung und mit dem Logik-Die integriert.
  • 5 stellt ein Systemebenendiagramm dar, das ein Beispiel einer elektronischen Vorrichtung (z. B. System) zeigt, die das Bauelement und/oder die Verfahren, die oben beschrieben sind, umfassen kann. Bei einem Ausführungsbeispiel umfasst ein System 400, ist aber nicht beschränkt auf, einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen Personaldigitalassistenten (PDA; personal digital assistant), einen Server, einen Arbeitsplatz, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, ein Internetgerät oder irgendeine andere Art von Rechenvorrichtung. Bei einigen Ausführungsbeispielen umfasst das System 600 ein System-auf-einem-Chip-(SOC-; System On a Chip) System.
  • Bei einem Ausführungsbeispiel umfasst ein Prozessor 410 einen oder mehrere Prozessorkerne 412 und 412N, wobei 412N den N-ten Prozessorkern im Inneren des Prozessors 410 repräsentiert, wobei N eine positive Ganzzahl ist. Bei einem Ausführungsbeispiel umfasst das System 400 mehrere Prozessoren umfassend 410 und 505, wobei der Prozessor 505 eine Logik aufweist, die ähnlich oder identisch zu der Logik des Prozessors 410 ist. Bei einigen Ausführungsbeispielen umfasst der Verarbeitungskern 412, ist aber nicht beschränkt auf, eine Speichervorgriffs-Logik (Prefetch-Logik), um Anweisungen zu holen, Decodierlogik zum Decodieren der Anweisungen, Ausführungslogik zum Ausführen der Anweisungen und Ähnliches. Bei einigen Ausführungsbeispielen weist der Prozessor 410 einen Cache-Speicher 416 auf, um Anweisungen und/oder Daten für das System 400 zwischenzuspeichern. Der Cache-Speicher 416 kann in einer hierarchischen Struktur, die eine oder mehrere Ebenen von Cache-Speicher umfasst, organisiert sein.
  • Bei einigen Ausführungsbeispielen umfasst der Prozessor 410 eine Speichersteuerung 414, die wirksam ist, Funktionen auszuführen, die es dem Prozessor 410 ermöglichen, auf einen Speicher 430, der einen flüchtigen Speicher 432 und/oder einen nicht-flüchtigen Speicher 434 umfasst, zuzugreifen und mit demselben zu kommunizieren. Bei einigen Ausführungsbeispielen ist der Prozessor 410 mit einem Speicher 430 und einem Chipsatz 420, wie beispielsweise den 3D-gestapelten ICs 100, 200, oder anderen Chipsätzen, umfassend einen hierin beschriebenen Dummy-Die, gekoppelt. Der Prozessor 410 kann auch mit einer drahtlosen Antenne 478 gekoppelt sein, um mit irgendeinem Bauelement zu kommunizieren, das ausgebildet ist, drahtlose Signale zu senden und/oder zu empfangen. Bei einem Ausführungsbeispiel arbeitet eine Schnittstelle für die drahtlose Antenne 478 gemäß, aber nicht begrenzt auf, dem IEEE 802.11-Standard und seiner zugehörigen Familie, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Form von drahtlosem Kommunikationsprotokoll.
  • Bei einigen Ausführungsbeispielen umfasst der flüchtige Speicher 432, ist aber nicht beschränkt auf, einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen dynamischen Direktzugriffsspeicher (DRAM; Dynamic Random Access Memory ), einen RAMBUS-Dynamischen-Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) und/oder irgendeine andere Art von Direktzugriffsspeicher-Bauelement. Der nichtflüchtige Speicher 434 umfasst, ist aber nicht beschränkt auf, Flash-Speicher, Phasenänderungsspeicher (PCM; phase change memory), Nur-Lese-Speicher (ROM; read-only memory), elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory) oder irgendeine andere Art von nichtflüchtiger Speichervorrichtung.
  • Der Speicher 430 speichert Informationen und Anweisungen, die durch den Prozessor 410 auszuführen sind. Bei einem Ausführungsbeispiel kann der Speicher 430 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 410 Anweisungen ausführt. Bei dem dargestellten Ausführungsbeispiel ist der Chipsatz 420 mit dem Prozessor 410 via Punkt-zu-Punkt- (PtP- oder P-P-) Schnittstellenschichten 517 und 422 verbunden.
  • Der Chipsatz 420 ermöglicht es dem Prozessor 410, sich mit anderen Elementen in dem System 400 zu verbinden. Bei einigen Ausführungsbeispielen des beispielhaften Systems arbeiten die Schnittstellenschichten 517 und 422 gemäß einem PtP-Kommunikationsprotokoll, z. B. dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem. Bei anderen Ausführungsbeispielen kann eine unterschiedliche Verbindung verwendet werden.
  • Bei einigen Ausführungsbeispielen ist der Chipsatz 420 wirksam, um mit einem Prozessor 410, 505N, einer Anzeigevorrichtung 440 und anderen Bauelementen, umfassend eine Bus-Brücke 572, einen Smart-TV 476, I/O-Vorrichtungen 574, einen nicht-flüchtigen Speicher 460, ein Speichermedium (z. B. ein oder mehrere Massenspeicherbauelemente) 462, eine Tastatur/Maus 464, eine Netzwerkschnittstelle 466 und verschiedene Formen von Verbraucherelektronik 477 (z. B. einen PDA, Smartphone, Tablet etc.) etc. zu kommunizieren. Bei einem Ausführungsbeispiel koppelt der Chipsatz 420 mit diesen Bauelementen über eine Schnittstelle 424. Der Chipsatz 420 kann auch mit einer drahtlosen Antenne 478 gekoppelt sein, um mit irgendeinem Bauelement zu kommunizieren, das ausgebildet ist, drahtlose Signale zu senden und/oder zu empfangen. Bei einem Beispiel kann irgendeine Kombination von Komponenten in einem Chipsatz durch eine durchgehende flexible Abschirmung getrennt sein, wie in der vorliegenden Offenbarung beschrieben ist.
  • Der Chipsatz 420 verbindet sich via die Schnittstelle 426 mit der Anzeigevorrichtung 440. Die Anzeige 440 kann zum Beispiel eine Flüssigkristallanzeige (LCD; Liquid Crystal Display), ein lichtemittierendes Dioden- (LED; Light Emitting Diode) Array, ein organisches lichtemittierendes Dioden- (OLED; Organic Light Emitting Diode) Array oder irgendeine andere Form von visueller Anzeigevorrichtung sein. Bei einigen Ausführungsbeispielen des beispielhaften Systems sind der Prozessor 410 und der Chipsatz 420 in einem einzelnen SOC vereint. Zusätzlich verbindet sich der Chipsatz 420 mit einem oder mehreren Bussen 450 und 455, die verschiedene Systemelemente zwischenverbinden, z. B. die I/O-Vorrichtungen 574, den nicht-flüchtigen Speicher 460, das Speichermedium 462, die Tastatur/Maus 464 und die Schnittstelle 466. Die Busse 450 und 455 können zusammen via einer Bus-Brücke 572 zwischenverbunden sein.
  • Bei einem Ausführungsbeispiel umfasst die Massenspeichervorrichtung 462, ist aber nicht beschränkt auf, ein Solid-State-Laufwerk, ein Festplattenlaufwerk, ein Flash-Speicher-Laufwerk mit universellem seriellem Bus (Universal Serial Bus) oder irgendeine andere Form von Computerdatenspeichermedium. Bei einem Ausführungsbeispiel ist die Netzwerkschnittstelle 466 durch irgendeine Art von bekanntem Netzwerkschnittstellenstandard implementiert, umfassend aber nicht beschränkt auf eine Ethernet-Schnittstelle, eine Universal-Serial-Bus- (USB) Schnittstelle, eine Peripheral-Component-Interconnect- (PCI) Express-Schnittstelle, eine drahtlose Schnittstelle, und/oder irgendeine andere geeignete Art von Schnittstelle. Bei einem Ausführungsbeispiel arbeitet die drahtlose Schnittstelle gemäß dem IEEE 802.11-Standard und seiner zugehörigen Familie, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Art von drahtlosem Kommunikationsprotokoll, ist aber nicht auf diese beschränkt.
  • Während die Module, die in 4 gezeigt sind, als separate Blöcke innerhalb des Systems 400 abgebildet sind, können die Funktionen, die durch einige dieser Blöcke ausgeführt werden, innerhalb einer Halbleiter-Einzelschaltung integriert oder unter Verwendung von zwei oder mehr separaten integrierten Schaltungen implementiert sein. Obwohl der Cache-Speicher 416 als ein separater Block innerhalb des Prozessors 410 dargestellt ist, kann der Cache-Speicher 416 (oder ausgewählte Aspekte von 416) zum Beispiel in den Prozessorkern 412 eingebracht sein.
  • Beispiele
  • Um das hierin offenbarte Verfahren und die hierin offenbarten Vorrichtungen besser zu veranschaulichen, ist hier eine nicht-einschränkende Liste von Ausführungsbeispielen bereitgestellt:
    • Beispiel 1 umfasst eine Mehrzahl von Dies, einen mit der Mehrzahl von Dies gekoppelten Logik-Die und einen Dummy-Die darauf.
    • Beispiel 2 umfasst das Halbleiterbauelement von Beispiel 1, wobei die Mehrzahl von Dies durch eine Mehrzahl von Schnittstellenschichten aneinander angebracht sind.
    • Beispiel 3 umfasst das Halbleiterbauelement von Beispielen 1-2, wobei die Mehrzahl von Dies einen Die-Stapel umfassen.
    • Beispiel 4 umfasst das Halbleiterbauelement von Beispielen 1-3, wobei die Mehrzahl von Dies durch einen oder mehrere Drahtbonds mit dem Logik-Die gekoppelt sind.
    • Beispiel 5 umfasst das Halbleiterbauelement von Beispielen 1-4, wobei die Mehrzahl von Dies durch eine oder mehrere Silizium-Durchkontaktierungen mit dem Logik-Die gekoppelt sind.
    • Beispiel 6 umfasst das Halbleiterbauelement von Beispielen 1-5, wobei der Logik-Die einen Hohe-Bandbreite-Speicher-Die umfasst.
    • Beispiel 7 umfasst das Halbleiterbauelement von Beispielen 1-6, wobei der Dummy-Die Silizium, Siliziumcarbid, Bornitrid, Diamant, Borarsenid oder Kombinationen derselben umfasst.
    • Beispiele 8 umfasst das Halbleiterbauelement von Beispielen 1-7, wobei der Dummy-Die an dem Logik-Die durch Lötmittel, thermische Höcker, elektrische Höcker, eine Metallschnittstelle, ein epoxidbasiertes Material, eine Unterfüllung oder Kombinationen derselben angebracht ist.
    • Beispiel 9 umfasst das Halbleiterbauelement von Beispielen 1-8, wobei sich der Dummy-Die zwischen dem Logik-Die und der Mehrzahl von Dies befindet.
    • Beispiele 10 umfasst das Halbleiterbauelement von Beispielen 1-9, wobei der Dummy-Die an der Mehrzahl von Dies durch Lötmittel, thermische Höcker, elektrische Höcker, eine Metallschnittstelle, ein epoxidbasiertes Material, eine Unterfüllung oder Kombinationen derselben angebracht ist.
    • Beispiele 11 umfasst das Halbleiterbauelement von Beispielen 1-10, wobei der Dummy-Die eine thermische Leitfähigkeit von ungefähr 120 W/mK bis ungefähr 400 W/mK bei Raumtemperatur aufweist.
    • Beispiel 12 umfasst das Halbleiterbauelement von Beispielen 1-11, ferner umfassend eine Leistungsquelle, die mit dem Logik-Die gekoppelt ist.
    • Beispiele 13 umfasst das Halbleiterbauelement von Beispielen 1-12, wobei die Leistungsquelle eine Leistung von ungefähr 6,0 W bis ungefähr 9,0 W bereitstellt. Beispiele 14 umfasst das Halbleiterbauelement von Beispielen 1-13, wobei die Leistungsquelle eine Leistung von ungefähr 7,0 W bis ungefähr 8,0 W bereitstellt.
    • Beispiel 15 kann das Halbleiterbauelement von Beispiele 1-14 umfassen, wobei das Halbleiterbauelement eine Leistung von ungefähr 15,0 W bis ungefähr 19,0 W aufweist.
    • Beispiel 16 kann das Halbleiterbauelement von Beispielen 1-15 umfassen, wobei das Halbleiterbauelement eine Leistung von ungefähr 16,0 W bis ungefähr 18,0 W aufweist.
    • Beispiel 17 umfasst ein Halbleiterbauelement, umfassend einen Die-Stapel mit einer Mehrzahl von Dies, einem mit dem Die-Stapel durch eine Verbindung gekoppelten Logik-Die, einer mit dem Logik-Die gekoppelten und zum Erzeugen von Wärme ausgebildeten Leistungsquelle, und einem an dem Logik-Die angebrachten Dummy-Die, wobei der Dummy-Die ausgebildet ist, die durch die Leistungsquelle erzeugte Wärme auszubreiten.
    • Beispiel 18 umfasst das Bauelement von Beispiel 17, wobei der Dummy-Die eine oder mehrere Silizium-Durchkontaktierungen und keine anderen elektrischen Komponenten umfasst.
    • Beispiel 19 umfasst ein System, umfassend eine Hauptplatine, eine Anzeigevorrichtung, die mit der Hauptplatine elektrisch verbunden ist, eine Antenne, die mit der Hauptplatine elektrisch verbunden ist, und ein Halbleiterbauelement, das mit der Hauptplatine gekoppelt ist, umfassend eine Mehrzahl von Dies, einen Logik-Die, der mit der Mehrzahl von Dies gekoppelt ist, und einen Dummy-Die darauf.
    • Beispiel 20 umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements, umfassend ein Koppeln einer dreidimensionalen gestapelten integrierten Schaltung mit einem Logik-Die, ein Anbringen eines Dummy-Dies mit dem Logik-Die und ein Koppeln einer Leistungsquelle mit dem Logik-Die.
  • Durchgehend in dieser Beschreibung können Pluralbeispiele Komponenten, Operationen oder Strukturen implementieren, die als ein Singularbeispiel beschrieben sind. Obwohl individuelle Operationen von einem oder mehreren Verfahren als separate Operationen dargestellt und beschrieben sind, können eine oder mehrere der individuellen Operationen gleichzeitig ausgeführt werden, und nichts erfordert, dass die Operationen in der dargestellten Reihenfolge auszuführen sind. Strukturen und Funktionalität, die bei beispielhaften Konfigurationen als separate Komponenten gezeigt sind, können als eine kombinierte Struktur oder Komponente implementiert sein. Ähnlich können Strukturen und Funktionalität, die als eine einzelne Komponente gezeigt sind, als separate Komponenten implementiert sein. Diese und andere Variationen, Modifikationen, Zufügungen und Verbesserungen fallen innerhalb des Schutzbereichs des hiesigen Gegenstands.
  • Obwohl ein Überblick über den erfinderischen Gegenstand mit Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden ist, können verschiedene Modifikationen und Änderungen an diesen Ausführungsbeispielen vorgenommen werden, ohne von dem breiteren Schutzbereich von Ausführungsbeispielen der vorliegenden Offenbarung abzuweichen. Solche Ausführungsbeispiele des erfinderischen Gegenstands können hierin, einzeln oder zusammen, durch den Begriff „Erfindung“ bezeichnet werden, nur der Einfachheit halber und ohne die Absicht, den Schutzbereich dieser Anmeldung freiwillig auf irgendeine einzelne Offenbarung oder irgendein einzelnes erfinderisches Konzept zu begrenzen, sollte tatsächlich mehr als eines offenbart sein.
  • Die hierin dargestellten Ausführungsbeispiele sind ausreichend detailliert beschrieben, um dem Fachmann die praktische Ausführung der offenbarten Lehren zu ermöglichen. Andere Ausführungsbeispiele können verwendet und davon hergeleitet werden, derart, dass strukturelle und logische Ersetzungen und Änderungen vorgenommen werden können, ohne von dem Schutzbereich dieser Offenbarung abzuweichen. Die Detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne aufgefasst werden, und der Schutzbereich verschiedener Ausführungsbeispiele ist nur durch die beigefügten Ansprüche, zusammen mit der vollständigen Palette von Entsprechungen, auf welche solche Ansprüche Anrecht haben, definiert.
  • Gemäß hiesiger Verwendung kann der Begriff „oder“ in einem einschließenden oder ausschließenden Sinne ausgelegt werden. Ferner können Pluralbeispiele für Ressourcen, Operationen oder Strukturen bereitgestellt sein, die hierin als ein Singularbeispiel beschrieben sind. Zusätzlich sind Grenzen zwischen verschiedenen Ressourcen, Operationen, Modulen, Maschinen und Datenspeichern etwas beliebig und bestimmte Operationen sind in einem Kontext von spezifischen darstellenden Konfigurationen dargestellt. Andere Funktionalitätszuweisungen sind angedacht und können innerhalb eines Schutzbereichs verschiedener Ausführungsbeispiele der vorliegenden Offenbarung fallen. Allgemein können Strukturen und Funktionalität, die bei den beispielhaften Konfigurationen als separate Ressourcen gezeigt sind, als eine kombinierte Struktur oder Ressource implementiert sein. Ähnlich können Strukturen und Funktionalität, die als eine einzelne Ressource gezeigt sind, können als separate Ressourcen implementiert sein. Diese und andere Variationen, Modifikationen, Zufügungen und Verbesserungen fallen innerhalb des Schutzbereichs der Ausführungsbeispiele der vorliegenden Offenbarung, wie durch die beigefügten Ansprüche dargelegt. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.
  • Die vorstehende Beschreibung wurde zum Zweck der Erläuterung Bezug nehmend auf spezifische Ausführungsbeispiele dargestellt. Allerdings sollen die obigen, illustrativen Erörterungen nicht als vollständig betrachtet werden oder die möglichen Ausführungsbeispiele auf die offenbarten präzisen Formen begrenzen. Angesichts der obigen Lehren sind viele Modifikationen und Variationen möglich. Die Ausführungsbeispiele wurden ausgewählt und beschrieben, um die beteiligten Prinzipien und ihre praktischen Anwendungen bestmöglich zu beschrieben, um es damit anderen Fachleuten zu ermöglichen, die verschiedenen Ausführungsbeispiele mit verschiedenen Modifikationen, wie sie für die bestimmte, in Betracht gezogene Verwendung geeignet sind, bestmöglich zu nutzen.
  • Es versteht sich auch, dass, obwohl die Begriffe „erste,r,s“, „zweite,r,s“ usw. hier verwendet werden können, um verschiedene Elemente zu beschrieben, diese Elemente nicht durch diese Begriffe eingeschränkt sein sollen. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erster Kontakt als zweiter Kontakt bezeichnet und auf ähnliche Weise ein zweiter Kontakt als erster Kontakt bezeichnet werden, ohne von dem Schutzbereich der vorliegenden Ausführungsbeispiele abzuweichen. Der erste Kontakt und der zweite Kontakt sind beides Kontakte, aber sie sind nicht der gleiche Kontakt.
  • Die Terminologie, die hierin in der Beschreibung der Ausführungsbeispiele verwendet wird, dient nur dem Beschreiben bestimmter Ausführungsbeispiele und soll nicht einschränkend sein. Gemäß der Verwendung in der Beschreibung der Ausführungsbeispiele und den beigefügten Beispielen sollen die Singularformen „ein, eine“ und „der, die, das“ auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es wird auch darauf hingewiesen, dass der Ausdruck „und/oder“ nach hiesigem Gebrauch sich auf alle möglichen Kombinationen von einem oder mehreren der zugehörigen, aufgeführten Elemente bezieht, und diese umfasst. Es versteht sich ferner, dass die Begriffe „umfasst“ und/oder „umfassend“ bei Verwendung in dieser Beschreibung das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten angeben, aber das Vorhandensein oder Hinzufügen von einem oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben nicht ausschließen.
  • Gemäß hiesiger Verwendung kann der Begriff „wenn, falls“ (if) so ausgelegt werden, dass er abhängig vom Kontext „wenn“ (when) oder „auf“ (upon) oder „ansprechend auf das Bestimmen“ oder „ansprechend auf das Detektieren“ bedeutet. Ähnlich kann die Phrase „wenn es bestimmt wird“ oder „wenn [ein angegebener Zustand oder Ereignis] detektiert wird“ so ausgelegt werden, dass sie abhängig vom Kontext „auf Bestimmen“ oder „ansprechend auf das Bestimmen“ oder „auf Detektieren [des angegebenen Zustands oder Ereignisses]“ oder „ansprechend auf das Detektieren [des angegebenen Zustands oder Ereignisses]“ bedeutet.

Claims (15)

  1. Ein Halbleiterbauelement, umfassend: eine Mehrzahl von Dies; einen Logik-Die, der mit der Mehrzahl von Dies gekoppelt ist; und einen Dummy-Die darauf.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei die Mehrzahl von Dies durch eine Mehrzahl von Schnittstellenschichten aneinander angebracht sind.
  3. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Dies einen Speicherstapel umfassen.
  4. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Dies mit dem Logik-Die durch einen oder mehrere Drahtbonds oder durch eine oder mehrere Silizium-Durchkontaktierungen gekoppelt sind.
  5. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der Logik-Die ein Hohe-Bandbreite-Speicher-Die ist.
  6. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der Dummy-Die Silizium, Siliziumcarbid, Bornitrid, Diamant, Borarsenid oder Kombinationen derselben umfasst.
  7. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der Dummy-Die an dem Logik-Die durch Lötmittel, thermische Höcker, elektrische Höcker, eine Metallschnittstelle, ein epoxidbasiertes Material oder Kombinationen derselben angebracht ist.
  8. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei sich der Dummy-Die zwischen dem Logik-Die und der Mehrzahl von Dies befindet.
  9. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei sich der Dummy-Die zwischen dem Logik-Die und einem Substrat befindet.
  10. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der Dummy-Die eine thermische Leitfähigkeit von ungefähr 120 W/mK bis ungefähr 400 W/mK bei Raumtemperatur aufweist.
  11. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, ferner umfassend eine mit dem Logik-Die gekoppelte Leistungsquelle.
  12. Das Halbleiterbauelement gemäß Anspruch 11, wobei die Leistungsquelle eine Leistung von ungefähr 6,0 W bis ungefähr 9,0 W bereitstellt.
  13. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei das Halbleiterbauelement eine Leistung von ungefähr 15,0 W bis ungefähr 19,0 W aufweist.
  14. Ein System, umfassend: eine Hauptplatine; eine Anzeigevorrichtung, die mit der Hauptplatine elektrisch verbunden ist, eine Antenne, die mit der Hauptplatine elektrisch verbunden ist; und ein Halbleiterbauelement, das mit der Hauptplatine gekoppelt ist, umfassend: eine Mehrzahl von Dies; einen Logik-Die, der mit der Mehrzahl von Dies gekoppelt ist; und einen Dummy-Die darauf.
  15. Das System gemäß Anspruch 15, wobei der Logik-Die ein Multikernprozessor ist.
DE102020112106.7A 2019-06-06 2020-05-05 Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen Pending DE102020112106A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/433,756 US11127727B2 (en) 2019-06-06 2019-06-06 Thermal spreading management of 3D stacked integrated circuits
US16/433,756 2019-06-06

Publications (1)

Publication Number Publication Date
DE102020112106A1 true DE102020112106A1 (de) 2020-12-10

Family

ID=73459674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020112106.7A Pending DE102020112106A1 (de) 2019-06-06 2020-05-05 Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen

Country Status (2)

Country Link
US (2) US11127727B2 (de)
DE (1) DE102020112106A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127727B2 (en) 2019-06-06 2021-09-21 Intel Corporation Thermal spreading management of 3D stacked integrated circuits
US20230413586A1 (en) * 2020-01-20 2023-12-21 Monolithic 3D Inc. 3d semiconductor devices and structures with electronic circuit units
US11817393B2 (en) * 2021-09-01 2023-11-14 Micron Technology, Inc. Semiconductor die assemblies with decomposable materials and associated methods and systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
KR102420586B1 (ko) * 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
US10431517B2 (en) * 2017-08-25 2019-10-01 Advanced Micro Devices, Inc. Arrangement and thermal management of 3D stacked dies
KR102506698B1 (ko) * 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR102540050B1 (ko) * 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지
US11127727B2 (en) 2019-06-06 2021-09-21 Intel Corporation Thermal spreading management of 3D stacked integrated circuits

Also Published As

Publication number Publication date
US20210398966A1 (en) 2021-12-23
US11127727B2 (en) 2021-09-21
US11626395B2 (en) 2023-04-11
US20200388603A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
DE102020112106A1 (de) Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
US11270941B2 (en) Bare-die smart bridge connected with copper pillars for system-in-package apparatus
US10796999B2 (en) Floating-bridge interconnects and methods of assembling same
US20200328182A1 (en) Embedded-bridge substrate connectors and methods of assembling same
DE102016212796B4 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
US20210202380A1 (en) Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112012006625T5 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112019001905T5 (de) Die-tiling-techniken
DE112017008031T5 (de) Aktive silizium-brücke
US20180145051A1 (en) Package-bottom through-mold via interposers for land-side configured devices for system-in-package apparatus
US20180175002A1 (en) Package-bottom interposers for land-side configured devices for system-in-package apparatus
DE102020108636A1 (de) Integrierter-schaltkreis-gehäuse mit lötwärmeschnittstellenmaterialien mit eingebetteten teilchen
DE112016007539T5 (de) VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN
DE112017008093T5 (de) Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten
DE102020119520A1 (de) Signalrouting-träger
US20220238440A1 (en) Bare-die smart bridge connected with copper pillars for system-in-package apparatus
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
US11664317B2 (en) Reverse-bridge multi-die interconnect for integrated-circuit packages
US20180226322A1 (en) Thermoelectric bonding for integrated circuits