DE102019215905A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102019215905A1
DE102019215905A1 DE102019215905.2A DE102019215905A DE102019215905A1 DE 102019215905 A1 DE102019215905 A1 DE 102019215905A1 DE 102019215905 A DE102019215905 A DE 102019215905A DE 102019215905 A1 DE102019215905 A1 DE 102019215905A1
Authority
DE
Germany
Prior art keywords
type
layer
area
semiconductor substrate
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019215905.2A
Other languages
English (en)
Inventor
Ze Chen
Kazuhiro Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019215905A1 publication Critical patent/DE102019215905A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Wannenbereich (5), einen Pufferbereich (7), einen Isolierfilm (108B, 9B), eine Elektrode (8B) und eine ein elektrisches Feld entspannende Struktur (10). Eine Störstellenkonzentration im Pufferbereich ist in einer vom aktiven Bereich abgewandten Richtung reduziert. Ein Endteilbereich der Elektrode ist an einer Position gelegen, die näher zum aktiven Bereich liegt als ein Endteilbereich des Pufferbereichs. Die ein elektrisches Feld entspannende Struktur umfasst eine Vielzahl von RESURF-Schichten (6, 6, 6, ... 6), die in einer Draufsicht jeweils den Pufferbereich umgeben und in einer Oberflächenschicht des Halbleitersubstrats ausgebildet sind.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die in dieser Patentbeschreibung offenbarte Technik bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Beschreibung des allgemeinen Standes der Technik
  • In der Konfiguration einer herkömmlicherweise vorgeschlagenen Halbleitervorrichtung wird eine elektrische Feldkonzentration während einer Anlegung einer statischen Durchschlagspannung unterdrückt, indem eine Vielzahl von RESURF-Schichten in einem Abschlussteil vorgesehen wird, der in einer Draufsicht einen Zellenteil umgibt, der einem aktiven Bereich entspricht, in welchem eine Elementstruktur ausgebildet ist (zum Beispiel japanisches Patent Veröffentlichungs-Nr. 5784242 und japanisches Patent Veröffentlichungs-Nr. 5640969 ).
  • In solch einer Konfiguration ist es jedoch erforderlich, dass eine Verunreinigungs- bzw. Störstellen-Implantationsdosis zum Ausbilden einer RESURF-Schicht (im Folgenden RESURF-Implantationsdosis genannt) auf einen Pegel nahe einer oberen Grenze eines zulässigen Bereichs erhöht wird, um eine Reduzierung eines Stromwerts, der einen Elementdurchschlag bewirkt, (im Folgenden Ic(break) genannt) zu verhindern. Dies erhöht ungewollt ein elektrisches Feld nahe dem äußeren Rand des Abschlussteils. Konkreter macht in einigen Fällen ein Erhöhen einer RESURF-Implantationsdosis eine statische Durchschlagspannung einer Halbleitervorrichtung instabil.
  • Wie oben beschrieben wurde, scheitert die Technik wie etwa diejenige, die in dem japanischen Patent Veröffentlichungs-Nr. 5784242 oder dem japanischen Patent Veröffentlichungs-Nr. 5640969 dargestellt ist, dabei, die Stabilität einer statischen Durchschlagspannung einer Halbleitervorrichtung aufrecht zu erhalten, während eine Reduzierung von Ic(break) verhindert wird.
  • ZUSAMMENFASSUNG
  • Eine in dieser Patentbeschreibung offenbarte Technik soll eine Technik liefern, die imstande ist, die Stabilität einer statischen Durchschlagspannung einer Halbleitervorrichtung aufrecht zu erhalten, während eine Reduzierung von Ic(break) verhindert wird.
  • Ein erster Aspekt der in dieser Patentbeschreibung offenbarten Technik ist eine Halbleitervorrichtung, welche umfasst: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; einen Wannenbereich eines zweiten Leitfähigkeitstyps, der in einer Draufsicht einen aktiven Bereich umgibt und in einer Oberflächenschicht des Halbleitersubstrats ausgebildet ist, wobei der aktive Bereich ein Bereich ist, in welchem eine Elementstruktur in der Oberflächenschicht des Halbleitersubstrats ausgebildet ist; einen Pufferbereich des zweiten Leitfähigkeitstyps, der in einer Draufsicht den Wannenbereich umgibt und in der Oberflächenschicht des Halbleitersubstrats ausgebildet ist; einen Isolierfilm, der auf der oberen Oberfläche des Wannenbereichs und auf der oberen Oberfläche des Pufferbereichs ausgebildet ist; eine Elektrode, die auf der oberen Oberfläche des Isolierfilms ausgebildet ist; und eine ein elektrisches Feld entspannende Struktur des zweiten Leitfähigkeitstyps, die in einer Draufsicht den Pufferbereich umgibt und in der Oberflächenschicht des Halbleitersubstrats ausgebildet ist. Der Pufferbereich berührt den Wannenbereich. Eine Störstellenkonzentration im Pufferbereich ist in einer vom aktiven Bereich abgewandten Richtung reduziert. Ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode ist an einer Position gelegen, die näher zum aktiven Bereich liegt als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs. Die ein elektrisches Feld entspannende Struktur umfasst eine Vielzahl von RESURF-Schichten des zweiten Leitfähigkeitstyps, die in einer Draufsicht jeweils den Pufferbereich umgeben und in der Oberflächenschicht des Halbleitersubstrats ausgebildet sind. Eine der RESURF-Schichten, die dem aktiven Bereich am nächsten gelegen ist, berührt den Pufferbereich. Zumindest zwei der RESURF-Schichten in einer Reihenfolge zunehmenden Abstands vom aktiven Bereich berühren einander.
  • Ein zweiter Aspekt der in dieser Patentbeschreibung offenbarten Technik ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches umfasst: Ausbilden eines Wannenbereichs eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht eines Halbleitersubstrats eines ersten Leitfähigkeitstyps so, dass er in einer Draufsicht einen aktiven Bereich umgibt, wobei der aktive Bereich ein Bereich ist, in welchem eine Elementstruktur in der Oberflächenschicht des Halbleitersubstrats ausgebildet ist; Ausbilden eines Pufferbereichs des zweiten Leitfähigkeitstyps in der Oberflächenschicht des Halbleitersubstrats so, dass er in einer Draufsicht den Wannenbereich umgibt; Ausbilden eines Isolierfilms auf der oberen Oberfläche des Wannenbereichs und auf der oberen Oberfläche des Pufferbereichs; Ausbilden einer Elektrode auf der oberen Oberfläche des Isolierfilms; und Ausbilden einer ein elektrisches Feld entspannenden Struktur des zweiten Leitfähigkeitstyps in der Oberflächenschicht des Halbleitersubstrats so, dass sie in einer Draufsicht die Pufferschicht umgibt. Der Pufferbereich berührt den Wannenbereich. Eine Störstellenkonzentration im Pufferbereich ist in einer vom aktiven Bereich abgewandten Richtung reduziert. Ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode ist an einer Position gelegen, die näher zum aktiven Bereich liegt als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs. Die ein elektrisches Feld entspannende Struktur enthält eine Vielzahl von RESURF-Schichten des zweiten Leitfähigkeitstyps, die in einer Draufsicht jeweils den Pufferbereich umgeben und in der Oberflächenschicht des Halbleitersubstrats ausgebildet sind. Eine der RESURF-Schichten, die dem aktiven Bereich am nächsten gelegen ist, berührt den Pufferbereich. Zumindest zwei der RESURF-Schichten in einer Reihenfolge zunehmenden Abstands vom aktiven Bereich berühren einander.
  • Die ersten und zweiten Aspekte der in dieser Patentbeschreibung offenbarten Technik machen es möglich, die Stabilität einer statischen Durchschlagspannung der Halbleitervorrichtung aufrecht zu erhalten, während eine Reduzierung von Ic(break) verhindert wird.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile bezüglich einer in dieser Patentbeschreibung offenbarten Technik werden aus der folgenden detaillierten Beschreibung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Schnittansicht, die ein Beispiel der Konfiguration eines IGBT als eine Halbleitervorrichtung in Bezug auf eine bevorzugte Ausführungsform zeigt;
    • 2 ist eine Schnittansicht, die ein anderes Beispiel der Konfiguration eines IGBT als eine Halbleitervorrichtung in Bezug auf die bevorzugte Ausführungsform zeigt;
    • 3 ist eine Ansicht, um eine elektrische Feldverteilung während einer Anlegung einer statischen Durchschlagspannung und eine elektrische Feldverteilung während einer Abschaltoperation zum Ausschalten in der in 2 gezeigten Konfiguration mit einer konstanten RESURF-Implantationsdosis zu vergleichen;
    • 4 ist eine Draufsicht, die ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß der bevorzugten Ausführungsform zeigt;
    • 5 ist eine Draufsicht, die einen Bereich X in 4 in vergrößerter Form zeigt;
    • 6 ist eine Schnittansicht, genommen entlang einer Linie B-B' in 5;
    • 7 ist eine Schnittansicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung einer bevorzugten Ausführungsform zeigt;
    • 8 ist eine Schnittansicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung einer bevorzugten Ausführungsform zeigt;
    • 9 zeigt eine Konzentrationsverteilung entlang einem Schnitt C-C' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration.
    • 10 zeigt eine Ersatzschaltung eines IGBT während einer Anlegung einer statischen Durchschlagspannung;
    • 11 zeigt eine Ersatzschaltung des IGBT in einem Schaltmodus;
    • 12 zeigt eine elektrische Feldverteilung unter einer Bedingung für eine optimale RESURF-Implantationsdosis entlang einem Schnitt C-C' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration;
    • 13 zeigt die Abhängigkeit einer RESURF-Implantationsdosis von BV und Ic(break) in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration;
    • 14 zeigt eine Spitzentemperatur und eine elektrische Feldverteilung während einer Abschaltoperation zum Ausschalten entlang einem Schnitt F-F' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration und der in 2 gezeigten Konfiguration;
    • 15 und 16 sind Schnittansichten, die ein Verfahren zum Herstellen eines Pufferbereichs vom P-Typ in vereinfachter Form zeigen;
    • 17 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in der ein Wannenbereich vom P+-Typ, ein Pufferbereich vom P-Typ und eine ein elektrisches Feld entspannende Struktur verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen;
    • 18 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in der der Wannenbereich vom P+-Typ, der Pufferbereich vom P-Typ und die ein elektrisches Feld entspannende Struktur verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen;
    • 19 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in der ein Zwischenschicht-Isolierfilm und ein Oxidfilm verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen; und
    • 20 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in der eine Elektrode eine verschiedene Form gegenüber derjenigen in der in 6 gezeigten Konfiguration aufweist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden unter Verweis auf die beiliegenden Zeichnungen bevorzugte Ausführungsformen beschrieben. Beispielhafte Effekte, die durch eine oder zwei oder mehr bevorzugte Ausführungsformen erzeugt werden, werden nach Beschreibung der einen oder zwei oder mehr bevorzugten Ausführungsformen zusammen beschrieben.
  • Die Zeichnungen werden schematisch präsentiert. Zu Veranschaulichungszwecken wird eine Struktur, wo geeignet, weggelassen oder vereinfacht. Korrelationen im Hinblick auf Größe und Position zwischen Strukturen etc., die in verschiedenen Zeichnungen gezeigt sind, werden nicht immer korrekt veranschaulicht, sind aber, wo geeignet, änderbar. In einer Zeichnung wie etwa einer Draufsicht, mit Ausnahme einer Schnittansicht, können Schraffuren angegeben sein, um ein Verständnis der Substanzen der bevorzugten Ausführungsformen zu erleichtern.
  • In der im Folgenden gegebenen Beschreibung ist ähnlichen Komponenten das gleiche Zeichen gegeben, und sie sind in den Zeichnungen mit dem gleichen Zeichen veranschaulicht. Diesen Komponenten wird der gleiche Name gegeben, und sie sollen die gleiche Funktion erfüllen. Um eine Doppelung zu vermeiden, wird folglich eine detaillierte Beschreibung dieser Komponenten in einigen Fällen weggelassen.
  • In der im Folgenden gegebenen Beschreibung wird ein Begriff, der eine bestimmte Position oder eine bestimmte Richtung bedeutet, wie etwa „oberer“, „unterer“, „links“, „rechts“, „seitlich“, „unten“, „vorderer“ oder „rückwärtig“ verwendet. Diese Begriffe werden der Zweckmäßigkeit halber verwendet, um ein Verständnis der Substanzen der bevorzugten Ausführungsformen zu erleichtern, und beziehen sich nicht auf Richtungen im tatsächlichen Gebrauch.
  • In der im Folgenden angegebenen Beschreibung kann eine Ordnungszahl wie etwa „erster“ oder „zweiter“ verwendet werden. Diese Begriffe werden der Zweckmäßigkeit halber verwendet, um ein Verständnis der Substanzen der bevorzugten Ausführungsformen zu erleichtern, und sollen eine Reihenfolge, die durch diese Begriffe definiert werden können, nicht beschränken.
  • <Erste bevorzugte Ausführungsform>
  • Im Folgenden wird eine Halbleitervorrichtung einer ersten bevorzugten Ausführungsform beschrieben.
  • 1 ist eine Schnittansicht, die ein Beispiel der Konfiguration eines Bipolartransistors mit isoliertem Gate (nämlich eines IGBT) als eine Halbleitervorrichtung in Bezug auf diese bevorzugte Ausführungsform zeigt. 1 ist eine Schnittansicht, genommen entlang einer Linie B-B' in 5, auf die unten Bezug genommen wird.
  • Wie in 1 veranschaulicht ist, umfasst der IGBT einen Zellenteil 1, einen Anschlussteil 3, der in einer Draufsicht den Zellenteil 1 umgibt, und einen Abschlussteil 2, der in einer Draufsicht den Anschlussteil 3 umgibt.
  • Der Zellenteil 1 umfasst: ein Halbleitersubstrat 4 vom N-Typ; eine Halbleiterschicht 11 vom N-Typ, die auf der unteren Oberfläche des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; eine Kollektorschicht 12 vom P-Typ, die auf der unteren Oberfläche der Halbleiterschicht 11 vom N-Typ ausgebildet ist; eine Kollektorelektrode, die mit der unteren Oberfläche der Kollektorschicht 12 vom P-Typ verbunden; eine Diffusionsschicht 101 vom N-Typ, die in einer Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ teilweise ausgebildet ist; eine Basisschicht 102 vom P-Typ, die in einer Oberflächenschicht der Diffusionsschicht 101 vom N-Typ ausgebildet ist; eine Kontaktschicht 103 vom P++-Typ, die in einer Oberflächenschicht der Basisschicht 102 vom P-Typ teilweise ausgebildet ist; eine Vielzahl von Gräben 14, die das Halbleitersubstrat 4 vom N--Typ und die Diffusionsschicht 101 vom N-Typ von der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ aus durchdringen; eine Implantationsschicht 104 vom N++-Typ, die in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ und zwischen dem Graben 14 und der Kontaktschicht 103 vom P++-Typ ausgebildet ist; einen Isolierfilm 105, der im Graben 14 ausgebildet ist; eine Gateelektrode 106, die von dem Isolierfilm 105 im Graben 14 die Implantationsschicht 104 vom N++-Typ berührend umgeben ist; eine Emitterelektrode 107, die von dem Isolierfilm 105 im Graben 14 ohne die Gateelektrode 106 umgeben ist; einen Zwischenschicht-Isolierfilm 108, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ ausgebildet ist, während er einen Teil der Emitterelektrode 107 und der Kontaktschicht 103 vom P++-Typ freilegt; eine Elektrode 8, die einen Teil der Emitterelektrode 107, der Kontaktschicht 103 vom P++-Typ und den Zwischenschicht-Isolierfilm 108 bedeckt; ein halbisolierenden Film 13 mit einer Hüpfleitfähigkeit, der die Elektrode 8 teilweise bedeckt; und einen Schutzfilm 114, der den halbisolierenden Film 13 und einen Teil der Elektrode 8 bedeckt.
  • Der Anschlussteil 3 umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; einen Wannenbereich 5 vom P+-Typ als eine Störstellenschicht vom P-Typ, der teilweise in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ ausgebildet ist; eine Kontaktschicht 109 vom P++-Typ, die in der Oberflächenschicht des Wannenbereichs 5 vom P+-Typ ausgebildet und mit der Elektrode 8 im Zellenteil 1 verbunden ist; einen Pufferbereich 7 vom P-Typ, der teilweise in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ ausgebildet ist, sich vom Wannenbereich 5 vom P+-Typ aus durchgehend erstreckt und an einer zum Abschlussteil 2 näher gelegenen Position als der Wannenbereich 5 vom P+-Typ ausgebildet ist; den Zwischenschicht-Isolierfilm 108, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; einen Oxidfilm 9, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108 teilweise ausgebildet ist, eine Polysilizium-Gateleitung 110 auf der Oberfläche, die auf einem Teil der oberen Oberfläche des Zwischenschicht-Isolierfilms 108 ausgebildet ist, der ohne vom Oxidfilm 9 bedeckt zu sein freigelegt ist; die Elektrode 8, die die Polysilizium-Gateleitung 110 auf der Oberfläche und einen Teil des Oxidfilms 9 bedeckt; den halbisolierenden Film 13, der die Elektrode 8 und den Oxidfilm 9 bedeckt; und den Schutzfilm 114, der den halbisolierenden Film 13 bedeckt.
  • Der Abschlussteil 2 umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ, die Kollektorschicht 12 vom P-Typ; eine RESURF-Schicht 6 vom P--Typ als eine Störstellenschicht vom P-Typ, die sich vom Pufferbereich 7 vom P-Typ aus durchgehend erstreckt und teilweise in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; eine Stoppschicht 115 vom N++-Typ, die in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ am äußeren Rand des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; den Zwischenschicht-Isolierfilm 108, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ teilweise ausgebildet ist; den Oxidfilm 9, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108 teilweise ausgebildet ist; die Elektrode 8, die die Stoppschicht 115 vom N++-Typ und einen Teil des Oxidfilms 9 bedeckt; den halbisolierenden Film 13, der die obere Oberfläche des Halbleitersubstrats 4 vom N-Typ und der Elektrode 8 und des Oxidfilms 9, die darauf vorhanden sind, bedeckt; und den Schutzfilm 114, der den halbisolierenden Film 13 bedeckt. Die Elektrode 8 ist so ausgebildet, dass sie sich über den Anschlussteil 3 und den Abschlussteil 2 erstreckt.
  • Ein Bereich, in dem die RESURF-Schicht 6 vom P-Typ vorhanden ist, entspricht einer ein elektrisches Feld entspannenden Struktur 10. Die Elektrode 8, die im Abschlussteil 2 ausgebildet ist und sich von der Elektrode 8 im Anschlussteil 3 aus durchgehend erstreckt, weist einen externen Endteilbereich (nämlich einen näher zum Abschlussteil 2 gelegenen Endteilbereich) auf, der außerhalb eines Endteilbereichs der mit dem Pufferbereich 7 vom P-Typ zusammenhängenden RESURF-Schicht 6 vom P-Typ gelegen ist.
  • Der Abschlussteil 2 ist durch den halbisolierenden Film 13 auf dem gleichen Potential wie die Emitterelektrode bedeckt. Dies erreicht, dass eine Abschirmung eines elektrischen Einflusses auf das Innere des Substrats durch eine externe Ladung bewirkt wird.
  • 2 ist eine Schnittansicht, die ein anderes Beispiel der Konfiguration eines IGBT als eine Halbleitervorrichtung zeigt. Wie in 2 veranschaulicht ist, umfasst der IGBT den Zellenteil 1, einen Anschlussteil 3A, der in einer Draufsicht den Zellenteil 1 umgibt, und einen Abschlussteil 2A, der in einer Draufsicht den Anschlussteil 3A umgibt.
  • Der Zellenteil 1 umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; die Kollektorelektrode; die Diffusionsschicht 101 vom N-Typ; die Basisschicht 102 vom P-Typ; die Kontaktschicht 103 vom P++-Typ; eine Vielzahl von Gräben 14; die Implantationsschicht 104 vom N++-Typ; den Isolierfilm 105; die Gateelektrode 106; die Emitterelektrode 107; den Zwischenschicht-Isolierfilm 108; eine Elektrode 8A; den halbisolierenden Film 13; und den Schutzfilm 114.
  • Der Anschlussteil 3A umfasst: das Halbleitersubstrat 4 vom N--Typ: die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; einen Wannenbereich 5A vom P+-Typ als eine Störstellenschicht vom P-Typ, der in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ ausgebildet ist; die Kontaktschicht 109 vom P++-Typ, die in einer Oberflächenschicht des Wannenbereichs 5A vom P+-Typ ausgebildet und mit der Elektrode 8A im Zellenteil 1 verbunden ist; den Zwischenschicht-Isolierfilm 108; den Oxidfilm 9; die Polysilizium-Gateleitung 110 auf der Oberfläche; eine Elektrode 8A, die einen Teil der Emitterelektrode 107, der Kontaktschicht 103 vom P++-Typ und den Zwischenschicht-Isolierfilm 108 bedeckt; den halbisolierenden Film 13; und den Schutzfilm 114.
  • Der Abschlussteil 2A umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; eine Diffusionsschicht 61B vom P-Typ als eine Störstellenschicht vom P-Typ, die sich vom Wannenbereich 5A vom P+-Typ aus durchgehend erstreckt und teilweise in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ ausgebildet ist; eine Implantationsschicht 61A vom P-Typ als eine Störstellenschicht vom P-Typ, die teilweise in einer Oberflächenschicht der Diffusionsschicht 61B vom P-Typ ausgebildet ist; eine Diffusionsschicht 62B vom P--Typ als eine Störstellenschicht vom P-Typ, die sich von der Diffusionsschicht 61B vom P--Typ aus durchgehend erstreckt, in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ teilweise ausgebildet ist und außenliegend zu der Diffusionsschicht 61B vom P--Typ gelegen ist; eine Implantationsschicht 62A vom P-Typ als eine Störstellenschicht vom P-Typ, die in einer Oberflächenschicht der Diffusionsschicht 62B vom P--Typ teilweise ausgebildet ist; eine Diffusionsschicht 63B vom P--Typ als eine Störstellenschicht vom P-Typ, die sich von der Diffusionsschicht 62B vom P--Typ aus durchgehend erstreckt, in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ teilweise ausgebildet und außenliegend zu der Diffusionsschicht 62B vom P--Typ gelegen ist; eine Implantationsschicht 63A vom P-Typ als eine Störstellenschicht vom P-Typ, die teilweise in einer Oberflächenschicht der Diffusionsschicht 63B vom P-Typ ausgebildet ist; eine Diffusionsschicht 6nB vom P--Typ als eine Störstellenschicht vom P-Typ, die außenliegend zu einer Diffusionsschicht 6n-1B vom P--Typ gelegen ist; eine Implantationsschicht 6nA vom P-Typ als eine Störstellenschicht vom P-Typ, die in einer Oberflächenschicht der Diffusionsschicht 6nB vom P--Typ teilweise ausgebildet ist; die Stoppschicht 115 vom N++-Typ; den Zwischenschicht-Isolierfilm 108; den Oxidfilm 9; den halbisolierenden Film 13; und den Schutzfilm 114.
  • Von den vorgenannten Elementen bilden die Diffusionsschicht 61B vom P--Typ, die Implantationsschicht 61A vom P-Typ, die Diffusionsschicht 62B vom P--Typ, die Implantationsschicht 62A vom P-Typ, die Diffusionsschicht 63B vom P--Typ, die Implantationsschicht 63A vom P-Typ, ..., die Diffusionsschicht 6n-1B vom P--Typ, die Implantationsschicht 6n-1A vom P-Typ, die Diffusionsschicht 6nB vom P-Typ und die Implantationsschicht 6nA vom P-Typ die ein elektrisches Feld entspannende Struktur 10.
  • Die Diffusionsschicht 61B vom P--Typ und die Implantationsschicht 61A vom P-Typ bilden eine RESURF-Schicht 61 vom P-Typ. Desgleichen bilden die Diffusionsschicht 62B vom P--Typ und die Implantationsschicht 62A vom P-Typ eine RESURF-Schicht 62 vom P-Typ. Die Diffusionsschicht 63B vom P-Typ und die Implantationsschicht 63A vom P-Typ bilden eine RESURF-Schicht 63 vom P-Typ. Die Diffusionsschicht 6n-1B vom P--Typ und die Implantationsschicht 6n-1A vom P-Typ bilden eine RESURF-Schicht 6n-1 . Die Diffusionsschicht 6nB vom P--Typ und die Implantationsschicht 6nA vom P-Typ bilden eine RESURF-Schicht 6n vom P-Typ.
  • Die Breite der Implantationsschicht 61A vom P-Typ ist als w1 definiert. Die Breite der Implantationsschicht 62A vom P-Typ ist als w2 definiert. Die Breite der Implantationsschicht 63A vom P-Typ ist als w3 definiert. Desgleichen ist die Breite der Implantationsschicht 6n-1A vom P-Typ als w(n-1) definiert, und die Breite der Implantationsschicht 6nA vom P-Typ ist als wn definiert.
  • Ein Bereich zwischen der Implantationsschicht 61A vom P-Typ und der Implantationsschicht 62A vom P-Typ ist als Zwischenschichtbereich (einer Breite von s2) definiert. Ein Bereich zwischen der Implantationsschicht 62A vom P-Typ und der Implantationsschicht 63A vom P-Typ ist als ein Zwischenschichtbereich (einer Breite von s3) definiert. Desgleichen ist ein Bereich zwischen der Implantationsschicht 6n-1A vom P-Typ und der Implantationsschicht 6nA vom P-Typ als ein Zwischenschichtbereich (einer Breite von sn) definiert.
  • Die Breite s2 des Zwischenschichtbereichs und die Breite w2 der Implantationsschicht 62A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in einer vom Zellenteil 1 abgewandten Richtung berührt, bilden einen Satz. Ferner bilden die Breite s3 des Zwischenschichtbereichs und die Breite w3 der Implantationsschicht 63A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1 abgewandten Richtung berührt, einen Satz. Desgleichen bilden die Breite sn des Zwischenschichtbereichs und die Breite wn der Implantationsschicht 6nA vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1 abgewandten Richtung berührt, einen Satz.
  • In der in 2 veranschaulichten Konfiguration enthält die ein elektrisches Feld entspannende Struktur 10 eine Vielzahl von RESURF-Schichten. Dies hat einen verhältnismäßig breiter Prozessspielraum (zulässiger Bereich) für eine RESURF-Implantationsdosis in Bezug auf eine statische Durchschlagspannung (die im Folgenden Durchschlagspannung (BV) genannt wird) zur Folge, wie später beschrieben wird.
  • In der vorhergehenden Konfiguration kann, indem man die Breite w2, w3 ... wn, die Breite s2, s3 ... sn des Zwischenschichtbereichs und die Anzahl eines Satzes, der den Zwischenschichtbereich und die diesem Zwischenschichtbereich entsprechende Implantationsschicht vom P-Typ umfasst, geeignet auslegt, eine elektrische Feldverteilung im Substrat in der ein elektrisches Feld entspannenden Struktur 10 eine ideale Verteilung einer Form wie ein Trapez werden, in welcher eine elektrische Feldintensität an Stellen in Richtung des Zellenteils und des Abschlussteils niedrig ist und in der Umgebung einer dazwischenliegenden Position zwischen dem Zellenteil und dem Abschlussteil hoch ist.
  • Dies macht es möglich, eine Struktur eines Halbleiterelements so auszubilden, dass eine beabsichtigte statische Durchschlagspannung als Antwort auf eine Durchschlagspannungsklasse (wie etwa beispielsweise eine hohe Durchschlagspannungsklasse von 3300 V), bei der die Halbleitervorrichtung verwendet werden soll, und eine Anwendung der Halbleitervorrichtung erreicht werden.
  • In einer angenommenen Konfiguration weist eine RESURF-Implantationsdosis eine Abhängigkeit von einer statischen Durchschlagspannung einer Halbleiterelementstruktur auf. Falls eine RESURF-Implantationsdosis höher als eine obere Grenze eines zulässigen Bereichs wird, konzentriert sich ein elektrisches Feld im Substrat in der ein elektrisches Feld entspannenden Struktur 10 während einer Anlegung einer statischen Durchschlagspannung an einer Stelle in Richtung des Abschlussteils. Dies führt zu einer Reduzierung von BV.
  • Indes konzentriert sich, falls eine RESURF-Implantationsdosis geringer als eine untere Grenze des zulässigen Bereichs wird, ein elektrisches Feld in dem Substrat in der ein elektrisches Feld entspannenden Struktur 10 während einer Anlegung der statischen Durchschlagspannung an einer Stelle in Richtung des Zellenteils. Dies führt ebenfalls zu einer Reduzierung von BV.
  • Wie man aus dem Obigen versteht, wird ein Prozessspielraum (zulässiger Bereich) für eine RESURF-Implantationsdosis im Hinblick darauf, eine Reduzierung von BV zu vermeiden, bestimmt.
  • Wenn ein Halbleiterelement von einem EIN-Zustand in einen AUS-Zustand geschaltet wird (nämlich während einer Abschaltoperation zum Ausschalten), tritt eine Leitfähigkeitsmodulation auf, so dass die Konzentration von im Halbleitersubstrat 4 vom N--Typ akkumulierten Trägern höher als eine Störstellenkonzentration im Halbleitersubstrat 4 vom N--Typ erhöht wird. Dies verhindert eine Ausbildung einer Verarmung im Substrat.
  • Dies bewirkt, dass sich während einer Anlegung einer statischen Durchschlagspannung ein elektrisches Feld im Substrat in der ein elektrisches Feld entspannenden Struktur 10 an einer Stelle in Richtung des Zellenteils so konzentriert, dass eine elektrische Feldkonzentration auf einem Endteilbereich des Wannenbereichs 5A vom P+-Typ in Richtung des Abschlussteils hervorgerufen wird, was zu einem Stromdurchschlag führt.
  • 3 ist eine Ansicht, um eine elektrische Feldverteilung während einer Anlegung einer statischen Durchschlagspannung und eine elektrische Feldverteilung während einer Abschaltoperation zum Ausschalten in der in 2 gezeigten Konfiguration mit einer konstanten RESURF-Implantationsdosis zu vergleichen. In 3 zeigt die vertikale Achse eine Feldverteilung [V/cm] entlang einem Schnitt C-C' in 2, und die horizontale Achse zeigt eine Position auf einer Koordinate vom Zellenteil in Richtung des Abschlussteils.
  • Ein Punkt A in 3 entspricht einem Endteilbereich des Wannenbereichs vom P+-Typ in Richtung des Abschlussteils in der in 2 gezeigten Konfiguration. Ein Punkt B in 3 entspricht einem Endteilbereich der Diffusionsschicht 61B vom P--Typ in Richtung des Abschlussteils in der in 2 gezeigten Konfiguration. Gestrichelte Linien in 3 geben die elektrische Feldverteilung während einer Abschaltoperation zum Ausschalten an, und durchgezogene Linien geben die elektrische Feldverteilung während einer Anlegung einer statischen Durchschlagspannung an. Ferner wird, um den Vergleich vorzunehmen, eine gleiche Spannung angelegt.
  • Wie in 3 veranschaulicht ist, wird während einer Anlegung einer statischen Durchschlagspannung eine ideale elektrische Feldverteilung ausgebildet. Im Gegensatz dazu konzentriert sich während einer Abschaltoperation zum Ausschalten ein elektrisches Feld auf dem Endteilbereich des Wannenbereichs 5 vom P+-Typ in Richtung des Abschlussteils, was zu einer Reduzierung von Ic(break) führt.
  • Als Folge wird eine untere Grenze einer RESURF-Implantationsdosis nicht unter dem Gesichtspunkt von BV, sondern unter dem Gesichtspunkt von Ic(break) bestimmt, so dass ein Prozessspielraum (zulässiger Bereich) für die RESURF-Implantationsdosis eingeengt wird.
  • In der in 1 gezeigten Konfiguration bildet die RESURF-Schicht 6 die ein elektrisches Feld entspannende Struktur 10. Wie in diesem Fall konzentriert sich bei Vorhandensein einer RESURF-Schicht ein elektrisches Feld im Substrat auf einem Endteilbereich der RESURF-Schicht 6 in Richtung des Zellenteils, der den Wannenbereich 5 vom P+-Typ berührt, und auf einem Endteilbereich der RESURF-Schicht 6 in Richtung des Abschlussbereichs.
  • Falls eine RESURF-Implantationsdosis eine obere Grenze oder eine untere Grenze des zulässigen Bereichs überschreitet (falls nämlich die RESURF-Implantationsdosis die obere Grenze übersteigt oder unter die untere Grenze fällt), konzentriert sich ein elektrisches Feld ferner auf sowohl dem Endteilbereich der RESURF-Schicht 6 in Richtung des Zellenteils als auch dem Endteilbereich der RESURF-Schicht 6 in Richtung des Abschlussbereichs. Daher wird der Prozessspielraum für die RESURF-Implantationsdosis in der in 1 gezeigten Konfiguration enger als der Prozessspielraum für eine RESURF-Implantationsdosis in der in 2 gezeigten Konfiguration.
  • Um eine elektrische Feldkonzentration an einer Stelle in Richtung des Zellenteils in der in 1 gezeigten Konfiguration zu unterdrücken, wird die Elektrode 8 so ausgebildet, dass sie außerhalb eines Endteilbereichs des Pufferbereichs 7 vom P-Typ in Richtung des Abschlussteils gelegen ist.
  • Dies macht es möglich, ein elektrisches Feld während einer Anlegung einer statischen Durchschlagspannung unter Ausnutzung eines Feldplatteneffekts der Elektrode 8 zu unterdrücken.
  • Während einer Abschaltoperation zum Ausschalten wird jedoch wie oben beschrieben eine Ausbildung einer Verarmung im Substrat verhindert, so dass eine elektrische Feldkonzentration an einer Stelle direkt unter dem Feldplatten-Endteilbereich der Elektrode 8 hervorgerufen wird. Dies verursacht einen Stromdurchschlag der Vorrichtung.
  • Wie man aus dem Obigen versteht, ist es nicht wünschenswert, eine Elektrode 8 so zu erweitern, dass deren Endteilbereich die ein elektrisches Feld entspannende Struktur 10 im Abschlussbereich 2 erreicht.
  • 4 ist eine Draufsicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung der bevorzugten Ausführungsform zeigt. Wie in 4 veranschaulicht ist, umfasst die Halbleitervorrichtung dieser bevorzugten Ausführungsform einen Zellenteil 1B, einen Anschlussteil 3B, der in einer Draufsicht den Zellenteil 1B umgibt, und einen Abschlussteil 2B, der in einer Draufsicht den Anschlussteil 3B umgibt.
  • 5 ist eine Draufsicht, die einen Bereich X in 4 in vergrößerter Form zeigt. Wie in 5 veranschaulicht ist, umfasst die Halbleitervorrichtung dieser bevorzugten Ausführungsform den Zellenteil 1B, den Anschlussteil 3B, der in einer Draufsicht den Zellenteil 1B umgibt, und den Abschlussteil 2B, der in einer Draufsicht den Anschlussteil 3B umgibt, im Bereich X.
  • In 5 umfasst der Zellenteil 1B den Wannenbereich 5 vom P+-Typ, der am äußeren Rand des Zellenteils 1B ausgebildet ist, und eine Elektrode 8B, die den Wannenbereich 5 vom P+-Typ bedeckt und beispielsweise aus Aluminium besteht.
  • Der Anschlussteil 3B enthält den Wannenbereich 5 vom P+-Typ, den Pufferbereich 7 vom P-Typ, der mit dem äußeren Rand des Wannenbereichs 5 vom P+-Typ zusammenhängt, und die Elektrode 8B, die den Wannenbereich 5 vom P+-Typ und einen Teil des Pufferbereichs 7 vom P-Typ bedeckt.
  • Wie in 5 gezeigt ist, ist der äußere Rand der Elektrode 8B von der RESURF-Schicht 61 vom P-Typ, die eine ein elektrisches Feld entspannende Struktur bildet, getrennt.
  • Der Abschlussbereich 2B enthält zumindest die RESURF-Schicht 61 vom P-Typ, die in einer Draufsicht den Pufferbereich 7 vom P-Typ umgibt, und die RESURF-Schicht 62 vom P-Typ, die in einer Draufsicht die RESURF-Schicht 61 vom P-Typ umgibt.
  • 6 ist eine entlang der Linie B-B' in 5 genommene Schnittansicht. Wie in 6 veranschaulicht ist, umfasst die Halbleitervorrichtung dieser bevorzugten Ausführungsform den Zellenteil 1B, den Anschlussteil 3B, der in einer Draufsicht den Zellenteil 1B umgibt, und den Abschlussteil 2B, der in einer Draufsicht den Anschlussteil 3B umgibt.
  • Der Zellenteil 1B umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; die Kollektorelektrode; die Diffusionsschicht 101 vom N-Typ; die Basisschicht 102 vom P-Typ; die Kontaktschicht 103 vom P++-Typ; eine Vielzahl von Gräben 14; die Implantationsschicht 104 vom N++-Typ; den Isolierfilm 105; die Gateelektrode 106; die Emitterelektrode 107; einen Zwischenschicht-Isolierfilm 108B, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ ausgebildet ist, während ein Teil der Emitterelektrode 107 und der Kontaktschicht 103 vom P++-Typ freigelegt ist; die Elektrode 8B, die einen Teil der Emitterelektrode 107, der Kontaktschicht 103 vom P++-Typ und den Zwischenschicht-Isolierfilm 108B bedeckt; einen halbisolierenden Film 13B mit einer Hüpfleitfähigkeit, der die Elektrode 8B teilweise bedeckt; und einen Schutzfilm 114B, der den halbisolierenden Teil 13B und einen Teil der Elektrode 8B bedeckt.
  • Der Anschlussteil 3B umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; den Wannenbereich 5 vom P+-Typ; die Kontaktschicht 109 vom P++-Typ, die in der Oberflächenschicht des Wannenbereichs 5 vom P+-Typ ausgebildet und mit der Elektrode 8B im Zellenteil 1B verbunden ist; den Pufferbereich 7 vom P-Typ; den Zwischenschicht-Isolierfilm 108B, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ ausgebildet ist; einen Oxidfilm 9B, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108B teilweise ausgebildet ist; die Polysilizium-Gateleitung 110 auf der Oberfläche; die Elektrode 8B, die die Polysilizium-Gateleitung 110 auf der Oberfläche und einen Teil des Oxidfilms 9B bedeckt; den halbisolierenden Film 13B, der die Elektrode 8B und den Oxidfilm 9B bedeckt; und den Schutzfilm 114B, der den halbisolierenden Film 13B bedeckt.
  • Der Abschlussteil 2B umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; die Diffusionsschicht 61B vom P--Typ als eine Störstellenschicht vom P-Typ, die sich vom Pufferbereich 7 vom P-Typ aus durchgehend erstreckt und teilweise in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; die Implantationsschicht 61A vom P-Typ; die Diffusionsschicht 62B vom P--Typ; die Implantationsschicht 62A vom P-Typ; die Diffusionsschicht 63B vom P--Typ; die Implantationsschicht 63A vom P-Typ; die Diffusionsschicht 6nB vom P--Typ; die Implantationsschicht 6nA vom P-Typ; die Stoppschicht 115 vom N++-Typ; den Zwischenschicht-Isolierfilm 108B, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ teilweise ausgebildet ist; den Oxidfilm 9B, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108B ausgebildet ist; die Elektrode 8B, die die Stoppschicht 115 vom N++-Typ und einen Teil des Oxidfilms 9B bedeckt; den halbisolierenden Film 13B, der die obere Oberfläche des Halbleitersubstrats 4 vom N-Typ und der Elektrode 8B und des Oxidfilms 9B, die darauf vorhanden sind, bedeckt; und den Schutzfilm 114B, der die halbisolierenden Film 13B bedeckt.
  • Der Abschlussteil 2B ist durch den halbisolierenden Film 13B auf dem gleichen Potential wie die Emitterelektrode bedeckt. Dies erreicht, dass eine Abschirmung eines elektrischen Einflusses auf das Innere des Halbleitersubstrats durch eine externe Ladung bewirkt wird.
  • Wie in 6 veranschaulicht ist, enthält in der Halbleitervorrichtung dieser bevorzugten Ausführungsform der Anschlussteil 3B den Wannenbereich 5 vom P+-Typ, der in einer Draufsicht den Zellenteil 1B umgibt. Die Halbleitervorrichtung dieser bevorzugten Ausführungsform enthält den Pufferbereich 7 vom P-Typ, der in einer Draufsicht den Wannenbereich 5 vom P+-Typ umgibt. Ferner enthält die Halbleitervorrichtung dieser bevorzugten Ausführungsform die ein elektrisches Feld entspannende Struktur 10, die in einer Draufsicht den Pufferbereich 7 vom P-Typ umgibt.
  • Um eine elektrische Feldkonzentration auf dem Boden des Grabens 14 im Zellenteil 1B zu verhindern, ist die untere Oberfläche des Wannenbereichs 5 vom P+-Typ in einer größeren Tiefe als der Boden des Grabens 14 ausgebildet. In 6 ist eine Tiefe D5 zur unteren Oberfläche des Wannenbereichs 5 vom P+-Typ größer als eine Tiefe zum Boden des Grabens 14.
  • Der Anschlussteil 3B enthält den Pufferbereich 7 vom P-Typ, der in einer Draufsicht den Wannenbereich 5 vom P+-Typ umgibt. Eine Störstellenkonzentration im Pufferbereich 7 vom P-Typ an der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ ist in einer Richtung vom Zellenteil 1B zum Abschlussteil 2B reduziert.
  • Ein Endteilbereich der Elektrode 8B im Anschlussteil 3B in Richtung des Abschlussteils 2B liegt innerhalb (nämlich näher zum Zellenteil 1B) eines Endteilbereichs des Oxidfilms 9B im Anschlussteil 3B in Richtung des Abschlussteils 2B.
  • Im Abschlussteil 2B ist die ein elektrisches Feld entspannende Struktur 10 in einer Draufsicht in eine Ringform ausgebildet. Die ein elektrisches Feld entspannende Struktur 10 umfasst eine Vielzahl von RESURF-Schichten, die Störstellen vom P-Typ enthalten und in einer Draufsicht den Zellenteil 1B und den Anschlussteil 3B umgeben.
  • Die Diffusionsschicht 61B vom P--Typ, die Diffusionsschicht 62B vom P--Typ, die Diffusionsschicht 63B vom P--Typ, ... und die Diffusionsschicht 6nB vom P-Typ weisen eine niedrigere Störstellenkonzentration als die Implantationsschicht 61A vom P-Typ, die Implantationsschicht 62A vom P-Typ, die Implantationsschicht 63A vom P-Typ, ... und die Implantationsschicht 6nA vom P-Typ auf.
  • Die unteren Oberflächen der Diffusionsschicht 61B vom P--Typ, der Diffusionsschicht 62B vom P--Typ, der Diffusionsschicht 63B vom P--Typ, ... und der Diffusionsschicht 6nB vom P--Typ liegen in geringeren Tiefen als die untere Oberfläche des Wannenbereichs 5 vom P+-Typ. In 6 ist eine Tiefe zu den unteren Oberflächen der Diffusionsschicht 61B vom P--Typ, der Diffusionsschicht 62B vom P--Typ, der Diffusionsschicht 63B vom P--Typ, ... und der Diffusionsschicht 6nB vom P-Typ geringer als die Tiefe D5 zu der unteren Oberfläche des Wannenbereichs 5 vom P+-Typ.
  • Die Diffusionsschicht 61B vom P--Typ, die die RESURF-Schicht 61 vom P-Typ bildet, die dem Zellenteil 1B am nächsten gelegen ist, hat einen Endteilbereich in Richtung des Zellenteils 1B, der den Puffer 7 vom P-Typ berührt oder den Pufferbereich 7 vom P-Typ teilweise überlappt.
  • Indes ist ein Endteilbereich der Diffusionsschicht 61B vom P--Typ in Richtung des Abschlussteils 2B mit zumindest einer der Diffusionsschicht 62B vom P--Typ, der Diffusionsschicht 63B vom P--Typ, ... und der Diffusionsschicht 6nB vom P--Typ verbunden. In 6 ist der Endteilbereich der Diffusionsschicht 61B vom P--Typ in Richtung des Abschlussteils 2B mit der Diffusionsschicht 62B vom P--Typ verbunden, und ein Endteilbereich der Diffusionsschicht 62B vom P--Typ in Richtung des Abschlussteils 2B ist mit der Diffusionsschicht 63B vom P--Typ verbunden.
  • Die Breite w1 der Implantationsschicht 61A vom P-Typ, die Breite w2 der Implantationsschicht 62A vom P-Typ, die Breite w3 der Implantationsschicht 63A vom P-Typ, ... und die Breite wn der Implantationsschicht 6nA vom P-Typ werden in einer Richtung zum äußeren Rand des Abschlussteils 2B kleiner.
  • Die Breite s2 des Zwischenschichtbereichs, die Breite s3 des Zwischenschichtbereichs, ... und die Breite sn des Zwischenschichtbereichs werden in einer Richtung zum äußeren Rand des Abschlussteils 2B größer.
  • Es wird angenommen, dass die Breite s2 des Zwischenschichtbereichs und die Breite w2 der Implantationsschicht 62A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in einer vom Zellenteil 1B abgewandten Richtung berührt, einen Satz bilden. Ferner bilden die Breite s3 des Zwischenschichtbereichs und die Breite w3 der Implantationsschicht 63A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1B abgewandten Richtung berührt, einen Satz. Weiter bilden die Breite sn des Zwischenschichtbereichs und die Breite wn der Implantationsschicht 6nA vom P-Typ, der einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1B abgewandten Richtung berührt, einen Satz. In diesem Fall sind die Breiten dieser Sätze, konkreter (Breite s2 des Zwischenschichtbereichs + Breite w2), (Breite s3 des Zwischenschichtbereichs + Breite w3) und (Breite sn des Zwischenschichtbereichs + Breite wn), einander gleich.
  • <Zweite bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung einer zweiten bevorzugten Ausführungsform wird beschrieben. In der im Folgenden gegebenen Beschreibung ist einer Komponente, die der in der vorhergehenden bevorzugten Ausführungsform beschriebenen Komponente ähnlich ist, das gleiche Zeichen gegeben, und sie ist mit dem gleichen Zeichen in der Zeichnung veranschaulicht. Eine detaillierte Beschreibung dieser Komponente wird, wo geeignet, weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 7 ist eine Schnittansicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung dieser bevorzugten Ausführungsform zeigt. Wie in 7 veranschaulicht ist, umfasst die Halbleitervorrichtung dieser bevorzugten Ausführungsform einen Zellenteil 1C, einen Anschlussteil 3C, der in einer Draufsicht den Zellenteil 1C umgibt, und den Abschlussteil 2B, der in einer Draufsicht den Anschlussteil 3C umgibt. 7 entspricht einer verschiedenen beispielhaften Schnittansicht, genommen entlang der Linie B-B' in 5.
  • Der Zellenteil 1C umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; die Kollektorelektrode; die Diffusionsschicht 101 vom N-Typ; die Basisschicht 102 vom P-Typ; die Kontaktschicht 103 vom P++-Typ; eine Vielzahl von Gräben 14; die Implantationsschicht 104 von N++-Typ; den Isolierfilm 105; die Gateelektrode 106; die Emitterelektrode 107; einen Zwischenschicht-Isolierfilm 108C, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ gebildet ist, während ein Teil der Emitterelektrode 107 und der Kontaktschicht 103 vom P++-Typ freigelegt ist; eine Elektrode 8C, die einen Teil der Emitterelektrode 107, der Kontaktschicht 103 vom P++-Typ und den Zwischenschicht-Isolierfilm 108C bedeckt; den halbisolierenden Film 13B, der die Elektrode 8C teilweise bedeckt; und den Schutzfilm 114B, der den halbisolierenden Film 13B und einen Teil der Elektrode 8C bedeckt.
  • Der Anschlussteil 3C umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; den Wannenbereich 5 vom P+-Typ; die Kontaktschicht 109 vom P++-Typ, die in der Oberflächenschicht des Wannenbereichs 5 vom P+-Typ ausgebildet und mit der Elektrode 8C im Zellenteil 1C verbunden ist; den Pufferbereich 7 vom P-Typ; den Zwischenschicht-Isolierfilm 108C, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ teilweise ausgebildet ist; einen Oxidfilm 9C, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108B teilweise ausgebildet ist; die Polysilizium-Gateleitung 110 auf der Oberfläche; die Elektrode 8C, die die Polysilizium-Gateleitung 110 auf der Oberfläche, einen Teil des Oxidfilms 9C und einen freigelegten Teil des Pufferbereichs 7 vom P-Typ bedeckt; den halbisolierenden Film 13B, der die Elektrode 8C und den Oxidfilm 9C bedeckt; und den Schutzfilm 114B.
  • Der Abschlussteil 2B umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; die Kollektorschicht 12 vom P-Typ; die Diffusionsschicht 61B vom P--Typ; die Implantationsschicht 61A vom P-Typ; die Diffusionsschicht 62B vom P--Typ; die Implantationsschicht 62A vom P-Typ; die Diffusionsschicht 63B vom P--Typ; die Implantationsschicht 63A vom P-Typ; die Diffusionsschicht 6nB vom P--Typ; die Implantationsschicht 6nA vom P-Typ; die Stoppschicht 115 vom N++-Typ; den Zwischenschicht-Isolierfilm 108C, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ teilweise ausgebildet ist; den Oxidfilm 9C, der auf der oberen Oberfläche des Zwischenschicht-Isolierfilms 108C teilweise ausgebildet ist; die Elektrode 8C, die Stoppschicht 115 vom N++-Typ und einen Teil des Oxidfilms 9C bedeckt; den halbisolierenden Film 13B, der die obere Oberfläche des Halbleitersubstrats 4 vom N--Typ und der Elektrode 8C und des Oxidfilms 9C, die darauf vorhanden sind, bedeckt; und den Schutzfilm 114B.
  • Wie in 7 veranschaulicht ist, enthält in der Halbleitervorrichtung dieser bevorzugten Ausführungsform der Anschlussteil 3C den Wannenbereich 5 vom P+-Typ, der in einer Draufsicht den Zellenteil 1C umgibt.
  • Der Anschlussteil 3C enthält den Pufferbereich 7 vom P-Typ, der in einer Draufsicht den Wannenbereich 5 vom P+-Typ umgibt. Eine Störstellenkonzentration im Pufferbereich 7 vom P-Typ an der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ ist in einer Richtung vom Zellenteil 1C zum Abschlussteil 2B reduziert.
  • Ein Endteilbereich der Elektrode 8C im Anschlussteil 3C in Richtung des Abschlussteils 2B liegt innerhalb (nämlich näher zum Zellenteil 1C) eines Endteilbereichs des Oxidfilms 9C im Anschlussteil 3C in Richtung des Abschlussteils 2B.
  • Ein Teil des Pufferbereichs 7 vom P-Typ in Richtung des Zellenteils 1C ist freigelegt, ohne vom Zwischenschicht-Isolierfilm 108C bedeckt zu sein, und der Pufferbereich 7 vom P-Typ ist an diesem Teil mit der Elektrode 8C verbunden.
  • Im Abschlussteil 2B ist die ein elektrisches Feld entspannende Struktur 10 in einer Draufsicht in eine Ringform ausgebildet. Die ein elektrisches Feld entspannende Struktur 10 enthält eine Vielzahl von RESURF-Schichten, die Störstellen vom P-Typ enthalten und in einer Draufsicht den Zellenteil 1C und den Anschlussteil 3C umgeben.
  • Die Diffusionsschicht 61B vom P--Typ, die Diffusionsschicht 62B vom P--Typ, die Diffusionsschicht 63B vom P-Typ, ... und die Diffusionsschicht 6nB vom P-Typ weisen eine niedrigere Störstellenkonzentration als die Implantationsschicht 61A vom P-Typ, die Implantationsschicht 62A vom P-Typ, die Implantationsschicht 63A vom P-Typ, ... und die Implantationsschicht 6nA vom P-Typ auf.
  • Die Diffusionsschicht 61B vom P--Typ, die die RESURF-Schicht 61 vom P-Typ bildet, die dem Zellenteil 1C am nächsten gelegen ist, weist einen Endteilbereich in Richtung des Zellenteils 1C auf, der den Puffer 7 vom P-Typ berührt oder den Pufferbereich 7 vom P-Typ teilweise überlappt.
  • Indes ist ein Endteilbereich der Diffusionsschicht 61B vom P-Typ in Richtung des Abschlussteils 2B mit zumindest einer der Diffusionsschicht 62B vom P--Typ, der Diffusionsschicht 63B vom P--Typ, ... und der Diffusionsschicht 6nB vom P-Typ verbunden. In 7 ist der Endteilbereich der Diffusionsschicht 61B vom P--Typ in Richtung des Abschlussteils 2B mit der Diffusionsschicht 62B vom P--Typ verbunden, und ein Endteilbereich der Diffusionsschicht 62B vom P-Typ in Richtung des Abschlussteils 2B ist mit der Diffusionsschicht 63B vom P--Typ verbunden.
  • Die Breite w1 der Implantationsschicht 61A vom P-Typ, die Breite w2 der Implantationsschicht 62A vom P-Typ, die Breite w3 der Implantationsschicht 63A vom P-Typ, ... und die Breite wn der Implantationsschicht 6nA vom P-Typ werden in einer Richtung zum äußeren Rand des Abschlussteils 2B kleiner.
  • Die Breite s2 des Zwischenschichtbereichs, die Breite s3 des Zwischenschichtbereichs, ... und die Breite sn des Zwischenschichtbereichs werden in einer Richtung zum äußeren Rand des Abschlussteils 2B größer.
  • Es wird angenommen, dass die Breite s2 des Zwischenschichtbereichs und die Breite w2 der Implantationsschicht 62A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in einer vom Zellenteil 1C abgewandten Richtung berührt, einen Satz bilden. Ferner bilden die Breite s3 des Zwischenschichtbereichs und die Breite w3 der Implantationsschicht 63A vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1C abgewandten Richtung berührt, einen Satz. Weiter bilden die Breite sn des Zwischenschichtbereichs und die Breite wn der Implantationsschicht 6nA vom P-Typ, die einen Endteilbereich dieses Zwischenschichtbereichs in der vom Zellenteil 1C abgewandten Richtung berührt, einen Satz. In diesem Fall sind die Breiten dieser Sätze, konkreter (Breite s2 des Zwischenschichtbereichs + Breite w2), (Breite s3 des Zwischenschichtbereichs + Breite w3) und (Breite sn des Zwischenschichtbereichs + Breite wn), einander gleich.
  • <Dritte bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung einer dritten bevorzugten Ausführungsform und ein Verfahren zum Herstellen der Halbleitervorrichtung werden beschrieben. In der im Folgenden gegebenen Beschreibung ist einer Komponente, die der in den vorhergehenden bevorzugten Ausführungsformen beschriebenen Komponente ähnlich ist, das gleiche Zeichen gegeben und ist in den Zeichnungen mit dem gleichen Zeichen veranschaulicht. Eine detaillierte Beschreibung dieser Komponente wird, wo geeignet, weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 8 ist eine Schnittansicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung dieser bevorzugten Ausführungsform zeigt. Wie in 8 veranschaulicht ist, umfasst die Halbleitervorrichtung dieser bevorzugten Ausführungsform einen Zellenteil 1D, einen Anschlussteil 3D, der in einer Draufsicht den Zellenteil 1D umgibt, und einen Abschlussteil 2D, der in einer Draufsicht den Anschlussteil 3D umgibt. 8 entspricht einer anderen beispielhaften Schnittansicht, genommen entlang der Linie B-B' in 5.
  • Der Zellenteil 1D umfasst: das Halbleitersubstrat 4 vom N--Typ; die Halbleiterschicht 11 vom N-Typ; eine Kollektorschicht 12D vom P-Typ, die auf der unteren Oberfläche der Halbleiterschicht 11 vom N-Typ ausgebildet ist; die Kollektorelektrode; die Diffusionsschicht 101 vom N-Typ; die Basisschicht 102 vom P-Typ; die Kontaktschicht 103 vom P++-Typ; eine Vielzahl von Gräben 14; die Implantationsschicht 104 vom N++-Typ; den Isolierfilm 105; die Gateelektrode 106; die Emitterelektrode 107; den Zwischenschicht-Isolierfilm 108B; die Elektrode 8B; den halbisolierenden Film 13B; und den Schutzfilm 114B. Die Kollektorschicht 12D vom P-Typ ist nur im Zellenteil 1D ausgebildet.
  • Der Anschlussteil 3D umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ; den Wannenbereich 5 vom P+-Typ; die Kontaktschicht 109 vom P++-Typ, die in der Oberflächenschicht des Wannenbereichs 5 vom P+-Typ ausgebildet und mit der Elektrode 8B im Zellenteil 1D verbunden ist; den Pufferbereich 7 vom P-Typ; den Zwischenschicht-Isolierfilm 108B, der auf der oberen Oberfläche des Halbleitersubstrats 4 vom N-Typ ausgebildet ist; den Oxidfilm 9B; die Polysilizium-Gateleitung 110 auf der Oberfläche; die Elektrode 8B, den halbisolierenden Film 13B; und den Schutzfilm 114B.
  • Der Abschlussteil 2D umfasst: das Halbleitersubstrat 4 vom N-Typ; die Halbleiterschicht 11 vom N-Typ; die Diffusionsschicht 61B vom P--Typ; die Implantationsschicht 61A vom P-Typ; die Diffusionsschicht 62B vom P--Typ; die Implantationsschicht 62A vom P-Typ; die Diffusionsschicht 63B vom P--Typ; die Implantationsschicht 63A vom P-Typ; die Diffusionsschicht 6nB vom P-Typ; die Implantationsschicht 6nA vom P-Typ; die Stoppschicht 115 vom N++-Typ; den Zwischenschicht-Isolierfilm 108B; den Oxidfilm 9B; die Elektrode 8B; den halbisolierenden Film 13B; und den Schutzfilm 114B.
  • <Konzentrationsverteilung in jeder Konfiguration>
  • 9 zeigt eine Konzentrationsverteilung entlang einem Schnitt C-C' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration. In 9 zeigt die vertikale Achse eine Konzentrationsverteilung entlang dem Schnitt C-C', und die horizontale Achse zeigt eine Position auf einer Koordinate vom Zellenteil in Richtung des Abschlussteils. In 9 sind eine Konzentrationsverteilung in der in 6 gezeigten Konfiguration und eine Konzentrationsverteilung in der in 7 gezeigten Konfiguration jeweils durch durchgezogene Linien angegeben, ist eine Konzentrationsverteilung in der in 2 gezeigten Konfiguration durch fette Linien angegeben, und eine Konzentrationsverteilung in der in 1 gezeigten Konfiguration ist durch gestrichelte Linien angegeben. Ein Vergleich wird unter der Annahme vorgenommen, dass in der in 6 gezeigten Konfiguration, in der in 7 gezeigten Konfiguration und der in 2 gezeigten Konfiguration die gleiche, ein elektrisches Feld entspannende Struktur 10 genutzt wird.
  • <Ersatzschaltung>
  • Eine Ersatzschaltung eines IGBT als eine Halbleitervorrichtung während einer Anlegung einer statischen Durchschlagspannung wird beschrieben. 10 zeigt eine Ersatzschaltung des IGBT während einer Anlegung einer statischen Durchschlagspannung.
  • Wie in 10 gezeigt ist, sind während einer Anlegung einer statischen Durchschlagspannung der Emitteranschluss und der Gateanschluss des IGBT miteinander kurzgeschlossen (nämlich im Leitungskurzschluss) (engl.: shorted). Der Emitteranschluss und der Gateanschluss des IGBT sind mit der Masse verbunden. Indes ist der Kollektoranschluss des IGBT mit einer positiven Stromversorgungsspannung verbunden.
  • Als Nächstes wird eine Ersatzschaltung des IGBT als eine Halbleitervorrichtung in einem Schaltmodus beschrieben. 11 zeigt eine Ersatzschaltung des IGBT im Schaltmodus. In 11 beträgt eine positive Stromversorgungsspannung 1800 V, beträgt eine Temperatur 423 K, beträgt eine Gatespannung etwa 15 V, und eine parasitäre Induktivität Ls der Schaltung beträgt 2,47 µH.
  • Wie in 11 gezeigt ist, ist im Schaltmodus der Emitteranschluss des IGBT mit der Masse verbunden, und der Gateanschluss des IGBT ist über einen Gatewiderstand Rg mit der Gatespannung verbunden.
  • Der Kollektoranschluss des IGBT ist über die parasitäre Induktivität Ls der Schaltung und eine Lastinduktivität Lm mit der positiven Stromversorgungsspannung verbunden.
  • <Elektrische Feldverteilung in jeder Konfiguration>
  • 12 zeigt eine elektrische Feldverteilung unter der Bedingung für eine optimale RESURF-Implantationsdosis entlang dem Schnitt C-C' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration. In 12 zeigt die vertikale Achse eine elektrische Feldverteilung [V/cm] entlang dem Schnitt C-C' an, und die horizontale Achse zeigt eine Position auf einer Koordinate vom Zellenteil in Richtung des Abschlussteils an. In 12 sind eine elektrische Feldverteilung in der in 6 gezeigten Konfiguration und eine elektrische Feldverteilung in der in 7 gezeigten Konfiguration durch gestrichelte Linien angegeben, ist eine elektrische Feldverteilung in der in 2 gezeigten Konfiguration durch durchgezogene Linien angegeben, und eine elektrische Feldverteilung in der in 1 gezeigten Konfiguration ist durch fette Linien angegeben.
  • Ein Punkt A in 12 entspricht einem Endteilbereich des Wannenbereichs vom P+-Typ in Richtung des Abschlussteils in jeder Konfiguration. Ein Punkt B in 12 entspricht einem Endteilbereich der Diffusionsschicht 61B vom P--Typ in Richtung des Abschlussbereichs in jeder Konfiguration.
  • Wie in 12 gezeigt ist, konzentriert sich in der in 1 gezeigten Konfiguration ein elektrisches Feld auf einem Endteilbereich des Wannenbereichs 5 vom P+-Typ in Richtung des Abschlussteils 2 und einem Endteilbereich der RESURF-Schicht 6 in Richtung des Abschlussteils 2.
  • Im Gegensatz dazu ermöglicht in der in 6 gezeigten Konfiguration, in der in 7 gezeigten Konfiguration und der in 2 gezeigten Konfiguration das Vorhandensein einer Vielzahl von RESURF-Schichten (nämlich der RESURF-Schicht 61 vom P-Typ, der RESURF-Schicht 62 vom P-Typ, der RESURF-Schicht 63 vom P-Typ, ... der RESURF-Schicht 6n vom P-Typ) in der ein elektrisches Feld entspannenden Struktur 10, eine elektrische Feldkonzentration auf dem Endteilbereich des Wannenbereichs vom P+-Typ in Richtung des Abschlussteils zu unterdrücken.
  • In der in 2 gezeigten Konfiguration muss eine RESURF-Implantationsdosis auf einen an eine obere Grenze eines zulässigen Bereichs angenäherten Pegel erhöht werden, um eine Reduzierung von Ic(break) zu verhindern. Dies verstärkt jedoch ein elektrisches Feld nahe dem äußeren Rand des Abschlussteils 2A. Konkreter kann ein Erhöhen einer RESURF-Implantationsdosis eine statische Durchschlagspannung einer Halbleitervorrichtung instabil machen.
  • Im Gegensatz dazu ermöglicht in der in 6 gezeigten Konfiguration und in der in 7 gezeigten Konfiguration das Vorhandensein des Pufferbereichs 7 vom P-Typ zwischen dem Wannenbereich 5 vom P+-Typ und der Implantationsschicht 61A vom P-Typ, eine untere Grenze des zulässigen Bereichs für eine RESURF-Implantationsdosis zu verringern. Somit ist es wahrscheinlicher als in der in 2 gezeigten Konfiguration, dass eine ideale elektrische Feldverteilung einer Form wie ein Trapez erzielt wird. Konkreter wird die Notwendigkeit, eine RESURF-Implantationsdosis zu erhöhen, eliminiert, während eine Reduzierung von Ic(break) verhindert wird, was ermöglicht, die Stabilität einer statischen Durchschlagspannung einer Halbleitervorrichtung aufrecht zu erhalten.
  • <Spielraum für RESURF-Implantationsdosis in jeder Konfiguration>
  • 13 zeigt die Abhängigkeit einer RESURF-Implantationsdosis von BV und Ic(break) in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration, der in 2 gezeigten Konfiguration und der in 1 gezeigten Konfiguration. In 13 zeigt die linke vertikale Achse BV (eine Spannung, die auf eine statische Ziel-Durchschlagspannung normiert ist), zeigt die rechte vertikale Achse Ic(break) (einen auf einen maximalen Ic(break) normierten Strom), und die horizontale Achse zeigt eine RESURF-Implantationsdosis. In 13 ist die Abhängigkeit einer Implantationsdosis von BV in jeder der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration durch mit Dreiecken verbundene durchgezogene Linien angegeben, und die Abhängigkeit der Implantationsdosis von Ic(break) in jeder der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration ist durch mit Dreiecken verbundene gestrichelte Linien angegeben. Ferner ist die Abhängigkeit einer Implantationsdosis von BV in der in 2 gezeigten Konfiguration durch mit Kreisen verbundene durchgezogene Linien angegeben, und die Abhängigkeit der Implantationsdosis von Ic(break) in der in 2 gezeigten Konfiguration ist durch mit Kreisen verbundene gestrichelte Linien angegeben. Die Abhängigkeit einer Implantationsdosis von BV in der in 1 gezeigten Konfiguration ist ferner durch mit Rechtecken verbundene durchgezogene Linien angegeben, und die Abhängigkeit der Implantationsdosis von Ic(break) in der in 1 gezeigten Konfiguration ist durch mit Rechtecken verbundene gestrichelte Linien angegeben.
  • Ein Bereich, in welchem sowohl ein normierter Wert in Bezug auf BV als auch ein normierter Wert in Bezug auf Ic(break) 1 übertrifft, entspricht einem zulässigen Bereich (Prozessspielraum) für eine RESURF-Implantationsdosis in jeder Konfiguration.
  • Wie in 13 veranschaulicht ist, ist der Prozessspielraum in der in 1 gezeigten Konfiguration am engsten. Indes enthalten die in 2 gezeigte Konfiguration, die in 6 gezeigte Konfiguration und die in 7 gezeigte Konfiguration die ein elektrisches Feld entspannenden Strukturen 10 ähnlicher Konfigurationen, so dass in diesen Konfigurationen die Abhängigkeit einer RESURF-Implantationsdosis von BV bei ähnlichen Graden liegt.
  • Indes wird in der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration keine Reduzierung in einem Wert in Bezug auf Ic(break) in einem Bereich beobachtet, wo eine RESURF-Implantationsdosis verhältnismäßig niedrig ist. Dies zeigt, dass verglichen mit der in 2 gezeigten Konfiguration jede der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration eine Verringerung einer unteren Grenze des zulässigen Bereichs für eine RESURF-Implantationsdosis erlaubt, wodurch ein weiter Prozessspielraum für eine RESURF-Implantationsdosis erzielt wird.
  • 13 zeigt einen Prozessspielraum M1 für die in 1 gezeigte Konfiguration, einen Prozessspielraum M2 für die in 2 gezeigte Konfiguration und einen Prozessspielraum M3 für die in 6 gezeigte Konfiguration und die in 7 gezeigte Konfiguration. 13 zeigt ferner ein Optimum O1 , ein Optimum O2 und ein Optimum O3 von RESURF-Implantationsdosen in entsprechenden Prozessspielräume.
  • <Spitzentemperatur und elektrische Feldverteilung in jeder Konfiguration>
  • 14 zeigt eine Spitzentemperatur und eine elektrische Feldverteilung während einer Abschaltoperation zum Ausschalten entlang einem Schnitt F-F' in jeder der in 6 gezeigten Konfiguration, der in 7 gezeigten Konfiguration und der in 2 gezeigten Konfiguration. In 14 zeigt die linke vertikale Achse eine Temperatur, zeigt die rechte vertikale Achse eine elektrische Feldverteilung [V/cm] entlang dem Schnitt F-F', und die horizontale Achse zeigt eine Position auf einer Koordinate vom Zellenteil in Richtung des Abschlussteils. In 14 sind eine Spitzentemperatur und eine elektrische Feldverteilung in der in 6 gezeigten Konfiguration durch durchgezogene Linien angegeben, sind eine Spitzentemperatur und eine elektrische Feldverteilung in der in 7 gezeigten Konfiguration durch gestrichelte Linien angegeben, und eine Spitzentemperatur und eine elektrische Feldverteilung in der in 2 gezeigten Konfiguration sind durch fette Linien angegeben.
  • Wie in 14 veranschaulicht ist, werden verglichen mit der in 2 gezeigten Konfiguration in jeder der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration sowohl eine Spitzentemperatur an einer Grenze zwischen dem Anschlussteil und dem Abschlussteil als auch eine elektrische Feldintensität an der Grenze zwischen dem Anschlussteil und dem Abschlussteil unterdrückt.
  • In jeder der in 6 gezeigten Konfiguration und der in 7 gezeigten Konfiguration ist eine Störstellenkonzentration in dem Pufferbereich 7 vom P-Typ an der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ in einer Richtung vom Zellenteil zum Abschlussteil reduziert. Ferner sind ein Endteilbereich des Pufferbereichs 7 vom P-Typ in Richtung des Zellenteils und ein Endteilbereich des Wannenbereichs 5 vom P+-Typ in Richtung des Abschlussteils miteinander verbunden. Als Folge können der Wannenbereich 5 vom P+-Typ und der Pufferbereich 7 vom P-Typ an einem Endteilbereich als ein PN-Übergang mit einer großen Krümmung betrachtet werden.
  • Die große Krümmung am Endteilbereich des PN-Übergangs ermöglicht eine Unterdrückung einer elektrischen Feldkonzentration auf diesem Endteilbereich. Eine entspannte elektrische Feldverteilung kann einen Strom reduzieren, der durch Kollisionsionisation (Stoßionisation) verursacht wird, und dies reduziert eine Stromdichte an diesem Endteilbereich.
  • Als Folge wird eine Wärmeerzeugung, die sich aus einer Stromkonzentration auf der Grenze zwischen dem Anschlussteil und dem Abschlussteil ergibt, unterdrückt. Dies unterdrückt einen thermischen Durchschlag an dieser Grenze, so dass eine Verbesserung einer Abschaltleistung beim Ausschalten ermöglicht wird.
  • Bezug nehmend auf 14 ist im Gegensatz zur in 7 gezeigten Konfiguration ein Teil des Pufferbereichs 7 vom P-Typ in Richtung des Zellenteils nicht mit einer Elektrode in einer oberen Schicht in der in 6 gezeigten Konfiguration verbunden.
  • Ein Strom fließt in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ im Anschlussteil während einer Abschaltoperation zum Ausschalten. Dies lässt den Wannenbereich 5 vom P+-Typ und den Pufferbereich 7 vom P-Typ ferner als Widerstand in einer Ersatzschaltung fungieren.
  • In diesem Fall macht in der in 6 gezeigten Konfiguration das Fehlen eines Kontakts an einer Stelle zwischen dem Pufferbereich 7 vom P-Typ und der Elektrode in der oberen Schicht einen Stromweg länger als einen Stromweg, der in der in 7 gezeigten Konfiguration ausgebildet wird, in der ein Kontakt an dieser Stelle ausgebildet ist. Folglich soll die in 6 gezeigte Konfiguration eine Komponente eines hohen Widerstands aufweisen.
  • Ein höherer Widerstand der Komponente erhöht eine Spannung, die an dieser Stelle geteilt wird, was zu einer entsprechenden Reduzierung einer Spannung führt, die an der Grenze zwischen dem Anschlussteil und dem Abschlussteil geteilt wird. Als Folge werden eine elektrische Feldintensität und ein Strom, der sich aus einer Stoßionisation ergibt, an der Grenze zwischen dem Anschlussteil und dem Abschlussteil reduziert, was ermöglicht, eine Wärmeerzeugung an dieser Grenze zu unterdrücken.
  • In der in 8 gezeigten Konfiguration fehlt die Kollektorschicht 12D in dem Anschlussteil 3D und dem Abschlussteil 2D. Solch eine Konfiguration macht es möglich, einen Strom von dem Anschlussteil 3D und dem Abschlussteil 2D zu unterdrücken.
  • Als Folge wird ein Strom, der in einer Grenze zwischen dem Anschlussteil 3D und dem Abschlussteil 2D fließt, reduziert, so dass eine Unterdrückung einer Wärmeerzeugung ermöglicht wird. Auf diese Weise wird eine Abschaltleistung zum Ausschalten verbessert.
  • In der vorhergehenden, ein elektrisches Feld entspannenden Struktur 10 erfüllen, um während einer Anlegung einer statischen Durchschlagspannung eine ideale elektrische Feldverteilung einer Form wie ein Trapez zu realisieren, eine Oberflächenkonzentration NC6 [cm-3] in der Implantationsschicht 61A vom P-Typ, der Implantationsschicht 62A vom P-Typ, der Implantationsschicht 63A vom P-Typ, ... und der Implantationsschicht 6nA vom P-Typ und eine Oberflächenkonzentration NC5 [cm-3] im Wannenbereich 5 vom P+-Typ die folgende Formel (1): NC6 = 0,1  bis 0 , 001 × NC5
    Figure DE102019215905A1_0001
  • In der vorhergehenden, ein elektrisches Feld entspannenden Struktur 10 erfüllen, um während einer Anlegung einer statischen Durchschlagspannung eine ideale elektrische Feldverteilung einer Form wie ein Trapez zu realisieren, die Tiefe D6 [µm] der unteren Oberflächen der Implantationsschicht 61A vom P-Typ, der Implantationsschicht 62A vom P-Typ, der Implantationsschicht 63A vom P-Typ, ... und der Implantationsschicht 6nA vom P-Typ und die Tiefe D5 [µm] der unteren Oberfläche des Wannenbereichs 5 vom P+-Typ die folgende Formel (2): D5 − D6 ≥ 1
    Figure DE102019215905A1_0002
  • In der Formel (1) bewirkt ein Überschuss von NC6 [cm-3] über dem vorgenannten Bereich, dass sich eine elektrische Feldverteilung bei einem Teil der ein elektrisches Feld entspannenden Struktur 10 in Richtung des Zellenteils oder in Richtung des Abschlussteils der ein elektrisches Feld entspannenden Struktur 10 konzentriert.
  • In der Formel (2) schwächt eine Differenz zwischen D5 [µm] und D6 [µm], die die vorgenannte Bedingung nicht erfüllt, unbeabsichtigt den Effekt der erhöhten Krümmung am Endteilbereich des PN-Übergangs, der durch das Vorsehen des Pufferbereichs 7 vom P-Typ erzeugt wird. Dies reduziert den Effekt einer Unterdrückung einer elektrischen Feldkonzentration.
  • Um den Effekt der erhöhten Krümmung am Endteilbereich des PN-Übergangs, der durch das Vorsehen des Pufferbereichs 7 vom P-Typ erzeugt wird, zu erzielen, erfüllen eine Breite w7 des Pufferbereichs 7 vom P-Typ, die Oberflächenkonzentration NC6 [cm-3] in der Implantationsschicht 61A vom P-Typ, der Implantationsschicht 62A vom P-Typ, der Implantationsschicht 63A vom P-Typ, ... und der Implantationsschicht 6nA vom P-Typ, die Oberflächenkonzentration NC5 [cm-3] im Wannenbereich 5 vom P+-Typ und ein thermischer Diffusionskoeffizient c von Störstellen die durch die folgende Formel (3) definierte Beziehung: W7 ≥ 0 , 6 ∼ 0 ,8 × c × ln ( N C 5 N C 6 )
    Figure DE102019215905A1_0003
  • <Verfahren zum Herstellen jeder Konfiguration>
  • 15 und 16 sind Schnittansichten, die ein Verfahren zum Herstellen des Pufferbereichs 7 vom P-Typ in vereinfachter Form zeigen.
  • Wie in 15 veranschaulicht ist, wird unter Verwendung einer Fotolithografietechnik einer Implantationsmaske 1000 ein Muster mit verschiedenen Breiten von Implantationsfenstern und verschiedenen Intervallen zwischen den Implantationsfenstern verliehen. Indem man so verfährt, wird es möglich, einen Bereich mit einer großen Dosis von Störstellen und einen Bereich mit einer geringen Dosis der Störstellen in der Oberflächenschicht des Halbleitersubstrats 4 vom N--Typ gleichzeitig zu bilden.
  • Sowohl Implantationsfenster mit Streifenmustern als auch Implantationsfenster mit Punktmustern können auf diese Weise für die Implantationsmaske 1000 vorgesehen werden.
  • Wie in 16 veranschaulicht ist, kann ein Diffusionsbereich 1002, in welchem sich eine Konzentration kontinuierlich ändert, gebildet werden, indem die Störstellen in einer Tiefenrichtung und einer horizontalen Richtung in einer Störstellenschicht 1001 diffundiert werden, die in der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ durch einen Drive-In-Prozess gebildet wurde.
  • 17 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in welcher der Wannenbereich 5 vom P+-Typ, der Pufferbereich 7 vom P-Typ und die ein elektrisches Feld entspannende Struktur 10 verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen. 17 zeigt ferner die Formen eines Wannenbereichs 5E vom P+-Typ, eines Pufferbereichs 7E vom P-Typ und einer ein elektrisches Feld entspannenden Struktur 10E in einer Draufsicht in Bezug auf ihre Formen in der Schnittansicht. In diesem Fall sind, während der Wannenbereich 5 vom P+-Typ, der Pufferbereich 7 vom P-Typ, die RESURF-Schicht 61 vom P-Typ, die RESURF-Schicht 62 vom P-Typ, die RESURF-Schicht 63 vom P-Typ, ... und die RESURF-Schicht 6n vom P-Typ in der in 6 gezeigten Konfiguration in dieser Schnittansicht dargestellt sind, diese Bereiche und Schichten veranschaulicht, um eine Beziehung mit den Anordnungen des Wannenbereichs 5E vom P+-Typ, des Pufferbereichs 7E vom P-Typ und der ein elektrisches Feld entspannenden Struktur 10E deutlich zu zeigen. In einer tatsächlichen Konfiguration sind Schichtstrukturen von Formen entsprechend dem Wannenbereich 5E vom P+-Typ, dem Pufferbereich 7E vom P-Typ und der ein elektrisches Feld entspannenden Struktur 10E an den betreffenden Positionen ausgebildet.
  • Wie in 17 veranschaulicht ist, sind in der Draufsicht der Wannenbereich 5E vom P+-Typ, der Pufferbereich 7E vom P-Typ und die ein elektrisches Feld entspannende Struktur 10E ganz oder teilweise in Streifenmuster ausgebildet.
  • 18 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in welcher der Wannenbereich 5 vom P+-Typ, der Pufferbereich 7 vom P-Typ und die ein elektrisches Feld entspannende Struktur 10 verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen. Ferner zeigt 18 die Formen eines Wannenbereichs 5F vom P+-Typ, eines Pufferbereichs 7F vom P-Typ und einer ein elektrisches Feld entspannenden Struktur 10F in einer Draufsicht in Bezug auf ihre Formen in der Schnittansicht. In diesem Fall sind, während der Wannenbereich 5 vom P+-Typ, der Pufferbereich 7 vom P-Typ, die RESURF-Schicht 61 vom P-Typ, die RESURF-Schicht 62 vom P-Typ, die RESURF-Schicht 63 vom P-Typ, ... und die RESURF-Schicht 6n vom P-Typ in der in 6 gezeigten Konfiguration in dieser Schnittansicht gezeigt sind, diese Bereiche und Schichten veranschaulicht, um eine Beziehung mit den Anordnungen des Wannenbereichs 5F vom P+-Typ, des Pufferbereichs 7F vom P-Typ und der ein elektrisches Feld entspannenden Struktur 10F deutlich zeigen. In einer tatsächlichen Konfiguration sind Schichtstrukturen von Formen entsprechend dem Wannenbereich 5F vom P+-Typ, dem Pufferbereich 7F vom P-Typ und der ein elektrisches Feld entspannenden Struktur 10F an den betreffenden Positionen ausgebildet.
  • Wie in 18 veranschaulicht ist, sind in der Draufsicht der Wannenbereich 5F vom P+-Typ, der Pufferbereich 7F vom P-Typ und die ein elektrisches Feld entspannende Struktur 10F ganz oder teilweise in gepunktete Muster ausgebildet. Hier ist als ein Beispiel der Form der Punkte ein Quadrat veranschaulicht.
  • 19 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in welcher der Zwischenschicht-Isolierfilm 108G und der Oxidfilm 9G verschiedene Formen gegenüber jenen in der in 6 gezeigten Konfiguration aufweisen.
  • Wie in 19 veranschaulicht ist, sind ein Zwischenschicht-Isolierfilm 108G und ein Oxidfilm 9G vollumfänglich auf der oberen Oberfläche des Halbleitersubstrats 4 vom N--Typ in einem Abschlussteil 2G ausgebildet.
  • 20 ist eine Schnittansicht, die ein Beispiel einer Konfiguration zeigt, in der die Elektrode 8B eine verschiedene Form gegenüber derjenigen in der in 6 gezeigten Konfiguration aufweist.
  • Wie in 20 veranschaulicht ist, umfasst eine Elektrode 8H einen im Zellenteil 1H ausgebildeten Teil und einen im Anschlussteil 3H ausgebildeten Teil, und diese Teile hängen miteinander zusammen. Indem man so verfährt, ist die in einem Anschlussteil 3H ausgebildete Elektrode 8H direkt mit der Implantationsschicht 104 vom N++-Typ in einem Zellenteil 1H verbunden.
  • <Durch die vorstehenden bevorzugten Ausführungsformen erzielte Effekte>
  • Beispielhafte Effekte, die durch die vorhergehenden bevorzugten Ausführungsformen erzielt werden, werden als Nächstes beschrieben. Diese Effekte in der folgenden Beschreibung werden basierend auf den in den vorhergehenden bevorzugten Ausführungsformen veranschaulichten spezifischen Konfigurationen erzielt. Diese Konfigurationen können jedoch durch verschiedene spezifische Konfigurationen, die in dieser Patentbeschreibung veranschaulicht sind, ersetzt werden, solange durch solche verschiedene spezifische Konfigurationen vergleichbare Effekte erzielt werden.
  • Eine derartige Ersetzung kann über eine Vielzahl bevorzugter Ausführungsformen vorgenommen werden. Konkreter können in verschiedenen bevorzugten Ausführungsformen veranschaulichte Konfigurationen kombiniert werden, um vergleichbare Effekte zu erzielen.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen umfasst die Halbleitervorrichtung das Halbleitersubstrat 4 vom N--Typ (erster Leitfähigkeitstyp), den Wannenbereich 5 vom P+-Typ (zweiter Leitfähigkeitstyp), den Pufferbereich 7 vom P-Typ (zweiter Leitfähigkeitstyp), den Isolierfilm, die Elektrode 8B und die ein elektrisches Feld entspannende Struktur 10 des zweiten Leitfähigkeitstyps. Der hierin erwähnte Isolierfilm entspricht zumindest einem des Zwischenschicht-Isolierfilms 108B und des Oxidfilms 9B. In einer Draufsicht umgibt der Wannenbereich 5 einen aktiven Bereich. Der hierin erwähnte aktive Bereich ist ein Bereich, in welchem eine Elementstruktur in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet ist. Der Wannenbereich 5 ist in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet. Der Pufferbereich 7 umgibt in einer Draufsicht den Wannenbereich 5. Der Pufferbereich 7 ist in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet. Der Isolierfilm ist auf der oberen Oberfläche des Wannenbereichs 5 und auf der oberen Oberfläche des Pufferbereichs 7 ausgebildet. Die Elektrode 8B ist auf der oberen Oberfläche des Oxidfilms 9B ausgebildet. Die ein elektrisches Feld entspannende Struktur 10 umgibt in einer Draufsicht den Pufferbereich 7. Die ein elektrisches Feld entspannende Struktur 10 ist in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet. Der Pufferbereich 7 berührt den Wannenbereich 5. Eine Störstellenkonzentration im Pufferbereich 7 ist in einer vom aktiven Bereich abgewandten Richtung reduziert. Ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode 8B (nämlich ein Endteilbereich in Richtung des Abschlussteils 2B) ist an einer Position gelegen, die näher zum aktiven Bereich (nämlich näher zum Zellenteil 1B) als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs 7 (nämlich ein Endteilbereich in Richtung des Abschlussteils 2B) liegt. Die ein elektrisches Feld entspannende Struktur 10 umfasst eine Vielzahl von RESURF-Schichten des zweiten Leitfähigkeitstyps: die RESURF-Schicht 61 , die RESURF-Schicht 62 , die RESURF-Schicht 63 , ... und die RESURF-Schicht 6n . Die RESURF-Schicht 61 , die RESURF-Schicht 62 , die RESURF-Schicht 63 , ... und die RESURF-Schicht 6n umgeben jeweils in einer Draufsicht den Pufferbereich 7. Die RESURF-Schicht 61 , die RESURF-Schicht 62 , die RESURF-Schicht 63 , ... und die RESURF-Schicht 6n sind in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet. Die RESURF-Schicht 61 , die dem aktiven Bereich am nächsten gelegen ist, berührt den Pufferbereich 7. Zumindest zwei RESURF-Schichten in der Reihenfolge zunehmenden Abstands vom aktiven Bereich, die RESURF-Schicht 61 und die RESURF-Schicht 62 , berühren einander.
  • Diese Konfiguration ermöglicht zusätzlich zu einer Unterdrückung einer elektrischen Feldkonzentration während einer Anlegung einer statischen Durchschlagspannung eine Unterdrückung einer elektrischen Feldkonzentration auf einer Grenze zwischen dem Anschlussteil 3B und dem Abschlussteil 2B während einer Abschaltoperation zum Ausschalten. Somit wird es möglich, einen Prozessspielraum zu vergrößern, indem die Abhängigkeit der RESURF-Implantationsdosis von einer statischen Durchschlagspannung vermindert wird, während eine Reduzierung von Ic(break) verhindert wird. Indem man so verfährt, wird die Stabilität der statischen Durchschlagspannung der Halbleitervorrichtung aufrecht erhalten.
  • Selbst wenn zumindest eine der verschiedenen Strukturen, die in dieser Patentbeschreibung veranschaulicht sind, konkret eine verschiedene der Strukturen, die in dieser Patentbeschreibung veranschaulicht und nicht als eine der vorstehenden Strukturen aufgelistet ist, geeignet zu den vorhergehenden Strukturen hinzugefügt wird, werden noch Effekte, die mit den vorstehenden Effekten vergleichbar sind, erzielt.
  • Gemäß den vorstehenden bevorzugten Ausführungsformen umfasst jede der RESURF-Schichten eine Diffusionsschicht vom N--Typ (erster Leitfähigkeitstyp) und eine Implantationsschicht vom P-Typ (zweiter Leitfähigkeitstyp). Beispielsweise umfasst die RESURF-Schicht 61 die Diffusionsschicht 61B und die Implantationsschicht 61A. Die Diffusionsschicht 61B, die Diffusionsschicht 62B, die Diffusionsschicht 63B ... und die Diffusionsschicht 6nB umgeben in einer Draufsicht den Pufferbereich 7. Die Diffusionsschicht 61B, die Diffusionsschicht 62B, die Diffusionsschicht 63B, ... und die Diffusionsschicht 6nB sind in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet. Die Implantationsschicht 61A die Implantationsschicht 62A, die Implantationsschicht 63A, ... und die Implantationsschicht 6nA sind in den Oberflächenschichten entsprechender der Diffusionsschicht 61B der Diffusionsschicht 62B, der Diffusionsschicht 63B, ... und der Diffusionsschicht 6nB ausgebildet. Die Implantationsschicht 61A, die Implantationsschicht 62A, die Implantationsschicht 63B, ... und die Implantationsschicht 6nA haben eine höhere Störstellenkonzentration als entsprechende der Diffusionsschicht 61B, der Diffusionsschicht 62B, der Diffusionsschicht 63B, ... und der Diffusionsschicht 6nB. Die Diffusionsschicht 61B der RESURF-Schicht 61 , die dem aktiven Bereich am nächsten liegt, berührt den Pufferbereich 7. Die Diffusionsschicht 61B und die Diffusionsschicht 62B von zumindest zwei RESURF-Schichten 61 bzw. 62 in der Reihenfolge zunehmenden Abstands vom aktiven Bereich berühren einander. Die Breite s2, die Breite s3, ... und die Breite sn der Zwischenschichtbereiche zwischen der Implantationsschicht 61A, der Implantationsschicht 62A, der Implantationsschicht 63A, ... und der Implantationsschicht 6nA werden größer, wenn die Positionen der Zwischenschichtbereiche vom aktiven Bereich weiter entfernt liegen. Die Breite w2 der Implantationsschicht 62A, die Breite w3 der Implantationsschicht 63A und die Breite wn der Implantationsschicht 6nA entsprechender einer Vielzahl von RESURF-Schichten 62 , 63 und 6n , mit Ausnahme der RESURF-Schicht 61 , die dem aktiven Bereich am nächsten liegt, werden kleiner, wenn die Positionen entsprechender der Implantationsschicht 62A, der Implantationsschicht 63A, ... und der Implantationsschicht 6nA vom aktiven Bereich weiter entfernt liegen. Die Breite s2 des Zwischenschichtbereichs und die Breite sw2 der Implantationsschicht 62 , die einen vom aktiven Bereich abgewandten Endteilbereich dieses Zwischenschichtbereichs (nämlich einen Endteilbereich in Richtung des Abschlussbereichs) berührt, bilden einen Satz. Die Breite s3 des Zwischenschichtbereichs und die Breite w3 der Implantationsschicht 63A, die einen vom aktiven Bereich abgewandten Endteilbereich dieses Zwischenschichtbereichs berührt, bilden einen Satz. Ferner bilden die Breite sn des Zwischenschichtbereichs und die Breite wn der Implantationsschicht 6nA, die einen vom aktiven Bereich abgewandten Endteilbereich dieses Zwischenschichtbereichs berühren, einen Satz. Die Längen dieser Sätze, die bestimmt werden, indem die Breiten der Zwischenschichtbereiche und die Breiten der entsprechenden Implantationsschichten addiert werden, sind einander gleich. In dieser Konfiguration kann während einer Ausbildung der Implantationsschicht 61A, der Implantationsschicht 62A, der Implantationsschicht 63A, ... und der Implantationsschicht 6nA und einer Ausbildung der Diffusionsschicht 61B, der Diffusionsschicht 62B, der Diffusionsschicht 63B, ... und der Diffusionsschicht 6nB ein verhältnismäßig breiter Spielraum für eine RESURF-Implantationsdosis gegeben werden, bei der eine Halbleitervorrichtung mit einer verhältnismäßig hohen statischen Durchschlagspannung praktikabel ist. Dies ermöglicht, eine Halbleitervorrichtung mit einer verhältnismäßig hohen Ausbeute herzustellen, die für den Einfluss von Schwankungen im Herstellungsprozess nicht anfällig ist. Außerdem erreicht die hergestellte Halbleitervorrichtung insgesamt eine hohe Durchschlagspannung, eine ausgezeichnete Robustheit gegen Schwankungen im Herstellungsprozess und eine ausgezeichnete Robustheit gegen eine Betriebsumgebung der Halbleitervorrichtung.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen werden der Zwischenschicht-Isolierfilm 108C und der Oxidfilm 9C teilweise auf der oberen Oberfläche des Pufferbereichs 7 ausgebildet. Konkreter ist ein Teil der oberen Oberfläche des Pufferbereichs 7 freigelegt, der nicht von dem Zwischenschicht-Isolierfilm 108C und dem Oxidfilm 9C bedeckt ist. Der Pufferbereich 7 ist mit der Elektrode 8C verbunden. Diese Konfiguration erlaubt zusätzlich zu einer Unterdrückung einer Feldkonzentration während einer Anlegung einer statischen Durchschlagspannung eine Unterdrückung einer elektrischen Feldkonzentration auf einer Grenze zwischen dem Anschlussteil 3C und dem Abschlussteil 2B während einer Abschaltoperation zum Ausschalten. Folglich wird es möglich, einen Prozessspielraum zu vergrößern, indem die Abhängigkeit einer RESURF-Implantationsdosis von einer statischen Durchschlagspannung vermindert wird, während eine Reduzierung von Ic(break) verhindert wird. Indem man so verfährt, wird die Stabilität der statischen Durchschlagspannung der Halbleitervorrichtung aufrecht erhalten.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen wird mit einer Störstellenkonzentration in der Implantationsschicht 61A, der Implantationsschicht 62A, der Implantationsschicht 63A, ... und der Implantationsschicht 6nA, die als NC6 [cm-3] definiert ist, und einer Störstellenkonzentration im Wannenbereich 5, die als NC5 [cm-3] definiert ist, die folgende Beziehung erfüllt: NC6 = 0,1  bis 0 , 001 × NC5 .
    Figure DE102019215905A1_0004
    Diese Konfiguration erzielt während einer Anlegung einer statischen Durchschlagspannung eine ideale elektrische Feldverteilung einer Form wie ein Trapez.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen wird mit der Tiefe der unteren Oberflächen der Implantationsschicht 61A, der Implantationsschicht 62A, der Implantationsschicht 63A, ... und der Implantationsschicht 6nA, die als D6 [µm] definiert ist, und der Tiefe der unteren Oberfläche des Wannenbereichs 5, die als die D5 [µm] definiert ist, die folgende Beziehung erfüllt: D5 − D6 ≥ 1 .
    Figure DE102019215905A1_0005
    Diese Konfiguration ermöglicht es, eine ideale elektrische Feldverteilung einer Form wie ein Trapez während einer Anlegung einer statischen Durchschlagspannung zu erzielen.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen wird mit der Breite des Pufferbereichs 7, die als w7 [µm] definiert ist, einer Störstellenkonzentration in den Implantationsschichten 61A, 62A, 63A, ... und 6nA, die als NC6 [cm-3] definiert ist, einer Störstellenkonzentration im Wannenbereich 5, die als NC5 [cm-3] definiert ist, und einem thermischen Diffusionskoeffizienten von Störstellen, der als c definiert ist, die folgende Beziehung erfüllt: W7 ≥ 0 , 6 ∼ 0 ,8 × c × ln ( N C 5 N C 6 ) .
    Figure DE102019215905A1_0006
    Diese Konfiguration erzielt den Effekt der erhöhten Krümmung am Endteilbereich des PN-Übergangs, der durch das Vorsehen des Pufferbereichs 7 vom P-Typ erzeugt wird.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen umfasst die Halbleitervorrichtung die Halbleiterschicht 11 vom N-Typ (erster Leitfähigkeitstyp) und die Kollektorschicht 12D des P-Typs (zweiter Leitfähigkeitstyp). Die Halbleiterschicht 11 ist auf der unteren Oberfläche des Halbleitersubstrats 4 ausgebildet. Die Kollektorschicht 12D ist auf der unteren Oberfläche der Halbleiterschicht 11 ausgebildet. Die Kollektorschicht 12D ist nur in einem Bereich ausgebildet, wo die Kollektorschicht 12D den aktiven Bereich (nämlich den Zellenteil 1D) in einer Draufsicht überlappt. Diese Konfiguration ermöglicht eine Unterdrückung eines Stroms von dem Anschlussteil 3D und dem Abschlussteil 2D.
  • Gemäß den vorhergehenden bevorzugten Ausführungsformen wird in einem Verfahren zum Herstellen der Halbleitervorrichtung der Wannenbereich 5 vom P+-Typ (zweiter Leitfähigkeitstyp) in der Oberflächenschicht des Halbleitersubstrats 4 vom N-Typ (erster Leitfähigkeitstyp) so ausgebildet, dass er in einer Draufsicht den aktiven Bereich in der Oberflächenschicht des Halbleitersubstrats 4 umgibt. Der Pufferbereich 7 vom P-Typ (zweiter Leitfähigkeitstyp) wird in der Oberflächenschicht des Halbleitersubstrats 4 so ausgebildet, dass er in einer Draufsicht den Wannenbereich 5 umgibt. Der Zwischenschicht-Isolierfilm 108B und der Oxidfilm 9B werden auf der oberen Oberfläche des Wannenbereichs 5 und auf der oberen Oberfläche des Pufferbereichs 7 ausgebildet. Die Elektrode 8B wird auf der oberen Oberfläche des Oxidfilms 9B ausgebildet. Die ein elektrisches Feld entspannende Struktur 10 des zweiten Leitfähigkeitstyps wird in der Oberflächenschicht des Halbleitersubstrats 4 so ausgebildet, dass sie in einer Draufsicht den Pufferbereich 7 umgibt. Der Pufferbereich 7 berührt den Wannenbereich 5. Eine Störstellenkonzentration im Pufferbereich 7 ist in einer vom aktiven Bereich abgewandten Richtung reduziert. Ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode 8B (nämlich ein Endteilbereich in Richtung des Abschlussteils 2B) ist an einer Position gelegen, die näher zum aktiven Bereich (nämlich näher zum Zellenteil 1B), als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs 7 (nämlich ein Endteilbereich in Richtung des Abschlussteils 2B) gelegen ist. Die ein elektrisches Feld entspannende Struktur 10 umfasst eine Vielzahl von RESURF-Schichten des zweiten Leitfähigkeitstyps, die in einer Draufsicht jeweils den Pufferbereich 7 umgeben und in der Oberflächenschicht des Halbleitersubstrats 4 ausgebildet sind: die RESURF-Schicht 61 , die RESURF-Schicht 62 , RESURF-Schicht 63 , ... und die RESURF-Schicht 6n . Die dem aktiven Bereich am nächsten gelegene RESURF-Schicht 61 berührt den Pufferbereich 7. Zumindest zwei RESURF-Schichten in der Reihenfolge zunehmenden Abstands vom aktiven Bereich, die RESURF-Schicht 61 und die RESURF-Schicht 62 , berühren einander.
  • Diese Konfiguration erlaubt zusätzlich zu einer Unterdrückung einer elektrischen Feldkonzentration während einer Anlegung einer statischen Durchschlagspannung eine Unterdrückung einer elektrischen Feldkonzentration auf einer Grenze zwischen dem Anschlussteil 3B und dem Abschlussteil 2B während einer Abschaltoperation zum Ausschalten. Folglich wird es möglich, einen Prozessspielraum zu vergrößern, indem die Abhängigkeit einer RESURF-Implantationsdosis von einer statischen Durchschlagspannung vermindert wird, während eine Reduzierung von Ic(break) verhindert wird. Indem man so verfährt, wird die Stabilität der statischen Durchschlagspannung der Halbleitervorrichtung aufrecht erhalten.
  • Selbst wenn zumindest eine der verschiedenen Strukturen, die in dieser Patentbeschreibung veranschaulicht wurden, konkret eine verschiedene der Strukturen, die in dieser Patentbeschreibung veranschaulicht und nicht als eine der vorstehenden Strukturen aufgelistet ist, den vorhergehenden Strukturen geeignet hinzugefügt wird, werden auch Effekte, die mit den vorstehenden Effekten vergleichbar sind, erhalten.
  • Sofern nicht anders angegeben, ist eine Reihenfolge einer Durchführung jedes Prozesses änderbar.
  • <Modifikationen vorhergehender bevorzugter Ausführungsformen>
  • In den vorhergehenden bevorzugten Ausführungsformen können Komponenten beispielsweise unter dem Gesichtspunkt einer Materialmenge, Material, Abmessung, Form, Anordnung in Bezug aufeinander oder einer Bedingung für eine Implementierung verschieden sein. Diese sind in allen Aspekten veranschaulichend und nicht beschränkend, und die Komponenten sind nicht auf diese in dieser Patentbeschreibung angegebenen Gesichtspunkte beschränkt.
  • So wird unterstellt, dass zahlreiche Modifikationen und Äquivalente, die nicht veranschaulicht sind, innerhalb des in dieser Patentbeschreibung offenbarten technischen Umfangs eingeschlossen sind. Diese Modifikationen umfassen beispielsweise eine Modifikation, eine Hinzufügung oder Weglassung zumindest einer Komponente und eine Extraktion zumindest einer Komponente aus zumindest einer bevorzugten Ausführungsform und eine Kombination der extrahierten Komponente mit einer Komponente in einer anderen bevorzugten Ausführungsform.
  • Solange kein Widerspruch auftritt, kann eine in den vorhergehenden bevorzugten Ausführungsformen in einer „singulären Form“ beschriebene Komponente „eine oder mehr“ solche Komponenten einschließen.
  • Jede Komponente, die in jeder der vorhergehenden bevorzugten Ausführungsformen beschrieben wurde, ist eine konzeptionelle Einheit. Der in dieser Patentbeschreibung offenbarte technische Umfang deckt einen Fall, in dem eine Komponente aus einer Vielzahl von Strukturen gebildet ist, einen Fall, in dem eine Komponente einem Teil einer bestimmten Struktur entspricht, und einen Fall ab, in dem eine Vielzahl von Komponenten in einer Struktur vorgesehen ist.
  • Jede in jeder der vorhergehenden bevorzugten Ausführungsformen beschriebene Komponente schließt eine Struktur mit einer verschiedenen Konfiguration oder einer verschiedenen Form ein, solange solch eine Struktur die gleiche Funktion erfüllt.
  • Auf die in dieser Patentbeschreibung gegebene Erläuterung soll in allen Aspekten für alle Zwecke in Bezug auf die Technik in dieser Patentbeschreibung Bezug genommen werden, und sie soll nie als Stand der Technik aufgefasst werden.
  • In den vorhergehenden bevorzugten Ausführungsformen schließt, falls beispielsweise der Name eines Materials ohne besondere Bezeichnung angegeben ist, dieses Material ein Material wie etwa eine einen verschiedenen Zusatzstoff enthaltende Legierung ein, solange kein Widerspruch auftritt.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5784242 [0002, 0004]
    • JP 5640969 [0002, 0004]

Claims (8)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (4) eines ersten Leitfähigkeitstyps; einen Wannenbereich (5) eines zweiten Leitfähigkeitstyps, der in einer Draufsicht einen aktiven Bereich umgibt und in einer Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist, wobei der aktive Bereich ein Bereich ist, in welchem eine Elementstruktur in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist; einen Pufferbereich (7) des zweiten Leitfähigkeitstyps, der in einer Draufsicht den Wannenbereich (5) umgibt und in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist; einen Isolierfilm (108B, 9B), der auf der oberen Oberfläche des Wannenbereichs (5) und auf der oberen Oberfläche des Pufferbereichs (7) ausgebildet ist; eine Elektrode (8B), die auf der oberen Oberfläche des Isolierfilms (108B, 9B) ausgebildet ist; und eine ein elektrisches Feld entspannende Struktur (10) des zweiten Leitfähigkeitstyps, die in einer Draufsicht den Pufferbereich (7) umgibt und in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist, wobei der Pufferbereich (7) den Wannenbereich (5) berührt, eine Störstellenkonzentration im Pufferbereich (7) in einer vom aktiven Bereich abgewandten Richtung reduziert ist, ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode (8B) an einer Position gelegen ist, die näher zum aktiven Bereich als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs (7) liegt, die ein elektrisches Feld entspannende Struktur (10) eine Vielzahl von RESURF-Schichten (61, 62, 63, ... 6n) des zweiten Leitfähigkeitstyps enthält, die in einer Draufsicht jeweils den Pufferbereich (7) umgeben und in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet sind, eine der RESURF-Schichten (61), die dem aktiven Bereich am nächsten gelegen ist, den Pufferbereich (7) berührt, und zumindest zwei der RESURF-Schichten (61, 62) in einer Reihenfolge zunehmenden Abstands vom aktiven Bereich einander berühren.
  2. Halbleitervorrichtung nach Anspruch 1, wobei jede der RESURF-Schichten (61, 62, 63, ... 6n) enthält: eine Diffusionsschicht (61B, 62B, 63B, ... 6nB) des zweiten Leitfähigkeitstyps, die in einer Draufsicht den Pufferbereich (7) umgibt und in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist; und eine Implantationsschicht (61A, 62A, 63A, ... 6nA) des zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht der Diffusionsschicht (61B, 62B, 63B, ... 6nB) ausgebildet ist und eine höhere Störstellenkonzentration als die Diffusionsschicht (61B, 62B, 63B, ... 6nB) aufweist, die Diffusionsschicht (61B) der RESURF-Schicht (61), die dem aktiven Bereich am nächsten gelegen ist, den Pufferbereich (7) berührt, die jeweiligen Diffusionsschichten (61B, 62B) der zumindest zwei RESURF-Schichten (61, 62) in einer Reihenfolge zunehmenden Abstands vom aktiven Bereich einander berühren, die Breiten (s2, s3, ... sn) von Zwischenschichtbereichen als Bereiche zwischen den Implantationsschichten (61A, 62A, 63A, ... 6nA) kleiner werden, wenn die Positionen der Zwischenschichtbereiche vom aktiven Bereich entfernter liegen, die Breiten (w2, w3, ... wn) der Implantationsschichten (62A, 63A, ... 6nA) der RESURF-Schichten (62, 63, ... 6n), mit Ausnahme der RESURF-Schicht (61), die dem aktiven Bereich am nächsten gelegen ist, kleiner werden, wenn die Positionen der Implantationsschichten (62A, 63A, ... 6nA) vom aktiven Bereich entfernter liegen, und die Breite (s2, s3, ... sn) von jedem der Zwischenschichtbereiche zusammen mit der Breite (w2, w3, ... wn) der Implantationsschicht (62A, 63A, ... 6nA), die einen vom aktiven Bereich abgewandten Endteilbereich dieses Zwischenschichtbereichs berührt, einen Satz bildet, und die Längen der Sätze, die bestimmt werden, indem die Breiten der Zwischenschichtbereiche und die Breiten der entsprechenden Implantationsschichten addiert werden, einander gleich sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Isolierfilm (108C, 9C) auf der oberen Oberfläche des Pufferbereichs (7) teilweise ausgebildet ist, und der Pufferbereich (7) mit der Elektrode (8C) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei mit einer Störstellenkonzentration in der Implantationsschicht (61A, 62A, 63A, ... 6nA), die als NC6 [cm-3] definiert ist, und einer Störstellenkonzentration im Wannenbereich (5), die als NC5 [cm-3] definiert ist, die folgende Beziehung erfüllt wird: NC6 = 0,1  bis 0 , 001 × NC5 .
    Figure DE102019215905A1_0007
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei mit der Tiefe der unteren Oberfläche der Implantationsschicht (61A, 62A, 63A, ... 6nA), die als D6 [µm] definiert ist, und der Tiefe der unteren Oberfläche des Wannenbereichs (5), die als D5 [µm] definiert ist, die folgende Beziehung erfüllt wird: D5 − D6 ≥ 1 .
    Figure DE102019215905A1_0008
  6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, wobei mit der Breite des Pufferbereichs (7), die als w7 [µm] definiert ist, einer Störstellenkonzentration in der Implantationsschicht (61A, 62A, 63A, ... 6nA), die als NC6 [cm-3] definiert ist, einer Störstellenkonzentration im Wannenbereich (5), die als NC5 [cm-3] definiert ist, und einem thermischen Diffusionskoeffizienten von Störstellen, der als c definiert ist, die folgende Beziehung erfüllt wird: W7 ≥ 0 , 6 ∼ 0 ,8 × c × ln ( N C 5 N C 6 ) .
    Figure DE102019215905A1_0009
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner umfassend: eine Halbleiterschicht (11) des ersten Leitfähigkeitstyps, die auf der unteren Oberfläche des Halbleitersubstrats (4) ausgebildet ist; und eine Kollektorschicht (12D) des zweiten Leitfähigkeitstyps, die auf der unteren Oberfläche der Halbleiterschicht (11) ausgebildet ist, wobei die Kollektorschicht (12D) nur in einem Bereich ausgebildet ist, wo die Kollektorschicht in einer Draufsicht den aktiven Bereich überlappt.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden eines Wannenbereichs (5) eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht eines Halbleitersubstrats (4) eines ersten Leitfähigkeitstyps so, dass er in einer Draufsicht einen aktiven Bereich umgibt, wobei der aktive Bereich ein Bereich ist, in welchem eine Elementstruktur in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet ist; Ausbilden eines Pufferbereichs (7) des zweiten Leitfähigkeitstyps in der Oberflächenschicht des Halbleitersubstrats (4) so, dass er in einer Draufsicht den Wannenbereich (5) umgibt; Ausbilden eines Isolierfilms (108B, 9B) auf der oberen Oberfläche des Wannenbereichs (5) und auf der oberen Oberfläche des Pufferbereichs (7); Ausbilden einer Elektrode (8B) auf der oberen Oberfläche des Isolierfilms (108B, 9B); und Ausbilden einer ein elektrisches Feld entspannenden Struktur (10) des zweiten Leitfähigkeitstyps in der Oberflächenschicht des Halbleitersubstrats (4) so, dass sie in einer Draufsicht den Pufferbereich (7) umgibt, wobei der Pufferbereich (7) den Wannenbereich (5) berührt, eine Störstellenkonzentration im Pufferbereich (7) in einer vom aktiven Bereich abgewandten Richtung reduziert ist, ein vom aktiven Bereich abgewandter Endteilbereich der Elektrode (8B) bei einer Position gelegen ist, die näher zum aktiven Bereich als ein vom aktiven Bereich abgewandter Endteilbereich des Pufferbereichs (7) liegt, die ein elektrisches Feld entspannende Struktur (10) eine Vielzahl von RESURF-Schichten (61, 62, 63, ... 6n) des zweiten Leitfähigkeitstyps umfasst, die in einer Draufsicht jeweils den Pufferbereich (7) umgeben und in der Oberflächenschicht des Halbleitersubstrats (4) ausgebildet sind, eine der RESURF-Schichten (61), die dem aktiven Bereich am nächsten gelegen ist, den Pufferbereich (7) berührt, und zumindest zwei der RESURF-Schichten (61, 62) in einer Reihenfolge zunehmenden Abstands vom aktiven Bereich einander berühren.
DE102019215905.2A 2018-10-23 2019-10-16 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE102019215905A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-198825 2018-10-23
JP2018198825A JP7061948B2 (ja) 2018-10-23 2018-10-23 半導体装置、および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102019215905A1 true DE102019215905A1 (de) 2020-04-23

Family

ID=70279681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019215905.2A Pending DE102019215905A1 (de) 2018-10-23 2019-10-16 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10861932B2 (de)
JP (1) JP7061948B2 (de)
CN (1) CN111092114B (de)
DE (1) DE102019215905A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7142606B2 (ja) * 2019-06-04 2022-09-27 三菱電機株式会社 半導体装置
JP7450516B2 (ja) 2020-10-22 2024-03-15 三菱電機株式会社 電力用半導体装置
CN118198106A (zh) * 2024-05-17 2024-06-14 上海超致半导体科技有限公司 一种碳化硅终端结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640969B2 (de) 1975-02-18 1981-09-25
JP5784242B2 (ja) 2012-10-11 2015-09-24 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5391447B2 (ja) 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
US8847278B2 (en) * 2011-01-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device comprising a breakdown withstanding section
JP5640969B2 (ja) 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
KR101917485B1 (ko) 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP6231396B2 (ja) * 2014-02-10 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640969B2 (de) 1975-02-18 1981-09-25
JP5784242B2 (ja) 2012-10-11 2015-09-24 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN111092114B (zh) 2023-08-25
JP2020068244A (ja) 2020-04-30
CN111092114A (zh) 2020-05-01
JP7061948B2 (ja) 2022-05-02
US10861932B2 (en) 2020-12-08
US20200127082A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013007576B4 (de) Halbleitereinrichtung
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102005053487B4 (de) Leistungs-IGBT mit erhöhter Robustheit
DE69419304T2 (de) Bidirektionsperrender lateraler MOSFET mit verbessertem Einschaltwiderstand
DE102009042391B4 (de) Halbleitervorrichtung
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102007024112B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102019215905A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE212021000529U1 (de) Leistungshalbleitervorrichtung mit isolierter Graben-Gate-Elektrode
DE112021002169T5 (de) Halbleitervorrichtung
DE102018126026A1 (de) Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung
DE102020122405A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19713980C2 (de) Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication