DE102018126026A1 - Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung - Google Patents

Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung Download PDF

Info

Publication number
DE102018126026A1
DE102018126026A1 DE102018126026.1A DE102018126026A DE102018126026A1 DE 102018126026 A1 DE102018126026 A1 DE 102018126026A1 DE 102018126026 A DE102018126026 A DE 102018126026A DE 102018126026 A1 DE102018126026 A1 DE 102018126026A1
Authority
DE
Germany
Prior art keywords
passive
trench
region
trenches
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018126026.1A
Other languages
English (en)
Inventor
Meng-Chia Lee
Ralph N. Wall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102018126026A1 publication Critical patent/DE102018126026A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Systeme und Verfahren hierin richten sich auf Halbleitervorrichtungen und Verfahren zur Herstellung derselben, einschließlich der Bildung einer Vielzahl von passiven Gräben, die als ein einzelner passiver Graben wirken und in verschiedenen Ausführungsformen mit Gate-Elektroden und/oder Emittern verbunden werden können.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • N/A
  • HINTERGRUND
  • Bipolartransistoren mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistors, IGBTs) werden in Wechselrichtersystemen, wie Solarwechselrichtern, Leistungsfaktorkorrekturfiltern (Power Factor Correctors, PFC), Schweißvorrichtungen und beim induktiven Kochen verwendet. Verschiedene IGBT-Architekturen können dazu ausgelegt sein, individuelle Anwendungsanforderungen zu erfüllen. Es gibt jedoch Kompromisse zwischen Vorrichtungseigenschaften, wie der Emitter-Kollektor-Ein-Spannung, der Ausschaltenergie, der Gate-Ladung und der Zuverlässigkeit.
  • KURZDARSTELLUNG
  • In einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur Folgendes: Bilden eines aktiven Grabens; Bilden einer Vielzahl von passiven Gräben benachbart zu dem aktiven Graben, wobei jeder passive Graben der Vielzahl von passiven Gräben um einen vorbestimmten Abstand von einem benachbarten passiven Graben getrennt ist; Bilden einer ersten dielektrischen Schicht in jedem passiven Graben der Vielzahl von passiven Gräben; Füllen der Vielzahl von passiven Gräben und des aktiven Grabens mit einer ersten Füllschicht; Bilden eines Wannenbereichs; Entfernen von mindestens einem Abschnitt der ersten Füllschicht in der Vielzahl von passiven Gräben; und anschließend an das Entfernen von mindestens dem Abschnitt der ersten Füllschicht, Anordnen einer zweiten dielektrischen Schicht derart, dass die zweite dielektrische Schicht in der Vielzahl von passiven Gräben und auf dem aktiven Graben angeordnet ist, um eine Struktur zu bilden, die dazu konfiguriert ist, als ein einzelner passiver Graben zu wirken.
  • In einer Ausführungsform umfasst eine Halbleiterstruktur Folgendes: eine erste Seite gegenüber und parallel zu einer zweiten Seite; einen Anodenbereich eines ersten Leitfähigkeitstyps, der benachbart zu der zweiten Seite angeordnet ist und mit einem Pufferbereich in Kontakt ist; einen Drift-Bereich eines zweiten Leitfähigkeitstyps gegenüber dem ersten Leitfähigkeitstyp, der sich von dem Pufferbereich zu der ersten Seite erstreckt; einen aktiven Graben, der sich von der ersten Seite nach innen erstreckt und ein erstes Füllmaterial und eine dielektrische Gate-Schicht, die mindestens einen Abschnitt des ersten Füllmaterials umgibt, umfasst; einen Supergraben, der sich von der ersten Seite nach innen erstreckt und eine Vielzahl von einzelnen passiven Gräben umfasst und benachbart zu dem aktiven Graben gebildet ist, getrennt von dem aktiven Graben durch eine Mesa mit einem SFET-Bereich des zweiten Leitfähigkeitstyps und einem Wannenbereich des ersten Leitfähigkeitstyps, wobei die dielektrische Gate-Schicht mindestens benachbart zu Unterseiten von jeder der Vielzahl von einzelnen passiven Gräben angeordnet ist und wobei das erste Füllmaterial benachbart zu der dielektrischen Gate-Schicht in jedem der Vielzahl von einzelnen passiven Gräben angeordnet ist; eine an der ersten Seite der Halbleiterstruktur über dem Supergraben und dem aktiven Graben gebildete dielektrische Schicht, wobei der SFET-Bereich mit dem Drift-Bereich in Kontakt ist und der Wannenbereich mit der dielektrischen Schicht in Kontakt ist; einen Source-Bereich des zweiten Leitfähigkeitstyps, der in dem Wannenbereich gebildet ist; und einen Kontakt, der sich durch die dielektrische Schicht erstreckt, um elektrisch an den Source-Bereich und den Wannenbereich zu koppeln.
  • In einer alternativen Ausführungsform umfasst eine Halbleiterstruktur Folgendes: eine erste Seite gegenüber und parallel zu einer zweiten Seite; einen Anodenbereich eines ersten Leitfähigkeitstyps, der benachbart zu der zweiten Seite angeordnet ist und mit einem Pufferbereich in Kontakt ist; einen Drift-Bereich eines zweiten Leitfähigkeitstyps gegenüber dem ersten Leitfähigkeitstyp, der sich von dem Pufferbereich zu der ersten Seite erstreckt; einen aktiven Graben, umfassend eine dielektrische Gate-Schicht, die benachbart zu Oberseiten des aktiven Grabens angeordnet ist, und ein Füllmaterial, das benachbart zu der dielektrischen Gate-Schicht angeordnet ist; eine Vielzahl von passiven Gräben, die benachbart zu dem aktiven Graben gebildet und dazu konfiguriert ist, derart als ein einzelner passiver Graben zu wirken, dass während der Aktivierung der Halbleiterstruktur ein Akkumulationsbereich benachbart zu der Vielzahl von passiven Gräben in dem Drift-Bereich gebildet wird, wobei jeder passive Graben der Vielzahl von passiven Gräben eine untere dielektrische Schicht in Kontakt mit einem ersten Elektrodenbereich umfasst, wobei der erste Elektrodenbereich durch eine dielektrische Zwischenraumschicht von einem zweiten Elektrodenbereich des passiven Grabens getrennt ist; wobei ein erster passiver Graben der Vielzahl von passiven Gräben durch eine erste Mesa von dem aktiven Graben getrennt ist und der erste passive Graben durch eine zweite Mesa von einem benachbarten passiven Graben der Vielzahl von passiven Gräben getrennt ist; und wobei die erste Mesa und die zweite Mesa jeweils einen SFET-Bereich des zweiten Leitfähigkeitstyps und einen Wannenbereich des ersten Leitfähigkeitstyps umfassen; einen ersten Source-Bereich des zweiten Leitfähigkeitstyps, der in dem Wannenbereich der ersten Mesa gebildet ist; einen ersten dotierten Bereich des ersten Leitfähigkeitstyps, der in dem Wannenbereich der ersten Mesa gebildet und elektrisch mit einer ersten Emitterelektrode verbunden ist; und eine an der ersten Seite der Halbleiterstruktur über der Vielzahl von passiven Gräben und dem aktiven Graben gebildete dielektrische Schicht, wobei der SFET-Bereich mit dem Drift-Bereich in Kontakt ist und der Wannenbereich mit der dielektrischen Schicht in Kontakt ist.
  • Figurenliste
  • In den Zeichnungen und in der folgenden Beschreibung sind spezifische Systeme zur Synchronisation einer Vielzahl von Schaltereignissen in elektrischen Schaltungen offenbart. In den Zeichnungen gilt Folgendes:
    • 1A ist ein Teilquerschnitt eines AEGT 100, der gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung hergestellt ist.
    • 1B und 1C sind Teilquerschnitte des AEGT 100 in 1A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen des AEGT 100 gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 2A ist ein Teilquerschnitt eines AEGT 200, der gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung hergestellt ist.
    • 2B-2D sind Teilquerschnitte des AEGT 200 in 2A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen des AEGT 200 gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 3A ist eine alternative Ausführungsform eines AEGT 300 gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung.
    • 3B-3D sind Teilquerschnitte des AEGT 300 in 3A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen des AEGT 300 gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 4 ist ein Flussdiagramm einer Ausführungsform eines Teilverfahrens 400 zum Herstellen einer Halbleitervorrichtung gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung.
    • 5A-5C veranschaulichen alternative Konfigurationen von Halbleitern, einschließlich Elementen, die in 1A-1C, 2A-2D und 3A-3D erörtert sind, gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung.
  • Es sei jedoch darauf hingewiesen, dass die in den Zeichnungen gezeigten, spezifischen Ausführungsformen und die detaillierte Beschreibung dazu, die Offenbarung nicht einschränken. Sie stellen im Gegenteil die Grundlage für den Fachmann dar, die alternativen Formen, Äquivalente und Modifikationen zu erkennen, die zusammen mit einer oder mehreren der gegebenen Ausführungsformen im Umfang der angehängten Ansprüche eingeschlossen sind.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Das Arbeitsprinzip von Bipolartransistoren mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistors, IGBTs) beinhaltet die Rekombination der Elektronen, die aus dem Inversionskanal und den Löchern von dem Rückseitenkollektor injiziert werden. Diese Elektronen weisen eine Leitfähigkeitsmodulation für einen geringeren Leitungsverlust als ihr unipolares Gegenstück, der Metalloxidhalbleiterfeldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor, MOSFET), auf.
  • Die Vorderseiteninjektion kann erhöht werden, indem eine höhere Kanaldichte pro Elementarzelle verwendet wird, aber dies kann aufgrund einer hohen Kanaldichte pro Elementarzelle zu einer schlechten Kurzschlussfähigkeit und großen Gate-Kapazitäten führen. Für ein schnelleres Schalten kann jedoch die Vorderseiteninjektion durch Verbinden des Grabenpoly mit einem Emitter statt mit einem Gate unterdrückt werden, was zulasten davon geht, dass ein zusätzlicher Ausbreitungswiderstand besteht, weil der Elektronenstrom lateral und dann nach unten fließen muss, um mit den Löchern zu rekombinieren.
  • Der gemäß bestimmten Ausführungsformen hergestellte akkumulationsverstärkte Bipolartransistor mit isolierter Gate-Elektrode (Accumulation Enhanced Insulated Gate Bipolar Transistor, AEGT) umfasst (a) einen vertieften Polysiliziumbereich, der die p-Wanne (p-leitende Wanne) nicht überlappt, und (b) eine niedrige Kanaldichte und enge Mesa (Abstand zwischen dem aktiven Graben und einem ersten passiven Graben) pro Elementarzelle. Eine Vorderseiteninjektion wird verbessert, indem der Löcherstrom, der in die p-Wanne eintritt, unterdrückt wird, anstatt die Kanaldichte zu erhöhen, sodass die Gate-Kapazität und der Sättigungsstrompegel niedrig bleiben. Der AEGT weist auch eine niedrige Kanaldichte und eine enge Mesa/p-Wanne pro Elementarzelle für eine niedrige Emitter-Kollektor-Ein-Spannung (Vce, ein), eine niedrige Gate-Kapazität und einen niedrigen Sättigungsstrom auf. Jedoch wird der potentialfreie p-Bereich durch ein vergrabenes Vertiefungspoly in der Dickoxidschicht ersetzt. Das vergrabene Poly-Gate erzeugt eine zusätzliche Akkumulationsschicht, um den Ausbreitungswiderstand deutlich zu verringern. Außerdem verbessert das Vertiefungs-Poly-Gate-Cluster die UIS-Fähigkeit durch Entladen des Stroms durch die Kapazität.
  • Wenn die Polysiliziumbereiche mit dem Gate verbunden werden, wird eine Akkumulationsschicht, die auch als eine Zone oder ein Bereich bezeichnet werden kann, unter dem aktiven Graben gebildet, um die Ausbreitung der Elektronen zu unterstützen. Der Begriff „Bildung“ und Ableitungen davon, die hierin erörtert werden, kann eine Schichtabscheidung, eine Änderung, einschließlich einer Strukturierung, und eine vollständige oder teilweise Entfernung, die als ein „Rückätzen“ bezeichnet werden kann, umfassen. Das Polysilizium ist vertieft, sodass keine Inversionsschicht in der Nähe des vertieften Poly gebildet wird, was nicht nur die Kanaldichte pro Elementarzelle, sondern auch die Gate-Kapazität (Cgs) in Verbindung mit den Polysilizium-Bereichen reduziert. Der AEGT ist dazu konfiguriert, Folgendes bereitzustellen: (1) niedrige Vce, ein-Produkte mit verbesserter Kurzschlussfähigkeit, (2) Produkte mit niedrigem Schaltverlust mit einer verbesserten Vce, ein-Ausschaltenergie-Kompromisskurve und (3) Produkte mit niedriger Gate-Kapazität durch Vertiefen des Poly.
  • Die hierin beschriebene AEGT-Struktur kann derart hergestellt werden, dass ein Sperrschichtfeldeffekttransistor (SFET) neben einem aktiven Graben gebildet wird, der um einen vorbestimmten Abstand von einer Vielzahl von Akkumulations- oder passiven Gräben getrennt ist. Dieser vorbestimmte Abstand kann als eine „Mesa“ bezeichnet werden. Jeder passive Graben der Vielzahl von passiven Gräben kann von einem benachbarten passiven Graben um einen vorbestimmten Abstand getrennt sein, der eine Dicke umfassen kann, die geringer als eine Dicke der Mesa ist. Die Kombination jedes passiven Grabens der Vielzahl von passiven Gräben bildet einen Supergraben, z. B. stellt das Herstellen der Vielzahl von passiven Gräben, wie hierin erörtert, ein Verfahren zum Bilden eines einzigen breiten Verbundgrabens mit variierenden Breiten bereit. Wie hierin verwendet, soll der Ausdruck „Supergraben“ mehr als zwei passive Gräben bedeuten, die mit einer Mesa dazwischen gebildet sind, die Polysilizium-, Metall-, Dielektrikum- oder Oxidablagerungen umfassen können und als ein einziger passiver Graben während des Betriebs der Vorrichtung wirken. Der Supergraben wird teilweise durch die Abscheidung eines Dickoxids (1000 Å bis 6000 Å) auf einer Struktur gebildet, die den aktiven Graben, die passiven Gräben und mindestens ein n-leitendes und p-leitendes Implantat, das vor der Abscheidung des Dickoxids, das als ein „Zwischenraumoxid“ bezeichnet werden kann, weil es zwischen zwei Bereichen eines passiven Grabens angeordnet sein kann und wirken kann, um diese elektrisch zu isolieren, in einer p-Wanne der Struktur gebildet wird, umfasst. In einer Ausführungsform ermöglicht ein Rückätzen des Polysiliziums in den passiven Gräben und ein anschließendes Bilden der Polysiliziumvertiefung in der Vielzahl von passiven Gräben, dass der Supergraben durch nachfolgende Oxidation gebildet wird, wobei jedoch weiterhin die Fähigkeit beibehalten wird, das Polysilizium in der Grabenunterseite elektrisch vorzuspannen (d. h., das Vorspannen erzeugt eine Ladungsakkumulation unter dem Supergraben). Es gibt hierin erörterte Dotierstoffe und Dotierstoffebenen (Dichten) sowohl für n-leitende als auch für p-leitende Materialien, die als „Bereiche“, „Komponenten“ oder „Abschnitte“ bezeichnet werden können oder auf die je nach spezifischen Funktionalitäten Bezug genommen werden kann. Die für p-leitende Komponenten verwendeten Dotierstoffe können Elemente mit 3 Valenzelektronen, wie Bor (B) und Gallium (Ga), umfassen, und die für n-leitende Komponenten verwendeten Dotierstoffe können Elemente mit 5 Valenzelektronen, wie Arsen (As) oder Phosphor (P), umfassen.
  • Die Vorrichtung wird hierin in Bezug auf den aktiven Graben und die Merkmale an einer Seite des aktiven Grabens, die auf der anderen Seite des aktiven Grabens gespiegelt sind, erörtert. Somit würde eine erste Vielzahl von passiven Gräben an einer ersten Seite des aktiven Grabens gebildet, und die erste dieser Vielzahl ist von dem aktiven Graben durch eine erste Mesa getrennt. Außerdem wird eine zweite Vielzahl von passiven Gräben an einer zweiten Seite des aktiven Grabens gebildet und durch eine zweite Mesa von dem aktiven Graben getrennt. In einer Ausführungsform weist jeder Graben der ersten und zweiten Vielzahlen von Gräben ähnliche Abmessungen auf.
  • In einer Ausführungsform kann ein Opferoxid auf dem aktiven Graben, der Vielzahl von passiven Gräben und anderen Merkmalen, die einen p-Ringabschluss und einen n+-Abschlussring einschließen, gebildet werden. Der p-Ringabschluss wird in IGBTs verwendet, um das Zusammenbrechen der Hochspannungsfelder an der Die-Kante zu steuern, und der n+-Abschlussring ist dazu konfiguriert, ein gleichmäßiges äußeres Feld, das den p-Ring umgibt, aufrechtzuerhalten. Das Opferoxid kann mindestens teilweise entfernt werden, und anschließend wird ein Gate-Oxid gebildet, um jeden der passiven Gräben der Vielzahl von passiven Gräben und den aktiven Graben zu beschichten. In einer Ausführungsform kann dieses Gate-Oxid von 500 Å bis 2000 Å dick sein, und in einer anderen Ausführungsform kann dieses Gate-Oxid von 300 Å bis 3000 Å dick sein und bildet den sogenannten „aktiven elektrischen Kanal“ an der Grenzfläche des Gate-Oxids und der Sperrschichtfeldeffekttransistor(SFET)-Struktur. Anschließend werden die Vielzahl von passiven Gräben und der aktive Graben beispielsweise mit Oxid, Metall, Polysilizium oder dielektrischem Material gefüllt. Der Füllprozess kann auch als die Bildung von Grabeninnenräumen, „Füllungen“ oder „Füllschichten“ beschrieben werden, und dies kann in einer Vielzahl von Bildungsschritten erfolgen. Der Bildungsprozess kann dazu konfiguriert sein, die gesamte Schichtbeanspruchung zu verringern, weil eine übermäßige Schichtbeanspruchung den Wafer verbiegen kann.
  • In einer Ausführungsform kann eine erste Füllschicht für die Gräben derart über der gesamten Oberfläche der Vorrichtung gebildet und zurückgeätzt werden, dass die erste Füllschicht das gesamte Volumen von jedem der passiven und aktiven Gräben einnimmt, aber nicht auf einem oberen Bereich der Vorrichtung selbst angeordnet ist. In einer Ausführungsform kann anschließend an die Bildung der ersten Füllschicht ein n-leitendes Implantat gebildet werden, das dazu konfiguriert sein kann, elektrisch an eine Source gekoppelt zu sein. Dieses Implantat kann als ein „NSRC-Implantat“ bezeichnet werden und kann derart in einer p-Wanne gebildet werden, dass das NSRC-Implantat unter dem Gate-Oxid an der Oberseite der p-Wanne angeordnet ist. Das NSRC-Implantat kann zwischen dem aktiven Graben und einem passiven Graben angeordnet sein und kann anschließend unter Verwendung von Wärme aktiviert werden, sodass das Implantat mit der Siliziummatrix reagiert, um es zu einer elektrisch aktiven Komponente der Halbleitervorrichtung zu machen. In einigen Ausführungsformen kann ein weiteres Rückätzen von Oxid durchgeführt werden. In einem Beispiel kann dieses Rückätzen eine Oxidschicht um bis zu 50 % reduzieren, z. B. Ätzen einer Schicht von etwa 900 Å, sodass sie eine Dicke von etwa 500 Å umfasst. In einem Beispiel wird dieses zweite Rückätzen des Oxids verwendet, um die Implantatschritte auf einen Zeitpunkt nach der thermischen Oxidation zu verschieben, und unterscheidet sich von dem Gate-Oxid. Das Gate-Oxid wurde zuvor abgeschieden und dann mit dem Gate-Polysilizium in den aktiven Gräben geschützt. Das in dem zweiten Oxidschritt angeordnete Oxid ist das thermische Oxid, das verwendet wird, um die Vielzahl von passiven Gräben in einen einzigen Supergraben zusammenzuführen.
  • Eine p-Wanne kann, vor oder nach dem NSRC-Implantat und dem zweiten Rückätzen von Oxid, derart unter der Stelle, an der das NSRC-Implantat angeordnet ist oder wird, und zwischen dem aktiven Graben und einem passiven Graben gebildet werden, dass sie eine Breite aufweist, die im Wesentlichen gleich der der Mesa ist. In einigen Ausführungsformen kann ein Fotolack gebildet und anschließend an die Aktivierung des NSRC-Implantats entfernt werden. Die Bildung des NSRC-Implantats und der p-Wanne(n) erfolgt vor der Abscheidung einer Dickoxidschicht, sodass die Dickoxidschicht nicht vor der Bildung dieser Elemente entfernt werden muss. Dies spart sowohl Zeit als auch Kosten in dem Prozess und verbessert die Qualität, weil kein Risiko besteht, dass die Dickoxidschicht, die anschließend wie nachfolgend erörtert abgeschieden wird, während der Bildung der anderen Komponenten beschädigt werden könnte. In einer Ausführungsform kann eine Polymaske verwendet werden, um zu definieren, bei welchen Gräben das Poly vertieft (zurückgeätzt) ist und bei welchen nicht. Das heißt, die Polymaske kann verwendet werden, um zu definieren, welche Gräben die aktiven Gräben sein werden und welche Gräben ein Teil der Supergrabenstruktur werden.
  • In einer Ausführungsform wird die erste Füllschicht der passiven Gräben ganz oder teilweise entfernt. In einigen Ausführungsformen verbleiben 5 % bis 10 % der ersten Füllschicht in jedem passiven Graben, und in alternativen Ausführungsformen verbleiben 10 % bis 25 % der ersten Füllschicht in jedem passiven Graben. Diese erste Füllschicht kann unabhängig von der Art des verwendeten Füllmaterials von 0 Mikrometer bis 5 Mikrometer messen.
  • In noch weiteren Ausführungsformen wird die erste Füllschicht in den passiven Gräben vollständig entfernt, wodurch die Gate-Oxidschicht in den passiven Gräben verbleibt. In einem Beispiel, in dem die erste Füllschicht der passiven Gräben nicht vollständig entfernt wird, ermöglicht das verbleibende Material eine Verbindung der aktiven Bereiche mit dem Emitter oder mit dem Gate. Wenn die Gate-Verbindung hergestellt wird, erfolgt eine Akkumulation in dem passiven Graben. Wenn für die erste Füllschicht Poly verwendet wird, dann ist die erste Füllschicht leitend und kann vorgespannt werden und kann auf dem aktiven Gate oder auf dem Emitter verwendet werden. Dies kann wünschenswert sein, um Probleme durch eine transiente negative Kapazität zu beseitigen. Der „dv/dt“ ist die Änderungsrate der Spannung, das heißt ein Maß für die Fähigkeit, einen Sperrzustand unter dem Einfluss einer Spannungstransiente beizubehalten. Bei einer Verbindung mit dem Emitter kann der dv/dt verlangsamt werden und kann der Mechanismus als ein „Snubber“ bezeichnet werden. In einigen Ausführungsformen kann nach dem Rückätzen der ersten Füllschicht ein Fotolack, einschließlich Strukturierung, gebildet werden und anschließend an ein Weiterverarbeiten entfernt werden. Es sei darauf hingewiesen, dass die in dem aktiven Graben abgeschiedene erste Füllschicht im aktiven Graben verbleibt und weder zurückgeätzt noch entfernt wird. Dieses Rückätzen der ersten Füllschicht kann verwendet werden, wenn die Füllschicht aus Poly besteht, weil das Poly leitend ist und es daher nicht wünschenswert sein kann, es auf allen Bereichen der Vorrichtung, an denen es anfänglich angeordnet wird, zu belassen. Somit muss die Oberseitenschicht der ersten Füllschicht entfernt werden, sie verbleibt jedoch in der Naht/dem Spalt des Supergrabens.
  • In einer Ausführungsform wird anschließend an die teilweise oder vollständige Entfernung der Füllstoffschichten in den passiven Gräben ein Schritt der thermischen Oxidation durchgeführt. Diese Oxidation bildet im Vergleich zu anderen Oxiden, einschließlich der hierin erörterten Gate-Oxide, ein Dickoxid (1500 Å bis 1,5 µm) über der Vorrichtung. Dieses Dickoxid wird in Bereichen mit den passiven Gräben gebildet. Dieses Oxid kann als ein „Zwischenraumoxid“ bezeichnet werden, weil es einen Raum zwischen zwei Abschnitten der Vorrichtung einnimmt, um einen Kontakt zwischen den zwei Abschnitten zu verhindern. Dieser Oxidationsschritt bildet einen Graben, der als ein „Supergraben“ bezeichnet werden kann, der zwei oder mehr passive Gräben derart umfasst, dass der Supergraben ein Bereich wird, der als eine einzige Grabenstruktur wirkt. Wenn ein Polybereich mit einer Gate-Elektrode verbunden wird, wird eine Akkumulationsschicht in der Siliziumstruktur (Drift-Bereich) unter dem Supergraben gebildet, um die Stromausbreitung zu fördern. Das Gate kann auf 15-20 V vorgespannt sein. In einem Beispiel, in dem der Polybereich geerdet ist, besteht ein Nullpotential und wird keine Akkumulationsschicht gebildet. Das Füllen des Supergrabens kann durch diesen Schritt der thermischen Oxidation erreicht werden, der die eng beabstandeten Gräben durch Oxidieren der Siliziumsäulen, durch die sie zuvor getrennt waren, zusammenführt.
  • Die Zwischenraumoxidbildung verringert das Volumen der passiven Gräben. Somit kann ein zweiter Füllschritt der passiven Gräben durchgeführt werden, um eine zweite Füllschicht entweder mit Polysilizium, Oxid, Dielektrika oder Metallen zu bilden. Die in diesem Füllschritt abgeschiedene Menge kann weniger Füllmaterial als das während des anfänglichen Füllens der passiven Gräben verwendete Füllmaterial umfassen. In einer Ausführungsform kann ein Volumen der passiven Gräben, die das Zwischenraumoxid nicht enthalten, mit den hierin erörterten Materialien gefüllt werden, und kann die zweite Füllung auf dem Zwischenraumoxid angeordnet werden. Die Bildung der zweiten Füllschicht kann derart durchgeführt werden, dass die zweite Füllschicht eine Dicke von etwa 0 Å (wenn sie nicht verwendet wird) bis etwa 5 µ aufweist, und die gefüllten Gräben können anschließend getempert werden, beispielsweise von 15 bis 45 Minuten bei etwa 1000 °C.
  • Das zweite Füllen kann verwendet werden, um das Füllen der Hohlräume/Nähte in den passiven Gräben, die nicht durch thermisches Oxid gefüllt wurden, zu beenden. In einigen Beispielen kann Polysilizium verwendet werden, wenn ein elektrisch vorgespannter Supergraben gewünscht ist. Dies kann ein Vorteil sein, um eine negative Kapazität in dem Übergangszustand zu beseitigen. In einer Ausführungsform wird die zweite Füllschicht während einer oder mehreren aufeinanderfolgenden Strukturierungs-/Herstellungsvorgängen nicht maskiert. Dies kann beispielsweise dann der Fall sein, wenn entweder die letzte verbleibende passive Grabenöffnung mit einer Polysiliziumabscheidung, auf die ein Rückätzen des Polysiliziums folgt, gefüllt wird oder wenn die letzte verbleibende passive Grabenöffnung mit Oxid gefüllt wird und kein Rückätzen erforderlich ist. In mindestens einigen Ausführungsformen wird, wenn die erste Füllschicht aus Poly besteht, ein „blanked“ Rückätzen durchgeführt, um das Poly nur in den „Nähten“ der „Supergräben“ zu belassen. Wenn jedoch die erste Füllung Oxid ist, dann wird kein Rückätzen durchgeführt.
  • In einer Ausführungsform kann die ursprünglich abgeschiedene Füllschicht in den passiven Gräben teilweise entfernt werden. Eine Oxidschicht kann dann in den passiven Gräben gebildet werden, einschließlich auf der verbleibenden Füllschicht. Anschließend kann eine zweite Füllschicht angeordnet werden, die dasselbe Material oder ein anderes Material als die zuvor abgeschiedene Füllschicht umfassen kann. Die zweite Füllschicht kann über die Zwischenraumoxidschicht von der ersten getrennt sein.
  • Anschließend an das erneute Füllen der passiven Gräben kann ein Phosphorsilikatglas (PSG) auf der Struktur auf eine Dicke von etwa 3000 Å bis etwa 6000 Å angeordnet werden und kann eine Tetraethylorthosilikat(TEOS)-Schicht durch CVD auf eine Dicke von 5000 Å bis etwa 9000 Å angeordnet werden. Die Abscheidung der PSG- und der TEOS-Schichten, in einigen Fällen gefolgt von einem Verdichtungsschritt für etwa 30 Minuten bei etwa 950 °C, bildet die Vormetalldielektrikum(Pre-Metal Dielectric, PMD)-Schicht über der Oberseite der Vorrichtung. In einigen Ausführungsformen können eine Durchkontaktierung oder Durchkontaktierungen in der Vormetalldielektrikumschicht an einer oder mehreren Stellen gebildet sein. Wie hierin erörtert, kann eine Durchkontaktierung durch eine oder mehrere Schichten gebildet werden, um beispielsweise einen Kontakt zwischen verschiedenen Schichten bereitzustellen, um Vorrichtungskomponenten elektrisch zu koppeln. In einigen Ausführungsformen resultiert die Bildung der PMD-Schicht in einer Oberfläche mit weniger als idealer Glätte. In diesem Beispiel kann ein Schritt des chemisch-mechanischen Polierens (CMP) mit Oxid durchgeführt werden, um die Oberfläche zu glätten und abzuflachen, um ein Weiterverarbeiten zu ermöglichen.
  • In einigen Ausführungsformen kann das Weiterverarbeiten der Struktur ein Verwenden eines Fotolacks und ein Durchführen eines Kontaktoxidätzens anschließend an eine Behandlung des Fotolacks mit tiefem UV von etwa 0,20 Mikrometern einschließen. Der Fotolack kann dann entfernt werden, und ein weiterer Ätzschritt kann vor einer Nassreinigung durchgeführt werden. In einer Ausführungsform wird das NSRC-Implantat in den p-Wannen an jeder Seite des aktiven Grabens gebildet und kann die Breite dieser Bereiche überspannen. In alternativen Ausführungsformen kann das NSRC-Implantat kleiner als die Breite der Mesas zwischen passiven Gräben sein und kann außermittig, näher an dem aktiven Graben als der passive Graben an der anderen Seite der p-Wanne oder in Kontakt mit diesem gebildet sein. Dadurch kann der Emitterkontakt weiter von dem aktiven Bereich entfernt angeordnet werden.
  • Eine nachfolgende Verarbeitung der Vorrichtung kann ein Anordnen eines p-leitenden kontaktverstärkenden (P-ENH) Implantats umfassen, das verwendet werden kann, um einen Kontakt mit der p-Wanne sicherzustellen, und dann kann die Vorrichtung einem kurzen Tempern unterzogen werden. In einigen Ausführungsformen kann ein Amorphisierungsimplantat in Kombination mit dem P-ENH-Implantat verwendet werden und wird unmittelbar vor dem P-ENH-Implantat und an einer mit diesem überlappenden Stelle eingeführt. Das Amorphisierungsimplantat kann verwendet werden, um zu verhindern, dass Bor in dem P-ENH-Implantat von dem Implantatbereich weg diffundiert. Das P-ENH-Implantat wird gebildet, nachdem eine Kontaktöffnung durch die dielektrische Schicht und das Zwischenraumoxid gebildet wird, und es kann derart an der Unterseite des Kontakts gebildet werden, dass die Kontaktöffnung als die selbstausgerichtete Maske für das P-ENH-Implantat dient. Das P-ENH-Implantat dient dazu, einen guten (funktionellen) Kontakt mit der p-Wanne bereitzustellen und einen parasitären elektrischen Pfad zu dem NSRC-Bereich abzuschneiden.
  • 1A ist ein Teilquerschnitt eines AEGT 100, der gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung hergestellt ist. In 1A umfasst der AEGT 100 ein erstes Ende 102 und ein zweites Ende 104. In einem Beispiel kann das erste Ende 102 als die „Oberseite“ bezeichnet werden und kann das zweite Ende 104 als die „Unterseite“ bezeichnet werden. Ein Anodenimplantat 13 kann an der Unterseite 104 angeordnet sein und kann mit dem Kollektor (nicht gezeigt) verbunden sein. In einer Ausführungsform und wie von 102 bis 104 gemessen, kann das Anodenimplantat 13 eine p-leitende Dotierungsdichte von etwa 1 × 1013 cm-2 bis 1,0 × 1015 cm-2 oder von etwa 5 × 1012 cm-2 bis 1,0 × 1015 cm-2 umfassen. Eine Pufferschicht 12 kann in Kontakt mit dem Anodenimplantat 13 gebildet werden und kann eine Dotierungsdichte von etwa 1,0 × 1012 bis 1,0 × 1014 cm-2 umfassen. Ein Drift-Bereich 6, der n-leitende Materialien umfasst, kann auf der Pufferschicht 12 angeordnet sein und kann sich von einer ersten Seite 106 des AEGT 100 zu einer zweiten Seite 108 erstrecken. Die Figuren hierin sind schematische Teilquerschnitte, und die „Seiten“ der hierin erörterten Vorrichtung werden zu Referenz- und Veranschaulichungszwecken verwendet.
  • Der Drift-Bereich 6 grenzt auch an eine Gate-Oxidschicht 2 an, die in einem aktiven Graben 1 an einer ersten Seite 106 des AEGT 100 gebildet ist. Die Gate-Oxidschicht 2 ist auch um einen passiven Graben 112 herum gebildet. Dieser passive Graben 112 ist an einer ersten Seite des aktiven Grabens 1 gebildet und ist gemäß den hierin erörterten Verfahren aus einer Vielzahl von passiven Gräben gebildet, die zuvor so gebildet wurden, dass sie von jedem benachbarten passiven Graben um weniger als 5 Mikrometer getrennt sind. Somit ist der passive Graben 112 ein Supergraben, ein einzelner Verbundgraben, der je nach der Anzahl und Konfiguration von passiven Gräben, die in dem Supergraben enthalten sind, in der Breite schwanken kann. 1A ist eine veranschaulichende Ausführungsform, bei der die Trennung zwischen passiven Gräben 0 Mikrometer beträgt, im Gegensatz zu den nachfolgenden 2A und 3A, die Mesas zwischen passiven Gräben umfassen. Der in 1A veranschaulichte passive Graben 112 umfasst eine Zwischenraumoxidschicht 114, die von 1000 Å bis 20.000 Å dick (tint) sein kann und in Kontakt mit dem Bereich 4a sein kann, der Polysilizium umfassen kann, das von dem Bereich 3a durch die Zwischenraumoxidschicht 114 getrennt ist. In einigen Ausführungsformen kann tint von etwa 3000 Å bis 15.000 Å sein. Die Zwischenraumoxidschicht kann so angeordnet sein, dass sie den Bereich 4a mindestens mechanisch und in einigen Ausführungsformen elektrisch von dem Bereich 3a isoliert. Die Bildung der Zwischenraumoxidschicht 114 wird hierin im Detail erörtert, und ihre Bildung und Lage, wenn noch einzelne passive Gräben vorhanden sind, ist in den nachfolgenden 2 und 3 veranschaulicht und erörtert.
  • In einer Ausführungsform umfassen die erste Polyelektrode 3a, die als eine „vergrabene“ Polyelektrode bezeichnet werden kann, weil sie unter dem Zwischenraumoxid 114 liegt, und der Bereich 4a jeweils eines aus einem Oxid, Polysilizium, Metall oder einem dielektrischen Material. Der Bereich 4a ist vertikal über 3a gebildet und von 3a durch die Zwischenraumoxidschicht 114 getrennt. Die vertikal gemessene Dicke von 3a (tp) kann von 0,3 Mikrometer bis etwa 3 Mikrometer sein. Die horizontal gemessene Breite Wt des Grabens 112 kann von etwa 0,6 Mikrometer bis etwa 3 Mikrometer sein, die Dicke eines Abschnitts eines Oxids 5 an der Unterseite des zweiten Bereichs 3a umfasst eine vertikal gemessene Dicke (tbox) von 300 Å bis 3000 Å.
  • Eine Teilansicht des aktiven Grabens 1 ist in 1A gezeigt, die eine Breite Wta des aktiven Grabens einschließt, die horizontal gemessen von 0,6 Mikrometer bis etwa 3 Mikrometer reichen kann. Die Hälfte der Breite Wte ist in 1A zu veranschaulichenden Zwecken gezeigt. Eine Mesa 110 ist zwischen dem aktiven Graben 1 und dem passiven Graben 112 gebildet. Die Mesa 110 umfasst einen SFET-Bereich 7, der Phosphor umfassen kann und der in Kontakt mit dem Drift-Bereich 6 gebildet ist. In einer Ausführungsform kann die Mesa 110 eine Breite Wm von etwa 0,2 Mikrometer bis etwa 15 Mikrometer umfassen. Der SFET-Bereich 7 kann eine Dotierungsdichte von etwa 5,0 × 1011 bis 4,0 × 1013 cm-2 umfassen und kann auch in Kontakt mit einem p-Wannen-Bereich 8 sein, der einen Bor-Dotierstoff mit einer Dichte von etwa 1,0 × 1013 bis 1,0 × 1015 cm-2 umfasst. Da der SFET-Bereich 7 und der p-Wannen-Bereich 8 in der Mesa 110 gebildet sind, kann jeder eine selbe oder eine im Wesentlichen ähnliche Breite wie die Mesabreite Wm umfassen.
  • In einer Ausführungsform ist die p-Wanne 8 von dem aktiven Graben 1 und dem passiven Graben 112 durch die Mesa 110 getrennt. Die p-Wanne 8 umfasst ein vertieftes p-leitendes Implantat 9, das Bor oder BF2 umfassen kann und mit dem Emitterkontakt 14 in Kontakt ist, um mit einem Emitter (nicht gezeigt) verbunden zu werden. Dieses Implantat 9 kann durch Bilden einer Durchkontaktierung in der p-Wanne 8 gebildet werden. Wie in 1A gezeigt, kann das Implantat 9 derart implantiert werden, dass es von der p-Wanne 8 umgeben ist und nicht in der Mesa 110 zentriert ist. An einer Seite der Mesa 110 gegenüber dem Implantat 9 kann ein n-leitendes (Source) Implantat 10, das Arsen oder Phosphor umfasst, beispielsweise durch Bilden einer Durchkontaktierung in der p-Wanne 8 angeordnet oder gebildet werden. In einer Ausführungsform kann eine Dotierungsdichte des Implantats 9 von etwa 1,0 × 1014 bis 1,0 × 1016 cm-2 sein und ist die Dotierungsdichte des NSD-Implantats 10 von etwa 1,0 × 1014 bis 1,0 × 1016 cm-2. In einer Ausführungsform wird eine dielektrische Schicht 11 über dem aktiven Graben 1, der Mesa 110 und dem passiven Graben 112 gebildet.
  • 1B und 1C sind Teilquerschnitte des AEGT 100 in 1A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen des AEGT 100 veranschaulichen. Einige der in 1A dargestellten Merkmale sind in den 1B und 1C zur einfacheren Veranschaulichung der Elektronenströme, Löcherströme und Akkumulationszonen nicht gezeigt. 1B zeigt die Elektronenströme, Löcherströme und Akkumulationszonen, die erzeugt werden, wenn 3a mit einer Gate-Elektrode (nicht gezeigt) verbunden ist, im Gegensatz zu 1C, die diejenigen veranschaulicht, die resultieren, wenn 3a mit einer Emitterelektrode (nicht gezeigt) verbunden ist. Insbesondere veranschaulicht 1B einen ersten Elektronenpfad 1e-, den aktiven Elektronenkanal, einen zweiten Elektronenpfad 2e- und zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen. Außerdem veranschaulicht 1B zwei Akkumulationszonen 116A und 116B. Die erste Akkumulationszone 116A befindet sich unter dem aktiven Graben 1, und die zweite Akkumulationszone 116B ist unter dem Bereich 3a gebildet, wenn 3a mit der Gate-Elektrode verbunden ist. 1C veranschaulicht zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen, den aktiven Elektronenkanal 1e-, eine einzige Akkumulationszone 116A sowie einen zweiten Elektronenstrom 3e-. Im Gegensatz zu dem Elektronenstrom 2e- erstreckt sich der zweite Elektronenstrom 3e- nicht in den Bereich unter 3a, und somit gibt es keine zweite Akkumulationszone in 1C.
  • 2A ist ein Teilquerschnitt eines AEGT 200, der gemäß bestimmten Ausführungsformen der vorliegenden Offenbarung hergestellt ist. In 2 umfasst der AEGT 200 ein erstes Ende 102 und ein zweites Ende 104. In einem Beispiel kann das erste Ende 102 als die „Oberseite“ bezeichnet werden und kann das zweite Ende 104 als die „Unterseite“ bezeichnet werden, und das Gleiche gilt für verschiedene Schichten und Komponenten, die zwischen den beiden Enden 102, 104 angeordnet sind. Ein Anodenimplantat 13 kann an der Unterseite 104 angeordnet sein und kann mit dem Kollektor (nicht gezeigt) verbunden sein. In einer Ausführungsform und wie von 102 bis 104 gemessen, kann das Anodenimplantat 13 eine Dotierungsdichte von etwa 1 × 1013 cm-2 bis 1 × 1015 cm-2 aufweisen. Eine Pufferschicht 12 kann in Kontakt mit dem Anodenimplantat 13 gebildet werden und kann eine Dotierungsdichte von etwa 1,0 × 1012 bis 1,0 × 1014 cm-2 umfassen. Ein Drift-Bereich 6, der ein n-leitendes Material umfasst, kann auf der Pufferschicht 12 gebildet sein und kann sich von einer ersten Seite 106 zu einer zweiten Seite 108 der Vorrichtung erstrecken. An einer ersten Seite 106 ist ein aktiver Graben 1 gebildet. Die Hälfte des aktiven Grabens 1 ist zur einfacheren Veranschaulichung in 2A dargestellt. Der aktive Graben 1 ist von einer Vielzahl von passiven Gräben 202 durch eine Mesa 110 getrennt, die eine Breite Wm von etwa 0,2 Mikrometer bis etwa 15 Mikrometer aufweist. Ein passiver Graben 202a der Vielzahl von passiven Gräben 202 ist dargestellt, und es ist die Hälfte 202b eines passiven Grabens 202 dargestellt, um den Bereich 4c zu veranschaulichen. Der Bereich 4c kann ein Oxid umfassen und kann als Zwischengrabenbereich bezeichnet werden, der eine Zwischengrabenabstandsbreite Wit umfasst, die von 0 Mikrometer bis 5 Mikrometer sein kann. Der Bereich 4b kann in einigen Ausführungsformen vollständig oxidiert sein, um den potentialfreien p-Bereich zu beseitigen. Der Zwischengrabenabstand umfasst einen Bereich 4b, der ein Polysilizium oder ein thermisch gewachsenes Oxid umfassen kann. Der aktive Graben 1 umfasst einen Polysilizium-, Oxid-, Metall- oder dielektrischen Kern und ein Gate-Oxid 2. Der aktive Graben kann bei einer horizontalen Messung eine Breite von etwa 0,6 Mikrometer bis etwa 3 Mikrometer aufweisen. Der Halbgraben 202b umfasst die Bereiche 4b und 3b, die den Bereichen 4a und 3a in dem Graben 202a ähnlich sind.
  • In einer Ausführungsform umfasst jeder passive Graben 202 ein Zwischenraumoxid 204 mit einer Dicke (tint ) von 1000 Å bis 20.000 Å, das um einen ersten Abschnitt 4a des Grabens 202a herum angeordnet ist, und ein unteres Oxid 5, das als Teil des Gate-Oxids 2 gebildet ist, das um mindestens einen Abschnitt eines zweiten Abschnitts 3a herum angeordnet ist, was als eine Polysiliziumelektrode bezeichnet werden kann. Das untere Oxid 5 ist ein Teil des Gate-Oxids 2 und wird aufgrund des Abschnitts des Gate-Oxids 2, der an der Unterseite des passiven Grabens 202a angeordnet ist, als ein „unteres“ Oxid 5 bezeichnet, im Gegensatz zu demjenigen, das an den Seiten der passiven Gräben 202a und in anderen Bereichen gebildet ist. Die Dicke des unteren Oxids 5 an der Unterseite des zweiten Abschnitts 3a umfasst eine Dicke (tbox ), die von etwa 300 Å bis 3000 Å sein kann. In einer Ausführungsform ist eine Dicke tox des Gate-Oxids von 300 Å bis 3000 Å. In verschiedenen Ausführungsformen umfassen der erste 4a und der zweite 3a Abschnitt des Grabens 202a Metall, Polysilizium, dielektrisches Material oder ein Oxid. Die Dicke der zweiten Abschnitte 3a und 3b (tp ) kann von 0,3 Mikrometer bis 3 Mikrometer sein. In einer Ausführungsform kann das Polysilizium von 3a und 3b einen Spannungsriss nach Verarbeitungsschritten, einschließlich einer Oxidation, verhindern.
  • Die Breite Wt des passiven Grabens 202a kann von etwa 0,6 Mikrometer bis etwa 3 Mikrometer sein. Eine Mittellinie 206 ist durch die Mesa 110 dargestellt, die n-leitende Source 10 ist außermittig von der Mittellinie 206 angeordnet und das p-leitende Implantat 9 ist außermittig in der entgegengesetzten Richtung der n-leitenden Source 10 angeordnet, sodass jedes der Implantate 9 und 10 an gegenüberliegenden Seiten des p-Wannen-Bereichs 8 sitzt. In einer Ausführungsform können die Bereiche 3a und 3b mit einem Gate oder einem Emitter (nicht gezeigt) verbunden sein, um die Vorderseiteninjektionseffizienz zu modulieren und unterschiedliche Gate-zu-Emitter- und Emitter-zu-Kollektor-Kapazitätsverhältnisse bereitzustellen.
  • In einer Ausführungsform ist die p-Wanne 8 von dem aktiven Graben 1 und dem passiven Graben 202a durch das Gate-Oxid 2 getrennt und umfasst ein Hochspannungs-p-Bereich(PHV)-Implantat 9, das Bor oder BF2 umfassen kann und mit dem Emitterkontakt 14 in Kontakt sein kann, um mit einem Emitter (nicht gezeigt) verbunden zu werden. Wie in 2A gezeigt, kann das Implantat 9 derart implantiert werden, dass es versetzt ist und nicht in der Mesa 110 zentriert ist. An einer Seite der Mesa 110 gegenüber dem Implantat 9 kann ein n-leitendes (Source) Implantat 10, das Arsen oder Phosphor umfasst, angeordnet werden. In einer Ausführungsform kann eine Dicke des Implantats 9 eine Dotierungsdichte von etwa 1,0 × 1014 bis 1,0 × 1016 cm-2 aufweisen und kann eine Dotierungsdichte des NSD-Implantats 10 von etwa 1,0 × 1014 bis 1,0 × 1016 cm-2 sein. In einer Ausführungsform wird eine dielektrische Schicht 11 über dem aktiven Graben 1, der Mesa 110 und dem passiven Graben 112 angeordnet. Es wird kein NSRC-Implantat in 4c gebildet, weil in diesem Bereich während der Verwendung des AEGT 200 kein elektrischer Kanal gebildet wird.
  • 2B-2D sind Teilquerschnitte des AEGT 200 in 2A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen der Vorrichtung 200 veranschaulichen. Einige der in 2A dargestellten Merkmale sind in den 2B-2D zur einfacheren Veranschaulichung der Elektronenströme, Löcherströme und Akkumulationszonen nicht gezeigt. 2B zeigt die Elektronenströme, Löcherströme und Akkumulationszonen, die erzeugt werden, wenn 3a mit einer Gate-Elektrode verbunden ist und 3b mit einem Emitter verbunden ist. Insbesondere veranschaulicht 2B einen ersten Elektronenpfad 1e-, den aktiven Elektronenkanal, einen zweiten Elektronenpfad 2e- und zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen. Außerdem veranschaulicht 2B zwei Akkumulationszonen 208A und 208B. Der erste Akkumulationsbereich 208A wird unter dem aktiven Graben 1 gebildet, und der zweite Akkumulationsbereich 208B wird unter 3a gebildet, wenn 3a mit der Gate-Elektrode verbunden ist.
  • 2C veranschaulicht Ströme, wenn sowohl 3a als auch 3b mit Emittern verbunden sind. 2C zeigt zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen, den aktiven Elektronenkanal 1e-, eine einzige Akkumulationszone 208A sowie einen zweiten Elektronenstrom 3e-, der sich im Gegensatz zu dem Elektronenstrom 2e- nicht in den Bereich unter 3a erstreckt. Somit gibt es keine zweite Akkumulationszone in 2C.
  • 2D veranschaulicht Ströme, wenn sowohl 3a als auch 3b mit Gate-Elektroden verbunden sind. 2C zeigt zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen, den aktiven Elektronenkanal 1e-, eine erste Akkumulationszone 208A und einen zweiten Elektronenstrom 4e-, der sich unter sowohl 3a als auch 3b erstreckt, wodurch eine zweite Akkumulationszone 208C gebildet wird.
  • 3A ist eine alternative Ausführungsform einer Halbleitervorrichtung 300. Der Halbleiter 300 umfasst eine im Wesentlichen ähnliche Struktur wie die von 2A, wobei jedoch in 3A der erste passive Graben 202a und der zweite passive Graben 202b durch eine zweite Mesa 302 getrennt sind, die auch als der Zwischengrabenbereich 302 bezeichnet werden kann. Dieser Bereich 302 umfasst dieselben Komponenten wie die Mesa 110, die auch in 1A und 2A vorhanden ist, sodass statt der Vorrichtung 200 von 2A, bei der der Bereich 4c in dem Zwischengrabenbereich 302 angeordnet ist, der SFET-Bereich 7 zwischen den ersten 202a und zweiten 202b passiven Gräben und zwischen den Zwischenraumoxidschichten 204, die mit jedem der Abschnitte 4a und 4b in Kontakt sind, gebildet wird. Eine Abstandsbreite Wit des Zwischengrabens 302 kann von 0 Mikrometer bis 5 Mikrometer sein.
  • Der p-Wannen-Bereich 8 wird in Kontakt mit der SFET-Schicht 7 gebildet. Ein erster vertiefter p-leitender Kontakt 9a ist in dem p-Wannen-Bereich 8 der Mesa 110 angeordnet, und ein zweiter vertiefter p-leitender Kontakt 9b ist in dem p-Wannen-Bereich 8 in der zweiten Mesa 302 angeordnet. Der Kontakt 9a ist elektrisch mit dem ersten Emitterkontakt 14a verbunden, und der Kontakt 9b ist elektrisch mit dem zweiten Emitterkontakt 14b verbunden. Beide Emitterkontakte 14a und 14b erstrecken sich ähnlich wie der Emitterkontakt 14 in 1A und 2A durch eine dielektrische Schicht 11, die auf und über dem aktiven Graben 1 und den passiven Gräben 202a und 202b angeordnet ist. Wie bei dem Emitterkontakt 14 in 2 kann der Emitterkontakt 14a derart außermittig von einer Mittellinie 206 der Mesa 110 gebildet sein, dass er näher an dem passiven Graben angeordnet ist als der aktive Graben, oder er kann ausgerichtet an der Mittellinie (nicht dargestellt) gebildet sein.
  • 3B-3D sind Teilquerschnitte des AEGT 300 in 3A, die Elektronen- und Löcherströme in verschiedenen Konfigurationen des AEGT 300 veranschaulichen. Einige der in 2A dargestellten Merkmale sind in den 3B-3D zur einfacheren Veranschaulichung der Elektronenströme, Löcherströme und Akkumulationszonen nicht gezeigt. 3B zeigt die Elektronenströme, Löcherströme und Akkumulationszonen, die erzeugt werden, wenn 3a mit einer Gate-Elektrode verbunden ist und 3b mit einem Emitter verbunden ist. Insbesondere veranschaulicht 3B die Elektronenpfade 1e-, den aktiven Elektronenkanal und den zweiten Elektronenpfad 2e- und zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen. Außerdem veranschaulicht 3B zeigt zwei Akkumulationszonen 304A, die unter dem aktiven Graben 1 gebildet sind, und 304B, die unter 3a gebildet sind, wenn 3a mit der Gate-Elektrode verbunden ist.
  • 3C veranschaulicht Ströme, wenn sowohl 3a als auch 3b mit Emittern verbunden sind. 3C zeigt zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen, den aktiven Elektronenkanal 1e-, eine einzige Akkumulationszone 304A sowie einen zweiten Elektronenstrom 3e-, der sich im Gegensatz zu dem Elektronenstrom 2e- nicht in den Bereich unter 3a erstreckt. Somit gibt es keine zweite Akkumulationszone in 3C.
  • 3D veranschaulicht Ströme, wenn sowohl 3a als auch 3b mit Gate-Elektroden verbunden sind. 3D zeigt zwei Löcherströme 1h+ und 2h+, die von dem Anodenimplantat 13 in den Drift-Bereich 6 fließen, den aktiven Elektronenkanal 1e-, eine erste Akkumulationszone 304A und einen zweiten Elektronenstrom 4e-, der sich unter sowohl 3a als auch 3b erstreckt, wodurch eine zweite Akkumulationszone 304C unter 3a und 3b gebildet wird.
  • 4 ist ein Flussdiagramm einer Ausführungsform eines Teilverfahrens 400 zum Herstellen einer Halbleitervorrichtung. Bei dem Verfahren 400 werden bei Block 402 ein aktiver Graben und mindestens eine Vielzahl von passiven Gräben in einer SFET-Struktur gebildet. In einer Ausführungsform ist ein erster passiver Graben der Vielzahl von passiven Gräben, die bei Block 402 gebildet werden, von dem aktiven Graben getrennt, um eine Mesa zu bilden, und jeder passive Graben der Vielzahl von passiven Gräben ist so gebildet, dass er von einem benachbarten passiven Graben um einen vorbestimmten Abstand, beispielsweise von 1000 Å bis 6000 Å, getrennt ist. Während hierin ein einziger aktiver Graben und eine Vielzahl von passiven Gräben erörtert werden, kann die Vielzahl von passiven Gräben als eine erste Vielzahl von passiven Gräben an einer ersten Seite des aktiven Grabens und als eine zweite Vielzahl von passiven Gräben an einer zweiten Seite des aktiven Grabens gebildet sein. Bei Block 404 wird ein Oxid, das als ein Gate-Oxid bezeichnet werden kann, mit einer Dicke von 300 Å bis 3000 Å gebildet. Das bei Block 404 gebildete Gate-Oxid kann sowohl auf als auch in dem aktiven Graben und der Vielzahl von passiven Gräben, die bei Block 402 gebildet werden, gebildet werden, sodass das Gate-Oxid das Innere jedes Grabens, aktiv oder passiv, mit einer im Wesentlichen ähnlichen Dicke beschichtet, wobei „im Wesentlichen ähnlich“ angibt, dass ein Unterschied bei der Dicke des Gate-Oxids unter und zwischen Gräben keine negative funktionelle Auswirkung hat.
  • Bei Block 406 werden der aktive Graben und die Vielzahl von passiven Gräben vollständig gefüllt, z. B. von der Unterseite jedes Grabens bis zur Oberseite des Grabens, der einer oberen Oberfläche der Vorrichtung entspricht. In verschiedenen Ausführungsformen können bei Block 406 der aktive Graben und die Vielzahl von passiven Gräben mit Oxid, Metall, Polysilizium oder einem dielektrischen Material gefüllt werden. Der Füllprozess kann auch als die Bildung von Grabeninnenräumen beschrieben werden, die wie weiter oben erörtert als Füllschichten bezeichnet werden, und die Bildung dieser Füllschicht kann in einer Vielzahl von Bildungs-/Abscheidungsschritten erfolgen. In einer Ausführungsform kann die Füllschicht für die Gräben bei Block 406 derart über der gesamten Oberfläche der Vorrichtung gebildet und zurückgeätzt werden, dass die Füllschicht das gesamte Volumen von jedem der passiven und aktiven Gräben einnimmt, aber nicht auf einem oberen Bereich der Vorrichtung selbst angeordnet ist.
  • In einer Ausführungsform kann bei Block 408 anschließend an die Bildung der Füllschicht bei Block 406 ein p-leitender Bereich, der als eine p-Wanne bezeichnet wird, gebildet werden. Bei Block 410 kann ein n-leitendes Implantat gebildet werden und kann derart in einer p-Wanne gebildet werden, dass das NSRC-Implantat unter dem bei Block 404 gebildeten Gate-Oxid an der Oberseite der p-Wanne angeordnet ist. Das NSRC-Implantat kann bei Block 410 zwischen dem aktiven Graben und einem passiven Graben gebildet (implantiert) werden und kann anschließend unter Verwendung von Wärme aktiviert werden, sodass das Implantat mit der Siliziummatrix reagiert, um es zu einer elektrisch aktiven Komponente der Halbleitervorrichtung zu machen. Anschließend an die Implantation des NSRC-Implantats kann die Struktur bei Block 412 getempert werden, um das bei Block 410 gebildete NRSC-Implantat zu aktivieren.
  • In einigen Ausführungsformen wird bei Block 414 mindestens ein Abschnitt des bei Block 406 angeordneten Füllmaterials von der Vielzahl von passiven Gräben entfernt. Diese Entfernung bei Block 414 kann durchgeführt werden, wenn das bei Block 406 angeordnete Füllmaterial kein Oxid ist, z. B. wenn es eine Polysilizium-, Metall- oder dielektrische Füllung ist. Wenn in einem Beispiel die Füllung Polysilizium umfasst, kann ein Rückätzen (Entfernen) des Polysiliziums erfolgen, sodass das Polysilizium in den Nähten und/oder Hohlräumen verbleibt. Aufgrund der Eigenschaften des Gate-Oxids in den Gräben können aus dem Verarbeiten Nähte und/oder Hohlräume resultieren. In einigen Ausführungsformen verbleiben anschließend an das Entfernen bei Block 414 5 % bis 10 % der Füllschicht in jedem passiven Graben, und in alternativen Ausführungsformen verbleiben 10 % bis 25 % der Füllschicht in jedem passiven Graben. Die Füllschicht, die in jedem passiven Graben nach dem Rückätzen bei Block 414 verbleibt, kann von 0 Mikrometer bis 5 Mikrometer messen.
  • In einer Ausführungsform wird anschließend an die teilweise oder vollständige Entfernung der Füllstoffschichten in den passiven Gräben bei Block 414 über eine thermische Oxidation in dem Schritt bei Block 416 zum Bilden eines Zwischenraumoxids ein Zwischenraumoxid gebildet. Das Zwischenraumoxid kann von 3000 Å bis 8000 Å dick sein. Diese Oxidation bei Block 416 bildet einen Supergraben, der zwei oder mehr passive Gräben derart umfasst, dass der Supergraben ein Bereich wird, der als eine einzelne Grabenstruktur wirkt und somit die Bildung einer Akkumulationsschicht in dem Silizium-Drift-Bereich unter dem Graben ermöglicht.
  • In einigen Ausführungsformen kann bei Block 418, wenn das bei Block 406 angeordnete Füllmaterial kein Oxid war und daher mindestens teilweise von der Vielzahl von passiven Gräben entfernt wurde, eine zweite Füllung der Vielzahl von passiven Gräben bei Block 418 erfolgen. Diese Füllung kann Polysilizium, Metall oder dielektrisches Material umfassen. Diese Oxidbildung bei Block 416 verringert das Volumen der passiven Gräben. Somit umfasst die abgeschiedene Menge während des zweiten Füllschritts 418 der passiven Gräben weniger Füllmaterial als während des anfänglichen Füllens der passiven Gräben verwendet wurde. Diese Bildung bei Block 418 kann derart durchgeführt werden, dass das Füllstoffmaterial eine Dicke von etwa 1500 Å bis etwa 3500 Å aufweist, und kann ein nachfolgendes Tempern, zum Beispiel von 15 bis 45 Minuten bei etwa 1000 °C, umfassen. Dieser zweite Füllschritt erzeugt eine wie hierin erörterte Struktur, wobei ein erster gefüllter Abschnitt jedes passiven Grabens von einem zweiten gefüllten Abschnitt des Grabens durch die Zwischenraumoxidschicht getrennt ist.
  • Die Bildung des NSRC-Implantats bei Block 410 und der p-Wanne(n) bei Block 408 erfolgt vor der Bildung des Zwischenraumoxids bei Block 416, sodass die Zwischenraumoxidschicht nicht vor der Bildung dieser Elemente entfernt werden muss. Das heißt, das NSRC-Implantat und die p-Wanne werden vor der Bildung der Zwischenraumoxidschicht gebildet, was sowohl Zeit als auch Kosten in dem Prozess spart und die Qualität verbessert, weil kein Risiko besteht, dass die Zwischenraumoxidschicht während der Bildung dieser anderen Komponenten beschädigt werden könnte.
  • Bei Block 420 wird eine dielektrische Schicht auf der Struktur gebildet, und bei Block 422 kann ein p-leitendes Implantat, das als „P-ENH“-Implantat bezeichnet werden kann, in dem p-Wannen-Bereich gebildet werden. Bei Block 424 wird eine Kontaktöffnung gebildet und ein Kontakt, der Wolfram umfassen kann, kann gebildet werden, um an das P-ENH-Implantat anzustoßen, und bei Block 426 kann die Struktur weiterverarbeitet werden. Das P-ENH-Implantat kann ein Amorphisierungsimplantat einschließen, das vor der Bildung des P-ENH-Implantats und an einer mit dem P-ENH-Implantat überlappenden Stelle gebildet wird. Das P-ENH-Implantat kann verwendet werden, um einen Kontakt mit der p-Wanne sicherzustellen, und kann angeordnet werden, und dann kann die Vorrichtung einem Tempern unterzogen werden. Das P-ENH-Implantat wird gebildet, nachdem die Kontaktöffnung gebildet wird, und ist derart an der Unterseite des Kontakts angeordnet, dass die Kontaktöffnung als die selbstausgerichtete Maske für das P-ENH-Implantat dient. Das P-ENH-Implantat dient dazu, einen guten (funktionellen) Kontakt mit der p-Wanne bereitzustellen und einen parasitären elektrischen Pfad zu dem NSRC-Bereich abzuschneiden.
  • Das Weiterverarbeiten bei Block 426 kann die Bildung einer metallischen Schicht, wie einer Al-Cu-Schicht, auf der dielektrischen Schicht und in einigen Fällen die Bildung einer Passivierungsschicht auf der metallischen Schicht umfassen. In einigen Ausführungsformen umfasst das Weiterverarbeiten bei Block 426 ein Bilden einer Schicht aus einem Phosphorsilikatglas (PSG) auf der Struktur auf eine Dicke von etwa 3000 Å bis etwa 6000 Å und/oder das Bilden einer Tetraethylorthosilikat(TEOS)-Schicht durch CVD auf eine Dicke von 5000 Å bis etwa 9000 Å auf der PSG-Schicht. Die Abscheidung der PSG- und der TEOS-Schichten, in einigen Fällen gefolgt von einem Verdichtungsschritt für etwa 30 Minuten bei etwa 950 °C, bildet die Vormetalldielektrikumschicht über der Oberseite der Vorrichtung. In einigen Ausführungsformen resultiert die Bildung der dielektrischen Schicht bei Block 420 in einer Oberfläche mit weniger als idealer Glätte. In diesem Beispiel kann bei Block 426 ein Schritt des chemisch-mechanischen Polierens (CMP) mit Oxid durchgeführt werden, um die Oberfläche zu glätten und abzuflachen, um ein Weiterverarbeiten zu ermöglichen.
  • 1A-1C, 2A-2D und 3A-3D sind schematische Teildarstellungen von Ausführungsformen von verschiedenen Konfigurationen von aktiven und passiven Gräben. 5A-5C veranschaulichen alternative Konfigurationen von Elementen, einschließlich Elementen, die in den vorstehenden Figuren erörtert sind. 5A veranschaulicht eine erste Konstruktion, die in 1A-1C, 2A-2D und 3A-3D gezeigt ist. Insbesondere zeigt 5A einen schematischen Teilquerschnitt 500A einer Halbleitervorrichtung. Der Querschnitt 500A zeigt eine Mesa 502, die an einen ersten aktiven Graben 504a an einer ersten Seite 502a der Mesa 502 anstößt und an einen zweiten aktiven Graben 504b an einer zweiten Seite 502b der Mesa anstößt. Der erste aktive Graben 504a stößt an einen passiven Supergraben 506a an einer ersten Seite 512a des ersten aktiven Grabens 504a an. Und der zweite aktive Graben 504b stößt in ähnlicher Weise über die Spiegelachse 514 an einen zweiten passiven Supergraben 506b an. Es versteht sich, dass Mesas, aktive Gräben und passive Gräben weiter oben in verschiedenen Konfigurationen beschrieben sind, um Komponentenfunktionalitäten als Gates oder Emitter zu ermöglichen, und dass, wenn diese Elemente zueinander „benachbart“ sind oder aneinander „anstoßen“, dies bedeutet, dass die Komponenten mindestens eines von elektrisch oder mechanisch gekoppelt sind, um die Bildung eines Elektronenpfads und von Akkumulationsbereichen, wie weiter oben ausführlich erörtert, zu unterstützen. Da 5A-5C schematische Teildarstellungen sind, sei außerdem klargestellt, dass es zusätzliche Komponenten gibt, die in den dargestellten Vorrichtungen vorhanden sein können, und dass diese Mittellinienkonfigurationen in 5A-5C mit verschiedenen Ausführungsformen dieser wie weiter oben erörterten detaillierteren Konfigurationen verwendet werden können. Ferner können die in 5A-5C erörterten Supergräben den in den 1A-1C, 2A-2D und 3A-3D erörterten ähnlich sein.
  • 5B zeigt eine weitere Ausführungsform eines schematischen Teilquerschnitts 500B einer Halbleitervorrichtung. Der Querschnitt 500B umfasst eine Mesa 502, die eine erste Seite 502a und eine zweite Seite 502b umfasst. Die erste Seite 502a ist benachbart zu einem ersten aktiven Graben 504a, und die zweite Seite 502b ist benachbart zu einem zweiten aktiven Graben 504b. Der erste aktive Graben 504a umfasst eine erste Seite 502a benachbart zu dem ersten aktiven Graben 502a und eine zweite Seite 502b, die zu einem dritten aktiven Graben 504c benachbart ist. In ähnlicher Weise wird in einer gespiegelten Konfiguration über die Achse 514 ein vierter aktiver Graben 504d benachbart zu einem zweiten passiven Supergraben 506b und zwischen dem zweiten passiven Supergraben 506b und dem zweiten aktiven Graben 504b gebildet. Ferner ist in diesem Beispiel der dritte aktive Graben 504c zwischen einem ersten passiven Supergraben 506a und dem ersten aktiven Graben 504a angeordnet.
  • 5C zeigt eine weitere Ausführungsform eines schematischen Teilquerschnitts 500C einer Halbleitervorrichtung. Der Querschnitt 500C umfasst einen passiven Graben 508, der einen Supergraben 508 umfassen kann. Eine erste Seite 516a einer ersten Mesa 502a ist benachbart zu dem passiven Graben 508 an einer ersten Seite 508a des Grabens 508. Eine zweite Seite 516b der ersten Mesa 502a ist benachbart zu einer ersten Seite 518 eines ersten aktiven Grabens 510a. In einer über die Mittelachse 514 gespiegelten Weise ist eine zweite Mesa 502b benachbart zu dem passiven Graben 508 an einer zweiten Seite 508b des Grabens 508 angeordnet. Die zweite Mesa 502b ist auch benachbart zu einem zweiten aktiven Graben 510b an einer Seite gegenüber der Grenzfläche der zweiten Mesa 502b angeordnet.
  • Aus all dem Vorstehenden kann ein Fachmann bestimmen, dass eine Halbleitervorrichtung gemäß einem Beispiel die Mesa, die eine Breite von 50 nm bis 10 µm aufweist, einschließen kann. In einem anderen Beispiel, wobei der SFET-Bereich einen Dotierstoff Phosphor (P) mit einer Dichte von 5,0 × 1011 cm-2 bis 4,0 × 1014 cm-2 umfasst. In einem weiteren Beispiel umfasst der Wannenbereich einen Dotierstoff Bor (B) mit einer Dichte von 2,0 × 1013 cm-2 bis 2,0 × 1014 cm-2. In noch einem weiteren Beispiel können die Strukturen ferner einen dotierten Bereich in dem Wannenbereich umfassen, wobei der dotierte Bereich einen Dotierstoff Bor (B) oder BF2 mit einer Dichte von 1,0 × 1014 cm-2 bis 1,0 × 1016 cm-2 umfasst. In einem anderen Beispiel umfasst der Source-Bereich einen Dotierstoff Arsen (As) oder Phosphor (P) mit einer Dichte von 1,0 × 1014 cm-2 bis 1,0 × 1016 cm-2. In einem weiteren Beispiel umfasst der Pufferbereich einen Dotierstoff mit einer Dichte von 1,0 × 1012 cm-2 bis 1,0 × 1014 cm-2. In noch einem weiteren Beispiel umfasst der Anodenbereich einen Dotierstoff mit einer Dichte von 1,0 × 10 cm-2 bis 1,0 × 1015 cm-2.
  • Aus all dem Vorstehenden kann ein Fachmann bestimmen, dass ein Verfahren gemäß einem anderen Beispiel ein Entfernen der gesamten ersten Füllschicht einschließen kann. In einem weiteren Beispiel kann das Verfahren ein Bilden der zweiten dielektrischen Schicht umfassen, umfasst ein Bilden einer Oxidschicht mit einer Dicke von 3000 Å bis 1,5 µm.
  • Aus all dem Vorstehenden kann ein Fachmann bestimmen, dass eine Halbleitervorrichtungsstruktur gemäß einem weiteren Beispiel eine zweite Mesa einschließen kann, die eine Struktur umfasst, die aus der Gruppe bestehend aus einem vollständig oxidierten Bereich und einem zweiten SFET-Bereich; einem teilweise oxidierten Bereich und einem zweiten SFET-Bereich; oder einem zweiten SFET-Bereich und einen zweiten Wannenbereich des ersten Leitfähigkeitstyps ausgewählt ist.
  • Es werden beispielhafte Ausführungsformen offenbart, und Variationen, Kombinationen und/oder Modifikationen der Ausführungsform(en) und/oder Merkmale der Ausführungsform(en), die von einem Durchschnittsfachmann hergestellt werden, liegen innerhalb des Umfangs der Offenbarung. Alternative Ausführungsformen, die aus dem Kombinieren, Integrieren und/oder Weglassen von Merkmalen der Ausführungsform(en) hervorgehen, liegen ebenfalls innerhalb des Umfangs der Offenbarung.
  • Während beispielhafte Ausführungsformen der Erfindung gezeigt und beschrieben wurden, können Modifikationen davon von einem Fachmann vorgenommen werden, ohne vom Umfang oder den Lehren hierin abzuweichen. Die hierin beschriebenen Ausführungsformen sind lediglich beispielhaft und nicht einschränkend. Viele Variationen und Modifikationen der hierin beschriebenen Zusammensetzungen, Systeme, Einrichtungen und Verfahren sind möglich und liegen innerhalb des Umfangs der Erfindung. Entsprechend ist der Schutzumfang nicht auf die hierin beschriebenen Ausführungsformen beschränkt. Der Umfang der Ansprüche soll alle Äquivalente des Gegenstands der Ansprüche einschließen. Sofern nicht ausdrücklich anders angegeben, können die Schritte in einem Verfahrensanspruch in beliebiger Reihenfolge und mit jeder geeigneten Kombination von Materialien und Verarbeitungsbedingungen durchgeführt werden.
  • Es wird mindestens eine Ausführungsform offenbart, und Variationen, Kombinationen und/oder Modifikationen der Ausführungsform(en) und/oder Merkmale der Ausführungsform(en), die von einem Durchschnittsfachmann hergestellt werden, liegen innerhalb des Umfangs der Offenbarung. Alternative Ausführungsformen, die aus dem Kombinieren, Integrieren und/oder Weglassen von Merkmalen der Ausführungsform(en) hervorgehen, liegen ebenfalls innerhalb des Umfangs der Offenbarung. Wenn numerische Bereiche oder Einschränkungen ausdrücklich angegeben sind, sind diese ausdrücklich angegebenen Bereiche oder Einschränkungen so zu verstehen, dass sie iterative Bereiche oder Einschränkungen von gleicher Größe, die innerhalb der ausdrücklich angegebenen Bereiche oder Einschränkungen liegen, einschließen (z. B. von etwa 1 bis etwa 10 schließt 2, 3, 4 usw. ein; größer als 0,10 schließt 0, 11, 0, 12, 0,13 usw. ein). Wenn beispielsweise ein numerischer Bereich mit einer unteren Grenze Rl und einer oberen Grenze Ru offenbart wird, wird eine beliebige Zahl, die in den Bereich fällt, spezifisch offenbart. Insbesondere werden die folgenden Zahlen innerhalb des Bereichs spezifisch offenbart: R=Rl+k*(Ru-Rl), wobei k eine Variable im Bereich von 1 Prozent bis 100 Prozent mit einer Erhöhung um 1 Prozent ist, d. h. k ist 1 Prozent, 2 Prozent, 3 Prozent, 4 Prozent, 5 Prozent,..., 50 Prozent, 51 Prozent, 52 Prozent,..., 95 Prozent, 96 Prozent, 97 Prozent, 98 Prozent, 99 Prozent oder 100 Prozent. Darüber hinaus wird auch jeder numerische Bereich spezifisch offenbart, der durch zwei wie weiter oben definierte R-Zahlen definiert ist. Die Verwendung des Begriffs „optional“ in Bezug auf ein beliebiges Element eines Anspruchs bedeutet, dass das Element erforderlich ist, oder alternativ, dass das Element nicht erforderlich ist, wobei beide Alternativen innerhalb des Umfangs des Anspruchs liegen. Die Verwendung von breiteren Begriffen, wie „umfasst“, „schließt ein“ und „weist auf“ ist so zu verstehen, dass dadurch engere Begriffe, wie „bestehend aus“, „im Wesentlichen bestehend aus“ und „im Wesentlichen enthaltend“, unterstützt werden. Entsprechend ist der Schutzumfang nicht durch die weiter oben dargelegte Beschreibung beschränkt, sondern wird durch die folgenden Ansprüche definiert, wobei dieser Umfang alle Äquivalente des Gegenstands der Ansprüche einschließt. Jeder Anspruch ist als weitere Offenbarung in die Beschreibung aufgenommen, und die Ansprüche sind Ausführungsform(en) der vorliegenden Erfindung.
  • Zahlreiche weitere Variationen und Modifikationen werden für den Fachmann ersichtlich, sobald die vorstehende Offenbarung vollständig verstanden ist. Es ist beabsichtigt, dass die folgenden Ansprüche so interpretiert werden, dass sie alle solchen Variationen, Modifikationen und Äquivalente einschließen. Zusätzlich sollte der Begriff „oder“ in einem einschließenden Sinn interpretiert werden.

Claims (10)

  1. Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur, das Folgendes umfasst: Bilden eines aktiven Grabens; Bilden einer Vielzahl von passiven Gräben benachbart zu dem aktiven Graben, wobei jeder passive Graben der Vielzahl von passiven Gräben um einen vorbestimmten Abstand von einem benachbarten passiven Graben getrennt ist; Bilden einer ersten dielektrischen Schicht in jedem passiven Graben der Vielzahl von passiven Gräben; Füllen der Vielzahl von passiven Gräben und des aktiven Grabens mit einer ersten Füllschicht; Bilden eines Wannenbereichs; Entfernen von mindestens einem Abschnitt der ersten Füllschicht in der Vielzahl von passiven Gräben; und anschließend an das Entfernen von mindestens dem Abschnitt der ersten Füllschicht, Anordnen einer zweiten dielektrischen Schicht derart, dass die zweite dielektrische Schicht in der Vielzahl von passiven Gräben und auf dem aktiven Graben angeordnet ist, um eine Struktur zu bilden, die dazu konfiguriert ist, als ein einzelner passiver Graben zu wirken.
  2. Verfahren nach Anspruch 1, wobei: ein erster passiver Graben der Vielzahl von passiven Gräben von dem aktiven Graben getrennt ist, um eine Mesa (Erhöhung) zu bilden; die Mesa gebildet ist, um eine Größe von 50 nm bis 10 µm aufzuweisen; der vorbestimmte Abstand kleiner als 5 Mikrometer ist; die erste Füllschicht eines von einem Oxid, einem Metall, einem Polysilizium oder einem dielektrischen Material umfasst; und das Verfahren ferner ein Bilden eines Source-Bereichs in dem Mesa-Bereich benachbart zu dem aktiven Graben umfasst.
  3. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: anschließend an das Anordnen der zweiten dielektrischen Schicht, Bilden einer zweiten Füllschicht auf der zweiten dielektrischen Schicht, wobei die zweite Füllschicht ein Oxid oder ein Polysilizium umfasst.
  4. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: Bilden einer Vormetalldielektrikumschicht anschließend an das Anordnen der zweiten Füllschicht auf der zweiten dielektrischen Schicht; Bilden einer Durchkontaktierung in der Vormetalldielektrikumschicht in dem Wannenbereich; Anordnen eines Amorphisierungsimplantats und eines dotierten Bereichs in dem Wannenbereich der Mesa, wobei der dotierte Bereich von einer Mittellinie der Mesa versetzt ist; und Bilden einer Kontaktstruktur durch die Vormetalldielektrikumschicht derart, dass die Kontaktstruktur sowohl an dem Source-Bereich als auch an dem dotierten Bereich anstößt.
  5. Halbleiterstruktur, die Folgendes umfasst: eine erste Seite gegenüber und parallel zu einer zweiten Seite; einen Anodenbereich eines ersten Leitfähigkeitstyps, der benachbart zu der zweiten Seite angeordnet ist und mit einem Pufferbereich in Kontakt ist; einen Drift-Bereich eines zweiten Leitfähigkeitstyps gegenüber dem ersten Leitfähigkeitstyp, der sich von dem Pufferbereich zu der ersten Seite erstreckt; einen aktiven Graben, der sich von der ersten Seite nach innen erstreckt und ein erstes Füllmaterial und eine dielektrische Gate-Schicht, die mindestens einen Abschnitt des ersten Füllmaterials umgibt, umfasst; einen Supergraben, der sich von der ersten Seite nach innen erstreckt und eine Vielzahl von einzelnen passiven Gräben umfasst und benachbart zu dem aktiven Graben gebildet ist, welcher getrennt von dem aktiven Graben durch eine Mesa mit einem SFET-Bereich des zweiten Leitfähigkeitstyps und einem Wannenbereich des ersten Leitfähigkeitstyps, wobei die dielektrische Gate-Schicht mindestens benachbart zu Unterseiten von jeder der Vielzahl von einzelnen passiven Gräben angeordnet ist und wobei das erste Füllmaterial benachbart zu der dielektrischen Gate-Schicht in jedem der Vielzahl von einzelnen passiven Gräben angeordnet ist; eine an der ersten Seite der Halbleiterstruktur über dem Supergraben und dem aktiven Graben gebildete dielektrische Schicht, wobei der SFET-Bereich mit dem Drift-Bereich in Kontakt ist und der Wannenbereich mit der dielektrischen Schicht in Kontakt ist; einen Source-Bereich des zweiten Leitfähigkeitstyps, der in dem Wannenbereich gebildet ist; und einen Kontakt, der sich durch die dielektrische Schicht erstreckt, um elektrisch an den Source-Bereich und den Wannenbereich zu koppeln.
  6. Struktur nach Anspruch 5, wobei: der Kontakt so angeordnet ist, dass er von einer Mittellinie der Mesa versetzt ist; und das erste Füllmaterial in einem passiven Graben, der dem aktiven Graben am nächsten ist, elektrisch an das erste Füllmaterial in dem aktiven Graben gekoppelt ist.
  7. Struktur nach Anspruch 5, die ferner Folgendes umfasst: ein zweites Füllmaterial, das in jedem passiven Graben der Vielzahl von passiven Gräben angeordnet ist, wobei das zweite Füllmaterial von dem ersten Füllmaterial durch eine dielektrische Zwischenraumschicht getrennt ist.
  8. Halbleiterstruktur, die Folgendes umfasst: eine erste Seite gegenüber und parallel zu einer zweiten Seite; einen Anodenbereich eines ersten Leitfähigkeitstyps, der benachbart zu der zweiten Seite angeordnet ist und mit einem Pufferbereich in Kontakt ist; einen Drift-Bereich eines zweiten Leitfähigkeitstyps gegenüber dem ersten Leitfähigkeitstyp, der sich von dem Pufferbereich zu der ersten Seite erstreckt; einen aktiven Graben, umfassend eine dielektrische Gate-Schicht, die benachbart zu Oberseiten des aktiven Grabens angeordnet ist, und ein Füllmaterial, das benachbart zu der dielektrischen Gate-Schicht angeordnet ist; eine Vielzahl von passiven Gräben, die benachbart zu dem aktiven Graben gebildet und dazu konfiguriert sind, derart als ein einzelner passiver Graben zu wirken, dass während der Aktivierung der Halbleiterstruktur ein Akkumulationsbereich benachbart zu der Vielzahl von passiven Gräben in dem Drift-Bereich gebildet wird, wobei jeder passive Graben der Vielzahl von passiven Gräben eine untere dielektrische Schicht in Kontakt mit einem ersten Elektrodenbereich umfasst, wobei der erste Elektrodenbereich durch eine dielektrische Zwischenraumschicht von einem zweiten Elektrodenbereich des passiven Grabens getrennt ist; wobei ein erster passiver Graben der Vielzahl von passiven Gräben durch eine erste Mesa von dem aktiven Graben getrennt ist und der erste passive Graben durch eine zweite Mesa von einem benachbarten passiven Graben der Vielzahl von passiven Gräben getrennt ist; und wobei die erste Mesa und die zweite Mesa jeweils einen SFET-Bereich des zweiten Leitfähigkeitstyps und einen Wannenbereich des ersten Leitfähigkeitstyps umfassen; einen ersten Source-Bereich des zweiten Leitfähigkeitstyps, der in dem Wannenbereich der ersten Mesa gebildet ist; einen ersten dotierten Bereich des ersten Leitfähigkeitstyps, der in dem Wannenbereich der ersten Mesa gebildet und elektrisch mit einer ersten Emitterelektrode verbunden ist; und eine an der ersten Seite der Halbleiterstruktur über der Vielzahl von passiven Gräben und dem aktiven Graben gebildete dielektrische Schicht, wobei der SFET-Bereich mit dem Drift-Bereich in Kontakt ist und der Wannenbereich mit der dielektrischen Schicht in Kontakt ist.
  9. Struktur nach Anspruch 8, wobei: die zweite Mesa einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps umfasst, der in dem Wannenbereich gebildet ist und elektrisch mit einer zweiten Emitterelektrode verbunden ist; und die zweite Mesa ohne einen Source-Bereich vorgesehen ist.
  10. Struktur nach Anspruch 8, wobei der erste Elektrodenbereich in dem ersten passiven Graben elektrisch an das Füllmaterial in dem aktiven Graben gekoppelt ist.
DE102018126026.1A 2017-10-24 2018-10-19 Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung Pending DE102018126026A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/792,238 2017-10-24
US15/792,238 US10388726B2 (en) 2017-10-24 2017-10-24 Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof

Publications (1)

Publication Number Publication Date
DE102018126026A1 true DE102018126026A1 (de) 2019-04-25

Family

ID=65996555

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018126026.1A Pending DE102018126026A1 (de) 2017-10-24 2018-10-19 Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung

Country Status (3)

Country Link
US (1) US10388726B2 (de)
CN (1) CN109698129B (de)
DE (1) DE102018126026A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151227A1 (ja) * 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法
DE102020122264B4 (de) * 2020-08-26 2022-03-31 Infineon Technologies Ag Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung und Herstellungsverfahren
CN112802895B (zh) * 2021-01-06 2022-04-08 江苏东海半导体股份有限公司 一种低电容分栅沟槽igbt器件中间隔离氧化层的制作

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353385B1 (de) * 2001-01-19 2014-09-24 Mitsubishi Denki Kabushiki Kaisha Halbleiteranordnung
CN100514675C (zh) * 2004-05-12 2009-07-15 株式会社丰田中央研究所 半导体器件
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2014027182A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods

Also Published As

Publication number Publication date
CN109698129A (zh) 2019-04-30
US10388726B2 (en) 2019-08-20
CN109698129B (zh) 2022-06-17
US20190123136A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102018126026A1 (de) Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102012204420A1 (de) Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102012211544A1 (de) Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112015004492T5 (de) Halbleitervorrichtung
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Legal Events

Date Code Title Description
R021 Search request validly filed
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication