DE102019212642A1 - Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben - Google Patents

Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben Download PDF

Info

Publication number
DE102019212642A1
DE102019212642A1 DE102019212642.1A DE102019212642A DE102019212642A1 DE 102019212642 A1 DE102019212642 A1 DE 102019212642A1 DE 102019212642 A DE102019212642 A DE 102019212642A DE 102019212642 A1 DE102019212642 A1 DE 102019212642A1
Authority
DE
Germany
Prior art keywords
trench structure
region
drift region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019212642.1A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019212642.1A priority Critical patent/DE102019212642A1/de
Publication of DE102019212642A1 publication Critical patent/DE102019212642A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein vertikaler Feldeffekttransistor (100) bereitgestellt, aufweisend: einen Driftbereich (112) mit einem ersten Leitfähigkeitstyp; eine Kanalschicht (115) mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich, der sich von dem ersten Leitfähigkeitstyp unterscheidet; eine Graben-Struktur (102) auf oder über dem Driftbereich (112), wobei die Graben-Struktur (102) eine Gate-Isolierschicht (122) an mindestens einer Seitenwand der Graben-Struktur (102) aufweist, die an die Kanalschicht (115) angrenzt, wobei in der Kanalschicht an der mindestens einen Seitenwand der Graben-Struktur (102) ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist; und eine Abschirmungsstruktur (113, 114), die lateral neben der mindestens einen Seitenwand der Graben-Struktur angeordnet ist, und sich vertikal bis in den Driftbereich oder vertikal weiter in Richtung des Driftbereichs erstreckt als die Graben-Struktur, wobei die Abschirmungsstruktur (113, 114) einen dritten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und eine Source/Drain-Elektrode (141, 142), die mit der Kanalschicht (115) und der Abschirmungsstruktur (113, 114) elektrisch leitfähig verbunden ist.

Description

  • Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.
  • Transistoren auf Basis von Galliumnitrid (GaN) bieten die Möglichkeit Bauteile, mit niedrigeren EIN-Widerständen bei gleichzeitig höheren Durchbruchsspannungen zu realisieren als vergleichbare Bauteile auf Basis von Silicium oder Siliciumcarbid. Eine mögliche Bauweise für einen solchen Transistor ist der sogenannte Trench-MISFET (engl. metal insulator semiconductor field effect transistor, Metall-Isolator-Halbleiter-Feldeffekttransistor), bei welchem ein Kanal an mindestens einer Seitenwand eines Grabens (engl. Trench) angeordnet ist. Ein Beispiel für die Realisierung eines solchen Bauelements ist in Oka et al., Appl. Phys. Exp. 8, 054101 (2015), doi: 10.7567/APEX.8.054101 gezeigt bzw. in 1 veranschaulicht. Der Trench-MISFET besteht aus einem stark n-dotierten GaN-Substrat 11, einer schwach n-dotierten GaN Driftzone 12 sowie p-dotierten GaN Gebieten 15, in welchen sich der Inversionskanal (d.h. der Bereich (Kanal) mit der Besetzungsinversion) an der Grenzfläche zu einem Gate-Dielektrikum 22 ausbildet, welches sich in einem mit dem Gate-Metall (Gate-Elektrode) 21 gefüllten Graben befindet. Oberhalb der p-dotierten Gebiete 15 sind stark n-dotierte Gebiete 16 angeordnet. Eine Source-Elektrode 41 kontaktiert sowohl die p-dotierten Gebiete 15 als auch die n-dotierten Gebiete 16 und ist vom Gate-Metall 21 mittels einer Isolationsschicht 31 getrennt bzw. isoliert. Auf der Unterseite des Substrats 11 befindet sich die Drain-Elektrode 42. Ohne Anlegen einer Gate-Spannung ist das p-dotierte GaN-Gebiet 15 sperrend, es findet kein Stromfluss statt, der Transistor 10 sperrt bis zu seiner Durchbruchsspannung. Bei Anlegen einer positiven Gate-Spannung an das Gate-Metall 21 bildet sich ein leitfähiger n-Kanal benachbart zum Gate-Dielektrikum 22 innerhalb des p-GaN Gebiets 15 und es kann ein Strom von Drain zu Source fließen. Der Transistor 10 weist im Sperrbetrieb hohe elektrische Felder am Boden des Grabens auf. Hierdurch besteht die Gefahr eines frühzeitigen elektrischen Durchbruchs des Transistors 10 bzw. eines Durchgreifens der an die Drain-Elektrode 42 angelegten Spannung auf die Gate-Elektrode 21.
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zu dessen Herstellung bereitzustellen, der/das eines oder mehrere der oben genannten Probleme löst.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor, aufweisend: einen Driftbereich mit einem ersten Leitfähigkeitstyp; eine Kanalschicht mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich, der sich von dem ersten Leitfähigkeitstyp unterscheidet; eine Graben-Struktur auf oder über dem Driftbereich, wobei die Graben-Struktur eine Gate-Isolierschicht an mindestens einer Seitenwand der Graben-Struktur aufweist, die an die Kanalschicht angrenzt, wobei in der Kanalschicht an der mindestens einen Seitenwand der Graben-Struktur ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist; eine Abschirmungsstruktur, die lateral neben der mindestens einen Seitenwand der Graben-Struktur angeordnet ist, und sich vertikal bis in den Driftbereich oder vertikal weiter in Richtung des Driftbereichs erstreckt als die Graben-Struktur, wobei die Abschirmungsstruktur den zweiten Leitfähigkeitstyp aufweist; und eine Source/Drain-Elektrode, die mit der Kanalschicht und der Abschirmungsstruktur elektrisch leitfähig verbunden ist. Die Abschirmungsstruktur ermöglicht eine Abschirmung des Bodens der Graben-Struktur gegenüber elektrischen Feldern und erhöht somit die Durchbruchspannung des Feldeffekttransistors. Dies ermöglicht das volle Potenzial des Transistors auszuschöpfen. Dies verhindert beispielsweise einen frühzeitigen elektrischen Durchbruch des Transistors bzw. ein Durchgreifen einer an eine Drain-Elektrode des Transistors angelegten Spannung auf eine Gate-Elektrode des Transistors.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors, das Verfahren weist auf: ein Ausbilden eines Driftbereichs mit einem ersten Leitfähigkeitstyp; ein Ausbilden einer Kanalschicht mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich, der sich von dem ersten Leitfähigkeitstyp unterscheidet; ein Ausbilden einer Graben-Struktur auf oder über dem Driftbereich, wobei die Graben-Struktur eine Gate-Isolierschicht an mindestens einer Seitenwand der Graben-Struktur aufweist, die an die Kanalschicht angrenzt, wobei in der Kanalschicht an der mindestens einen Seitenwand der Graben-Struktur ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist; und ein Ausbilden einer Abschirmungsstruktur, die lateral neben der mindestens einen Seitenwand der Graben-Struktur angeordnet wird, und sich vertikal bis in den Driftbereich oder vertikal weiter in Richtung des Driftbereichs erstreckt als die Graben-Struktur, wobei die Abschirmungsstruktur den zweiten Leitfähigkeitstyp aufweist, und ein Ausbilden einer Source/Drain-Elektrode, die mit der Kanalschicht und der Abschirmungsstruktur elektrisch leitfähig verbunden wird.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in der Figur dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine Schnittdarstellung eines Transistors der bezogenen Technik;
    • 2A, 2B und 2C Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 3A, 3B und 3C Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 4A, 4B und 4C Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 5 eine Ansicht eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 6A, 6B und 6C Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 7A-7F eine schematische Ansicht von Verfahrensschritten eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; und
    • 8 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2A bis 6C zeigen Ansichten eines vertikalen Feldeffekttransistors 100 gemäß verschiedenen Ausführungsformen. Der vertikale Feldeffekttransistor 100 kann auch als Graben (Trench)-MISFET (engl. metal insulator semiconductor field effect transistor) 100 bezeichnet werden. In verschiedenen Ausführungsformen weist der Trench-MISFET 100 ein stark n-dotiertes Substrat 111, beispielsweise n-dotiertes Galliumnitrid (GaN) aufweisend, auf.
  • Auf dem Substrat 111 kann eine Driftzone 112 vorgesehen sein. Die Driftzone 112 kann auch als Driftbereich 112 bezeichnet werden. Der Driftbereich 112 weist einen ersten Leitfähigkeitstyp auf. Beispielsweise ist der Driftbereich 112 schwach n-dotiert, beispielsweise ein n- dotierter GaN Driftbereich 112.
  • Auf oder über dem Driftbereich 112 kann/können eines oder mehrere p-leitende Gebiete 115, beispielsweise p+ dotiertes GaN, vorgesehen sein. Das Gebiet 115 kann auch als Kanalschicht 115 bezeichnet werden. Die Kanalschicht 115 weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. In dem/den Gebiet(en) 115 bzw. der Kanalschicht 115 kann sich der Inversionskanal (d.h. der Bereich (Kanal) mit der Besetzungsinversion) an der Grenzfläche zu einem Gate-Dielektrikum 122 ausbilden, welches sich in einer mit dem Gate-Metall 121 gefüllten Graben der Graben-Struktur 102 befindet. Das Gate Dielektrikum 122 kann auch als Gate-Isolierschicht 122 bezeichnet werden. Anschaulich weist die Graben-Struktur eine Gate-Isolierschicht 122 an mindestens einer Seitenwand der Graben-Struktur 102 auf, die an die Kanalschicht 115 angrenzt, wobei in der Kanalschicht 115 an der mindestens einen Seitenwand der Graben-Struktur 102 der Feldeffekttransistor FET-Kanalbereich ausgebildet wird. Das Gate-Dielektrikum 122 (Gate-Isolationsschicht 122) kann auch am Boden 101 des Grabens ausgebildet sein, wie gezeigt. Oberhalb der p-dotierten Gebiete 115 sind stark n-dotierte Gebiete 116 angeordnet, beispielsweise n-- dotiertes GaN. Eine erste Source/Drain-Elektrode (z.B. eine Source-Elektrode) 141 kontaktiert sowohl die p-dotierten Gebiete 115 als auch die n-dotierten Gebiete 116 und ist vom Gate-Metall 121 bzw. der Gate-Elektrode 121 mittels einer Isolationsschicht 131 getrennt bzw. isoliert. Auf der Unterseite des Substrats 111 befindet sich eine zweite Source/Drain-Elektrode (z.B. eine Drain-Elektrode) 142. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain-Elektrode 141 eine Source-Elektrode und dass die zweite Source/Drain-Elektrode 142 eine Drain-Elektrode des Transistors ist.
  • Weiterhin ist eine Abschirmungsstruktur 113, 114 vorgesehen, die lateral neben der mindestens einen Seitenwand der Graben-Struktur 102 angeordnet ist, und sich vertikal bis in den Driftbereich 112 oder vertikal weiter in Richtung des Driftbereichs 112 erstreckt als die Graben-Struktur 102, beispielsweise weiter als der Boden 101 der Graben-Struktur 102. Die Source-Elektrode 141 ist mit der Kanalschicht 115 und der Abschirmungsstruktur 113, 114 elektrisch leitfähig verbunden. Ohne Anlegen einer Gate-Spannung ist das p-dotierte Gebiet 115 sperrend, es findet kein Stromfluss statt. Der vertikale Feldeffekttransistor 100 sperrt bis zu seiner Durchbruchsspannung. Bei Anlegen einer positiven Gate-Spannung an das Gate-Metall 121 bildet sich ein leitfähiger n-Kanal benachbart zu der Gate-Isolierschicht 122 bzw. an der mindestens einen Seitenwand der Graben-Struktur 102 innerhalb des p-dotierten Gebietes 115 aus und es kann ein Strom zwischen der Drain-Elektrode 142 und der Source-Elektrode 141 fließen. Die Abschirmungsstruktur 113, 114 ermöglicht eine Abschirmung des Bodens 101 der Graben-Struktur 102 gegenüber elektrischen Feldern. Dies ermöglicht das volle Potenzial des vertikalen Feldeffekttransistors 100 auszuschöpfen. Dies verhindert beispielsweise einen frühzeitigen elektrischen Durchbruch des vertikalen Feldeffekttransistors 100 bzw. ein Durchgreifen der an die Drain-Elektrode 142 angelegten Spannung auf die Gate-Elektrode 121.
  • Die Abschirmungsstruktur 113, 114 ist in 2A veranschaulicht. Die Abschirmungsstruktur 113, 114 weist den zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet Die Abschirmungsstruktur 113, 114 weist beispielsweise eines oder mehrere p-dotierte Gebiete 113 auf, die eine Abschirmung des Bodens 101 der Graben-Struktur 102 gegen erhöhte Felder bewirken. Die Abschirmungsstruktur 113, 114 kann mindestens ein p-leitendes GaN-Gebiet aufweisen, dessen Dotierstoffkonzentration höher ist als eine Dotierstoffkonzentration des Driftbereichs 112. Beispielsweise weist die Abschirmungsstruktur ein p++ GaN-Gebiet 113, 114 auf. In verschiedenen Ausführungsformen kann die Abschirmungsstruktur 113, 114 ein in dem Driftbereich 112 angeordnetes Gebiet 113 aufweisen, das sich lateral in Richtung der Graben-Struktur 102 erstreckt. Das in dem Driftbereich 112 angeordnete Gebiet 113 der Abschirmungsstruktur 113, 114 kann sich in verschiedenen Ausführungsformen zumindest bis unter einen Teil des Bodens 101 der Graben-Struktur 102 erstrecken. Die Abschirmungsstruktur 113, 114 weist beispielsweise ein oder mehrere p-leitende Gebiete 113 in Höhe des Bodens 101 der Graben-Struktur 102 auf, welche direkt an die Kanalschicht 115 angrenzen und sich in den Driftbereich 112 erstrecken können. Die p-leitenden Gebiete 113 stellen eine Abschirmung des Bodens 101 der Graben-Struktur 102 bereit, da die Feldspitzen des elektrischen Feldes im Sperrfall am Boden 101 der Graben-Struktur 102 verringert werden. Die Lage und Ausdehnung der tief angeordneten p-leitenden Gebiete 113 kann anwendungsspezifisch gewählt werden. In verschiedenen Ausführungsformen kann das p-leitende Gebiet 113 direkt an die Kanalschicht 115 angrenzen und lateral in Richtung der Graben-Struktur 102 ausgedehnt sein bzw. sich in diese Richtung erstrecken, wie in 2A veranschaulicht ist. Alternativ, wie in 2B veranschaulicht ist, kann das p-leitende Gebiet 113 tiefer in dem Driftbereich 112 angeordnet sein, wobei ein vertikaler Abstand zu der Kanalschicht 115 vorgesehen ist. Das kontaktierende bzw. verbindende p-leitende Gebiet 114 der Abschirmungsstruktur kann hierbei in der Tiefe so gewählt sein, dass es an das p-leitende Gebiet 113 angrenzt, dieses berührt oder mit diesem überlappt und eine elektrische Verbindung bzw. eine elektrische Anbindung des p-leitenden Gebiets 113 mit einer oberen Elektrode, beispielsweise der Source-Elektrode 141, bereitstellt. Die laterale Ausdehnung des tief angeordneten p-leitenden Gebiets 113 kann identisch zur lateralen Ausdehnung des kontaktierenden p-leitenden Gebiets 114 gewählt sein. Die Höhe der Dotierung der p-leitenden Gebiete 113 und 114 der Abschirmungsstruktur 113, 114 kann anwendungsspezifisch so gewählt sein, dass sowohl eine optimale Abschirmung als auch ein niederohmscher Kontakt zu dem p-leitenden Gebiet 114 gewährleistet ist.
  • In verschiedenen Ausführungsformen kann die Abschirmungsstruktur 113, 114 ein sich in vertikaler Richtung erstreckendes Gebiet 114 zwischen der Source-Elektrode 141 und dem sich in lateraler Richtung erstreckenden Gebiet 113 aufweisen. Alternativ oder zusätzlich kann die Abschirmungsstruktur weitere (p-leitende) Gebiete 114 aufweisen, die elektrisch mit der Source-Elektrode 141 verbunden sind. Die Dotierung des p-leitenden Gebiets 114 der Abschirmungsstruktur und der Kanalschicht 115 kann zueinander gleich oder unterschiedlich sein. Anwendungsspezifisch kann eine homogene oder eine graduelle Dotierung in dem p-leitenden Gebiet 114 der Abschirmungsstruktur und der Kanalschicht 115 vorgesehen werden. Eine graduelle Dotierung ist beispielsweise eine von oben nach unten abnehmende Dotierung, beispielsweise eine von der Source-Elektrode 141 in Richtung der Drain-Elektrode 142 abnehmende Dotierung. Eine lokal höhere Dotierung des oberen Bereichs des p-leitenden Gebiets 114 der Abschirmungsstruktur (beispielsweise in der Nähe der Source-Elektrode 141) kann vorteilhaft für einen besseren elektrischen Kontakt zur Source-Elektrode 141 sein. In verschiedenen Ausführungsformen können die Gebiete 113 und 114 der Abschirmungsstruktur jeweils voneinander getrennt (unabhängig voneinander) oder zusammenhängend ausgebildet werden. Die Gebiete 113 und 114 können somit in zwei getrennten Prozessschritten oder einem gemeinsam Prozessschritt bereitgestellt werden. In verschiedenen Ausführungsformen kann sich das tief angeordnete p-leitende Gebiet 113 der Abschirmungsstruktur bis unter den Boden 101 der Graben-Struktur 102 erstrecken, wie in 3A veranschaulicht ist. Die in Richtung der Graben-Struktur 102 orientierte Kante des p-leitenden Gebiets 113 kann sich lateral bis zu einer ersten Kante (in 3A die linke Kante) der Graben-Struktur 102 erstrecken, so dass der Bereich unterhalb des Bodens 101 der Graben-Struktur 102 frei ist von dem p-leitenden Gebiet 113. Alternativ kann sich das p-leitende Gebiet 113 auch bis unter den Boden 101 der Graben-Struktur 102 und, optional, lateral noch darüber hinaus erstrecken. Die in 3A und 3B veranschaulichten Strukturen veranschaulichen jeweils eine Zelle eines Feldeffekttransistors 100. In der Aufsicht in 3C ist eine Vielzahl von Zellen des Feldeffekttransistors 100 veranschaulicht.
  • In verschiedenen Ausführungsformen kann das tief angeordnete p-leitende Gebiet 113 auch direkt an die Kanalschicht 115 angrenzen bzw. anschließen. Das p-leitende Gebiet 113 kann dabei lateral so ausgedehnt sein, dass es die Graben-Struktur 102, beispielsweise die Gate-Isolierschicht 122, kontaktiert bzw. berührt, wie in 3B veranschaulicht ist. Die laterale Ausdehnung des tief angeordneten p-leitenden Gebiets 113 kann anwendungsspezifisch gewählt werden, wie oben beschrieben ist. Beispielsweise kann sich das p-leitende Gebiet 112 bis an eine erste Kante (in 3B die linke Kante) der Graben-Struktur 102, bis unterhalb des Bodens 101 der Graben-Struktur 102, beispielsweise innerhalb der lateralen Ausdehnung des Bodens 101 endend; bis an eine zweite Kante (in 3B die rechte Kante) der Graben-Struktur 102, die der ersten Kante gegenüberliegt; oder sich über die zweite Kante hinaus lateral erstrecken.
  • Bei den in 3A und 3B gezeigten Ausführungsformen kann es vorteilhaft sein, die Graben-Struktur 102 und/oder die Abschirmungsstruktur 113, 114 in der Tiefe (in Richtung des Substrats 111) in der Ausgestaltung zu variieren. Bei einer streifenförmigen Struktur der Graben-Struktur, können die tief angeordneten p-leitenden Gebiete 113 in der Tiefe jeweils abschnittsweise ausgebildet sein, wie in der Draufsicht in 3C veranschaulicht ist. Hierbei können sich Zellen (in der Ebene/Grabenrichtung versetzte Abschnitte eines Feldeffekttransistors), in welchen sich das tief angeordnete p-leitende Gebiet 113 lateral in Richtung der Graben-Struktur 102 erstreckt, mit solchen, in welchen sich das tief angeordnete p-leitende Gebiet 113 nicht oder nur gering lateral in Richtung der Graben-Struktur 102 erstreckt, abwechseln. Bei den in 3A und 3B veranschaulichten Ausführungsformen unterliegt der Stromfluss über die Seitenwand der Graben-Struktur 102, welche dem lateral stärker ausgedehnten bzw. sich lateral weiter in Richtung des Bodens 101 erstreckenden p-leitenden Gebiet 113 zugewandt ist (in 3A, 3B jeweils das linke p-leitende Gebiet 113 der Abschirmungsstruktur) mittels der Abschirmungsstruktur 113 einer Einschnürung (der Querschnitt des leitfähigen Bereichs wird reduziert). Dadurch kann der Stromfluss zwischen Boden 101 und Drain-Elektrode 142 an dieser Seitenwand vermindert sein. Dies ermöglicht, dass der Durchlasswiderstand des Feldeffekttransistors reduziert sein kann. Durch die dreidimensionale Struktur, die aus 3C ersichtlich ist, kann der Strom welcher entlang dieser Seitenwand fließt, jedoch in der Tiefe ausweichen und in einer benachbarten Zelle (beispielsweise einer hinteren oder vorderen Zelle), welche kein oder kein sich lateral soweit in Richtung der Graben-Struktur erstreckendes p-leitendes Gebiet 113 aufweist, abfließen. Dies kann dazu beitragen, den Gesamtwiderstand des vertikalen Feldeffekttransistors 100 zu reduzieren. Anschaulich kann somit eine zusätzliche Graben-Struktur 102 (in einer zweiten Zelle) vorgesehen sein, die in der Ebene zu der Graben-Struktur 102 (in einer ersten Zelle) versetzt ist, so dass die Source/Drain-Elektrode 141 zwischen der Graben-Struktur 102 und der zusätzlichen Graben-Struktur 102 angeordnet ist. Die Abschirmungsstruktur 113, 114 kann ein zusätzliches in dem Driftgebiet 112 angeordnetes Gebiet 113 aufweisen, das sich lateral zumindest bis unter einen Teil des Bodens 101 der zusätzlichen Graben-Struktur 102 erstreckt. In verschiedenen Ausführungsformen kann das in dem Driftgebiet 112 angeordnete Gebiet 113 der Abschirmungsstruktur 113, 114 und das zusätzliche in dem Driftgebiet 112 angeordnete Gebiet 113 der Abschirmungsstruktur 113, 114 in Grabenrichtung zueinander versetzt angeordnet sein.
  • In verschiedenen Ausführungsformen können sich, analog der in 3A-3C veranschaulichten Ausführungsform, die tief liegenden p-leitenden Gebiete 113 in der Tiefe der Struktur durchgehend über die gesamte Breite (von der linken Source-Elektrode 141 zur rechten Source-Elektrode 141 und diese miteinander verbindend) einer Zelle erstrecken. In einer benachbarten Zelle, beispielsweise in der in Längsrichtung des Grabens benachbarten Zelle, kann das p-leitende Gebiet 113 in der Tiefe nicht vorgesehen sein, wie in 4A-4C veranschaulicht ist, so dass sich in Längsrichtung des Grabens Zellen mit p-leitendem Gebiet 113 und Zellen ohne p-leitendes Gebiet 113 abwechseln. Alternativ oder zusätzlich kann das p-leitende Gebiet 113 in der benachbarten Zelle sich nicht soweit in Richtung des Bodens 101 der Graben-Struktur 102 der Zelle erstrecken, beispielsweise so, dass der Bereich unterhalb des Bodens 101 frei ist von dem p-leitenden Gebiet 113. Alternativ oder zusätzlich kann das p-leitende Gebiet 113 in der benachbarten Zelle sich lateral nicht über die Source-Elektrode 141 hinaus in Richtung des Bodens 101 der Graben-Struktur 102 erstrecken. In den Zellen, in welchen das p-leitende Gebiet 113 sich über die gesamte Breite der Zelle erstreckt, ist kein direkter Stromfluss zwischen der Source-Elektrode 141 und der Drain-Elektrode 142 möglich. Der Strom kann jedoch in der Tiefe über eine oder mehrere benachbarte(n) Zelle(n) ohne p-leitendes Gebiet, das sich über die gesamte Breite der Zelle erstreckt, fließen. Dies kann bei der Justage der für die Bereitstellung der p-leitenden Gebiete 113 notwendigen Maskenebenen mit einer höheren Justagetoleranz vorteilhaft sein, da die tief angeordneten p-leitenden Gebiete 113 nicht notwendigerweise relativ zur Breite und lateralen Position der Graben-Struktur justiert werden müssen.
  • In verschiedenen Ausführungsformen kann die Source-Elektrode 141 lateral neben einer Graben-Struktur ausgebildet werden, die sich durch das n-leitende Gebiet 116 und die p-leitende Kanalschicht 115 bis in den Driftbereich 112 hinein erstreckt oder auf diesem endet, wie in 5 veranschaulicht ist. Mit anderen Worten: die Source-Elektrode 141 kann lateral neben dem (n-leitenden) Gebiet 116 und/oder dem (p-leitenden) Gebiet 115 bzw. der Kanalschicht 115 ausgebildet sein. Die oben bzw. nachfolgend veranschaulichten Ausführungsformen können unter anderem eine derartige Source-Elektrode 141 aufweisen. Anschaulich sind das Gebiet 114 der Abschirmungsstruktur 113, 114 und das p-leitende Gebiet 115 bzw. die Kanalschicht 115 nah an der jeweils freiliegenden Oberfläche des GaN. Dies ermöglicht, dass das Gebiet 114 der Abschirmungsstruktur und das p-leitende Gebiet 115 bzw. die Kanalschicht 115 durch niederenergetische Ionenimplantation von freiliegendem GaN ausgebildet werden können.
  • In verschiedenen Ausführungsformen kann im Bereich der tief angeordneten p-leitenden Gebiete 113 innerhalb des Driftbereichs 112 zusätzlich ein Gebiet 117 mit einer im Vergleich zum Driftbereich 112 erhöhten n-Dotierung vorgesehen sein, wie in 6A veranschaulicht ist. Dies ermöglicht, den Widerstand des vertikalen Feldeffekttransistors 100 weiter zu reduzieren. Das stärker n-dotierte Gebiet 117 kann eine bessere Stromspreizung ermöglichen. Alternativ oder zusätzlich kann das Gebiet 117 dazu beitragen, den Widerstand des vertikalen Feldeffekttransistors 100 zu reduzieren. Das n-leitende Gebiet 117 kann anwendungsspezifisch unterschiedlich ausgestaltet werden. Beispielsweise kann das Gebiet 117 (nur) im vertikalen Zwischenraum zwischen dem Boden 101 der Graben-Struktur 102 und einem oder mehreren tief angeordneten p-leitenden Gebieten 113 vorgesehen sein, wie in 6B veranschaulicht ist. Diese Ausführungsform kann beispielsweise mit einem zusätzlichen (beispielsweise p-leitenden) Gebiet 118, welches als zusätzliche Abschirmungsstruktur wirkt, direkt unterhalb des Bodens 101 der Graben-Struktur 102 kombiniert werden, wie in 6C veranschaulicht ist. Das p-leitende Gebiet 118, bzw. die zusätzliche Abschirmungsstruktur, ermöglicht beispielsweise, die Abschirmung des Bodens 101 der Graben-Struktur 102 gegen elektrische Felder zu maximieren. Das p-leitende Gebiet 118 weist in verschiedenen Ausführungsformen keinen direkten Kontakt mit den Gebieten 113, 114 der Abschirmungsstruktur 113, 114 auf. Beispielsweise kann das Gebiet 118 von den Gebieten 113, 114 durch einen Teil des Driftbereichs 112 und einen Teil des Gebiets 117 getrennt sein, die einen anderen Leitfähigkeitstyp aufweisen. In verschiedenen Ausführungsformen kann das p-leitende Gebiet 118 unterhalb des Bodens 101 der Graben-Struktur 102 auch ohne das höher dotierte n-leitende Gebiet 117 vorgesehen sein. In verschiedenen Ausführungsformen kann ein in dem Driftbereich 112 zumindest unterhalb der Graben-Struktur 102 ausgebildetes Gebiet 117 vorgesehen sein, welches den ersten Leitfähigkeitstyp aufweist und eine höhere Dotierstoffkonzentration aufweist als der Driftbereich 112. Das zumindest unterhalb der Graben-Struktur 102 ausgebildete Gebiet 117 kann an die Abschirmungsstruktur 113, 114 angrenzen. In verschiedenen Ausführungsformen kann eine zusätzliche Abschirmungsstruktur 118, die in dem zumindest unterhalb der Graben-Struktur ausgebildeten Gebiet 117 angeordnet ist, und den zweiten Leitfähigkeitstyp aufweist, vorgesehen sein. Die zusätzliche Abschirmungsstruktur 118 kann zumindest teilweise unter der Graben-Struktur 102 angeordnet sein und durch das zumindest unterhalb der Graben-Struktur 102 ausgebildete Gebiet 117 und/oder den Driftbereich 112 von der Abschirmungsstruktur 113, 114 getrennt sein.
  • 7A-7F zeigen schematische Ansichten von Verfahrensschritten eines Verfahren zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Der vertikale Feldeffekttransistor kann gemäß einer oder mehreren der oben beschriebenen Ausgestaltungen eingerichtet sein.
  • Das Verfahren weist beispielsweise ein epitaktisches Aufwachsen einer n-dotierten Driftzone 112 und eines höher dotierten Gebiets 117, beispielsweise zur Stromspreizung, auf einem n-dotierten GaN-Substrat 111 auf, wie in 7A veranschaulicht ist. Das Verfahren kann weiterhin ein Ausbilden der tief angeordneten p-leitenden Gebiete 113 der Abschirmungsstruktur aufweisen, beispielsweise mittels Ionenimplantation mit beispielsweise Magnesium (Mg)-Ionen, wie in 7B veranschaulicht ist. Das Verfahren kann weiterhin ein epitaktisches Aufwachsen eines p-dotierten Kanalgebiets 115 und eines hoch n-dotierten Gebiets 116 für die Kontaktierung zur Source-Elektrode aufweisen, wie in 7C veranschaulicht ist. Das Verfahren kann weiterhin ein Implantieren des p-dotierten Anschluss-Gebiets 114 aufweisen, wie in 7D veranschaulicht ist. Das Verfahren kann weiterhin ein Ausbilden einer Gate-Graben-Struktur aufweisen, wie in 7E veranschaulicht ist. Das Verfahren kann weiterhin ein Ausbilden (z.B. durch Abscheiden und ggf. Strukturieren) von Gate-Dielektrikum 122 (Gate-Isolierschicht 122), Gate-Metall 121 (Gate-Elektrode 121), Isolationsschicht 131 sowie Drain-Elektrode 142 und Source-Elektrode 141 aufweisen, wie in 7F veranschaulicht ist.
  • 8 zeigt ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 800 weist auf: ein Ausbilden 810 eines Driftbereichs mit einem ersten Leitfähigkeitstyp; ein Ausbilden 820 einer Kanalschicht mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich, der sich von dem ersten Leitfähigkeitstyp unterscheidet; ein Ausbilden 830 einer Graben-Struktur auf oder über dem Driftbereich, wobei die Graben-Struktur eine Gate-Isolierschicht an mindestens einer Seitenwand der Graben-Struktur aufweist, die an die Kanalschicht angrenzt, wobei in der Kanalschicht an der mindestens einen Seitenwand der Graben-Struktur ein Feldeffekttransistor FET-Kanalbereich ausgebildet ist; und ein Ausbilden 840 einer Abschirmungsstruktur, die lateral neben der mindestens einen Seitenwand der Graben-Struktur angeordnet wird, und sich vertikal bis in den Driftbereich oder vertikal weiter in Richtung des Driftbereichs erstreckt als die Graben-Struktur, wobei die Abschirmungsstruktur den zweiten Leitfähigkeitstyp aufweist; und ein Ausbilden einer Source/Drain-Elektrode, die mit der Kanalschicht und der Abschirmungsstruktur elektrisch leitfähig verbunden wird.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Oka et al., Appl. Phys. Exp. 8, 054101 (2015) [0002]

Claims (10)

  1. Vertikaler Feldeffekttransistor (100), aufweisend: einen Driftbereich (112) mit einem ersten Leitfähigkeitstyp; eine Kanalschicht (115) mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich (112), der sich von dem ersten Leitfähigkeitstyp unterscheidet; eine Graben-Struktur (102) auf oder über dem Driftbereich (112), wobei die Graben-Struktur (102) eine Gate-Isolierschicht (122) an mindestens einer Seitenwand der Graben-Struktur (102) aufweist, die an die Kanalschicht (115) angrenzt, wobei in der Kanalschicht (115) an der mindestens einen Seitenwand der Gate-Isolierschicht (122) ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist; eine Abschirmungsstruktur (113, 114), die lateral neben der mindestens einen Seitenwand der Graben-Struktur (102) angeordnet ist, und sich vertikal bis in den Driftbereich (112) oder vertikal weiter in Richtung des Driftbereichs (112) erstreckt als die Graben-Struktur (102), wobei die Abschirmungsstruktur (113, 114) den zweiten Leitfähigkeitstyp aufweist; und eine Source/Drain-Elektrode (141), die mit der Kanalschicht (115) und der Abschirmungsstruktur (113, 114) elektrisch leitfähig verbunden ist.
  2. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 1, wobei der Driftbereich (112) n-leitend ist, und wobei die Abschirmungsstruktur (113, 114) mindestens ein p-leitendes GaN-Gebiet aufweist, dessen Dotierstoffkonzentration höher ist als eine Dotierstoffkonzentration des Driftbereichs (112).
  3. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, wobei die Abschirmungsstruktur (113, 114) ein in dem Driftbereich (112) angeordnetes Gebiet (113) aufweist, das sich lateral in Richtung der Graben-Struktur (102) erstreckt.
  4. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 3, wobei sich das in dem Driftbereich (112) angeordnete Gebiet (113) der Abschirmungsstruktur (113, 114) zumindest bis unter einen Teil des Bodens (101) der Graben-Struktur (102) erstreckt.
  5. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 3 oder 4, wobei die Abschirmungsstruktur (113, 114) ferner aufweist: ein sich in vertikaler Richtung erstreckendes Gebiet (114) zwischen der Source/Drain-Elektrode (141) und dem sich in lateraler Richtung erstreckenden Gebiet (113) der Abschirmungsstruktur (113, 114).
  6. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, ferner aufweisend: ein in dem Driftbereich (112) zumindest unterhalb der Graben-Struktur (102) ausgebildetes Gebiet (117), welches den ersten Leitfähigkeitstyp aufweist und eine höhere Dotierstoffkonzentration aufweist als der Driftbereich (112); wobei das zumindest unterhalb der Graben-Struktur (102) ausgebildete Gebiet (117) an die Abschirmungsstruktur (113, 114) angrenzt.
  7. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 6, ferner aufweisend: eine zusätzliche Abschirmungsstruktur (118), die zumindest teilweise in dem zumindest unterhalb der Graben-Struktur ausgebildeten Gebiet (117) angeordnet ist und, den zweiten Leitfähigkeitstyp aufweist, wobei die zusätzliche Abschirmungsstruktur (118) zumindest teilweise unter der Graben-Struktur (102) angeordnet ist und durch das zumindest unterhalb der Graben-Struktur (102) ausgebildete Gebiet (117) von der Abschirmungsstruktur (113, 114) getrennt ist.
  8. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 5, ferner aufweisend: eine zusätzliche Graben-Struktur (102), die in der Ebene zu der Graben-Struktur (102) versetzt ist, so dass die Source/Drain-Elektrode (141) zwischen der Graben-Struktur (102) und der zusätzlichen Graben-Struktur (102) angeordnet ist, wobei die Abschirmungsstruktur (113, 114) ein zusätzliches in dem Driftgebiet (112) angeordnetes Gebiet (113) aufweist, das sich lateral zumindest bis unter einen Teil des Bodens (101) der zusätzlichen Graben-Struktur (102) erstreckt.
  9. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 8, wobei das in dem Driftgebiet (112) angeordnete Gebiet (113) der Abschirmungsstruktur (113, 114) und das zusätzliche in dem Driftgebiet (112) angeordnete Gebiet (118) der Abschirmungsstruktur (113, 114) in Grabenrichtung zueinander versetzt angeordnet sind.
  10. Verfahren (800) zum Ausbilden eines vertikalen Feldeffekttransistors (100), das Verfahren aufweisend: Ausbilden (810) eines Driftbereichs (112) mit einem ersten Leitfähigkeitstyp; Ausbilden (820) einer Kanalschicht (115) mit einem zweiten Leitfähigkeitstyp auf oder über dem Driftbereich (112), der sich von dem ersten Leitfähigkeitstyp unterscheidet; Ausbilden (830) einer Graben-Struktur (102) auf oder über dem Driftbereich (112), wobei die Graben-Struktur (102) eine Gate-Isolierschicht (122) an mindestens einer Seitenwand der Graben-Struktur (102) aufweist, die an die Kanalschicht (115) angrenzt, wobei in der Kanalschicht (115) an der mindestens einen Seitenwand der Graben-Struktur (102) ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist; Ausbilden (840) einer Abschirmungsstruktur (113, 114), die lateral neben der mindestens einen Seitenwand der Graben-Struktur (102) angeordnet wird, und sich vertikal bis in den Driftbereich (112) oder vertikal weiter in Richtung des Driftbereichs erstreckt als die Graben-Struktur, wobei die Abschirmungsstruktur (113, 114) einen dritten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; und Ausbilden einer Source/Drain-Elektrode (141), die mit der Kanalschicht (115) und der Abschirmungsstruktur (113, 114) elektrisch leitfähig verbunden wird.
DE102019212642.1A 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben Pending DE102019212642A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019212642.1A DE102019212642A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019212642.1A DE102019212642A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Publications (1)

Publication Number Publication Date
DE102019212642A1 true DE102019212642A1 (de) 2021-02-25

Family

ID=74495581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019212642.1A Pending DE102019212642A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Country Status (1)

Country Link
DE (1) DE102019212642A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695518A (zh) * 2022-06-02 2022-07-01 绍兴中芯集成电路制造股份有限公司 沟槽型mos器件及其制造方法
WO2024147924A1 (en) * 2023-01-05 2024-07-11 Wolfspeed, Inc. Buried shield structures for power semiconductor devices including segmented support shield structures for reduced on-resistance and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US20170345818A1 (en) * 2015-03-03 2017-11-30 Infineon Technologies Ag Semiconductor Devices with Trench Gate Structures in a Semiconductor Body with Hexagonal Crystal Lattice

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114602A1 (en) * 2005-11-24 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US20170345818A1 (en) * 2015-03-03 2017-11-30 Infineon Technologies Ag Semiconductor Devices with Trench Gate Structures in a Semiconductor Body with Hexagonal Crystal Lattice

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695518A (zh) * 2022-06-02 2022-07-01 绍兴中芯集成电路制造股份有限公司 沟槽型mos器件及其制造方法
WO2023231502A1 (zh) * 2022-06-02 2023-12-07 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
WO2024147924A1 (en) * 2023-01-05 2024-07-11 Wolfspeed, Inc. Buried shield structures for power semiconductor devices including segmented support shield structures for reduced on-resistance and related fabrication methods

Similar Documents

Publication Publication Date Title
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102009028555B4 (de) Transistor
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE112010005271T5 (de) Halbleitervorrichtungen
DE112009005299T5 (de) Halbleitervorrichtung
DE102008023349A1 (de) Halbleitervorrichtung
DE102017221950B4 (de) Halbleitervorrichtung
DE102017114681A1 (de) Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102020202036A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Legal Events

Date Code Title Description
R163 Identified publications notified