DE102016122787B4 - Ein Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Ein Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016122787B4
DE102016122787B4 DE102016122787.0A DE102016122787A DE102016122787B4 DE 102016122787 B4 DE102016122787 B4 DE 102016122787B4 DE 102016122787 A DE102016122787 A DE 102016122787A DE 102016122787 B4 DE102016122787 B4 DE 102016122787B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
amorphous
conductivity type
region
polycrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016122787.0A
Other languages
English (en)
Other versions
DE102016122787A1 (de
Inventor
Roman Baburske
Rudolf Berger
Thomas Gutt
Johannes Georg Laven
Holger Schulze
Werner Schustereder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016122787A1 publication Critical patent/DE102016122787A1/de
Application granted granted Critical
Publication of DE102016122787B4 publication Critical patent/DE102016122787B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren (100) umfassend:Bilden (110) einer amorphen oder polykristallinen Halbleiterschicht (204) angrenzend an zumindest eine Halbleiterdotierungsregion (201) mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat (202) angeordnet ist;Einbringen (120, 211) von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht; undAusheilen (130, 212) der amorphen oder polykristallinen Halbleiterschicht (204), um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht (204) in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang (206) zwischen der zumindest einen Halbleiterdotierungsregion (201) mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp gebildet wird.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte zum Bilden von Halbleiterbauelementstrukturen und insbesondere auf ein Verfahren zum Bilden eines Halbleiterbauelements.
  • Hintergrund
  • Bei herkömmlichen Halbleiterprozessen können keine scharfen Profile (z.B. p-n-Übergänge) insbesondere in größeren Tiefen erzeugt werden. Eine ähnliche Situation kann auch für das Herstellen einer epitaxialen Schicht zutreffen. Die Dotierung der epitaxialen Schicht kann eine starke Ausdiffusion aufgrund des hohen Temperaturbudgets von nachfolgenden Prozessen erfahren, insbesondere da der epitaxiale Prozess am Anfang des Herstellungsprozesses der Komponenten ausgeführt wird.
  • Dokument DE 10 2006 053 182 B4 beschreibt ein Verfahren zur p-Dotierung von Silizium. Dieses Verfahren umfasst eine Implantation eines p-Dotierstoffes in einen oberflächennahen Bereich eines Siliziumwafers und ein Laserbestrahlen des oberflächennahen Bereichs zum Bilden einer Schicht mit substitutionell angeordneten p-Dotierstoffen. Zudem umfasst das Verfahren ein Abscheiden einer amorphen, polykristallinen oder monokristallinen Siliziumschicht als Deckschicht auf der Schicht mit substitutionell angeordneten p-Dotierstoffen, eine Implantation von Dotierstoffen in die abgeschiedene Siliziumschicht und ein Laserbestrahlen der abgeschiedenen Siliziumschicht zum Umwandeln in eine monokristalline Siliziumschicht. Dokument US 3 901 738 A beschreibt ein Verfahren zum Bilden eines pn-Übergangs innerhalb eines Halbleiterkörpers mit einem ersten Leitfähigkeitstyp durch Einbringen von Dotierstoffen in den Halbleiterkörper zum Erzeugen einer Schicht mit einem dem ersten Leitfähigkeitstyp hinsichtlich einer Polarität gegensätzlichen zweiten Leitfähigkeitstyp.
  • Dokument US 2002 / 0 058 366 A1 beschreibt ein Verfahren zum Bilden eines dünnschichtigen Halbleiterbauelements. Das Verfahren umfasst einen Schritt zur Bildung eines Halbleiterfilms durch Auftragung einer amorphen Halbleiterschicht auf ein Substrat. Zudem sieht das Verfahren einen Kristallisationsschritt vor, bei welchem die amorphe Halbleiterschicht kristallisiert wird, um einen Feststoffkristallfilm zu erhalten. Außerdem umfasst das Verfahren einen Laserbestrahlungsschritt, bei welchem ein gepulster Laserstrahl den Feststoffkristallfilm bestrahlt, um eine kristalline Halbleiterschicht zu erhalten.
  • Zusammenfassung
  • Es kann ein Bedarf zum Bereitstellen eines verbesserten Konzepts für ein Verfahren zum Bereitstellen eines Halbleiterbauelements bestehen.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer amorphen oder polykristallinen Halbleiterschicht benachbart zu zumindest einer Halbleiterdotierungsregion mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat angeordnet ist. Das Verfahren umfasst ferner das Einbringen von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht. Das Verfahren umfasst ferner das Ausheilen der amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang zwischen der zumindest einen Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet wird.
  • Optional ist eine Dicke der amorphen oder polykristallinen Halbleiterschicht kleiner als 500 nm.
  • Wiederum optional sind die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht eingebracht sind, Phosphor-, Antimon-, Selen-, Stickstoff- oder Arsen-Dotierstoffe.
  • Optional sind die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht eingebracht sind, Bor-, Aluminium- oder Gallium-Dotierstoffe.
  • Wiederum optional wird die amorphe oder polykristalline Halbleiterschicht durch lichtinduziertes Ausheilen ausgeheilt.
  • Optional wird das lichtinduzierte Ausheilen derart gesteuert, dass eine Ausheiltiefe, die durch das lichtinduzierte Ausheilen verursacht wird, gleich oder größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht.
  • Wiederum optional wird das lichtinduzierte Ausheilen durch laserthermisches Ausheilen oder Blitzlampenausheilen ausgeführt.
  • Optional liegt eine Energiedichte, die auf die amorphe oder polykristalline Halbleiterschicht durch das lichtinduzierte Ausheilen ausgeübt wird, zwischen 0,5 Joule pro cm2 und 10 Joule pro cm2.
  • Wiederum optional wird das lichtinduzierte Ausheilen gesteuert, um die amorphe oder polykristalline Halbleiterschicht innerhalb einer Ausheiltiefe bei einer Rate von zumindest 500 °C pro 10 ms zu erwärmen.
  • Optional wird die amorphe oder polykristalline Halbleiterschicht durch das lichtinduzierte Ausheilen während einer Mehrzahl von Ausheilzeitintervallen ausgeheilt, um die zumindest eine Dotierungsregion zu bilden.
  • Wiederum optional wird der p-n-Übergang in einer Tiefe gebildet, die größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht, wenn eine Dotierungskonzentration der Dotierstoffe, die in die zumindest eine Halbleiterdotierungsregion eingebracht sind, größer ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der zumindest einen Halbleiterdotierungsregion verursachen, und wenn eine Ausheiltiefe, verursacht durch das lichtinduzierte Ausheilen, größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht.
  • Optional wird der p-n-Übergang an einer Schnittstelle zwischen der monokristallinen Halbleiterschicht und der zumindest einen Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp gebildet, wenn eine Dotierungskonzentration der Dotierstoffe, die in die zumindest eine Halbleiterdotierungsregion eingebracht sind, kleiner ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der zumindest einen Halbleiterdotierungsregion verursachen, und wenn eine Ausheiltiefe, verursacht durch das lichtinduzierte Ausheilen, zumindest gleich einer Dicke der amorphen oder polykristallinen Halbleiterschicht ist.
  • Wiederum optional sind mehr als 50% der eingebrachten Dotierstoffe in einer Tiefe angeordnet, die gleich oder kleiner ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht nach dem Einbringen der Dotierstoffe.
  • Optional werden die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht derart eingebracht, dass eine Dotierungskonzentration der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp zumindest 1*1017 Dotierstoffe pro cm3 ist.
  • Wiederum optional wird die amorphe oder polykristalline Halbleiterschicht auf einer Rückseite des Halbleitersubstrats gebildet.
  • Optional umfasst das Verfahren ferner das Bilden einer zweiten amorphen oder polykristallinen Halbleiterschicht benachbart zu der im Wesentlichen monokristallinen Halbleiterschicht; das Einbringen von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bilden der amorphen oder polykristallinen Halbleiterschicht; und das Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine zweite im Wesentlichen monokristalline Halbleiterschicht zu transformieren und um die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in die monokristalline Halbleiterschicht zu vergrößern.
  • Wiederum optional umfasst das Verfahren das Bilden einer zweiten amorphen oder polykristallinen Halbleiterschicht benachbart zu der im Wesentlichen monokristallinen Halbleiterschicht; das Einbringen von Dotierstoffen in die zweite amorphe oder polykristalline Halbleiterschicht während oder nach dem Bilden der zweiten amorphen oder polykristallinen Halbleiterschicht; und das Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der zweiten amorphen oder polykristallinen Halbleiterschicht in eine zweite im Wesentlichen monokristalline Halbleiterschicht zu transformieren und um zumindest eine zweite Dotierungsregion mit dem ersten Leitfähigkeitstyp in der zweiten im Wesentlichen monokristallinen Halbleiterschicht derart zu bilden, dass ein zweiter p-n-Übergang zwischen der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp und der zumindest einen zweiten Dotierungsregion mit dem ersten Leitfähigkeitstyp gebildet wird.
  • Optional ist die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp eine Source-/Drain- oder Kollektor-/Emitter-Region einer Feldeffekttransistorstruktur und/oder eine Anoden-/Kathoden-Region einer Diodenstruktur.
  • Wiederum optional ist die zumindest eine Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Driftregion oder eine Feldstoppregion einer Feldeffekttransistorstruktur oder einer Diodenstruktur oder eine Tunnelregion eines Tunnelinjektions-Bipolartransistors mit isoliertem Gate.
  • Optional wird die amorphe oder polykristalline Halbleiterschicht benachbart zu einer Mehrzahl von lateral verteilten Halbleiterdotierungsregionen mit dem ersten Leitfähigkeitstyp gebildet, wobei die Mehrzahl der lateral verteilten Halbleiterdotierungsregionen von einer Driftregion einer Diodenstruktur oder einer Feldeffekttransistorstruktur durch eine Feldstoppregion der Diodenstruktur oder der Feldeffekttransistorstruktur getrennt sind.
  • Wiederum optional werden die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht durch eine Maskierungsstruktur eingebracht, um eine Mehrzahl von Dotierungsregionen in der amorphen oder polykristallinen Halbleiterschicht zu bilden.
  • Optional umfasst das Verfahren ferner das Erwärmen der amorphen oder polykristallinen Halbleiterschicht vor dem Ausheilen der amorphen oder polykristallinen Halbleiterschicht derart, dass ein Ausgasen aus der amorphen oder polykristallinen Halbleiterschicht auftritt.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen
    • 1 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
    • 2A bis 2F schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements zeigen;
    • 3 ein Diagramm einer Dotierungskonzentration (Dotierstoffe pro cm3) versus Tiefe (µm) an einem p-n-Übergang basierend auf laserthermischen Ausheilprozessparametern zeigt:
    • 4A eine schematische Darstellung eines Halbleiterbauelements mit einer Tunnelinjektions-Bipolartransistorstruktur mit isoliertem Gate zeigt;
    • 4B ein Diagramm eines Kollektorstroms Ic (Ampere) versus Kollektor-Emitter-Spannung Vce (Volt) der Tunnelinjektions-Bipolartransistorstruktur mit isoliertem Gate zeigt;
    • 4C ein Diagramm einer Dotierungskonzentration (Dotierstoffe pro cm3) versus Distanz (µm) der Tunnelinjektions-Bipolartransistorstruktur mit isoliertem Gate zeigt;
    • 5A eine schematische Darstellung eines Halbleiterbauelements mit einer Struktur einer gesteuerten Injektion von Rückseitenlöchern (controlled injection of backside holes (CIBH)) zeigt; und
    • 5B ein Diagramm einer Dotierungskonzentration (Dotierstoffe pro cm3) versus Distanz (µm) eines Teils der Struktur einer gesteuerten Injektion von Rückseitenlöchern (controlled injection of backside holes (CIBH)) zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während dementsprechend Abänderungen und alternative Formen von Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche Elemente.
  • Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich Sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, die z. B. in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung einem Ausdruck eine bestimmte Bedeutung zuteilen, die von einer Bedeutung abweicht, wie sie ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext, in dem die Definition hier gegeben ist, berücksichtigt werden.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 100 umfasst das Bilden 110 einer amorphen oder polykristallinen Halbleiterschicht benachbart zu zumindest einer Halbleiterdotierungsregion mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat angeordnet ist.
  • Das Verfahren 100 umfasst ferner das Einbringen 120 von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht.
  • Das Verfahren umfasst 100 ferner das Ausheilen 130 der amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang zwischen der zumindest einen Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet wird.
  • Aufgrund des Einbringens 120 von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht und dem Ausheilen 130 der amorphen oder polykristallinen Halbleiterschicht können scharfe und tiefe p-n-Übergänge gebildet werden. Ferner kann z.B. die Stabilität gegen Lawinenbedingungen und/oder der Widerstandswert gegen Spitzenströme verbessert werden.
  • Die amorphe oder polykristalline Halbleiterschicht kann eine amorphe Siliziumschicht (z.B. eine amorphe α-Siliziumschicht) oder alternativ z.B. eine Polysiliziumschicht sein. Alternativ oder optional können andere geeignete amorphe Halbleiterschichten oder polykristalline Halbleiterschichten verwendet werden.
  • Die amorphe oder polykristalline Halbleiterschicht kann an (oder auf) einer lateralen Oberfläche des Halbleitersubstrats gebildet werden. Zum Beispiel kann die amorphe oder polykristalline Halbleiterschicht an (oder auf) einer Rückseitenoberfläche (z.B. einer lateralen Rückseitenoberfläche) des Halbleitersubstrats gebildet werden. Die amorphe oder polykristalline Halbleiterschicht kann einen Großteil der (Rückseiten-) Oberfläche des Halbleitersubstrats abdecken. Zum Beispiel kann optional die amorphe oder polykristalline Halbleiterschicht auf mehr als 50% der (oder z.B. mehr als 80% der oder z.B. mehr als 90% der oder z.B. im Wesentlichen auf der gesamten) Rückseitenoberfläche des Halbleitersubstrats gebildet sein.
  • Die amorphe oder polykristalline Halbleiterschicht kann eine (durchschnittliche) Dicke von weniger als 1 µm (oder z.B. weniger als 800 nm, oder z.B. weniger als 500 nm, oder z.B. zwischen 400 nm und 700 nm, oder z.B. mehr als 50 nm, oder z.B. mehr als 100 nm, oder z.B. mehr als 200 nm) aufweisen. Die durchschnittliche Dicke der amorphen oder polykristallinen Halbleiterschicht kann eine gemessene Distanz zwischen einer ersten lateralen Oberfläche der amorphen oder polykristallinen Halbleiterschicht und einer zweiten lateralen Oberfläche der amorphen oder polykristallinen Halbleiterschicht sein, angeordnet direkt benachbart zu der Oberfläche des Halbleitersubstrats z.B. gemittelt über eine Anzahl von Messungen.
  • Optional kann die amorphe oder polykristalline Halbleiterschicht durch Sputtern oder durch chemische Dampfabscheidung (CVD; chemical vapor deposition) gebildet werden.
  • Die (oder jede oder die zumindest eine) Halbleiterdotierungsregion (erste ÜbergangsDotierungsregion) mit dem ersten Leitfähigkeitstyp ist in (oder innerhalb) dem Halbleitersubstrat angeordnet. Zum Beispiel kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp in dem Halbleitersubstrat (direkt) an der lateralen (Rückseiten-) Oberfläche des Halbleitersubstrats angeordnet sein. Somit kann die amorphe oder polykristalline Halbleiterschicht, die an der (Rückseiten-) Oberfläche des Halbleitersubstrats gebildet ist, (direkt) benachbart zu der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp gebildet sein, die in einem Halbleitersubstrats angeordnet ist.
  • Die (oder jede oder die zumindest eine) Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp kann eine durchschnittliche Nettodotierungskonzentration von zumindest 1*1017 Dotierstoffen pro cm3 (oder z.B. zumindest 1*1018 Dotierstoffen pro cm3, oder z.B. zumindest 1*1019 Dotierstoffen pro cm3, oder z.B. zwischen 1*10-4 Dotierstoffen pro cm3 und 5*1019 Dotierstoffen pro cm3, oder z.B. zwischen 1*1014 Dotierstoffen pro cm3 und 1*1018 Dotierstoffen pro cm3, oder z.B. zwischen 1*1015 Dotierstoffen pro cm3 und 1*1017 Dotierstoffen pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über die Halbleiterdotierungsregion sein.
  • Die zumindest eine Halbleiterdotierungsregion kann zum Beispiel eine Halbleiterdotierungsregion sein (oder sich darauf beiziehen) oder eine oder mehrere (z.B. eine Mehrzahl von Halbleiterdotierungsregionen). Optional kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp die einzige Dotierungsregion sein (z.B. die Dotierungsregion mit der größten lateralen Abmessung), die an der Oberfläche (Rückseite) des Halbleitersubstrats angeordnet ist. Optional kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Driftregion oder eine Feldstoppregion einer Feldeffekttransistorstruktur oder einer Diodenstruktur sein. Alternativ oder optional kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine einer Mehrzahl von Halbleiterdotierungsregionen mit dem ersten Leitfähigkeitstyp sein, die lateral in dem Halbleitersubstrat an der Oberfläche (Rückseite) des Halbleitersubstrats verteilt sind (z.B. bei einer Struktur mit gesteuerter Injektion von Rückseitenlöchern (CIBH)). Es kann der Fall sein, dass Merkmale und Beispiele, die hierin im Hinblick auf eine (oder die) Halbleiterdotierungsregion beschrieben sind, sich auf jede Halbleiterdotierungsregion einer Mehrzahl von Halbleiterdotierungsregionen oder auf eine einzelne Halbleiterdotierungsregion beziehen können, zum Beispiel.
  • Die Dotierstoffe (die den zweiten Leitfähigkeitstyp verursachen) können in die amorphe oder polykristalline Halbleiterschicht durch Ionenimplantation eingebracht 120 werden, nach dem Bilden der amorphen oder polykristallinen Halbleiterschicht zum Beispiel. Optional kann eine Implantationsdosis zum Implantieren der Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, größer sein als 1*1013 Dotierungsionen pro cm2 (oder z. B. größer als 1*1014 Dotierungsionen pro cm2 oder z. B. größer als 1*1015 Dotierungsionen pro cm2 oder z. B. größer als 1*1016 Dotierungsionen pro cm2). Optional kann eine Implantationsenergie zum Implantieren der Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, höher sein als 20 keV (oder höher als 200 keV oder höher als 500 keV oder höher als 1000 keV oder sogar höher als 3000 MeV zum Beispiel.
  • Die Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, können in die amorphe oder polykristalline Halbleiterschicht derart eingebracht sein, dass eine durchschnittliche Dotierungskonzentration der (oder jeder) Halbleiterdotierungsregion mit dem zweiten Leitfähigkeitstyp (nach dem Ausheilen) zumindest 1*1017 Dotierstoffe pro cm3 (oder z. B. zwischen 1*1017 Dotierstoffen pro cm3 und 5*1019 Dotierstoffen pro cm3 oder z. B. zwischen 1*1018 Dotierstoffen pro cm3 und 1*1019 Dotierstoffen pro cm3) ist. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über die (oder jede) Halbleiterdotierungsregion mit dem zweiten Leitfähigkeitstyp sein, zum Beispiel.
  • Optional können die Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, in die amorphe oder polykristalline Halbleiterschicht eingebracht werden, ohne eine Maskierungsstruktur zu verwenden. Zum Beispiel können die Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, in die amorphe oder polykristalline Halbleiterschicht ohne eine spezifische Strukturierung eingebracht werden. Zum Beispiel kann ein Implantationsoberflächenbereich der amorphen oder polykristallinen Halbleiterschicht, der für eine Implantation freiliegend ist, im Wesentlichen gleich zu (oder z.B. mehr als 95% von oder z.B. mehr als 99% von) dem Oberflächenbereich der amorphen oder polykristallinen Halbleiterschicht sein.
  • Optional können die Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, in die amorphe oder polykristalline Halbleiterschicht durch eine Maskierungsstruktur eingebracht (z.B. implantiert) werden, um eine Mehrzahl von (Übergangs-) Dotierungsregionen in der amorphen oder polykristallinen Halbleiterschicht zu bilden. Durch eine maskierte Implantation kann die Dotierungskonzentration der abgeschiedenen amorphen oder polykristallinen Halbleiterschicht lateral strukturiert (oder variiert) werden.
  • Alternativ oder optional können die Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, in die amorphe oder polykristalline Halbleiterschicht vor Ort eingebracht werden, während dem Bilden der amorphen oder polykristallinen Halbleiterschicht zum Beispiel (z.B. durch CVD).
  • Eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, kann gleich zu oder kleiner als oder größer als eine Dicke der amorphen oder polykristallinen Halbleiterschicht sein. Zum Beispiel kann eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, kleiner als 1,0 µm (oder z.B. kleiner als 1,0 µm oder z.B. kleiner als 900 nm oder z.B. kleiner als 600 nm oder z.B. zwischen 400 nm und 1,0 µm) sein. Die maximale Penetrationstiefe kann ein größter Distanzbereich sein, den sich die eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, von einer Eintritts- (oder Implantations-) Oberfläche in die amorphe oder polykristalline Halbleiterschicht und/oder das Halbleitersubstrat bewegt (oder die sie erreicht) haben, gemessen in einer im Wesentlichen senkrechten oder orthogonalen Richtung zu der lateralen Eintrittsoberfläche der amorphen oder polykristallinen Halbleiterschicht.
  • Ein (erster) Teil der Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, die an der Eintrittsoberfläche der amorphen oder polykristallinen Halbleiterschicht eingebracht sind, kann in eine Tiefe gleich zu oder kleiner als die Dicke der amorphen oder polykristallinen Halbleiterschicht eindringen. Zum Beispiel kann ein Großteil (oder z.B. mehr als 50% oder z.B. mehr als 70 % oder z.B. mehr als 80 % in einer Tiefe angeordnet sein, die gleich oder kleiner ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht nach dem Einbringen der Dotierstoffe. Zum Beispiel kann ein Maximum eines Dotierstoffverteilungsprofils der eingebrachten Dotierstoffe innerhalb der amorphen oder polykristallinen Halbleiterschicht liegen.
  • Ein (zweiter) Teil (z.B. nicht mehr als 5 % oder z.B. nicht mehr als 10 % oder z.B. nicht mehr als 20 % der Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, die an der Eintrittsoberfläche der amorphen oder polykristallinen Halbleiterschicht eingebracht sind, kann in eine Tiefe oder größer als die Dicke der amorphen oder polykristallinen Halbleiterschicht eindringen. Zum Beispiel kann mehr als 5% der eingebrachten Dotierstoffe in einer Tiefe angeordnet, die tiefer ist als die der amorphen oder polykristallinen Halbleiterschicht nach dem Einbringen der Dotierstoffe. Somit können Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, z.B. in die amorphe oder polykristalline Halbleiterschicht und in das Halbleitersubstrat eingebracht sein (z.B. in die benachbarte Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp in dem Halbleitersubstrat).
  • Die amorphe oder polykristalline Halbleiterschicht kann zum Beispiel durch lichtinduziertes Ausheilen ausgeheilt 130 werden. Das lichtinduzierte Ausheilen 130 der amorphen oder polykristallinen Halbleiterschicht kann durch laserthermisches Ausheilen (LTA; laser thermal annealing) (z.B. laserthermisches Schmelzmodus-Ausheilen oder z.B. laserthermisches Nicht-Schmelzmodus-Ausheilen ) oder alternativ durch Blitzlampen-Ausheilen ausgeführt werden. Eine Energiedichte, die durch lichtinduziertes Ausheilen 130 auf die amorphe oder polykristalline Halbleiterschicht (und/oder auf Teile der Halbleiterdotierungsregion innerhalb der Ausheiltiefe) ausgeübt wird, kann zwischen 0,5 Joule pro cm2 und 10 Joule pro cm2 (oder z.B. zwischen 0,5 Joule pro cm2 und 4 Joule pro cm2) liegen. Das lichtinduzierte Ausheilen (durch Blitzlampen-Ausheilen und/oder laserthermisches Ausheilen) kann gesteuert werden, um die amorphe oder polykristalline Halbleiterschicht innerhalb der Ausheiltiefe (verursacht durch das lichtinduzierte Ausheilen) bei einer Rate von zumindest 500 °C pro 10 ms (oder z.B. zumindest 800 °C pro 10 ms) zu erwärmen.
  • Bei der Blitzlampenausheilung kann ein Lichtstrahl mit einer Energie von zwischen 0,5 Joule pro cm2 und 10 Joule pro cm2 in Richtung der amorphen oder polykristallinen Halbleiterschicht für zumindest ein Ausheilzeitintervall gerichtet werden. Alternativ zur LTA kann eine Durch-Verarbeitung durch Blitzlampen-Ausheilen ausgeführt werden. Ein Ausgasen aus der amorphen oder polykristallinen Halbleiterschicht kann über längere Zeit ausgedehnt und/oder reduziert werden.
  • Bei der laserthermischen Ausheilung kann ein gepulster Laser-Lichtstrahl mit einer Energie von zwischen 0,5 Joule pro cm2 und 10 Joule pro cm2 in Richtung der amorphen oder polykristallinen Halbleiterschicht für zumindest ein Ausheilzeitintervall gerichtet werden. Optional wird die amorphe oder polykristalline Halbleiterschicht durch das lichtinduzierte Ausheilen während einer Mehrzahl von Ausheilzeitintervallen (Pulsintervallen) ausgeheilt, um die zumindest eine Dotierungsregion zu bilden. Zum Beispiel kann jedes AusheilZeitintervall zwischen 10 ns und 40 ms (oder z.B. zwischen 10 ns und 20 ms) zum Beispiel liegen. Optional kann die Anzahl der Ausheil-Zeitintervalle (z.B. die Anzahl von Pulsen) z.B. größer sein als eins (oder z.B. zwischen eins und zehn, oder z.B. zwischen eins und vier). Die Größe jedes Ausheil-Zeitintervalls der Mehrzahl von Ausheil-Zeitintervallen kann gleich oder unterschiedlich zueinander sein.
  • Eine Temperatur der amorphen oder polykristallinen Halbleiterschicht (und/oder von Teilen der Halbleiterdotierungsregion innerhalb der Ausheiltiefe), verursacht durch das lichtinduzierte Ausheilen, kann größer oder gleich zu einem Schmelzpunkt der amorphen oder polykristallinen Halbleiterschicht sein. Das lichtinduzierte Ausheilen kann gesteuert werden, um die amorphe oder polykristalline Halbleiterschicht innerhalb der Ausheiltiefe, verursacht durch das lichtinduzierte Ausheilen, zu schmelzen und zu rekristallisieren. Zum Beispiel kann das lichtinduzierte Ausheilen gesteuert werden, um die amorphe oder polykristalline Halbleiterschicht innerhalb der Ausheiltiefe zu schmelzen und vollständig zu rekristallisieren (oder z.B. mehr als 80 % derselben oder z.B. mehr als 90 % derselben). Das lichtinduzierte Ausheilen transformiert zumindest einen Teil (z.B. vollständig oder z.B. mehr als 80 % oder z.B. mehr als 90% der) der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht.
  • Optional oder alternativ kann die amorphe oder polykristalline Halbleiterschicht durch nicht schmelzendes laserthermisches Ausheilen ausgeheilt werden. Zum Beispiel kann eine Laserenergiedichte verwendet werden, die die amorphe oder polykristalline Halbleiterschicht nicht schmilzt. Die amorphe oder polykristalline Halbleiterschicht kann durch das nicht schmelzende laserthermische Ausheilen während einer Mehrzahl von Ausheilzeitintervallen (Pulsintervallen) ausgeheilt werden, um die zumindest eine (Übergangs-) Dotierungsregion zu bilden. Alternativ zu dem Schmelzmodus-LTA kann ein Nicht-Schmelzmodus-LTA verwendet werden, um die implantierten Schichten zu aktivieren. Zum Beispiel kann eine Mehrfach-Verarbeitung mit niedrigerer Laserenergiedichte zu einem reibungsloseren und/oder reduzierten Ausgasen (z.B. aus der amorphen Siliziumschicht oder polykristallinen Siliziumschicht) führen.
  • Das lichtinduzierte Ausheilen 130 kann derart gesteuert werden, dass eine Ausheiltiefe (oder Schmelztiefe), die durch das lichtinduzierte Ausheilen verursacht wird, gleich oder größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht. Zum Beispiel kann das lichtinduzierte Ausheilen 130 verursachen, dass die amorphe oder polykristalline Halbleiterschicht und/oder ein Teil der Halbleiterdotierungsregion ausgeheilt (oder erwärmt) werden. Zum Beispiel kann sich die Ausheiltiefe (oder Schmelztiefe) um höchstens 50 % der Dicke der amorphen oder polykristallinen Halbleiterschicht über die Schnittstelle der amorphen oder polykristallinen Halbleiterschicht hinaus (oder z.B. höchstens 20 % oder z.B. höchstens 10 % erstrecken. Zum Beispiel kann die Ausheiltiefe (oder Schmelztiefe) nicht mehr als 50 % (oder z.B. nicht mehr als 20% oder z.B. nicht mehr als 10 % größer sein als die Dicke der amorphen oder polykristallinen Halbleiterschicht.
  • Optional kann das lichtinduzierte Ausheilen 130 derart gesteuert werden, dass eine Ausheiltiefe (oder Schmelztiefe), die durch das lichtinduzierte Ausheilen verursacht wird, kleiner ist als eine maximale Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen. Zum Beispiel werden tief eindringende Dotierstoffe möglicherweise nicht durch das lichtinduzierte Ausheilen aktiviert, wenn sie tiefer in dem Substrat liegen als die Ausheiltiefe. Die Ausheiltiefe der lichtinduzierten Ausheilung kann verwendet werden, um eine Tiefe (oder einen Ort) des (metallurgischen) p-n-Übergangs unabhängig von der Penetrationstiefe der eingebrachten Dotierstoffe zu steuern. Optional sind nicht mehr als 30 % der eingebrachten Dotierstoffe an einer tieferen Tiefe in dem Halbleitersubstrat als dem p-n-Übergang angeordnet. Optional werden mehr als 5% (oder z.B. mehr als 10 % der eingebrachten Dotierstoffe, die an einer tieferen Tiefe in dem Halbleitersubstrat als dem p-n-Übergang angeordnet sind, nicht durch das lichtinduzierte Ausheilen aktiviert.
  • Nach dem lichtinduzierten Ausheilen 130 können die Dotierstoffe, die den zweiten Leitfähigkeitstyp innerhalb der Ausheiltiefe verursachen, aktiviert werden, und die amorphe oder polykristalline Halbleiterschicht kann in die monokristalline Halbleiterschicht transformiert werden. Die zumindest eine (Übergangs-) Dotierungsregion mit dem zweiten Leitfähigkeitstyp kann zum Beispiel zumindest teilweise in der transformierten, monokristallinen Halbleiterschicht gebildet werden.
  • Wenn eine Dotierungskonzentration der Dotierstoffe (die den zweiten Leitfähigkeitstyp verursachen), die in die Halbleiterdotierungsregion eingebracht sind, größer ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der Halbleiterdotierungsregion verursachen, und wenn eine Ausheiltiefe, die durch das lichtinduzierte Ausheilen verursacht wird, größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204), kann der (metallurgische) p-n-Übergang in einer Tiefe gebildet werden, die größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht. Zum Beispiel kann sich die zumindest eine (Übergangs-) Dotierungsregion mit dem zweiten Leitfähigkeitstyp in eine Tiefe erstrecken, die größer ist als die Dicke der amorphen oder polykristallinen Halbleiterschicht.
  • Wenn eine Dotierungskonzentration der Dotierstoffe (die den zweiten Leitfähigkeitstyp verursachen), die in die Halbleiterdotierungsregion eingebracht sind, kleiner ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der Halbleiterdotierungsregion verursachen, und wenn eine Ausheiltiefe, die durch das lichtinduzierte Ausheilen verursacht wird, zumindest gleich zu einer Dicke der amorphen oder polykristallinen Halbleiterschicht (204) ist, kann der (metallurgische) p-n-Übergang an einer Schnittstelle zwischen der monokristallinen Halbleiterschicht und der (oder jeder) Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp gebildet werden.
  • Der p-n-Übergang wird zwischen der (oder jeder) Halbleiterdotierungsregion (erste Übergangsdotierungsregion) mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion (zweite Übergangsdotierungsregion) mit dem zweiten Leitfähigkeitstyp gebildet. Zum Beispiel kann der p-n-Übergang an der Schnittstelle direkt benachbart zu und/oder direkt zwischen der (oder jeder) Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet werden. Zum Beispiel, falls die Halbleiterdotierungsregion eine Halbleiterdotierungsregion ist (oder sich auf eine bezieht), kann der p-n-Übergang zwischen der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet werden. Falls die Halbleiterdotierungsregion eine Mehrzahl von Halbleiterdotierungsregionen ist (oder sich auf diese bezieht), kann ein p-n-Übergang zwischen jeder Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet werden.
  • Um eine größere (oder maximale) Dotierungseffizienz zu erreichen, können die eingebrachten Dotierstoffe (oder Ionen) eine maximale Penetrationstiefe aufweisen, die kleiner ist als die Dicke der amorphen oder polykristallinen Halbleiterschicht und kleiner ist als eine Ausheiltiefe (oder Schmelztiefe) verursacht durch das lichtinduzierte Ausheilen. Das Ausheilen (durch lichtinduziertes Ausheilen) der eingebrachten Dotierstoffe mit einer maximale Penetrationstiefe, die kleiner ist als die Dicke der amorphen oder polykristallinen Halbleiterschicht, kann zu der Diffusion der eingebrachten Dotierstoffe in Richtung zu (oder zu) einem Übergang (oder einer Schnittstelle) zwischen der amorphen oder polykristallinen Halbleiterschicht und der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp führen, ohne eine Diffusion von Ladungsträgern in die Halbleiterregion zu verursachen.
  • Der (metallurgische) p-n-Übergang kann ein scharfer p-n-Übergang sein. Zum Beispiel kann eine Dotierungskonzentration der Dotierungsregion mit dem zweiten Leitfähigkeitstyp an einem Übergang (oder einer Schnittstellle) zwischen der Dotierungsregion mit dem zweiten Leitfähigkeitstyp und der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp zwischen einer maximalen Dotierungskonzentration der Dotierungsregion mit dem zweiten Leitfähigkeitstyp bis zu weniger als 5 % (oder z.B. weniger als 1 % der maximalen Dotierungskonzentration der Dotierungsregion mit dem zweiten Leitfähigkeitstyp über eine Distanz von weniger als 500 nm variieren. Zum Beispiel kann eine Dotierungskonzentration der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp an einem Übergang (oder einer Schnittstellle) zwischen der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der Dotierungsregion mit dem zweiten Leitfähigkeitstyp zwischen einer maximalen Dotierungskonzentration der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp bis zu weniger als 5% (oder z.B. weniger als 1 % der maximalen Dotierungskonzentration der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp über eine Distanz von weniger als 500 nm (oder z.B. weniger als 300 nm oder z.B. weniger als 200 nm oder z.B. sogar weniger als 150 nm variieren.
  • Damit die Dotierungsregion mit dem zweiten Leitfähigkeitstyp eine gewünschte Tiefe (oder vertikale Abmessung) aufweist, kann das Verfahren 110 das Wiederholen einer Reihe von sequentiellen Prozessen umfassen, um die Dotierungsregion mit dem zweiten Leitfähigkeitstyp zu bilden. Die Reihe von sequentiellen Prozessen kann das Ausführen der folgenden Prozesse in einer Sequenz (oder Reihe) umfassen: a) Bilden einer (zweiten) amorphen oder polykristallinen Halbleiterschicht benachbart zu der (ausgeheilten) im Wesentlichen monokristallinen Halbleiterschicht; b) Einbringen von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bilden der amorphen oder polykristallinen Halbleiterschicht, c) Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht durch lichtinduziertes Ausheilen, nach dem Einbringen der Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht, um zumindest einen Teil der zweiten amorphen oder polykristallinen Halbleiterschicht in eine zweite im Wesentlichen monokristalline Halbleiterschicht zu transformieren und um die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in die zweite monokristalline Halbleiterschicht zu vergrößern.
  • Das Ausheilen 130 (z.B. lichtinduziertes Ausheilen 130) kann derart gesteuert werden, dass eine Diffusion von Dotierstoffen, die den zweiten Leitfähigkeitstyp verursachen, in die zumindest eine Halbleiterdotierungsregion und/oder in andere Dotierungsregionen des Halbleitersubstrats, reduziert oder verhindert wird. Zum Beispiel kann das lichtinduzierte Ausheilen derart gesteuert werden, dass eine Diffusion von Dotierstoffen, die den ersten Leitfähigkeitstyp verursachen, aus der Halbleiterdotierungsregion und/oder eine Diffusion von Dotierstoffen aus den anderen Dotierungsregionen des Halbleitersubstrats, reduziert oder verhindert wird.
  • Die sequentiellen Prozesse können wiederholt werden, bis zumindest eine gemeinsame Dotierungsregion mit der gewünschten vertikalen Abmessung umfassend eine Mehrzahl von Dotierungsregionen mit dem zweiten Leitfähigkeitstyp in den wiederholt gebildeten im Wesentlichen monokristallinen Halbleiterschichten gebildet wird, zum Beispiel.
  • Optional, alternativ oder zusätzlich kann das Verfahren 110 das Wiederholen einer Reihe von sequentiellen Prozessen umfassen, um abwechselnde Dotierungsregionen mit dem ersten Leitfähigkeitstyp und Dotierungsregionen mit dem zweiten Leitfähigkeitstyp zu bilden. Zum Beispiel kann das Verfahren 110 das Bilden einer zweiten amorphen oder polykristallinen Halbleiterschicht benachbart zu der im Wesentlichen monokristallinen Halbleiterschicht umfassen. Das Verfahren 110 kann ferner das Einbringen von Dotierstoffen (die den ersten Leitfähigkeitstyp verursachen) in die zweite amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der zweiten amorphen oder polykristallinen Halbleiterschicht umfassen. Das Verfahren kann 110 ferner das Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht (durch lichtinduziertes Ausheilen) umfassen, um zumindest einen Teil der zweiten amorphen oder polykristallinen Halbleiterschicht in eine zweite im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine zweite Dotierungsregion mit dem ersten Leitfähigkeitstyp in der zweiten im Wesentlichen monokristallinen Halbleiterschicht derart zu bilden, dass ein zweiter p-n-Übergang zwischen der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp (in der ersten im Wesentlichen monokristallinen Halbleiterschicht) und der zumindest einen zweiten Dotierungsregion mit dem ersten Leitfähigkeitstyp (in der zweiten, benachbarten, im Wesentlichen monokristallinen Halbleiterschicht) gebildet wird.
  • Optional können die sequentiellen Prozesse zum Bilden abwechselnder Dotierungsregionen mit dem ersten Leitfähigkeitstyp und Dotierungsregionen mit dem zweiten Leitfähigkeitstyp derart wiederholt werden, dass eine Mehrzahl von Dotierungsregionen mit dem ersten Leitfähigkeitstyp und eine Mehrzahl von Dotierungsregionen mit dem zweiten Leitfähigkeitstyp abwechselnd im Hinblick aufeinander angeordnet sind.
  • Die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp und die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp können zum Beispiele Teil eines Halbleiterbauelements sein. Das Halbleiterbauelement 100 kann eine Metall-Oxid-Halbleiter-Feldeffekttransistor-Struktur (MOSFET-Struktur; MOSFET = metal oxide semiconductor field effect transistor), eine Bipolartransistor-Struktur mit isoliertem Gate (IGBT-Stuktur; IGBT = insulated gate bipolar transistor), eine Sperrschicht-Feldeffekttransistor-Struktur (JFET-Struktur; JFET = junction field effect transistor) oder eine Dioden-Struktur umfassen.
  • Jede MOSFET-Struktur oder IGBT-Struktur kann eine erste Source/Drain- oder Emitter/Kollektor-Region umfassen, die an einer ersten lateralen Seite (z.B. einer Frontseitenoberfläche) des Halbleitersubstrats angeordnet ist. Eine erste Source/Drain- oder Emitter/Kollektor- (Metallisierungs-) Kontaktstruktur, die auf der Oberfläche des Halbleitersubstrats angeordnet ist, kann elektrisch mit der ersten Source/Drain- oder Emitter/Kollektor-Region verbunden sein. Die MOSFET-Struktur oder IGBT-Struktur kann eine Body-Region umfassen, die zwischen einer Drift-Region und der ersten Source/Drain- oder Emitter/Kollektor-Region angeordnet ist. Die Body-Region kann benachbart zu einem Transistorgate oder einer Transistor-Gate-Graben-Struktur angeordnet sein.
  • Falls die Halbleiterbauelementstruktur eine MOSFET-Struktur ist, kann sich die Drift-Region der MOSFET-Struktur zwischen einer Body-Region der MOSFET-Struktur und der zweiten Source/Drain-Region der MOSFET-Struktur befinden, die sich an einer zweiten lateralen Seite (z. B. einer Rückseitenoberfläche) des Halbleitersubstrats befindet. Die erste Source/Drain-Region und die zweite Source/Drain-Region der MOSFET-Struktur können hoch dotierte Regionen mit demselben Leitfähigkeitstyp sein. Die Drift-Region der MOSFET-Struktur kann eine niedrig dotierte Region mit dem gleichen Leitfähigkeitstyp sein wie die erste Source/Drain-Region und die zweiten Source/Drain-Regionen der MOSFET-Struktur. Die Body-Region kann zum Beispiel einen entgegengesetzten (oder unterschiedlichen) Leitfähigkeitstyp zu der ersten Source/Drain-Region und den zweiten Source/Drain-Regionen der MOSFET-Struktur aufweisen.
  • Optional kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp zum Beispiel eine Driftregion oder eine Feldstoppregion einer Feldeffekttransistorstruktur oder einer Diodenstruktur sein.
  • Optional kann die Dotierungsregion mit dem zweiten Leitfähigkeitstyp die (zweite) Source/Drain-Region der MOSFET-Struktur sein, zum Beispiel. Zum Beispiel kann der p-n-Übergang gebildet sein (oder existieren) zwischen der (zweiten) Source/Drain-Region (der Dotierungsregion mit dem zweiten Leitfähigkeitstyp) und der Drift-Region (der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp) der Feldeffekttransistorstruktur (MOSFET-Struktur).
  • Falls die Halbleiterbauelementstruktur eine IGBT-Struktur ist, kann sich die Drift-Region der IGBT-Struktur zwischen einer Body-Region der IGBT-Struktur und einer (zweiten) Emitter/Kollektor-Region der IGBT-Struktur befinden, die sich an der zweiten lateralen Seite (z. B. einer Rückoberfläche) des Halbleitersubstrats befindet. Optional kann die Feldstoppregion zwischen der Drift-Region und der zweiten Kollektor/Emitter-Region der IGBT-Struktur angeordnet sein. Die erste Kollektor/Emitter-Region kann eine hoch dotierte Region mit einem entgegengesetzten (oder unterschiedlichen) Leitfähigkeitstyp zu der hoch dotierten zweiten Kollektor/Emitter-Region der IGBT-Struktur sein. Die Body-Region kann einen entgegengesetzten (oder unterschiedlichen) Leitfähigkeitstyp zu der ersten Source/Drain-Region aufweisen. Die Drift-Region der MOSFET-Struktur kann eine niedrig dotierte Region mit dem gleichen Leitfähigkeitstyp sein wie die erste Kollektor/Emitter-Region der IGBT-Struktur. Die Feldstoppregion kann denselben Leitfähigkeitstyp aufweisen wie die Drift-Region und eine höhere Dotierungskonzentration als die Drift-Region, zum Beispiel.
  • Optional kann die Dotierungsregion mit dem zweiten Leitfähigkeitstyp die (zweite) Kollektor/Emitter-Region der IGBT-Struktur sein, zum Beispiel. Zum Beispiel kann der p-n-Übergang gebildet sein (oder existieren) zwischen der (zweiten) Kollektor/Emitter-Region (der Dotierungsregion mit dem zweiten Leitfähigkeitstyp) und der Feldstoppregion (der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp) der Feldeffekttransistorstruktur (IGBT-Struktur).
  • Falls die Halbleiterbauelementstruktur eine JFET-Struktur ist, kann sich eine Kanalregion der JFET-Struktur zwischen der Drift-Region der JEFT-Struktur und der ersten Source/Drain-Region der JFET-Struktur befinden, die sich an der ersten lateralen Seite des Halbleitersubstrats befindet. Eine erste Source/Drain- (Metallisierungs-) Kontaktstruktur, die auf der Oberfläche des Halbleitersubstrats angeordnet ist, kann elektrisch mit der ersten Source/Drain-Region verbunden sein. Die Drift-Region der JFET-Struktur kann zwischen der Kanal-Region der JFET-Struktur und der zweiten Source/Drain-Region der JFET-Struktur angeordnet sein, die an der zweiten lateralen Seite (z. B. einer Rückseitenoberfläche) des Halbleitersubstrats angeordnet ist.
  • Optional kann die Dotierungsregion mit dem zweiten Leitfähigkeitstyp die (zweite) Source/Drain-Region der JFET-Struktur sein, zum Beispiel. Zum Beispiel kann der p-n-Übergang gebildet sein (oder existieren) zwischen der (zweiten) Source/Drain-Region (der Dotierungsregion mit dem zweiten Leitfähigkeitstyp) und der Drift-Region (der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp) der Feldeffekttransistorstruktur (JFET-Struktur).
  • Falls die Halbleiterbauelementstruktur eine Diodenstruktur ist, kann eine erste Anoden/Kathoden-Region der Diodenstruktur an der ersten lateralen Seite des Halbleitersubstrats angeordnet sein. Eine erste Anoden/Kathoden- (Metallisierungs-) Kontaktstruktur, die auf der Oberfläche des Halbleitersubstrats angeordnet ist, kann elektrisch mit der ersten Anoden/Kathoden-Region verbunden sein. Die Drift-Region der Diodenstruktur kann zwischen der ersten Anoden/Kathoden-Region der Diodenstruktur und einer zweiten Anoden/Kathoden-Region der Diodenstruktur angeordnet sein, die an der zweiten lateralen Seite (z. B. einer Rückseitenoberfläche) des Halbleitersubstrats angeordnet ist. Eine optionale Feldstoppregion kann zwischen der Drift-Region und der zweiten Anoden/Kathoden-Region der Diode angeordnet sein. Die Feldstoppregion kann denselben Leitfähigkeitstyp aufweisen wie die Drift-Region und eine höhere Dotierungskonzentration als die Drift-Region, zum Beispiel.
  • Optional kann die Dotierungsregion mit dem zweiten Leitfähigkeitstyp die (zweite) Anoden/Kathoden-Region einer Diodenstruktur sein, zum Beispiel. Zum Beispiel kann der p-n-Übergang gebildet sein zwischen der Anoden/Kathoden-Region (der Dotierungsregion mit dem zweiten Leitfähigkeitstyp) und der Drift-Region (der Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp) der Diodenstruktur.
  • Falls die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Drift-Region einer Feldeffekttransistorstruktur oder einer Diodenstruktur ist, kann eine durchschnittliche Dotierungskonzentration der Halbleiterdotierungsregion zwischen 1*1014 Dotierstoffen pro cm3 und 1*1018 Dotierstoffen pro cm3 (oder z.B. zwischen 1*10-4 Dotierstoffen pro cm3 und 1*1016 Dotierstoffen pro cm3) liegen, zum Beispiel. Falls die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Feldstoppregion einer Feldeffekttransistorstruktur oder einer Diodenstruktur ist, kann eine durchschnittliche Dotierungskonzentration der Halbleiterdotierungsregion größer sein als die durchschnittliche Dotierungskonzentration der Driftregion. Zum Beispiel kann eine durchschnittliche Dotierungskonzentration der Halbleiterdotierungsregion zwischen 1*1014 Dotierstoffen pro cm3 und 1*1018 Dotierstoffe pro cm3, (oder z. B. zwischen 1*10-4 Dotierstoffe pro cm3 und 1*1016 Dotierstoffe pro cm3) sein.
  • Optional oder alternativ kann die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Tunnelungsregion einer Tunnelinjektions-Bipolartransistorstruktur mit isoliertem Gate (TIGT; tunneling injection insulated gate bipolar transistor) sein.
  • Eine TIGT-Struktur kann ähnlich zu einer IGBT-Struktur sein. Die TIGT-Struktur jedoch kann ferner eine hochdotierte Tunnelungsregion zwischen der Feldstoppregion und der zweiten Kollektor/Emitter-Region der IGBT-Struktur umfassen. Falls die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp eine Tunnelungsregion ist, kann eine durchschnittliche Dotierungskonzentration der Halbleiterdotierungsregion zwischen 1*1017 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1018 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3) sein, zum Beispiel.
  • Eine Region, die den ersten Leitfähigkeitstyp aufweist, kann eine p-dotierte Region (zum Beispiel dadurch verursacht, dass eingebrachte Dotierstoffe Aluminiumionen, Galliumionen oder Borionen sind) oder eine n-dotierte Region (zum Beispiel dadurch verursacht, dass eingebrachte Dotierstoffe Stickstoffionen, Phosphorionen, Antimonionen, Selenionen oder Arsenionen oder Bismuth sind) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-dotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen, oder umgekehrt.
  • Zum Beispiel kann eine laterale Oberfläche oder eine laterale Abmessung (z. B. ein Durchmesser oder eine Länge) der Hauptoberfläche der Halbleiterstruktur z. B. mehr als 100 Mal (oder mehr als 1000 Mal oder mehr als 10000 Mal) größer sein als eine Distanz zwischen einer ersten lateralen Oberfläche des Halbleitersubstrats und einer zweiten gegenüberliegenden lateralen Oberfläche des Halbleitersubstrats. Eine laterale Oberfläche der amorphen oder polykristallinen Halbleiterschicht kann eine Oberfläche der amorphen oder polykristallinen Halbleiterschicht sein, die parallel zu der lateralen Oberfläche des Halbleitersubstrats ist, zum Beispiel.
  • Die Vorderseitenoberfläche des Halbleitersubstrats kann eine Halbleiteroberfläche des Halbleitersubstrats in Richtung von Metallschichten, Isolierungsschichten oder Passivierungsschichten oben auf der Halbleiteroberfläche sein. Verglichen mit einem im Wesentlichen vertikalen Rand (der sich z. B. aus einem Trennen des Halbleitersubstrats von anderen ergibt) des Halbleitersubstrats, kann die Oberfläche des Halbleitersubstrats eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die Oberfläche des Halbleitersubstrats kann eine im Wesentlichen ebenflächige Ebene sein (z. B. unter Vernachlässigung einer Unebenheit der Halbleiterstruktur aufgrund des Herstellungsprozesses oder von Gräben). Zum Beispiel kann die Vorderseitenoberfläche des Halbleitersubstrats die Schnittstelle zwischen dem Halbleitermaterial und einer Isolierungsschicht, Metallschicht oder Passivierungsschicht oben auf dem Halbleitersubstrat sein. Zum Beispiel können sich komplexere Strukturen an der Vorderseitenoberfläche des Halbleitersubstrats als an der Rückseite des Halbleitersubstrats befinden. Eine Rückseitenoberfläche des Halbleitersubstrats kann eine Seite oder Oberfläche des Halbleitersubstrats sein, an der eine Rückseitenmetallisierungskontaktstruktur (z. B. eine Source/Drain- oder Kollektor/Emitter- oder Anoden/Kathoden-Kontaktstruktur), die mehr als 50 % (oder z. B. mehr als 80 %) der Rückseitenoberfläche des Halbleitersubstrats abdeckt, gebildet werden soll (oder gebildet wird).
  • Eine vertikale Richtung kann z. B. senkrecht oder orthogonal zu einer lateralen Oberfläche des Halbleitersubstrats (oder zu einer lateralen Oberfläche der amorphen oder polykristallinen Halbleiterschicht) sein. Die Implantationsoberfläche oder Eintrittsoberfläche kann die Oberfläche (des Halbleitersubstrats oder einer Schicht) sein, an der die implantierten Dotierungsionen in das Halbleiter-Substrat oder die -Schicht eintreten. Eine Dotierungsregion, die durch die Implantation von Dotierungsionen (z. B. an einer Region des Bereichsendes der Dotierungsionenimplantation) gebildet wird, kann in einer Tiefe in Bezug auf eine Implantationsoberfläche angeordnet sein, die zum Beispiel zum Implantieren der Dotierungsionen in das Halbleitersubstrat verwendet wird.
  • Das Halbleitersubstrat kann ein Halbleiterwafer, ein Teil eines Halbleiterwafers oder ein Halbleiterchip sein. Das Halbleitersubstrat kann ein auf Silizium basierendes Substrat sein (z. B. ein Silizium- (Si-) Substrat oder Siliziumwafer). Alternativ kann das Halbleitersubstrat des Halbleiterbauelements zum Beispiel ein Siliziumcarbid- (SiC-) Substrat, ein Galliumarsenid- (GaAs-) Substrat oder ein Galliumnitrid- (GaN-) Substrat sein. Das Halbleitersubstrat kann zum Beispiel ein epitaxiales Halbleitersubstrat, ein Czochralski- (CZ-) Halbleitersubstrat, ein magnetisches CZ-Halbleitersubstrat oder ein Fließzonen- (Float-Zone-) Halbleitersubstrat sein.
  • Das Halbleiterbauelement kann ein Leistungshalbleiterbauelement mit einer Durchbruchspannung oder Sperrspannung von z.B. mehr als 10 V (z.B. einer Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z.B. einer Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z.B. einer Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z.B. einer Durchbruchspannung von 1200 V, 1500 V, 1700 V oder 2000 V) oder mehr als 2000 V (z.B. einer Durchbruchspannung von 3,3kV, oder 4,5kV oder 6,5kV) sein.
  • Bei herkömmlichen Halbleiterprozessen (z.B. Implantation und/oder Ausheilen) können keine scharfen Profile (z.B. p-n-Übergänge) insbesondere in größeren Tiefen erzeugt werden. Dies kann an der intrinsischen Verbreiterung des Implantationsprofils und der Dotierungsdiffusion während der Hochtemperatur-Aktivierungsschritte liegen.
  • Das Verfahren 100 kann zum Erzeugen sehr scharfer und tiefer p-n-Übergänge verwendet werden. Zum Beispiel können sehr scharfe und tiefe p-n-Übergänge durch die sequentielle Verarbeitung der Implantation, laserthermisches Ausheilen durch Schmelzen (LTA), Abscheiden, Implantation, laserthermisches Ausheilen durch Schmelzen (LTA) und so weiter gebildet werden. Bei diesem Schichtungsprozess kann die erforderliche oder gewünschte Energie vertikal zu einer sehr exakt definierten Tiefe durch LTA eingebracht werden. Zum Beispiel kann das Verfahren 100 zum Bilden von Diodenstrukturen, FET-Strukturen oder IGBT-Strukturen mit sehr scharfen und tiefen p-n-Übergangs-Dotierungsprofilen verwendet werden. Das Verfahren 100 kann ferner zum Bilden ultraflacher Feldstoppstrukturen für schnell schaltende IGBTs und Dioden oder spezielle Pufferstrukturen verwendet werden.
  • Das Verfahren 100 kann verwendet werden, um eine Mehrschicht-Rückseiten-Emitterstruktur zu bilden. Zum Realisieren einer Mehrschicht-Rückseiten-Emitterstruktur durch Laserausheilen können mehrere Laserausheilprozesse mit unterschiedlichen Schmelztiefen angewendet werden. Alternativ kann eine Kombination von nichtschmelzendem und schmelzendem Laserausheilen verwendet werden. Die begrenzte Effektivität auf der Zone in der Nähe der Waferoberfläche kann die Dotierschichtdicke einschränken. Dies kann z.B. zu einer eingeschränkten Abmessung der Schichten führen. Zum Beispiel kann die Kurzschlussbildung der Rückseitenmetallisierung ein Problem sein.
  • 2A bis 2F zeigen schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements. Zum Beispiel zeigen 2A bis 2F einen Prozessfluss für die Erzeugung von tiefen und scharfen p-n-Übergangen.
  • 2A zeigt eine schematische Darstellung 210 des Einbringens 211 von Dotierstoffen in eine Halbleiterdotierungsregion 201 des Halbleitersubstrats 202. Die Dotierstoffe können in die Halbleiterdotierungsregion 201 des Halbleitersubstrats202 durch Ionenimplantation eingebracht werden, zum Beispiel. Die Dotierstoffe, die in die Halbleiterdotierungsregion 201 des Halbleitersubstrats 202 eingebracht sind, können Dotierstoffe sein, die verursachen können, dass die Halbleiterdotierungsregion 201 nach der Aktivierung der Dotierstoffe den ersten Leitfähigkeitstyp aufweist. Zum Beispiel können die Dotierstoffe, die den ersten Leitfähigkeitstyp verursachen und in die Halbleiterdotierungsregion 201 des Halbleitersubstrats 202 eingebracht sind, Aluminiumionen, Galliumionen oder Borionen sein.
  • Die Dotierstoffe, die den ersten Leitfähigkeitstyp verursachen, können in die Halbleiterdotierungsregion 201 des Halbleitersubstrats 202 von einer Eintritts- (oder Impantations-) Oberfläche 203 (z.B. von einer Rückseitenoberfläche oder z.B. von einer Vorderseitenoberfläche) des Halbleitersubstrats 202 eingebracht werden.
  • Eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den ersten Leitfähigkeitstyp verursachen, kann kleiner als 1,5 µm (oder z.B. kleiner als 1,0 µm oder z.B. kleiner als 900 nm oder z.B. kleiner als 600 nm oder z.B. zwischen 400 nm und 1,0 µm) sein.
  • 2B zeigt eine schematische Darstellung 220 des Ausheilens 212 einer Region des Halbleitersubstrats 202, um die Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp zu bilden (z.B. der erste Übergangsdotierungsregion eines p-n-Übergangs, der gebildet werden soll).
  • Optional kann das Ausheilen 212 der Region des Halbleitersubstrats 202 durch lichtinduziertes Ausheilen ausgeführt werden (z.B. laserthermisches Ausheilen oder z.B. Blitzlampen-Ausheilen). Alternativ oder optional kann das Ausheilen 212 der Region des Halbleitersubstrats 202 zum Beispiel durch schnelles, thermisches Ausheilen ausgeführt werden.
  • Das Ausheilen 212 der Region des Halbleitersubstrats 202 kann derart gesteuert werden, dass eine Ausheiltiefe (oder Schmelztiefe), die durch das Ausheilen verursacht wird, gleich oder größer ist als die (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den ersten Leitfähigkeitstyp verursachen.
  • Das Ausheilen 212 kann verursachen, dass die Dotierstoffe, die den ersten Leitfähigkeitstyp verursachen, die in das Halbleitersubstrat 202 eingebracht sind, aktiviert werden, und somit die Halbleiterdotierung mit dem ersten Leitfähigkeitstyp gebildet wird. Zum Beispiel kann die Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp eine p-dotierte Region sein.
  • Das Ausheilen 212 einer Region des Halbleitersubstrats 202 , um die Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp zu bilden, kann vor dem Bilden einer amorphen oder polykristallinen Halbleiterschicht benachbart zu der Halbleiterdotierungsregion 201 ausgeführt werden.
  • 2C zeigt eine schematische Darstellung des Bildens einer amorphen oder polykristallinen Halbleiterschicht 204 benachbart zu der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp, die in dem Halbleitersubstrat angeordnet ist.
  • Die amorphe oder polykristalline Halbleiterschicht 204 kann an (oder auf) einer Rückseitenoberfläche 203 (z.B. einer lateralen Rückseitenoberfläche) des Halbleitersubstrats gebildet sein 202. Die amorphe oder polykristalline Halbleiterschicht 204 kann direkt benachbart zu der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp gebildet sein.
  • Optional kann die amorphe oder polykristalline Halbleiterschicht 204 durch Sputtern gebildet werden. Das Verfahren kann einen Ausgasungsprozess umfassen, der nach dem Bilden der amorphen oder polykristallinen Halbleiterschicht 204 und vor dem Ausheilen der amorphen oder polykristallinen Halbleiterschicht (durch lichtinduziertes Ausheilen) ausgeführt wird. Der Ausgasungsprozess kann durch Erwärmen der amorphen oder polykristallinen Halbleiterschicht 204 und/oder des Halbleitersubstrats 202 bei Temperaturen von weniger als 600°C (oder z.B. zwischen 350°C und 400°C) ausgeführt werden. Optional kann der Ausgasungsprozess in einer Vakuumumgebung bei Temperaturen von weniger als 400°C für weniger als 10 Stunden (z.B. zwischen 1 und 4 Stunden) ausgeführt werden. Optional kann der Prozess mit minimaler Gasinklusion ausgeführt werden. Zum Beispiel kann Argon (Ar) als Prozessgas anstelle von Wasserstoff (H) verwendet werden.
  • Alternativ kann die amorphe oder polykristalline Halbleiterschicht 204 durch einen chemischen Dampfabscheidungsprozess (CVD; chemical vapor deposition) gebildet werden. Ein Ausgasungsprozess kann nach dem CVD-Prozess, um die amorphe oder polykristalline Halbleiterschicht 204 zu bilden (oder wachsen), und vor dem Ausheilen der amorphen oder polykristallinen Halbleiterschicht (durch lichtinduziertes Ausheilen) ausgeführt werden. Eine Vor-Ort-Dotierung zum Einbringen der Dotierstoffe kann möglich sein, und somit kann zum Beispiel ein zusätzlicher Implantationsprozess eliminiert werden.
  • Die Prozessvariationen, die hierin für die Erzeugung der Aktivierungsschicht (der amorphen oder polykristallinen Halbleiterschicht 204) durch Sputtern oder CVD mit Ausgasungsprozess beschrieben sind, können z.B. zum Reduzieren von Ausgasen der Aktivierungsschicht verwendet werden. Z.B. kann das Ausgasen aus mit niedriger Temperatur abgeschiedenen Si-Schichten aufgrund des schmelzenden (Schmelzmodus), laserthermischen Ausheilens, reduziert oder vermieden werden. Optional kann der Ausgasungsprozess vermieden werden, wenn ein laserthermisches Ausheilen nicht im Schmelzmodus für das Ausheilen der amorphen oder polykristallinen Halbleiterschicht verwendet wird.
  • 2D zeigt eine schematische Darstellung 240 des Einbringens 213 von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht 204.
  • Optional können die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht während (in Situ) dem Bildern der amorphen oder polykristallinen Halbleiterschicht 204 eingebracht 213 werden. Optional können die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht 204 durch Ionenimplantation nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht 204 eingebracht 213 werden.
  • Die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht 204 eingebracht werden, können Dotierstoffe sein, die verursachen können, dass die amorphe oder polykristalline Halbleiterschicht 204 nach der Aktivierung der Dotierstoffe den zweiten Leitfähigkeitstyp aufweist. Zum Beispiel können die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht 204 des Halbleitersubstrats 202 eingebracht werden, die den zweiten Leitfähigkeitstyp verursachen, unterschiedlich zu den Dotierstoffen sein, die den ersten Leitfähigkeitstyp der Halbleiterdotierungsregion 201 verursachen. Zum Beispiel können die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht 204 des Halbleitersubstrats 202 eingebracht werden, die den zweiten Leitfähigkeitstyp verursachen, Phosphor, Antimonionen, Selenionen, Stickstoff oder Arsen-Dotierstoffe sein.
  • Eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, kann gleich sein zu oder kleiner sein als oder größer sein als eine Dicke der amorphen oder polykristallinen Halbleiterschicht. Zum Beispiel kann eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, kleiner als 1,0 µm (oder z.B. kleiner als 1,0 µm oder z.B. kleiner als 900 nm oder z.B. kleiner als 600 nm oder z.B. zwischen 400 nm und 1,0 µm) sein.
  • 2E zeigt eine schematische Darstellung 250 der Ausheilung 214 der amorphen oder polykristallinen Halbleiterschicht durch lichtinduziertes Ausheilen (z.B. durch laserthermisches Ausheilen oder z.B. durch Blitzlampenausheilen).
  • Das lichtinduzierte Ausheilen 214 kann derart gesteuert werden, dass eine Ausheiltiefe, die durch das lichtinduzierte Ausheilen verursacht wird, gleich oder größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht. Optional kann das lichtinduzierte Ausheilen 214 derart gesteuert werden, dass die Ausheiltiefe, die durch das lichtinduzierte Ausheilen verursacht wird, gleich zu der (maximalen) Penetrationstiefe der eingebrachten Dotierstoffe (oder nicht mehr als 5% größer als die maximale Penetrationstiefe der eingebrachten Dotierstoffe) ist.
  • Das Ausheilen 214 der amorphen oder polykristallinen Halbleiterschicht transformiert zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht. Zusätzlich dazu bildet das Ausheilen 214 der amorphen oder polykristallinen Halbleiterschicht zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp (z.B. zumindest eine zweite Übergangsdotierungsregion des p-n-Übergangs) in der monokristallinen Halbleiterschicht. Zum Beispiel kann die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp eine n-dotierte Region sein.
  • 2F zeigt eine schematische Darstellung 260 eines p-n-Übergangs 206, der zwischen der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp (z.B. der p-dotierten Übergangsdotierungsregion) und der zumindest einen Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp (z.B. der n-dotierten Übergangsdotierungsregion) gebildet ist.
  • Das Ausheilen der amorphen oder polykristallinen Halbleiterschicht bildet die zumindest eine Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp zumindest teilweise in der rekristallisierten, monokristallinen Halbleiterschicht 207. Zum Beispiel kann die zumindest eine Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp eine n-dotierte Region sein.
  • Wie in 2F gezeigt ist, kann der p-n-Übergang an einer Schnittstelle zwischen der monokristallinen Halbleiterschicht 207 und der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp gebildet werden. Dies kann vorkommen, wenn eine Dotierungskonzentration der Dotierstoffe (die den zweiten Leitfähigkeitstyp verursachen), die in die Halbleiterdotierungsregion 201 (während 214) eingebracht werden, kleiner ist als eine Dotierungskonzentration der Dotierstoffe (eingebracht während 211), die den ersten Leitfähigkeitstyp der Halbleiterdotierungsregion 201 verursachen.
  • Optional oder alternativ, wenn eine (maximale) Penetrationstiefe der eingebrachten Dotierstoffe, die den zweiten Leitfähigkeitstyp verursachen, größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht, und wenn eine Dotierungskonzentration der Dotierstoffe (die den zweiten Leitfähigkeitstyp verursachen), die in die Halbleiterdotierungsregion 201 (während 214) eingebracht werden größer (oder höher) ist als eine Dotierungskonzentration von Dotierstoffen (eingebracht während 211), die den ersten Leitfähigkeitstyp der Halbleiterdotierungsregion 201 verursachen, kann der p-n-Übergang 206 in einer Tiefe gebildet werden, die größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht. Zum Beispiel kann sich die zumindest eine Dotierungsregion mit 205 dem zweiten Leitfähigkeitstyp in eine Tiefe erstrecken, die größer ist als die Dicke der amorphen oder polykristallinen Halbleiterschicht.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 1B bis 1D gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1) oder nachfolgend (z.B. 3 bis 5B) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 3 zeigt ein Diagramm 300 eines Nettodotierungskonzentrationsprofils (Dotierstoffe pro cm3) 324 versus Tiefe (µm) 325 eines p-n-Übergangs basierend auf unterschiedlichen möglichen Prozessparametern der laserthermischen Ausheilung (LTA), die für das lichtinduzierte Ausheilen der amorphen oder polykristallinen Halbleiterschicht verwendet werden kann. 3 zeigt Schmelztiefen der amorphen oder polykristallinen Halbleiterschicht ansprechend auf unterschiedliche LTA-Prozessparameter und die Bildung von scharfen, vertikalen p-n-Übergängen mit unterschiedlichen LTA-Prozessparametern, zum Beispiel.
  • Bei dem LTA-Prozess kann die amorphe oder polykristalline Halbleiterschicht durch das lichtinduzierte Ausheilen während einer Mehrzahl von (aufeinanderfolgenden) Ausheilzeitintervallen (Pulsintervallen) ausgeheilt werden.
  • Unter Verwendung der ersten, möglichen LTA-Prozessparameter 321 kann eine erste Energiedichte, die auf die amorphe oder polykristalline Halbleiterschicht durch den Laser ausgeübt wird, 3,6 Joule pro cm2 sein. 3 zeigt die Dotierungskonzentration 321(1) nachdem ein Ausheillaserpuls mit der ersten Energiedichte angewandt wurde und die Dotierungskonzentration 321(4) nachdem vier Ausheillaserpulse mit der ersten Energiedichte angewandt wurden.
  • Unter Verwendung der zweiten möglichen LTA-Prozessparameter 322 kann eine zweite Energiedichte, die auf die amorphe oder polykristalline Halbleiterschicht durch den Laser angewandt wird, 4 Joule pro cm2 sein. 3 zeigt die Dotierungskonzentration 322(1) nachdem ein Ausheillaserpuls mit der zweiten Energiedichte angewandt wurde und die Dotierungskonzentration 322(4) nachdem vier Ausheillaserpulse mit der zweiten Energiedichte angewandt wurden.
  • Die Ausheiltiefe nimmt (z.B. proportional) mit der zunehmenden Energiedichte zu, zum Beispiel. Zum Beispiel ist eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp, angewandt mit einem Laserpuls bei der zweiten Energiedichte (zwischen 0,3 µm und 0,4 µm größer als eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp, angewandt mit einem Laserpuls bei der ersten Energiedichte (zwischen 0,2 µm und 0,3 µm)
  • Die vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp kann eine (im Wesentlichen vertikale) Distanz (oder eine Distanz) von einer Eintritts- oder Implantationsoberfläche des Halbleiterbauelements zu der Tiefe sein, an der die Dotierungskonzentration der Dotierungsregion mit dem zweiten Leitfähigkeitstyp auf unter 5 % (oder z.B. unter 1 %) einer maximalen Dotierungskonzentration der Dotierungsregion mit dem zweiten Leitfähigkeitstyp fällt. Zum Beispiel kann die vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp angewandt mit einem Laserpuls bei der ersten Energiedichte die Tiefe sein, bei der die Dotierungskonzentration der Dotierungsregion kleiner ist als 5% (oder z.B. kleiner als 1 %) der maximalen Dotierungskonzentration von ungefähr 5*1017 Dotierstoffen pro cm3.
  • Bei jeder der angewandten Energiedichten nimmt die Ausheiltiefe (z.B. proportional) mit der Anzahl von Ausheillaserpulsen zu, die an die amorphe oder polykristalline Halbleiterschicht angewandt werden. Ferner nimmt die vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp auch (z.B. proportional) mit der Anzahl von Ausheillaserpulsen zu, die an die amorphe oder polykristalline Halbleiterschicht angewandt werden.
  • Zum Beispiel ist eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp, nach vier Ausheillaserpulsen angewandt mit der ersten Energiedichte 321(4) (zwischen 0,4 µm und 0,5 µm) größer als eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp nach einem Ausheillaserpuls angewandt mit der ersten Energiedichte 321(1) (zwischen 0,2 µm und 0,3 µm).
  • Zum Beispiel ist eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp, nach vier Ausheillaserpulsen angewandt mit der ersten Energiedichte 322(4) (zwischen 0,4 µm und 0,5 µm) größer als eine vertikale Abmessung der Dotierungsregion mit dem zweiten Leitfähigkeitstyp nach einem Ausheillaserpuls, angewandt mit der ersten Energiedichte 322(1) (zwischen 0,3 µm und 0,4 µm).
  • Eine Silizium- (oder amorphe oder polykristalline Silizium-) Schicht in der Nähe einer oberen Oberfläche des Halbleitersubstrats kann mit einer Energiedichte von 4 Joule pro cm2 des Lasers bis zu einer Tiefe von ungefähr 400 nm geschmolzen werden, zum Beispiel. Dies kann z.B. zu einer homogenen Ausbreitung der einbrachten Dotierstoffe führen. LTA kann die amorphen oder polykristallinen abgeschiedenen Si-Schichten bei niedrigen Temperaturen (vollständig) schmelzen. Auf diese Weise können sie z.B. mit Monokristallinität rekristallisieren. Die Schmelztiefe kann durch die Laserenergie und die Struktur des Siliziums eingestellt werden. Zum Beispiel können LTA-Prozessparameter für kristallines Silizium (c-Si) mit einem Schmelzpunkt von 1420 °C ungefähr 1,7 Joule pro cm2 sein. Zum Beispiel können LTA-Prozessparameter für amorphes Silizium (a-Si) mit einem Schmelzpunkt von 1150 °C ungefähr 0,7 Joule pro cm2 sein.
  • Durch eine geeignete Auswahl von Laserenergie kann nur die abgeschiedene Schicht geschmolzen werden, oder es kann zusätzlich ein Teil des darunter liegenden Substrats geschmolzen werden. Basierend auf dem niedrigen Temperaturbudget des Schmelz-LTA-Prozesses wird die Dotierstoffaktivierung des darunter liegenden, nicht geschmolzenen Substrats praktisch nicht beeinflusst. Bei dem beschriebenen Verfahren können komplexe Dotierungsprofile durch ein Wiederholen jeglicher Anzahl von Prozessen der Siliziumabscheidung und LTA realisiert werden. Die Dotierungsprofile diffundieren jedoch aufgrund des niedrigen Temperaturbudgets nicht ineinander.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z. B. 1 bis 2F) oder nachstehend (z. B. 4A bis 5B) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4A zeigt eine schematische Darstellung eines Halbleiterbauelements 400 mit einer Tunnelinjektions-Bipolartransistorstruktur mit isoliertem Gate (TIGT). Die Rückseite der TIGT-Struktur kann eine alternative Rückseite für rückwärts leitende (RC; reverse conducting) IGBTs sein, zum Beispiel.
  • Die TIGT-Struktur des Halbleiterbauelements 400 kann einen p-n-Übergang 206 gebildet zwischen der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp und der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp umfassen.
  • Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann eine (zweite) Kollektor/Emitter-Region der TIGT-Struktur angeordnet an einer laterale Oberfläche (oder z.B. an der Rückseitenoberfläche 203) des Halbleitersubstrats 202 sein, zum Beispiel. Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann (direkt) benachbart zu einem scharfen p-n-Übergang gebildet zwischen der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp und der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp angeordnet sein.
  • Die Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp kann eine Tunnelungsregion (oder eine Tunnelschicht) der TIGT-Struktur sein, zum Beispiel. Die Tunnelungsregion kann (direkt) zwischen einer Feldstoppregion 431 der TIGT-Struktur und der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp angeordnet sein, zum Beispiel.
  • Die Dotierungsregion 205 mit dem ersten Leitfähigkeitstyp kann eine hoch dotierte p-Typ-Region (z.B. ein p-Emitter/Kollektor) mit einer durchschnittlichen Dotierungskonzentration zwischen 1*1017 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1018 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3) sein, zum Beispiel.
  • Die Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp kann eine hoch dotierte n-Typ-Region (z.B. ein n-Emitter/Kollektor) mit einer durchschnittlichen Dotierungskonzentration zwischen 1*1017 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1018 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3) sein, zum Beispiel.
  • Wenn die (zweite) Kollektor/Emitter-Region der TIGT-Struktur vorwärts vorgespannt ist, können Löcher 432 von der (zweiten) Kollektor/Emitter-Region 205 der TIGT-Struktur in die Feldstoppregion 431 der TIGT-Struktur und in eine Driftregion der TIGT-Struktur injiziert werden. Wenn die (zweite) Kollektor/Emitter-Region der TIGT-Struktur rückwärts vorgespannt ist, können Elektronen 433 von der (zweiten) Kollektor/Emitter-Region 205 der TIGT-Struktur in die Tunnelungsregion 201 des TIGT und in die Driftregion der TIGT-Struktur tunneln.
  • 4B zeigt ein Diagramm 420 eines Kollektorstroms Ic (Ampere) 436 versus Kollektor/Emitter-Spannung Vce (Volt) bei 473K entsprechend dem Dotierungskonzentrationsprofil, das in Verbindung mit 4C beschrieben ist.
  • Bei der IGBT-Operation des Halbleiterbauelements 400 können Löcher von dem hoch dotierten p-Emitter (z.B. der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp) in die Driftregion injiziert werden, zum Beispiel. Bei einer Diodenoperation ist der p-n-Übergang zwischen der hoch dotierten p-Region (z.B. der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp) und der n-Region (z.B. der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp) in der Rückwärtsrichtung polarisiert, zum Beispiel. Wenn die elektrischen Feldstärke an dem p-n-Übergang einen kritischen Wert erreicht, kann eine Lawinen-Erzeugung auftreten, und Elektronen können in die Driftregion injiziert werden. Die Bedingungen für eine Lawinen-Erzeugung können bei einer Spannung von über 5V erreicht sein, so dass die Vorwärtsspannung untragbar groß wird. Die Elektroneninjektion durch Band-zu-Band-Tunnelung tritt bei wesentlich niedrigeren Spannungsabfällen durch die Realisierung einer sehr hoch dotierten Region auf. Dann kann die Charakteristik ohne Snap-back-Charakteristika bei IGBT und Diodenquadrant realisiert werden, wie in 4C gezeigt ist. In beiden Operationsmodi kann der gesamte aktive Bereich verwendet werden. Somit kann die kostspielige Rückseitenlithographie eingespart werden, zum Beispiel.
  • Die TIGT-Struktur verhindert oder reduziert Herausforderungen, die rückwärts leitenden IGBTs zugeordnet sind. Für rückwärts leitende IGBTs kann die p-Region (p-Typ-Kollektor/Emitter) an der Kollektorseite durch die n-Region (die Feldstoppregion) unterbrochen sein. Die n-Region (die Feldstoppregion) kann Elektronen in dem Rückwärtsleitbetrieb injizieren, was ein Ladungsträgerplasma in der Driftregion erzeugt. Die n-Region kann jedoch Elektronen bereitstellen, die von der Vorderseiten-MOS-Zelle (in dem IGBT-Vorwärtsbetrieb) mit einem unipolaren Pfad zu dem Kollektor getragen werden, was den Aufbau eines Ladungsträgerplasmas besonders bei niedrigen Strömen verhindern kann. Um dem entgegenzuwirken, muss die p-Region breit genug sein. In der 1200V-Spannungsklasse muss für eine Snap-back-freie Ausgangscharakteristik die Zündregion mindestens 300 µm breit sein und wesentlich größer als die Dicke des IGBT (z.B. 110 µm). Somit ist ein Teil der aktiven Region für die Stromleitung bei der Diodenoperation nicht verfügbar, zum Beispiel. Dies kann insbesondere bei Anwendungen mit einer starken Leistungs-regenerativen Feedback-Operation und/oder bei Anwendungen mit hohen Anforderungen im Hinblick auf den Stoßstromwiderstandswert kritisch sein, zum Beispiel.
  • 4C zeigt ein Diagramm 430 einer Dotierungskonzentration (Dotierstoffe pro cm3) 434 versus Distanz (µm) 435. Zum Beispiel zeigt 4C ein vertikal simuliertes Dotierungsprofil der Rückseite des Halbleitersubstrats.
  • Wie in 4C gezeigt ist, kann eine Dotierungskonzentration der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp (in einer Distanz von zwischen 109,8 µm und 110 µm) zwischen 1*1019 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3 liegen, zum Beispiel. Eine Dotierungskonzentration der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp (in einer Distanz von zwischen x = 109,7 µm und x = 109,8 µm) kann ungefähr 1*1019 Dotierstoffe pro cm3 sein, zum Beispiel. Eine Dotierungskonzentration der Feldstoppregion 431 mit dem ersten Leitfähigkeitstyp (in einer Distanz von weniger als x = 109,7 µm) kann kleiner sein als 1*1015 Dotierstoffe pro cm3 sein, zum Beispiel. Eine (zweite) Kollektor/Emitter-Kontaktstruktur (z.B. eine Kollektorkontakt) kann an einer Rückseitenoberfläche des Halbleitersubstrats bei x = 110 µm angeordnet sein, zum Beispiel. Die Distanz x kann von der Vorderseitenoberfläche des Halbleitersubstrats gemessen werden, zum Beispiel.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4A bis 4C gezeigten Ausführungsbeispiele können oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 3) oder nachstehend (z. B. 5A bis 5B) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 5A zeigt eine schematische Darstellung eines Halbleiterbauelements 500 mit einer Diodenstruktur mit einer gesteuerten Injektion von Rückseitenlöchern (controlled injection of backside holes (CIBH)).
  • Das Halbleiterbauelement 500 kann eine Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp lateral verteilt in dem Halbleitersubstrat 202 umfassen. Zum Beispiel kann die Mehrzahl von Halbleiterdotierungsregionen 201 lateral entlang der (Rückseiten-) Oberfläche 203 des Halbleitersubstrats 202 verteilt sein. Optional kann die Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp lateral in einer Feldstoppregion 531 des Halbleiterbauelements 500 verteilt sein. Teile der Feldstoppregion 531 können (lateral) zwischen der lateral verteilten Mehrzahl von Halbleiterdotierungsregionen 201 an der (Rückseiten-) Oberfläche 203 des Halbleitersubstrats 202 angeordnet sein. Alternativ oder optional kann die Mehrzahl von Halbleiterdotierungsregionen 201 von einer Driftregion einer Diodenstruktur oder FET-Struktur des Halbleiterbauelements durch eine Feldstoppregion 531 der Diodenstruktur oder FET-Struktur des Halbleiterbauelements getrennt sein. Zum Beispiel kann die Feldstoppregion 531 zwischen der Mehrzahl von Halbleiterdotierungsregionen 201 und der Driftregion angeordnet sein. Optional kann eine niedrig dotierte Region (mit einer ähnlichen Konzentration zu der Konzentration der Driftregion) zwischen der Feldstoppregion 531 der Diodenstruktur oder FET-Struktur und der Mehrzahl von Halbleiterdotierungsregionen 201 angeordnet sein. Optional können Teile der niedrig dotierten Region (lateral) zwischen der lateral verteilten Mehrzahl von Halbleiterdotierungsregionen 201 angeordnet sein, zum Beispiel.
  • Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann eine (zweite) Anoden/Kathoden-Region der CIBH-Diodenstruktur sein. Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann an der (Rückseiten-) Oberfläche 203 des Halbleitersubstrats 202 angeordnet sein. Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann benachbart zu der Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp lateral verteilt innerhalb der Feldstoppregion 531 der CIBH-Diodenstruktur gebildet sein. Zum Beispiel kann die Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp zwischen der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp und der Feldstoppregion 531 der CIBH-Diodenstruktur angeordnet sein.
  • Die CIBH-Diodenstruktur kann ferner eine Driftregion 541 umfassen, die zwischen der Feldstoppregion 531 und einer ersten Anoden/Kathoden-Region 542 der CIBH-Diodenstruktur 500 angeordnet ist, die an der gegenüberliegenden lateralen Oberfläche 543 (Vorderseitenoberfläche) des Halbleitersubstrats 202 angeordnet ist. Die Driftregion 541 kann (direkt) benachbart zu der Feldstoppregion 531 und zu der ersten Anoden/Kathoden-Region 542 der Diodenstruktur 500 angeordnet sein, zum Beispiel.
  • Optional kann die Feldstoppregion 531 eine n-Typ dotierte Region sein, wobei die Mehrzahl von Halbleiterdotierungsregionen 201, die den ersten Leitfähigkeitstyp aufweisen, p-Typ dotierte Inseln sein können und die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp eine hoch dotierte n-Typ-dotierte Emitter Region sein kann, zum Beispiel.
  • Um die Reibungslosigkeit des Auswechselns einer Freilaufdiode zu verbessern, kann der n-dotierte Rückseitenemitter auf der p-dotierten Schicht gebildet sein (oder auf einer oder mehreren p-dotierten Inseln oder Strukturen). Die Diodenstruktur kann in verarbeiteten Wafern (z.B. in Wafern mit 6 Zoll Durchmesser oder größer) in einem langen, dünnen Waferprozess gebildet werden. Bei diesem Prozess diffundiert die p-Dotierung durch einen herkömmlichen Ofenprozess tiefer ein, als der n-dotierte Emitter. Eine Übertragung dieses Prozesses auf einen Wafer mit 8 Zoll Durchmesser stellt den kurzen, dünnen Waferprozess mit einer Aktivierung der Rückseitendotierungsschicht durch Laserausheilen bereit. Eine Aktivierung der Dotierstoffe mit einem herkömmlichen Ofenprozess ist hier z.B. nicht möglich. Die CIBH-Diodenstruktur oder p-Insel-Struktur kann zum Beispiel mit einer 3,3kV-EC3-Diode realisiert werden.
  • Optional kann das Halbleiterbauelement 500 eine IGBT-Struktur umfassen. Die IGBT-Struktur kann auch die aktive CIBH-Rückseitenstruktur umfassen, die die Mehrzahl von Halbleiterdotierungsregionen mit dem zweiten Leitfähigkeitstyp lateral verteilt in der Feldstoppregion aufweist. Zum Beispiel kann bei einer IGBT-Struktur die p-dotierte Schicht (oder die Mehrzahl von p-dotierten Strukturen) in der n-Puffer- (Feldstopp-) Region der IGBT-Struktur angeordnet sein, zum Beispiel.
  • 5B zeigt ein Diagramm 520 einer Dotierungskonzentration (Dotierstoffe pro cm3) 551 versus Distanz (µm) 552 von einem Teil des Halbleiterbauelements 500. Zum Beispiel zeigt 5B einen schematischen Querschnitt und ein Dotierungsprofil der Bauelementrückseite einer Freilaufdiode mit einer CIBH-Struktur, zum Beispiel.
  • Linie 553 zeigt ein Dotierungskonzentrationsprofil der Feldstoppregion 531, zum Beispiel. Die Feldstoppregion 531 kann einen entgegengesetzten Leitfähigkeitstyp zu der Mehrzahl von Halbleiterdotierungsregionen 201 aufweisen. Zum Beispiel kann die Feldstoppregion 531 eine n-Typ-dotierte Region mit einer durchschnittlichen Dotierungskonzentration von zwischen 1*1014 Dotierstoffen pro cm3 und 1*1018 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1014 Dotierstoffen pro cm3 und 1*1016 Dotierstoffen pro cm3) sein.
  • Linie 554 zeigt ein Dotierungskonzentrationsprofil einer Halbleiterdotierungsregion 201 (z.B. einer p-Typ-Insel) der Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp, zum Beispiel. Die Mehrzahl von Halbleiterdotierungsregionen 201 mit dem ersten Leitfähigkeitstyp können p-Typ-dotierte Inseln mit einer durchschnittlichen Dotierungskonzentration zwischen 1*1016 Dotierstoffen pro cm3 und 1*1018 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1017 Dotierstoffen pro cm3 und 1*1018 Dotierstoffen pro cm3) sein, zum Beispiel. Eine maximale Dotierungskonzentration der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp kann größer sein als eine maximale Dotierungskonzentration der Feldstoppregion 531, zum Beispiel.
  • Linie 555 zeigt ein Dotierungskonzentrationsprofil der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp, zum Beispiel. Die Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann eine hoch dotierte n-Typ-dotierte Emitter-Region mit einer durchschnittlichen Dotierungskonzentration zwischen 1*1017 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3 (oder z.B. zwischen 1*1018 Dotierstoffen pro cm3 und 1*1020 Dotierstoffen pro cm3) sein, zum Beispiel. Eine maximale Dotierungskonzentration der Dotierungsregion 205 mit dem zweiten Leitfähigkeitstyp kann größer sein als eine maximale Dotierungskonzentration der Halbleiterdotierungsregion 201 mit dem ersten Leitfähigkeitstyp, zum Beispiel.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 5A und 5B gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 4C) oder nachstehend beschriebenen Ausführungsbeispielen beschrieben wurden.
  • Verschiedene Beispiele beziehen sich auf das Realisieren tiefer und scharfer p-n-Übergänge, zum Beispiel. Die verschiedenen Beispiele beziehen sich auf Prozessverfahren zum Erzeugen komplexer Dotierungsprofile (z.B. auf der Rückseite dünner Waferkomponenten) und insbesondere zum Erzeugen tiefer, vertikaler und sehr scharfer p-n-Übergange, zum Beispiel.
  • Verschiedene Beispiele beziehen sich auf ein computerlesbares Speichermedium, das gespeichert auf demselben ein Programm mit einem Programmcode zum Ausführen der hierin beschriebenen Verfahren aufweist (z.B. in 1 bis 5B), wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.
  • Aspekte und Merkmale (z.B. die amorphe oder polykristalline Halbleiterschicht, das Halbleiterbauelement, die Halbleiterbauelementstruktur, das Halbleitersubstrat, die Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp, die zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp, die monokristalline Halbleiterschicht, der p-n-Übergang, das lichtinduzierte Ausheilen, das Blitzlampenausheilen, die Ausheiltiefe, die Penetrationstiefe), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt wurden, können mit einem oder mehreren anderen Beispielen kombiniert werden.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel eingerichtet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (zu einem gegebenen Zeitmoment).
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.

Claims (22)

  1. Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren (100) umfassend: Bilden (110) einer amorphen oder polykristallinen Halbleiterschicht (204) angrenzend an zumindest eine Halbleiterdotierungsregion (201) mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat (202) angeordnet ist; Einbringen (120, 211) von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht; und Ausheilen (130, 212) der amorphen oder polykristallinen Halbleiterschicht (204), um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht (204) in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang (206) zwischen der zumindest einen Halbleiterdotierungsregion (201) mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp gebildet wird.
  2. Das Verfahren (100) gemäß Anspruch 1, wobei eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204) kleiner als 500 nm ist.
  3. Das Verfahren (100) gemäß Anspruch 1 oder 2, wobei die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht (204) eingebracht sind, Phosphor-, Antimon-, Selen-, Stickstoff- oder Arsen-Dotierstoffe sind.
  4. Das Verfahren (100) gemäß Anspruch 1 oder 2 wobei die Dotierstoffe, die in die amorphe oder polykristalline Halbleiterschicht (204) eingebracht sind, Bor-, Aluminium- oder Gallium-Dotierstoffe sind.
  5. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die amorphe oder polykristalline Halbleiterschicht (204) durch lichtinduziertes Ausheilen (214) ausgeheilt wird.
  6. Das Verfahren (100) gemäß Anspruch 5, wobei das lichtinduzierte Ausheilen (214) derart gesteuert wird, dass eine Ausheiltiefe, die durch das lichtinduzierte Ausheilen (214) verursacht wird, gleich oder größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204).
  7. Das Verfahren (100) gemäß Anspruch 5 oder 6, wobei das lichtinduzierte Ausheilen (214) durch laserthermisches Ausheilen oder Blitzlampenausheilen ausgeführt wird.
  8. Das Verfahren (100) gemäß einem der Ansprüche 5 bis 7, wobei eine Energiedichte, die auf die amorphe oder polykristalline Halbleiterschicht (204) durch das lichtinduzierte Ausheilen (214) ausgeübt wird, zwischen 0,5 Joule pro cm2 und 10 Joule pro cm2 liegt.
  9. Das Verfahren (100) gemäß einem der Ansprüche 5 bis 8, wobei das lichtinduzierte Ausheilen (214) gesteuert wird, um die amorphe oder polykristalline Halbleiterschicht (204) innerhalb einer Ausheiltiefe bei einer Rate von zumindest 500 °C pro 10 ms zu erwärmen.
  10. Das Verfahren (100) gemäß einem der Ansprüche 5 bis 9, wobei die amorphe oder polykristalline Halbleiterschicht (204) durch das lichtinduzierte Ausheilen (214) während einer Mehrzahl von Ausheilzeitintervallen ausgeheilt wird, um die zumindest eine Dotierungsregion (205) zu bilden.
  11. Das Verfahren (100) gemäß einem der Ansprüche 5 bis 10, wobei der p-n-Übergang (206) in einer Tiefe gebildet wird, die größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204), wenn eine Dotierungskonzentration der Dotierstoffe, die in die zumindest eine Halbleiterdotierungsregion (201) eingebracht werden, größer ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der zumindest einen Halbleiterdotierungsregion (201) verursachen, und wenn eine Ausheiltiefe, verursacht durch das lichtinduzierte Ausheilen (214), größer ist als eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204).
  12. Das Verfahren (100) gemäß einem der Ansprüche 5 bis 11, wobei der p-n-Übergang (206) an einer Schnittstelle zwischen der monokristallinen Halbleiterschicht und der zumindest einen Halbleiterdotierungsregion (201) mit dem ersten Leitfähigkeitstyp gebildet wird, wenn eine Dotierungskonzentration der Dotierstoffe, die in die zumindest eine Halbleiterdotierungsregion (201) eingebracht werden, kleiner ist als eine Dotierungskonzentration von Dotierstoffen, die den ersten Leitfähigkeitstyp der zumindest einen Halbleiterdotierungsregion verursachen, und wenn eine Ausheiltiefe, verursacht durch das lichtinduzierte Ausheilen (214), zumindest gleich einer Dicke der amorphen oder polykristallinen Halbleiterschicht (204) ist.
  13. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei mehr als 50% der eingebrachten Dotierstoffe in einer Tiefe angeordnet sind, die gleich oder kleiner als eine Dicke der amorphen oder polykristallinen Halbleiterschicht (204) nach dem Einbringen (120, 211) der Dotierstoffe ist.
  14. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht (204) derart eingebracht werden, dass eine Dotierungskonzentration der zumindest einen Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp zumindest 1*1017 Dotierstoffe pro cm3 ist.
  15. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die amorphe oder polykristalline Halbleiterschicht (204) auf einer Rückseite (203) des Halbleitersubstrat gebildet wird.
  16. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, umfassend: Bilden einer zweiten amorphen oder polykristallinen Halbleiterschicht angrenzend an die im Wesentlichen monokristalline Halbleiterschicht; Einbringen von Dotierstoffen in die zweite amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der zweiten amorphen oder polykristallinen Halbleiterschicht; und Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der zweiten amorphen oder polykristallinen Halbleiterschicht in eine zweite, im Wesentlichen monokristalline Halbleiterschicht umzuwandeln und um die zumindest eine Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp in die zweite monokristalline Halbleiterschicht zu vergrößern.
  17. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, umfassend: Bilden einer zweiten amorphen oder polykristallinen Halbleiterschicht angrenzend an die im Wesentlichen monokristalline Halbleiterschicht; Einbringen von Dotierstoffen in die zweite amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der zweiten amorphen oder polykristallinen Halbleiterschicht; und Ausheilen der zweiten amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der zweiten amorphen oder polykristallinen Halbleiterschicht in eine zweite im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine zweite Dotierungsregion mit dem ersten Leitfähigkeitstyp in der zweiten im Wesentlichen monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang zwischen der zumindest einen Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp und der zumindest einen zweiten Dotierungsregion mit dem ersten Leitfähigkeitstyp gebildet wird.
  18. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die zumindest eine Dotierungsregion (205) mit dem zweiten Leitfähigkeitstyp eine Source-/Drain- oder Kollektor-/Emitter-Region einer Feldeffekttransistorstruktur oder einer Bipolartransistorstruktur und/oder eine Anoden-/Kathoden-Region einer Diodenstruktur ist.
  19. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die zumindest eine Halbleiterdotierungsregion (201) mit dem ersten Leitfähigkeitstyp eine Driftregion oder eine Feldstoppregion einer Feldeffekttransistorstruktur oder einer Diodenstruktur oder eine Tunnelregion eines Tunnel Injektions- Bipolartransistors mit isoliertem Gate ist.
  20. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die amorphe oder polykristalline Halbleiterschicht (204) angrenzend an eine Mehrzahl von lateral verteilten Halbleiterdotierungsregionen mit dem ersten Leitfähigkeitstyp gebildet wird, wobei die Mehrzahl der lateral verteilten Halbleiterdotierungsregionen von einer Driftregion einer Diodenstruktur oder einer Feldeffekttransistorstruktur durch eine Feldstoppregion der Diodenstruktur oder der Feldeffekttransistorstruktur getrennt sind.
  21. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die Dotierstoffe in die amorphe oder polykristalline Halbleiterschicht (204) durch eine Maskierungsstruktur eingebracht werden, um eine Mehrzahl von Dotierungsregionen in der amorphen oder polykristallinen Halbleiterschicht (204) zu bilden.
  22. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend das Erwärmen der amorphen oder polykristallinen Halbleiterschicht (204) vor dem Ausheilen (120, 211) der amorphen oder polykristallinen Halbleiterschicht (204 derart, dass ein Ausgasen aus der amorphen oder polykristallinen Halbleiterschicht (204) auftritt.
DE102016122787.0A 2015-12-11 2016-11-25 Ein Verfahren zum Bilden eines Halbleiterbauelements Active DE102016122787B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/966,640 2015-12-11
US14/966,640 US9613805B1 (en) 2015-12-11 2015-12-11 Method for forming a semiconductor device

Publications (2)

Publication Number Publication Date
DE102016122787A1 DE102016122787A1 (de) 2017-06-14
DE102016122787B4 true DE102016122787B4 (de) 2023-07-13

Family

ID=58419568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016122787.0A Active DE102016122787B4 (de) 2015-12-11 2016-11-25 Ein Verfahren zum Bilden eines Halbleiterbauelements

Country Status (4)

Country Link
US (1) US9613805B1 (de)
KR (1) KR101875287B1 (de)
CN (1) CN106876270B (de)
DE (1) DE102016122787B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199526B2 (en) * 2017-04-28 2019-02-05 Infineon Technologies Ag Radiation detector and a method for forming a semiconductor device
CN110491944B (zh) * 2019-08-05 2023-08-11 上海华力集成电路制造有限公司 P型mosfet及其制造方法
US11114346B2 (en) 2019-08-06 2021-09-07 Tokyo Electron Limited High density logic formation using multi-dimensional laser annealing
US11769668B2 (en) 2020-04-22 2023-09-26 Istituto Nazionale Di Fisica Nucleare (Infn) P+ or N+ type doping process for semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901738A (en) 1973-12-20 1975-08-26 Hughes Aircraft Co Ion implanted junction laser and process for making same
US20020058366A1 (en) 2000-06-12 2002-05-16 Seiko Epson Corporation Thin-film semiconductor device fabrication method
DE102006053182B4 (de) 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837750A1 (de) * 1978-08-30 1980-03-13 Philips Patentverwaltung Verfahhren zum herstellen von halbleiterbauelementen
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3890270B2 (ja) * 2002-07-19 2007-03-07 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
US20060228876A1 (en) * 2005-04-08 2006-10-12 Infineon Technologies Ag Method of manufacturing a semiconductor device
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US7973372B2 (en) * 2009-03-27 2011-07-05 National Semiconductor Corporation Semiconductor structure in which source and drain extensions of field-effect transistor are defined with different dopants

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901738A (en) 1973-12-20 1975-08-26 Hughes Aircraft Co Ion implanted junction laser and process for making same
US20020058366A1 (en) 2000-06-12 2002-05-16 Seiko Epson Corporation Thin-film semiconductor device fabrication method
DE102006053182B4 (de) 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium

Also Published As

Publication number Publication date
KR101875287B1 (ko) 2018-07-05
US9613805B1 (en) 2017-04-04
CN106876270A (zh) 2017-06-20
CN106876270B (zh) 2020-06-30
DE102016122787A1 (de) 2017-06-14
KR20170074757A (ko) 2017-06-30

Similar Documents

Publication Publication Date Title
DE69614949T2 (de) Leistungs-Halbleiterbauteil mit isoliertem Graben-Gate
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102013111792A1 (de) Verfahren zum verarbeiten eines halbleiterträgers, halbleiterchipanordnung und verfahren zum herstellen eines halbleiterbauelements
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015104723B4 (de) Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE112015001055T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE19644504A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016112490B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE10248205A1 (de) Ohmsche Kontaktanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative