DE102019131460B3

DE102019131460B3 - Verzögerungsregelung für Lichtlaufzeitmessvorrichtungen

Info

Publication number: DE102019131460B3
Application number: DE102019131460.7A
Authority: DE
Inventors: Wolfram Budde
Original assignee: Elmos Semiconductor SE
Current assignee: Elmos Semiconductor SE
Priority date: 2019-11-21
Filing date: 2019-11-21
Publication date: 2021-03-04
Anticipated expiration: 2039-11-22

Abstract

Die Erfindung betrifft eine Vorrichtung zur Erzeugung eines Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Sensorvorrichtung. Die Vorrichtung umfasst erste Mittel (LSL, LD, PLD, LTX) zur flankenbehafteten Lichtsignalerzeugung zu einem ersten Zeitpunkt und eines Shutter-Steuersignal (SO) zu einem zweiten Zeitpunkt, zweite Mittel (LFR) zur Flankenerkennung mit Erzeugung eines Stop-Signals (STP) zu einem dritten Zeitpunkt, eine hochauflösende Zeitbasis (DLL), die mit einem Referenztakt (RCLK) betrieben wird, eine Zeit-Messvorrichtung (TM) und eine Verzögerungsregelung (DC) zur Erzeugung eines Startsignals (STR) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung. Die hochauflösende Zeitbasis (DLL) weist einen Verzögerungsleitungsausgangsbus (DLO) auf, wobei die Signalverläufe der Leitungen (DLO[1] bis DLO[n]) des Verzögerungsleitungsausgangsbusses (DLO) den Referenztakt (RCLK) mit unterschiedlichen Verzögerungen zueinander darstellen. Die Zeit-Messvorrichtung (TM) erfasst in Abhängigkeit von dem Start-Signal (STR) und dem Stop-Signal (STP) den logischen Inhalt des Verzögerungsleitungsausgangsbusses (DLO) erfasst und erzeugt daraus einen Speicherregisterausgangswert (SRV), der von der zeitlichen Verzögerung zwischen dem ersten Zeitpunkt und dem dritten Zeitpunkt abhängt. Die Verzögerungsregelung (DC) erzeugt aus dem Shutter-Steuersignal (SO) in Abhängigkeit von dem Speicherregisterausgangswert (SRV) mit einer regelbaren Verzögerung das Startsignal (STR), so dass der Zeitversatz zu Null geregelt wird. Das Shutter-Steuersignal (SOD) ist von dem Startsignal (STR) abhängig.

Description

Oberbegriff
Die Erfindung richtet sich auf eine Vorrichtung und ein Verfahren zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses einer lichtempfindlichen Mess- oder Sensorvorrichtung.
Allgemeine Einleitung und Stand der Technik
Kameras basierend auf dem Time-of-Flight Prinzip messen indirekt die Laufzeit zwischen dem ausgesendeten Lichtpuls und dem empfangenen Lichtsignal (siehe auch 1).
Ein Leuchtmittel, beispielsweise eine LED oder ein Laser, sendet einen Lichtpuls (LP) aus. Der Lichtpuls (LP) hat eine zeitliche Lichtpuls-Dauer (T_trig ).
Der Lichtpuls (LP) wird an einem Objekt reflektiert und kehrt als reflektierter Lichtpuls (RP) zurück.
Durch die Laufzeit und ggf. auch durch die Oberflächeneigenschaften des Objekts ist der reflektierte Lichtpuls (RP) gegenüber dem Lichtpuls (LP) um eine Verzögerungszeit (T_d ) verzögert und damit phasenverschoben.
Der reflektierte Lichtpuls (RP) wird in einem Fotodetektor empfangen.
Der Fotodetektor kann mittels eines ersten Shutter-Signals (SS1), das einen ersten elektronischen Verschluss des Fotodetektors steuert, lichtempfindlich und lichtunempfindlich geschaltet werden. Ist der Fotodetektor durch das erste Shutter-Signal (SS1) lichtempfindlich geschaltet, so sammelt er die durch den Empfang und Elektron-Loch-Paar-Erzeugung erzeugten Ladungsträger als eine erste Ladungsmenge (Q1).
Der Fotodetektor kann mittels eines zweiten Shutter-Signals (SS2), das einen zweiten elektronischen Verschluss des Fotodetektors steuert, lichtempfindlich und lichtunempfindlich geschaltet werden. Ist der Fotodetektor durch das zweite Shutter-Signal (SS2) lichtempfindlich geschaltet, so sammelt er die durch den Empfang und Elektron-Loch-Paar-Erzeugung erzeugten Ladungsträger als eine zweite Ladungsmenge (Q2) zeitlich und/oder räumlich separat von der ersten Ladungsmenge (Q1).
Zeitgleich mit dem Lichtpuls (LP) (LED-Puls, oder wie in 1 gezeigt, Laser-Puls) wird somit dieser erste elektronische Verschluss (Englisch: Shutter) mittels des besagten ersten Shutter-Signals (SS1) für die zeitliche Dauer entsprechend der zeitlichen Lichtpuls-Dauer (T_trig ) geöffnet und die erste Ladungsmenge (Q1) in einer lichtempfindlichen Schaltung des Fotodetektors generiert und gespeichert. Mit dem zeitlichen Ende des Lichtpulses (LP) nach dem Ablauf der Lichtpuls-Dauer (T_trig ) schließt das besagte erste Shutter-Signal (SS1) auch synchron den ersten elektronischen Verschluss des Fotodetektors für die erste Ladungsmenge (Q1) und der zweite elektronische Verschluss des Fotodetektors für die zweite Ladungsmenge (Q2) wird mittels des zweiten Shutter-Signals (SS2) für die zeitliche Dauer der Lichtpuls-Dauer (T_trig ) geöffnet und nach Ablauf der besagten Lichtpuls-Dauer (T_trig ) wieder geschlossen.
Aus der ersten Ladungsmenge (Q1) und der zweiten Ladungsmenge (Q2) kann nach der unten angegebenen Formel die Laufzeit und damit die Entfernung d mit Hilfe der Lichtgeschwindigkeit c berechnet werden. $d = \frac{c}{2} T_{t r i g} \frac{Q 2}{Q 1 + Q 2}$
Neben dem in 1 dargestellten Zeitschema sind weitere, im Prinzip ähnliche, Zeitschemata möglich, die hier nicht beansprucht werden.
Die Messung der Entfernung basiert auf der zeitsynchronen Öffnung des ersten elektronischen Verschlusses zur Erfassung der ersten Ladungsmenge (Q1) und des zweiten elektronischen Verschlusses zur Erfassung der zweiten Ladungsmenge (Q2) und der Aussendung des Lichtpulses (LP). Verzögert sich das erste Shutter-Signal (SS1) und/oder das zweite Shutter-Signal (SS2) und/oder die reale Aussendung des Lichtpulses (LP), so ist die Messung der Entfernung um die Verzögerungszeit falsch. Hierbei entspricht eine Verzögerungszeit von 1 ns Verzögerung einem sich ergebenden Entfernungsfehler von ca. 15 cm.
Aus dem Stand der Technik gehen die beiden Druckschriften DE 10 2017 106 071 B3 und US 9,584,105 B1 hervor. Aus der DE 10 2017 106 071 B3 ist ein Verfahren zur Verbesserung von Verfahren und Vorrichtungen zur Lichtlaufzeitmessung bekannt. In diesem beschriebenen Verfahren wird die Verzögerung zwischen einem Lichtpuls und einem Shutter-an-Signal gemessen. Diese Verzögerung wird über eine Slave-Verzögerungskette gemessen oder nachgeregelt.
Die US 9,584,105 B1 beschreibt eine Vorrichtung mit einem Zeitgeber, einem Flankenkombinierer und einer Maskierungsschaltung. Der Zeitgeber umfasst eine Fein- und Grobverzögerungsschaltung, die aus einem Referenzzeitsteuerungssignal ein feinverzögertes Signal der ansteigenden und abfallenden Flanke erzeugt. Ein Kombinierer erzeugt aus diesen feinverzögerten Signalen ein Zeitsteuerungssignal. Durch eine Maskierungsschaltung werden Maskierungssignale für die ansteigende und abfallende Flanke zur Steuerung der Erzeugung der ansteigenden und abfallenden Flanke des Zeitsteuerungssignals erzeugt.
Aufgabe
Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, welche die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vorteile aufweist. Es ist somit die Aufgabe zu lösen, ein Verfahren und/oder eine Vorrichtung anzugeben, bei der die Verzögerungszeiten der verschiedenen Stufen sich nicht auswirken.
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 2 gelöst.
Lösung der Aufgabe
Die im Folgenden dargestellte Erfindung beschreibt ein Verfahren zur Regelung und Konstanthaltung der Verzögerungszeit zwischen dem Lichtpuls (LP) und den elektronischen Verschlüssen.
Die Erfindung wird beispielhaft anhand der Figuren erläutert.
Figur 2
2 zeigt die Prinzipschaltung der Takterzeugung einer Time-of-Flight-Kamera.
In dem Beispiel der 2 wird das Problem anhand nur eines elektronischen Verschlusses (SORX) beschrieben. Für mehrere elektronische Verschlüsse lässt sich das Problem analog lösen.
Eine zentrale Laser/Shutter-Steuer-Logik (LSL) erzeugt ein Lichtpulssteuersignal (LO) für die Erzeugung eines Lichtpulses (LP) und das Shutter-Steuersignal (SO) für die Steuerung des elektronischen Verschlusses (SORX). Am Ausgang der zentralen Laser/Shutter-Steuer-Logik (LSL) sind das Lichtpulssteuersignal (LO) und das Shutter-Steuersignal (SO) im Allgemeinen noch synchron, da die zentrale Laser/Shutter-Steuer-Logik (LSL) das Lichtpulssteuersignal (LO) und das Shutter-Steuersignal (SO) typischerweise mittels eines zentralen Takts (ZCLK) erzeugt.
Typischerweise werden wesentliche Teile der Vorrichtung der 2 in einem integrierten Schaltkreis (IC) zusammen realisiert.
Der besagte integrierte Schaltkreis (IC) umfasst typischerweise einen Treiber (SD) für den elektronischen Verschluss (SORX) und einen Treiber (LD) für einen Leistungstreiber (PLD) eines Leuchtmittels (LTX) zur Aussendung des Lichtpulses (LP). Extern von der integrierten Schaltung wird typischerweise ein Leistungstreiber (PLD) beispielsweise für einen Laser (oder eine LED) vorgesehen, da der Strom für den Laser und/oder die LED - also das Leuchtmittel (LTX) - im Allgemeinen bei einigen Ampere oder einigen 10 Ampere liegt, und damit auf einer integrierten Schaltung nicht mehr sinnvoll zu handhaben ist. In 2 sind die Systemgrenzen der integrierten Schaltung (IC) beispielhaft eingezeichnet.
Sowohl die internen Treiber (LD, SD) wie auch der externe Leistungstreiber (PLD) des Leuchtmittels (LTX) führen zu unerwünschten zeitlichen Verzögerungen (T_lod , T_sod , T_ltx ), die im Folgenden näher betrachtet werden und die die Entfernungsmessung verfälschen. Insbesondere haben diese zeitlichen Verzögerungen (T_lod , T_sod , T_ltx ) einen starken Temperaturgang und führen dazu, dass sich das Distanzbild mit der Temperatur verschiebt.
Figur 3

Im Wesentlichen treten folgende zeitliche Verzögerungen in einer Vorrichtung entsprechend dem Signalbild der 3 und der folgenden Tabelle auf:

Bezugszeichen	Bedeutung
T_lod	Die zeitliche Verzögerung zwischen der ansteigenden Flanke des Lichtpulssteuersignals (LO) und der ansteigenden Flanke des verzögerten Lichtpulssteuersignals (LOD);
T_ltx	Die zeitliche Verzögerung zwischen der ansteigenden Flanke des Lichtpulssteuersignals (LO) und der ansteigenden Flanke der Intensität des Lichtpulses (LP);
T_sod	Die zeitliche Verzögerung zwischen der ansteigenden Flanke des Shutter-Steuersignals (SO) und der ansteigenden Flanke des verzögerten Shutter-Steuersignals (SOD);

Die resultierende zeitliche effektive Verzögerung (T_e ) zwischen der ansteigenden Flanke des Lichtpulses (LP) und der ansteigenden Flanke des verzögerten Shutter-Steuersignals (SOD) auf nahezu 0 s zu regeln, und den Temperaturgang zu minimieren, ist Gegenstand dieser Offenlegung.
Figur 4
Die Regelschaltung der vorgeschlagenen Lösung wird in 4 vereinfacht schematisch und beispielhaft dargestellt. Die Regelschaltung der 4 hat vier Hauptkomponenten:

1. eine hochauflösende Zeitbasis (DLL),
2. eine Zeitmessung (TM),
3. eine Lichtpulsflankenerkennung (LFR),
4. eine Verzögerungsregelung (DC).

Die hochauflösende Zeitbasis (DLL)
Als Zeitbasis (DLL) dient eine Delay-Locked-Loop (DLL) mit hoher Auflösung. Die zu messenden Zeiten liegen in der Größenordnung von ca. 20 ns. Die erforderliche Auflösung liegt im Bereich von ca. 50 ps.
Die Zeitbasis (DLL) besteht aus einem Phasen-Detektor (PD), einer Ladungspumpe (CP) (Englisch: Charge-Pump), einem Schleifen-Filter (LF), einem Regler/Buffer (BDLL) zur Pufferung des Schleifenfiltersignals und einer Verzögerungsleitung (DL).
Der Regler/Buffer (BDLL) steuert mit Hilfe eines DLL-Steuersignals (DLCL) in Abhängigkeit von einem Schleifenfilterausgangssignal (LFO) des Schleifen-Filters (LF) die Verzögerung innerhalb der Verzögerungsleitung (DL). Die Verzögerungsleitung (DL) ist dabei typischerweise aus einzelnen Verzögerungsgliedern zusammengesetzt, deren jeweilige Verzögerung von dem DLL-Steuersignal (DLCL) abhängt, das von dem Regler/Buffer (BDLL) in Abhängigkeit vom Ausgangssignal des Phasendetektors (PD) erzeugt wird. Typischerweise stellt das DLL-Steuersignal (DLCL) eine Spannung bereit, von der die Verzögerung in der Verzögerungsleitung (DL) insgesamt somit dann abhängt. Der Ausgang der Verzögerungsleitung (DL) ist der verzögerte Takt (DCLK) der an den Phasendetektor (PD) zum Vergleich mit dem Referenztakt (RCLK) geht.
Schaltungskonzepte für Delay-Locked-Loops mit Sub-Gate-Delay Auflösungen sind in der Literatur umfangreich beschrieben worden (z.B. Stefan Henzler, Time-to-Digital Converters, Springer-Verlag). Weiterhin benötigt eine Delay-Locked-Loop noch Detektionsschaltungen zur Erkennung des sogenannten „false-lockings“, die hier nicht dargestellt wurden. Nimmt man z.B. einen Referenztakt (RCLK) von 40 MHz an und will eine Auflösung von z.B. 50 ps erreichen, so wären damit 500 Ausgänge der Kette der Verzögerungsglieder in der Verzögerungsleitung (DL) erforderlich, die der Multiplexer selektieren muss.
Eine Realisierungsmöglichkeit zur Erreichung einer Sub-Gate-Delay Auflösung dieses Selektionsprozesses ist die sogenannte „passive Interpolation“ (nicht Gegenstand der Erfindung).
Ein Schaltungsbeispiel zur „passive Interpolation“ zeigt 5 (siehe auch die erwähnte Literatur).
Durch die einzelnen Widerstandsabgriffe (hier beispielhaft 5) ist es möglich, eine sehr viel feinere Zeit-Auflösung zu erzielen, als es durch die Laufzeit der Delay-Zelle allein möglich wäre.
Zeitmessung (TM)
Die Zeitmessung im Block Zeitmessung (TM) erfolgt durch ein Speicherregister (SR) mit einer Start-Stop Funktion über ein Start-Signal (STR) und ein Stop-Signal (STP).
Das Shutter-Steuersignal (SO) startet die Zeitmessung, sobald der Lichtpuls (LP) durch das Leuchtmittel (LTX) ausgesendet wird. Durch das Stop-Signal (STP) wird die Zeitmessung im Block Zeitmessung (TM) beendet. Das Ausgangssignal des Speicherregisters (SR) ist eine Art Thermometer-Code und die Summe der logisch-„1“ Signale ist ein Maß für die Zeitdifferenz zwischen dem Eintreffen der Flanke des Start-Signals (STR) und dem Eintreffen der Flanke des Stop-Signals (STP). Statt einer Flankensteuerung ist auch eine Pegelsteuerung an dieser Stelle möglich, die aber weniger gut ist.
Mit dem Eintreffen des Stop-Signals (STP) übernimmt das Speicherregister (SR) den Vektor binärer Zahlen von der Verzögerungsleitung (DL). Dabei bildet jeder Ausgang eines Verzögerungsgliedes der Verzögerungsleitung (DL) eine Leitung eines Verzögerungsleitungsausgangsbusses (DLO), der hier in dem Beispiel der 4 n Leitungen [1 bis n] (OT1 bis OTn) umfasst. Die logischen Inhalte des Verzögerungsleitungsausgangsbusses (DLO) stellen typischerweise unterschiedliche Verzögerungen des Referenztaktes (RCLK) oder eines vom Referenztakt (RCLK) abhängigen Signals dar. Der logische Inhalt dieses Verzögerungsleitungsausgangsbusses (DLO) stellt im Übrigen den Vektor dar, der durch das Speicherregister (SR) übernommen wird.
Ein Beispiel für das Speicherregister (SR) zeigt 7.
Ein Addierer (ADD) summiert bevorzugt die Anzahl der „1“-Werte im binären Speicherregisterausgangsvektor (BSRV) auf und erzeugt so einen Speicherregisterausgangswert (SRV).
Verzögerungsregelung (DC)
In der Verzögerungsregelung (DC) subtrahiert als erstes ein zweiter Addierer (A2) von dem Speicherregisterausgangswert (SRV) einen Offsetwert, auch Leakage-Wert (LK) genannt. Typischerweise wird dieser Leakage-Wert (LK) als Registerwert über einen Datenbus per Software eingestellt. Ein nachfolgender Integrierer (INT), beispielsweise ein Up-/Down-Counter, integriert den Ergebniswert dieser Subtraktion des Leakage-Werts (LK) vom Speicherregisterausgangswert (SRV) über die Zeit. Ein Digital-zu-Analog-Wandler (D/A) wandelt das Integrationsergebnis der Integration des Ergebniswerts durch den Integrierer (INT) in ein Digital-zu-Analog-Wandler-Ausgangssignal und führt dieses Digital-zu-Analog-Wandler-Ausgangssignal einem Regler (CTR) zu. Der Regler (CTR) steuert mit Hilfe eines Shutter-Steuersignal-Regelsignals (SODC) die zeitliche Verzögerung einer Shutter-Steuersignal-Verzögerungseinheit (DLS). Die Shutter-Steuersignal-Verzögerungseinheit (DLS) erzeugt aus dem Shutter-Steuersignal (SO) ein verzögertes Shutter-Steuersignal (SOD). Die Ausgangsstufe der Shutter-Steuersignal-Verzögerungseinheit (DLS) ist dabei vorzugsweise hinsichtlich Treiberstärke und Geschwindigkeit so gestaltet, dass sie den elektronischen Verschluss (SORX) (in 2) steuern kann.
Lichtpulsflankenerkennung (LFR)
Die zentrale Laser/Shutter-Steuer-Logik (LSL) erzeugt, wie schon bei der Beschreibung der 2 erwähnt, das Lichtpulssteuersignal (LO) und das Shutter-Steuersignal (SO). Das Shutter-Steuersignal (SO) ist wiederum das bereits erwähnte Eingangssignal der Shutter-Steuersignal-Verzögerungseinheit (DLS). Der Treiber (LD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX) erzeugt aus dem Lichtpulssteuersignal (LO) ein verzögertes Lichtpulssteuersignal (LOD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX). Das Leuchtmittel (LTX) setzt das Signal in den Lichtpuls (LP) um, dessen Intensitätsflanke von einer Lichtpulsflankenerkennung (LFR) erfasst wird und in das besagte Stop-Signal (STP) gewandelt wird.
Figur 5
5 (siehe auch die erwähnte Literatur) zeigt ein nicht beanspruchtes Schaltungsbeispiel zur „passive Interpolation“. Es handelt sich um eine differentielle Verzögerungseinheit mit passiver Interpolation über die typischerweise gleichartigen Widerstände, die vorzugsweise innerhalb einer integrierten Schaltung matchend ausgeführt werden. Die Verzögerung in dem differenziellen Verstärker hängt von dem DLL-Steuersignal (DLCL) ab.
In dem Beispiel der 5 sind die Signale differentiell ausgeführt. Eine nicht differentielle Signalführung ist aus der Literatur bekannt und wird hier vorausgesetzt.
Durch die wiederholte Verkettung der beiden Eingänge einer nachfolgenden Verzögerungseinheit (DVZ) dieser Art mit den entsprechenden Ausgängen einer jeweils vorausgehenden Verzögerungseinheit (DVZ) dieser Art entsteht aus mehreren Verzögerungseinheiten (DVZ) die Verzögerungsleitung (DL).
In dem Beispiel der 5 weist die Verzögerungseinheit (DVZ) beispielhaft vier verzögerte Ausgangssignale (S1 bis S4) auf. Hierbei ist das zweite verzögerte Ausgangssignal (S2) gegenüber dem ersten verzögerten Ausgangssignal (S1) verzögert und das dritte verzögerte Ausgangssignal (S3) ist gegenüber dem zweiten verzögerten Ausgangssignal (S2) verzögert und das vierte verzögerte Ausgangssignal (S4) ist gegenüber dem dritten verzögerten Ausgangssignal (S3) verzögert. Die verzögerten Ausgangssignale (S1 bis S4) der mehreren, beispielsweise m Verzögerungseinheiten (DVZ1 bis DVZm) [nicht in den Figuren eingezeichnet] bilden den Vektor binärer Zahlen von der Verzögerungsleitung (DL), den das Speicherregister (SR) mit dem Eintreffen des Stop-Signals (STP) übernimmt.
Durch die Verwendung der Serienschaltung der einzelnen, typischerweise gleichen Widerstände und Einstellung der Granularität der Widerstandskaskade kann die zeitliche Auflösung den Anforderungen entsprechend in gewissem Umfang gestaltet werden.
Figur 6
6 zeigt eine beispielhafte Verzögerungsleitiung mit beispielhaft fünf Verzögerungsgliedern entsprechend 5. Jedes der beispielhaft fünf Verzögerungsglieder weist beispielhaft 4 Verzögerte Ausgänge (S1 bis S4) auf, sodass hier beispielhaft 20 verzögerte Ausgänge dargestellt werden, deren Verzögerungen bevorzugt von dem Potenzial der DLL-Steuerleitung (DLCL) abhängen. Somit hängt die Gresamtverzögerung zwischen dem Referenztakt (RCLK) und dem verzögerten Takt (DCLK) ebenfalls von dem Potenzial der DLL-Steuerleitung (DLCL) ab.
Figur 7
7 zeigt ein Beispiel für das Speicherregister (SR) im Zusammenwirken mit der Verzögerungseinheit (DVZ) der 5. Die beispielhaft vier Ausgänge (S1, S2, S3, S4) der Verzögerungseinheit (DVZ) sind jeweils mit dem Takteingang (CLK) eines ersten, dem jeweiligen Ausgang der vier Ausgänge (S1, S2, S3, S4) zugeordneten ersten Flipflops verbunden. Somit werden diese Takteingänge durch einen jeweils unterschiedlich verzögerten Referenztakt oder ein jeweils unterschiedlich verzögertes und vom Referenztakt abhängendes Signal gesteuert. In dem Beispiel der 7 sind somit vier erste Fip-Flops (FFla, FF2a, FF3a, FF4a) mit ihrem Takteingang (CLK) mit einem jeweiligen Ausgang (S1, S2, S3, S4) der Verzögerungseinheit (DVZ) verbunden. Die Dateneingänge (D) dieser beispielhaft vier ersten Flip-Flops (FFla, FF2a, FF3a, FF4a) sind mit dem Stop-Signal (STP) verbunden.
Der Messprozess läuft nun so ab, dass die zentrale Laser/Shutter-Steuer-Logik (LSL) typischerweise im Wesentlichen zeitsynchron das Lichtpulssteuersignal (LO) und das Shutter-Steuersignal (SO) erzeugt. Das Lichtpulssteuersignal (LO) führt, wie oben beschrieben, zur Emission eines Lichtpulses (LP) durch das Leuchtmittel (LTX). Die Flanke dieses Lichtpulses (LP) wird von der Lichtpulsflankenerkennung (LFR) bei ihrem Eintreffen an deren Detektoren erkannt und in das Stop-Signal (STP) gewandelt.
Das Shutter-Steuersignal (SO) wird durch die Shutter-Steuersignal-Verzögerungseinheit (DLS) in das Startsignal (STR) gewandelt. Nicht gezeichnet ist die Kombination des Start-Signals (SRT) und des Stop-Signals (STP) zum kombinierten Start-Stop-Signal (STRSTP), beispielsweise durch eine EXOR-Verknüpfung. In dem Beispiel der 4 ist das Startsignal (STR) gleich dem verzögerten Shutter-Steuersignal (SOD). Der Referenztakt (RCLK) wird von links her in den Eingang der ersten Verzögerungseinheit (DVZ) differenziell eingespeist und durchläuft dann die Kaskade der hintereinander geschalteten Verzögerungseinheiten der Verzögerungsleitung (DL). Durch die Verzögerung in den Verzögerungseinheiten werden dadurch nacheinander zuerst das erste verzögerte Ausgangssignal der Verzögerungseinheit (DVZ), dann das zweite verzögerte Ausgangssignal der Verzögerungseinheit (DVZ) und so weiter bis zum n-ten verzögerten Ausgangssignal der Verzögerungseinheit (DVZ) in einem festen Phasenverhältnis zum Referenztakt (RCLK) oder einem aus diesem abgeleiteten Signal aktiv verzögert. Hierdurch tastet zuerst das erstes Flip-Flop (FF1a) des ersten Speicherregisterbits des Speicherregisters (SR) das kombinierte Start-Stop-Signal (STRSTP) ab, das z.B. durch eine EXOR-Verknüpfung aus dem Start-Signal (STR) und dem Stop-Signal (STP) gewonnen werden kann. Dann tastet das erste Flip-Flop (FF12a) des zweiten Speicherregisterbits des Speicherregisters (SR) das Start-Stop-Signal (STRSTP) ab und so weiter, bis schließlich das erste Flip-Flop (FFna) des n-ten Speicherregisterbits des Speicherregisters (SR) das Start-Stop-Signal (STRSTP) abtastet. Ist die Logik beispielsweise so erstellt, dass das Start-Stop-Signal (STRSTP) mit dem Eintreffen des Lichtpulses (LP) von logisch 1 auf logisch 0 wechselt, so wechseln die Ausgänge der ersten Flip-Flops (FFla, FF2a, FF3a, FF4a), die diese Abtastung vor dem Zustandswechsel des Stop-Signals (STP) vorgenommen haben, den Zustand. Damit erscheint an dem jeweiligen Flip-Flop-Ausgang eine Flanke. Somit übernimmt das jeweils nachgeordnete zweite Flip-Flop (FF1b, FF2b, FF3b, FF4b) die an seinem Dateneingang (D) anliegende beispielhafte logische 1. Im Gegensatz dazu wechseln im gleichen Fall die Ausgänge der ersten Flip-Flops (FFla, FF2a, FF3a, FF4a), die diese Abtastung nach dem Zustandswechsel des Stop-Signals (STP) vorgenommen haben, den logischen Zustand nicht, sondern verbleibt in ihrem Rücksetzwert 0. Damit erscheint an dem jeweiligen Flip-Flop-Ausgang (Q) nun keine Flanke. Somit übernimmt im Gegensatz zu den zuvor benannten Flip-Flops das diesen Flip-Flops jeweils nachgeordnete zweite Flip-Flop (FF1b, FF2b, FF3b, FF4b) die an seinem Dateneingang (D) anliegende beispielhafte logische 1 nicht.
Die Zeitdauer T entspreche dabei dem Abstand zwischen dem Zeitpunkt des Zustandswechsels des Start-Signals (STR) und dem Zeitpunkt des Zustandswechsels des Stop-Signals (STP). Während der Zeitdauer T, in der das Startsignal (STR) auf einem logischen Wert von 1 ist, kippen die ersten Flip-Flops den logischen Wert 1. Dies wird in den zweiten Flip-Flops gespeichert (siehe auch angegebene Literatur). Zur Vorbereitung einer neuen Messung werden die Flip-Flops nach der Messung ggf. zurückgesetzt.
Für z.B. 500 Ausgänge werden demnach 500 x 2 Flip-Flops benötigt. Jede logisch-1 in der 500er-Kette entspricht einer in etwa gleichen Delta-Zeitdauer von z.B. 50 ps.
Der Addierer (ADD) bestimmt die Anzahl der Leitungen DLO[1] bis DLO[n] des Verzögerungsleitungsausgangsbusses (DLO), die einen logischen Wert von 1 aufweisen. Hierzu addiert er bevorzugt die 1-Werte zu einer Zahl. Damit liefert er den Speicherregisterausgangswert (SRV) als n-bit Code.
Gängige Schaltungskonzepte zur Zeitmessung erfordern, dass das Start-Signal (STR) vor dem Stop-Signal (STP) liegt.
Lichtpulsflankenerkennung (LFR)
Das Shutter-Signal liegt in der Regel bereits intern als Digital-Signal vor und braucht daher keine extra Flankenerkennung. Für das amplitudenmodulierte Signal des Leuchtmittels (LTX) ist aber eine Schaltung zur Detektion des Einschaltmomentes erforderlich. In 4 wurde die Lichtpulsflankenerkennung (LFR) mit einer schnellen Fotodiode (APD), einem Transimpedanzverstärker (TV) und einem Komparator (CMP) realisiert. Die Fotodiode (APD) wird in der Nähe des Leuchtmittels (LTX), bevorzugt des Lasers/der LED, platziert und liefert Strom, sobald das Leuchtmittel (LTX) den Lichtimpuls sendet. Der Transimpedanzverstärker (TV) und der Komparator (CMP) setzen das Lichtsignal in das Stop-Signal (STP) um.
Die Verzögerung des Transimpedanzverstärkers (TV) und des Komparators (CMP) muss deutlich kleiner als die Verzögerung des Leistungstreibers (PLD) des Leuchtmittels (LTX) und die Verzögerung des Treibers (LD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX) in Summe sein. Andere Konzepte zur Flankenerkennung sind möglich, z.B. eine induktive Ankopplung zur Erkennung des Stromflusses in dem Leuchtmittel (LTX) zur Erkennung des zeitlichen Einsetzens des Stromflusses.
Verzögerungsregelung (DC)
Der eigentliche Verzögerungsregler besteht aus einem Integrator (INT), einem Digital-zu-Analog-Wandler (D/A), einem Regler (CTR) und einer Shutter-Steuersignal-Verzögerungseinheit (DLS), die zwischen der zentralen Laser/Shutter-Steuer-Logik (LSL) und dem elektronischen Verschluss (SORX) liegt und mit dem Shutter-Steuersignal (SO) des Reglers (CRT) gesteuert wird.
Der Regler (CTR) steuert die Verzögerung dieser Shutter-Steuersignal-Verzögerungseinheit (DLS) in der Art, dass sie der Verzögerung der Verzögerung des Leistungstreibers (PLD) des Leuchtmittels (LTX) und der Verzögerung des Treibers (LD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX) und der Verzögerung des Leuchtmittels (LTX) in Summe entspricht.
Ein zweiter Addierer (A2) subtrahiert den Leakage-Wert (LK) vom Speicherregisterausgangswert (SRV). Der Integrator (INT) summiert das so erhaltene Signal der Zeitmessung kumulativ über die Zeit und erzeugt mit Hilfe des nachfolgenden Digital-zu-Analog-Wandlers (D/A) eine Steuerspannung, die die Differenz zwischen dem Zeitpunkt des Zustandswechsels des Start-Signals (Start-Zeitpunkt) und dem Zeitpunkt des Zustandswechsels des Stop-Signals (Stop-Zeitpunkt) zu Null regelt.
Da die Zeitmessung nur positive Zeiten erkennen kann (der Stop-Zeitpunkt liegt zeitlich immer nach dem Start-Zeitpunkt) ist ein kleines Leakage-Signal in Form des besagten Leakage-Werts (LK) erforderlich, um den Regler (CRT) in der Nähe des optimalen Wertes zu halten.
Die Phasendifferenz zwischen dem Takt der Signalansteuerung des Leuchtmittels (LTX) und dem Takt des verzögerten Shutter-Steuersignals (SOD) wird damit nahezu auf Null geregelt.
Figur 8
8 zeigt das Einschwingen der Regelung.
Die kleine, dreieckförmige Schwankung nach dem Einschwingen wird durch die besagte Leakage verursacht. Die Schwankung ist in der Praxis nicht von Bedeutung, da ein 3-D Bild sehr viele Lichtpulse erfordert, und diese Schwankung damit ausgemittelt wird.
Kurzfassung:
Gegenstand der Erfindung ist die Beschreibung einer digitalen, integrierenden Regelung zur Synchronisierung des verzögerten Shutter-Steuersignals (SOD) mit dem realen Lichtpuls (LP), der tatsächlich von dem Leuchtmittel (LTX) ausgesendet wird.
Diese Regelung minimiert die Verzögerung zwischen der Lichtpulsemission durch das Leuchtmittel (LTX), z.B. einem Laser, und dem verzögerten Shutter-Steuersignals (SOD) des elektronischen Verschlusses (SORX) und minimiert damit insbesondere Fertigungs- und Temperatureinflüsse.
Die Regelung besteht aus den Komponenten:

- Zeitbasis, bestehend aus einer hochauflösenden Delay-Locked-Loop (DLL)
- Zeitmessung (TM) (Start-Stop Erkennung)
- Lichtpulsflankenerkennung (LFR) zur Bestimmung des Einschaltmoments des Lichtpulses (LP)
- digitale Verzögerungsregelung (DC)

Das Regelsignal für die Verzögerungsleitung (DL) in der Shutter-Leitung ist digital gespeichert. Die gesamte Regelschleife braucht damit nicht ständig eingeschaltet werden, was erheblich die Leistungsaufnahme minimiert.
Die Verzögerung der Lichtpulsflankenerkennung (LFR) wird nicht von der Regelung erfasst. Daher ist es wesentlich, dass diese Schaltungskomponenten schnell gegenüber der zeitlichen Gesamtverzögerung aus der Verzögerung des Leistungstreibers (PLD) des Leuchtmittels (LTX) und der Verzögerung des Treibers (LD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX) und der Verzögerung des Leuchtmittels (LTX) selbst sind. Allerdings hat auch eine LED oder ein Laser bei Verwendung als Leuchtmittel (LTX) selbst eine Einschaltzeit im Bereich von nano-Sekunden, was die Anforderungen an die Lichtpulsflankenerkennung (LFR) reduziert.
Merkmale der Erfindung
Die Erfindung betrifft eine Vorrichtung zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Mess- oder Sensorvorrichtung. Sie umfasst erste Mittel (LSL, LD, PLD, LTX) zur Erzeugung eines amplitudenmodulierten Lichtsignals und zweite Mittel (LFR) zur Flankenerkennung in dem amplitudenmodulierten Lichtsignal. Des Weiteren umfasst sie eine hochauflösende Zeitbasis (DLL), die mit einem Referenztakt (RCLK) betrieben wird, eine Zeit-Messvorrichtung (TM) und eine Verzögerungsregelung (DC). Die ersten Mittel (LSL, LD, PLD, LTX) sind dazu bestimmt und geeignet, das amplitudenmodulierte Lichtsignal, insbesondere einen Lichtpuls (LP), mit einem zeitliche Merkmal, insbesondere einer Flanke, zu einem ersten Zeitpunkt zu erzeugen und mit einem festen Zeitversatz, bezogen auf den ersten Zeitpunkt, zu einem zweiten Zeitpunkt dazu ein Shutter-Steuersignal (SO) zu erzeugen, wobei der feste Zeitversatz auch 0 s sein kann. Die zweiten Mittel (LFR) sind dazu bestimmt und geeignet, das besagte zeitliche Merkmal, insbesondere eine Flanke, des amplitudenmodulierten Lichtsignals zu einem dritten Zeitpunkt zu detektieren und ein Stop-Signal (STP) zu erzeugen. Die Verzögerungsregelung (DC) erzeugt aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung ein Startsignal (STR). Die hochauflösende Zeitbasis (DLL) wird mit einem Referenztakt (RCLK) betrieben. Die hochauflösende Zeitbasis (DLL) weist einen Verzögerungsleitungsausgangsbus (DLO) auf. Die Signalverläufe der Leitungen (DLO[1] bis DLO[n]) des Verzögerungsleitungsausgangsbusses (DLO) stellen zumindest zeitweise den Referenztakt (RCLK) oder ein davon abhängiges Signal mit unterschiedlichen Verzögerungen zueinander dar. Die Zeit-Messvorrichtung (TM) erfasst in Abhängigkeit von dem Start-Signal (STR) und dem Stop-Signal (STP) den logischen Inhalt des Verzögerungsleitungsausgangsbusses (DLO) und erzeugt daraus einen Speicherregisterausgangswert (SRV), der von der zeitlichen Verzögerung zwischen dem ersten Zeitpunkt und dem dritten Zeitpunkt abhängt. Die Verzögerungsregelung (DC) erzeugt aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung das Startsignal (STR) in der Art, dass es von dem Speicherregisterausgangswert (SRV) abhängt und dass der Zeitversatz zwischen dem zweiten Zeitpunkt und dem dritten Zeitpunkt betragsmäßig vermindert und bis auf Regelfehler und Systemrauschen zu Null geregelt wird. Das Shutter-Steuersignal (SOD) hängt von dem Startsignal (STR) ab oder ist gleich dem Startsignal (STR).
Des Weiteren umfasst die Erfindung ein Verfahren zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Mess- oder Sensorvorrichtung. Es umfass die Schritte:

1. Erzeugen eines amplitudenmodulierten Lichtsignals, insbesondere eines Lichtpulses (LP), mit einem zeitlichen Merkmal, insbesondere einer Flanke, zu einem ersten Zeitpunkt;
2. Erzeugen eines Shutter-Steuersignals (SO) zu einem zweiten Zeitpunkt und mit einem festen Zeitversatz bezogen auf den ersten Zeitpunkt, wobei der feste Zeitversatz auch 0 s sein kann;
3. Detektieren des besagten zeitlichen Merkmals, insbesondere einer Flanke, des amplitudenmodulierten Lichtsignals zu einem dritten Zeitpunkt und Erzeugen eines Stop-Signals (STP) in einem festen Zeitbezug zu diesem dritten Zeitpunkt;
4. Erzeugen eines Start-Signals (STR) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung;
5. zumindest zeitweises Erzeugen der Signalverläufe der Leitungen (DLO[1] bis DLO[n]) eines Verzögerungsleitungsausgangsbusses (DLO) auf Basis eines Referenztakts (RCLK) oder eines aus einem Referenztakt (RCLK) abgeleiteten Signals mittels unterschiedlicher Verzögerungen des Referenztakts (RCLK) oder des aus diesem Referenztakt (RCLK) abgeleiteten Signals zu den Signalverläufen der Leitungen (DLO[1] bis DLO[n]) eines Verzögerungsleitungsausgangsbusses (DLO);
6. Erfassen des logischen Inhalts des Verzögerungsleitungsausgangsbusses (DLO) in Abhängigkeit von dem Start-Signal (STR) und dem Stop-Signal (STP) und Erzeugung eines Speicherregisterausgangswerts (SRV) in Abhängigkeit von diesem logischen Inhalt, der von der zeitlichen Verzögerung zwischen dem ersten Zeitpunkt und dem dritten Zeitpunkt abhängt und
7. Erzeugen des Start-Signals STR) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung in der Art,
1. a. dass das Start-Signal (STR) von dem Speicherregisterausgangswert (SRV) abhängt und
2. b. dass der Zeitversatz zwischen dem zweiten Zeitpunkt und dem dritten Zeitpunkt betragsmäßig vermindert und bis auf Regelfehler und Systemrauschen zu Null geregelt wird.

Vorteil
Eine solche Vorrichtung und ein solches Verfahren zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Mess- oder Sensorvorrichtung ermöglichen eine verbesserte zeitliche Auflösung. Die Vorteile sind hierauf aber nicht beschränkt.
Bezugszeichenliste

ADD: Addierer;
APD: Fotodiode;
A2: zweiter Addierer;
BDLL: Regler/Buffer;
BSRV: Speicherregisterausgangsvektor;
CLK: jeweiliger Takteingang der Flip-Flops (FFla, FF1b, FF2a, FF2b, FF3a, FF3b, FF4a, FF4b);
CP: Ladungspumpe;
CMP: Komparator;
CTR: Regler;
D: jeweiliger Dateneingang der Flip-Flops (FFla, FF1b, FF2a, FF2b, FF3a, FF3b, FF4a, FF4b);
D/A: Digital-zu-Analog-Wandler;
DC: Verzögerungsregelung;
DCLK: verzögerter Takt;
DL: Verzögerungsleitung;
DLCL: DLL-Steuersignal;
DLL: Delay-Locked-Loop, das als hochauflösende Zeitbasis verwendt wird;
DLO: Verzögerungsleitungsausgangsbus;
DLS: Shutter-Steuersignal-Verzögerungseinheit;
DVZ: Verzögerungseinheit. In dem Beispiel der 5 handelt es sich um eine differenzielle Verzögerungseinheit. Typischer Weise ergibt die Verkettung mehrerer solcher differenzieller Verzögerungseinheiten die Verzögerungsleitung (DL). Eine kurze Verzögerungsleitung kann ggf. aus einer Verzögerungseinheit bestehen;
FF1a: erstes Flip-Flop (FF1a) des ersten Speicherregisterbits des Speicherregisters (SR);
FF1b: zweites Flip-Flop (FF1b) des ersten Speicherregisterbits des Speicherregisters (SR);
FF2a: erstes Flip-Flop (FF2a) des zweiten Speicherregisterbits des Speicherregisters (SR);
FF2b: zweites Flip-Flop (FF2b) des zweiten Speicherregisterbits des Speicherregisters (SR);
FF3a: erstes Flip-Flop (FF3a) des dritten Speicherregisterbits des Speicherregisters (SR);
FF3b: zweites Flip-Flop (FF3b) des dritten Speicherregisterbits des Speicherregisters (SR);
FF4a: erstes Flip-Flop (FF4a) des vierten Speicherregisterbits des Speicherregisters (SR);
FF4b: zweites Flip-Flop (FF4b) des vierten Speicherregisterbits des Speicherregisters (SR);
IC: integrierte Schaltung;
INT: Integrator;
LD: Treiber (LD) für den Leistungstreiber (PLD) des Leuchtmittels (LTX);
LF: Schleifenfilter;
LFR: Lichtpulsflankenerkennung;
LFO: Schleifenfilterausgangssignal;
LK: Leakage-Wert. Es handelt sich bei dem Leakage-Wert um einen fest eingestellten oder beispielsweise über ein Register einstellbaren Wert, der als Offsetwert innerhalb der Verzögerungsregelung (DC) benutzt wird.
LO: Lichtpulssteuersignal;
LOD: verzögertes Lichtpulssteuersignal;
LP: Lichtpuls;
LSL: zentrale Laser/Shutter-Steuer-Logik;
LTX: Leuchtmittel (z.B. eine LED oder ein Laser);
OT1: erste Leitung DLO[1] des Verzögerungsleitungsausgangsbusses (DLO), der der Ausgang des Speicherregisters (SR) ist;
OT2: zweite Leitung DLO[2] des Verzögerungsleitungsausgangsbusses (DLO), der der Ausgang des Speicherregisters (SR) ist;
OT3: dritte Leitung DLO[3] des Verzögerungsleitungsausgangsbusses (DLO), der der Ausgang des Speicherregisters (SR) ist;
OT4: vierte Leitung DLO[4] des Verzögerungsleitungsausgangsbusses (DLO), der der Ausgang des Speicherregisters (SR) ist;
OTn: n-te Leitung DLO[n] des Verzögerungsleitungsausgangsbusses (DLO), der der Ausgang des Speicherregisters (SR) ist;
PD: Phasendetektor;
PLD: Leistungstreiber (PLD) des Leuchtmittels (LTX);
Q: jeweiliger Datenausgang der Flip-Flops (FFla, FF1b, FF2a, FF2b, FF3a, FF3b, FF4a, FF4b);
Q1: erste Ladungsmenge, die im Fotodetektor erzeugt wird;
Q2: zweite Ladungsmenge, die im Fotodetektor erzeugt wird;
RCLK: Referenztakt;
RP: reflektierter Lichtpuls;
S1: erstes verzögertes Ausgangssignal (S1) der Verzögerungseinheit (DVZ);
S2: zweites verzögertes Ausgangssignal (S2) der Verzögerungseinheit (DVZ);
S3: drittes verzögertes Ausgangssignal (S3) der Verzögerungseinheit (DVZ);
S4: viertes verzögertes Ausgangssignal (S4) der Verzögerungseinheit (DVZ);
SD: Treiber (SD) für den elektronischen Verschluss (SORX);
SO: Shutter-Steuersignal;
SOD: verzögertes Shutter-Steuersignal;
SODC: Shutter-Steuersignal-Regelsignal;
SR: Speicherregister;
SORX: elektronischer Verschluss;
SRV: Speicherregisterausgangswert;
SS1: erstes Shutter-Signal;
SS2: zweites Shutter-Signal;
STR: Start-Signal;
STRSTP: kombiniertes Start-Stop-Signal;
STP: Stop-Signal;
t: Zeit;
T₀: Startzeitpunkt;
T_d: Verzögerungszeit;
T_e: effektive Verzögerung zwischen der ansteigenden Flanke des Lichtpulses (LP) und der ansteigenden Flanke des verzögerten Shutter-Steuersignals (SOD);
T_lod: zeitliche Verzögerung zwischen der ansteigenden Flanke des Lichtpulssteuersignals (LO) und der ansteigenden Flanke des verzögerten Lichtpulssteuersignals (LOD);
T_ltx: zeitliche Verzögerung zwischen der ansteigenden Flanke des Lichtpulssteuersignals (LO) und der ansteigenden Flanke der Intensität des Lichtpulses (LP);
TM: Zeitmessung;
T_sod: zeitliche Verzögerung zwischen der ansteigenden Flanke des Shutter-Steuersignals (SO) und der ansteigenden Flanke des verzögerten Shutter-Steuersignals (SOD);
T_trig: Lichtpuls-Dauer;
TV: Transimpedanzverstärker;
ZCLK: zentraler Takt;

Liste der zitierten Schriften
Stefan Henzler, Time-to-Digital Converters, Springer-Verlag

Claims

Vorrichtung zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Mess- oder Sensorvorrichtung - mit ersten Mitteln (LSL, LD, PLD, LTX) zur Erzeugung eines amplitudenmodulierten Lichtsignals; - mit zweiten Mitteln (LFR) zur Flankenerkennung in dem amplitudenmodulierten Lichtsignal; - mit einer hochauflösenden Zeitbasis (DLL), die mit einem Referenztakt (RCLK) betrieben wird; - mit einer Zeit-Messvorrichtung (TM); - mit einer Verzögerungsregelung (DC); - wobei die ersten Mittel (LSL, LD, PLD, LTX) dazu bestimmt und geeignet sind, das amplitudenmodulierte Lichtsignal, insbesondere einen Lichtpuls (LP), mit einem zeitlichen Merkmal, insbesondere einer Flanke, zu einem ersten Zeitpunkt zu erzeugen und mit einem festen Zeitversatz bezogen auf den ersten Zeitpunkt zu einem zweiten Zeitpunkt dazu ein Shutter-Steuersignal (SO) zu erzeugen, wobei der feste Zeitversatz auch 0 s sein kann, und - wobei die zweiten Mittel (LFR) dazu bestimmt und geeignet sind, das besagte zeitliche Merkmal, insbesondere eine Flanke, des amplitudenmodulierten Lichtsignals zu einem dritten Zeitpunkt zu detektieren und ein Stop-Signal (STP) zu erzeugen, und - wobei die Verzögerungsregelung (DC) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung ein Startsignal (STR) erzeugt und - wobei die hochauflösende Zeitbasis (DLL) mit einem Referenztakt (RCLK) betrieben wird und - wobei die hochauflösende Zeitbasis (DLL) einen Verzögerungsleitungsausgangsbus (DLO) aufweist und - wobei die Signalverläufe der Leitungen (DLO[1] bis DLO[n]) des Verzögerungsleitungsausgangsbusses (DLO) zumindest zeitweise den Referenztakt (RCLK) oder ein davon abhängiges Signal mit unterschiedlichen Verzögerungen zueinander darstellen und - wobei die Zeit-Messvorrichtung (TM) in Abhängigkeit von dem Start-Signal (STR) und dem Stop-Signal (STP) den logischen Inhalt des Verzögerungsleitungsausgangsbusses (DLO) erfasst und daraus einen Speicherregisterausgangswert (SRV) erzeugt, der von der zeitlichen Verzögerung zwischen dem ersten Zeitpunkt und dem dritten Zeitpunkt abhängt und - wobei die Verzögerungsregelung (DC) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung das Startsignal (STR) in der Art erzeugt, - dass es von dem Speicherregisterausgangswert (SRV) abhängt und - dass der Zeitversatz zwischen dem zweiten Zeitpunkt und dem dritten Zeitpunkt betragsmäßig vermindert und bis auf Regelfehler und Systemrauschen zu Null geregelt wird und - wobei das Shutter-Steuersignal (SOD) von dem Startsignal (STR) abhängt oder gleich dem Startsignal (STR) ist.
Verfahren zur Erzeugung eines verzögerten Shutter-Steuersignals (SOD) zur Betätigung eines elektronischen Verschlusses (SORX) einer lichtempfindlichen Mess- oder Sensorvorrichtung mit den Schritten: - Erzeugen eines amplitudenmodulierten Lichtsignals, insbesondere eines Lichtpulses (LP), mit einem zeitlichen Merkmal, insbesondere einer Flanke, zu einem ersten Zeitpunkt; - Erzeugen eines Shutter-Steuersignals (SO) zu einem zweiten Zeitpunkt und mit einem festen Zeitversatz bezogen auf den ersten Zeitpunkt, wobei der feste Zeitversatz auch 0 s sein kann; - Detektieren des besagten zeitlichen Merkmals, insbesondere einer Flanke, des amplitudenmodulierten Lichtsignals zu einem dritten Zeitpunkt und Erzeugen eines Stop-Signals (STP) in einem festen Zeitbezug zu diesem dritten Zeitpunkt; - Erzeugen eines Start-Signals (STR) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung; - zumindest zeitweises Erzeugen der Signalverläufe der Leitungen (DLO[1] bis DLO[n]) eines Verzögerungsleitungsausgangsbusses (DLO) auf Basis eines Referenztakts (RCLK) oder eines aus einem Referenztakt (RCLK) abgeleiteten Signals mittels unterschiedlichen Verzögerungen des Referenztakts (RCLK); - Erfassen des logischen Inhalts des Verzögerungsleitungsausgangsbusses (DLO) in Abhängigkeit von dem Start-Signal (STR) und dem Stop-Signal (STP) und Erzeugung eines Speicherregisterausgangswerts (SRV) in Abhängigkeit von diesem logischen Inhalt, der von der zeitlichen Verzögerung zwischen dem ersten Zeitpunkt und dem dritten Zeitpunkt abhängt und - Erzeugen des Start-Signals (STR) aus dem Shutter-Steuersignal (SO) mit einer regelbaren Verzögerung in der Art, - dass das Start-Signal (STR) von dem Speicherregisterausgangswert (SRV) abhängt und - dass der Zeitversatz zwischen dem zweiten Zeitpunkt und dem dritten Zeitpunkt betragsmäßig vermindert und bis auf Regelfehler und Systemrauschen zu Null geregelt wird.