DE102018124940B4 - CMOS-Sensoren und Verfahren zur Bildung derselben - Google Patents

CMOS-Sensoren und Verfahren zur Bildung derselben Download PDF

Info

Publication number
DE102018124940B4
DE102018124940B4 DE102018124940.3A DE102018124940A DE102018124940B4 DE 102018124940 B4 DE102018124940 B4 DE 102018124940B4 DE 102018124940 A DE102018124940 A DE 102018124940A DE 102018124940 B4 DE102018124940 B4 DE 102018124940B4
Authority
DE
Germany
Prior art keywords
dielectric layer
bonding pad
semiconductor substrate
cmos sensor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018124940.3A
Other languages
English (en)
Other versions
DE102018124940A1 (de
Inventor
Yu-Chien Ku
Huai-Jen Tung
Keng-Ying Liao
Yi-Hung Chen
Shih-Hsun Hsu
Yi-Fang YANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/884,393 external-priority patent/US10283548B1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018124940A1 publication Critical patent/DE102018124940A1/de
Application granted granted Critical
Publication of DE102018124940B4 publication Critical patent/DE102018124940B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0226—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

CMOS-Sensor, umfassend:ein Halbleitersubstrat (110), das eine Pixelregion (112) und eine Schaltkreisregion (114) aufweist;eine dielektrische Lage (122), die durch das Halbleitersubstrat (110) in der Schaltkreisregion (114) umgeben ist;eine Verbindung (130) über der dielektrischen Lage (122) in der Schaltkreisregion (114);ein Bonding-Pad (152), das in der dielektrischen Lage (122) angeordnet ist und die Verbindung (130) in der Schaltkreisregion (114) elektrisch verbindet; undeine Dummystruktur (154), die in der dielektrischen Lage (122) angeordnet ist und das Bonding-Pad (152) in der Schaltkreisregion (114) umgibt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Bildsensoren, beispielsweise aus US 2010 / 0 187 671 A1 und US 2017 / 0154 918 A1 bekannt, werden weithin in digitalen Fotokameras, Handys, Sicherheitskameras, medizinischen; Automobil- und anderen Anwendungen verwendet. Die Technologie, die zur Herstellung von Bildsensoren verwendet wird, und insbesondere CMOS (Complementary Metal-Oxide-Semiconductor) Bildsensoren hat sich weiterentwickelt. Beispielsweise haben die Anforderungen an höhere Auflösung und geringeren Leistungsverbrauch die weitere Miniaturisierung und Integration von Bildsensoren ermutigt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die kritischen Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1 ist ein Ablaufdiagramm eines Verfahrens zur Bildung eines CMOs-Sensors nach einigen Ausführungsformen der Offenbarung.
    • 2A bis 2E sind schematische Querschnittansichten, die ein Verfahren zur Bildung eines CMOs-Sensors nach einigen Ausführungsformen der Offenbarung illustrieren.
    • 3 ist eine schematische Draufsicht, die eine Dummystruktur und ein Bonding-Pad eines CMOS-Sensors nach einigen Ausführungsformen der Offenbarung illustrieren.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Bildung eines zweiten Merkmals über oder über einem ersten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die zweiten und ersten Merkmale in direktem Kontakt gebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem zweiten und ersten Merkmal gebildet werden können, sodass die zweiten und ersten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen, die besprochen werden.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „überlagernd“, „auf”, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • 1 ist ein Ablaufdiagramm eines Verfahrens zur Bildung eines CMOs-Sensors nach einigen Ausführungsformen der Offenbarung. 2A-2E sind schematische Querschnittansichten, die ein Verfahren zur Bildung eines CMOs-Sensors nach einigen Ausführungsformen der Offenbarung illustrieren. 3 ist eine schematische Draufsicht, die eine Dummystruktur und ein Bonding-Pad eines CMOS-Sensors nach einigen Ausführungsformen der Offenbarung illustrieren.
  • Mit Verweis auf 1 und 2A, ist in Schritt 5210 ein Halbleitersubstrat 110 bereitgestellt und eine dielektrische Struktur 120, eine dielektrische Lage 122 und eine Verbindung 130 sind sequenziell über dem Halbleitersubstrat 110 angeordnet. Das Halbleitersubstrat 110 enthält eine erste Fläche 110a und eine zweite Fläche 110b, die der ersten Fläche 110a gegenüberliegt. In einigen Ausführungsformen ist die erste Fläche 110a eine Vorderseite und die zweite Fläche 110b ist beispielsweise eine Rückseite. Das Halbleitersubstrat 110 weist eine Pixelregion 112 und eine Schaltkreisregion 114 neben der Pixelregion 112 auf. Die Pixelregion 112 ist außerdem eine aktive Region und enthält beispielsweise mehrere Bildsensoreinheiten und Phasenerkennungseinheiten. In einigen Ausführungsformen sind die Bilderkennungseinheiten und die Phasenerkennungseinheiten durch Ionenimplantierung auf der ersten Fläche 110a des Halbleitersubstrats 110 gebildet. Beispielsweise sind die Bilderkennungseinheiten und die Phasenerkennungseinheiten Fotodioden, wobei jede der Fotodioden mindestens eine p-typ-dotierte Region, mindestens eine n-typ dotierte Region und eine p-n-Verbindung, die zwischen der p-typ-dotierten Region und der n-typ-dotierten Region gebildet ist, enthalten können. Im Detail können n-Typ-Dotiermittel wie Phosphor (P) oder Arsen (As), wenn das Halbleitersubstrat 110 ein p-Typ-Substrat ist, in die Pixelregion 112 dotiert werden, um n-Typ-Senken, zu bilden, und die entstehenden p-n-Verbindungen in der Pixelregion 112 sind in der Lage, die Bilderkennungsfunktion und Phasenerkennungsfunktion durchzuführen. Ähnlich können p-Typ-Dotiermittel wie Bor von BF2 wenn das Halbleitersubstrat 110 ein n-Typ-Substrat ist, in die Pixelregion 112 dotiert werden, um p-Typ-Senken, zu bilden, und die entstehenden p-n-Verbindungen in der Pixelregion 112 sind in der Lage, die Bilderkennungsfunktion und Phasenerkennungsfunktion durchzuführen. Ausführliche Beschreibungen der Ionenimplantierungsverfahren für die Bildung von n-typ-dotierten Regionen (Senken) oder p-typ-dotierten Regionen (Senken) sind hierin ausgelassen. In einigen alternativen Ausführungsformen können die Bilderkennungseinheiten und Phasenerkennungseinheiten andere photoelektrische Elemente sein, die in der Lage sind, Bilderkennungs- und Phasenerkennungsfunktionen auszuführen. Wenn eine umgekehrte Neigung auf die p-n-Verbindungen der Bilderkennungseinheiten und Phasenerkennungseinheiten angewendet werden, sind die p-n-Verbindungen empfindlich gegen einfallendes Licht. Das Licht, das durch die Bilderkennungseinheiten und die Phasenerkennungseinheiten empfangen oder erkannt wird, wird in Photostrom umgewandelt, sodass ein analoges Signal, das die Intensität des Photostroms darstellt, erzeugt wird. Die Schaltkreisregion 114 ist vorgesehen zum Empfang und zur Verarbeitung des Signals, das aus den Bilderkennungseinheiten und den Phasenerkennungseinheiten stammt. Die Schaltkreisregion 114 beispielsweise enthält leitfähige Spuren und NAND/NOR-Gates.
  • Ein Material des Halbleitersubstrats 110 enthält einen geeigneten elementaren Halbleiter, wie etwa Silizium, Diamant oder Germanium; einen geeigneten Verbindungshalbleiter wie Galliumarsenid, Siliziumkarbid, Indiumarsenid oder Indiumphosphid; oder einen geeigneten Legierungshalbleiter wie Siliziumgermaniumkarbid, Galliumarsenphosphid oder Galliumindiumphosphid. In einigen Ausführungsformen kann das Halbleitersubstrat 110 Silizium mit p-Typ-Dotiermitteln wie Phosphor oder Arsen enthalten. In einigen Ausführungsformen hat das Halbleitersubstrat 110 eine Dicke von etwa 1,5 µm bis etwa 3 µm.
  • In einigen Ausführungsformen wird eine Isolierung 116 in dem Halbleitersubstrat 110 auf der ersten Seite 110a gebildet. In anderen Worten, die Isolierung 116 wird gebildet, um in das Halbleitersubstrat 110 eingebettet zu werden. In einigen Ausführungsformen ist die Isolierung 116 eine seichte Grabenisolierungs- (STI) Struktur. Die vorliegende Offenbarung ist nicht darauf beschränkt. Der Bildungsprozess der Isolierung 116 (d. h. die STI-Struktur) kann durch folgende Schritte erreicht werden. Erstens wird ein seichter Graben, der eine vorgegebene Tiefe aufweist, beispielsweise durch Photolithographie/Ätzen oder andere geeigneten Strukturierungsprozesse in dem Halbleitersubstrat 110 gebildet. Als nächstes wird eine dielektrische Lage in dem Graben abgelegt. Nachfolgend wird ein Abschnitt der dielektrischen Lage entfernt (z. B. Polieren, Ätzen oder eine Kombination davon), um die Isolierung 116 (d. h. die STI-Struktur) zu bilden. Ein Material der Isolierung 116 (d. h. der STI-Struktur) enthält Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, andre geeignete Materialien oder eine Kombination davon. In einigen alternativen Ausführungsformen sind eine Vielzahl von Halbleiterelementen wie n-Typ-Metalloxidhalbleiter- (MOS) Transistoren oder/und p-Typ-Transistoren an dem Halbleitersubstrat 110 in der Schaltkreisregion 114 gebildet.
  • In einigen Ausführungsformen ist die dielektrische Struktur 120 über der ersten Seite 110a des Halbleitersubstrats 110 in der Schaltkreisregion 114 gebildet. Die dielektrische Struktur 120 ist gebildet, um beispielsweise die Isolierung 116 zu umgeben. In einigen Ausführungsformen ist die dielektrische Struktur 120 ringförmig. Die ringförmige kann ein Rechteck, ein Kreis, eine Eklipse oder eine andere geeignet Form aufweisen. Ein Material der dielektrischen Struktur 120 hat eine Ätzselektivität, die dem Halbleitersubstrat 110 ähnlich ist. In einigen Ausführungsformen enthält das Material der dielektrischen Struktur 120 ein siliziumbasiertes Material wie Polysilizium. Die dielektrische Struktur 120 kann durch chemische Gasphasenabscheidung (CVD) gebildet werden, wie etwa chemische Niederdruck-Gasphasenabscheidung (LPCVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD), chemische Gasphasenabscheidung mit hochdichtem Plasma (HDPCVD) oder chemische Gasphasenabscheidung einer atomischen Lage (ALCVD) oder andren geeigneten Verfahren.
  • Nach der Bildung der dielektrischen Struktur 120 ist die dielektrische Lage 122 über der ersten Seite 110a des Halbleitersubstrats 110 gebildet, um die dielektrische Struktur 120 in der Schaltkreisregion 114 abzudecken. In einigen Ausführungsformen ist die dielektrische Lage 122 in der Schaltkreisregion 114 und der Pixelregion 112 gleichermaßen gebildet. In einigen Ausführungsformen weist ein Material der dielektrischen Lage 122 eine Ätzeigenschaft auf, die sich von der dielektrischen Struktur 120 und dem Halbleitersubstrat 110 unterscheidet. Ein Material der dielektrischen Lagen 122 kann ein dielektrisches Material mit niedrigem k sein (mit einem k-Wert unter 3,0) wie etwa spin-on anorganische Dielektrika, spin-on organische Dielektrika, poröse anorganische dielektrische Materialien, poröse organische dielektrische Materialien, organische Polymere oder organisches Quarzglas. Beispielsweise können SiLK (k=2,7) oder FLARE eines Materials der Polyallylether- (PAE) Serie (k=2,8), schwarzer Diamant (k=3,0~2,4), FSG (Material der SiOF-Serie), HSQ (Hydrogensilsesquioxan, k=2,8∼3,0), MSQ (Methylsilsesquioxan, k=2,5∼2,7), poröses HSQ, oder poröses MSQ-Material verwendet werden. Die dielektrische Lage 122 kann durch CVD wie LPCVD, PECVD, HDPCVD oder ALCVD, Rotationsbeschichtung oder andere geeignete Verfahren gebildet werden.
  • Die Verbindung 130 wird über der dielektrischen Lage 122 in der Schaltkreisregion 114 gebildet. In einigen Ausführungsformen kann die Verbindung 130 eine mehrlagige Verbindung sein und enthält beispielsweise leitende Strukturen 132, 136, 140. In einigen Ausführungsformen ist die leitende Struktur 132 über und in der dielektrischen Lage 122 gebildet. In einigen Ausführungsformen ist eine duale Damaszenerstruktur mit einem Durchkontaktierungsloch und einem Graben in einer Reihe von Photolitographie- und anisotroper Ätzung gebildet. Als nächstes wird eine Lage aus leitendem Material mit elektrochemischer Beschichtung (ECP) oder nichtelektrischer Beschichtung auf die dielektrische Lage 122 aufgebracht. Die Lage aus leitendem Material wird dann durch chemisch-mechanisches Polieren (CMP) planarisiert, um die leitende Struktur 132 zu bilden, die eine leitende Lage 132b und eine Durchkontaktierung 132a enthält. In einigen Ausführungsformen ist die leitende Struktur 132 elektrische mit mindestens einem der Halbleiterelemente verbunden. Dann wird eine dielektrische Lage 134 dann durch CVD wie LPCVD, PECVD, HDPCVD oder ALCVD oder Rotationsbeschichtung auf der dielektrischen Lage 122 gebildet. Das Material der dielektrischen Lage 134 kann gleich oder anders sein, als das der dielektrischen Lage 122. Eine duale Damaszenerstruktur wird in der dielektrischen Lage 134 unter Verwendung einer Reihe von Photolithographie und anisotroper Ätzung gebildet. Eine leitende Materiallage wird auf die dielektrische Lage 134 aufgebracht, gefolgt von der Planarisierung der leitenden Materiallage zur Bildung einer leitenden Lage 136b, die mit der leitenden Lage 132b durch eine Durchkontaktierung 136a verbunden ist. Eine dielektrische Lage 138 wird nachfolgend durch Ablagerung eines dielektrischen Materials durch CVD oder Rotationsbeschichtung auf der dielektrischen Lage 134 gebildet. Eine duale Damaszenerstruktur wird in der dielektrischen Lage 138 unter Verwendung einer Reihe von Photolithographie und anisotroper Ätzung gebildet. Eine leitende Materiallage wird auf die dielektrische Lage 138 aufgebracht, gefolgt von der Planarisierung der leitenden Materiallage zur Bildung einer leitenden Lage 140b, die mit der leitenden Lage 136b durch eine Durchkontaktierung 140a verbunden ist. Daher ist eine mehrlagige Verbindung 130, die die Durchkontaktierung 132a, die leitende Lage 132b, die Durchkontaktierung 136a, die leitende Lage 136b, die Durchkontaktierung 140a, und die leitende Lage 140b enthält, in die dielektrischen Lagen 122, 134, 138 eingelegt. Ein Material der dielektrischen Lagen 134, 138 kann ein dielektrisches Material mit niedrigem k sein (mit einem k-Wert unter 3,0) wie etwa spin-on anorganische Dielektrika, spin-on organische Dielektrika, poröse anorganische dielektrische Materialien, poröse organische dielektrische Materialien, organische Polymere oder organisches Quarzglas. Beispielsweise können SiLK (k=2,7) oder FLARE eines Materials der Polyallylether- (PAE) Serie (k=2,8), schwarzer Diamant (k=3,0∼2,4), FSG (Material der SiOF-Serie), HSQ (Hydrogensilsesquioxan, k=2,8∼3,0), MSQ (Methylsilsesquioxan, k=2,5∼2,7), poröses HSQ, oder poröses MSQ-Material verwendet werden. Die dielektrischen Lagen 134, 138 können durch CVD wie LPCVD, PECVD, HDPCVD oder ALCVD, Rotationsbeschichtung oder andere geeignete Verfahren gebildet werden. In einigen Ausführungsformen ist beispielsweise eine Passivierungslage 141 über der Verbindung 130 gebildet.
  • Mit Verweis auf 1, 2B und 2C ist in Schritten S220 und 5230 eine Öffnung 146 in dem Halbleitersubstrat 110 in der Schaltkreisregion 114 gebildet, indem ein Abschnitt des Halbleitersubstrats 110 und ein Graben 148 in der dielektrischen Lage 122 gebildet werden, indem die dielektrische Struktur 120 entfernt wird. In einigen Ausführungsformen, wie in 2B dargestellt, ist eine Struktur von 2A umgedreht, und eine Photoresistlage 144 ist über der zweiten Fläche 110b des Halbleitersubstrats 110 gebildet. Die Photoresistlage 144 ist strukturiert und weist eine Öffnung 144a über der Isolierung 116 und der dielektrischen Struktur 120 auf. Eine Seitenwand der Öffnung 144a ist beispielsweise im Wesentlichen an einer äußeren Seitenwand der dielektrischen Struktur 120 ausgerichtet. Die Photoresistlage 144 ist durch Photolithographie gebildet, einschließlich Photoresistrotationsbeschichtung, Weichbrennen, Offenlegung, Entwicklung und Hartbrennen. In einigen Ausführungsformen können die dielektrischen Lagen 142a, 142b zwischen der Photoresistlage 144 und dem Halbleitersubstrat 110 gebildet werden. So ist die Photoresistlage 144 an der dielektrischen Lage 142b geformt und die Öffnung der Photoresistlage 144 legt einen Abschnitt der dielektrischen Lage 142b über der Isolierung 116 und der dielektrischen Struktur 120 frei. Ein Material der dielektrischen Lagen 142a, 142b weist eine Ätzeigenschaft auf, die sich von der dielektrischen Struktur 120 unterscheidet und dem Halbleitersubstrat 110 ähnelt. Die dielektrischen Lagen 142a, 142b können durch CVD wie LPCVD, PECVD, HDPCVD oder ALCVD oder andere geeignete Verfahren gebildet werden.
  • Wie in 2C dargestellt, werden in einigen Ausführungsformen durch Verwendung der Photoresistlage 144 als Ätzmaske Abschnitte des Halbleitersubstrats 110 und der dielektrischen Lagen 142a, 142b durch ein Ätzverfahren entfernt, bis eine obere Fläche der Isolierung 116 freigelegt ist. Weiterhin wird, da das Material der dielektrischen Struktur 120 eine Ätzselektivität hat, die der des Halbleitersubstrats 110 ähnelt, bei dem Entfernungsvorgang von Abschnitten des Halbleitersubstrats 110 und der dielektrischen Lagen 142a, 142b die dielektrische Struktur 120 gleichzeitig entfernt, um den Graben 148 in der dielektrischen Lage 122 zu bilden. In anderen Worten, die Öffnung 146 weist den Graben 148 darin an der Kante auf. In einigen Ausführungsformen können die Abschnitte des Halbleitersubstrats 110 und der dielektrischen Struktur 120 beispielsweise unter Verwendung eines „Back Side Scribe Line“ (BSSL) Ätzverfahrens oder eines anderen Ätzverfahrens entfernt werden. In einigen alternativen Ausführungsformen kann die dielektrische Struktur 120 durch ein anderes Ätzverfahren von dem Halbleitersubstrat 110 und den dielektrischen Lagen 142a, 142b entfernt werden. Da der Graben 148 durch Entfernung der gesamten dielektrischen Struktur 120 gebildet wird, entspricht das Profil des Grabens 148 dem Profil der dielektrischen Struktur 120, und eine Tiefe des Grabens entspricht einer Dicke der dielektrischen Struktur 120. In einigen Ausführungsformen umgibt der Graben 148 beispielsweise die Isolierung 116 und ist ringförmig. Die ringförmige kann ein Rechteck, ein Kreis, eine Eklipse oder eine andere geeignet Form aufweisen. Der Graben 148 ist in der dielektrischen Lage 122 gebildet, ohne die dielektrischen Lage 122 zu durchdringend. Der Graben 148 ist an einer Fläche 122a der dielektrischen Lage 122 angeordnet und die Verbindung 130 ist an einer Fläche 122b angeordnet, die der Fläche 122a gegenüberliegt. In anderen Worten, der Graben 148 und die Verbindung 130 sind an gegenüberliegenden Flächen 122a, 122b der dielektrischen Lage 122 angeordnet.
  • Eine Seitenwand der Öffnung 146 ist an einer Seitenwand (d. h. einer äußeren Seitenwand) des Grabens 148 angeordnet, und der Graben 148 und die Isolierung 116, die von dem Graben 148 umgeben sind, sind durch die Öffnung 146 offengelegt. Die Öffnung 146 hat Abmessungen von etwa 50 bis 150 µm, und der Graben 148 hat beispielsweise Abmessungen von etwa 0,5 bis 1 µm. Eine Tiefe des Grabens 148 ist etwa 20-30% einer Dicke der dielektrischen Lage 122. Beispielsweise ist die Tiefe des Grabens 148 etwa 800-1500 Angstrom und die Dicke der dielektrischen Lage 122 ist etwa 1000-3200 Angstrom. Eine Tiefe der Öffnung 146 an der Kante ist im Wesentlichen gleich wie eine gesamte Dicke der dielektrischen Lagen 142a, 142b, des Halbleitersubstrats 110 und der dielektrischen Struktur 120. Das Ätzgas für das Halbleitersubstrat 110 und der dielektrischen Struktur 120 kann beispielsweise Hydrogenbromid (HBr) und Sauerstoff enthalten. Danach kann, wie in 2D gezeigt, die Photoresistlage 144 beispielsweise durch einen Resistentfernungsvorgang oder einen Resistaschevorgang entfernt werden.
  • Mit Verweis auf 1, 2D und 2E wird in den Schritten S230 und 5240, ein Bonding-Pad 152 in einem Abschnitt der Öffnung 146 gebildet, um die Verbindung 130 elektrisch zu verbinden, und eine Dummystruktur 154 wird indem Graben 148 neben dem Bonding-Pad 152 gebildet. In einigen Ausführungsformen, wie in 2D dargestellt, werden Abschnitte der Isolierung 116 und der dielektrischen Lage 122 entfernt, um mindestens eine Öffnung 149 zu bilden, die einen Abschnitt der Verbindung 130 offenlegt. Dann ist eine leitende Lage 150 konform auf der dielektrischen Lage 142b über dem Halbleitersubstrat 110 und der oberen Flächen der Isolierung 116 und der dielektrischen Lage 122, die den Graben 148 enthält, gebildet. Weiterhin ist die leitende Lage 150 in den Graben 148 und der Öffnung 149 gefüllt. Ein Verfahren zur Bildung der leitenden Lage 150 enthält die physikalische Gasphasenabscheidung (PVD) oder Sputtering unter Verwendung eines Ziels, einschließlich Materialien wie Kupfer (Cu), Aluminium (Al), Aluminiumkupferlegierung oder andere geeignete Verfahren. In einigen alternativen Ausführungsformen kann die leitende Lage 150 ferner Seed-Lagen, Barrierelagen oder Kombinationen oder mehrere Lagen davon enthalten.
  • Danach werden, wie in 2E dargestellt, unter Verwendung der dielektrischen Lage 142b als Ätzstopplage Abschnitte der leitenden Lage 150 außerhalb der Öffnung 146 und über einem äußeren Abschnitt 116a der Isolierung 116 entfernt. So wird die leitende Lage 150 in zwei Teile in der Öffnung 146 unterteilt, die das Bonding-Pad 152 und die Dummy-Struktur 154 getrennt durch den äußeren Abschnitt 116a der Isolierung 116 und der dielektrischen Lage 122 darunter sind. Ein Verfahren des Entfernens der abschnitte der leitenden Lage 150 enthält beispielsweise einen anisotropen Ätzvorgang. Die Abschnitte der leitenden Lage 150, die über der dielektrischen Lage 142b und dem äußeren Abschnitt 116a der Isolierung 116 angeordnet ist, werden vertikal entfernt. Das Bonding-Pad 152 und die Dummystruktur 154 sind voneinander durch einen Abstand getrennt, der einer Breite des äußeren Abschnittes 116a der Isolierung 116 entspricht. Eine obere Fläche der Dummy-Struktur 154 ist höher, als eine obere Fläche des Bonding-Pads 152 bezüglich der zweiten Fläche 122b der dielektrischen Lage 122. In einigen Ausführungsformen ist die obere Fläche der Dummy-Struktur 154 beispielsweise im Wesentlichen koplanar mit einer oberen Fläche des Halbleitersubstrats 110. Die Dummystruktur 154 ist von der Verbindung 130 durch die dielektrische Lage 122 isoliert, die dazwischen in einer Richtung wie einer vertikalen Richtung angeordnet ist.
  • Die Dummystruktur 154 ist von dem Bonding-Pad 152 durch die dielektrische Lage 122 und die Isolierung 116, die dazwischen in einer Richtung wie einer horizontalen Richtung angeordnet ist, isoliert. In einigen Ausführungsformen ist das Bonding-Pad 152 in der Öffnung 146 angeordnet, die das Halbleitersubstrat 110 durchdringt, und so ist das Halbleitersubstrat 110 nicht zwischen dem Bonding-Pad 152 und der Verbindung 130 angeordnet. Eine Dicke der dielektrischen Lage 122 zwischen der Dummystruktur 154 und der Verbindung 130 ist kleiner als eine Dicke der dielektrischen Lage 122 zwischen dem Bonding-Pad 152 und der Verbindung 130. Ein Material der Dummystruktur 154 und ein Material des Bonding-Pads 152 sind gleich. Die Dummystruktur 154 ist in den Graben 148 gefüllt und die Dummystruktur 154 ist daher ebenfalls ringförmig, wie in 3 dargestellt. Die ringförmige kann ein Rechteck, ein Kreis, eine Eklipse oder eine andere geeignet Form aufweisen. Weiterhin ist die Dummystruktur 154, die in den Graben 148 eingesetzt ist, stiftbevorzugt.
  • In einigen alternativen Ausführungsformen kann ein leitendes Material wie Lötkugeln, Mikrobumps, „Controlled Collapse Chip Connection“- (C4) Bumps oder eine Kombination daraus später beispielsweise für die elektrische Verbindung mit der Verbindung 130 an dem Bonding-Pad 152 befestigt werden. In einigen alternativen Ausführungsformen kann der CMOS-Bildsensor ferner eine erste Planarisierungslage an dem Halbleitersubstrat 110, einen Farbfilter an der ersten Planarisierungslage in der Pixelregion, eine zweite Planarisierungslage an der ersten Planarisierungslage und den Farbfilter enthalten. Der CMOS-Bildsensor kann ferner eine Mikrolinse auf der zweiten Planarisierungslage enthalten, wobei die Mikrolinse im Wesentlichen an dem Farbfilter ausgerichtet ist. Der CMOS-Bildsensor kann beispielsweise ein NIR (infrarotnaher) CMOS sein.
  • In einigen Ausführungsformen ist das Bonding-Pad durch die Dummystruktur umgeben und die Dummystruktur ist zwischen dem Halbleitersubstrat und dem Bonding-Pad in einer Richtung wie einer horizontalen Richtung angeordnet. In einigen Ausführungsformen ist die Dummystruktur in dem Graben der dielektrischen Lage gebildet und in Kontakt mit einer Seitenwand des Halbleitersubstrats und Seitenwänden der Isolierung und der dielektrischen Lage unter der Isolierung. In anderen Worten, die Dummystruktur ist in einem Raum zwischen der Seitenwand des Halbleitersubstrats und den Seitenwänden der Isolierung und der dielektrischen Lage unter der Isolierung angeordnet, und die Dummystruktur ist ferner in den Graben eingesetzt. So ist die Dummystruktur im Wesentlichen in der dielektrischen Lage zwischen dem Halbleitersubstrat und der Isolierung und der dielektrischen Lage unter der Isolierung gesichert. Dementsprechend wird verhindert, dass das Bonding-Pad von der Seitenwand des Halbleitersubstrats abblättert.
  • Nach einigen Ausführungsformen der Offenbarung enthält ein CMOS-Sensor ein Halbleitersubstrat, eine dielektrische Lage, eine Verbindung, ein Bonding-Pad und eine Dummystruktur. Das Halbleitersubstrat weist eine Pixelregion und eine Schaltkreisregion auf. Die dielektrische Lage ist durch das Halbleitersubstrat in der Schaltkreisregion umgeben. Die Verbindung ist über der dielektrischen Lage in der Schaltkreisregion angeordnet. Das Bonding-Pad ist in der dielektrischen Lage angeordnet und verbindet elektrisch die Verbindung in der Schaltkreisregion. Die Dummystruktur ist in der dielektrischen Lage angeordnet und umgibt das Bonding-Pad in der Schaltkreisregion.
  • Nach alternativen Ausführungsformen der Offenbarung enthält ein CMOS-Sensor ein strukturiertes Halbleitersubstrat, eine strukturierte dielektrische Lage, eine Verbindung, ein Bonding-Pad und eine Dummystruktur. Die strukturierte dielektrische Lage ist durch das strukturierte Halbleitersubstrat offengelegt und weist mindestens einen Graben an einer ersten Fläche davon auf. Die Verbindung ist über eine zweite Fläche angeordnet, die der ersten Fläche der strukturierten dielektrischen Lage gegenüberliegt. Das Bonding-Pad ist über die erste Fläche der strukturierten dielektrischen Lage angeordnet und verbindet die Verbindung elektrisch. Die Dummystruktur ist in dem Graben und neben dem Bonding-Pad angeordnet.
  • Nach noch alternativen Ausführungsformen der Offenbarung enthält ein Verfahren der Bildung eines CMOS-Sensors die folgenden Schritte. Ein Halbleitersubstrat, das eine Pixelregion und eine Schaltkreisregion aufweist, ist bereitgestellt. Eine dielektrische Struktur ist über dem Halbleitersubstrat in der Schaltkreisregion gebildet. Eine dielektrische Lage ist über dem Halbleitersubstrat gebildet, um die dielektrische Struktur abzudecken. Eine Verbindung ist über der dielektrischen Lage in der Schaltkreisregion gebildet. Ein Abschnitt des Halbleitersubstrats wird entfernt, um eine erste Öffnung zu bilden, die die dielektrische Struktur freilegt. Die dielektrische Struktur wird entfernt, um einen Graben in der dielektrischen Lage in der ersten Öffnung zu bilden. Ein Bonding-Pad wird in der dielektrischen Lage in der ersten Öffnung gebildet, um die Verbindung elektrisch zu verbinden. Eine Dummystruktur ist in dem Graben neben dem Bonding-Pad gebildet.

Claims (20)

  1. CMOS-Sensor, umfassend: ein Halbleitersubstrat (110), das eine Pixelregion (112) und eine Schaltkreisregion (114) aufweist; eine dielektrische Lage (122), die durch das Halbleitersubstrat (110) in der Schaltkreisregion (114) umgeben ist; eine Verbindung (130) über der dielektrischen Lage (122) in der Schaltkreisregion (114); ein Bonding-Pad (152), das in der dielektrischen Lage (122) angeordnet ist und die Verbindung (130) in der Schaltkreisregion (114) elektrisch verbindet; und eine Dummystruktur (154), die in der dielektrischen Lage (122) angeordnet ist und das Bonding-Pad (152) in der Schaltkreisregion (114) umgibt.
  2. CMOS-Sensor nach Anspruch 1, wobei das Halbleitersubstrat (110) nicht zwischen dem Bonding-Pad (152) und der Verbindung (130) angeordnet ist.
  3. CMOS-Sensor nach Anspruch 1 oder 2, wobei das Bonding-Pad (152) und die Dummystruktur (154) durch das Halbleitersubstrat (110) umgeben sind.
  4. CMOS-Sensor nach einem der vorangehenden Ansprüche, wobei die Dummystruktur (154) zwischen dem Halbleitersubstrat (110) und dem Bonding-Pad (152) angeordnet ist.
  5. CMOS-Sensor nach einem der vorangehenden Ansprüche, wobei die Dummystruktur (154) ringförmig ist.
  6. CMOS-Sensor nach einem der vorangehenden Ansprüche, wobei ein Material der Dummystruktur (154) und ein Material des Bonding-Pads (152) gleich sind.
  7. CMOS-Sensor nach einem der vorangehenden Ansprüche, wobei das Bonding-Pad (152) und die Dummystruktur (154) durch einen Abstand getrennt sind.
  8. CMOS-Sensor, umfassend: eine strukturierte Halbleitersubstrat (110); eine strukturierte dielektrische Lage (122), die durch das strukturierte Halbleitersubstrat (110) offengelegt ist und mindestens einen Graben (148) an einer ersten Fläche (122a) davon aufweist; eine Verbindung (130), die über einer zweiten Fläche (122b) angeordnet ist, die der ersten Fläche (122a) der strukturierten dielektrischen Lage (122) gegenüberliegt; ein Bonding-Pad (152), das über der ersten Fläche (122a) der strukturierten dielektrischen Lage (122) angeordnet ist und die Verbindung (130) elektrisch verbindet; und eine Dummystruktur (154), die in dem Graben (148) und neben dem Bonding-Pad (152) angeordnet ist.
  9. CMOS-Sensor nach Anspruch 8, ferner umfassend eine Isolierung (116), wobei die Isolierung (116) zwischen dem Bonding-Pad (152) und der strukturierten dielektrischen Lage (122) angeordnet ist.
  10. CMOS-Sensor nach Anspruch 9, wobei die Dummystruktur (154) zwischen und in Kontakt mit den Seitenwänden des Halbleitersubstrats (110) und der Isolierung (116) angeordnet ist.
  11. CMOS-Sensor nach einem der Ansprüche 8 bis 10, wobei eine obere Fläche der Dummystruktur (154) höher ist, als eine obere Fläche des Bonding-Pads (152) bezüglich der zweiten Fläche.
  12. CMOS-Sensor nach einem der Ansprüche 8 bis 11, wobei eine Dicke der strukturierten dielektrischen Lage zwischen der Dummystruktur (154) und der Verbindung (130) kleiner ist, als eine Dicke der strukturierten dielektrischen Lage (122) zwischen dem Bonding-Pad (152) und der Verbindung (130).
  13. CMOS-Sensor nach einem der Ansprüche 8 bis 12, wobei der Graben (148) nicht die strukturierte dielektrische Lage (122) durchdringt.
  14. CMOS-Sensor nach einem der Ansprüche 8 bis 13, wobei ein Material der Dummystruktur (154) und ein Material des Bonding-Pads (152) gleich sind.
  15. Verfahren zur Bildung eines CMOS-Sensors, umfassend: Bereitstellung eines Halbleitersubstrats (110), das eine Pixelregion (112) und eine Schaltkreisregion (114) aufweist; Bildung einer dielektrischen Struktur (120) über dem Halbleitersubstrat (110) in der Schaltkreisregion (114); Bildung einer dielektrischen Lage (122) über dem Halbleitersubstrat (110), um die dielektrische Struktur (120) abzudecken; Bildung einer Verbindung (130) über der dielektrischen Lage (122) in der Schaltkreisregion (114); Entfernung eines Abschnitts des Halbleitersubstrats (110), um eine erste Öffnung (146) zu bilden, die die dielektrische Struktur (120) freilegt; Entfernung der dielektrischen Struktur (120) zur Bildung eines Grabens (148) in der dielektrischen Lage (122) in der ersten Öffnung (146) ohne Durchdringung der dielektrischen Lage (122); Bildung eines Bonding-Pads (152) in der dielektrischen Lage (122) in der ersten Öffnung (146) zur elektrischen Verbindung der Verbindung (130); und Bildung einer Dummystruktur (154) in dem Graben (148) neben dem Bonding-Pad (152).
  16. Verfahren nach Anspruch 15, wobei der Abschnitt des Halbleitersubstrats (110) und die dielektrische Struktur (120) gleichzeitig entfernt werden.
  17. Verfahren nach Anspruch 15 oder 16, ferner umfassend die Bildung von mindestens einer zweiten Öffnung (149) in der dielektrischen Lage (122), um vor der Bildung des Bonding-Pads (152) einen Abschnitt der Verbindung (130) offenzulegen, wobei das Bonding-Pad (152) elektrisch die Verbindung (130) durch die mindestens eine zweite Öffnung (149) verbindet.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die Bildung des Bonding-Pads (152) und der Dummystruktur (154) umfasst: konforme Bildung einer leitenden Lage (150) über dem Halbleitersubstrat (110); und Entfernung von Abschnitten der leitenden Lage (150) zur Bildung des Bonding-Pads (152) und der Dummystruktur (154), die voneinander getrennt sind, ohne sich außerhalb der ersten Öffnung (146) zu erstrecken.
  19. Verfahren nach Anspruch 18, wobei ein Verfahren zum Entfernen von Abschnitten der leitenden Lage (150) ein anisotropes Ätzverfahren umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei Seitenwände der ersten Öffnung (146) und des Grabens (148) ausgerichtet sind.
DE102018124940.3A 2017-11-08 2018-10-10 CMOS-Sensoren und Verfahren zur Bildung derselben Active DE102018124940B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762583408P 2017-11-08 2017-11-08
US62/583,408 2017-11-08
US15/884,393 US10283548B1 (en) 2017-11-08 2018-01-31 CMOS sensors and methods of forming the same
US15/884,393 2018-01-31

Publications (2)

Publication Number Publication Date
DE102018124940A1 DE102018124940A1 (de) 2019-05-09
DE102018124940B4 true DE102018124940B4 (de) 2024-02-01

Family

ID=66179368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124940.3A Active DE102018124940B4 (de) 2017-11-08 2018-10-10 CMOS-Sensoren und Verfahren zur Bildung derselben

Country Status (2)

Country Link
US (2) US11901390B2 (de)
DE (1) DE102018124940B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187671A1 (en) 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die
US20170154918A1 (en) 2011-02-16 2017-06-01 Science-Based Industrial Park Back Side Illuminated Image Sensor with Reduced Sidewall-Induced Leakage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187671A1 (en) 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die
US20170154918A1 (en) 2011-02-16 2017-06-01 Science-Based Industrial Park Back Side Illuminated Image Sensor with Reduced Sidewall-Induced Leakage

Also Published As

Publication number Publication date
US11901390B2 (en) 2024-02-13
US20220077217A1 (en) 2022-03-10
US20240136383A1 (en) 2024-04-25
DE102018124940A1 (de) 2019-05-09

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102015109641B4 (de) Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren
DE102015110731B4 (de) Hybride bondinselstruktur
DE102015017359B3 (de) Wafer-level-package (wlp) und verfahren zu seiner ausbildung
US11177308B2 (en) CMOS sensors and methods of forming the same
DE112010004204B4 (de) Koaxiale Silizium-Durchkontaktierung und Herstellungsverfahren
DE102013103206B4 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102016114823A1 (de) Halbleiter-Speicherbaustein und Verfahren zu dessen Erstellung
DE102015105451A1 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102008053427A1 (de) Durchsubstratverbindungskontakt-Halbleiterkomponenten
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102016100108B4 (de) Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102013101935A1 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102019114944A1 (de) Bildsensor mit pad-struktur
DE102018125000B4 (de) Durchkontaktierungsstruktur und Verfahren davon
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102018124940B4 (de) CMOS-Sensoren und Verfahren zur Bildung derselben
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
DE102018124699B4 (de) Halbleiterstruktur und Herstellungsverfahren dafür
DE102020110933A1 (de) Bildsensorvorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division