DE102019107151A1 - Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür - Google Patents

Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102019107151A1
DE102019107151A1 DE102019107151.8A DE102019107151A DE102019107151A1 DE 102019107151 A1 DE102019107151 A1 DE 102019107151A1 DE 102019107151 A DE102019107151 A DE 102019107151A DE 102019107151 A1 DE102019107151 A1 DE 102019107151A1
Authority
DE
Germany
Prior art keywords
trench structure
electrode
isolation trench
isolation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019107151.8A
Other languages
English (en)
Inventor
Hans-Jürgen Thees
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019107151.8A priority Critical patent/DE102019107151A1/de
Priority to US16/821,429 priority patent/US11195942B2/en
Priority to CN202010201971.8A priority patent/CN111725311A/zh
Publication of DE102019107151A1 publication Critical patent/DE102019107151A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Eine Ausführungsform einer Halbleitervorrichtung (500) enthält eine Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet. Die Halbleiter-Mesa (160) enthält Sourcegebiete (110), die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Die Halbleitervorrichtung (500) enthält ferner eine Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) aufweist. Die Elektrodengrabenstruktur (150, 180) grenzt an eine Seite der Halbleiter-Mesa (160). Die Halbleitervorrichtung (500) enthält ferner eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (421). Die Isolierungsgrabenstruktur (421) erstreckt sich durch die Halbleiter-Mesa (160) und in oder durch die Elektrodengrabenstruktur (150, 180) entlang einer ersten lateralen Richtung.

Description

  • TECHNISCHES GEBIET
  • Beispiele der vorliegenden Offenbarung beziehen sich auf Halbleitervorrichtungen, insbesondere auf Leistungs-Halbleitervorrichtungen mit Elektrodengrabenstrukturen und Isolierungsgrabenstrukturen, und auf Verfahren zum Herstellen von Halbleitervorrichtungen.
  • HINTERGRUND
  • In Halbleiter-Schaltvorrichtungen wie IGBTs (Bipolartransistoren mit isoliertem Gate) sowie RC-IGBTs (rückwärts leitende IGBTs) fluten bewegliche Ladungsträger eine schwach dotierte Driftzone und bilden ein Ladungsträgerplasma, das einen niedrigen Ein-Zustand- bzw. Durchgangswiderstand liefert. Zum Erreichen einer hohen Kurzschlussfestigkeit sind Sourcegebiete nur in Bereichen des Zellengebiets ausgebildet, um den maximalen Kurzschlussstrom zu begrenzen. Auf der anderen Seite kann ein Reduzieren des Sourcegebiets das Ladungsträgerplasma in der Driftzone nachteilig beeinflussen. Es ist wünschenswert, Halbleitervorrichtungen mit verbesserten Schaltcharakteristiken bereitzustellen.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Leistungs-Halbleitervorrichtung, die eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet enthält. Die Halbleiter-Mesa weist Sourcegebiete auf, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Die Halbleitervorrichtung umfasst ferner eine Elektrodengrabenstruktur, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur grenzt an eine Seite der Halbleiter-Mesa. Die Halbleitervorrichtung enthält ferner eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur. Die Isolierungsgrabenstruktur erstreckt sich durch die Halbleiter-Mesa und in oder durch die Elektrodengrabenstruktur entlang einer ersten lateralen Richtung.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine andere Leistungs-Halbleitervorrichtung, die eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet enthält. Die Halbleiter-Mesa weist Sourcegebiete auf, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Die Halbleitervorrichtung umfasst ferner eine Elektrodengrabenstruktur, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur grenzt an eine Seite der Halbleiter-Mesa. Die Halbleitervorrichtung umfasst zudem eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur. Die Isolierungsgrabenstruktur erstreckt sich durch die Halbleiter-Mesa entlang einer ersten lateralen Richtung. Ferner enthält die Halbleitervorrichtung eine zweite, mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur. Die zweite Isolierungsgrabenstruktur ist in einem Abschlussrandgebiet angeordnet, und das aktive Vorrichtungsgebiet ist von dem Abschlussrandgebiet lateral umgeben.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung. Das Verfahren weist ein Ausbilden einer Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet auf. Ferner weist das Verfahren ein Ausbilden einer Elektrodengrabenstruktur auf, die ein Dielektrikum und eine Elektrode enthält. Die Elektrodengrabenstruktur grenzt an eine Seite der Halbleiter-Mesa. Ferner weist das Verfahren ein Ausbilden einer Isolierungsgrabenstruktur mit einem oder mehreren Isoliermaterialien auf. Die Isolierungsgrabenstruktur erstreckt sich durch die Halbleiter-Mesa und in oder durch die Elektrodengrabenstruktur entlang einer ersten lateralen Richtung. Ferner weist das Verfahren ein Ausbilden von Sourcegebieten auf, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein anderes Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung. Das Verfahren weist ein Ausbilden einer Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet auf. Ferner weist das Verfahren ein Ausbilden einer Elektrodengrabenstruktur auf, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur grenzt an eine Seite der Halbleiter-Mesa. Das Verfahren weist ferner ein Ausbilden einer mit einem oder mehreren Isoliermaterialien gefüllten Isolierungsgrabenstruktur auf. Die Isolierungsgrabenstruktur erstreckt sich entlang einer ersten lateralen Richtung durch die Halbleiter-Mesa. Ferner weist das Verfahren ein Ausbilden einer zweiten Isolierungsgrabenstruktur auf, die mit einem oder mehreren Isoliermaterialien gefüllt ist, wobei die zweite Isolierungsgrabenstruktur in einem Abschlussrandgebiet angeordnet ist und das aktive Vorrichtungsgebiet von dem Abschlussrandgebiet lateral umgeben ist. Das Verfahren weist zudem ein Ausbilden von Sourcegebieten auf, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Patentschrift einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen einer Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen sind in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung mit einem Trenngebiet zwischen benachbarten Sourcegebieten gemäß einer Ausführungsform.
    • 1B ist eine schematische Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie B-B.
    • 1C ist eine schematische Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie C-C.
    • 1D ist eine schematische Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie D-D.
    • 2A ist eine schematische Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie D-D gemäß einer Ausführungsform, die eine Isolierungsgrabenstruktur zwischen gegenüberliegenden Elektrodengrabenstrukturen enthält.
    • 2B ist eine schematische Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie D-D gemäß einer Ausführungsform, die eine Isolierungsgrabenstruktur enthält, die sich durch eine Halbleiter-Mesa und in Elektrodengrabenstrukturen erstreckt.
    • 2C und 2D sind schematische Querschnittsansichten des Halbleitervorrichtungsbereichs von 1A entlang einer Linie D-D gemäß Ausführungsformen, der eine Isolierungsgrabenstruktur enthalten, die sich durch Halbleiter-Mesas und durch Elektrodengrabenstrukturen erstreckt.
    • 3A ist eine schematische Draufsicht eines IGBT gemäß einer Ausführungsform, die Isolierungsgrabenstrukturen enthält, die sich durch Halbleiter-Mesagebiete in einem Transistorzellenarray erstrecken, und ferner eine zweite Isolierungsgrabenstruktur in einem Abschlussrandgebiet enthält.
    • 3B und 3C sind schematische Querschnittsansichten des Halbleitervorrichtungsbereichs von 3A entlang einer Linie A-A von 3A.
    • 4A bis 4H sind schematische Querschnittsansichten, um eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
    • 5A bis 5E sind schematische Querschnittsansichten, um eine andere Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
    • 6 ist eine schematische Querschnittsansicht, um eine Elektrodengrabenstruktur mit einer reduzierten Gate-Ladung aufgrund einer Isolierungsgrabenstruktur, die einen Teil einer Gateelektrode ersetzt, zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen mittels Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind der Klarheit halber mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet enthalten. Die Halbleiter-Mesa kann Sourcegebiete aufweisen, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Zudem kann die Halbleitervorrichtung eine Elektrodengrabenstruktur enthalten, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur kann an eine Seite der Halbleiter-Mesa grenzen. Die Halbleitervorrichtung kann ferner eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur enthalten. Die Isolierungsgrabenstruktur kann sich durch die Halbleiter-Mesa und in oder durch die Elektrodengrabenstruktur entlang einer ersten lateralen Richtung erstrecken.
  • Die Halbleitervorrichtung kann beispielsweise eine Halbleiterdiode, ein IGBT (Bipolartransistor mit isoliertem Gate) oder ein RC-IGBT (rückwärts leitender IGBT) sein. Die Halbleitervorrichtung kann eine Leistungs-Halbleitervorrichtung sein. Eine Leistungs-Halbleitervorrichtung kann eine Halbleitervorrichtung sein, die dafür konfiguriert ist, hohe Spannungen zu sperren und/oder hohe Ströme zu leiten oder zu schalten, z.B. Spannungen größer als 15 V oder größer als 100 V oder größer als 400 V oder sogar größer als 1000 V oder Ströme größer 100 mA oder größer als 1 A oder sogar größer als 10 A oder 100 A. Beispielsweise ist somit eine Leistungs-Halbleitervorrichtung von z.B. einem Transistor in einem Speicherschaltungsblock oder Digitalschaltungsblock verschieden. Die Leistungs-Halbleitervorrichtung kann beispielsweise eine Vielzahl, z.B. einige zehn, einige hunderte oder gar einige tausende parallel verbundener Transistorzellen enthalten.
  • Das aktive Vorrichtungsgebiet kann ein Teil eines Halbleiterkörpers sein, der dafür konfiguriert ist, einen Laststrom, z.B. einen Source-Drain-Strom, zu leiten. Mit anderen Worten kann das aktive Vorrichtungsgebiet an einen Oberflächenteil des Halbleiterkörpers grenzen, wo der Laststrom über z.B. eine Kontaktstruktur, die mit dem aktiven Vorrichtungsgebiet des Halbleiterkörpers elektrisch verbunden ist, in den Halbleiterkörper eintritt oder aus diesem austritt. Das aktive Vorrichtungsgebiet ist somit von anderen Gebieten des Halbleiterkörpers verschieden, wo ein Laststrom durch einen jeweiligen Oberflächenteil des Halbleiterkörpers nicht eintritt oder nicht austritt. Beispielsweise ist das aktive Vorrichtungsgebiet von einem Randabschlussgebiet verschieden, das darauf abzielt, elektrische Feldstärken in einem Durchbruchspannungsbereich der Halbleitervorrichtung abzusenken. Das aktive Vorrichtungsgebiet unterscheidet sich auch von einem Schnittfugengebiet, das ein Sicherheitsabstand um den äußeren Bereich jedes Die ist, um eine Beschädigung zu berücksichtigen, wenn ein Wafer in einzelne Dies zerteilt wird. Das aktive Vorrichtungsgebiet kann eine Vielzahl von Transistorzellen enthalten. In einigen Ausführungsformen ist die Halbleitervorrichtung eine vertikale Halbleitervorrichtung, wo ein Laststrom entlang einer vertikalen Richtung zwischen entgegengesetzten ersten und zweiten Oberflächen des Halbleiterkörpers gerichtet ist. Dies kann beispielsweise eine mit der ersten Oberfläche des Halbleiterkörpers elektrisch verbundene Sourceelektrode und eine mit der zweiten Oberfläche des Halbleiterkörpers elektrisch verbundene Drainelektrode implizieren.
  • Die Halbleiter-Mesa ist ein Gebiet, das durch gegenüberliegende Grabenstrukturen lateral begrenzt ist. Die longitudinale Richtung der Halbleiter-Mesa kann eine Ausdehnungsrichtung der Halbleiter-Mesa entlang einer lateralen Richtung sein. Eine Erstreckung der Halbleiter-Mesa entlang der longitudinalen Richtung kann größer als eine Erstreckung, z.B. eine Breite, der Halbleiter-Mesa entlang einer lateralen Richtung sein, die senkrecht zur longitudinalen Richtung ist. Eine Erstreckung der Halbleiter-Mesa entlang der longitudinalen Richtung kann auch größer als eine Erstreckung, z.B. eine Höhe, der Halbleiter-Mesa entlang einer vertikalen Richtung sein, die zur longitudinalen Richtung senkrecht ist und auch zur ersten Oberfläche des Halbleiterkörpers senkrecht ist.
  • Die Halbleitervorrichtung kann ferner eine Elektrodengrabenstruktur enthalten, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur kann an eine Seite der Halbleiter-Mesa grenzen. Das Dielektrikum kann eine Schicht oder eine Kombination von Schichten, z.B. einen Schichtstapel dielektrischer Schichten, beispielsweise Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z.B. undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hoher Dielektrizitätskonstante oder dielektrische Schichten mit niedriger Dielektrizitätskonstante, umfassen. Die Elektrode kann ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartet dotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen enthalten. In einigen Ausführungsformen kann die Elektrode eine Gateelektrode sein und kann das Dielektrikum ein Gatedielektrikum sein. Die entsprechende Elektrodengrabenstruktur kann als eine Gate-Elektrodengrabenstruktur oder aktive Elektrodengrabenstruktur bezeichnet werden. In einer aktiven Elektrodengrabenstruktur kann ein Kanalstrom gesteuert werden, indem zum Beispiel eine an die Gateelektrode in der aktiven Elektrodengrabenstruktur angelegte Spannung variiert wird. Die Elektrode kann auch eine mit den Sourcegebieten elektrisch verbundene Sourceelektrode sein. Die entsprechende Elektrodengrabenstruktur kann als Source-Elektrodengrabenstruktur oder passive Elektrodengrabenstruktur bezeichnet werden. Andere passive Elektrodengrabenstrukturen können wie folgt konfiguriert sein. Die Elektrodenstruktur kann auch eine Blind- bzw. Dummy-Gateelektrode sein. Obgleich das Dummy-Gate mit dem Gate- oder Steueranschluss elektrisch verbunden sein kann, kann das Dummy-Gate zu einer Steuerung eines Kanalstroms in der Mesa, die an die Dummy-Gate-Grabenstruktur grenzt, beispielsweise wegen fehlender Sourcegebiete in der Mesa, die an die Dummy-Gate-Grabenstruktur (Dummy-Mesa) grenzt, nicht beitragen. Statt fehlender Sourcegebiete können alternativ die Sourcegebiete in einer einer Dummy-Gatestruktur benachbarten Dummy-Mesa nicht mit dem Lastanschluss elektrisch verbunden sein. Anstelle einer elektrischen Verbindung der Elektrode mit den Sourcegebieten kann die Elektrode auch mit einem Hilfspotential elektrisch verbunden oder elektrisch schwebend bzw. potentialfrei sein. Die Elektrodengrabenstruktur, die an die entgegengesetzten Seitenwände der Halbleiter-Mesa grenzt, kann sowohl aktive Elektrodengrabenstrukturen als auch passive Elektrodengrabenstrukturen oder eine Kombination einer aktiven und einer passiven Elektrodenstruktur sein. Es kann mehrere passive Elektrodengrabenstrukturen geben, die zwischen zwei aktiven Elektrodengrabenstrukturen benachbarter Transistorzellen angeordnet sind.
  • Die Isolierungsgrabenstruktur kann beispielsweise ein oder mehrere elektrisch isolierende Materialien enthalten, z.B. eines oder mehrere von Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Siliziumglas, zum Beispiel BSG (Borsilikatglas), PSG (Posphorsilikatglas) oder BPSG (Borphosphorsilikatglas), TEOS (Tetraethylorthosilikat)oxid.
  • Die Isolierungsgrabenstruktur kann sich durch zumindest eine Halbleiter-Mesa und in oder durch zumindest eine Elektrodengrabenstruktur entlang einer ersten lateralen Richtung erstrecken. Die erste laterale Richtung kann eine laterale Richtung sein, die von der longitudinalen Richtung der Halbleiter-Mesa verschieden ist. Seitenwände der Isolierungsgrabenstruktur können konisch bzw. abgeschrägt sein. Seitenwandabschrägungen können beispielsweise auf der Basis einer Ätzprozessauswahl eingestellt werden. Isotrope und/oder anisotrope Ätzprozesse und eine beliebige Kombinationen davon können eingestellt werden, um zum Beispiel eine gewünschte Abschrägung der Seitenwände einzustellen.
  • In einigen anderen Ausführungsformen kann sich die Isolierungsgrabenstruktur durch die Halbleiter-Mesa erstrecken und kann beispielsweise durch gegenüberliegende Elektrodengrabenstrukturen begrenzt sein. Mit anderen Worten kann sich die Isolierungsgrabenstruktur beispielsweise nicht in oder durch die Elektrodengrabenstrukturen erstrecken.
  • Die Isolierungsgrabenstruktur kann eine Eingrenzung von Ladungsträgern, z.B. Löchern in einen IGBT mit einem Kanal vom n-Typ, ermöglichen, wodurch eine Verbesserung einer Kollektor-Emitter-Sättigungsspannung Vce(sat) und/oder eine Reduzierung von Einschaltverlusten Eon ermöglicht werden/wird. Die Isolierungsgrabenstruktur kann ferner eine Reduzierung einer Kopplungskapazität zwischen zwei benachbarten Sourcegebieten ermöglichen. Die Isolierungsgrabenstruktur kann beispielsweise auch eine Reduzierung einer Gate-Source-Kapazität Cgs ermöglichen, während eine Rückkopplungskapazität Cgd aufrecht erhalten wird.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner eine zweite Isolierungsgrabenstruktur aufweisen, die mit einem oder mehreren Isoliermaterialien gefüllt ist. Die zweite Isolierungsgrabenstruktur kann in einem Abschlussrandgebiet angeordnet sein, das das aktive Vorrichtungsgebiet zumindest teilweise umgibt. In einigen Ausführungsformen kann die zweite Isolierungsgrabenstruktur das aktive Vorrichtungsgebiet vollständig umgeben.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet aufweisen. Die Halbleiter-Mesa kann Sourcegebiete aufweisen, die entlang einer longitudinalen Richtung der Halbleiter-Mesa angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Zudem kann die Halbleitervorrichtung eine Elektrodengrabenstruktur aufweisen, die ein Dielektrikum und eine Elektrode aufweist. Die Elektrodengrabenstruktur kann an eine Seite der Halbleiter-Mesa grenzen. Die Halbleitervorrichtung kann ferner eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur aufweisen, wobei sich die Isolierungsgrabenstruktur durch die Halbleiter-Mesa entlang einer ersten lateralen Richtung erstreckt. Die Halbleitervorrichtung kann zudem eine zweite, mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur aufweisen. Die zweite Isolierungsgrabenstruktur ist in einem Abschlussrandgebiet angeordnet, und das aktive Vorrichtungsgebiet ist von dem Abschlussrandgebiet lateral umgeben.
  • Die zweite Isolierungsgrabenstruktur kann beispielsweise einen Ersatz von LOCOS-(lokale Oxidation von Silizium)Isolierungsstrukturen im Abschlussrandgebiet ermöglichen. Dadurch können eine Reduzierung der Herstellungskosten sowie mehr Flexibilität und Steuerbarkeit von Abmessungen einer Isolierungsstruktur im Abschlussrandgebiet z.B. aufgrund des Vermeidens von Vogelschnäbeln von LOCOS erreicht werden. Die zweite Isolierungsstruktur kann ferner kleinere elektrische Felder an der Grenzfläche zu einem Imid, Gel oder einer Formverbindung sowie geringere Kontaminations-/Pentodenrisiken ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann ein vertikaler Abstand zwischen einer Bodenseite der Isolierungsgrabenstruktur und einem Niveau der oberen Oberfläche der Halbleiter-Mesa, z.B. eine erste Tiefe, größer als ein vertikaler Abstand zwischen einer Bodenseite der zweiten Isolierungsgrabenstruktur und dem Niveau der oberen Oberfläche der Halbleiter-Mesa, z.B. eine zweite Tiefe, sein. Die ersten und zweiten Isolierungsgrabenstrukturen können beispielsweise mittels verschiedener fotolithografischer Prozesse gebildet werden. Die ersten und zweiten Tiefen können je nach gewünschten Effekten der jeweiligen Isolierungsgrabenstruktur festgelegt werden. Die erste Tiefe der Isolierungsgrabenstruktur im aktiven Vorrichtungsgebiet kann im Hinblick auf eine Ladungsträgereingrenzung festgelegt werden, und die zweite Tiefe kann beispielsweise im Hinblick auf eine Reduzierung der elektrischen Feldstärke in dem Abschlussrandgebiet festgelegt werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann das aktive Vorrichtungsgebiet von der zweiten Isolierungsstruktur vollständig lateral umgeben sein.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann ein vertikaler Abstand zwischen einer Bodenseite der zweiten Grabenisolierungsstruktur und einem Niveau der oberen Oberfläche der Halbleiter-Mesa in einem Bereich von 1 µm bis 10 µm oder in einem Bereich von 2 µm bis 5 µm liegen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann sich die Isolierungsgrabenstruktur entlang der ersten lateralen Richtung in die oder durch die Elektrodengrabenstruktur erstrecken.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Halbleiter-Mesa ferner ein Bodygebiet aufweisen, und ein vertikales Niveau einer Bodenseite, z.B. eine Tiefe, der Isolierungsgrabenstruktur kann in einem Bereich von einer Bodenseite des Bodygebiets zu einer Bodenseite der Elektrodengrabenstruktur liegen. Dadurch kann eine Ladungsträgereingrenzung weiter verbessert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann sich ein bodenseitiger Abschnitt der Isolierungsgrabenstruktur in oder durch die Elektrodengrabenstruktur erstrecken, und der bodenseitige Abschnitt kann an eine in der Elektrodengrabenstruktur ausgebildete Elektrode grenzen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Elektrodengrabenstruktur eine oder mehrere einer Gateelektrode, die an ein Gatedielektrikum grenzt, einer elektrisch schwebenden bzw. potentialfreien Elektrode und einer mit den Sourcegebieten elektrisch verbundenen Elektrode enthalten.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Isolierungsgrabenstruktur ferner einen oder mehrere Hohlräume aufweisen. Dies kann beispielsweise eine Reduzierung einer Spannung im Halbleiterkörper ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Isolierungsgrabenstruktur zwischen zwei benachbarten, in der Halbleiter-Mesa angeordneten Sourcegebieten gelegen sein. In einigen Ausführungsformen kann eines der gegenüberliegenden Sourcegebiete, oder können beide, direkt an die Isolierungsgrabenstruktur grenzen. In anderen Ausführungsformen kann beispielsweise ein Teil des Bodygebiets zwischen jedem der gegenüberliegenden Sourcegebiete und der Isolierungsgrabenstruktur angeordnet sein.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung kann eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet ausgebildet werden. Eine Elektrodengrabenstruktur, die ein Dielektrikum und eine Elektrode enthält, kann ausgebildet werden, wobei die Elektrodengrabenstruktur an eine Seite der Halbleiter-Mesa grenzt. Eine Isolierungsgrabenstruktur, die ein oder mehrere Isoliermaterialien aufweist, kann gebildet werden, wobei sich die Isolierungsgrabenstruktur durch die Halbleiter-Mesa und in oder durch die Elektrodengrabenstruktur entlang einer ersten lateralen Richtung erstreckt. Sourcegebiete können entlang einer lateralen Richtung der Halbleiter-Mesa ausgebildet und angeordnet werden und entlang der longitudinalen Richtung voneinander getrennt sein.
  • Gemäß einer Ausführungsform kann das Verfahren ferner ein Ausbilden einer zweiten, mit einem oder mehreren Isoliermaterialien gefüllten Isolierungsgrabenstruktur aufweisen, wobei die zweite Isolierungsgrabenstruktur in einem Abschlussrandgebiet angeordnet ist, das das aktive Vorrichtungsgebiet zumindest teilweise umgibt.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung kann eine Halbleiter-Mesa in einem aktiven Vorrichtungsgebiet ausgebildet werden. Eine Elektrodengrabenstruktur, die ein Dielektrikum und eine Elektrode aufweist, kann ausgebildet werden, wobei die Elektrodengrabenstruktur an eine Seite der Halbleiter-Mesa grenzt. Eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur kann ausgebildet werden, wobei sich die Isolierungsgrabenstruktur entlang einer ersten lateralen Richtung durch die Halbleiter-Mesa erstreckt. Eine zweite, mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur kann ausgebildet werden, wobei die zweite Isolierungsgrabenstruktur in einem Abschlussrandgebiet angeordnet ist, und das aktive Vorrichtungsgebiet ist von dem Abschlussrandgebiet lateral umgeben. Sourcegebiete können entlang einer longitudinalen Richtung der Halbleiter-Mesa ausgebildet und angeordnet werden und entlang der longitudinalen Richtung voneinander getrennt sein.
  • Gemäß einer Ausführungsform des Verfahrens können die Isolierungsgrabenstruktur und die zweite Isolierungsgrabenstruktur gleichzeitig gebildet werden. Gräben der Isolierungsgrabenstruktur und der zweiten Isolierungsgrabenstruktur können mittels eines gemeinsamen fotolithografischen Prozesses, z.B. durch einen oder mehrere gemeinsame Ätzprozesse, ausgebildet werden.
  • Gemäß einer Ausführungsform des Verfahrens können die Isolierungsgrabenstruktur und die zweite Isolierungsgrabenstruktur mittels separater fotolithografischer Prozesse gebildet werden.
  • Gemäß einer Ausführungsform des Verfahrens können zumindest einige der ein oder mehr Isoliermaterialien, die den Isolierungsgraben und den zweiten Isolierungsgraben füllen, in den Isolierungsgräben gleichzeitig gebildet werden. Somit können Prozesse zur Abscheidung von Isolierschichten beispielsweise die Isolierungsgräben gleichzeitig füllen.
  • Gemäß einer Ausführungsform des Verfahrens kann ein Ausbilden der zweiten Isolierungsgrabenstruktur ein Ätzen eines Grabens in einen Halbleiterkörper bis zu einer Tiefe in einem Bereich von 2 µm bis 5 µm einschließen.
  • Gemäß einer Ausführungsform des Verfahrens können die Isolierungsgrabenstruktur und die zweite Isolierungsgrabenstruktur nach Ausbilden der Elektrodengrabenstruktur ausgebildet werden. Mit anderen Worten können beispielsweise Gräben der Isolierungsgrabenstruktur und der zweiten Isolierungsgrabenstruktur nach Füllen von Gateelektrodengräben mit einem Gatedielektrikum und einer Gateelektrode gebildet werden.
  • Gemäß einer Ausführungsform des Verfahrens kann ein Ausbilden der Isolierungsgrabenstruktur ein Entfernen eines Teils einer Elektrode der Elektrodengrabenstruktur aufweisen. Dadurch kann beispielsweise eine transversale Leitfähigkeit der Elektrode in den Elektrodengrabenstrukturen eingestellt werden. Auch kann beispielsweise eine Gate-Source-Kapazität reduziert werden.
  • 1A bis 1D veranschaulichen einen Bereich einer Halbleitervorrichtung 500, der ein Trenngebiet 400 zwischen benachbarten Sourcegebieten 110, die einer gleichen Halbleiter-Mesa 160 zugeordnet sind, enthält.
  • Die Halbleitervorrichtung 500 kann eine Halbleiterdiode, zum Beispiel eine MCD (MOS-gesteuerte Diode) oder ein IGBT (Bipolartransistor mit isoliertem Gate) oder ein RC-IGBT (rückwärts leitender Bipolartransistor mit isoliertem Gate) sein. Ein Halbleiterkörper 100 der Halbleitervorrichtung 500 kann beispielsweise von einem einkristallinen Halbleitermaterial, zum Beispiel Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) gebildet werden.
  • Der Halbleiterkörper 100 weist eine erste Oberfläche 101, die annähernd planar sein kann oder die durch eine Ebene definiert sein kann, die von koplanaren Oberflächenabschnitten aufgespannt wird, sowie eine vorwiegend planare zweite Oberfläche 102 auf, die zur ersten Oberfläche 101 parallel ist. Ein minimaler Abstand zwischen den ersten und zweiten Oberflächen 102 hängt von dem für die Halbleitervorrichtung 500 spezifizierten Spannungssperrvermögen ab. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 in einem Bereich von 90 µm bis 120 µm für eine auf Silizium (Si) basierende Halbleitervorrichtung liegen, die für eine Sperrspannung von über 1200 V spezifiziert ist. Andere Ausführungsformen in Bezug auf Halbleitervorrichtungen mit größeren Sperrvermögen können Halbleiterkörper 100 mit einer Dicke von einigen 100 µm vorsehen. Für Halbleitervorrichtungen mit niedrigerer Sperrspannung kann die Dicke geringer sein, z.B. in einem Bereich von 35 µm bis 90 µm für Silizium (Si) liegen.
  • Für Siliziumcarbid (SiC) kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 etwa 1/5 bis 1/10 des Werts einer Siliziumvorrichtung für das gleiche Sperrvermögen, z.B. von 9 µm bis 24 µm für eine für eine Sperrspannung von etwa 1200 V spezifizierte SiC-Halbleitervorrichtung, betragen.
  • In einer zur ersten Ebene 101 parallelen Ebene kann der Halbleiterkörper 100 eine rechtwinklige Form mit einer Randlänge im Bereich von einem oder mehreren Millimetern bis zu einem oder mehreren Zentimetern aufweisen. Eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung, und zur vertikalen Richtung orthogonale Richtungen sind laterale Richtungen.
  • Der Halbleiterkörper 100 enthält eine Driftzone 120 eines ersten Leitfähigkeitstyps und ein Bodygebiet 115 eines zweiten Leitfähigkeitstyps. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Das Bodygebiet 115 ist zwischen der ersten Oberfläche 101 und der Driftzone 120 gelegen. Eine Kontaktschicht 130 kann zwischen der Driftzone 120 und der zweiten Oberfläche 102 angeordnet sein.
  • Für die veranschaulichten Ausführungsformen ist der erste Leitfähigkeitstyp der n-Typ und ist der zweite Leitfähigkeitstyp der p-Typ. Ähnliche Betrachtungen, wie im Folgenden skizziert, gelten für Ausführungsformen, wobei der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist.
  • Eine Störstellenkonzentration bzw. Fremdstoffkonzentration in der Driftzone 120 kann mit zunehmendem Abstand zur ersten Oberfläche 101 zumindest in Bereichen ihrer vertikalen Ausdehnung graduell oder in Stufen zunehmen oder abnehmen. Gemäß anderen Ausführungsformen kann die Störstellenkonzentration in der Driftzone 120 annähernd gleichmäßig sein. Für auf Silizium basierende IGBTs kann eine mittlere Störstellenkonzentration in der Driftzone 120 zwischen 5 × 1012 (5E12) cm-3 und 1 × 1015 (1E15) cm-3, zum Beispiel in einem Bereich von 1 × 1013 (1E13)cm-3 bis 1 × 1014 (1E14) cm-3, liegen. Im Fall einer auf SiC basierenden Halbleitervorrichtung kann eine mittlere Störstellenkonzentration in der Driftzone 120 zwischen 5 × 1014 (5E14) cm-3 und 1 × 1017 (1E17) cm-3, zum Beispiel in einem Bereich von 1 × 1015 (1E15) cm-3 bis 1 × 1016 (1E16) cm-3, liegen.
  • Die Kontaktschicht 130 kann an eine Zielkonfiguration der Halbleitervorrichtung 500 angepasst sein. Für einen IGBT kann die Kontaktschicht 130 eine oder mehrere Schichten des zweiten Leitfähigkeitstyps umfassen, die dafür konfiguriert ist, als rückseitiger Emitter zu dienen. Eine mittlere Störstellenkonzentration für die Kontaktschicht 130 kann zumindest 1 × 1016 (1E16) cm-3, zum Beispiel zumindest 5 × 1017 (5E17) cm-3, betragen. Für einen RC-IGBT kann die Kontaktschicht 130 erste Zonen des Leitfähigkeitstyps der Bodygebiete 115 und zweite Zonen des Leitfähigkeitstyps der Driftzone 120 enthalten. Die Störstellenkonzentrationen in den ersten und zweiten Zonen können ausreichend hoch eingerichtet werden, um einen ohmschen Kontakt mit einer Kontaktelektrode, z.B. einem direkt an die zweite Oberfläche 102 grenzenden Metall, auszubilden.
  • Eine Feldstoppschicht 128 des ersten Leitfähigkeitstyps kann die Kontaktschicht 130 von der Driftzone 120 trennen, wobei eine mittlere Netto-Störstellenkonzentration in der Feldstoppschicht 128 beispielsweise um zumindest eine Größenordnung niedriger als die Störstellenkonzentration in der Kontaktschicht 130 sein kann und um zumindest eine Größenordnung höher als in der Driftzone 120 sein kann.
  • Elektrodengrabenstrukturen 150, 180 erstrecken sich von der ersten Oberfläche 101 aus in die Driftzone 120. Bereiche des Halbleiterkörpers 100 zwischen benachbarten Elektrodengrabenstrukturen 150, 180 bilden Halbleiter-Mesas 160.
  • Die Elektrodengrabenstrukturen 150, 180 können Streifen sein, die sich entlang einer Ausdehnungsrichtung, d.h. der longitudinalen Richtung, der Halbleiter-Mesas 160 erstrecken. Gemäß einer Ausführungsform kann die Ausdehnungsrichtung ausschließlich parallel zur ersten lateralen Richtung sein, so dass die Halbleiter-Mesas 160 und die Elektrodengrabenstrukturen 150, 180 gerade Streifenstrukturen sind. Gemäß einer anderen Ausführungsform kann sich die Ausdehnungsrichtung in Bezug auf die erste laterale Richtung so ändern, dass die Halbleiter-Mesas 160 und Elektrodengrabenstrukturen 150, 180 gestaffelte oder Zickzack-Streifen bilden. Die Halbleiter-Mesas 160 können mit einem gleichmäßigen Pitch (Abstand von Mitte zu Mitte) von beispielsweise 400 nm bis 20 µm, zum Beispiel 800 nm bis 2 µm, regelmäßig angeordnet sein.
  • Aktive Elektrodengrabenstrukturen 150 können eine Gateelektrode 155 und ein Gatedielektrikum 151 enthalten, das die Gateelektrode 155 vom Halbleiterkörper 100 trennt. Die Gateelektrode 155 kann eine homogene Struktur sein oder kann eine geschichtete Struktur aufweisen, die eine oder mehrere leitfähige Schichten umfasst. Gemäß einer Ausführungsform kann die Gateelektrode 155 hochdotiertes polykristallines Silizium enthalten.
  • Das Gatedielektrikum 151 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, oder ein Halbleiteroxidnitrid, zum Beispiel Siliziumoxinitrid, enthalten.
  • Passive Elektrodengrabenstrukturen 180 können eine Feldelektrode 185 und ein Felddielektrikum 181 enthalten, das die Feldelektrode 185 vom Halbleiterkörper 100 trennt. Die Feldelektrode 185 kann eine homogene Struktur sein oder kann eine geschichtete Struktur aufweisen, die eine oder mehrere leitfähige Schichten umfasst. Gemäß einer Ausführungsform kann die Feldelektrode 185 eine hochdotierte polykristalline Siliziumschicht enthalten. Die Feldelektrode 185 und die Gateelektrode 155 können die gleiche Konfiguration aufweisen und können die gleichen Materialien enthalten.
  • Das Felddielektrikum 181 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, oder ein Halbleiteroxidnitrid, zum Beispiel Siliziumoxinitrid, enthalten. Die Feld- und Gatedielektrika 151, 181 können die gleiche Konfiguration aufweisen und/oder können die gleichen Materialien enthalten.
  • Aktive Elektroden- und passive Elektrodengrabenstrukturen 150, 180 können sich in regelmäßiger Weise abwechseln. Beispielsweise kann eine einzige passive Elektrodengrabenstruktur 180 zwischen jedem Paar Gate-Elektrodengrabenstrukturen 150 angeordnet sein. Gemäß anderen Ausführungsformen können zwei, drei oder mehr passive Elektrodengrabenstrukturen 180 zwischen jedem Paar aktiver Elektrodengrabenstrukturen 150 angeordnet sein. Die jeweilige Anordnung aktiver und passiver Elektrodengrabenstrukturen 150, 180 kann über eine laterale Richtung des Halbleiterkörpers 100 variieren. Beispielsweise kann die Anzahl passiver Elektrodengrabenstrukturen 180 zwischen jedem Paar aktiver Elektrodengrabenstrukturen 150 mit abnehmendem Abstand zu einem Randabschlussgebiet des Halbleiterkörpers 100 kontinuierlich oder stufenweise zunehmen oder abnehmen. Eine weitere Ausführungsform kann ausschließlich aktive Elektrodengrabenstrukturen 150 enthalten.
  • Die Gateelektroden 155 können mit einem Gateanschluss G der Halbleitervorrichtung 500 elektrisch verbunden sein. Die Feldelektroden 185 können mit einem Hilfsanschluss der Halbleitervorrichtung 500 elektrisch verbunden sein oder können mit einer der Lastelektroden der Halbleitervorrichtung 500 elektrisch verbunden sein oder können elektrisch schwebend bzw. potentialfrei sein. Beispielsweise können die Feldelektroden 185 mit der IGBT-Emitterelektrode, d.h. mit Sourcegebieten des IGBT, elektrisch verbunden oder gekoppelt sein.
  • Ein Abstand zwischen der ersten Oberfläche 101 und einem Boden der Elektrodengrabenstrukturen 150, 180 kann von 1 µm bis 30 µm, z.B. von 2 µm bis 7 µm, reichen. Eine laterale Breite der Halbleiter-Mesas 160 kann von 0,05 µm bis 10 µm, z.B. von 0,1 µm bis 1 µm, reichen.
  • Die Bodygebiete 115 sind in ersten Abschnitten der Halbleiter-Mesas 160 ausgebildet, die zur ersten Oberfläche 101 orientiert sind, und können direkt an die erste Oberfläche 101 in Abschnitten jeder Halbleiter-Mesa 160 grenzen. Eine mittlere Netto-Dotierstoffkonzentration in den Bodygebieten 115 kann im Bereich von 1 × 1016 (1E16) cm-3 bis 5 × 1018 (5E18) cm-3, zum Beispiel zwischen 1 × 1017 (1E17) cm-3 und 5 × 1017 (5E17) cm-3, liegen. Jedes Bodygebiet 115 bildet einen zweiten pn-Übergang pn2 mit der Driftzone 120 aus.
  • Erste Halbleiter-Mesas 160, die an zumindest eine aktive Elektrodengrabenstruktur 150 grenzen, enthalten ferner Sourcegebiete 110, die erste pn-Übergänge pn1 mit dem Bodygebiet 115 ausbilden. Zweite Halbleiter-Mesas 160 zwischen passiven Elektrodengrabenstrukturen 180 können frei von jeglichen Sourcegebieten 110 sein.
  • Die Sourcegebiete 110 können als Wannen ausgebildet sein, die sich von der ersten Oberfläche 101 aus in das Bodygebiet 115 erstrecken, und Transistorzellen TC definieren, die in einem ersten Abstand d1 entlang der longitudinalen Achse oder longitudinalen Richtung der jeweiligen Halbleiter-Mesa 160 angeordnet sind.
  • Der erste Abstand d1 zwischen benachbarten Sourcegebieten 110, die entlang der zweiten lateralen Richtung angeordnet sind, kann in einem Bereich von 0,3 µm bis 50 µm, zum Beispiel in einem Bereich von 1 µm bis 20 µm, liegen.
  • Eine dielektrische Struktur 220 trennt eine erste Lastelektrode 310 von der ersten Oberfläche 101. Die dielektrische Struktur 220 kann beispielsweise eine oder mehrere dielektrische Schichten, z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertes oder undotiertes Siliziumglas, zum Beispiel BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas), enthalten.
  • Die erste Lastelektrode 310 kann eine IGBT-Emitterelektrode sein oder kann mit einem ersten Lastanschluss L1, der der IGBT-Emitteranschluss der Halbleitervorrichtung 500 sein kann, elektrisch gekoppelt oder verbunden sein.
  • Kontaktstrukturen 315 verlaufen durch die dielektrische Struktur 220 und können sich in den Halbleiterkörper 100 erstrecken. Die Kontaktstrukturen 315 verbinden die erste Lastelektrode 310 elektrisch mit den Sourcegebieten 110 und den Bodygebieten 115. Eine Vielzahl räumlich getrennter Kontaktstrukturen 315 kann direkt an die jeweilige Halbleiter-Mesa 160 grenzen, wobei zumindest einige der Kontaktstrukturen den Sourcegebieten 110 zugeordnet sein können. Andere Ausführungsformen können streifenförmige Kontaktstrukturen 315 vorsehen, die sich entlang der gesamten longitudinalen Ausdehnung der jeweiligen Halbleiter-Mesa 160 erstrecken und direkt an die abgeschatteten Gebiete 165 grenzen.
  • Eine zweite Lastelektrode 320 grenzt direkt an die zweite Oberfläche 102 und die Kontaktschicht 130. Die zweite Lastelektrode 320 kann mit einem zweiten Lastanschluss L2 elektrisch verbunden sein, der der IGBT-Kollektoranschluss sein kann.
  • Jede der ersten und zweiten Lastelektroden 310, 320 kann beispielsweise eines oder mehrere von Aluminium (Al), Kupfer (Cu), Legierungen von Aluminium oder Kupfer, zum Beispiel Al-Si, AlCu oder AlSiCu, Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt), Palladium (Pd) enthalten.
  • In einem Trenngebiet 400 zwischen benachbarten Sourcegebieten 110, die entlang der longitudinalen Richtung angeordnet sind, ist die kapazitive Kopplung zwischen der Halbleiter-Mesa 160 und der Gateelektrode 155 niedriger als außerhalb des Trenngebiets 400.
  • Im Folgenden wird der Effekt des Trenngebiets 400 unter Bezugnahme auf einen n-Kanal-IGBT mit Source- und Driftzonen 110, 120 vom n-Typ und Bodygebieten 115 vom p-Typ beschrieben. Die gleichen Betrachtungen gelten entsprechend für p-Kanal-IGBTs.
  • In einem Ein-Zustand der Halbleitervorrichtung 500 übertrifft eine an die Gateelektroden 155 angelegte Spannung eine Schwellenspannung, bei der eine Inversionsschicht vom n-Typ durch die Bodygebiete 115 ausgebildet wird. Für eine zwischen den ersten und zweiten Lastelektroden 310, 320 angelegte Spannung Vce, die die eingebaute Spannung der dritten pn-Übergänge pn3 zwischen der Driftzone 120 oder der Feldstoppschicht 128 und Zonen vom p-Typ der Kontaktschicht 130 übersteigt, polt der resultierende Elektronenfluss zwischen den ersten und zweiten Lastelektroden 310, 320 die dritten pn-Übergänge pn3 in Durchlassrichtung, wobei Löcher in die Driftzone 120 injiziert werden. Das resultierende Ladungsträgerplasma hoher Dichte in der Driftzone 120 hat eine niedrige Kollektor-Emitter-Sättigungsspannung VCE,sat und niedrige Einschaltverluste zur Folge.
  • Durch Reduzieren der lateralen Leitfähigkeit entlang dem zweiten pn-Übergang pn2 aufgrund des Trenngebiets 400 zumindest für positive Gatespannungen nimmt der laterale Spannungsabfall schneller zu, so dass das jeweilige Bodygebiet 115 bei einem niedrigeren Strompegel zu injizieren beginnt. Infolgedessen kann eine Löchereingrenzung verbessert werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2A ist in dem Trenngebiet 400 eine Ausführungsform einer Isolierungsgrabenstruktur 421 ausgebildet. Die Isolierungsgrabenstruktur 421 enthält ein oder mehrere Isoliermaterialien. In einigen Ausführungsformen kann die Isolierungsgrabenstruktur ferner beispielsweise einen oder mehrere Hohlräume 430 zur Spannungsreduzierung enthalten. Die Hohlräume 430 können in jeder beliebigen der Ausführungsformen von hierin beschriebenen oder veranschaulichten Isolierungsgrabenstrukturen ausgebildet werden. Die Isolierungsgrabenstruktur 421 kann sich von einer Seitenwand der aktiven Elektrodengrabenstruktur durch die Halbleiter-Mesa 160 zu einer gegenüberliegenden Seitenwand einer jeweiligen der passiven Elektrodengrabenstruktur 180 erstrecken. Mit anderen Worten erstreckt sich die Isolierungsgrabenstruktur 421 nicht in die aktiven oder passiven Elektrodengrabenstrukturen 150, 180. Ein vertikaler Abstand oder eine Tiefe t1 zwischen einer Bodenseite 192 der Isolierungsgrabenstruktur 421 und einem Niveau der oberen Oberfläche der Halbleiter-Mesa an der ersten Oberfläche 101 ist größer als ein vertikaler Abstand oder eine Tiefe t2 zwischen einer Bodenseite 193 des Bodygebiets 115 und dem Niveau der oberen Oberfläche der Halbleiter-Mesa 160 an der ersten Oberfläche 101. Das vertikale Niveau der Bodenseite 192 der Isolierungsgrabenstruktur 421 kann beispielsweise in einem Bereich von der Bodenseite 193 des Bodygebiets 115 bis zur Bodenseite 195 der aktiven oder passiven Elektrodengrabenstrukturen 150, 180 liegen.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2B kann sich im Trenngebiet 400 die Isolierungsgrabenstruktur 421 auch in die aktiven oder passiven Elektrodengrabenstrukturen 150, 180 erstrecken, wodurch eine Reduzierung parasitärer Kapazitäten sowie einer transversalen Leitfähigkeit der jeweiligen Elektrode in der Grabenstruktur ermöglicht werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2C ist in dem Trenngebiet 400 eine andere Ausführungsform einer Isolierungsgrabenstruktur 421 veranschaulicht. Die Isolierungsgrabenstruktur 421 kann sich durch zumindest eine der Halbleiter-Mesas 160 und durch zumindest eine der aktiven oder passiven Elektrodengrabenstrukturen 150, 160 erstrecken. In der schematischen Veranschaulichung von 2C endet die Isolierungsgrabenstruktur 421 an Seitenwänden passiver Elektrodengrabenstrukturen 180. Wie in der schematischen Querschnittsansicht von 2D schematisch veranschaulicht ist, kann jedoch die Isolierungsgrabenstruktur 421 auch im MesaGebiet 160 oder in einer der aktiven oder passiven Elektrodengrabenstrukturen 150, 180 lateral enden. Die laterale Ausdehnung der Isolierungsgrabenstruktur 421 kann an die allgemeine Anforderung der Halbleitervorrichtung 500 angepasst sein und kann somit zum Beispiel von spezifischen Anforderungen an eine Löchereingrenzung und/oder einem Anordnungsmuster aktiver und passiver Elektrodengrabenstrukturen 150, 180 abhängen.
  • Die in 1A bis 2D veranschaulichten Ausführungsformen können auf beliebige Weise kombiniert werden und können ferner mit einer zweiten Isolierungsgrabenstruktur 422 kombiniert werden, die in der schematischen Draufsicht der Halbleitervorrichtung 500 von 3A veranschaulicht ist. Die zweite Isolierungsgrabenstruktur 422 ist außerhalb des aktiven Vorrichtungsgebiets, z.B. in einem Abschlussrandgebiet, in einer Chip-Peripherie, einem Gate-Verdrahtungs- oder Gate-Runner-Gebiet angeordnet, und das aktive Vorrichtungsgebiet kann zumindest teilweise, z.B. vollständig, von der zweiten Isolierungsstruktur 422 lateral umgeben sein.
  • Zu Veranschaulichungszwecken veranschaulicht die schematische Draufsicht von 3A Kombinationen der zweiten Isolierungsgrabenstruktur 422 mit einigen der Isolierungsgrabenstrukturen 421, die unter Bezugnahme auf 1A bis 2D beschrieben wurden.
  • In der Ausführungsform, die in der schematischen Querschnittsansicht von 3B veranschaulicht ist, die entlang einer Linie A-A' von 3A genommen ist, ist der vertikale Abstand t1 zwischen der Bodenseite 192 der Isolierungsgrabenstruktur 421 und einem Niveau der oberen Oberfläche der Halbleiter-Mesa 160 an der ersten Oberfläche 101 größer als ein vertikaler Abstand t3 zwischen einer Bodenseite 194 der zweiten Isolierungsgrabenstruktur 422 und dem Niveau der oberen Oberfläche der Halbleiter-Mesa an der ersten Oberfläche 101. Die Isolierungsgrabenstrukturen 421, 422 können durch separate fotolithografische Prozesse gebildet werden, die beispielsweise jeweils an die funktionalen Anforderungen der jeweiligen Isolierungsgrabenstruktur angepasst werden können. In einigen Ausführungsformen liegt ein vertikaler Abstand zwischen einer Bodenseite der zweiten Isolierungsgrabenstruktur 422 und einem Niveau der oberen Oberfläche der Halbleiter-Mesa in einem Bereich von 2 µm bis 5 µm.
  • In einer anderen Ausführungsform, die in der schematischen Querschnittsansicht von 3C veranschaulicht ist, welche entlang einer Linie A-A' von 3A genommen ist, ist der vertikale Abstand t1 zwischen einer Bodenseite 192 der Isolierungsgrabenstruktur 421 und einem Niveau der oberen Oberfläche der Halbleiter-Mesa 160 an der ersten Oberfläche 101 gleich dem vertikalen Abstand t3 zwischen der Bodenseite 194 der zweiten Isolierungsgrabenstruktur 422 und dem Niveau der oberen Oberfläche der Halbleiter-Mesa an der ersten Oberfläche 101. Die Isolierungsgrabenstrukturen 421, 423 können beispielsweise mittels eines gemeinsamen fotolithografischen Prozesses gleichzeitig gebildet werden.
  • Man erkennt, dass, während die beispielhaften Verfahren, die im Folgenden als eine Reihe von Schritten oder Ereignissen beschrieben werden, die beschriebene Reihenfolge solcher Schritte oder Ereignisse nicht in einem einschränkenden Sinn zu interpretieren ist. Vielmehr können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die oben oder unten beschrieben werden, auftreten.
  • Die oben beschriebenen Ausführungsformen können auf beliebige Weise kombiniert werden, und werden unter Bezugnahme auf beispielhafte Figuren, die im Folgenden beschrieben werden, weiter veranschaulicht. In den Figuren veranschaulichte Leitfähigkeitstypen, z.B. n-dotiert und p-dotiert, können auch bezüglich der veranschaulichten Leitfähigkeitstypen invertiert werden.
  • Funktionale und strukturelle Details, die in Bezug auf die Ausführungsformen oben beschrieben wurden, sollen im Folgenden gleichermaßen auf die beispielhaften Figuren Anwendung finden.
  • Eine Ausführungsform zum Herstellen einer Halbleitervorrichtung wird unter Bezugnahme auf die schematischen Querschnittsansichten der 4A bis 4H beschrieben.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4A weist ein Halbleiterkörper 100 Halbleiter-Mesas 160 in einem aktiven Vorrichtungsgebiet 132 auf. Elektrodengrabenstrukturen 140, die ein Dielektrikum 141 und eine Elektrode 142 aufweisen, erstrecken sich im aktiven Vorrichtungsgebiet 132 und in einem Abschlussrandgebiet 133 von einer ersten Oberfläche 101 aus in den Halbleiterkörper 100. Das Abschlussrandgebiet 133 ist lateral zwischen dem aktiven Vorrichtungsgebiet 132 und einer seitlichen Oberfläche 134 des Halbleiterkörpers 100 angeordnet. Die Elektrodengrabenstrukturen 140 grenzen an Seiten der Halbleiter-Mesas 160. Eine Maskenschicht 135, die eine oder mehrere Maskenteilschichten umfasst, z.B. Oxid- und/oder Nitridschichten, wird auf der ersten Oberfläche 101 angeordnet. Die Elektrodengrabenstrukturen 140 im Abschlussrandgebiet 133 nahe der seitlichen Oberfläche 134 können beispielsweise als Kanal-Stopp-Strukturen konfiguriert sein.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4B wird auf der ersten Oberfläche 101 eine erste Resist- bzw. Lackschicht 1361 ausgebildet und mittels Fotolithografie strukturiert. Erste Gräben 1371 werden z.B. mittels eines oder mehrerer Ätzprozesse im Abschlussrandgebiet 133 von ersten Oberfläche 101 aus in den Halbleiterkörper 100 ausgebildet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4C wird die erste Resistschicht 1361 von der ersten Oberfläche 101 entfernt. Eine zweite Resistschicht 1362 wird auf der ersten Oberfläche 101 ausgebildet und mittels Fotolithografie strukturiert. Zweite Gräben 1372 werden in dem aktiven Vorrichtungsgebiet 132 z.B. mittels eines oder mehrerer Ätzprozesse von der ersten Oberfläche 101 aus in den Halbleiterkörper 100 ausgebildet. Die zweiten Gräben 1372 erstrecken sich lateral zwischen gegenüberliegenden der Elektrodengrabenstrukturen 140 und können sich tiefer als die ersten Gräben 1371 in den Halbleiterkörper 100 erstrecken.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4D erfordert eine Ausbildung der zweiten Gräben 1372 ein Ätzen durch die Maskenschicht 135 und in den Halbleiterkörper 100. Je nach den Materialien, die für die Maskenschicht 135 und den Halbleiterkörper 100 verwendet werden, und je nach den zum Ausbilden der zweiten Gräben 1372 verwendeten Ätzprozessen, z.B. isotrope und/oder anisotrope Ätzprozesse, können Reste 137 der Maskenschicht 135 justiert werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4E wird die zweite Resistschicht 1362 entfernt und die ersten und zweiten Isolierungsgrabenstrukturen 421, 422 werden gebildet, indem die zweiten und ersten Gräben 1372, 1371 jeweils mit einem oder mehreren Isoliermaterialien gefüllt werden. Hohlräume 430 können in den ersten und/oder zweiten Isolierungsstrukturen, falls erwünscht, z.B. zum Zweck einer Spannungsreduzierung enthalten sein.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4F wird ein Teil der Maskenschicht 135 entfernt, wodurch eine modifizierte Maskenschicht 135' gebildet wird. Ein Body-Ionenimplantationsprozess mit einem nachfolgenden Diffusions/Aktivierungsprozess kann ausgeführt werden. Dadurch werden in dem aktiven Vorrichtungsgebiet 132 Bodygebiete 115 ausgebildet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4G können Abstandshalter 138 und ein Zwischenschicht-Dielektrikum 139 auf der ersten Oberfläche 101 ausgebildet werden. Kontaktöffnungen 143 können in dem Zwischenschicht-Dielektrikum 139 z.B. mittels Fotolithografie ausgebildet werden. Einige der Kontaktöffnungen 143 können sich bis zum Bodygebiet 115 erstrecken, und einige andere der Kontaktöffnungen 143 können sich bis zur Elektrode 142 erstrecken. Dadurch können aktive und passive Transistorzellen/aktive und passive Elektrodengrabenstrukturen definiert werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4H kann ein geneigter Source-Ionenimplantationsprozess mit einem nachfolgenden Diffusions/Aktivierungsprozess ausgeführt werden. Dadurch werden im aktiven Vorrichtungsgebiet 132 Sourcegebiete 110 ausgebildet. Eine Kontaktelektrode 146 wird auf der ersten Oberfläche 101 ausgebildet und z.B. mittels Fotolithografie strukturiert. In einigen Ausführungsformen können die Sourcegebiete vor Ausbilden des Zwischenschicht-Dielektrikums 139 gebildet werden.
  • Weitere Prozesse, z.B. Ionenimplantationen von Dotierstoffen oder Schichtabscheidungsprozesse, können abgesehen von jenen, die oben und im Folgenden beschrieben werden, ausgeführt werden.
  • Eine andere Ausführungsform zum Herstellen einer Halbleitervorrichtung wird unter Bezugnahme auf die schematischen Querschnittsansichten der 5A bis 5E beschrieben.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5A weist ein Halbleiterkörper 100 Halbleiter-Mesas 160 in einem aktiven Vorrichtungsgebiet 132 auf. Elektrodengrabenstrukturen 140, die ein Dielektrikum 141 und eine Elektrode 142 aufweisen, erstrecken sich in dem aktiven Vorrichtungsgebiet 132 und in einem Abschlussrandgebiet 133 von einer ersten Oberfläche 101 aus in den Halbleiterkörper 100. Das Abschlussrandgebiet 133 ist zwischen dem aktiven Vorrichtungsgebiet 132 und einer seitlichen Oberfläche 134 des Halbleiterkörpers 100 lateral angeordnet. Die Elektrodengrabenstrukturen 140 grenzen an Seiten der Halbleiter-Mesas 160. Der Halbleiterkörper 100 kann ferner ein p-dotiertes vergrabenes Gebiet 144 im Abschlussrandgebiet 133 aufweisen, das mit einigen der Elektrodengrabenstrukturen überlappt und das aktive Vorrichtungsgebiet umgibt. Eine Maskenschicht 135, die eine oder mehrere Maskenteilschichten, z.B. Oxid- und/oder Nitridschichten, umfasst, wird auf der ersten Oberfläche 101 angeordnet. Die Elektrodengrabenstrukturen 140 in dem Abschlussrandgebiet 133 nahe der seitlichen Oberfläche 134 können beispielsweise als Kanal-Stopp-Strukturen konfiguriert sein.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5B wird eine erste Resistschicht 1361 auf der ersten Oberfläche 101 ausgebildet und mittels Fotolithografie strukturiert. Erste Gräben 1371, die sich von der ersten Oberfläche 101 aus in den Halbleiterkörper 100 erstrecken, werden z.B. mittels eines oder mehrerer Ätzprozesse im Abschlussrandgebiet 133 ausgebildet. Gleichzeitig mit den ersten Gräben 1371 werden zweite Gräben 1372, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken, im aktiven Vorrichtungsgebiet 132 ausgebildet. Die zweiten Gräben 1372 erstrecken sich lateral durch das Halbleiter-Mesagebiet 160 und in gegenüberliegende der Elektrodengrabenstrukturen 140. Ein p-dotiertes VLD-(Variation einer lateralen Dotierung)Gebiet 145 kann als laterales Feldreduzierungselement z.B. mittels Ionenimplantationprozessen, in die ersten Gräben unter Verwendung einer Maskierschicht mit variierenden Größen von Öffnungen gebildet werden. In anderen Ausführungsformen können alternative Feldreduzierungskonzepte wie etwa JTE (Junction- bzw. Übergangs-Abschlussausdehnungen) oder p-dotierte Feldringe, wie sie dem Fachmann bekannt sind, genutzt werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5C wird die erste Resistschicht 1361 entfernt, und erste und zweite Isolierungsgrabenstrukturen 421, 422 werden gebildet, indem die ersten und zweiten Gräben 1372, 1371 jeweils mit einem oder mehreren Isoliermaterialien gefüllt werden. Die Verjüngung bzw. Abschrägung der Isolierungsgräben kann eingestellt werden, um eine hohlraumfreie Füllung der Isolierungsgräben zu erleichtern.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5D wird ein Teil der Maskenschicht 135 entfernt, wodurch eine modifizierte Maskenschicht 135' gebildet wird. Ein Body-Ionenimplantationsprozess mit einem nachfolgenden Diffusions/Aktivierungsprozess kann ausgeführt werden. Dadurch werden im aktiven Vorrichtungsgebiet 132 Bodygebiete 115 gebildet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5E werden ähnlich den unter Bezugnahme auf 4G und 4H beschriebenen Prozessen ein Zwischenschicht-Dielektrikum 139, Sourcegebiete 110 und eine Kontaktelektrode 146 ausgebildet.
  • Indem man beispielsweise eine laterale Abmessung von Öffnungen im zweiten Resist 1362 von 4C im aktiven Vorrichtungsgebiet 132 oder in der ersten Resistschicht 1361 von 5B im aktiven Vorrichtungsgebiet 132 modifiziert, kann sich die erste Isolierungsgrabenstruktur 421 durch eine oder mehrere der Halbleiter-Mesas 160 und durch eine oder mehrere der Elektrodengrabenstrukturen 140 erstrecken. Dadurch kann zum Beispiel eine Gateladung passiver Elektrodengrabenstrukturen wie etwa Dummy-Gatestrukturen reduziert werden. Dies ist in der Querschnittsansicht von 6, die entlang einer longitudinalen Richtung der Gatestrukturen 140 genommen ist, schematisch veranschaulicht. Eine Bereitstellung der ersten und/oder zweiten Isolierungsgrabenstrukturen kann somit beispielsweise auch eine Reduzierung der Gate-Source-Kapazität Cgs oder Gateladung und/oder eine verbesserte Zuverlässigkeit im Hinblick auf eine Reduzierung in der elektrischen Feldstärke ermöglichen.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (21)

  1. Leistungs-Halbleitervorrichtung (500), aufweisend: eine Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet, wobei die Halbleiter-Mesa (160) Sourcegebiete (110) aufweist, die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind; eine Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) aufweist, wobei die Elektrodengrabenstruktur (150, 180) an eine Seite der Halbleiter-Mesa (160) grenzt; und eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (421), wobei sich die Isolierungsgrabenstruktur (421) durch die Halbleiter-Mesa (160) und in oder durch die Elektrodengrabenstruktur (150, 180) entlang einer ersten lateralen Richtung erstreckt.
  2. Leistungs-Halbleitervorrichtung (500) nach Anspruch 1, ferner aufweisend eine zweite, mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (422), wobei die zweite Isolierungsgrabenstruktur (422) in einem Abschlussrandgebiet angeordnet ist, das das aktive Vorrichtungsgebiet zumindest teilweise umgibt.
  3. Leistungs-Halbleitervorrichtung (500), aufweisend: eine Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet, wobei die Halbleiter-Mesa (160) Sourcegebiete (110) aufweist, die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind; eine Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) aufweist, wobei die Elektrodengrabenstruktur (150, 180) an eine Seite der Halbleiter-Mesa (160) grenzt; eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (421), wobei sich die Isolierungsgrabenstruktur (421) durch die Halbleiter-Mesa (160) entlang einer ersten lateralen Richtung erstreckt; und eine zweite, mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (422), wobei die zweite Isolierungsgrabenstruktur (422) in einem Abschlussrandgebiet angeordnet ist und das aktive Vorrichtungsgebiet von dem Abschlussrandgebiet lateral umgeben ist.
  4. Leistungs-Halbleitervorrichtung (500) nach einem der Ansprüche 2 und 3, wobei ein vertikaler Abstand (t1) zwischen einer Bodenseite (192) der Isolierungsgrabenstruktur (421) und einem Niveau einer oberen Oberfläche der Halbleiter-Mesa (160) größer ist als ein vertikaler Abstand (t2) zwischen einer Bodenseite (194) der zweiten Isolierungsgrabenstruktur (422) und dem Niveau der oberen Oberfläche der Halbleiter-Mesa (160).
  5. Leistungs-Halbleitervorrichtung (500) nach einem der Ansprüche 2 bis 4, wobei das aktive Vorrichtungsgebiet von der zweiten Isolierungsgrabenstruktur (422) vollständig lateral umgeben ist.
  6. Leistungs-Halbleitervorrichtung (500) nach einem der Ansprüche 2 bis 5, wobei ein vertikaler Abstand (t3) zwischen einer Bodenseite der zweiten Isolierungsgrabenstruktur (422) und einem Niveau einer oberen Oberfläche der Halbleiter-Mesa (160) in einem Bereich von 2 µm bis 5 µm liegt.
  7. Leistungs-Halbleitervorrichtung (500) nach Anspruch 3, wobei sich die Isolierungsgrabenstruktur (421) in oder durch die Elektrodengrabenstruktur (150, 180) entlang der ersten lateralen Richtung erstreckt.
  8. Leistungs-Halbleitervorrichtung (500) nach einem der vorhergehenden Ansprüche, wobei die Halbleiter-Mesa (160) ferner ein Bodygebiet (115) aufweist und ein vertikales Niveau einer Bodenseite (192) der Isolierungsgrabenstruktur (421) in einem Bereich von einer Bodenseite (193) des Bodygebiets (115) bis zu einer Bodenseite (194) der Elektrodengrabenstruktur (150, 180) liegt.
  9. Leistungs-Halbleitervorrichtung (500) nach einem der vorhergehenden Ansprüche, wobei sich ein bodenseitiger Abschnitt der Isolierungsgrabenstruktur in oder durch die Elektrodengrabenstruktur (150, 180) erstreckt und der bodenseitige Abschnitt an eine Elektrode (155, 185) grenzt, die in der Elektrodengrabenstruktur (150, 180) ausgebildet ist.
  10. Leistungs-Halbleitervorrichtung (500) nach einem der vorhergehenden Ansprüche, wobei die Elektrodengrabenstruktur (150, 180) eine oder mehrere einer Gateelektrode (155), die an ein Gatedielektrikum grenzt, einer elektrisch schwebenden Elektrode und einer mit den Sourcegebieten (110) elektrisch verbundenen Elektrode enthält.
  11. Leistungs-Halbleitervorrichtung (500) nach einem der vorhergehenden Ansprüche, wobei die Isolierungsgrabenstruktur (421) ferner einen oder mehr Hohlräume (430) aufweist.
  12. Leistungs-Halbleitervorrichtung (500) nach einem der vorhergehenden Ansprüche, wobei die Isolierungsgrabenstruktur (421) zwischen zwei, in der Halbleiter-Mesa (160) angeordneten benachbarten Sourcegebieten (110) gelegen ist.
  13. Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung (500), wobei das Verfahren aufweist: Ausbilden einer Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet; Ausbilden einer Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) enthält, wobei die Elektrodengrabenstruktur (150, 180) an eine Seite der Halbleiter-Mesa (160) grenzt; Ausbilden einer Isolierungsgrabenstruktur (421), die ein oder mehrere Isoliermaterialien aufweist, wobei sich die Isolierungsgrabenstruktur (421) durch die Halbleiter-Mesa (160) und in oder durch die Elektrodengrabenstruktur (150, 180) entlang einer ersten lateralen Richtung erstreckt; und Ausbilden von Sourcegebieten (110), die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind.
  14. Verfahren nach Anspruch 13, ferner aufweisend ein Ausbilden einer zweiten, mit einem oder mehreren Isoliermaterialien gefüllten Isolierungsgrabenstruktur (422), wobei die zweite Isolierungsgrabenstruktur (422) in einem Abschlussrandgebiet angeordnet wird, das das aktive Vorrichtungsgebiet zumindest teilweise umgibt.
  15. Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung (500), wobei das Verfahren aufweist: Ausbilden einer Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet; Ausbilden einer Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) enthält, wobei die Elektrodengrabenstruktur (150, 180) an eine Seite der Halbleiter-Mesa (160) grenzt; Ausbilden einer, mit einem oder mehreren Isoliermaterialien gefüllten Isolierungsgrabenstruktur (421), wobei sich die Isolierungsgrabenstruktur (421) durch die Halbleiter-Mesa (160) entlang einer ersten lateralen Richtung erstreckt; Ausbilden einer zweiten, mit einem oder mehreren Isoliermaterialien gefüllten Isolierungsgrabenstruktur (422), wobei die zweite Isolierungsgrabenstruktur (422) in einem Abschlussrandgebiet angeordnet ist und das aktive Vorrichtungsgebiet von dem Abschlussrandgebiet lateral umgeben ist; und Ausbilden von Sourcegebieten (110), die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind.
  16. Verfahren nach einem der Ansprüche 14 und 15, wobei die Isolierungsgrabenstruktur (421) und die zweite Isolierungsgrabenstruktur (422) gleichzeitig gebildet werden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die Isolierungsgrabenstruktur und die zweite Isolierungsgrabenstruktur mittels separater fotolithografischer Prozesse gebildet werden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei zumindest einige der ein oder mehr Isoliermaterialien in der Isolierungsgrabenstruktur und der zweiten Isolierungsgrabenstruktur (421, 422) in der Isolierungsgrabenstruktur und der zweiten Isolierungsgrabenstruktur (421, 422) gleichzeitig ausgebildet werden.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei ein Ausbilden der zweiten Isolierungsgrabenstruktur (422) ein Ätzen eines Grabens in einen Halbleiterkörper bis zu einer Tiefe in einem Bereich von 2 µm bis 5 µm aufweist.
  20. Verfahren nach einem der Ansprüche 13 bis 19, wobei die Isolierungsgrabenstruktur (421) und die zweite Isolierungsgrabenstruktur (422) nach Ausbilden der Elektrodengrabenstruktur (150, 180) gebildet werden.
  21. Verfahren nach Anspruch 20, wobei ein Ausbilden der Isolierungsgrabenstruktur (421) ein Entfernen eines Teils einer Elektrode (155, 185) der Elektrodengrabenstruktur (150, 180) aufweist.
DE102019107151.8A 2019-03-20 2019-03-20 Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür Pending DE102019107151A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019107151.8A DE102019107151A1 (de) 2019-03-20 2019-03-20 Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür
US16/821,429 US11195942B2 (en) 2019-03-20 2020-03-17 Semiconductor device including electrode trench structure and isolation trench structure and manufacturing method therefore
CN202010201971.8A CN111725311A (zh) 2019-03-20 2020-03-20 包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019107151.8A DE102019107151A1 (de) 2019-03-20 2019-03-20 Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
DE102019107151A1 true DE102019107151A1 (de) 2020-09-24

Family

ID=72334194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019107151.8A Pending DE102019107151A1 (de) 2019-03-20 2019-03-20 Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür

Country Status (3)

Country Link
US (1) US11195942B2 (de)
CN (1) CN111725311A (de)
DE (1) DE102019107151A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020107277A1 (de) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc-igbt
US12015079B2 (en) * 2021-08-30 2024-06-18 Polar Semiconductor, Llc Transistor with single termination trench having depth more than 10 microns

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080422A1 (en) * 2005-09-30 2007-04-12 Infineon Technologies Ag Semiconductor component with PN junction
US20130069109A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device having trench structure and method of manufacturing the same
DE102014111219A1 (de) * 2013-08-07 2015-04-02 Infineon Technologies Ag Randabschlussstruktur mit Grabenisolationsgebieten
DE102014117364A1 (de) * 2013-11-27 2015-05-28 Infineon Technologies Ag Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102015107331A1 (de) * 2014-05-12 2015-11-12 Infineon Technologies Ag Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102015107319A1 (de) * 2014-05-12 2015-11-12 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit in Halbleitermesas gebildeten Sourcezonen
DE102015121100A1 (de) * 2015-12-03 2017-06-08 Infineon Technologies Ag Halbleiterbauelement mit grabenrandabschluss
US9899477B2 (en) * 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080422A1 (en) * 2005-09-30 2007-04-12 Infineon Technologies Ag Semiconductor component with PN junction
US20130069109A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device having trench structure and method of manufacturing the same
DE102014111219A1 (de) * 2013-08-07 2015-04-02 Infineon Technologies Ag Randabschlussstruktur mit Grabenisolationsgebieten
DE102014117364A1 (de) * 2013-11-27 2015-05-28 Infineon Technologies Ag Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102015107331A1 (de) * 2014-05-12 2015-11-12 Infineon Technologies Ag Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102015107319A1 (de) * 2014-05-12 2015-11-12 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit in Halbleitermesas gebildeten Sourcezonen
US20180145161A1 (en) * 2014-05-12 2018-05-24 Infineon Technologies Ag Semiconductor Device with Separation Regions
US9899477B2 (en) * 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
DE102015121100A1 (de) * 2015-12-03 2017-06-08 Infineon Technologies Ag Halbleiterbauelement mit grabenrandabschluss
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung

Also Published As

Publication number Publication date
US20200303528A1 (en) 2020-09-24
US11195942B2 (en) 2021-12-07
CN111725311A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107319B4 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit in halbleitermesas gebildeten sourcezonen und verfahren zur herstellung einer halbleitervorrichtung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112016006380B4 (de) Halbleiterbauelement
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102015113605B4 (de) Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication