DE102018125241A1 - Mechanismus einer asymmetrischen Vollduplex-USB-SS-Verbindungsstrecke - Google Patents

Mechanismus einer asymmetrischen Vollduplex-USB-SS-Verbindungsstrecke Download PDF

Info

Publication number
DE102018125241A1
DE102018125241A1 DE102018125241.2A DE102018125241A DE102018125241A1 DE 102018125241 A1 DE102018125241 A1 DE 102018125241A1 DE 102018125241 A DE102018125241 A DE 102018125241A DE 102018125241 A1 DE102018125241 A1 DE 102018125241A1
Authority
DE
Germany
Prior art keywords
lfps
receiver
lbpm
superspeed
connected medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018125241.2A
Other languages
English (en)
Inventor
Huimin Chen
Yong Yang
Karthi Vadivelu
Abdul Ismail
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102018125241A1 publication Critical patent/DE102018125241A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)

Abstract

Eine Vorrichtung mit einem Sender/Empfänger, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen. Der Sender/Empfänger umfasst eine Sendeschaltung, um eine Sendeeingabe zu empfangen und die Sendeeingabe über einen SuperSpeed-Datentreiber und einen Sender eines periodischen Niederfrequenzsignals (LFPS) über das verbundene Medium zu senden, und eine Empfängerschaltung, die mit der Sendeschaltung gekoppelt ist, wobei die Empfängerschaltung ein empfangenes Signal vom verbundenen Medium durch ein Tiefpassfilter zu einem LFPS-Empfänger filtern soll.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich auf das Gebiet des Betriebs eines universellen seriellen Busses (USB); und insbesondere auf die Konfiguration des USB-Betriebs, um eine asymmetrische Vollduplex-Kommunikation über ein einzelnes Kommunikationsmedium zu schaffen.
  • HINTERGRUND
  • Der Standard des universellen seriellen Busses (USB) ist ein Standard, der Kabel, Verbindungen und Kommunikationsprotokolle definiert, die für die Verbindung, Kommunikation und Leistungsversorgung zwischen elektronischen Vorrichtungen verwendet werden. Der USB-Standard hat sich über die Zeit entwickelt, um verschiedene Verbindungselementtypen zu verwenden und variierende Merkmale zu unterstützen. Unter diesen USB-Standards befindet sich der Standard vom USB-Typ-C (hier USB-C), der ein reversibles Steckerverbindungselement für USB-Vorrichtungen definiert. Der Typ-C-Stecker verbindet mit elektronischen Vorrichtungen, die sowohl als Hosts als auch verbundene Vorrichtungen funktionieren.
  • Das Verbinden einer elektronischen Vorrichtung mit einer Host-Vorrichtung wie z. B. einem Rechensystem mit einer Hauptplatine, einer Zentraleinheit (CPU) und ähnlichen Komponenten umfasst das Vorhandensein einer Schaltungsanordnung, die die Verbindung der elektronischen Vorrichtung detektiert. Wenn eine Vorrichtung über einen USB-C-Verbindungselement-Port verbunden wird, ist eine Schaltungsanordnung vorhanden, die die Verbindung eines Kabels und einer elektronischen Vorrichtung mit dem Verbindungselement-Port detektiert.
  • Dies ermöglicht, dass die Software und die Schaltungsanordnung, die die USB-Kommunikationsprotokolle managen, eine Kommunikation und Leistungssteuerungen für die verbundene Vorrichtung einleiten.
  • Der USB-Port, der gewöhnlich hauptsächlich für die Datenübertragung und leistungsarme Vorrichtungen war, hat sich entwickelt, um Fähigkeiten von bis zu 100 Watt hinzuzufügen. USB wurde erweitert, um verschiedene Protokolle und Hochgeschwindigkeitsdaten unter Verwendung eines typisierten USB-Port zu unterstützen, der USB-C-Typ-Port genannt wird. Diese neuen Fähigkeiten von USB und der USB-Ports sind durch aktualisierte Spezifikationen definiert, einschließlich der USB-Typ-CTM-Kabel- und Verbindungselementspezifikation Überarbeitung 1.3 vom 14. Juli 2017, der USB-Leistungszufuhrspezifikation (USB-PD-Spezifikation) Überarbeitung 3.0, Version 1.1 vom 12. Januar 2017, und der USB-3.2-Spezifikation, die am 22. September 2017 ausgegeben wurde. Diese Aufrüstungen an USB ändern jedoch nicht die Basis-Punkt-zu-Punkt-Beschaffenheit von USB-Verbindungen, wodurch jede Vorrichtung in einer Eins-zu-Eins-Beziehung mit der mit ihr verbundenen Vorrichtung arbeitet. Die USB-3.2-Spezifikation definiert einen „SuperSpeed“-Modus mit einer Datenübertragungsrate von 10 Gbps und vorherige USB-3.0-Spezifikationen haben „SuperSpeed“-Modi mit einer Datenübertragungsrate von 5 Gbps definiert.
  • Figurenliste
  • Die Erfindung kann durch Bezugnahme auf die folgende Beschreibung und die begleitenden Zeichnungen am besten verstanden werden, die verwendet werden, um Ausführungsformen der Erfindung darzustellen. In den Zeichnungen gilt:
    • 1 ist ein Diagramm eines Beispiels einer Dualsimplex-USB-Verbindungsstreckentopologie.
    • 2 ist ein Diagramm eines Beispiels eines USB-Sender/Empfängers, der über eine Dualsimplex-Verbindungsstreckentopologie verbindet und kommuniziert.
    • 3 ist ein Diagramm einer Verbindungsstreckentopologie einer Vollduplex-Verbindungsstrecke an einem einzelnen Drahtpaar für eine asymmetrische Kommunikation.
    • 4 ist eine Darstellung der Frequenzdomänentrennung zwischen der SuperSpeed-Signalisierung und der Signalisierung mit niedriger Geschwindigkeit der Ausführungsformen.
    • 5A ist ein Diagramm eines asymmetrischen Sender/Empfängers für die SuperSpeed-Sendung und den Empfang mit niedriger Geschwindigkeit.
    • 5B ist ein Diagramm eines asymmetrischen Sender/Empfängers für den SuperSpeed-Empfang und die Sendung mit niedriger Geschwindigkeit.
    • 6 ist ein Ablaufplan eines Beispielverbindungsstreckeninitialisierungsablaufs beim Einschalten.
    • 7 stellt eine perspektivische Ansicht einer Buchse eines seriellen Busses dar.
    • 8 stellt ein schematisches Diagramm der Anschlussstifte eines seriellen Busses dar.
    • 9 stellt eine perspektivische Ansicht eines Steckers eines seriellen Busses dar.
    • 10 stellt ein schematisches Diagramm der Anschlussstifte eines Steckers des seriellen Busses dar.
    • 11 stellt ein Rechensystem mit einer mit „Peripheral Component Interconnect Express“ (PCIe) kompatiblen Architektur gemäß Ausführungsformen der Offenbarung dar.
    • 12 stellt eine mit PCIe kompatible Zwischenverbindungsarchitektur mit einem geschichteten Stapel gemäß Ausführungsformen der Offenbarung dar.
    • 13 stellt eine mit PCIe kompatible Anforderung oder ein mit PCIe kompatibles Paket, das innerhalb einer Zwischenverbindungsarchitektur erzeugt oder empfangen werden soll, gemäß Ausführungsformen der Offenbarung dar.
    • 14 stellt ein Sender- und Empfängerpaar für eine mit PCIe kompatible Zwischenverbindungsarchitektur gemäß Ausführungsformen der Offenbarung dar.
    • 15 stellt ein Rechensystem auf einem Chip gemäß Ausführungsformen der Offenbarung dar.
    • 16 stellt eine Ausführungsform eines Blockdiagramms für ein Rechensystem dar.
    • 17 stellt eine andere Ausführungsform eines Blockdiagrammes für ein Rechensystem dar.
    • 18 stellt eine andere Ausführungsform eines Blockdiagramms für ein Rechensystem dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung beschreibt Verfahren und Einrichtungen für einen asymmetrischen Kommunikationsprozess und ein System, das Vollduplex ist. Das System und der Prozess unterstützen den universellen seriellen Bus (USB) und den USB-SuperSpeed-Modus für die Datenkommunikation, der die Unterstützung von vorherigen USB-Technologien umfasst. Die Ausführungsformen schaffen eine asymmetrische Kommunikationskonstruktion für die optimale Nutzung in Systemen, in denen die verbundenen Vorrichtungen asymmetrische Kommunikationsmuster aufweisen. Die Ausführungsformen schaffen beispielsweise einen verbesserten Betrieb für die Kommunikation zwischen einer Videovorrichtung und einer Rechenvorrichtung, wobei die Videovorrichtung eine Datenübertragungsrate mit hoher Geschwindigkeit erfordert, um Video zur Rechenvorrichtung zu senden, und die Rechenvorrichtung nur begrenzte Daten sendet, um die Videovorrichtung zu steuern. Das Kabel, das diese Vorrichtungen verbindet, kann in den Ausführungsformen vielmehr auf einen einzelnen Draht verringert werden, während ein Vollduplex über den einzelnen Draht unter Verwendung von unterschiedlichen Frequenzbereichen für die Kommunikation über den Draht geschaffen wird.
  • In der folgenden Beschreibung werden zahlreiche spezielle Details, wie z. B. Logikimplementierungen, Operationscodes, Mittel, um Operanden festzulegen, Ressourcen-Partitionierungs-/Teilungs-/Duplizierungs-Implementierungen, Typen und Wechselbeziehungen von Systemkomponenten und logische Partitionierungs-/Integrationswahlen dargelegt, um für ein gründlicheres Verständnis der vorliegenden Erfindung zu sorgen. Von einem Fachmann auf dem Gebiet wird jedoch erkannt, dass die Erfindung ohne solche speziellen Details ausgeführt werden kann. In anderen Fällen wurden Steuerstrukturen, Gatterebenenschaltungen und volle Software-Befehlssequenzen nicht im Detail gezeigt, um die Erfindung nicht unklar zu machen. Der Fachmann auf dem Gebiet kann mit den enthaltenen Beschreibungen eine geeignete Funktionalität ohne übermäßige Experimentierung implementieren.
  • Bezugnahmen in der Patentbeschreibung auf „eine einzelne Ausführungsform“, „eine Ausführungsform“, „eine Beispielausführungsform“ usw. geben an, dass die beschriebene Ausführungsform ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Eigenschaft umfassen kann, aber jede Ausführungsform nicht notwendigerweise das spezielle Merkmal, die spezielle Struktur oder die spezielle Ausführungsform umfassen kann. Überdies beziehen sich solche Ausdrücke nicht notwendigerweise auf dieselbe Ausführungsform. Wenn ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Eigenschaft in Verbindung mit einer Ausführungsform beschrieben ist, wird überdies unterbreitet, dass es innerhalb der Kenntnis eines Fachmanns auf dem Gebiet liegt, ein solches Merkmal, eine solche Struktur oder eine solche Eigenschaft in Verbindung mit anderen Ausführungsformen, ob explizit beschrieben oder nicht, zu beeinflussen.
  • Text in Klammern und Blöcke mit gestrichelten Rändern (z. B. große Striche, kleine Striche, Strich-Punkt und Punkte) können hier verwendet werden, um optionale Operationen darzustellen, die zusätzliche Merkmale zu Ausführungsformen der Erfindung hinzufügen. Eine solche Schreibweise sollte jedoch nicht so aufgefasst werden, dass sie bedeutet, dass diese die einzigen Optionen oder optionalen Operationen sind und/oder dass Blöcke mit durchgezogenen Rändern in bestimmten Ausführungsformen der Erfindung nicht optional sind.
  • In der folgenden Beschreibung und in den Ansprüchen können die Begriffe „gekoppelt“ und „verbunden“ zusammen mit ihren Ableitungen verwendet werden. Selbstverständlich sind diese Begriffe nicht als Synonyme füreinander bestimmt. „Gekoppelt“ wird verwendet, um anzugeben, dass zwei oder mehr Elemente, die miteinander in direktem physikalischem oder elektrischem Kontakt stehen können oder nicht, miteinander zusammenarbeiten oder zusammenwirken. „Verbunden“ wird verwendet, um die Herstellung einer Kommunikation zwischen zwei oder mehr Elementen, die miteinander gekoppelt sind, anzugeben.
  • Die Ausführungsformen schaffen einen Mechanismus und einen Prozess zur Verwendung der USB-Technologie für spezialisierte asymmetrische Kommunikationen. Die Ausführungsformen schaffen beispielsweise ein System und ein Verfahren, die eine Verwendung einer maßgeschneiderten Kameraverbindungsstrecke unter der USB-Technologie für eine Zwischenverbindung mit mittlerer Reichweite oder langer Reichweite ermöglichen können. Die Ausführungsformen gehen eine Lücke im Nutzen der USB-Technologie zwischen Personalcomputern, dem Internet der Dinge (IOT) und der Kraftfahrzeugindustrie an, denen eine native Lösung für asymmetrische Kommunikationsverwendungen fehlt.
  • Ohne die Ausführungsformen erfordern diese Verwendungssituationen zusätzliche Materialien und Kosten, da die existierenden Optionen die Verwendung der USB-Technologie in asymmetrischen Kommunikationsfällen nicht maximieren. Die Ausführungsformen schaffen beispielsweise eine bessere Option für eine USB-Kamera-Brücke oder Ethernet-Kamera-Brücke oder einen Serialisierer/Deserialisierer einer anwendereigenen seriellen Kameraschnittstelle (CSI). Eine USB- oder Ethernet-Kamera-Brücke unter Verwendung von existierenden Technologien ist komplexer, verbraucht mehr Leistung und ist teurer als die Ausführungsformen. Dies liegt daran, dass diese Schnittstellen nicht für asymmetrische Kommunikationsanwendungen (z. B. Audio- und Videoanwendungen) maßgeschneidert sind. Obwohl die existierenden Technologien eine ausreichende Bandbreite zum Übertragen von Audio und Video über eine Distanz bieten, tun sie dies, während sie redundante, Leistung verbrauchende und teure Komponenten verwenden. Die Ausführungsformen überwinden diese Begrenzungen des Fachgebiets und schaffen einen asymmetrischen Vollduplex-Betrieb an einem einzelnen Drahtpaar auf der Basis von USB-SuperSpeed (SS) (wie z. B. der USB-SuperSpeed, die durch die USB-3.2-Spezifikation definiert ist) und einer Signalisierung eines periodischen Niederfrequenzsignals (LFPS). Die Ausführungsformen schaffen ein System und eine Einrichtung, die eine Anzahl von Drähten verringern, die für das Kommunikationsmedium erforderlich sind, und die Anzahl von Anschlussstiften verringern, die in Verbindungselementen erforderlich sind. Außerdem bleiben die Ausführungsformen mit existierenden physikalischen USB-SS-Implementierungen (USB-SS-PHY-Implementierungen) kompatibel. Die Ausführungsformen schaffen auch ein System und einen Mechanismus, die für die PC-, IOT- und Kraftfahrzeugindustrien skalierbar sind.
  • 1 ist ein Diagramm eines Beispiels einer Dualsimplex-USB-Verbindungsstreckentechnologie. Diese Verbindungsstreckentopologie ist mit jener konsistent, die durch die USB-3.2-Spezifikation definiert ist. In dieser Verbindungsstreckentopologie, wie dargestellt, sind zwei zweckgebundene Unterverbindungsstrecken vorhanden, die verwendet werden, um einen Vollduplex-Verbindungsstreckenbetrieb zu bilden. Jede der Unterverbindungsstrecken in der Verbindungsstrecke arbeitet als Simplex-Verbindungsstrecke. Im dargestellten Beispiel ist ein Host-System 101 mit einem Vorrichtungssystem 103 über eine Kabelanordnung 105 verbunden. Das Host-System 101 kann irgendeine Art von Rechenvorrichtung sein, die eine Komponente eines USB-Host 121 unterstützt, die ein Sender/Empfänger zum Verbinden mit und Kommunizieren über die Kabelanordnung 105 ist. Ebenso kann ein Vorrichtungssystem 103 irgendein Typ von Vorrichtung sein, die eine Komponente der USB-Vorrichtung 123 unterstützt, die ein Sender/Empfänger zum Verbinden mit und Kommunizieren über die Kabelanordnung 105 ist. Die Host-Komponente 121 und die Vorrichtungskomponente 123 verbinden mit den zwei Unterverbindungsstrecken 111, 113 der Kabelanordnung 105. Jede Unterverbindungsstrecke 111, 113 wird für die Simplex-Kommunikation mit der Unterverbindungsstrecke 111, die für die Übertragung von der Host-Komponente 121 zur Vorrichtungskomponente 123 verwendet wird, und der anderen Unterverbindungsstrecke 113, die für die Übertragung von der Vorrichtungskomponente 123 zur Host-Komponente 121 verwendet wird, verwendet. Jede der Unterverbindungsstrecken schafft gleichzeitig eine volle Datenübertragungsrate, d. h. den USB-SuperSpeed-Modus, so dass die Host-Komponente 121 und Vorrichtungskomponente 123 gleichzeitig über die jeweiligen Unterverbindungsstrecken 111, 113 senden und empfangen können.
  • 2 ist ein Diagramm eines Beispiels eines USB-Sender/Empfängers, der über eine Dualsimplex-Verbindungsstreckentopologie verbindet und kommuniziert. Der USB-Sender/Empfänger 201 ist mit den zwei Unterverbindungsstrecken 111, 113 der Verbindungsstreckentopologie verbunden. Wobei ein SuperSpeed-Sender 205 und ein LFPS-Sender mit der ersten Unterverbindungsstrecke 111 verbunden sind und ein LFPS-Empfänger 223 und SuperSpeed-Empfänger 221 mit der anderen Unterverbindungsstrecke verbunden sind. Der LFPS-Sender 207 und der LFPS-Empfänger 223 sind jeweils mit einer Verbindungsstreckentrainingsstatus- und Zustandsmaschine (LTSSM) 213 verbunden, die den Zustand der Unterverbindungsstrecken 111, 113 managt und überwacht. Die LTSSM 213 ist mit dem LFPS-Sender 211 über einen Impulsbreitenmodulations- (PWM) Nachrichtenübermittlungscodierer auf LFPS/LFPS-Basis (LBPM-Codierer) 211 verbunden. Die LTSSM 213 ist mit dem LFPS-Empfänger 223 über einen LFPS/LBPM-Decodierer 225 verbunden. Der LFPS/LBPM-Codierer 211 codiert ein Signal für die Kommunikation über die Unterverbindungsstrecke 111. Der LFPS/LBPM-Decodierer 225 decodiert ein Signal, das über die Unterverbindungsstrecke 113 empfangen wird. Ein Ringoszillator 209 steuert den LFPS/LBPM-Codierer 211, die LTSSM 213 und den LFPS/LBPM-Decodierer 225 an.
  • Ein Umsetzer 203 mit parallelem Eingang und seriellem Ausgang (PISO) empfängt ein ankommendes Sendedatensignal und gibt die serialisierten Daten an den SuperSpeed-Sender 205 aus. Der PISO setzt Eingangsdaten in Bytes in einen seriellen Bitstrom um, der an den SuperSpeed-Sender 205 ausgegeben wird. Der SuperSpeed-Empfänger 221 gibt einen Bitstrom an die Takt- und Datenrückgewinnungsschaltung (CDR-Schaltung) 217 aus, die dann die empfangenen Daten an einen Umsetzer 291 mit seriellem Eingang und parallelem Ausgang (SIPO) ausgibt. Die CDR 217 und der PISO sind durch einen Phasenregelkreis (PLL) miteinander verbunden, der durch einen Referenztakt von der Vorrichtung angesteuert wird.
  • Der SuperSpeed-Sender 205 (SSTx) ist ein SS-Treiber, der den Bitstrom in differentielle NRZ-Wellenformen (Wellenformen ohne Rückkehr nach null) umsetzt, so dass er eine lange Distanz durch einen Kanal wie z. B. einen Kanal einer gedruckten Leiterplatte (PCB) oder einen Draht in einem Kabel, zurücklegen kann, um sein Ziel zu erreichen. Die Senderschaltungsanordnung kann auch einen LFPS-Sender mit niedriger Geschwindigkeit (LS) (LFPS -Tx) 207 umfassen, der zum Senden von LFPS/LBPM über denselben Ausgangskanal wie der SuperSpeed-Sender 205 in der Lage ist.
  • Der Ringoszillator (rose) 209 erzeugt ein LFPS. Der LFPS/LBPM-Codierer 211 nimmt das LFPS vom rose 209 und durch Steuerung durch die LTSSM 213 codiert er entweder eine LBPM oder erzeugt verschiedene Signalmuster auf LFPS-Basis, wie z. B. Abfrage.LFPS, Ping.LFPS oder ein LFPS mit verschiedener Dauer für den Verbindungsstreckenbetrieb. In einigen Ausführungsformen ist ein SSTx konfigurierbar, so dass er auch zum Senden eines LFPS in der Lage ist.
  • Die Empfängerschaltung besteht auch aus SuperSpeed-Funktionsblöcken und Funktionsblöcken mit niedriger Geschwindigkeit. Der SuperSpeed-Empfänger (SSRx) 221 ist eine Signalwiederherstellungseinrichtung, die Empfängerfunktionen wie z. B. Empfängerentzerrung, um ISI (Intersymbolinterferenz) vom Kanal aufzuheben, eine Verstärkungssteuerfunktion, um den Energieverlust nach dem Laufen durch den Kanal zu kompensieren, und ähnliche Funktionen umfasst. Die CDR 217 enthält eine Eingangsdatenabtasteinrichtung und eine Taktrückgewinnungseinheit, um den Abtasttakt vom Datenstrom zurückzugewinnen, so dass die Empfängerdaten mit der richtigen Zeitsteuerung korrekt abgetastet werden können, um einen Fehler zu vermeiden. Die Empfängerentzerrung sowohl der CDR 217 als auch des SSRx 221 erfordern ein anfängliches Training, um einen optimierten Betrieb zu erreichen. Nachdem die Eingangsdaten zurückgewonnen sind, laufen sie in den SIPO 219, um einen Bitstrom zurück in Byte(s) umzusetzen.
  • Der LFPS-Rx 225 ist ein Empfänger, der für die LFPS-Detektion zweckgebunden ist. Er enthält ein Tiefpassfilter (LPF) und einen Rauschsperrendetektor. Das LPF weist eine genügend niedrige BW auf, um irgendein SuperSpeed-Signal auszufiltern. Ein Rauschsperrendetektor kann bestimmen, ob das empfangene Eingangssignal ein gültiges LFPS-Signal oder Rauschen ist. Wenn das empfangene Signal ein gültiges LFPS ist, leitet er das Signal zum LFPS/LBPM-Decodierer 225, um entweder eine LBPM-Nachricht zu decodieren oder Abfrage.LFPS, Ping.LFPS oder ähnliche LFPS-Signale zu rekonstruieren.
  • Zusätzlich zur Senderschaltungsanordnung und Empfängerschaltungsanordnung ist auch ein PLL vorhanden, der von der Senderschaltungsanordnung und der Empfängerschaltungsanordnung gemeinsam genutzt wird. Die Funktion des PLL besteht darin, einen Sendertakt mit hoher Qualität zu erzeugen, um den Zeitpunkt für das gesendete Signal festzulegen. Er dient auch als Referenztakt für die Empfängertaktrückgewinnung in einer eingebetteten Taktungsarchitektur. Die LTSSM 213 dient als Steuereinheit, um die Sender- und Empfängerfunktionen in verschiedenen Verbindungsstreckenbetriebszuständen zu managen.
  • 3 ist ein Diagramm einer Verbindungsstreckentopologie einer Vollduplex-Verbindungsstrecke an einem einzelnen Drahtpaar für die asymmetrische Kommunikation. In dieser Ausführungsform sind das Host-System 121 und das Vorrichtungssystem 123 durch die Kabelanordnung 105 verbunden. Die Topologie dieser Verbindungsstrecke mit einem einzelnen Drahtpaar beruht auf der Tatsache, dass die USB-SuperSpeed- und LFPS-Signale in der Frequenzdomäne ausreichend voneinander getrennt sind, dass es möglich ist, die Sender/Empfänger im Vergleich zu den vorstehend in 2 dargestellten Sender/Empfängern zu vereinfachen, um einen asymmetrischen Vollduplex-Verbindungsstreckenbetrieb vielmehr am einzelnen Paar von Drähten als den zwei Paaren von Drähten, die für USB-Kabelanordnungen typisch sind, wie in 1 gezeigt, zu schaffen.
  • Die Verbindungsstreckentopologie von 3 zeigt, dass bei der Host-Komponente 121 und den Vorrichtungskomponenten 123 sowohl ihre Sender als auch Empfänger mit demselben Drahtpaar 311 in der Kabelanordnung 105 verbunden sind. In dieser Topologie wird die Komplexität der Kabelanordnung 105 dadurch vielmehr mit dem einzelnen Drahtpaar 311 als zwei Drahtpaaren verringert, wie in 1 dargestellt. Außerdem wird die Anzahl von Anschlussstiften, um das Host-System 101 und das Vorrichtungssystem 103 mit der Kabelanordnung 105 zu verbinden, ebenso auf zwei Anschlussstifte an jedem Verbindungselement verringert.
  • 4 ist eine Darstellung der Frequenzdomänentrennung zwischen der Superspeed-Signalisierung und der Signalisierung mit niedriger Geschwindigkeit der Ausführungsformen. Die LFPS-Signalisierung ist auf der linken Seite mit einer Frequenz (fLFPS ) von 10-50 MHz gezeigt. Die SS-Signalisierung ist auf der rechten Seite (fss) im Bereich von 2,5 GHz gezeigt. Folglich kann ein Tiefpassfilter (LPF) verwendet werden, um das LFPS-Signal zu trennen, und ein Hochpassfilter (Hochpassfilter) kann verwendet werden, um das SuperSpeed-Signal zu trennen.
  • 5A und 5B sind Diagramme einer Ausführungsform eines asymmetrischen Sender/Empfängers für die Vollduplex-Kommunikation mit einer differentiellen Verbindungsstreckentopologie. 5A ist ein Diagramm eines asymmetrischen Sender/Empfängers für die SuperSpeed-Sendung und den Empfang mit niedriger Geschwindigkeit. Der Sender/Empfänger 501 umfasst einen SS-Sender SSTx (505) und einen LFPS-Empfänger 523. Im Vergleich zum symmetrischen USB-SS-Sender/Empfänger 201, der in 2 gezeigt ist, weist dieser Sender/Empfänger 501 eine verringerte Komplexität und Komponenten ohne SSRx-Empfänger und Unterstützungskomponenten auf.
  • Der USB-Sender/Empfänger 501 ist mit einem einzelnen Drahtpaar 311 der Verbindungsstreckentopologie verbunden. Wobei ein SuperSpeed-Sender 505 und LFPS-Sender 507 mit dem einzelnen Drahtpaar 311 verbunden sind, und ein LFPS-Empfänger 523 mit demselben einzelnen Drahtpaar 311 verbunden ist. Der LFPS-Sender 507 und der LFPS-Empfänger 523 sind jeweils mit einer LTSSM 513 verbunden, die den Zustand des einzelnen Drahtpaars 311 managt und überwacht. Die LTSSM 513 ist mit dem LFPS-Sender 511 über einen LFPS/LBPM-Codierer 511 verbunden.
  • Die LTSSM 513 ist mit dem LFPS-Empfänger 523 über einen LFPS/LBPM-Decodierer 525 verbunden. Der LFPS/LBPM-Codierer 511 codiert ein Signal zur Kommunikation über das einzelne Drahtpaar 311. Der LFPS/LBPM-Decodierer 525 decodiert ein Signal, das über das einzelne Drahtpaar 311 empfangen wird. Ein Ringoszillator 509 steuert das LFPS-Signal des LFPS/LBPM-Codierers 511 an.
  • Ein PISO-Umsetzer 503 empfängt ein ankommendes Sendedatensignal und gibt die serialisierten Daten an den SuperSpeed-Sender 505 aus. Der PISO setzt Eingangsdaten in Bytes in einen seriellen Bitstrom um, der zum SuperSpeed-Sender 505 gesendet werden soll. Der PISO ist mit einem PLL verbunden, der durch einen Referenztakt von der Vorrichtung angesteuert wird.
  • Der SuperSpeed-Sender 505 (SSTx) ist ein SS-Treiber, der den Bitstrom in differentielle NRZ-Wellenformen umsetzt, so dass er eine lange Distanz durch einen Kanal wie z. B. einen PCB-Kanal oder einen Draht in einem Kabel zurücklegen kann, um sein Ziel zu erreichen. Die Senderschaltungsanordnung kann auch einen LS-LFPS-Sender (LFPS-Tx) 507 umfassen, der zum Senden von LFPS/LBPM über denselben Ausgangskanal wie der SuperSpeed-Sender 505 in der Lage ist.
  • Der Ringoszillator (rose) 509 erzeugt ein LFPS. Der LFPS/LBPM-Codierer 511 nimmt das LFPS vom rose 509 und durch Steuerung durch die LTSSM 513 codiert er entweder eine LBPM oder erzeugt verschiedene Signalmuster auf LFPS-Basis wie z. B. Abfrage.LFPS, Ping.LFPS oder ein LFPS mit verschiedener Dauer für den Verbindungsstreckenbetrieb. In einigen Ausführungsformen ist ein SSTx konfigurierbar, so dass er auch zum Senden eines LFPS in der Lage ist.
  • Die Empfängerschaltung besteht aus Funktionsblöcken mit niedriger Geschwindigkeit ohne Unterstützung für SuperSpeed-Funktionalität mit der Erwartung, dass die Vorrichtung, mit der der Sender/Empfänger 501 verbunden ist, keine großen Mengen an Daten empfängt, die einen SS-Empfänger benötigen. Der LFPS-Rx 525 ist ein Empfänger, der für die LFPS-Detektion zweckgebunden ist. Er enthält ein LPF und einen Rauschsperrendetektor. Das LPF weist eine genügend niedrige BW auf, um irgendein SuperSpeed-Signal auf dem gemeinsam genutzten einzelnen Drahtpaar 311 auszufiltern. Ein Rauschsperrendetektor kann bestimmen, ob das empfangene Eingangssignal ein gültiges LFPS-Signal oder Rauschen ist. Wenn das empfangene Signal ein gültiges LFPS ist, leitet er das Signal zum LFPS/LBPM-Decodierer 525, um entweder eine LBPM-Nachricht zu decodieren oder Abfrage.LFPS, Ping.LFPS oder ähnliche LFPS-Signale zu rekonstruieren.
  • Zusätzlich zur Senderschaltungsanordnung und Empfängerschaltungsanordnung ist auch ein PLL 515 vorhanden, der durch die Senderschaltungsanordnung und die Empfängerschaltungsanordnung gemeinsam genutzt wird. Die Funktion des PLL 515 besteht darin, einen Sendertakt mit hoher Qualität zu erzeugen, um den Zeitpunkt für das gesendete Signal festzulegen. Die LTSSM 513 dient als Steuereinheit, um die Sender- und Empfängerfunktionen in verschiedenen Verbindungsstreckenbetriebszuständen zu managen.
  • 5B ist ein Diagramm eines asymmetrischen Sender/Empfängers für den SuperSpeed-Empfang und die Sendung mit niedriger Geschwindigkeit. Der Sender/Empfänger 551 umfasst einen LFPS-Sender 507. Im Vergleich zum symmetrischen USB-SS-Sender/Empfänger 201, der in 2 gezeigt ist, weist dieser Sender/Empfänger 551 eine verringerte Komplexität und Komponenten ohne SS-Tx-Sender und Unterstützungskomponenten auf.
  • Der USB-Sender/Empfänger 551 ist mit einem einzelnen Drahtpaar 311 der Verbindungsstreckentopologie verbunden. Wobei ein LFPS-Sender 507 mit dem einzelnen Drahtpaar 311 verbunden ist und ein SuperSpeed-Empfänger SSRx 521 und ein LFPS-Empfänger 523 mit demselben einzelnen Drahtpaar 311 verbunden sind. Der LFPS-Sender 507 und der LFPS-Empfänger 523 sind jeweils mit einer LTSSM 513 verbunden, die den Zustand des einzelnen Drahtpaars 311 managt und überwacht. Die LTSSM 513 ist mit dem LFPS-Sender 511 über einen LFPS/LBPM-Codierer 511 verbunden. Die LTSSM 513 ist mit dem LFPS-Empfänger 523 über einen LFPS/LBPM-Decodierer 525 verbunden. Der LFPS/LBPM-Codierer 511 codiert ein Signal zur Kommunikation über das einzelne Drahtpaar 311. Der LFPS/LBPM-Decodierer 525 decodiert ein Signal, das über das einzelne Drahtpaar 311 empfangen wird. Ein Ringoszillator 509 steuert das LFPS-Signal des LFPS/LBPM-Codierers 511 an. Der LFPS/LBPM-Codierer 511 empfängt einen Datenstrom von einem Sendepuffer 553.
  • Der Ringoszillator (rose) 509 erzeugt ein LFPS. Der LFPS/LBPM-Codierer 511 nimmt das LFPS vom rose 509 und durch Steuerung durch die LTSSM 513 codiert er entweder eine LBPM oder erzeugt verschiedene Signalmuster auf LFPS-Basis, wie z. B. Abfrage.LFPS, Ping.LFPS oder ein LFPS mit verschiedener Dauer für den Verbindungsstreckenbetrieb. In einigen Ausführungsformen ist ein SSTx konfigurierbar, so dass er auch zum Senden eines LFPS in der Lage ist.
  • Die Empfängerschaltung besteht aus SuperSpeed-Funktionsblöcken und Funktionsblöcken mit niedriger Geschwindigkeit. Der SuperSpeed-Empfänger (SSRx) 521 ist eine Signalwiederherstellungseinrichtung, die Empfängerfunktionen wie z. B. Empfängerentzerrung, um ISI (Intersymbolinterferenz) vom Kanal aufzuheben, eine Verstärkungssteuerfunktion, um den Energieverlust nach dem Lauf durch den Kanal zu kompensieren, und ähnliche Funktionen umfasst. Die CDR 517 enthält eine Eingangsdatenabtasteinrichtung und eine Taktrückgewinnungseinheit, um den Abtasttakt vom Datenstrom zurückzugewinnen, so dass die Empfängerdaten mit der richtigen Zeitsteuerung korrekt abgetastet werden können, um einen Fehler zu vermeiden. Die Empfängerentzerrung sowohl der CDR 517 als auch des SSRx 521 erfordern ein anfängliches Training, im einen optimierten Betrieb zu erreichen. Nachdem Eingangsdaten zurückgewonnen sind, laufen sie in den SIPO 519, um einen Bitstrom zurück in Byte(s) umzusetzen.
  • Der LFPS-Rx 525 ist ein Empfänger, der für die LFPS-Detektion zweckgebunden ist. Er enthält ein LPF und einen Rauschsperrendetektor. Das LPF weist eine genügend niedrige BW auf, um irgendein SuperSpeed-Signal auszufiltern. Ein Rauschsperrendetektor kann bestimmen, ob das empfangene Eingangssignal ein gültiges LFPS-Signal oder Rauschen ist. Wenn das empfangene Signal ein gültiges LFPS ist, leitet er das Signal zum LFPS/LBPM-Decodierer 525, um entweder eine LBPM-Nachricht zu decodieren oder Abfrage.LFPS, Ping.LFPS oder ähnliche LFPS-Signale zu rekonstruieren.
  • Zusätzlich zur Senderschaltungsanordnung und Empfängerschaltungsanordnung ist auch ein PLL vorhanden, der durch die Senderschaltungsanordnung und die Empfängerschaltungsanordnung gemeinsam genutzt wird. Die Funktion des PLL besteht darin, einen Sendertakt mit hoher Qualität zu erzeugen, um die Zeitsteuerung als Referenztakt für die Empfängertaktrückgewinnung in einer eingebetteten Taktungsarchitektur festzulegen. Die LTSSM 513 dient als Steuereinheit, um die Sender- und Empfängerfunktionen in verschiedenen Verbindungsstreckenbetriebszuständen zu managen.
  • Ein HPF 555 ist am Eingang des SS-Empfängers 521 hinzugefügt, um irgendein LFPS-Signal auszufiltern, das den Betrieb des SS-Empfängers 521 stören kann. Es ist zu beachten, dass nur ein kleiner Kondensator erforderlich ist, um ein HPF 555 zu bilden, um das LFPS-Signal zu entfernen, aufgrund der großen Trennung des LFPS von einem SS-Signal. Selbst wenn ein gewisses restliches LFPS-Signal verbleibt, kann die Versatzaufhebungsschaltung des SS-Rx diese Niederfrequenzwanderung kompensieren und die Qualität des Empfängerbetriebs aufrechterhalten.
  • Die Operationen in den Ablaufdiagrammen werden mit Bezug auf die beispielhaften Ausführungsformen der anderen Figuren beschrieben. Es sollte jedoch selbstverständlich sein, dass die Operationen der Ablaufdiagramme durch andere Ausführungsformen der Erfindung durchgeführt werden können als die mit Bezug auf die anderen Figuren erörterten und die mit Bezug auf diese anderen Figuren erörterten Ausführungsformen der Erfindung Operationen durchführen können, die anders sind als die mit Bezug auf die Ablaufdiagramme erörterten.
  • 6 ist ein Ablaufplan eines Beispielverbindungsstreckeninitialisierungsablaufs beim Einschalten. Dieser Ablaufprozess kann an jedem des Host-Systems und des Vorrichtungssystems ausgeführt werden. Während der Initialisierung signalisieren die Host-Komponente und die Vorrichtungskomponente über das Verbindungsmedium (z. B. die Kabelanordnung), so dass die Verbindungsstrecke durch mehrere Stufen fortschreitet, um die Verbindungsstrecke auf die asymmetrische Kommunikation vorzubereiten. Es bestehen Unterschiede zwischen dem Host-Systembetrieb und dem Vorrichtungssystembetrieb, die bei jeder Stufe angegeben werden.
  • Der Prozess beginnt in Reaktion auf das Einschalten der Sender/Empfänger-Schaltungsanordnung, wobei das Host-System oder Vorrichtungssystem die LFPS-Sender/Empfänger-Schaltungsanordnung aktiviert. Das Host-System wartet auf den Empfang eines Ping.LFPS-Signals vom Vorrichtungssystem und die Vorrichtung erzeugt das Ping.LFPS-Signal über das einzelne Drahtpaar der Verbindungsstreckentopologie (Block 601). Das Senden des Ping.LFPS-Signals gibt die Vorrichtungssystembereitschaft für den Verbindungsstreckenbetrieb an.
  • Die nächste Stufe wird in Reaktion auf die Detektion des Ping.LFPS vom Vorrichtungssystem auf der Verbindungsstrecke eingeleitet. Das Host-System bestätigt das empfangene Ping.LFPS durch Senden eines reziproken Ping.LFPS und Überführen des Verbindungsstreckenzustandes auf den LBPM-Halbduplex-Betrieb (Block 603). Das Host-System leitet die Vorrichtungssystemsteuerung ein und konfiguriert das Vorrichtungssystem unter Verwendung von LBPM.
  • Der Prozess geht zur nächsten Stufe bei der Vollendung der Vorrichtungskonfiguration weiter. Die Konfiguration setzt die Verbindungsstrecke in den asymmetrischen Vollduplex-Betrieb (Block 605). Das Host-System und das Vorrichtungssystem führen ein Verbindungsstreckentraining in geschlossener Schleife für den SSTx durch, um den SSRx mit LBPM zu trainieren, wobei die LBPM als Rückkopplungskanal für das Training dient. Sobald das Training endet, treten dann sowohl das Host-System als auch das Vorrichtungssystem in den anfänglichen Verbindungsstreckenleistungszustand (U0) der USB-Spezifikation ein, um asymmetrische Datenkommunikationen zu starten (Block 607).
  • Definitionen von elektronischer Vorrichtung und maschinenlesbarem Medium
  • Eine elektronische Vorrichtung speichert und sendet (intern und/oder mit anderen elektronischen Vorrichtungen über ein Netz) einen Code (der aus Software-Befehlen besteht und der manchmal als Computerprogrammcode oder Computerprogrammprodukt bezeichnet wird) und/oder Daten unter Verwendung von maschinenlesbaren Medien (auch computerlesbare Medien genannt), wie z. B. maschinenlesbare Speichermedien (z. B. magnetische Platten, optische Platten, Festwertarbeitsspeicher (ROM), Flash-Arbeitsspeichervorrichtungen, Phasenänderungsarbeitsspeicher) und maschinenlesbaren Übertragungsmedien (auch Träger genannt) (z. B. elektrische, optische, Funk-, akustische oder andere Form von ausgebreiteten Signalen - wie z. B. Trägerwellen, Infrarotsignale). Folglich umfasst eine elektronische Vorrichtung (z. B. ein Computer) Hardware und Software, wie z. B. einen Satz von einem oder mehreren Prozessoren, die mit einem oder mehreren maschinenlesbaren Speichermedien gekoppelt sind, um einen Code für die Ausführung am Satz von Prozessoren zu speichern und/oder Daten zu speichern. Eine elektronische Vorrichtung kann beispielsweise einen nichtflüchtigen Arbeitsspeicher umfassen, der den Code enthält, da der nichtflüchtige Arbeitsspeicher den Code/die Daten bewahren kann, selbst wenn die elektronische Vorrichtung ausgeschaltet wird (wenn die Leistung entfernt wird), und während die elektronische Vorrichtung eingeschaltet ist, wird jener Teil des Codes, der durch den Prozessor (die Prozessoren) dieser elektronischen Vorrichtung ausgeführt werden soll, typischerweise vom langsameren nichtflüchtigen Arbeitsspeicher in den flüchtigen Arbeitsspeicher (z. B. dynamischen Direktzugriffsarbeitsspeicher (DRAM), statischen Direktzugriffsarbeitsspeicher (SRAM)) dieser elektronischen Vorrichtung kopiert. Typische elektronische Vorrichtungen umfassen auch einen Satz von einer oder mehreren physikalischen Netzschnittstellen, um Netzverbindungen (um einen Code und/oder Daten unter Verwendung von Ausbreitungssignalen zu senden und/oder zu empfangen) mit anderen elektronischen Vorrichtungen aufzubauen. Ein oder mehrere Teile einer Ausführungsform der Erfindung können unter Verwendung von verschiedenen Kombinationen von Software, Firmware und/oder Hardware implementiert werden.
  • 7-10 erörtern Ausführungsformen von Buchsen und Steckern, um eine Vorrichtung mit einer anderen Vorrichtung zu verbinden. Tabelle I, die folgt, stellt Ausführungsformen von Kanälen (z. B. Leitern) dar, um zu ermöglichen, dass Signale zwischen mehreren Vorrichtungen fließen. Tabelle I. Beispielkommunikationskanäle
    Anschlussstift Signalname Beschreibung Gegensequenz Anschlussstift Signalname Beschreibung Gegensequenz
    A1 GND Masse Rückkehr Erste B12 GND Masse Rückkehr Erste
    A2 SSTXpl Positive Hälfte des Differentialpaars des ersten (z. B. SuperSpeed) Senders (TX) eines ersten Typs Zweite B11 SSRXpl Positive Hälfte des Differentialpaars des ersten (z. B. SuperSpeed) Empfängers (RX) des ersten Typs Zweite
    A3 SSTXnl Negative Hälfte des Differentialpaars des ersten (z. B. SuperSpeed) TX des ersten Typs Zweite B10 SSRXnl Negative Hälfte des Differentialpaars des ersten (z. B. SuperSpeed) RX des ersten Typs Zweite
    A4 VBUS Busleistung Erste B9 VBUS Busleistung Erste
    A5 CC1 Konfigurationskanal Zweite B8 SBU2 Seiten bandverwendung (SBU) Zweite
    A6 Dp1 Positive Hälfte eines zweiten Typs (z. B. USB 2.0) des Differentialpaars - Position 1 Zweite B7 Dn2 Negative Hälfte des zweiten Typs (z. B. USB 2.0) des Differentialpaars - Position 2 Zweite
    A7 Dn1 Negative Hälfte des zweiten Typs (z. B. USB 2.0) des Differentialpaars - Position 1 Zweite B6 Dp2 Positive Hälfte des zweiten Typs (z. B. USB 2.0) des Differentialpaars - Position 2 Zweite
    A8 SBU1 Seitenbandverwendung (SBU) Zweite B5 CC2 Konfigurationskanal Zweite
    A9 VBUS Busleistung Erste B4 VBUS Busleistung Erste
    A10 SSRXn2 Negative Hälfte des Differentialpaars des zweiten (z. B. SuperSpeed) RX des ersten Typs Zweite B3 SSTXn2 Negative Hälfte des Differentialpaars des zweiten (z.B. SuperSpeed) TX des ersten Typs Zweite
    A11 SSRXp2 Positive Hälfte des Differentialpaars des zweiten (z. B. SuperSpeed) RX des ersten Typs Zweite B2 SSTXp2 Positive Hälfte des Differentialpaars des zweiten (z. B. SuperSpeed) TX des ersten Typs Zweite
    A12 GND Masse Rückkehr Erste B1 GND Masse Rückkehr Erste
  • 7 stellt eine perspektivische Ansicht einer Buchse 700 eines seriellen Busses gemäß Ausführungsformen der Offenbarung dar. In bestimmten Ausführungsformen kann die Buchse 700 des seriellen Busses ein Teil von (z. B. innerhalb) einer Vorrichtung (z. B. an einer Leiterplatte einer Vorrichtung montiert) sein.
  • 8 stellt ein schematisches Diagramm 800 der Anschlussstifte einer Buchse des seriellen Busses (z. B. der Buchse 700 des seriellen Busses) gemäß Ausführungsformen der Offenbarung dar.
  • 9 stellt eine perspektivische Ansicht eines Steckers 900 eines seriellen Busses gemäß Ausführungsformen der Offenbarung dar. In bestimmten Ausführungsformen kann der Stecker des seriellen Busses (z. B. physikalisch und elektrisch) mit einer Buchse des seriellen Busses (z. B. der Buchse 900 des seriellen Busses) verbinden.
  • 10 stellt ein schematisches Diagramm 1000 der Anschlussstifte eines Steckers des seriellen Busses (z. B. des Steckers 900 des seriellen Busses) gemäß Ausführungsformen der Offenbarung dar.
  • In einer Ausführungsform kann ein Stecker in einer Buchse in mehreren Orientierungen aufgenommen (z. B. eingesteckt) werden, beispielsweise umgedreht, z. B. von einer Orientierung zu einer anderen Orientierung, und seine (z. B. vollen) Funktionen beibehalten. Dies kann als „Umdrehbarkeit“ bezeichnet werden, z. B. umdrehbar zwischen einer rechtsseitigen Aufwärtsposition und einer Kopfüberposition. In bestimmten Ausführungsformen ist ein Busstecker zwischen einer rechtsseitigen Aufwärtsposition und einer Kopfüberposition (relativ zur Buchse, in die er eingesteckt werden soll) umdrehbar. In bestimmten Ausführungsformen gleitet der Stecker 900 (z. B. des seriellen Busses) von 9 innerhalb der Buchse 700 (z. B. des seriellen Busses) von 7, z. B. gleitet das Gehäuse 901 innerhalb der Schale 701 (z. B. Hülle). Eine Zunge 902 kann innerhalb der Bohrung der Schale 701 der Buchse des seriellen Busses (z. B. fest) angeordnet sein. Die dargestellte Zunge 902 umfasst eine erste (z. B. im Wesentlichen planare) Seite 904 und eine entgegengesetzte zweite (z. B. im Wesentlichen planare) Seite 905. In einer Ausführungsform ist die erste Seite 904 (z. B. im Wesentlichen) parallel zur zweiten Seite 905. Eine oder beide der ersten Seite 904 und der zweiten Seite 905 können elektrische Kontakte (z. B. Anschlussstifte, Kontaktstellen, Federn usw.) daran umfassen, die z. B. in entgegengesetzte Richtungen gewandt sind. Eine Längsachse jedes elektrischen Kontakts kann sich von der Rückseite der Schale 901 in Richtung der Öffnung an der Vorderseite der Schale 901, beispielsweise entlang der ersten Seite 904 und/oder der zweiten Seite 905, erstrecken. Eine Vorderkante 903 der Zunge 902 kann (z. B. im Wesentlichen) senkrecht zur ersten Seite 904 und zweiten Seite 905 sein. Der Körper der Zunge 902, z. B. ausschließlich beliebiger elektrischer Kontakte daran, kann ein nicht leitfähiges Material, beispielsweise mit Glas gefülltes Nylon, sein. Die Vorderkante 903 der Zunge 902 kann keine elektrischen Kontakte zum Zusammenfügen mit den elektrischen (beispielsweise Signal- und/oder Daten-, aber nicht Masse-) Kontakten eines Steckers umfassen. Die Rückwand der Buchse kann keine elektrischen Kontakte zum Zusammenfügen mit den elektrischen (beispielsweise Signal- und/oder Daten, aber nicht Masse-) Kontakten eines Steckers umfassen. Die erste Seite 904 kann (z. B. nur) eine erste Reihe von elektrischen Kontakten daran umfassen, beispielsweise die elektrischen Kontakte (z. B. Anschlussstifte) in 10, z. B. Anschlussstifte A1-A12. Die zweite Seite 905 kann (z. B. nur) eine zweite Reihe von elektrischen Kontakten daran umfassen, beispielsweise die elektrischen Kontakte (z. B. Anschlussstifte) in 10, z. B. Anschlussstifte B12-B1. Elektrische Kontakte können mit der Schaltungsanordnung einer Vorrichtung, z. B. einer mehrere Rollen annehmenden Schaltung oder einer anderen hier erörterten Schaltungsanordnung, physikalisch verbinden (z. B. fest verbinden).
  • Wenn man sich wieder 9 zuwendet, umfasst in bestimmten Ausführungsformen der Stecker 900 des seriellen Busses ein Gehäuse 901 mit einer Bohrung darin, z. B. mit einer Öffnung an der Vorderseite des Gehäuses 901 und einer Rückwand entgegengesetzt zur Öffnung. Das Gehäuse 901 kann elektrische Kontakte in der Bohrung davon umfassen. Eine erste Seite 904 des Inneren des Gehäuses kann (z. B. im Wesentlichen) parallel zu einer zweiten Seite 905 des Inneren des Gehäuses des Steckers 900 des seriellen Busses sein. Eine oder beide der erste Seite 904 und der zweiten Seite 905 können elektrische Kontakte (z. B. Anschlussstifte, Kontaktstellen, Federn usw.) daran umfassen, die z. B. einander zugewandt sind. Kontakte auf der ersten Seite 904 und/oder der zweiten Seite 905 können mit der ersten Seite 704 und/oder der zweiten Seite 705 der Buchse 700 koppeln (z. B. physikalisch und elektrisch verbinden). In einer Ausführungsform koppelt eine erste Seite 904 des Steckers 900 mit einer der ersten Seite 704 und der zweiten Seite 705 der Buchse 700 und die zweite Seite 905 des Steckers 900 koppelt mit der anderen der ersten Seite 704 und der zweiten Seite 705 der Buchse 700 (z. B. umdrehbar). Eine Längsachse jedes elektrischen Kontakts kann sich von der Rückseite des Gehäuses 901 in Richtung der Öffnung 902 an der Vorderseite des Gehäuses 901 erstrecken, beispielsweise entlang der ersten Seite 904 und/oder der zweiten Seite 905. Das Gehäuse 901 kann verschiebbar innerhalb eines (z. B. kontinuierlichen) Rings aufgenommen sein, der zwischen der äußeren Oberfläche der Zunge 702 und einer inneren Oberfläche der Schale 701 der Buchse 700 ausgebildet ist. Die Vorderkante des Gehäuses 901 umfasst keine elektrischen Kontakte zum Zusammenfügen mit den elektrischen (beispielsweise Signal- und/oder Daten-, aber nicht Masse-) Kontakten einer Buchse. Die Rückwand des Gehäuses 901 kann keine elektrischen Kontakte zum Zusammenfügen mit den elektrischen (beispielsweise Signal- und/oder Daten-, aber nicht Masse-) Kontakten einer Buchse umfassen. Die erste Seite 904 kann (z. B. nur) eine erste Reihe von elektrischen Kontakten daran umfassen, beispielsweise die elektrischen Kontakte (z. B. Anschlussstifte) in 10, z. B. Anschlussstifte A12-A1. Die zweite Seite 905 kann (z. B. nur) eine zweite Reihe von elektrischen Kontakten daran umfassen, beispielsweise die elektrischen Kontakte (z. B. Anschlussstifte) in 10, z. B. Anschlussstifte B1-B12. Elektrische Kontakte können physikalisch mit einem Kabel 903 oder anderen elektrischen Leitern (beispielsweise Drähten zu einer Arbeitsspeichervorrichtung, z. B. einem USB-Arbeitsspeicher-Stick) physikalisch verbinden (z. B. fest verbinden). Das Kabel 903 kann mit einem anderen Stecker verbinden, z. B. um mit einer Buchse zu verbinden, die mit der Schaltungsanordnung einer Vorrichtung physikalisch verbindet, z. B. einer mehrere Rollen annehmenden Schaltung oder einer anderen hier erörterten Schaltungsanordnung.
  • Die Schaltungsanordnung kann hier einen Sender und/oder einen Empfänger umfassen, um Daten zu senden bzw. zu empfangen, z. B. als Teil eines Sender/Empfängers (z. B. einer Schaltung einer Bitübertragungsschicht (PHY)).
  • Mit Bezug auf 11 ist eine Ausführungsform eines Gebildes, das aus Punkt-zu-Punkt-Verbindungsstrecken besteht, die einen Satz von Komponenten miteinander verbinden, dargestellt. Das System 1100 umfasst einen Prozessor 1105 und einen Systemarbeitsspeicher 1110, der mit einem Steuereinheitsnetzknoten 1115 gekoppelt ist. Der Prozessor 1105 umfasst irgendein Verarbeitungselement wie z. B. einen Mikroprozessor, einen Host-Prozessor, einen eingebetteten Prozessor, einen Coprozessor oder einen anderen Prozessor. Der Prozessor 1105 ist mit dem Steuereinheitsnetzknoten 1115 durch einen Frontside-Bus (FSB) 1106 gekoppelt. In einer Ausführungsform ist der FSB 1106 eine serielle Punkt-zu-Punkt-Zwischenverbindung, wie nachstehend beschrieben. In einer anderen Ausführungsform umfasst die Verbindungsstrecke 1106 eine serielle differentielle Zwischenverbindungsarchitektur, die mit einem anderen Zwischenverbindungsstandard kompatibel ist.
  • Der Systemarbeitsspeicher 1110 umfasst irgendeine Arbeitsspeichervorrichtung wie z. B. einen Direktzugriffsarbeitsspeicher (RAM), einen nichtflüchtigen (NV) Arbeitsspeicher oder einen anderen Arbeitsspeicher, der für Vorrichtungen im System 1100 zugänglich ist. Der Systemarbeitsspeicher 1110 ist mit dem Steuereinheitsnetzknoten 1115 durch eine Arbeitsspeicherschnittstelle 1116 gekoppelt. Beispiele einer Arbeitsspeicherschnittstelle umfassen eine Arbeitsspeicherschnittstelle mit doppelter Datenrate (DDR), eine Dualkanal-DDR-Arbeitsspeicherschnittstelle und eine Arbeitsspeicherschnittstelle eines dynamischen RAM (DRAM).
  • In einer Ausführungsform ist der Steuereinheitsnetzknoten 1115 ein Stammnetzknoten, ein Stammkomplex oder eine Stammsteuereinheit in einer Zwischenverbindungshierarchie von Peripheral Component Interconnect Express (PCIe oder PCIE). Beispiele des Steuereinheitsnetzknotens 1115 umfassen einen Chipsatz, einen Arbeitsspeichersteuereinheitsnetzknoten (MCH), eine Northbridge, einen Zwischenverbindungssteuereinheitsnetzknoten (ICH), eine Southbridge und eine Stammsteuereinheit/einen Netzknoten. Häufig bezieht sich der Begriff Chipsatz auf zwei physikalisch getrennte Steuereinheitsnetzknoten, z. B. einen Arbeitsspeichersteuereinheitsnetzknoten (MCH), der mit einem Zwischenverbindungssteuereinheitsnetzknoten (ICH) gekoppelt ist. Es ist zu beachten, dass aktuelle Systeme häufig den MCH, der mit dem Prozessor 1105 integriert ist, umfassen, während die Steuereinheit 1115 mit E/A-Vorrichtungen kommunizieren soll, in einer ähnlichen Weise, wie nachstehend beschrieben. In einigen Ausführungsformen wird eine Peer-to-Peer-Leitweglenkung optional durch den Stammkomplex 1115 unterstützt.
  • Hier ist der Steuereinheitsnetzknoten 1115 mit einem Koppler/einer Brücke 1120 durch eine serielle Verbindungsstrecke 1119 gekoppelt. Eingabe/Ausgabe-Module 1117 und 1121, die auch als Schnittstellen/Ports 1117 und 1121 bezeichnet werden können, umfassen/implementieren einen geschichteten Protokollstapel, um eine Kommunikation zwischen dem Steuereinheitsnetzknoten 1115 und dem Koppler 1120 zu schaffen. In einer Ausführungsform können mehrere Vorrichtungen mit dem Koppler 1120 gekoppelt sein.
  • Der Koppler/die Brücke 1120 leitet Pakete/Nachrichten von der Vorrichtung 1125 stromaufwärts, z. B. eine Hierarchie aufwärts in Richtung eines Stammkomplexes, zum Steuereinheitsnetzknoten 1115 und stromabwärts, z. B. eine Hierarchie hinab weg von einer Stammsteuereinheit, vom Prozessor 1105 oder Systemarbeitsspeicher 1110 zur Vorrichtung 1125. Der Koppler 1120 wird in einer Ausführungsform als logische Anordnung von mehreren virtuellen PCI-PCI-Brückenvorrichtungen bezeichnet. Die Vorrichtung 1125 umfasst irgendeine interne oder externe Vorrichtung oder Komponente, die mit einem elektronischen System gekoppelt werden soll, wie z. B. einer E/A-Vorrichtung, einer Netzschnittstellensteuereinheit (NIC), einer Erweiterungskarte, einem Audioprozessor, einem Netzprozessor, einem Festplattenlaufwerk, einer Speichervorrichtung, einem CD/DVD-ROM, einem Monitor, einem Drucker, einer Maus, einer Tastatur, einem Router, einer tragbaren Speichervorrichtung, einer Firewire-Vorrichtung, einer Vorrichtung eines universellen seriellen Busses (USB), einem Scanner und anderen Eingabe/Ausgabe-Vorrichtungen. Häufig wird in der PCIe-Fachsprache eine solche Vorrichtung als Endpunkt bezeichnet. Obwohl nicht speziell gezeigt, kann die Vorrichtung 1125 eine PCIE-zu-PCI/PCI-X-Brücke umfassen, um veraltete PCI-Vorrichtungen oder solche einer anderen Version zu unterstützen. Endpunktvorrichtungen in PCIe werden häufig als veraltete, PCIe- oder integrierte Stammkomplexendpunkte klassifiziert.
  • Der Graphikbeschleuniger 1130 ist auch mit dem Steuereinheitsnetzknoten 1115 durch eine serielle Verbindungsstrecke 1132 gekoppelt. In einer Ausführungsform ist der Graphikbeschleuniger 1130 mit einem MCH gekoppelt, der mit einem ICH gekoppelt ist. Der Koppler 1120 und folglich die E/A-Vorrichtung 1125 ist dann durch die serielle Verbindungsstrecke 1123 mit dem ICH gekoppelt. E/A-Module 1131 und 1118 sollen auch einen geschichteten Protokollstapel implementieren, um zwischen dem Graphikbeschleuniger 1130 und dem Steuereinheitsnetzknoten 1115 zu kommunizieren. Ähnlich zur obigen MCH-Erörterung kann eine Graphiksteuereinheit oder der Graphikbeschleuniger 1130 selbst in den Prozessor 1105 integriert sein. Die vorstehend beschriebenen Ausführungsformen können Elemente beinhalten, die durch den Prozessor 1105 ausgeführt werden und den Steuereinheitsnetzknoten 1115 und andere Komponenten wie z. B. die E/A-Vorrichtung 1125 beinhalten.
  • Wenn man sich 12 zuwendet, ist eine Ausführungsform eines geschichteten Protokollstapels dargestellt. Der geschichtete Protokollstapel 1200 umfasst irgendeine Form von geschichtetem Kommunikationsstapel, wie z. B. einen „Quick Path Interconnect“-Stapel (QPI-Stapel), einen PCIe-Stapel, einen Hochleistungsrechenzwischenverbindungsstapel der nächsten Generation oder einen anderen geschichteten Stapel. Obwohl die unmittelbar nachstehende Erörterung in Bezug auf 10-13 in Bezug auf einen PCIe-Stapel stattfindet, können dieselben Konzepte auf andere Zwischenverbindungsstapel angewendet werden. In einer Ausführungsform ist der Protokollstapel 1200 ein PCIe-Protokollstapel mit einer Transaktionsschicht 1205, einer Verbindungsschicht 1210 und einer Bitübertragungsschicht 1220. Eine Schnittstelle wie z. B. Schnittstellen 1117, 1118, 1121, 1122, 1126 und 1131 in 11 können als Kommunikationsprotollstapel 1200 dargestellt werden. Die Darstellung als Kommunikationsprotokollstapel kann auch als Modul oder Schnittstelle, die einen Protokollstapel implementiert/umfasst, bezeichnet werden.
  • PCI-Express verwendet Pakete, um Informationen zwischen Komponenten zu übermitteln. Pakete werden in der Transaktionsschicht 1205 und Datenverbindungsschicht 1210 gebildet, um die Informationen von der sendenden Komponente zur empfangenden Komponente zu tragen. Wenn die übertragenen Pakete durch die anderen Schichten fließen, werden sie mit zusätzlichen Informationen erweitert, die erforderlich sind, um Pakete auf diesen Schichten zu bearbeiten. Auf der Empfangsseite findet der umgekehrte Prozess statt und Pakete werden von ihrer Darstellung der Bitübertragungsschicht 1220 in die Darstellung der Datenverbindungsschicht 1210 und schließlich (für Transaktionsschichtpakete) in die Form transformiert, die durch die Transaktionsschicht 1205 der Empfangsvorrichtung verarbeitet werden kann.
  • Transaktionsschicht
  • In einer Ausführungsform soll die Transaktionsschicht 1205 eine Schnittstelle zwischen einem Verarbeitungskern einer Vorrichtung und der Zwischenverbindungsarchitektur bereitstellen, wie z. B. der Datenverbindungsschicht 1210 und der Bitübertragungsschicht 1220. In dieser Hinsicht ist eine primäre Verantwortung der Transaktionsschicht 1205 die Zusammensetzung und Zerlegung von Paketen (d. h. Transaktionsschichtpaketen oder TLPs). Die Transaktionsschicht 1205 managt typischerweise die Flussteuerung auf Kreditbasis für TLPs. PCIe implementiert geteilte Transaktionen, z. B. Transaktionen mit Anforderung und Antwort, die durch Zeit getrennt sind, was ermöglicht, dass eine Verbindungsstrecke anderen Verkehr trägt, während die Zielvorrichtung Daten für die Antwort sammelt.
  • Außerdem verwendet PCIe eine Flusssteuerung auf Kreditbasis. In diesem Schema kündigt eine Vorrichtung eine anfängliche Menge an Kredit für jeden der Empfangspuffer in der Transaktionsschicht 1205 an. Eine externe Vorrichtung am entgegengesetzten Ende der Verbindungsstrecke wie z. B. ein Steuereinheitsnetzknoten 1115 in 11 zählt die Anzahl von Krediten, die durch jedes TLP verbraucht werden. Eine Transaktion kann übertragen werden, wenn die Transaktion eine Kreditgrenze nicht überschreitet. Beim Empfangen einer Antwort wird eine Menge an Kredit wiederhergestellt. Ein Vorteil eines Kreditschemas besteht darin, dass die Latenz der Kreditrückgabe sich nicht auf die Leistung auswirkt, vorausgesetzt, dass die Kreditgrenze nicht angetroffen wird.
  • In einer Ausführungsform umfassen vier Transaktionsadressenräume einen Konfigurationsadressenraum, einen Arbeitsspeicheradressenraum, einen Eingabe/Ausgabe-Adressenraum und einen Nachrichtenadressenraum. Arbeitsspeicherraumtransaktionen umfassen eine oder mehrere von Leseanforderungen und Schreibanforderungen, um Daten zu/von einer Arbeitsspeicher-abgebildeten Stelle zu übertragen. In einer Ausführungsform können Arbeitsspeicherraumtransaktionen zwei verschiedene Adressenformate verwenden, z. B. ein kurzes Adressenformat, wie z. B. eine 32-Bit-Adresse, oder ein langes Adressenformat, wie z. B. eine 64-Bit-Adresse. Konfigurationsraumtransaktionen werden verwendet, um auf den Konfigurationsraum der PCIe-Vorrichtungen zuzugreifen. Transaktionen in den Konfigurationsraum umfassen Leseanforderungen und Schreibanforderungen. Nachrichtraumtransaktionen (oder einfach Nachrichten) sind definiert, um die Kommunikation zwischen PCIe-Agenten im Band zu unterstützen.
  • Daher fügt in einer Ausführungsform die Transaktionsschicht 1205 Paketkopf/Nutzinformationen 1206 zusammen. Das Format für die aktuellen Paketköpfe/Nutzinformationen ist in der PCIe-Spezifikation auf der PCIe-Spezifikations-Website zu finden.
  • Mit Bezug auf 13 ist eine Ausführungsform eines PCIe-Transaktionsdeskriptors dargestellt. In einer Ausführungsform ist der Transaktionsdeskriptor 1300 ein Mechanismus zum Tragen von Transaktionsinformationen. In dieser Hinsicht unterstützt der Transaktionsdeskriptor 1300 die Identifikation von Transaktionen in einem System. Andere potentielle Verwendungen umfassen die Verfolgung von Modifikationen einer Vorgabetransaktionsordnung und Zuordnung einer Transaktion zu Kanälen.
  • Der Transaktionsdeskriptor 1300 umfasst ein Feld 1302 eines globalen Identifizierers, ein Attributfeld 1304 und ein Kanalidentifiziererfeld 1306. In dem dargestellten Beispiel ist das Feld 1302 des globalen Identifizierers mit einem Feld 1208 eines lokalen Transaktionsidentifizierers und einem Quellenidentifiziererfeld 1210 dargestellt. In einer Ausführungsform ist der globale Transaktionsidentifizierer 1302 für alle ausstehenden Anforderungen eindeutig.
  • Gemäß einer Implementierung ist das Feld 1308 des lokalen Transaktionsidentifizierers ein Feld, das durch einen anfordernden Agenten erzeugt wird, und es ist für alle ausstehenden Anforderungen eindeutig, die eine Vollendung für diesen anfordernden Agenten erfordern. Ferner identifiziert in diesem Beispiel der Quellenidentifizierer 1310 eindeutig den anfordernden Agenten innerhalb einer PCIe-Hierarchie. Zusammen mit der Quellen-ID 1310 liefert folglich das Feld 1308 des lokalen Transaktionsidentifizierers eine globale Identifikation einer Transaktion innerhalb einer Hierarchiedomäne.
  • Das Attributfeld 1304 legt Eigenschaften und Beziehungen der Transaktion fest. In dieser Hinsicht wird das Attributfeld 1304 potentiell verwendet, um zusätzliche Informationen bereitzustellen, die die Modifikation der Vorgabebearbeitung von Transaktionen ermöglichen. In einer Ausführungsform umfasst das Attributfeld 1304 ein Prioritätsfeld 1312, ein Reserviert-Feld 1314, ein Ordnungsfeld 1316 und ein Keine-Spionage-Feld 1318. Hier kann das Prioritätsunterfeld 1312 durch einen Initiator modifiziert werden, um der Transaktion eine Priorität zuzuweisen. Das Reserviert-Attributfeld 1314 wird für die Zukunft oder für die vom Verkäufer definierte Verwendung reserviert gelassen. Mögliche Verwendungsmodelle unter Verwendung von Prioritäts- oder Sicherheitsattributen können unter Verwendung des Reserviert-Attributfeldes implementiert werden.
  • In diesem Beispiel wird das Ordnungsattributfeld 1316 verwendet, um optionale Informationen bereitzustellen, die den Typ von Ordnung übermitteln, die Vorgabeordnungsregeln modifizierten kann. Gemäß einer Beispielimplementierung bezeichnet ein Ordnungsattribut von „0“, dass Vorgabeordnungsregeln gelten sollen, wobei ein Ordnungsattribut von „1“ eine gelockerte Ordnung angibt, wobei Schreibvorgänge Schreibvorgänge in derselben Richtung überholen können und Lesevollendungen Schreibvorgänge in derselben Richtung überholen können. Das Spionageattributfeld 1318 wird verwendet, um zu bestimmen, ob Transaktionen ausspioniert werden. Wie gezeigt, identifiziert ein Kanal-ID-Feld 1306 einen Kanal, dem eine Transaktion zugeordnet ist.
  • Verbindungsschicht
  • Die Verbindungsschicht 1210, die auch als Datenverbindungsschicht 1210 bezeichnet wird, wirkt als Zwischenstufe zwischen der Transaktionsschicht 1205 und der Bitübertragungsschicht 1220. In einer Ausführungsform stellt eine Verantwortung der Datenverbindungsschicht 1210 einen zuverlässigen Mechanismus zum Austauschen von Transaktionsschichtpaketen (TLPs) zwischen zwei Komponenten einer Verbindungsstrecke bereit. Eine Seite der Datenverbindungsschicht 1210 nimmt TLPs an, die durch die Transaktionsschicht 1205 zusammengesetzt werden, wendet einen Paketsequenzidentifizierer 1211, z. B. eine Identifikationsnummer oder Paketnummer, an, berechnet und wendet einen Fehlerdetektionscode, z. B. CRC 1212, an und schickt die modifizierten TLPs zur Bitübertragungsschicht 1220 für die Übertragung über eine physikalische zu einer externen Vorrichtung.
  • Bitübertragungsschicht
  • In einer Ausführungsform umfasst die Bitübertragungsschicht 1220 einen logischen Unterblock 1221 und einen elektrischen Unterblock 1222, um ein Paket physikalisch zu einer externen Vorrichtung zu übertragen. Hier ist der logische Unterblock 1221 für die „digitalen“ Funktionen der Bitübertragungsschicht 1221 verantwortlich. In dieser Hinsicht umfasst der logische Unterblock einen Sendeabschnitt, um ausgehende Informationen für die Übertragung durch den physikalischen Unterblock 1222 vorzubereiten, und einen Empfängerabschnitt, um empfangene Informationen zu identifizieren und vorzubereiten, bevor sie zur Verbindungsschicht 1210 geleitet werden.
  • Der physikalische Block 1222 umfasst einen Sender und einen Empfänger. Der Sender wird durch den logischen Unterblock 1221 mit Symbolen beliefert, die der Sender serialisiert und zu einer externen Vorrichtung weiter sendet. Der Empfänger wird mit serialisierten Symbolen von einer externen Vorrichtung beliefert und transformiert die empfangenen Signale in einen Bitstrom. Der Bitstrom wird deserialisiert und zum logischen Unterblock 1221 geliefert. In einer Ausführungsform wird ein 8b/10b-Übertragungscode verwendet, wobei Zehn-Bit-Symbole gesendet/empfangen werden. Hier werden spezielle Symbole verwendet, um ein Paket mit Rahmen 1223 zu rahmen. Außerdem liefert der Empfänger in einem Beispiel auch einen Symboltakt, der vom ankommenden seriellen Strom zurückgewonnen wird.
  • Wie vorstehend angegeben, obwohl die Transaktionsschicht 1205, die Verbindungsschicht 1210 und die Bitübertragungsschicht 1220 in Bezug auf eine spezielle Ausführungsform eines PCIe-Protokollstapels erörtert werden, ist ein geschichteter Protokollstapel nicht so begrenzt. Tatsächlich kann irgendein geschichtetes Protokoll enthalten sein/implementiert werden. Als Beispiel umfasst ein Port/eine Schnittstelle, die als geschichtetes Protokoll dargestellt ist: (1) eine erste Schicht, um Pakete zusammenzufügen, z. B. eine Transaktionsschicht; eine zweite Schicht, um Pakete zu sequenzieren, z. B. eine Verbindungsschicht; und eine dritte Schicht, um die Pakete zu übertragen, z. B. eine Bitübertragungsschicht. Als spezielles Beispiel wird ein übliches geschichtetes Standardschnittstellenprotokoll (CSI-Protokoll) verwendet.
  • Mit Bezug als nächstes auf 14 ist eine Ausführungsform eines seriellen PCIe-Punkt-Punkt-Gebildes 1400 dargestellt. Obwohl eine Ausführungsform einer seriellen PCIe-Punkt-zu-Punkt-Verbindungsstrecke dargestellt ist, ist eine serielle Punkt-zu-Punkt-Verbindungsstrecke nicht so begrenzt, da sie irgendeinen Übertragungspfad für die Übertragung von seriellen Daten umfasst. In der gezeigten Ausführungsform umfasst eine Basis-PCIe-Verbindungsstrecke zwei differentiell angesteuerte Signalpaare mit niedriger Spannung: ein Sendepaar 1406/1411 und ein Empfangspaar 1412/1407. Folglich umfasst die Vorrichtung 1405 eine Sendelogik 1406, um Daten zur Vorrichtung 1410 zu senden, und eine Empfangslogik 1407, um Daten von der Vorrichtung 1410 zu empfangen. Mit anderen Worten, zwei Sendepfade, z. B. Pfade 1416 und 1417, und zwei Empfangspfade, z. B. Pfade 1418 und 1419, sind in einer PCIe-Verbindungsstrecke enthalten.
  • Ein Sendepfad bezieht sich auf irgendeinen Pfad zum Senden von Daten wie z. B. eine Sendeleitung, eine Kupferleitung, eine optische Leitung, einen drahtlosen Kommunikationskanal, eine Infrarot-Kommunikationsverbindungsstrecke oder einen anderen Kommunikationspfad. Eine Verbindung zwischen zwei Vorrichtungen, wie z. B. der Vorrichtung 1405 und Vorrichtung 1410, wird als Verbindungsstrecke, wie z. B. die Verbindungsstrecke 415, bezeichnet. Eine Verbindungsstrecke kann eine Bahn unterstützen - wobei jede Bahn einen Satz von differentiellen Signalpaaren darstellt (ein Paar für das Senden, ein Paar für den Empfang). Um die Bandbreite zu skalieren, kann eine Verbindungsstrecke mehrere Bahnen vereinigen, die mit xN bezeichnet werden, wobei N irgendeine unterstützte Verbindungsstreckenbreite ist, wie z. B. 1, 2, 4, 8, 12, 16, 32, 64 oder breiter.
  • Ein differentielles Paar bezieht sich auf zwei Sendepfade wie z. B. Leitungen 1416 und 1417, um differentielle Signale zu senden. Wenn die Leitung 1416 als Beispiel von einem niedrigen Spannungspegel auf einen hohen Spannungspegel umschaltet, z. B. eine steigende Flanke, steuert die Leitung 1417 von einem hohen Logikpegel auf einen niedrigen Logikpegel an, z. B. eine fallende Flanke. Differentielle Signale demonstrieren potentiell bessere elektrische Eigenschaften, wie z. B. eine bessere Signalintegrität, z. B. Kreuzkopplung, Spannungs-Überschwingen/Unterschwingen, Rufen usw. Dies ermöglicht ein besseres Zeitsteuerfenster, das schnellere Übertragungsfrequenzen ermöglicht.
  • Wenn man sich als nächstes 15 zuwendet, ist eine Ausführungsform eines Entwurfs eines Systems auf einem Chip (SOC) gemäß den Ausführungsformen dargestellt. Als spezielles erläuterndes Beispiel ist das SOC 1500 im Benutzergerät (UE) enthalten. In einer Ausführungsform bezieht sich das UE auf irgendeine Vorrichtung, die von einem Endbenutzer verwendet werden soll, um zu kommunizieren, wie z. B. ein in der Hand gehaltenes Telefon, Smartphone, Tablet, ultradünnes Notebook, Notebook mit Breitbandadapter oder irgendeine andere ähnliche Kommunikationsvorrichtung. Häufig verbindet ein UE mit einer Basisstation oder einem Knoten, der potentiell dem Wesen nach einer Mobilstation (MS) in einem GSM-Netz entspricht.
  • Hier umfasst das SOC 1500 2 Kerne - 1506 und 1507. Ähnlich zur obigen Erörterung können die Kerne 1506 und 1507 einer „Instruction Set Architecture“ entsprechen, wie z. B. dem Prozessor auf der Basis des „Intel® Architecture Core™, einem Prozessor von „Advanced Micro Devices, Inc. “ (AMD), einem Prozessor auf MIPS-Basis, einem Prozessorentwurf auf ARM-Basis oder einem Kunden davon sowie ihren Lizenznehmern oder Anwendern. Die Kerne 1506 und 1507 sind mit der Cache-Steuerung 1508 gekoppelt, die der Busschnittstelleneinheit 1509 und dem L2-Cache 1510 zugeordnet ist, um mit anderen Teilen des Systems 1500 zu kommunizieren. Die Zwischenverbindung 1590 umfasst eine Zwischenverbindung auf dem Chip wie z. B. eine IOSF, AMBA oder andere vorstehend erörterte Zwischenverbindung, die potentiell einen oder mehrere Aspekte der beschriebenen Ausführungsformen implementiert.
  • Die Zwischenverbindung 1590 schafft Kommunikationskanäle für die anderen Komponenten, wie z. B. ein Teilnehmeridentitätsmodul (SIM) 1530, um mit einer SIM-Karte über eine Schnittstelle zu koppeln, einen Boot-ROM 1535, um einen Boot-Code für die Ausführung durch die Kerne 1506 und 1507 zu halten, um das SOC 1500 zu initialisieren und zu booten, eine SDRAM-Steuereinheit 1540, um mit einem externen Arbeitsspeicher (z. B. DRAM 1560) über eine Schnittstelle zu koppeln, eine Flash-Steuereinheit 1545, um mit einem nichtflüchtigen Arbeitsspeicher (z. B. Flash 1565) über eine Schnittstelle zu koppeln, eine Peripheriesteuerung 1550 (z. B. serielle periphere Schnittstelle), um mit Peripheriegeräten über eine Schnittstelle zu koppeln, Video-Codecs 1520 und eine Videoschnittstelle 1525, um eine Eingabe anzuzeigen und zu empfangen (z. B. berührungsfähige Eingabe), eine GPU 1515, um auf Graphik bezogene Berechnungen durchzuführen, usw. Beliebige von diesen Schnittstellen können hier beschriebene Aspekte der Ausführungsformen beinhalten.
  • Außerdem stellt das System Peripheriegeräte für die Kommunikation dar, wie z. B. ein Bluetooth-Modul 1570, ein 3G-Modem 1575, ein GPS 1580 und WiFi 1585. Die Ausführungsformen können das USB-Ökosystem über WiFi 1585 herstellen und ein DPM kann im SOC 1500 und USB-Port 1589 implementiert werden. Es ist zu beachten, wie vorstehend angegeben, dass ein UE einen Funk für die Kommunikation umfasst. Folglich sind diese peripheren Kommunikationsmodule nicht alle erforderlich. In einem UE soll jedoch eine gewisse Form von Funk für die externe Kommunikation enthalten sein.
  • Es ist zu beachten, dass die Einrichtungen, Verfahren und Systeme, die vorstehend beschrieben sind, in irgendeiner elektronischen Vorrichtung oder irgendeinem elektronischen System implementiert werden können, wie vorstehend erwähnt. Als spezielle Darstellungen schaffen die nachstehenden Figuren beispielhafte Systeme für die Verwendung der Ausführungsformen, wie hier beschrieben. Da die nachstehenden Systeme genauer beschrieben werden, wird eine Anzahl von verschiedenen Zwischenverbindungen offenbart, beschrieben und aus der obigen Erörterung erneut darauf zurückgekommen. Und wie leicht ersichtlich ist, können die vorstehend beschriebenen Fortschritte auf beliebige dieser Zwischenverbindungen, Gebilde oder Architekturen angewendet werden.
  • Mit Bezug nun auf 16 ist ein Blockdiagramm von Komponenten, die in einem Computersystem vorhanden sind, gemäß Ausführungsformen der Offenbarung dargestellt. Wie in 16 gezeigt, umfasst das System 1600 irgendeine Kombination von Komponenten. Diese Komponenten können als ICs, Abschnitte davon, diskrete elektronische Vorrichtungen oder andere Module, Logik, Hardware, Software, Firmware oder Kombination davon implementiert werden, die in einem Computersystem angepasst sind, oder als Komponenten, die ansonsten in ein Gehäuse des Computersystems integriert sind. Es ist auch zu beachten, dass das Blockdiagramm von 16 eine Ansicht hoher Ebene von vielen Komponenten des Computersystems zeigen soll. Es soll jedoch selbstverständlich sein, dass einige der gezeigten Komponenten weggelassen werden können, zusätzliche Komponenten vorhanden sein können und eine andere Anordnung der gezeigten Komponenten in anderen Implementierungen vorkommen kann. Folglich können die vorstehend beschriebenen Ausführungsformen Erfindung in irgendeinem Abschnitt von einer oder mehreren der Zwischenverbindungen implementiert werden, die nachstehend dargestellt oder beschrieben werden.
  • Wie in 16 zu sehen, umfasst ein Prozessor 1610 in einer Ausführungsform einen Mikroprozessor, einen Mehrkernprozessor, einen Multithread-Prozessor, einen Prozessor mit ultraniedriger Spannung, einen eingebetteten Prozessor oder ein anderes bekanntes Verarbeitungselement. In der dargestellten Implementierung wirkt der Prozessor 1610 als Hauptverarbeitungseinheit und zentraler Netzknoten für die Kommunikation mit vielen der verschiedenen Komponenten des Systems 1600. Als ein Beispiel wird der Prozessor 1600 als System auf einem Chip (SoC) implementiert. Als spezielles erläuterndes Beispiel umfasst der Prozessor 1610 einen Prozessor auf der Basis eines „Intel® Architecture Core™“ wie z. B. einen i3, i5, i7 oder einen anderen solchen Prozessor, der von Intel Corporation, Santa Clara, CA, erhältlich ist. Selbstverständlich können jedoch andere leistungsarme Prozessoren, wie z. B. von Advanced Micro Devices, Inc. (AMD) in Sunnyvale, CA, erhältlich, eine Konstruktion auf MIPS-Basis von MIPS Technologies, Inc., in Sunnyvale, CA, eine Konstruktion auf ARM-Basis, die von ARM Holdings, Ltd. oder einem Kunden davon oder ihren Lizenznehmern oder Anwendern lizenziert wird, stattdessen in anderen Ausführungsformen vorhanden sein, wie z. B. ein A5/A6-Prozessor von Apple, ein „Qualcomm Snapdragon“-Prozessor oder ein „TI OMAP“-Prozessor. Es ist zu beachten, dass viele der Kundenversionen von solchen Prozessoren modifiziert und verändert sind; sie können jedoch einen speziellen Befehlssatz unterstützen oder erkennen, der definierte Algorithmen durchführt, wie durch den Prozessorlizenzgeber dargelegt. Hier kann die Mikroarchitekturimplementierung variieren, aber die Architekturfunktion des Prozessors ist gewöhnlich konsistent. Bestimmte Details hinsichtlich der Architektur und des Betriebs des Prozessors 1610 werden in einer Implementierung nachstehend weiter erörtert, um ein erläuterndes Beispiel bereitzustellen.
  • Der Prozessor 1610 kommuniziert in einer Ausführungsform mit einem Systemarbeitsspeicher 1615. Als erläuterndes Beispiel, das in einer Ausführungsform über mehrere Arbeitsspeichervorrichtungen implementiert werden kann, um eine gegebene Menge an Systemarbeitsspeicher bereitzustellen. Als Beispiele kann der Arbeitsspeicher gemäß einem Entwurf auf der Basis von leistungsarmer doppelter Datenrate (LPDDR) von „Joint Electron Devices Engineering Council“ (JEDEC) sein, wie z. B. die aktuelle LPDDR2-Norm gemäß JEDEC JESD 209-2E (veröffentlicht im April 2011), oder eine LPDDR-Norm der nächsten Generation, die als LPDDR3 oder LPDDR4 bezeichnet werden soll, der Erweiterungen für LPDDR2 bietet, um die Bandbreite zu erhöhen. In verschiedenen Implementierungen können die individuellen Arbeitsspeichervorrichtungen von verschiedenen Bausteintypen sein, wie z. B. ein Einzelchipbaustein (SDP), ein Doppelchipbaustein (DDP) oder ein Vierchipbaustein (Q17P). Diese Vorrichtungen sind in einigen Ausführungsformen direkt an eine Hauptplatine gelötet, um eine Lösung mit niedrigerem Profil zu schaffen, während in anderen Ausführungsformen die Vorrichtungen als ein oder mehrere Arbeitsspeichermodule konfiguriert sind, die wiederum mit der Hauptplatine durch ein gegebenes Verbindungselement koppeln. Und andere Arbeitsspeicherimplementierungen sind natürlich möglich, wie z. B. andere Typen von Arbeitsspeichermodulen, z. B. duale Inline-Arbeitsspeichermodule (DIMMs) von verschiedenen Vielfalten, einschließlich, jedoch nicht begrenzt auf MikroDIMMs, MiniDIMMs. In einer speziellen erläuternden Ausführungsform ist der Arbeitsspeicher zwischen 2 GB und 16 GB bemessen und kann als DDR3LM-Baustein oder LPDDR2- oder LPDDR3-Arbeitsspeicher konfiguriert sein, der an eine Hauptplatine über eine Kugelgittermatrix (BGA) gelötet ist.
  • Um für die dauerhafte Speicherung von Informationen wie z. B. Daten, Anwendungen, einem oder mehreren Betriebssystemen und so weiter zu sorgen, kann ein Massenspeicher 1620 auch mit dem Prozessor 1610 koppeln. In verschiedenen Ausführungsformen kann, um einen dünneren und leichteren Systementwurf zu ermöglichen sowie das Systemansprechvermögen zu verbessern, dieser Massenspeicher über ein SSD implementiert werden. In anderen Ausführungsformen kann jedoch der Massenspeicher hauptsächlich unter Verwendung eines Festplattenlaufwerks (HDD) mit einer kleineren Menge an SSD-Speicher implementiert werden, um als SSD-Cache zu wirken, um einen nichtflüchtigen Speicher von Kontextzustand und anderen solchen Informationen während Abschaltereignissen zu ermöglichen, so dass ein schnelles Hochfahren bei der erneuten Initialisierung von Systemaktivitäten stattfinden kann. Auch in 16 gezeigt, kann eine Flash-Vorrichtung 1622 mit dem Prozessor 1610 z. B. über eine serielle periphere Schnittstelle (SPI) gekoppelt sein. Diese Flash-Vorrichtung kann für eine nichtflüchtige Speicherung von System-Software sorgen, einschließlich einer Eingabe/Ausgabe-Basis-Software (BIOS) sowie anderen Firmware des Systems.
  • In verschiedenen Ausführungsformen wird der Massenspeicher des Systems durch ein SSD allein oder als Platten-, optisches oder anderes Laufwerk mit einem SSD-Cache implementiert. In einigen Ausführungsformen wird der Massenspeicher als SSD oder HDD zusammen mit einem Rückstell-Cache-Modul (RST-Cache-Modul) implementiert. In verschiedenen Implementierungen sorgt das HDD für die Speicherung von zwischen 340 GB - 4 Terabytes (TB) und aufwärts, während der RST-Cache mit einem SSD mit einer Kapazität von 24 GB - 256 GB implementiert wird. Es ist zu beachten, dass ein solcher SSD-Cache als Option eines Einzelebenen-Cache (SLC) oder Mehrebenen-Cache (MLC) konfiguriert sein kann, um ein geeignetes Niveau an Ansprechvermögen zu schaffen. In einer Nur-SSD-Option kann das Modul in verschiedenen Stellen aufgenommen werden, wie z. B. in einem mSATA- oder NGFF-Schlitz. Als Beispiel weist ein SSD eine Kapazität im Bereich von 120 GB - 1 TB auf.
  • Verschiedene Eingabe/Ausgabe-Vorrichtungen (E/A-Vorrichtungen) können innerhalb des Systems 1600 vorhanden sein. Insbesondere in der Ausführungsform von 16 ist eine Anzeige 1624 gezeigt, die eine hochauflösende LCD- oder LED-Platte sein kann, die innerhalb eines Deckelabschnitts des Gehäuses konfiguriert ist. Diese Anzeigeplatte kann auch einen Berührungsbildschirm 1625 bereitstellen, der z. B. extern über der Anzeigeplatte angepasst ist, so dass über die Zusammenwirkung eines Benutzers mit diesem Berührungsbildschirm Benutzereingaben zum System geliefert werden können, um gewünschte Operationen zu ermöglichen, z. B. im Hinblick auf die Anzeige von Informationen, das Zugreifen auf Informationen und so weiter. In einer Ausführungsform kann die Anzeige 1624 mit dem Prozessor 1610 über eine Anzeigezwischenverbindung gekoppelt sein, die als Hochleistungsgraphikzwischenverbindung implementiert werden kann. Der Berührungsbildschirm 1625 kann mit dem Prozessor 1610 über eine andere Zwischenverbindung gekoppelt sein, die in einer Ausführungsform eine I2C-Zwischenverbindung sein kann. Wie weiter in 16 gezeigt, kann zusätzlich zum Berührungsbildschirm 1625 eine Benutzereingabe durch Berührung auch über ein Berührungsfeld 1630 stattfinden, das innerhalb des Gehäuses konfiguriert sein kann und auch mit derselben I2C-Zwischenverbindung wie der Berührungsbildschirm 1625 gekoppelt sein kann.
  • Die Anzeigeplatte kann in mehreren Modi arbeiten. In einem ersten Modus kann die Anzeigeplatte in einem transparenten Zustand angeordnet sein, in dem die Anzeigeplatte für sichtbares Licht transparent ist. In verschiedenen Ausführungsformen kann die Mehrheit der Anzeigeplatte eine Anzeige sein, abgesehen von einer Einfassung um den Umfang. Wenn das System in einem Notebook-Modus betrieben wird und die Anzeigeplatte in einem transparenten Zustand betrieben wird, kann ein Benutzer Informationen betrachten, die auf der Anzeigeplatte dargestellt werden, während er auch Objekte hinter der Anzeige betrachten kann. Außerdem können Informationen, die auf der Anzeigeplatte angezeigt werden, durch einen Benutzer betrachtet werden, der hinter der Anzeige angeordnet ist. Oder der Betriebszustand der Anzeigeplatte kann ein opaker Zustand sein, in dem sichtbares Licht nicht durch die Anzeigeplatte hindurchtritt.
  • In einem Tablet-Modus wird das System zusammengeklappt geschlossen, so dass die hintere Anzeigeoberfläche der Anzeigeplatte in einer Position zu liegen kommt, so dass sie in Richtung eines Benutzers nach außen gewandt ist, wenn die untere Oberfläche der Basisplatte auf einer Oberfläche abgelegt ist oder durch den Benutzer gehalten wird. Im Tablet-Betriebsmodus führt die hintere Anzeigeoberfläche die Rolle einer Anzeige und Benutzerschnittstelle durch, da diese Oberfläche eine Berührungsbildschirmfunktionalität aufweisen kann und andere bekannte Funktionen einer herkömmlichen Berührungsbildschirmvorrichtung wie z. B. einer Tablet-Vorrichtung durchführen kann. Dazu kann die Anzeigeplatte eine Transparenzeinstellungsschicht umfassen, die zwischen einer Berührungsbildschirmschicht und einer vorderen Anzeigeoberfläche angeordnet ist. In einigen Ausführungsformen kann die Transparenzeinstellungsschicht eine elektrochrome Schicht (EC), eine LCD-Schicht oder eine Kombination von EC- und LCD-Schichten sein.
  • In verschiedenen Ausführungsformen kann die Anzeige unterschiedliche Größen aufweisen, z. B. einen Bildschirm mit 11,6" oder 13,3", und kann ein Seitenverhältnis von 16:9 und mindestens 300 Nits Helligkeit aufweisen. Die Anzeige kann auch eine volle hochauflösende (HD) Auflösung (mindestens 1920 x 1080p) aufweisen, mit einem eingebetteten Anzeige-Port (eDP) kompatibel sein und eine leistungsarme Platte mit Plattenselbstauffrischung sein.
  • Hinsichtlich Berührungsbildschirmfähigkeiten kann das System eine Mehrfachberührungs-Anzeigeplatte vorsehen, die für eine Mehrfachberührung kapazitiv ist und mindestens für 5 Finger in der Lage ist. Und in einigen Ausführungsformen kann die Anzeige für 10 Finger in der Lage sein. In einer Ausführungsform ist der Berührungsbildschirm innerhalb eines beschädigungs- und kratzbeständigen Glases und einer Beschichtung (z. B. Gorilla Glass™ oder Gorilla Glass 2™) für geringe Reibung aufgenommen, um „Fingerbrennen“ zu verringern und „Fingerüberspringen“ zu vermeiden. Um für eine verbesserte Berührungserfahrung und verbessertes Ansprechvermögen zu sorgen, weist die Berührungsplatte in einigen Implementierungen eine Mehrfachberührungsfunktionalität, wie z. B. weniger als 2 Rahmen (30 Hz) pro statischer Ansicht während Druckzoom und eine Einzelberührungsfunktionalität von weniger als 1 cm pro Rahmen (30 Hz) mit 200 ms (Verzögerung am Finger zum Zeiger) auf. Die Anzeige unterstützt in einigen Implementierungen Kanten-Kanten-Glas mit einer minimalen Bildschirmeinfassung, die auch mit der Plattenoberfläche bündig ist, und begrenzte E/A-Störung, wenn Mehrfachberührung verwendet wird.
  • Für Wahrnehmungsrechnen und andere Zwecke können verschiedene Sensoren innerhalb des Systems vorhanden sein und können mit dem Prozessor 1610 in verschiedenen Weisen gekoppelt sein. Bestimmte Trägheits- und Umgebungssensoren können mit dem Prozessor 1610 durch einen Sensornetzknoten 1640, z. B. über eine I2C-Zwischenverbindung, koppeln. In der in 16 gezeigten Ausführungsform können diese Sensoren einen Beschleunigungsmesser 1641, einen Umgebungslichtsensor (ALS) 1642, einen Kompass 1643 und ein Gyroskop 1644 umfassen. Andere Umgebungssensoren können einen oder mehrere Wärmesensoren 1646 umfassen, die in einigen Ausführungsformen mit dem Prozessor 1610 über einen Systemmanagementbus (SMBus) koppeln. Die Ausführungsformen können über USB-Ports und den Prozessor 1610 implementiert werden.
  • Unter Verwendung der verschiedenen Trägheits- und Umgebungssensoren, die in einer Plattform vorhanden sind, können viele verschiedenen Verwendungsfälle realisiert werden. Diese Verwendungsfälle ermöglichen fortschrittliche Rechenoperationen, einschließlich Wahrnehmungsberechnung, und ermöglichen auch Verbesserungen hinsichtlich des Leistungsmanagements/der Batterielebensdauer, der Sicherheit und des Systemansprechvermögens.
  • Im Hinblick auf Leistungsmanagement/Batterielebensdauer-Probleme werden beispielsweise zumindest teilweise auf der Basis von Informationen von einem Umgebungslichtsensor die Umgebungslichtbedingungen an einem Ort der Plattform bestimmt und die Intensität der Anzeige dementsprechend gesteuert. Folglich wird die im Betrieb der Anzeige verbrauchte Leistung unter bestimmten Lichtbedingungen verringert.
  • Hinsichtlich Sicherheitsoperationen auf der Basis von Kontextinformationen, die von den Sensoren erhalten werden, wie z. B. Ortsinformationen, kann bestimmt werden, ob einem Benutzer Zugriff auf bestimme sichere Dokumente gewährt wird. Einem Benutzer kann beispielsweise erlaubt werden, auf solche Dokumente an einem Arbeitsplatz oder an einem Heimort zuzugreifen. Es wird jedoch verhindert, dass der Benutzer auf solche Dokumente zugreift, wenn die Plattform an einem öffentlichen Ort vorhanden ist. Diese Bestimmung basiert in einer Ausführungsform auf Ortsinformationen, z. B. über einen GPS-Sensor oder Kameraerkennung von Landmarken bestimmt. Andere Sicherheitsoperationen können das Vorsehen einer Paarung von Vorrichtungen innerhalb einer nahen Reichweite zueinander umfassen, z. B. einer tragbaren Plattform, wie hier beschrieben, und des Desktop-Computers eines Benutzers, eines Mobiltelefons und so weiter. Eine bestimmte Teilung wird in einigen Implementierungen über Nahfeldkommunikation verwirklicht, wenn diese Vorrichtungen so gepaart sind. Wenn die Vorrichtungen eine bestimmte Reichweite überschreiten, kann jedoch eine solche Teilung deaktiviert werden. Wenn eine Plattform, wie hier beschrieben, und ein Smartphone gepaart werden, kann ferner ein Alarm dazu ausgelegt sein, ausgelöst zu werden, wenn die Vorrichtungen sich um mehr als einen vorbestimmten Abstand voneinander bewegen, wenn sie sich an einem öffentlichen Ort befinden. Wenn diese gepaarten Vorrichtungen sich an einem sicheren Ort befinden, z. B. einem Arbeitsplatz oder Heimort, können die Vorrichtungen dagegen diese vorbestimmte Grenze überschreiten, ohne einen solchen Alarm auszulösen.
  • Das Ansprechvermögen kann auch unter Verwendung der Sensorinformationen verbessert werden. Selbst wenn eine Plattform sich in einem leistungsarmen Zustand befindet, können die Sensoren beispielsweise immer noch aktiviert sein, um mit einer relativ niedrigen Frequenz zu laufen. Folglich werden irgendwelche Änderungen an einem Ort der Plattform, z. B. wie durch Trägheitssensoren, einen GPS-Sensor und so weiter bestimmt, bestimmt. Wenn keine solchen Änderungen registriert wurden, findet eine schnellere Verbindung mit einem vorherigen drahtlosen Netzknoten wie z. B. einem Wi-Fi™-Zugangspunkt oder einem ähnlichen drahtlosen Helfer statt, da in diesem Fall kein Bedarf besteht, auf verfügbare drahtlose Netzressourcen abzutasten. Folglich wird ein größeres Niveau an Ansprechvermögen beim Aufwachen aus einem leistungsarmen Zustand erreicht.
  • Selbstverständlich können viele andere Verwendungsfälle unter Verwendung von Sensorinformationen ermöglicht werden, die über die integrierten Sensoren innerhalb einer Plattform erhalten werden, wie hier beschrieben, und die obigen Beispiele sind nur für Erläuterungszwecke. Unter Verwendung eines Systems, wie hier beschrieben, kann ein Wahrnehmungsrechensystem das Hinzufügen von alternativen Eingabemodalitäten ermöglichen, einschließlich Gestenerkennung, und ermöglichen, dass das System Benutzeroperationen und eine Benutzerabsicht erfasst.
  • In einigen Ausführungsformen können ein oder mehrere Infrarot- oder andere Wärmeerfassungselemente oder irgendein anderes Element zum Erfassen der Anwesenheit oder Bewegung eines Benutzers vorhanden sein. Solche Erfassungselemente können mehrere verschiedene Elemente umfassen, die zusammenarbeiten, die in Sequenz arbeiten oder beides. Erfassungselemente umfassen beispielsweise Elemente, die eine anfängliche Erfassung bereitstellen, wie z. B. Licht- oder Tonprojektion, gefolgt von der Erfassung für Gestendetektion, beispielsweise durch eine Ultraschalllaufzeitkamera oder eine Kamera mit gemustertem Licht.
  • In einigen Ausführungsformen umfasst das System auch einen Lichtgenerator, um eine beleuchtete Linie zu erzeugen. In einigen Ausführungsformen sieht diese Linie einen visuellen Hinweis hinsichtlich einer virtuellen Grenze vor, nämlich einen imaginären oder virtuellen Ort im Raum, wobei die Handlung des Benutzers, um die virtuelle Grenze oder Ebene zu überschreiten oder durchbrechen, als Absicht interpretiert wird, das Rechensystem zu betreiben. In einigen Ausführungsformen kann die beleuchtete Linie die Farben ändern, wenn das Rechensystem in verschiedene Zustände im Hinblick auf den Benutzer übergeht. Die beleuchtete Linie kann verwendet werden, um einen visuellen Hinweis für den Benutzer einer virtuellen Grenze im Raum bereitzustellen, und kann durch das System verwendet werden, um Übergänge im Zustand des Computers im Hinblick auf den Benutzer zu bestimmen, einschließlich der Bestimmung, wenn der Benutzer den Computer betreiben will.
  • In einigen Ausführungsformen erfasst der Computer die Benutzerposition und arbeitet, um die Bewegung einer Hand des Benutzers durch die virtuelle Grenze als Geste zu interpretieren, die eine Absicht des Benutzers angibt, den Computer zu betreiben. In einigen Ausführungsformen, wenn der Benutzer durch die virtuelle Linie oder Ebene hindurchgeht, kann sich das durch den Lichtgenerator erzeugte Licht ändern, wodurch eine visuelle Rückmeldung an den Benutzer bereitgestellt wird, dass der Benutzer in einen Bereich zum Liefern von Gesten eingetreten ist, um eine Eingabe in den Computer zu liefern.
  • Anzeigebildschirme können visuelle Angaben von Übergängen des Zustandes des Rechensystems im Hinblick auf einen Benutzer liefern. In einigen Ausführungsformen ist ein erster Bildschirm in einem ersten Zustand vorgesehen, in dem die Anwesenheit eines Benutzers durch das System erfasst wird, wie z. B. durch die Verwendung von einem oder mehreren der Erfassungselemente.
  • In einigen Implementierungen wirkt das System, um die Benutzeridentität zu erfassen, wie z. B. durch Gesichtserkennung. Hier kann ein Übergang auf einen zweiten Bildschirm in einem zweiten Zustand vorgesehen sein, in dem das Rechensystem die Benutzeridentität erkannt hat, wobei dieser zweite Bildschirm eine visuelle Rückmeldung an den Benutzer liefert, dass der Benutzer in einen neuen Zustand übergegangen ist. Der Übergang auf einen dritten Bildschirm kann in einem dritten Zustand auftreten, in dem der Benutzer die Erkennung des Benutzers bestätigt hat.
  • In einigen Ausführungsformen kann das Rechensystem einen Übergangsmechanismus verwenden, um einen Ort einer virtuellen Grenze für einen Benutzer zu bestimmen, wobei der Ort der virtuellen Grenze mit Benutzer und Kontext variieren kann. Das Rechensystem kann ein Licht erzeugen, wie z. B. eine beleuchtete Linie, um die virtuelle Grenze für den Betrieb des Systems anzugeben. In einigen Ausführungsformen kann das Rechensystem sich in einem Wartezustand befinden und das Licht kann in einer ersten Farbe erzeugt werden. Das Rechensystem kann detektieren, ob der Benutzer an der virtuellen Grenze vorbei gelangt ist, wie z. B. durch Erfassen der Anwesenheit und Bewegung des Benutzers unter Verwendung von Erfassungselementen.
  • In einigen Ausführungsformen, wenn detektiert wurde, dass der Benutzer die virtuelle Grenze überquert hat (wie z. B. dass die Hände des Benutzers sich näher am Rechensystem befinden als die virtuelle Grenzlinie), kann das Rechensystem in einen Zustand zum Empfangen von Gesteneingaben vom Benutzer übergehen, wobei ein Mechanismus zum Angeben des Übergangs umfassen kann, dass das Licht, das die virtuelle Grenze angibt, sich in eine zweite Farbe ändert.
  • In einigen Ausführungsformen kann das Rechensystem dann bestimmen, ob eine Gestenbewegung detektiert wird. Wenn die Gestenbewegung detektiert wird, kann das Rechensystem mit einem Gestenerkennungsprozess weitergehen, der die Verwendung von Daten von einer Gestendatenbibliothek umfassen kann, die sich im Arbeitsspeicher in der Rechenvorrichtung befinden kann oder auf die anderweitig durch die Rechenvorrichtung zugegriffen werden kann.
  • Wenn eine Geste des Benutzers erkannt wird, kann das Rechensystem eine Funktion in Reaktion auf die Eingabe durchführen und zurückkehren, um zusätzliche Gesten zu empfangen, wenn sich der Benutzer innerhalb der virtuellen Grenze befindet. In einigen Ausführungsformen, wenn die Geste nicht erkannt wird, kann das Rechensystem in einen Fehlerzustand übergehen, wobei ein Mechanismus, um den Fehlerzustand anzugeben, umfassen kann, dass das Licht, das die virtuelle Grenze angibt, sich in eine dritte Farbe ändert, wobei das System zurückkehrt, um zusätzliche Gesten zu empfangen, wenn sich der Benutzer innerhalb der virtuellen Grenze befindet, für den Betrieb des Rechensystems.
  • Wie vorstehend erwähnt, kann das System in anderen Ausführungsformen als umwandelbares Tablet-System konfiguriert sein, das in mindestens zwei verschiedenen Modi verwendet werden kann, einem Tablet-Modus und einem Notebook-Modus. Das umwandelbare System kann zwei Platten aufweisen, nämlich eine Anzeigeplatte und eine Basisplatte, so dass im Tablet-Modus die zwei Platten in einem Stapel aufeinander angeordnet sind. Im Tablet-Modus ist die Anzeigeplatte nach außen gewandt und kann eine Berührungsbildschirmfunktionalität bereitstellen, wie in herkömmlichen Tablets zu finden. Im Notebook-Modus können die zwei Platten in einer offenen Klappgehäusekonfiguration angeordnet sein.
  • In verschiedenen Ausführungsformen kann der Beschleunigungsmesser ein Beschleunigungsmesser mit 3 Achsen mit Datenraten von mindestens 50 Hz sein. Ein Gyroskop kann auch enthalten sein, das ein Gyroskop mit 3 Achsen sein kann. Außerdem kann ein E-Kompass/Magnetometer vorhanden sein. Ein oder mehrere Nähesensoren können auch vorgesehen sein (z. B. für einen offenen Deckel, um zu erfassen, wenn sich eine Person in der Nähe des Systems befindet (oder nicht), und Leistung/Leistungsfähigkeit einzustellen, um die Batterielebensdauer zu verlängern). Für einige OS kann eine Sensorfusionsfähigkeit mit dem Beschleunigungsmesser, Gyroskop und Kompass verbesserte Merkmale schaffen. Über einen Sensornetzknoten mit einem Echtzeittakt (RTC) kann außerdem ein Sensoraufweckmechanismus verwirklicht werden, um eine Sensoreingabe zu empfangen, wenn ein Rest des Systems sich in einem leistungsarmen Zustand befindet.
  • In einigen Ausführungsformen kann ein interner Deckel-/Anzeigeöffnungsschalter oder Deckel-/Anzeigeöffnungssensor, um anzugeben, wenn der Deckel geschlossen/offen ist, verwendet werden, um das System in „Connected Standby“ zu setzen oder es automatisch aus dem „Connected Standby“-Zustand aufzuwecken. Andere Systemsensoren können ACPI-Sensoren für den internen Prozessor, Arbeitsspeicher und Schalentemperaturüberwachung umfassen, um Änderungen an den Prozessor- und Systembetriebszuständen auf der Basis der erfassten Parameter zu ermöglichen.
  • In einer Ausführungsform kann das OS ein „Microsoft® Windows® 8“-OS sein, das „Connected Standby“ implementiert (hier auch als „Win8 CS“ bezeichnet). „Windows 8 Connected Standby“ oder ein anderes OS mit einem ähnlichen Zustand kann über eine Plattform, wie hier beschrieben, eine sehr geringe Ultraleerlaufleistung bereitstellen, um zu ermöglichen, dass Anwendungen verbunden bleiben, z. B. mit einem Ort auf Cloud-Basis, mit sehr geringem Leistungsverbrauch. Die Plattform kann 3 Leistungszustände unterstützen, nämlich Bildschirm eingeschaltet (normal); „Connected Standby“ (wie z. B. Vorgabe-„Aus“-Zustand); und Abschalten (null Watt Leistungsverbrauch). Folglich ist im „Connected Standby“-Zustand die Plattform logisch eingeschaltet (mit minimalen Leistungspegeln), selbst wenn der Bildschirm ausgeschaltet ist. In einer solchen Plattform kann das Leistungsmanagement für Anwendungen transparent gemacht werden und konstante Konnektivität aufrechterhalten teilweise aufgrund der Leerlauftechnologie, um zu ermöglichen, dass die am geringsten betriebene Komponente eine Operation durchführt.
  • In 16 ist auch zu sehen, dass verschiedene Peripherievorrichtungen mit dem Prozessor 1610 über eine Zwischenverbindung mit geringer Stiftanzahl (LPC) koppeln können. In der gezeigten Ausführungsform können verschiedene Komponenten durch eine eingebettete Steuereinheit (EC) 1635 gekoppelt sein. Solche Komponenten können eine Tastatur 1636 (z. B. über eine PS2-Schnittstelle gekoppelt), ein Gebläse 1637 und einen Wärmesensor 1639 umfassen. In einigen Ausführungsformen kann ein Berührungsfeld 1630 auch mit der EC 1635 über eine PS2-Schnittstelle koppeln. Außerdem kann ein Sicherheitsprozessor wie z. B. ein vertrauenswürdiges Plattformmodul (TPM) 1638 gemäß der TPM-Spezifikation der „Trusted Computing Group“ (TCG) Version 1.2, mit Datum vom 2. Okt. 2003, auch mit dem Prozessor 1610 über diese LPC-Zwischenverbindung koppeln. Selbstverständlich ist jedoch der Schutzbereich der vorliegenden Offenbarung nicht in dieser Hinsicht begrenzt und eine sichere Verarbeitung und Speicherung von sicheren Informationen kann sich an einem anderen geschützten Ort wie z. B. einem statischen Direktzugriffsarbeitsspeicher (SRAM) in einen Sicherheitscoprozessor oder als verschlüsselte Daten-Blobs befinden, die nur entschlüsselt werden, wenn sie durch einen sicheren Enklavenprozessormodus (SE-Prozessormodus) geschützt sind.
  • In einer speziellen Implementierung können Peripherie-Ports ein Verbindungselement einer hochauflösenden Medienschnittstelle (HDMI) (die von verschiedenen Formfaktoren sein kann, wie z. B. volle Größe, Mini oder Mikro); einen oder mehrere USB-Ports, wie z. B. externe Ports mit voller Größe gemäß der Spezifikation des universellen Busses, wobei mindestens einer für das Aufladen von USB-Vorrichtungen (wie z. B. Smartphones) betrieben wird, wenn sich das System im „Connected Standby“-Zustand befindet und in eine Wechselstromwandsteckdose eingesteckt ist, umfassen. Außerdem können ein oder mehrere Thunderbolt™-Ports vorgesehen sein. Andere Ports können einen extern zugänglichen Kartenleser wie z. B. einen SD-XC-Kartenleser mit voller Größe und/oder SIM-Kartenleser für WWAN (z. B. einen Kartenleser mit 8 Anschlussstiften) umfassen. Für Audio kann eine Buchse mit 3,5 mm mit Stereoklang- und Mikrophonfähigkeit (z. B. Kombinationsfunktionalität) mit einer Unterstützung für Buchsendetektion vorhanden sein (z. B. Nur-Kopfhörer-Unterstützung unter Verwendung von Mikrophon im Deckel oder Kopfhörer mit Mikrophon im Kabel). In einigen Ausführungsformen kann diese Buchse zwischen Stereokopfhörer- und Stereomikrophoneingang umbeauftragbar sein. Eine Leistungsbuchse kann auch für das Koppeln mit einem Wechselstrombaustein vorgesehen sein.
  • Das System 1600 kann mit externen Vorrichtungen in einer Vielfalt von Weisen kommunizieren, einschließlich drahtlos. In der in 16 gezeigten Ausführungsform sind verschiedene drahtlose Module, von denen jedes einem Funk entsprechen kann, der für ein spezielles drahtloses Kommunikationsprotokoll konfiguriert ist, vorhanden. Eine Weise für die drahtlose Kommunikation in einer kurzen Reichweite wie z. B. einem Nahfeld kann über eine Nahfeldkommunikationseinheit (NFC-Einheit) 1645 sein, die in einer Ausführungsform mit dem Prozessor 1610 über einen SMBus kommunizieren kann. Es ist zu beachten, dass über diese NFC-Einheit 1645 Vorrichtungen in unmittelbarer Nähe zueinander kommunizieren können. Ein Benutzer kann beispielsweise ermöglichen, dass das System 1600 mit einer anderen (z. B.) tragbaren Vorrichtung wie z. B. einem Smartphone des Benutzers kommuniziert, über Anpassen der zwei Vorrichtungen aneinander in enger Beziehung und Ermöglichen der Übertragung von Informationen wie z. B. Identifikationsinformationen, Bezahlungsinformationen, Daten wie z. B. Bilddaten und so weiter. Die drahtlose Leistungsübertragung kann auch unter Verwendung eines NFC-Systems durchgeführt werden.
  • Unter Verwendung der hier beschriebenen NFC-Einheit können Benutzer Vorrichtungen Seite an Seite anlegen und Vorrichtungen nebeneinander für Nahfeldkopplungsfunktionen anordnen (wie z. B. Nahfeldkommunikation und drahtlose Leistungsübertragung (WPT)) durch Ausnutzen der Kopplung zwischen Spulen von einer oder mehreren von solchen Vorrichtungen. Insbesondere schaffen Ausführungsformen Vorrichtungen mit strategisch geformten und angeordneten Ferritmaterialien, um für eine bessere Kopplung der Spulen zu sorgen. Jeder Spule ist eine Induktivität zugeordnet, die in Verbindung mit den Widerstands-, kapazitiven und anderen Merkmalen des Systems gewählt werden kann, um eine gemeinsame Resonanzfrequenz für das System zu ermöglichen.
  • Wie weiter in 16 zu sehen, können zusätzliche drahtlose Einheiten andere drahtlose Kurzstreckenmaschinen umfassen, einschließlich einer WLAN-Einheit 1650 und einer Bluetooth-Einheit 1652. Unter Verwendung der WLAN-Einheit 1650 können Wi-Fi™-Kommunikationen gemäß einer gegebenen 802.11-Norm des „Institute of Electrical and Electronics Engineers“ (IEEE) verwirklicht werden, während über die Bluetooth-Einheit 1652 Kurzstreckenkommunikationen über ein Bluetooth-Protokoll stattfinden können. Diese Einheiten können mit dem Prozessor 1610 über z. B. eine USB-Verbindungsstrecke oder eine Verbindungsstrecke eines universellen asynchronen Empfängers/Senders (UART) kommunizieren. Oder diese Einheiten können mit dem Prozessor 1610 über eine Zwischenverbindung gemäß einem Protokoll von „Peripheral Component Interconnect Express™“ (PCIe™) koppeln, z. B. gemäß der Basisspezifikationsversion 3.0 der „PCI Express™“-Spezifikation (veröffentlicht am 10. November 2010) oder einem anderen solchen Protokoll wie z. B. einer seriellen Daten-Eingabe/Ausgabe-Norm (SDIO-Norm). Die tatsächliche physikalische Verbindung zwischen diesen Peripherievorrichtungen, die an einer oder mehreren Erweiterungskarten konfiguriert sein können, kann natürlich durch die NGFF-Verbindungselemente stattfinden, die an eine Hauptplatine angepasst sind.
  • Außerdem können drahtlose Weitbereichskommunikationen, z. B. gemäß einem zellularen oder anderen drahtlosen Weitbereichsprotokoll, über eine WWAN-Einheit 1656 stattfinden, die wiederum mit einem Teilnehmeridentitätsmodul (SIM) 1657 koppeln kann. Um den Empfang und die Verwendung von Ortsinformationen zu ermöglichen, kann außerdem ein GPS-Modul 1655 auch vorhanden sein. Es ist zu beachten, dass in der in 16 gezeigten Ausführungsform die WWAN-Einheit 1656 und eine integrierte Erfassungsvorrichtung wie z. B. ein Kameramodul 1654 über ein gegebenes USB-Protokoll, z. B. eine „USB 2.0“- oder „USB-3.0“-Verbindungsstrecke, oder ein UART- oder I2C-Protokoll kommunizieren können. Wiederum kann die tatsächliche physikalische Verbindung dieser Einheiten über die Anpassung einer NGFF-Erweiterungskarte an ein NGFF-Verbindungselement stattfinden, das auf der Hauptplatine konfiguriert ist.
  • In einer speziellen Ausführungsform kann eine drahtlose Funktionalität modular vorgesehen sein, z. B. mit einer „WiFi™ 802.11ac“-Lösung (z. B. eine Erweiterungskarte, die mit IEEE 802.11abgn abwärtskompatibel ist) mit Unterstützung für Windows 8 CS. Diese Karte kann in einem internen Schlitz (z. B. über einen NGFF-Adapter) konfiguriert sein. Ein zusätzliches Modul kann für Bluetooth-Fähigkeit (z. B. Bluetooth 4.0 mit Abwärtskompatibilität) sowie „Intel® Wireless Display“-Funktionalität sorgen. Außerdem kann eine NFC-Unterstützung über eine separate Vorrichtung oder Multifunktionsvorrichtung vorgesehen sein und kann als Beispiel in einem vorderen rechten Abschnitt des Gehäuses für einen leichten Zugang angeordnet sein. Ein noch zusätzliches Modul kann eine WWAN-Vorrichtung sein, die eine Unterstützung für 3G/4G/LTE und GPS schaffen kann. Dieses Modul kann in einem internen (z. B. NGFF) Schlitz implementiert werden. Eine integrierte Antennenunterstützung kann für WiFi™, Bluetooth, WWAN, NFC und GPS vorgesehen sein, was einen nahtlosen Übergang von WiFi™ zu WWAN-Funk, drahtlosem Gigabit (WiGig) gemäß der „Wireless Gigabit Specification“ (Juli 2010) und umgekehrt ermöglicht.
  • Wie vorstehend beschrieben, kann eine integrierte Kamera im Deckel integriert sein. Als ein Beispiel kann diese Kamera eine Kamera mit hoher Auflösung sein, z. B. mit einer Auflösung von mindestens 2.0 Megapixel (MP) und Erweiterung auf 6.0 MP und darüber.
  • Um für Audioeingaben und Audioausgaben zu sorgen, kann ein Audioprozessor über einen Digitalsignalprozessor (DSP) 1660 implementiert werden, der mit dem Prozessor 1610 über eine hochauflösende Audioverbindungsstrecke (HDA-Verbindungsstrecke) koppeln kann. Ebenso kann der DSP 1660 mit einem integrierten Codierer/Decodierer (CODEC) und Verstärker 1662 kommunizieren, der wiederum mit Ausgangslautsprechern 1663 koppeln kann, die innerhalb des Gehäuses implementiert werden können. Ebenso kann der Verstärker und CODEC 1662 gekoppelt sein, um Audioeingaben von einem Mikrophon 1665 zu empfangen, das in einer Ausführungsform über Doppelanordnungsmikrophone (wie z. B. eine digitale Mikrophonanordnung) implementiert werden kann, um für Audioeingaben mit hoher Qualität zu sorgen, um eine sprachaktivierte Steuerung von verschiedenen Operationen innerhalb des Systems zu ermöglichen. Es ist auch zu beachten, dass Audioausgaben vom Verstärker/CODEC 1662 zu einer Kopfhörerbuchse 1664 geliefert werden können. Obwohl mit diesen speziellen Komponenten in der Ausführungsform von 16 gezeigt, ist der Schutzbereich der vorliegenden Offenbarung selbstverständlich nicht in dieser Hinsicht begrenzt.
  • In einer speziellen Ausführungsform sind der digitale Audio-Codec und Verstärker in der Lage, die Stereokopfhörerbuchse, die Stereomikrophonbuchse, eine interne Mikrophonanordnung und Stereolautsprecher anzusteuern. In verschiedenen Implementierungen kann der Codec in einen Audio-DSP integriert sein oder über einen HD-Audiopfad mit einem Peripheriesteuereinheitsnetzknoten (PCH) gekoppelt sein. In einigen Implementierungen können zusätzlich zu integrierten Stereolautsprechern ein oder mehrere Basslautsprecher vorgesehen sein und die Lautsprecherlösung kann DTS-Audio unterstützen.
  • In einigen Ausführungsformen kann der Prozessor 1610 durch einen externen Spannungsregulierer (VR) und mehrere interne Spannungsregulierer, die in den Prozessorchip integriert sind, die als vollständig integrierte Spannungsregulierer (FIVRs) bezeichnet werden, betrieben werden. Die Verwendung von mehreren FIVRs im Prozessor ermöglicht die Gruppierung von Komponenten in separate Leistungsebenen, so dass die Leistung durch den FIVR für nur jene Komponenten in der Gruppe reguliert und geliefert wird. Während des Leistungsmanagements kann eine gegebene Leistungsebene von einem FIVR ab- oder ausgeschaltet werden, wenn der Prozessor in einen bestimmten leistungsarmen Zustand gesetzt ist, während eine andere Leistungsebene eines anderen FIVR aktiv oder vollständig betrieben bleibt.
  • In einer Ausführungsform kann eine Halteleistungsebene während einigen Tiefschlafzuständen verwendet werden, um die E/A-Anschlussstifte für mehrere E/A-Signale einzuschalten, wie z. B. die Schnittstelle zwischen dem Prozessor und einem PCH, die Schnittstelle mit dem externen VR und die Schnittstelle mit der EC 1635. Diese Halteleistungsebene betreibt auch einen Spannungsregulierer auf dem Chip, der den SRAM auf der Platine oder einen anderen Cache-Arbeitsspeicher unterstützt, in dem der Prozessorkontext während des Schlafzustandes gespeichert wird. Die Halteleistungsebene wird auch verwendet, um die Aufwecklogik des Prozessors einzuschalten, die die verschiedenen Aufweckquellensignale überwacht und verarbeitet.
  • Während des Leistungsmanagements, während andere Leistungsebenen ab- oder ausgeschaltet sind, wenn der Prozessor in bestimmte Tiefschlafzustände eintritt, bleibt die Halteleistungsebene eingeschaltet, um die vorstehend angeführten Komponenten zu unterstützen. Dies kann jedoch zu einem unnötigen Leistungsverbrauch oder Leistungsverlust führen, wenn diese Komponenten nicht erforderlich sind. Dazu können Ausführungsformen einen verbundenen Bereitschaftsschlafzustand bereitstellen, um den Prozessorkontext unter Verwendung einer zweckgebundenen Leistungsebene aufrechtzuerhalten. In einer Ausführungsform erleichtert der verbundene Bereitschaftsschlafzustand das Prozessoraufwecken unter Verwendung von Ressourcen eines PCH, der selbst in einem Baustein mit dem Prozessor vorhanden sein kann. In einer Ausführungsform erleichtert der verbundene Bereitschaftsschlafzustand das Aufrechterhalten von Prozessorarchitekturfunktionen im PCH bis zum Prozessoraufwecken, wobei dies das Abschalten aller unnötigen Prozessorkomponenten ermöglicht, die vorher während Tiefschlafzuständen eingeschaltet gelassen wurden, einschließlich des Abschaltens aller Takte. In einer Ausführungsform enthält der PCH einen Zeitstempelzähler (TSC) und eine verbundene Bereitschaftslogik zum Steuern des Systems während des verbundenen Bereitschaftszustandes. Der integrierte Spannungsregulierer für die Halteleistungsebene kann sich ebenso am PCH befinden.
  • In einer Ausführungsform kann während des verbundenen Bereitschaftszustandes ein integrierter Spannungsregulierer als zweckgebundene Leistungsebene funktionieren, die eingeschaltet bleibt, um den zweckgebundenen Cache-Arbeitsspeicher zu unterstützen, in dem der Prozessorkontext gespeichert ist, wie z. B. kritische Zustandsvariablen, wenn der Prozessor in die Tiefschlafzustände und den verbundenen Bereitschaftszustand eintritt. Dieser kritische Zustand kann Zustandsvariablen umfassen, die den Architektur-, Mikroarchitektur-, Fehlersuchzustands- und/oder ähnlichen Zustandsvariablen zugeordnet sind, die dem Prozessor zugeordnet sind.
  • Die Aufweckquellensignale von der EC 1635 können zum PCH anstelle des Prozessors während des verbundenen Bereitschaftszustandes gesendet werden, so dass der PCH die Aufweckverarbeitung anstelle des Prozessors managen kann. Außerdem wird der TSC im PCH aufrechterhalten, um das Aufrechterhalten von Prozessorarchitekturfunktionen zu erleichtern. Obwohl mit diesen speziellen Komponenten in der Ausführungsform von 12 gezeigt, ist der Schutzbereich der vorliegenden Erfindung selbstverständlich nicht in dieser Hinsicht begrenzt.
  • Die Leistungssteuerung im Prozessor kann zu verbesserten Leistungseinsparungen führen. Leistung kann beispielsweise dynamisch zwischen Kernen zugewiesen werden, individuelle Kerne können die Frequenz/Spannung ändern und mehrere tiefe leistungsarme Zustände können vorgesehen sein, um einen sehr niedrigen Leistungsverbrauch zu ermöglichen. Außerdem kann die dynamische Steuerung der Kerne oder von unabhängigen Kernabschnitten einen verringerten Leistungsverbrauch durch Abschalten von Komponenten, wenn sie nicht verwendet werden, vorsehen.
  • Einige Implementierungen können eine spezielle Leistungsmanagement-IC (PMIC) bereitstellen, um die Plattformleistung zu steuern. Unter Verwendung dieser Lösung kann ein System eine sehr geringe (z. B. weniger als 5 %) Batterieverschlechterung über eine verlängerte Dauer (z. B. 16 Stunden) sehen, wenn es sich in einem gegebenen Bereitschaftszustand befindet, wie z. B. wenn es sich in einem „Win8 Connected Standby“-Zustand befindet. In einem Win8-Leerlaufzustand kann eine Batterielebensdauer, die z. B. 9 Stunden überschreitet, verwirklicht werden (z. B. bei 150 Nits). Hinsichtlich der Videowiedergabe kann eine lange Batterielebensdauer verwirklicht werden, z. B. kann eine vollständige HD-Videowiedergabe für ein Minimum von 6 Stunden stattfinden. Eine Plattform in einer Implementierung kann eine Energiekapazität von z. B. 35 Wattstunden (Wh) für ein Win8 CS unter Verwendung eines SSD und (z. B.) 40-44 Wh für Win8 CS unter Verwendung eines HDD mit einer RST-Cache-Konfiguration aufweisen.
  • Eine spezielle Implementierung kann eine Unterstützung für 15 W nominale thermische CPU-Entwurfsleistung (TDP) mit einer konfigurierbaren CPU-TDP von bis zu ungefähr 25 W TDP-Entwurfspunkt schaffen. Die Plattform kann minimale Lüftungsöffnungen infolge der vorstehend beschriebenen thermischen Merkmale umfassen. Außerdem ist die Plattform kissenfreundlich (insofern als keine Heißluft auf den Benutzer bläst). Verschiedene maximale Temperaturpunkte können in Abhängigkeit vom Gehäusematerial verwirklicht werden. In einer Implementierung eines Kunststoffgehäuses (mindestens mit einem Deckel- oder Basisabschnitt aus Kunststoff) kann die maximale Betriebstemperatur 52 Grad Celsius (C) sein. Und für eine Implementierung eines Metallgehäuses kann die maximale Betriebstemperatur 46 °C sein.
  • In verschiedenen Implementierungen kann ein Sicherheitsmodul wie z. B. ein TPM in einen Prozessor integriert sein oder kann eine diskrete Vorrichtung sein, wie z. B. eine „TPM 2.0“-Vorrichtung. Mit einem integrierten Sicherheitsmodul, das auch als „Platform Trust Technology“ (PTT) bezeichnet wird, kann BIOS/Firmware aktiviert werden, um bestimmte Hardware-Merkmale für bestimmte Sicherheitsmerkmale freizulegen, einschließlich sicherer Befehle, sicheren Bootens, „Intel® Anti-Theft Technology“, „Intel® Identity Protection Technology“, „Intel® Trusted Execution Technology“ (XTX) und „Intel® Manageability Engine Technology“ zusammen mit sicheren Benutzerschnittstellen wie z. B. sicherer Tastatur und Anzeige.
  • Wenn man sich 17 zuwendet, ist ein Blockdiagramm eines beispielhaften Computersystems, das mit einem Prozessor gebildet ist, der Ausführungseinheiten zum Ausführen eines Befehls umfasst, wobei eine oder mehrere der Zwischenverbindungen ein oder mehrere Merkmale gemäß einer Ausführungsform der Offenbarung implementieren, dargestellt. Das System 1700 umfasst eine Komponente wie z. B. einen Prozessor 1702, um Ausführungseinheiten mit einer Logik zu verwenden, um Algorithmen zum Verarbeiten von Daten gemäß der vorliegenden Offenbarung durchzuführen, wie z. B. in der hier beschriebenen Ausführungsform. Das System 1700 ist repräsentativ für Verarbeitungssysteme auf der Basis der Mikroprozessoren PENTIUM III™, PENTIUM 4™, Xeon™, Itanium, XScale™ und/oder StrongARM™, die von Intel Corporation in Santa Clara, Kalifornien, erhältlich sind, obwohl andere Systeme (einschließlich PCs mit anderen Mikroprozessoren, Konstruktionsarbeitsplatzrechner, Digitalempfänger und dergleichen) auch verwendet werden können. In einer Ausführungsform führt das Mustersystem 1700 eine Version des WINDOWS™-Betriebssystems aus, das von Microsoft Corporation in Redmond, Washington, erhältlich ist, obwohl andere Betriebssysteme (beispielsweise UNIX und Linux), eine eingebettete Software, und/oder graphische Benutzerschnittstellen auch verwendet werden können. Folglich sind Ausführungsformen der vorliegenden Erfindung nicht auf irgendeine spezielle Kombination von Hardware-Schaltungsanordnung und Software begrenzt.
  • Ausführungsformen sind nicht auf Computersysteme begrenzt. Alternative Ausführungsformen der vorliegenden Offenbarung können in anderen Vorrichtungen wie z. B. in der Hand gehaltenen Vorrichtungen und eingebetteten Anwendungen verwendet werden. Einige Beispiele von in der Hand gehaltenen Vorrichtungen umfassen Mobiltelefone, Internetprotokollvorrichtungen, Digitalkameras, persönliche digitale Assistenten (PDAs) und in der Hand gehaltene PCs. Eingebettete Anwendungen können einen Mikrocontroller, einen Digitalsignalprozessor (DSP), ein System auf einem Chip, Netzcomputer (NetPC), Digitalempfänger, Netzknoten, Koppler eines weiträumigen Netzes (WAN), oder irgendein anderes System umfassen, das einen oder mehrere Befehle gemäß mindestens einer Ausführungsform durchführen kann.
  • In dieser dargestellten Ausführungsform umfasst der Prozessor 1702 eine oder mehrere Ausführungseinheiten 1708, um einen Algorithmus zu implementieren, der mindestens einen Befehl durchführen soll. Eine Ausführungsform kann im Zusammenhang mit einem einzelnen Prozessor-Desktop- oder Serversystem beschrieben werden, aber alternative Ausführungsformen können in einem Multiprozessorsystem enthalten sein. Das System 1700 ist ein Beispiel einer „Netzknoten“-Systemarchitektur. Das Computersystem 1700 umfasst einen Prozessor 1702, um Datensignale zu verarbeiten. Der Prozessor 1702 als ein erläuterndes Beispiel umfasst einen Mikroprozessor eines Computers mit komplexem Befehlssatz (CISC), einen Rechen-Mikroprozessor mit verringertem Befehlssatz (RISC-Mikroprozessor), einen Mikroprozessor mit sehr langem Befehlswort (VLIM), einen Prozessor, der eine Kombination von Befehlssätzen implementiert, oder irgendeine andere Prozessorvorrichtung, wie beispielsweise einen Digitalsignalprozessor. Der Prozessor 1702 ist mit einem Prozessorbus 1710 gekoppelt, der Datensignale zwischen dem Prozessor 1702 und anderen Komponenten im System 1700 überträgt. Die Elemente des Systems 1700 (z. B. Graphikbeschleuniger 1712, Arbeitsspeichersteuereinheitsnetzknoten 1716, Arbeitsspeicher 1720, E/A-Steuereinheitsnetzknoten 1744, drahtloser Sender/Empfänger 1726, Flash-BIOS 1728, Netzsteuereinheit 1734, Audiosteuereinheit 1736, serieller Erweiterungs-Port 1738, E/A-Steuereinheit 1740 usw.) führen ihre herkömmlichen Funktionen durch, die dem Fachmann auf dem Gebiet gut bekannt sind.
  • In einer Ausführungsform umfasst der Prozessor 1702 einen internen Cache-Arbeitsspeicher 1704 der Ebene 1 (L1). In Abhängigkeit von der Architektur kann der Prozessor 1702 einen einzelnen internen Cache oder mehrere Ebenen von internen Caches aufweisen. Andere Ausführungsformen umfassen eine Kombination von sowohl internen als auch externen Caches in Abhängigkeit von der speziellen Implementierung und den Bedürfnissen. Die Registerdatei 1706 soll verschiedene Typen von Daten in verschiedenen Registern speichern, einschließlich Ganzzahlenregistern, Gleitkommaregistern, Vektorregistern, gruppierten Registern, Schattenregistern, Prüfpunktregistern, Statusregistern und Befehlszeigerregistern. Ausführungsformen können über den Prozessor 1702, den E/A-Steuereinheitsnetzknoten 1744, den drahtlosen Sender/Empfänger 1726 und USB-Ports (z. B. über eine USB-Steuereinheit, die mit dem E/A-Steuereinheitsnetzknoten 1744 gekoppelt ist) implementiert werden.
  • Die Ausführungseinheit 1708 mit einer Logik, um Ganzzahlen- und Gleitkommaoperationen durchzuführen, befindet sich auch im Prozessor 1702. Der Prozessor 1702 umfasst in einer Ausführungsform einen Mikrocode-ROM (µcode-ROM), um den Mikrocode zu speichern, der, wenn er ausgeführt wird, Algorithmen für bestimmte Makrobefehle durchführen oder komplexe Szenarios behandeln soll. Hier ist der Mikrocode potentiell aktualisierbar, um Logik-Fehler/Behebungen für den Prozessor 1702 zu handhaben. Für eine Ausführungsform umfasst die Ausführungseinheit 1708 eine Logik, um einen gepackten Befehlssatz 1709 zu handhaben. Durch Einschließen des gepackten Befehlssatzes 1709 in den Befehlssatz eines Universalprozessors 1702 zusammen mit einer zugehörigen Schaltungsanordnung, um die Befehle auszuführen, können die Operationen, die durch viele Multimediaanwendungen verwendet werden, unter Verwendung von gepackten Daten in einem Universalprozessor 1702 durchgeführt werden. Folglich werden viele Multimediaanwendungen beschleunigt und effizienter ausgeführt unter Verwendung der vollen Breite des Datenbusses eines Prozessors zum Durchführen von Operationen an gepackten Daten. Dies beseitigt potentiell den Bedarf, kleinere Einheiten von Daten über den Datenbus des Prozessors zu übertragen, um eine oder mehrere Operationen durchzuführen, ein Datenelement auf einmal.
  • Alternative Ausführungsformen einer Ausführungseinheit 1708 können auch in Mikrocontrollern, eingebetteten Prozessoren, Graphikvorrichtungen, DSPs und anderen Typen von Logikschaltungen verwendet werden. Das System 1700 umfasst einen Arbeitsspeicher 1720. Der Arbeitsspeicher 1720 umfasst eine Vorrichtung eines dynamischen Direktzugriffsarbeitsspeichers (DRAM), eine Vorrichtung eines statischen Direktzugriffsarbeitsspeichers (SRAM), eine Flash-Arbeitsspeichervorrichtung oder eine andere Arbeitsspeichervorrichtung. Der Arbeitsspeicher 1720 speichert Befehle und/oder Daten, die durch Datensignale dargestellt werden, die durch den Prozessor 1702 ausgeführt werden sollen.
  • Es ist zu beachten, dass beliebige der vorstehend erwähnten Merkmale oder Aspekte der Ausführungsformen der Offenbarung an einer oder mehreren Zwischenverbindungen verwendet werden können, die in 17 dargestellt sind. Eine Zwischenverbindung auf einem Chip (ODI), die nicht gezeigt ist, zum Koppeln von internen Einheiten des Prozessors 1702 implementiert beispielsweise einen oder mehrere Aspekte der Offenbarung hier. Oder die Ausführungsformen der Offenbarung sind einem Prozessorbus 1710 (z. B. „Intel Quick Path Interconnect“ (QPI) oder einer anderen bekannten Hochleistungsrechenzwischenverbindung), einem Arbeitsspeicherpfad 1718 mit hoher Bandbreite zum Arbeitsspeicher 1720, einer Punkt-zu-Punkt-Verbindungsstrecke 1714 zum Graphikbeschleuniger 1712 (z. B. einem mit „Peripheral Component Interconnect Express“ (PCIe) kompatiblen Gebilde), einer Steuereinheitsnetzknotenzwischenverbindung 1722, einer E/A oder anderen Zwischenverbindung (z. B. USB, PCI, PCIe) zum Koppeln der anderen dargestellten Komponenten zugeordnet. Einige Beispiele von solchen Komponenten umfassen die Audiosteuereinheit 1736, den Firmware-Netzknoten (Flash-BIOS) 1728, den drahtlosen Sender/Empfänger 1726, den Datenspeicher 1724, die Veraltet-E/A-Steuereinheit 1710, die Benutzereingabe- und Tastaturschnittstellen 1742 enthält, einen seriellen Erweiterungs-Port 1738 wie z. B. einen universellen seriellen Bus (USB) und eine Netzsteuereinheit 1734. Die Datenspeichervorrichtung 1724 kann ein Festplattenlaufwerk, ein Diskettenlaufwerk, eine CD-ROM-Vorrichtung, eine Flash-Arbeitsspeichervorrichtung oder eine andere Massenspeichervorrichtung umfassen.
  • Mit Bezug nun auf 18 ist ein Blockdiagramm eines zweiten Systems 1800 gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Wie in 18 gezeigt, ist das Mehrprozessorsystem 1800 ein Punkt-zu-Punkt-Zwischenverbindungssystem und umfasst einen ersten Prozessor 1870 und einen zweiten Prozessor 1880, die über eine Punkt-zu-Punkt-Zwischenverbindung 1850 gekoppelt sind. Jeder der Prozessoren 1870 und 1880 kann eine gewisse Version eines Prozessors sein. In einer Ausführungsform sind 1852 und 1854 ein Teil eines seriellen kohärenten Punkt-zu-Punkt-Zwischenverbindungsgebildes, wie z. B. einer „Quick Path Interconnect“-Architektur (QPI-Architektur) von Intel. Folglich können Ausführungsformen der Offenbarung innerhalb der QPI-Architektur implementiert werden.
  • Obwohl nur mit zwei Prozessoren 1870, 1880 gezeigt, ist der Schutzbereich der vorliegenden Offenbarung selbstverständlich nicht so begrenzt. In anderen Ausführungsformen können ein oder mehrere zusätzliche Prozessoren in einem gegebenen Prozessor vorhanden sein.
  • Die Prozessoren 1870 und 1880 sind mit integrierten Arbeitsspeichersteuereinheiten 1872 bzw. 1882 gezeigt. Der Prozessor 1870 umfasst auch als Teil seiner Bussteuereinheiten Punkt-zu-Punkt-Schnittstellen (P-P-Schnittstellen) 1876 und 1878; ebenso umfasst der zweite Prozessor 1880 P-P-Schnittstellen 1886 und 1888. Die Prozessoren 1870, 1880 können Informationen über eine Punkt-zu-Punkt-Schnittstelle (P-P-Schnittstelle) 1850 unter Verwendung von P-P-Schnittstellenschaltungen 1878, 1888 austauschen. Wie in 18 gezeigt, koppeln IMCs 1872 und 1882 die Prozessoren mit jeweiligen Arbeitsspeichern, nämlich einem Arbeitsspeicher 1832 und einem Arbeitsspeicher 1834, die Abschnitte eines Hauptarbeitsspeichers sein können, der lokal an den jeweiligen Prozessoren befestigt ist.
  • Die Prozessoren 1870, 1880 tauschen jeweils Informationen mit einem Chipsatz 1890 über individuelle P-P-Schnittstellen 1852, 1854 unter Verwendung von Punkt-zu-Punkt-Schnittstellenschaltungen 1876, 1894, 1886, 1898 aus. Der Chipsatz 1890 tauscht auch Informationen mit einer Hochleistungsgraphikschaltung 1838 über eine Schnittstellenschaltung 1892 entlang einer Hochleistungsgraphikzwischenverbindung 1839 aus.
  • Ein geteilter Cache (nicht gezeigt) kann entweder im Prozessor oder außerhalb beider Prozessoren enthalten sein; dennoch mit den Prozessoren über eine P-P-Zwischenverbindung verbunden sein, so dass lokale Cache-Informationen eines oder beider Prozessoren im geteilten Cache gespeichert werden können, wenn ein Prozessor in einen leistungsarmen Modus gesetzt ist.
  • Der Chipsatz 1890 kann mit einem ersten Bus 1816 über eine Schnittstelle 1896 gekoppelt sein. In einer Ausführungsform kann der erste Bus 1816 ein „Peripheral Component Interconnect“-Bus (PCI-Bus) oder ein Bus wie z. B. ein PCI-Expressbus oder ein anderer E/A-Zwischenverbindungsbus der dritten Generation sein, obwohl der Schutzbereich der vorliegenden Offenbarung nicht so begrenzt ist.
  • Wie in 18 gezeigt, sind verschiedene E/A-Vorrichtungen 1814 mit dem ersten Bus 1816 zusammen mit einer Busbrücke 1818, die den ersten Bus 1816 mit einem zweiten Bus 1820 koppelt, gekoppelt. In einer Ausführungsform umfasst der zweite Bus 1820 einen Bus mit niedriger Anschlussstiftzahl (LPC). Verschiedene Vorrichtungen sind mit dem zweiten Bus 1820 gekoppelt, einschließlich beispielsweise in einer Ausführungsform einer Tastatur und/oder einer Maus 1822, Kommunikationsvorrichtungen 1827 und einer Speichereinheit 1828 wie z. B. eines Plattenlaufwerks oder einer anderen Massenspeichervorrichtung, die häufig Befehle/Code und Daten 1830 umfasst. Ferner ist ein Audio-E/A 1824 mit dem zweiten Bus 1820 gekoppelt gezeigt. Es ist zu beachten, dass andere Architekturen möglich sind, wobei die enthaltenen Komponenten und Zwischenverbindungsarchitekturen variieren. Anstelle der Punkt-zu-Punkt-Architektur von 18 kann ein System beispielsweise einen Multi-Drop-Bus oder eine andere solche Architektur implementieren. Ausführungsformen können über die Prozessoren 1870, 1888, E/A-Vorrichtungen 1814, den Chipsatz 1890, Kommunikationsvorrichtungen 1827 und ähnliche Komponenten implementiert werden.
  • Hier offenbarte Ausführungsformen (z. B. der Mechanismen) können in Hardware (z. B. kann ein Computer, der programmiert ist, um ein Verfahren durchzuführen, sein, wie in der ausführlichen Beschreibung beschrieben), Software, Firmware oder einer Kombination von solchen Implementierungsmethoden implementiert werden. Ausführungsformen Offenbarung können als Computerprogramme oder Programmcode implementiert werden, die an programmierbaren Systemen mit mindestens einem Prozessor, einem Speichersystem (einschließlich eines flüchtigen und nichtflüchtigen Arbeitsspeichers und/oder Speicherelementen), mindestens einer Eingabevorrichtung und mindestens einer Ausgabevorrichtung ausführen.
  • Der Programmcode kann an Eingangsbefehlen ausgeführt werden, um die hier beschriebenen Funktionen durchzuführen und Ausgangsinformationen zu erzeugen. Die Ausgangsinformationen können auf eine oder mehrere Ausgabevorrichtungen in bekannter Weise angewendet werden. Für Zwecke dieser Anmeldung umfasst ein Verarbeitungssystem irgendein System, das einen Prozessor aufweist, wie beispielsweise einen Digitalsignalprozessor (DSP), einen Mikrocontroller, eine anwendungsspezifische integrierte Schaltung (ASIC) oder einen Mikroprozessor.
  • Der Programmcode kann in einer Prozedur- oder objektorientierten Programmiersprache hoher Ebene implementiert werden, um mit einem Verarbeitungssystem zu kommunizieren. Der Programmcode kann auch in Assembler- oder Maschinensprache implementiert werden, falls erwünscht. Tatsächlich sind die hier beschriebenen Mechanismen im Schutzbereich nicht auf irgendeine spezielle Programmiersprache begrenzt. Die Sprache kann eine kompilierte oder interpretierte Sprache sein.
  • Ein oder mehrere Aspekte mindestens einer Ausführungsform können durch repräsentative Befehle implementiert werden, die auf einem nichttransitorischen, maschinenlesbaren Medium gespeichert sind, das eine verschiedene Logik innerhalb des Prozessors darstellt, die, wenn sie durch eine Maschine gelesen wird, bewirkt, dass die Maschine eine Logik herstellt, um die hier beschriebenen Techniken durchzuführen. Solche Darstellungen, die im Allgemeinen als „IP-Kerne“ bezeichnet werden können, können auf einem konkreten, maschinenlesbaren Medium gespeichert sein und zu verschiedenen Kunden oder Herstellungseinrichtungen geliefert werden, um sie in die Herstellungsmaschinen zu laden, die die Logik oder den Prozessor herstellen.
  • Solche maschinenlesbare Speichermedien können ohne Begrenzung nichttransitorische, konkrete Anordnungen von Gegenständen umfassen, die durch eine Maschine oder Vorrichtung hergestellt oder gebildet werden, einschließlich Speichermedien wie z. B. Festplatten, irgendeines anderen Typs von Platte, einschließlich Disketten, optischer Platten, Kompaktdiskfestwertarbeitsspeichern (CD-ROMs), wiederbeschreibbaren Kompaktdisks (CD-RWs) und magnetooptischen Platten, Halbleitervorrichtungen wie z. B. Festwertarbeitsspeichern (ROMs), Direktzugriffsarbeitsspeichern (RAMs) wie z. B. dynamischen Direktzugriffsarbeitsspeichern (DRAMs), statischen Direktzugriffsarbeitsspeichern (SRAMs), löschbaren programmierbaren Festwertarbeitsspeichern (EPROMs), Flash-Arbeitsspeichern, elektrisch löschbaren programmierbaren Festwertarbeitsspeichern (EEPROMs), eines Phasenänderungsarbeitsspeichers (PCM), magnetischer oder optischer Karten oder irgendeines anderen Typs von Medien, die zum Speichern von elektronischen Befehlen geeignet sind.
  • Ausführungsformen
  • In einer Ausführungsform implementiert eine Vorrichtung einen Sender/Empfänger, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen. Die Vorrichtung und der Sender/Empfänger umfassen eine Sendeschaltung, um eine Sendeeingabe zu empfangen und die Sendeeingabe über einen SuperSpeed-Datentreiber und einen Sender eines periodischen Niederfrequenzsignals (LFPS) über das verbundene Medium zu senden, und eine Empfängerschaltung, die mit der Sendeschaltung verbunden ist, wobei die Empfängerschaltung ein empfangenes Signal vom verbundenen Medium durch ein Tiefpassfilter zu einem LFPS-Empfänger filtern soll. Die Vorrichtung kann ferner einen LFPS- oder LFPS-Basis-Impulsbreitenmodulations-Nachrichtenübermittlungscodierer (LBPM-Codierer), der mit dem LFPS-Sender gekoppelt ist, einen LFPS- oder LBPM-Decodierer, der mit dem LFPS-Empfänger gekoppelt ist, eine Verbindungsstreckentrainingsstatus- und Zustandsmaschine, die mit dem LFPS- oder LBPM-Codierer und dem LFPS- oder LBPM-Decodierer gekoppelt ist, umfassen. Dann kann die Sendeschaltung die Sendeeingabe an einem Umsetzer mit parallelem Eingang und seriellem Ausgang empfangen, der eine serielle Sendeeingabe an den SuperSpeed-Datentreiber ausgibt. Der SuperSpeed-Datentreiber kann ein SuperSpeed-Datentreiber eines universellen seriellen Busses (USB) sein und das verbundene Medium kann ein USB-Kabel sein.
  • In einer anderen Ausführungsform implementiert eine Vorrichtung einen Sender/Empfänger, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen, wobei die Vorrichtung eine Sendeschaltung, um eine serielle Sendeeingabe zu empfangen und die serielle Sendeeingabe über einen Sender eines periodischen Niederfrequenzsignals (LFPS) über das verbundene Medium zu senden, und eine Empfängerschaltung, die mit der Sendeschaltung gekoppelt ist, umfasst, wobei die Empfängerschaltung ein empfangenes Signal vom verbundenen Medium durch ein Tiefpassfilter zu einem LFPS-Empfänger filtern soll und das empfangene Signal vom verbundenen Medium durch ein Hochpassfilter zu einem SuperSpeed-Empfänger filtern soll. Die Vorrichtung dieser Ausführungsform kann ferner einen LFPS- oder LFPS-Basis-Impulsbreitenmodulations-Nachrichtenübermittlungscodierer (LBPM-Codierer), der mit dem LFPS-Sender gekoppelt ist, einen LFPS- oder LBPM-Decodierer, der mit dem LFPS-Empfänger gekoppelt ist, und eine Verbindungsstreckentrainingsstatus und Zustandsmaschine, die mit dem LFPS- oder LBPM-Codierer und dem LFPS- oder LBPM-Decodierer gekoppelt ist, umfassen. Die Sendeschaltung empfängt die Sendeeingabe an einem Umsetzer mit parallelem Eingang und seriellem Ausgang, der eine serielle Sendeeingabe an den SuperSpeed-Datentreiber ausgibt. Der SuperSpeed-Datentreiber kann ein SuperSpeed-Datentreiber eines universellen seriellen Busses (USB) sein und das verbundene Medium ist ein Kabel eines universellen seriellen Busses.
  • In einer weiteren Ausführungsform wird ein Verfahren durch einen Sender/Empfänger implementiert, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen. Das Verfahren umfasst das Aktivieren eines Sender/Empfängers eines periodischen Niederfrequenzsignals (LFPS), das Austauschen eines Ping über das verbundene Medium über ein LFPS, um die Bereitschaft für den Betrieb anzugeben, und die Kommunikation in einer asymmetrischen Vollduplex-Kommunikation über das verbundene Medium zu konfigurieren. Das Verfahren kann ferner das Aufbauen einer LFPS-Verbindungsstrecke im Halbduplex-Betrieb einer Impulsbreitenmodulations-Nachrichtenübermittlung auf LFPS-Basis (LBPM), um die Kommunikation über das verbundene Medium zu konfigurieren, das Durchführen eines SuperSpeed-Empfänger-Trainings über das verbundene Medium, wobei die LBPM als Rückkopplungskanal dient, umfassen. Das SuperSpeed-Empfänger-Training kann SuperSpeed-Training eines universellen seriellen Busses sein.
  • Obwohl die Erfindung hinsichtlich mehrerer Ausführungsformen beschrieben wurde, erkennt der Fachmann auf dem Gebiet, dass die Erfindung nicht auf die beschriebenen Ausführungsformen begrenzt ist, mit einer Modifikation und Änderung innerhalb des Gedankens und Schutzbereichs der beigefügten Ansprüche ausgeführt werden kann. Folglich soll die Beschreibung als erläuternd anstatt begrenzend betrachtet werden.

Claims (21)

  1. Vorrichtung (101), um einen Sender/Empfänger zu implementieren, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen, wobei die Vorrichtung Folgendes umfasst: eine Sendeschaltung, um eine serielle Sendeeingabe zu empfangen und die serielle Sendeeingabe über einen Sender (507) eines periodischen Niederfrequenzsignals (LFPS) über das verbundene Medium (311) zu senden; und einen Empfänger, der mit der Sendeschaltung gekoppelt ist, wobei die Empfängerschaltung ein empfangenes Signal vom verbundenen Medium durch ein Tiefpassfilter zu einem LFPS-Empfänger (523) filtern soll und das empfangene Signal vom verbundenen Medium durch ein Hochpassfilter (555) zu einem Superspeed-Empfänger filtern soll.
  2. Vorrichtung nach Anspruch 1, die ferner Folgendes umfasst: einen LFPS- oder LFPS-Basis-Impulsbreitenmodulations-Nachrichtenübermittlungscodierer (LBPM-Codierer) (511), der mit dem LFPS-Sender gekoppelt ist.
  3. Vorrichtung nach Anspruch 2, die ferner Folgendes umfasst: einen LFPS- oder LBPM-Decodierer (525), der mit dem LFPS-Empfänger gekoppelt ist.
  4. Vorrichtung nach Anspruch 3, die ferner Folgendes umfasst: eine Verbindungsstreckentrainingsstatus- und Zustandsmaschine (513), die mit dem LFPS- oder LBPM-Codierer und dem LFPS- oder LBPM-Decodierer gekoppelt ist.
  5. Vorrichtung nach Anspruch 1, wobei die Sendeschaltung die Sendeeingabe an einem Umsetzer (503) mit parallelem Eingang und seriellem Ausgang empfängt, der eine serielle Sendeeingabe an den Superspeed-Datentreiber ausgibt.
  6. Vorrichtung nach Anspruch 1, wobei der Superspeed-Datentreiber ein Superspeed-Datentreiber eines universellen seriellen Busses (USB) ist.
  7. Vorrichtung nach Anspruch 1, wobei das verbundene Medium ein Kabel eines universellen seriellen Busses ist.
  8. Verfahren, das durch einen Sender/Empfänger implementiert wird, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen, wobei das Verfahren Folgendes umfasst: Aktivieren (601) eines Sender/Empfängers eines periodischen Niederfrequenzsignals (LFPS); Austauschen (601, 603) eines Ping über das verbundene Medium über ein LFPS, um die Bereitschaft für den Betrieb anzugeben; und Konfigurieren (603) einer Kommunikation in einer asymmetrischen Vollduplex-Kommunikation über das verbundene Medium.
  9. Verfahren nach Anspruch 8, das ferner Folgendes umfasst: Aufbauen einer LFPS-Verbindungsstrecke (605) in einem Halbduplex-Betrieb einer Impulsbreitenmodulations-Nachrichtenübermittlung auf LFPS-Basis (LBPM), um die Kommunikation über das verbundene Medium zu konfigurieren.
  10. Verfahren nach Anspruch 8, das ferner Folgendes umfasst: Durchführen eines Superspeed-Empfängertrainings über das verbundene Medium, wobei die LBPM als Rückkopplungskanal dient.
  11. Verfahren nach Anspruch 10, wobei das Superspeed-Empfängertraining ein Superspeed-Training eines universellen seriellen Busses ist.
  12. Vorrichtung mit einem Sender/Empfänger, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen, wobei die Vorrichtung Folgendes umfasst: ein Mittel zum Aktivieren eines Sender/Empfängers eines periodischen Niederfrequenzsignals (LFPS); ein Mittel zum Austauschen eines Ping über das verbundene Medium über ein LFPS, um die Bereitschaft für den Betrieb anzugeben; und ein Mittel zum Konfigurieren einer Kommunikation in einer asymmetrischen Vollduplex-Kommunikation über das verbundene Medium.
  13. Vorrichtung nach Anspruch 12, die ferner Folgendes umfasst: ein Mittel zum Aufbauen einer LFPS-Verbindungsstrecke in einem Halbduplex-Betrieb einer Impulsbreitenmodulations-Nachrichtenübermittlung auf LFPS-Basis (LBPM), um die Kommunikation über das verbundene Medium zu konfigurieren.
  14. Vorrichtung nach Anspruch 12, die ferner Folgendes umfasst: ein Mittel zum Durchführen eines Superspeed-Empfängertrainings über das verbundene Medium, wobei die LBPM als Rückkopplungskanal dient.
  15. System mit einem Sender/Empfänger, um eine asymmetrische Vollduplex-Kommunikation über ein verbundenes Medium zu unterstützen, wobei das System Folgendes umfasst: eine nichttransitorische Speichervorrichtung (1560); eine Batterie (1555), um Leistung zur nichttransitorischen Speichervorrichtung und zu einer Verarbeitungsvorrichtung zu liefern; eine Verarbeitungsvorrichtung (1505), die mit der nichttransitorischen Speichervorrichtung und der Batterie gekoppelt ist, wobei die Verarbeitungsvorrichtung mit einer Sendeschaltung gekoppelt ist, um eine Sendeeingabe zu empfangen und die Sendeingabe über einen Superspeed-Datentreiber und einen Sender eines periodischen Niederfrequenzsignals (LFPS) über das verbundene Medium zu senden, und eine Empfängerschaltung, die mit der Sendeschaltung gekoppelt ist, wobei die Empfängerschaltung ein empfangenes Signal vom verbundenen Medium durch ein Tiefpassfilter zu einem LFPS-Empfänger filtern soll.
  16. System nach Anspruch 15, wobei der Sender/Empfänger ferner Folgendes umfasst: einen LFPS- oder LFPS-Basis-Impulsbreitenmodulations-Nachrichtenübermittlungscodierer (LBPM-Codierer), der mit dem LFPS-Sender gekoppelt ist.
  17. System nach Anspruch 16, wobei der Sender/Empfänger ferner Folgendes umfasst: einen LFPS- oder LBPM-Decodierer, der mit dem LFPS-Empfänger gekoppelt ist.
  18. System nach Anspruch 17, wobei der Sender/Empfänger ferner Folgendes umfasst: eine Verbindungsstreckentrainingsstatus- und Zustandsmaschine, die mit dem LFPS- oder LBPM-Codierer und dem LFPS- oder LBPM-Decodierer gekoppelt ist.
  19. System nach Anspruch 15, wobei die Sendeschaltung die Sendeeingabe an einem Umsetzer mit parallelem Eingang und seriellem Ausgang empfängt, der eine serielle Sendeeingabe an den Superspeed-Datentreiber ausgibt.
  20. System nach Anspruch 15, wobei der Superspeed-Datentreiber ein Superspeed-Datentreiber eines universellen seriellen Busses (USB) ist.
  21. System nach Anspruch 15, wobei das verbundene Medium ein Kabel eines universellen seriellen Busses ist.
DE102018125241.2A 2017-12-19 2018-10-12 Mechanismus einer asymmetrischen Vollduplex-USB-SS-Verbindungsstrecke Pending DE102018125241A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/847,859 2017-12-19
US15/847,859 US20190034377A1 (en) 2017-12-19 2017-12-19 Mechanism of an asymmetrical full duplex usb ss link

Publications (1)

Publication Number Publication Date
DE102018125241A1 true DE102018125241A1 (de) 2019-06-19

Family

ID=65138253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018125241.2A Pending DE102018125241A1 (de) 2017-12-19 2018-10-12 Mechanismus einer asymmetrischen Vollduplex-USB-SS-Verbindungsstrecke

Country Status (3)

Country Link
US (1) US20190034377A1 (de)
CN (1) CN109936434A (de)
DE (1) DE102018125241A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9811135B2 (en) * 2015-06-19 2017-11-07 Cypress Semiconductor Corporation Low-power type-C receiver with high idle noise and DC-level rejection
US10762018B1 (en) * 2018-02-06 2020-09-01 Synopsys, Inc. Method and apparatus for increasing the number of USB root hub ports
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US10530614B2 (en) 2018-12-21 2020-01-07 Intel Corporation Short link efficient interconnect circuitry
TWM577125U (zh) * 2019-01-04 2019-04-21 華碩電腦股份有限公司 電子設備及其主機
CN113094318B (zh) * 2021-02-04 2024-01-05 飞昂创新科技南通有限公司 一种适用于usb协议的有源光传输的电路结构

Also Published As

Publication number Publication date
CN109936434A (zh) 2019-06-25
US20190034377A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
DE102019009207B3 (de) Vorrichtungen, verfahren und nichttransitorisches computerlesbares speichermedien für dvsec für eine effiziente peripheriegeräteverwaltung
US10083147B2 (en) Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2)
US9753529B2 (en) Systems, apparatuses, and methods for synchronizing port entry into a low power status
KR101565357B1 (ko) 타임아웃을 처리하기 위한 시스템, 방법 및 장치
DE102018125241A1 (de) Mechanismus einer asymmetrischen Vollduplex-USB-SS-Verbindungsstrecke
DE102018007025A1 (de) System, Verfahren und Einrichtung zur SRIS-Modus-Auswahl für PCIe
US9953001B2 (en) Method, apparatus, and system for plugin mechanism of computer extension bus
DE112016004300T5 (de) Verfahren, gerät und system zum zuweisen von cache unter verwendung einer verkehrsklasse
DE102019129626A1 (de) Vorwärtsfehlerkorrekturmechanismus für datenübertragung über mehrspurige verbindungen
DE112016002895T5 (de) Authentifizierung einer Mehrprotokollverbindung
DE112014006183T5 (de) Vorrichtung, Verfahren und System für einen Schnellkonfigurationsmechanismus
US20180173666A1 (en) APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT
DE112016002913T5 (de) Dynamische Konfiguration von Verbindungsmodi an einem System basierend auf Hostgerätefähigkeiten
DE102020130978A1 (de) Seitenbandsignalisierung über vorhandene hilfsstifte einer schnittstelle
US11163001B2 (en) Reduction of skew between positive and negative conductors carrying a differential pair of signals
US10706003B2 (en) Reduced pin count interface
DE112016004332T5 (de) Verfahren, vorrichtungen und systeme zum taktversatzausgleich von datenverbindungaufteilungen
DE112015003035T5 (de) Gemeinsame nutzung eines usb-stromzufuhr-controllers
DE102019109858A1 (de) Breiten- und Frequenzumsetzung mit PHY-Schicht-Vorrichtungen
DE112013001661T5 (de) Bereitstellung eines konsolidierten Seitenband Kommunikationskanal zwischen Geräten
DE102019132213A1 (de) Adressenübersetzung für skalierbare verlinkte Vorrichtungen
DE102020123484A1 (de) Programmierbare Datenbusinversion und konfigurierbare Implementierung
US20190116668A1 (en) Differential via with per-layer void
DE102022131051A1 (de) Verschaltungsnetzwerk für mehrfachkachel-system-auf-chips
DE102019120357A1 (de) Dynamische asymmetrische kommunikationspfadzuteilung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication