DE10201782A1 - Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Info

Publication number
DE10201782A1
DE10201782A1 DE10201782A DE10201782A DE10201782A1 DE 10201782 A1 DE10201782 A1 DE 10201782A1 DE 10201782 A DE10201782 A DE 10201782A DE 10201782 A DE10201782 A DE 10201782A DE 10201782 A1 DE10201782 A1 DE 10201782A1
Authority
DE
Germany
Prior art keywords
channel
bond
contacts
electronic component
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10201782A
Other languages
English (en)
Inventor
Christian Hauser
Johann Winderl
Thomas Haalboom
Martin Reis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10201782A priority Critical patent/DE10201782A1/de
Publication of DE10201782A1 publication Critical patent/DE10201782A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip (4), der auf einer Umverdrahtungsplatte (6) montiert ist und der über Bonddrähte (8) mit Kontaktanschlussflächen (64) der Umverdrahtungsplatte elektrisch leitend verbunden ist. Leiterbahnen (63) wenigstens zweier Leiterbahnlagen (61, 62) der Umverdrahtungsplatte sind über Durchkontakte (65, 66) elektrisch leitend verbunden. Diese sind zumindest teilweise an einem umlaufenden Rand (68) eines Bondkanals (67) angeordnet und bilden zumindest abschnittsweise den Rand (68) des Bondkanals (67).

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und ein Verfahren zur Herstellung des elektronischen Bauteils.
  • Die Dimensionen komplexer elektronischer Bauteile, beispielsweise sogenannter BOC (Board-On-Chip)-Gehäuse, werden zunehmend kleiner, so dass auch die Umverdrahtungen von Halbleiterchips zu Leiterbahnen schwieriger werden. Insbesondere Durchkontakte, sogenannte Vias, zwischen verschiedenen Leiterbahnebenen der Umverdrahtungsplatten benötigen relativ viel Raum, der jedoch aufgrund der nicht definierten Oberfläche der galvanisch gebildeten Durchkontakte nicht zum Kontaktieren von Bonddrähten geeignet ist. Zudem weisen die Bohrungen, die anschließend galvanisch mit Metall aufgefüllt werden und dadurch die Durchkontakte bilden, relativ große Toleranzen auf, so dass bei einem typischen Durchmesser eines Durchkontakts von ca. 100 µm ein gesamter Platzbedarf mit einem Durchmesser von bis zu 200 µm erforderlich ist.
  • Ein Ziel der Erfindung besteht darin, ein elektronisches Bauteil mit wenigstens einem Halbleiterchip sowie einer Umverdrahtungsplatte zur Verfügung zu stellen, das sich durch kompakte Abmessungen auszeichnet, um die Nachteile im Stand der Technik zu überwinden.
  • Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Dem gemäß weist ein elektronisches Bauteil wenigstens einen Halbleiterchip auf, der auf einer wenigstens zwei Leiterbahnlagen aufweisenden Umverdrahtungsplatte montiert ist und der über Bonddrähte mit Kontaktanschlussflächen der Umverdrahtungsplatte elektrisch leitend verbunden ist. Leiterbahnen der wenigstens zwei Leiterbahnlagen der Umverdrahtungsplatte sind über Durchkontakte elektrisch leitend verbunden. Die Durchkontakte sind zumindest teilweise an einem umlaufenden Rand eines Bondkanals der Umverdrahtungsplatte angeordnet und bilden zumindest abschnittsweise den Rand des Bondkanals.
  • Durch die Anordnung der Durchkontakte in dem Randbereich des Bondkanals wird erheblicher Platz eingespart, da die Durchkontakte bei der Herstellung der Substratöffnung des Bondkanals teilweise entfernt werden. Die Herstellung des Bondkanals kann beispielsweise durch Stanzen oder Fräsen erfolgen, wobei nur noch ein Teilstück des ursprünglichen Durchkontakts übrigbleibt. Es muss gerade so viel Material stehen bleiben, um eine elektrische Verbindung zwischen den einzelnen Verdrahtungsebenen aufrecht erhalten zu können. Vorteilhaft ist dabei insbesondere eine wesentliche Reduzierung der benötigten Fläche für die Durchkontakte, womit einerseits mehr verfügbare Fläche für die Umverdrahtung verbleibt, andererseits die Größe des gesamten Bauteils reduziert werden kann.
  • Eine Ausführungsform der Erfindung sieht vor, dass erste Durchkontakte zur elektrischen Verbindung von Leiterbahnen der wenigstens zwei Leiterbahnlagen beabstandet vom Bondkanal angeordnet sind. Zudem ist vorgesehen, dass zweite Durchkontakte zur elektrischen Verbindung von Leiterbahnen der wenigstens zwei Leiterbahnlagen am umlaufenden Rand des Bondkanals angeordnet sind und zumindest abschnittsweise den Rand des Bondkanals bilden. Diese Anordnung hat den Vorteil eines erheblich reduzierten Raumbedarfs, da die nicht bondbaren Durchkontakte auf ein Minimum ihrer ansonsten notwendigen Fläche reduziert werden.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass eine vom Halbleiterchip abgewandte ersten Leiterbahnlage Außenkontaktflächen zur elektrischen Kontaktierung des elektronischen Bauteils aufweist. Diese Außenkontaktflächen können beispielsweise mit Außenkontakten in Form von Kontakthöckern bzw. Lötkugeln versehen sein. Diese Kontakthöcker dienen zur elektrischen und mechanischen Verbindung des elektronischen Bauteils mit einer Leiterplatte oder dergleichen.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind Kontaktanschlussflächen und Außenkontaktflächen der Umverdrahtungsplatte beabstandet von Durchkontakten angeordnet. Die galvanisch gebildeten Durchkontakte eignen sich nicht zur direkten Kontaktierung mit Außenkontakten bzw. Bonddrähten, so dass jeweils ein Mindestabstand zwischen Durchkontakten und Kontaktanschlussflächen bzw. Außenkontaktflächen notwendig ist.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer der zuvor beschriebenen Ausführungsformen umfasst folgende Verfahrensschritte. Es wird wenigstens ein Halbleiterchip mit Kontaktflächen auf einer aktiven Chipoberfläche bereitgestellt. Es wird eine Umverdrahtungsplatte aus elektrisch isolierendem Material bereitgestellt, die wenigstens zwei Leiterbahnlagen aufweist. Durch die erste Leiterbahnlage und bis zu einer zweiten Leiterbahnlage werden Bohrungen an Stellen angebracht, die zur Herstellung von Durchkontakten vorgesehen sind. Mittels galvanischem Auffüllen der Bohrungen werden Durchkontakte zwischen ersten und zweiter Leiterbahnlage hergestellt.
  • In die Umverdrahtungsplatte wird ein Bondkanal eingebracht, wobei jeweils Teile der zweiten Durchkontakte entfernt werden. Anschließend wird der wenigstens eine Halbleiterchip auf der Umverdrahtungsplatte aufgebracht, wonach Bondverbindungen zwischen Kontaktflächen des wenigstens einen Halbleiterchips und Kontaktanschlussflächen der Bondverdrahtungsplatte hergestellt werden. Schließlich erfolgt eine Auskleidung des Bondkanals mit einer elektrisch isolierenden Bondkanalverkleidung unter Einbettung der Bonddrähte.
  • Mit diesem erfindungsgemäßen Verfahren lassen sich kompakte elektronische Bauteile herstellen, da der notwendige Abstand der Kontaktanschlussflächen zum Bondkanal deutlich reduziert werden kann. Die nicht direkt bondbaren Durchkontakte werden in ihrem Durchmesser erheblich reduziert, so dass die Bondverbindungen näher am Bondkanal platziert werden können, wodurch ggf. auch Außenkontaktflächen näher zum Bondkanal hingerückt werden können.
  • Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens wird der Bondkanal durch einen Stanzvorgang gebildet, wobei Teile der zweiten Durchkontakte, die unmittelbar am Bondkanal liegen, entfernt werden. Gegebenenfalls kann der Bondkanal auch durch Fräsen oder Bohren hergestellt werden.
  • Der wenigstens eine Halbleiterchip kann mit seiner aktiven Chipoberfläche durch Kleben auf der Umverdrahtungsplatte angebracht werden. Dies sorgt für eine feste, mechanische Verbindung zwischen Umverdrahtungsplatte und Halbleiterchip. Gegebenenfalls kann eine passive Rückseite des wenigstens einen Halbleiterchips mit einer Kunststoffpressmasse bedeckt werden, beispielsweise im Transfermolding-Verfahren.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt ein erfindungsgemäßes elektronisches Bauteil in schematischer Teilschnittdarstellung.
  • Fig. 2 zeigt eine Draufsicht auf einen Ausschnitt des elektronischen Bauteils gemäß Fig. 1.
  • Fig. 3 zeigt eine Draufsicht entsprechend Fig. 2 nach Herstellung eines Bondkanals.
  • Fig. 1 zeigt in einem schematischen Teilschnitt ein erfindungsgemäßes elektronisches Bauteil 2, das eine Umverdrahtungsplatte 6 sowie wenigstens einen darauf montierten Halbleiterchip 4 umfasst. Der Halbleiterchip 4 ist mit einer aktiven Chipoberfläche 41 über eine Klebeschicht 12 mit der Umverdrahtungsplatte 6 verbunden. Die Umverdrahtungsplatte 6 kann beispielsweise aus einem bekannten Epoxidmaterial oder auch aus Keramik bestehen. Die Umverdrahtungsplatte 6 weist wenigstens zwei Leiterbahnlagen 61, 62 auf, die an einzelnen Stellen über Durchkontakte 65, 66 miteinander verbunden sein können.
  • Eine erste Leiterbahnlage 61 an einer dem Halbleiterchip 4 abgewandten Seite der Umverdrahtungsplatte 6 weist Außenkontaktflächen 69 auf, auf denen Außenkontakte 16 in Form von Lotkugeln oder dergleichen angeordnet sind. Die Umverdrahtungsplatte 6 weist einen Bondkanal 67 auf, der als längliche Aussparung ausgebildet ist. Kontaktflächen 43 des Halbleiterchip 4 sind annähernd mittig in diesem Bondkanal 67 angeordnet und sind über Bonddrähte 8 mit Kontaktanschlussflächen 64 auf der ersten Leiterbahnebene 61 elektrisch leitend verbunden.
  • Die erste Leiterbahnlage 61 ist weiterhin mit einer Lötstoppschicht 14 bedeckt. Der gesamte Bondkanal 67 mit samt den Bonddrähten 8 ist mit einer Bondkanalverkleidung 10 aus Kunststoff ausgekleidet.
  • Wie anhand der Fig. 1 gut erkennbar ist, sind die ersten Durchkontakte 65 in ihren Durchmesser stärker als die zweiten Durchkontakte 66, die an einem Rand 68 des Bondkanals 67 angeordnet sind.
  • Ein typischer Durchmesser eines Durchkontakts 65, 66 beträgt ca. 100 µm. Ein solcher Durchkontakt 65, 66 wird durch Bohren und anschließendes galvanisches Auskleiden der Bohrungswände ausgebildet. Ein typischer Durchmesser eines Leiterbahnanschlusses beträgt aufgrund eines unvermeidlichen Bohrerversatzes ca. 150 bis 200 µm. Eine Leiterbahnbreite beträgt typischerweise ca. 40 µm. Auf die Leiterbahnoberfläche eines galvanisch gebildeten Durchkontakts kann aufgrund der nicht exakt definierten Oberfläche nicht gebondet werden, so dass Durchkontakte in Nähe des Bondkanals einen relativ großen Platzbedarf verursachen, da jeweils auf die Kontaktanschlussflächen 64 Rücksicht zu nehmen ist.
  • Fig. 2 zeigt eine schematische Draufsicht auf Leiterbahnen 63, ersten und zweite Durchkontakte 65, 66 und den noch nicht hergestellten Bondkanal 67, der hier durch unterbrochene Linien angedeutet ist. Die typischerweise ca. 150 bis 200 µm im Durchmesser betragenden zweiten Durchkontakte 66 werden durch die Herstellung des Bondkanals 67 (vgl. Fig. 3) in ihrem Durchmesser deutlich reduziert, so dass in unmittelbarer Nähe auf die Leiterbahnen 63 bzw. auf die darauf befindlichen Kontaktanschlussflächen 64 gebondet werden kann. Auf diese Weise können deutlich kompaktere elektronische Bauteile realisiert werden.
  • Anhand der Fig. 1 bis 3 wird im folgenden ein erfindungsgemäßes Verfahren zur Herstellung des elektronischen Bauteils 2 beschrieben. Zunächst wird wenigstens ein Halbleiterchip 4 mit Kontaktflächen 43 auf seiner aktiven Chipoberfläche 41 bereitgestellt. Danach wird eine Umverdrahtungsplatte 6 aus elektrisch isolierendem Material bereitgestellt, die wenigstens zwei Leiterbahnlagen 61, 62 aufweist. Durch die erste Leiterbahnlage 61 und bis zur zweiten Leiterbahnlage 62 werden Bohrungen an solchen Stellen hergestellt, die zur Herstellung von Durchkontakten 65, 66 vorgesehen sind.
  • Mittels galvanischem Auffüllen der Bohrungen werden Durchkontakte 65, 66 zwischen erster und zweiter Leiterbahnlage 61, 62 hergestellt. Danach wird ein Bondkanal 67 in der Umverdrahtungsplatte 6 hergestellt, wobei jeweils Teile der zweiten Durchkontakte 66 entfernt werden. Der Bondkanal kann beispielsweise durch Fräsen oder Stanzen hergestellt werden. Der wenigstens eine Halbleiterchip 4 wird anschließend auf der Umverdrahtungsplatte 6 befestigt, wonach Bondverbindungen zwischen den Kontaktflächen 43 des Halbleiterchips 4 und Kontaktanschlussflächen 64 der Umverdrahtungsplatte 6 hergestellt werden. Schließlich erfolgt das Auskleiden des Bondkanals 67 mit einer elektrisch isolierenden Bondkanalverkleidung 10 aus Kunststoff oder dergleichen, wobei die Bonddrähte 8 vollständig eingebettet werden.
  • Bei der Herstellung des Bondkanals werden die auf dem umlaufenden Rand 68 des Bondkanals 67 angeordneten zweiten Durchkontakte 66 jeweils wenigstens zur Hälfte entfernt, so dass der Platzbedarf für die nicht bondbaren zweiten Durchkontakte 66 wesentlich reduziert ist. Bezugszeichenliste 2 elektronisches Bauteil
    4 Halbleiterchip
    41 aktive Chipoberfläche
    42 passive Rückseite
    43 Kontaktfläche
    6 Umverdrahtungsplatte
    61 erste Leiterbahnlage
    62 zweite Leiterbahnlage
    63 Leiterbahn
    64 Kontaktanschlussfläche
    65 erster Durchkontakt
    66 zweiter Durchkontakt
    67 Bondkanal
    68 Rand
    69 Außenkontaktfläche
    8 Bonddraht
    10 Bondkanalverkleidung
    12 Klebeschicht
    14 Lötstoppschicht
    16 Außenkontakt

Claims (11)

1. Elektronisches Bauteil (2) mit wenigstens einem Halbleiterchip (4), der auf einer wenigstens zwei Leiterbahnlagen (61, 62) aufweisenden Umverdrahtungsplatte (6) montiert ist und der über Bonddrähte (8) mit Kontaktanschlussflächen (64) der Umverdrahtungsplatte (6) elektrisch leitend verbunden ist, wobei Leiterbahnen (63) der wenigstens zwei Leiterbahnlagen (61, 62) der Umverdrahtungsplatte (6) über Durchkontakte (65, 66) elektrisch leitend verbunden sind, die zumindest teilweise an einem umlaufenden Rand (68) eines Bondkanals (67) angeordnet sind und zumindest abschnittsweise den Rand (68) des Bondkanals (67) bilden.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass erste Durchkontakte (65) zur elektrischen Verbindung von Leiterbahnen (63) der wenigstens zwei Leiterbahnlagen (61, 62) beabstandet vom Bondkanal (67) angeordnet sind.
3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zweite Durchkontakte (66) zur elektrischen Verbindung von Leiterbahnen (63) der wenigstens zwei Leiterbahnlagen (61, 62) am umlaufenden Rand (68) des Bondkanals (67) angeordnet sind und zumindest abschnittsweise den Rand (68) des Bondkanals (67) bilden.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine vom Halbleiterchip (4) abgewandte erste Leiterbahnlage (61) Außenkontaktflächen (69) zur elektrischen Kontaktierung des elektronischen Bauteils (2) aufweist.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Kontaktanschlussflächen (64) und Außenkontaktflächen (69) der Umverdrahtungsplatte (6) beabstandet von Durchkontakten (65, 66) angeordnet sind.
6. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit wenigstens einem Halbleiterchip (4), der auf einer wenigstens zwei Leiterbahnlagen (61, 62) aufweisenden Umverdrahtungsplatte (6) montiert ist und der über Bonddrähte (8) mit Kontaktanschlussflächen (64) der Umverdrahtungsplatte (6) elektrisch leitend verbunden ist, wobei Leiterbahnen (63) der wenigstens zwei Leiterbahnlagen (61, 62) der Umverdrahtungsplatte (6) über Durchkontakte (65, 66) elektrisch leitend verbunden sind, die zumindest teilweise an einem umlaufenden Rand (68) eines Bondkanals (67) angeordnet sind und zumindest abschnittsweise den Rand (68) des Bondkanals (67) bilden, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen wenigstens eines Halbleiterchips (4) mit Kontaktflächen (43) auf einer aktiven Chipoberfläche (41),
- Bereitstellen einer Umverdrahtungsplatte (6) aus elektrisch isolierendem Material, die wenigstens zwei Leiterbahnlagen (61, 62) aufweist,
- Herstellen von Bohrungen durch die erste Leiterbahnlage (61) und bis zur zweiten Leiterbahnlage (62) an Stellen, die zur Herstellung von Durchkontakten (65, 66) vorgesehen sind,
- Herstellen von Durchkontakten (65, 66) zwischen erster und zweiter Leiterbahnlage (61, 62) mittels galvanischem Auffüllen der Bohrungen,
- Herstellen des Bondkanals (67) in der Umverdrahtungsplatte (6), wobei jeweils Teile der zweiten Durchkontakte (66) entfernt werden,
- Aufbringen des wenigstens einen Halbleiterchips (4) auf der Umverdrahtungsplatte (6),
- Herstellen von Bondverbindungen zwischen Kontaktflächen (43) des wenigstens einen Halbleiterchips (4) und Kontaktanschlussflächen (64) der Umverdrahtungsplatte (6),
- Auskleiden des Bondkanals (67) mit einer elektrisch isolierenden Bondkanalverkleidung (10) unter Einbettung der Bonddrähte (8).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Bondkanal (67) durch einen Stanzvorgang gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass bei dem Stanzvorgang die auf dem umlaufenden Rand (68) des Bondkanals (67) angeordneten zweiten Durchkontakte (66) wenigstens zur Hälfte entfernt werden.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass der wenigstens eine Halbleiterchip (4) mit seiner aktiven Chipoberfläche (41) auf die Umverdrahtungsplatte (6) geklebt wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass zumindest eine passive Rückseite (43) des wenigstens einen Halbleiterchips (4) mit einer Kunststoffpressmasse bedeckt wird.
11. Verfahren nach einem der Ansprüche 6 bis 10 zur Herstellung eines elektronischen Bauteils (2) gemäß wenigstens einem der Ansprüche 1 bis 5.
DE10201782A 2002-01-17 2002-01-17 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung Ceased DE10201782A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10201782A DE10201782A1 (de) 2002-01-17 2002-01-17 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10201782A DE10201782A1 (de) 2002-01-17 2002-01-17 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10201782A1 true DE10201782A1 (de) 2003-03-27

Family

ID=7712468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10201782A Ceased DE10201782A1 (de) 2002-01-17 2002-01-17 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10201782A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1696482A2 (de) * 2005-02-18 2006-08-30 Shinko Electric Industries Co., Ltd. Halbleitervorrichtungsgehäuse und Verfahren zur dessen Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JP2000124097A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp パターン形成方法
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JP2000124097A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp パターン形成方法
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1696482A2 (de) * 2005-02-18 2006-08-30 Shinko Electric Industries Co., Ltd. Halbleitervorrichtungsgehäuse und Verfahren zur dessen Herstellung
EP1696482A3 (de) * 2005-02-18 2008-01-23 Shinko Electric Industries Co., Ltd. Halbleitervorrichtungsgehäuse und Verfahren zur dessen Herstellung
US7453141B2 (en) 2005-02-18 2008-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device package, method of manufacturing the same, and semiconductor device

Similar Documents

Publication Publication Date Title
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
EP2796016B1 (de) Getriebesteuermodul
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE102005041451A1 (de) Elektronische Steckeinheit
DE10352946A1 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102005030465A1 (de) Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE102006036728A1 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat
DE102007010731A1 (de) Verfahren zum Einbetten von Chips und Leiterplatte
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19701163C2 (de) Elektrische Schaltung insbesondere für eine Chipkarte
DE10201782A1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006009540A1 (de) Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit
DE102014209357B4 (de) Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection