DE102017220913A1 - Vertikaler Leistungstransistor mit Heteroübergangen - Google Patents
Vertikaler Leistungstransistor mit Heteroübergangen Download PDFInfo
- Publication number
- DE102017220913A1 DE102017220913A1 DE102017220913.5A DE102017220913A DE102017220913A1 DE 102017220913 A1 DE102017220913 A1 DE 102017220913A1 DE 102017220913 A DE102017220913 A DE 102017220913A DE 102017220913 A1 DE102017220913 A1 DE 102017220913A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- power transistor
- doping
- vertical power
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 39
- 230000007704 transition Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 description 13
- 230000008901 benefit Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Vertikaler Leistungstransistor (100) mit einem Halbleitersubstrat (101), auf dem mindestens eine erste Schicht (102) und eine zweite Schicht (108) angeordnet ist, wobei die zweite Schicht (108) auf der ersten Schicht (102) angeordnet ist und die erste Schicht (102) ein erstes Halbleitermaterial aufweist, einer Vielzahl von Gräben (103) die sich von einer Oberseite der zweiten Schicht (108) bis in die erste Schicht (102) erstrecken, sodass jeder Grabenboden von der ersten Schicht (102) umschlossen ist, dadurch gekennzeichnet, dass die erste Schicht (102) eine erste Dotierung aufweist und jeder Graben einen ersten Bereich (112) aufweist, der sich vom jeweiligen Grabenboden bis zu einer ersten Höhe erstreckt, wobei jeder erste Bereich (112) mit einem zweiten Halbleitermaterial (113) verfüllt ist, das eine zweite Dotierung aufweist, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial (113) unterschiedlich sind, wobei jeder erste Bereich (112) elektrisch mit der zweiten Schicht (108) verbunden ist und die zweite Dotierung höher ist als die erste Dotierung, sodass sich Heteroübergange zwischen der ersten Schicht (102) und jedem ersten Bereich (112) bilden, die sich wie unipolare gleichrichtende Übergange verhalten.
Description
- Stand der Technik
- Die Erfindung betrifft einen vertikalen Leistungstransistor mit einer Vielzahl von Gräben, wobei sich Heteroübergänge zwischen den Gräben und einer ersten Schicht ausbilden und sich diese Heteroübergänge wie unipolare, gleichrichtende Übergange verhalten.
- Bei vertikalen Leistungstransistoren ist die Abschirmung des Gateoxids vor hohen Feldstärken im Sperrbetrieb des Leistungstransistors problematisch. Des Weiteren ist die Begrenzung des Kurzschlussstroms schwierig.
- Aus dem Stand der Technik sind verschiedene Möglichkeiten bekannt, die Abschirmung des Gateoxids derart zu gestalten, dass die vorgesehene Lebensdauer des Bauteils eingehalten wird. Eine Möglichkeit besteht darin in einer Epitaxieschicht unterhalb der Grabenstruktur des Leistungstransistors p-dotierte Gebiete einzufügen bzw. zu vergraben. Diese p-dotierten Gebiete werden elektrisch an das Sourcegebiet des Leistungstransistors angeschlossen. Durch ihre Position unterhalb des MOS-Steuerkopfs schirmen sie hohe Feldstärken vom MOS-Steuerkopf ab und tragen maßgeblich zur Begrenzung des Kurzschlussstroms bei. Sie sorgen ebenfalls dafür, dass die maximalen elektrischen Feldstärken im sperrenden Zustand des Bauelementes tief im Halbleiter lokalisiert sind. Dadurch werden die Feldstärken am Gate-Oxid erheblich reduziert, sodass die Lebensdauer des Bauteils signifikant verbessert wird. Weiterhin werden durch die tiefen vergrabenen Gebiete die Feldstärken im Kanalgebiet reduziert, sodass Kurzkanaleffekte wie die draininduzierte Barrierenreduktion, das sogenannte Drain Induced-Barrier Lowering, vermieden wird.
- Der Nachteil ist hierbei, dass eine zusätzliche Epitaxieschicht zur Herstellung der vergrabenen p-Gebiete erforderlich ist. Dies ist mit hohen Kosten und weiteren Prozessrisiken, sowie einer hohen Prozesskomplexität verbunden. Der Grund dafür ist, dass der MOS-Steuerkopf präzise zu den bereits erzeugten, vergrabenen Schichten justiert werden muss. Das ist problematisch, da die zusätzliche Epitaxieschicht die Justagemarken der ersten Epitaxieschicht, die für die zu einem späteren Zeitpunkt hergestellten vergrabenen p-dotierten Gebiete vorgesehen sind, unbrauchbar macht.
- Eine andere Möglichkeit besteht darin tief reichende p+ Gebiete durch Implantation seitlich des MOS-Steuerkopfs zu erzeugen. Die Implantation dieser Gebiete ist dabei tiefer als der MOS-Steuerkopf, so dass der MOS-Steuerkopf vor hohen Feldstärken abgeschirmt wird. Somit werden die Feldstärken am Gate-Oxid erheblich reduziert. Dies verbessert die Lebensdauer des Bauteils signifikant. Des Weiteren wird dadurch die Feldstärke im Kanalgebiet reduziert, sodass Kurzkanaleffekte vermieden werden.
- Nachteilig ist hierbei, dass für die tiefen Implantationen hohe Energien und somit hohe Implantmasken aufgewendet werden müssen, sodass hohe Kosten verursacht werden und die Zellweite des Transistors aufgrund der lateralen Streuung der implantierten Ionen und der relativ breiten Strukturen, aufgrund der Höhe der Implantationsmasken sehr groß ist. Durch die große Zellweite erhöht sich der Rdson.
- Die Aufgabe der Erfindung ist es, die Leistungsfähigkeit eines vertikalen Leistungstransistors zu verbessern.
- Offenbarung der Erfindung
- Ein vertikaler Leistungstransistor umfasst ein Halbleitersubstrat auf dem mindestens eine erste Schicht und eine zweite Schicht angeordnet sind. Die zweite Schicht ist auf der ersten Schicht angeordnet und die erste Schicht weist ein erstes Halbleitermaterial auf. Der vertikale Leistungstransistor weist eine Vielzahl von Gräben auf, die sich von einer Oberseite der zweiten Schicht bis in die erste Schicht erstrecken, sodass jeder Grabenboden von der ersten Schicht umschlossen ist. Erfindungsgemäß weist die erste Schicht eine erste Dotierung auf. Jeder Graben weist einen ersten Bereich auf, der sich vom jeweiligen Grabenboden bis zu einer ersten Höhe erstreckt. Jeder erste Bereich ist mit einem zweiten Halbleitermaterial verfüllt, das eine zweite Dotierung aufweist. Das erste Halbleitermaterial und das zweite Halbleitermaterial sind unterschiedlich. Das bedeutet sie weisen einen unterschiedlichen Dotierungstyp und eine unterschiedliche Dotierung auf. Jeder erste Bereich ist elektrisch mit der zweiten Schicht verbunden. Die zweite Dotierung ist höher als die erste Dotierung, sodass sich Heteroübergange zwischen der ersten Schicht und jedem ersten Bereich bilden, die sich wie unipolare gleichrichtende Übergange verhalten. Der Begriff unipolarer Übergang umfasst Schottky-Übergange, Heteroübergange, isotype Heteroübergange oder anisotype Heteroübergange. Unter einem klassischen Schottky-Übergang wird dabei ein Metall-Halbleiterübergang verstanden. Bei einem Heteroübergang sind zwei unterschiedliche Halbleitermaterialien in Kontakt. Unter einem isotypen Heteroübergang versteht man einen Übergang zwischen zwei gleichen Halbleitermaterialien, bei denen gleiche Dotieratome verwendet werden. Unter einem anisotypen Heteroübergang wird ein Übergang zwischen zwei gleichen Halbleitermaterialien verstanden, bei denen unterschiedliche Dotieratome verwendet werden. Bei den unipolaren Übergängen tragen nur die Majoritätsladungsträger zum Ladungsträgerstrom bei. Die Heteroübergange sind gleichrichtend, d.h je nach Polarität der angelegten Spannung fließt Strom durch den Übergang, bzw. sperrt er, da das zweite Halbleitermaterial hochdotiert ist. Mit anderen Worten es bildet sich eine Energiebarriere zur ersten Schicht aus. Diese Energiebarriere hängt von den Dotierniveaus der ersten Schicht und der zweiten Schicht ab. Der Absolutwert der Energiebarriere bestimmt die Flußspannung der unipolaren Body-Diode des Bauelements. Ein wesentlicher Vorteil der Heteroübergänge gegenüber dem klassischen Schottky-Übergang ist das Fehlen der Spiegelladung, d. h. dem image force lowering. Somit weist der Heteroübergang keine Reduktion der Energiebarriere bei angelegtem Feld auf. Der Vorteil ist, dass die Leckströme auch bei hoher Blockierspannung und damit hohen Feldstärken in der Nähe des Heteroübergangs unabhängig von der Blockierspannung bleiben, da die Barriere durch das Nichtvorhandensein der Spiegelladung nicht erniedrigt wird. Außerdem weist der vertikale Leistungstransistor aufgrund der geringen Flussspannung der Body-Diode beim Betrieb derselben geringe statische Verluste auf. Zwei weiterere technologische Vorteile ergeben sich durch die unipolare Natur der Body-Diode. Erstens sind die Ein- und Ausschaltverluste einer unipolaren Body-Diode signifikant geringer gegenüber der im Stand der Technik verwendeten bipolaren Diode. Zweitens kann es bei bipolarer Operation zur Rekombination von Elektronen und Löchern in der Driftzone des Halbleiters kommen. Gerade in WBG-Halbleitern, den sogenannten wide bandgap Halbleitern, ist diese Rekombinationsenergie signifikant höher als in einem klassischen Si-Halbleitermaterial. Deshalb kann die bipolare Operation bei WBG-Halbleitern zu Schädigungen des Halbleiterkristalls führen und somit die Langzeitstabilität des Bauteils gefährden. Speziell für das Material SiC ist es bekannt, dass die Elektron-Loch-Rekombination an sogenannten Basal-Plane-Dislocations zur Degradation des Halbleiterkristall führen kann, d. h. der sogenannten bipolaren Degradation. Die unipolare Diode hat somit den Vorteil, dass sie keine bipolare Degradation aufweist. Die unipolare Diode weist eine geringe Flußspannung und einen geringen reverse recovery auf.
- Somit weist der Heteroübergang drei herausragende Eigenschaften auf, die Abschirmung des Leistungstransistorkopfs vor hohen Feldstärken im Sperrfall, das Abschnüren des Leitungspfads im Kurzschlussfall und die unipolare, degradationsfreien Body-Dioden Funktionalität im Rückwärtsbetrieb des Leistungstransistors.
- In einer Weiterbildung ist auf dem ersten Bereich ein zweiter Bereich angeordnet. Der zweite Bereich ist mindestens teilweise mit einem Metall verfüllt. Das Metall ist dabei auf Seitenwänden des zweiten Bereichs angeordnet.
- Vorteilhaft ist hierbei, dass die Schottky-Barriere durch die Wahl des Metalls sehr gering gewählt werden kann. Dadurch kann die Flußspannung am Übergang des zweiten Bereichs zur ersten Schicht deutlich unterhalb der Flussspannung am Übergang des ersten Bereichs zur ersten Schicht gewählt werden. Der zweite Bereich ist gut vor hohen elektrischen Feldern abgeschirmt, so dass die Barrierenreduktion der Schottky-Barriere vernachlässigbar klein ist.
- In einer weiteren Ausgestaltung weist das erste Halbleitermaterial eine größere Bandlücke auf als das zweite Halbleitermaterial. Der Vorteil ist hierbei, dass der Sperrstrom niedrig ist.
- In einer Weiterbildung weist die erste Dotierung eine Dotierungskonzentration kleiner als 10^16 cm^-3 auf.
- In einer weiteren Ausgestaltung weist die zweite Dotierung eine Dotierungskonzentration von mindestens 10^15 cm^-3 auf.
- Der Vorteil ist hierbei, dass durch die Wahl der Dotierverhältnisse und Halbleitermaterialien eine niedrige Flussspannung der unipolaren Diode erzeugt werden kann.
- In einer Weiterbildung ist die erste Dotierung eine n-Dotierung und die zweite Dotierung eine n-Dotierung oder eine p-Dotierung.
- In einer weiteren Ausgestaltung umfasst das zweite Halbleitermaterial Poly-Si, Si oder 3C-SiC.
- In einer Weiterbildung umfasst das erste Halbleitermaterial 4H-SiC.
- Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
- Figurenliste
- Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
-
1 einen vertikalen Leistungstransistor mit Heteroübergangen, die sich elektrisch wie unipolare gleichrichtende Übergange verhalten, -
2 einen weiteren vertikalen Leistungstransistor mit Heteroübergangen, die sich elektrisch wie unipolare gleichrichtende Übergange verhalten, -
3 einen dritten Quadranten eines IV-Diagramms des vertikalen Leistungstransistors, wobei die Body-Diode bei geschlossenem MOS-Kanal betrieben wird, -
4 das Bändermodell eines Heteroübergangs zwischen den Halbleitermaterialien n+ 3C-SiC und n- 4H-SiC, -
5 einen weiteren vertikalen Leistungstransistor mit Heteroübergangen, die seitlich neben dem Leistungstransistorkopf angeordnet sind und -
6 einen weiteren vertikalen Leistungstransistor mit Heteroübergangen, die sowohl seitlich neben dem Leistungstransistorkopf als auch unterhalb des Leistungstransistorkopfs angeordnet sind. -
1 zeigt einen vertikalen Leistungstransistor100 mit Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten. Der vertikale Leistungstransistor100 umfasst ein Halbleitersubstrat101 auf dem mindestens eine erste Schicht102 und eine zweite Schicht108 angeordnet sind. Die erste Schicht102 umfasst ein erstes Halbleitermaterial, z. B. 4H-SiC und weist eine erste Dotierung auf. Die erste Dotierung umfasst eine niedrige Dotierungskonzentration mit n-Ladungsträgern. Die Dotierungskonzentration ist üblicherweise geringer als 10^16 cm^-3. Die erste Schicht102 repräsentiert hierbei die Epitaxieschicht und die zweite Schicht108 das Sourcegebiet. Zwischen der ersten Schicht102 und der zweiten Schicht108 ist eine weitere Schicht106 angeordnet, die das Kanalgebiet repräsentiert. Das Kanalgebiet ist implantiert oder epitaktisch gewachsen. Das Sourcegebiet ist beispielsweise hoch n-dotiert und das Kanalgebiet p-dotiert. Der vertikale Leistungstransistor100 umfasst eine Vielzahl von Gräben103 . Die Gräben103 umfassen jeweils einen Grabenboden und Seitenwände und erstrecken sich von einer Oberseite der zweiten Schicht108 bis in die erste Schicht102 . Mit anderen Worten die Grabenböden sind von der ersten Schicht102 umschlossen. Die Gräben können sich dabei im Wesentlichen senkrecht von der Oberseite der zweiten Schicht108 bis in die erste Schicht102 erstrecken. Alternativ können sie einen nicht rechtwinkligen Winkel zur Oberseite der zweiten Schicht108 aufweisen oder erst senkrecht beginnen und dann in eine V-Struktur übergehen. Die Gräben103 weisen eine Grabentiefe zwischen 0,5 µm und 10 µm auf. Der Abstand zwischen den einzelnen Gräben103 ist im Wesentlichen äquidistant und liegt zwischen 0,5 µm und 10 µm. Die Gräben103 weisen eine Breite von bis zu 5 µm auf. Jeder Graben103 weist einen ersten Bereich112 auf, der sich vom jeweiligen Grabenboden bis zu einer ersten Höhe erstreckt. Die ersten Bereiche112 sind mit einem zweiten Halbleitermaterial113 verfüllt, wobei das zweite Halbleitermaterial113 eine zweite Dotierung aufweist. Das zweite Halbleitermaterial ist beispielsweise Poly-Si oder 3C-SiC. Die zweite Dotierung umfasst eine hohe Dotierungskonzentration mit n- oder p-Ladungsträgern. Die Dotierungskonzentration ist mindestens 10^15 cm^-3. Mit anderen Worten das zweite Halbleitermaterial113 , das den ersten Bereich112 verfüllt ist hochdotiert und das erste Halbleitermaterial niedrigdotiert. Außerdem umfasst der vertikale Leistungstransistor100 ein Gatedielektrikum104 , das den Leistungstransistorkopf vom zweiten Bereich108 isoliert. Das Gatedielektrikum104 besteht beispielsweise aus SiO2. Des Weiteren umfasst der vertikale Leistungstransistor100 eine Gateelektrode105 , p+ dotierte Gebiete107 , eine Isolationsschicht110 und eine Metallschicht109 . Auf einer Rückseite des Halbleitersubstrats101 ist eine Drainmetallisierung111 angeordnet. Die Gateelektrode105 umfasst beispielsweise dotiertes Poly-Si. Die erste Höhe umfasst zwischen zehn und neunzig Prozent der Grabentiefe. Die erste Höhe ist bis auf Fertigungstoleranzen in den einzelnen Gräben103 gleich. Der erste Bereich112 ist elektrisch mit der zweiten Schicht108 , den p+ dotierten Gebieten107 und der Metallisierung109 verbunden, beispielsweise mit Hilfe eines Ohmschen Kontakts. -
2 zeigt einen weiteren vertikalen Leistungstransistor200 mit Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten. Bezugszeichen aus2 , die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus1 , bezeichnen die gleichen Merkmale wie in1 . Der weitere vertikale Leistungstransistor200 umfasst im Vergleich zum vertikalen Leistungstransistor100 aus1 zusätzlich einen zweiten Bereich214 , der auf dem ersten Bereich212 angeordnet ist. D. h. der zweite Bereich214 befindet sich zwischen dem ersten Bereich212 und dem Gateoxid204 in den Gräben213 . Der zweite Bereich214 ist mindestens teilweise mit einem Metall verfüllt. In einem Ausführungsbeispiel ist das Metall auf den Seitenwänden des zweiten Bereichs214 angeordnet. In einem anderen Ausführungsbeispiel ist der zweite Bereich214 mit Metall verfüllt. Das Metall umfasst beispielsweise Ni oder Ti. -
3 zeigt den dritten Quadranten des Strom-/Spannungsdiagramms300 eines vertikalen Leistungstransistors. Die Kurve301 zeigt die IV-Charakteristik eines vertikalen Leistungstransistors mit bipolarer Body-Diode aus dem Stand der Technik. Die Kurve302 zeigt die IV-Charakteristik eines vertikalen Leistungstransistors mit unipolarem Heteroübergang. Die Kurve302 zeichnet sich dadurch aus, dass der vertikale Leistungstransistor im Reverse-Betrieb eine wesentlich geringere Flussspannung aufweist als der vertikale Leistungstransistor aus der Kurve301 . -
4 zeigt beispielhaft das Bändermodell400 eines Heteroübergangs401 zwischen den Halbleitermaterialien n+ 3C-SiC und n- 4H-SiC. Aufgrund der verschiedenen Kristallformen können diese beiden Materialien als unterschiedliche Halbleitermaterialien angesehen werden, sodass am Übergang von 3C-SiC auf 4H-SiC von einem Heteroübergang gesprochen werden kann. Im vorliegenden Fall handelt es sich um einen isotypen Heteroübergang. Das Bändermodell400 umfasst das Valenzband403 und das Leitungsband402 des Halbleitermaterials n+ 3C-SiC, das Valenzband405 und das Leitungsband404 des Halbleitermaterials n- 4H-SiC, sowie das Ferminiveau406 . Am Heteroübergang401 bildet sich eine Energiebarriere407 zum Halbleiterkristall, d. h. hier n- 4H-SiC. Diese Energiebarriere407 weist kein Barrier-Iowering auf. -
5 zeigt einen weiteren vertikalen Leistungstransistor500 mit Heteroübergangen, die seitlich neben dem Leistungstransistorkopf angeordnet sind. Der Leistungstransistorkopf umfasst dabei das Gateoxid504 und die Gateelektrode505 . Bezugszeichen aus5 , die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus1 , bezeichnen die gleichen Merkmale wie in1 . Der Abstand zwischen den Gräben der Leistungstransistorköpfe und den Gräben, die die Heteroübergänge aufweisen, beträgt zwischen 0,1 µm und 10 µm. -
6 zeigt einen weiteren vertikalen Leistungstransistor600 mit Heteroübergangen, die sowohl seitlich neben dem Leistungstransistorkopf als auch unterhalb des Leistungstransistorkopfs angeordnet sind. Somit umfasst der vertikale Leistungstransistor zwei Grabentypen, den einen Grabentyp für den Leistungstransistorkopf, der unterhalb des MOS-Steuerkopfs weitere Heteroübergänge aufweist, und den anderen Grabentyp für die Heteroübergänge. Die Grabentiefe der einzelnen Grabentypen können dabei variieren. Die Gräben können eine Tiefe zwischen 0,5 µm und 20 µm aufweisen. Bezugszeichen aus6 , die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus1 , bezeichnen die gleichen Merkmale wie in1 . - Der vertikale Leistungstransistor mit Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten, kann in Fahrzeuginvertern, Photovoltaikinvertern, Zugantrieben oder HGÜs eingesetzt werden.
Claims (8)
- Vertikaler Leistungstransistor (100) mit • einem Halbleitersubstrat (101), auf dem mindestens eine erste Schicht (102) und eine zweite Schicht (108) angeordnet ist, wobei die zweite Schicht (108) auf der ersten Schicht (102) angeordnet ist und die erste Schicht (102) ein erstes Halbleitermaterial aufweist, • einer Vielzahl von Gräben (103) die sich von einer Oberseite der zweiten Schicht (108) bis in die erste Schicht (102) erstrecken, sodass jeder Grabenboden von der ersten Schicht (102) umschlossen ist, dadurch gekennzeichnet, dass die erste Schicht (102) eine erste Dotierung aufweist und jeder Graben einen ersten Bereich (112) aufweist, der sich vom jeweiligen Grabenboden bis zu einer ersten Höhe erstreckt, wobei jeder erste Bereich (112) mit einem zweiten Halbleitermaterial (113) verfüllt ist, das eine zweite Dotierung aufweist, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial (113) unterschiedlich sind, wobei jeder erste Bereich (112) elektrisch mit der zweiten Schicht (108) verbunden ist und die zweite Dotierung höher ist als die erste Dotierung, sodass sich Heteroübergange zwischen der ersten Schicht (102) und jedem ersten Bereich (112) bilden, die sich wie unipolare gleichrichtende Übergange verhalten.
- Vertikaler Leistungstransistor (100) nach
Anspruch 1 , dadurch gekennzeichnet, dass auf dem ersten Bereich (112) ein zweiter Bereich (114) angeordnet ist, wobei der zweite Bereich (114) mindestens teilweise mit einem Metall verfüllt ist und das Metall auf Seitenwänden des zweiten Bereichs (114) angeordnet ist. - Vertikaler Leistungstransistor (100) nach einem der
Ansprüche 1 oder2 , dadurch gekennzeichnet, dass das erste Halbleitermaterial eine größere Bandlücke aufweist als das zweite Halbleitermaterial (113). - Vertikaler Leistungstransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Dotierung eine Dotierungskonzentration kleiner als 10^16 cm^-3 aufweist.
- Vertikaler Leistungstransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Dotierung eine Dotierungskonzentration von mindestens 10^15 cm^-3 aufweist.
- Vertikaler Leistungstransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Dotierung eine n-Dotierung ist und die zweite Dotierung eine n-Dotierung oder eine p-Dotierung.
- Vertikaler Leistungstransitor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Halbleitermaterial (113) Si oder 3C-SiC umfasst.
- Vertikaler Leistungstransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Halbleitermaterial 4H-SiC umfasst.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017220913.5A DE102017220913A1 (de) | 2017-11-23 | 2017-11-23 | Vertikaler Leistungstransistor mit Heteroübergangen |
EP18807052.8A EP3714488A1 (de) | 2017-11-23 | 2018-11-19 | Vertikaler leistungstransistor mit heteroübergangen |
PCT/EP2018/081762 WO2019101685A1 (de) | 2017-11-23 | 2018-11-19 | Vertikaler leistungstransistor mit heteroübergangen |
US16/767,978 US20210005711A1 (en) | 2017-11-23 | 2018-11-19 | Vertical power transistor having heterojunctions |
TW107141481A TW201926719A (zh) | 2017-11-23 | 2018-11-21 | 具有異質接面的垂直式功率電晶體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017220913.5A DE102017220913A1 (de) | 2017-11-23 | 2017-11-23 | Vertikaler Leistungstransistor mit Heteroübergangen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102017220913A1 true DE102017220913A1 (de) | 2019-05-23 |
Family
ID=64402209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017220913.5A Withdrawn DE102017220913A1 (de) | 2017-11-23 | 2017-11-23 | Vertikaler Leistungstransistor mit Heteroübergangen |
Country Status (5)
Country | Link |
---|---|
US (1) | US20210005711A1 (de) |
EP (1) | EP3714488A1 (de) |
DE (1) | DE102017220913A1 (de) |
TW (1) | TW201926719A (de) |
WO (1) | WO2019101685A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113054030A (zh) * | 2021-03-12 | 2021-06-29 | 深圳方正微电子有限公司 | 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69821105T2 (de) * | 1997-06-12 | 2004-07-22 | Cree, Inc. | Bipolar mos-leistungstransistor ohne latch-up |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4066946B2 (ja) * | 2003-12-18 | 2008-03-26 | 日産自動車株式会社 | 半導体装置 |
EP1863096B1 (de) * | 2006-05-30 | 2017-07-19 | Nissan Motor Company Limited | Halbleiteranordnung und Verfahren zu deren Herstellung |
JP2011134910A (ja) * | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | SiC電界効果トランジスタ |
US8415671B2 (en) * | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
-
2017
- 2017-11-23 DE DE102017220913.5A patent/DE102017220913A1/de not_active Withdrawn
-
2018
- 2018-11-19 EP EP18807052.8A patent/EP3714488A1/de not_active Withdrawn
- 2018-11-19 US US16/767,978 patent/US20210005711A1/en not_active Abandoned
- 2018-11-19 WO PCT/EP2018/081762 patent/WO2019101685A1/de unknown
- 2018-11-21 TW TW107141481A patent/TW201926719A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69821105T2 (de) * | 1997-06-12 | 2004-07-22 | Cree, Inc. | Bipolar mos-leistungstransistor ohne latch-up |
Also Published As
Publication number | Publication date |
---|---|
WO2019101685A1 (de) | 2019-05-31 |
EP3714488A1 (de) | 2020-09-30 |
US20210005711A1 (en) | 2021-01-07 |
TW201926719A (zh) | 2019-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017108738B4 (de) | SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102010036501B4 (de) | Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung | |
DE102008000660B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE102006024504B4 (de) | Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben | |
DE19913375B4 (de) | Verfahren zur Herstellung einer MOS-Transistorstruktur | |
DE112009005299B4 (de) | Halbleitervorrichtung | |
DE102017107174B4 (de) | IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT | |
DE102009024919A1 (de) | Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur | |
EP1029358A1 (de) | Hochspannungsfeste randstruktur für halbleiterbauelemente | |
DE102012223663B4 (de) | Halbleiterbauelement mit einer platzsparenden Randstruktur | |
DE102007020657A1 (de) | Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben | |
DE102018103849B4 (de) | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode | |
DE102019121859B3 (de) | Siliziumcarbid-vorrichtung mit graben-gate | |
DE112014003489T5 (de) | Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102019111308A1 (de) | Siliziumcarbid halbleiterbauelement | |
EP0760528B1 (de) | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss | |
DE112011100533T5 (de) | Halbleitervorrichtung | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
DE102018127797A1 (de) | Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren | |
DE102019005867A1 (de) | Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung | |
DE112012000954T5 (de) | Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements | |
DE102004041198A1 (de) | Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode | |
DE112020002535T5 (de) | Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102021132174A1 (de) | Sic-vorrichtungen mit abschirmstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |