DE102017213759A1 - Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements - Google Patents

Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements Download PDF

Info

Publication number
DE102017213759A1
DE102017213759A1 DE102017213759.2A DE102017213759A DE102017213759A1 DE 102017213759 A1 DE102017213759 A1 DE 102017213759A1 DE 102017213759 A DE102017213759 A DE 102017213759A DE 102017213759 A1 DE102017213759 A1 DE 102017213759A1
Authority
DE
Germany
Prior art keywords
intermediate plate
semiconductor device
terminal contact
circuit board
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017213759.2A
Other languages
English (en)
Inventor
Thomas Gottwald
Christian ROESSLE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Priority to DE102017213759.2A priority Critical patent/DE102017213759A1/de
Publication of DE102017213759A1 publication Critical patent/DE102017213759A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil, nämlich Leiterplattenelement mit einem ersten Halbleiter-Bauelement (14), das auf einer Oberseite einer elektrisch leitenden Zwischenplatte (16) angeordnet ist, so dass ein Anschlusskontakt (18) des Halbleiter-Bauelements (14) elektrisch mit der Zwischenplatte (16) kontaktiert ist, und mit einem zweiten Halbleiter-Bauelement (15), das auf einer Unterseite der Zwischenplatte (16) angeordnet ist. Das zweite Halbleiter-Bauelement (15) hat einen ersten Anschlusskontakt (17) und einen zweiten Anschlusskontakt (19), wobei beide Anschlusskontakte (17, 19) in Richtung der Zwischenplatte (16) ausgerichtet sind und wobei der erste Anschlusskontakt (17) mit der Zwischenplatte (16) kontaktiert ist und wobei der zweite Anschlusskontakt (19) nicht mit der Zwischenplatte (16) kontaktiert ist. Die Erfindung betrifft außerdem ein Verfahren zum Herstellen eines solchen Leiterplattenelements.

Description

  • Die Erfindung betrifft ein Leiterplattenelement ein Verfahren zum Herstellen eines Leiterplattenelements.
  • Sind in einem elektronischen Bauteil wie einem Leiterplattenelement mehrere Halbleiter-Bauelemente miteinander verschaltet (z.B. in Form einer sogenannten elektrischen Halbbrückenanordnung), so wird üblicherweise eine Anordnung der Halbleiter-Bauelemente gewählt, bei der die Anschlusskontakte gut zugänglich sind. Dies ist beispielsweise der Fall, wenn die Halbleiter-Bauelemente in einer Ebene nebeneinander angeordnet sind, siehe WO 2014/139674 A1 .
  • Der Erfindung liegt die Aufgabe zugrunde, ein kompaktes Leiterplattenelement und ein Verfahren zum Herstellen eines kompakten Leiterplattenelements vorzustellen. Ausgehend von dem genannten Stand der Technik wird die Aufgabe gelöst durch ein Leiterplattenelement mit den Merkmalen des Anspruchs 1 sowie ein Verfahren mit den Merkmalen des Anspruchs 15. Vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
  • Bei dem erfindungsgemäßen elektronischen Bauteil, nämlich Leiterplattenelement, ist ein er-stes Halbleiter-Bauelement auf einer Oberseite einer elektrisch leitenden Zwischenplatte angeordnet ist, so dass ein Anschlusskontakt des Halbleiter-Bauelements einen vollflächigen elektrischen Kontakt mit der Zwischenplatte hat. Ein zweites Halbleiter-Bauelement ist auf einer Unterseite der Zwischenplatte angeordnet. Das zweite Halbleiter-Bauelement hat einen ersten Anschlusskontakt und einen zweiten Anschlusskontakt, die beide in Richtung der Zwischenplatte ausgerichtet sind. Der erste Anschlusskontakt ist mit der Zwischenplatte kontaktiert, der zweite Anschlusskontakt ist nicht mit der Zwischenplatte kontaktiert. Die Zwischenplatte bildet einen Phasenabgriff des Leiterplattenelements.
  • Bei dem erfindungsgemäßen Verfahren zum Herstellen eines Leiterplattenelements wird ein erstes Halbleiter-Bauelement auf einer Oberseite einer elektrisch leitenden Zwischenplatte angeordnet, so dass ein Anschlusskontakt des Halbleiter-Bauelements einen vollflächigen elektrischen Kontakt mit der Zwischenplatte kontaktiert hat. Ein zweites Halbleiter-Bauelement wird auf einer Unterseite der Zwischenplatte angeordnet. Das zweite Halbleiter-Bauelement umfasst einen ersten Anschlusskontakt und einen zweiten Anschlusskontakt, wobei beide Anschlusskontakte in Richtung der Zwischenplatte ausgerichtet sind. Der erste Anschlusskontakt wird mit der Zwischenplatte kontaktiert. Der zweite Anschlusskontakt wird nicht mit der Zwischenplatte kontaktiert. Die Zwischenplatte wird als Phasenabgriff des Leiterplattenelements gestaltet.
  • Die Angaben oben/unten bzw. Oberseite/Unterseite beziehen sich auf die in den Figuren gewählte Darstellung und sind nicht als Einschränkung im Hinblick auf eine bestimmte Ausrichtung des Leiterplattenelements zu verstehen. Der Anschaulichkeit halber wird nachfolgend das erste Halbleiter-Bauelement als oberes Bauelement und das zweite Halbleiter-Bauelement als unteres Bauelement bezeichnet. Auch dies ist nicht als Einschränkung zu verstehen.
  • Durch die Zwischenplatte wird eine elektrisch leitende Verbindung zwischen dem Anschlusskontakt des ersten Halbleiter-Bauelements und dem ersten Anschlusskontakt des zweiten Halbleiter-Bauelements hergestellt. Indem die Halbleiter-Bauelemente mit unterschiedlichen Seiten der Zwischenplatte kontaktiert sind, ergibt sich die Möglichkeit einer raumsparenden Anordnung der Halbleiter-Bauelemente, die sich über verschiedene Ebenen erstreckt. Ein Kurzschluss zwischen den beiden Anschlusskontakten des zweiten Halbleiter-Bauelements, die beide in Richtung der Zwischenplatte ausgerichtet sind, wird vermieden, indem der zweite Anschlusskontakt nicht mit der Zwischenplatte kontaktiert wird.
  • Über die als Phasenabgriff gestaltete Zwischenplatte werden hohe Ströme abgeleitet. Für die Einleitung der hohen Ströme in die Zwischenplatte ist es von Vorteil, dass der Anschlusskontakt des ersten Halbleiter-Bauelements einen vollflächigen elektrischen Kontakt mit der Zwischenplatte hat. Im Unterschied zu elektronischen Bauteilen, bei denen der Anschlusskontakt keinen vollflächigen elektrischen Kontakt mit der Zwischenplatte hat ( US 2016/0172279 A1 ), ist das erfindungsgemäße Leiterplattenelement für die Einleitung hoher Ströme in die Zwischenplatte ausgelegt. Elektronische Bauteile, bei denen die Zwischenplatte nicht als Phasenabgriff dient ( US 2009/0189291 A1 ) dienen einem anderen Zweck und sind abseitiger Stand der Technik.
  • Das erste Halbleiter-Bauelement und/oder das zweite Halbleiter-Bauelement können folgende Merkmale aufweisen. Das Halbleiter-Bauelement kann an seiner Oberseite einen ersten Anschlusskontakt und einen zweiten Anschlusskontakt haben. Der erste Anschlusskontakt kann als Source, der zweite Anschlusskontakt als Gate gestaltet sein. An seiner Unterseite kann das Halbleiter-Bauelement einen dritten Anschlusskontakt haben. Der dritte Anschlusskontakt kann als Drain ausgebildet sein. Der dritte Anschlusskontakt kann sich großflächig über die Oberseite des Halbleiter-Bauelements erstrecken. Beispielsweise kann der dritte Anschlusskontakt sich über wenigstens 70 %, vorzugsweise mindestens 80 %, weiter vorzugsweise wenigstens 90 % der von dem Halbleiter-Bauelement aufgespannten Fläche erstrecken. Der dritte Anschlusskontakt kann eine geschlossene Fläche ohne innere Unterbrechungen bilden.
  • Der erste Anschlusskontakt kann sich großflächig über die Unterseite des Halbleiter-Bauelements erstrecken. Der erste Anschlusskontakt kann eine innere Ausnehmung aufweisen, innerhalb derer der zweite Anschlusskontakt angeordnet ist. Die von dem ersten Anschlusskontakt eingenommene Fläche kann mindestens um den Faktor 2, vorzugsweise mindestens um den Faktor 5, weiter vorzugsweise mindestens um den Faktor 10 größer sein als die von dem zweiten Anschlusskontakt eingenommene Fläche. Die von dem zweiten Anschlusskontakt eingenommene Fläche kann sich über wenigstens 70 %, vorzugsweise wenigstens 80 %, weiter vorzugsweise wenigstens 90 % der von dem Halbleiter-Bauelement aufgespannten Fläche erstrecken.
  • Gemäß der Erfindung hat der dritte Anschlusskontakt des ersten Halbleiter-Bauelements, bei dem es sich insbesondere um den Drain-Kontakt handeln kann, einen vollflächigen elektrischen Kontakt mit der Zwischenplatte. In einer Ausführungsform der Erfindung hat auch der erste Anschlusskontakt des zweiten Halbleiter-Bauelements, bei dem es sich insbesondere um den Source-Kontakt handeln kann, einen vollflächigen elektrischen Kontakt mit der Zwischenplatte.
  • Der erste Anschlusskontakt und der zweite Anschlusskontakt des zweiten Halbleiter-Bauelements können in einer gemeinsamen Ebene angeordnet sein, die parallel zu der Zwischenplatte ist. Die Zwischenplatte kann eine Ausnehmung aufweisen, um einen elektrischen Kontakt zwischen der Zwischenplatte und dem zweiten Anschlusskontakt des zweiten Halbleiter-Bauelements zu vermeiden. Die Ausnehmung kann mit einem isolierenden Material ausgefüllt sein.
  • Die Ausnehmung kann die Form eines Durchgangslochs haben, das sich durch die Zwischenplatte hindurch erstreckt. Es ist dann möglich, den zweiten Anschlusskontakt von der Oberseite der Zwischenplatte aus zu kontaktieren. Das Leiterplattenelement kann zu diesem Zweck einen elektrischen Leiter umfassen, der sich durch das Durchgangsloch hindurch erstreckt und der mit dem zweiten Anschlusskontakt kontaktiert ist. Ein Zwischenraum zwischen dem Leiter und der Zwischenplatte kann mit einem elektrisch isolierenden Material ausgefüllt sein, beispielsweise mit einem isolierenden Harz.
  • Der Leiter kann bezogen auf die Ebene der Zwischenplatte einen Ring bilden. Das Innere des Rings kann mit einem isolierenden Material ausgefüllt sein. Der Ring hat ein zu der Oberseite der Zwischenplatte weisendes Stirnende sowie ein zu der Unterseite der Zwischenplatte weisendes Stirnende. Der Ring kann an einem oder beiden Stirnenden mit einer Schicht aus leitenden Material verschlossen sein. Genau wie der Ring sollte die Materialschicht elektrisch von der Zwischenplatte isoliert sein. Die Materialschicht kann in derselben Ebene angeordnet sein wie die Oberfläche der Zwischenplatte.
  • Eine solche Struktur kann erzeugt werden, indem in der Zwischenplatte zunächst ein Loch gebohrt wird, das der Position des zweiten Anschlusskontakts des unteren Halbleiter-Bauelements entspricht. Das Loch kann mit einem isolierenden Material ausgefüllt werden, in das nachfolgend ein Loch von kleineren Durchmesser gebohrt wird. Eine in der Wand dieses kleineren Lochs aufgebrachte Beschichtung aus einem leitenden Material bildet eine Durchkontaktierung in Form einer ringförmige Struktur. Die ringförmige Struktur kann an ihren beiden Enden aufgeweitet sein, so dass ein Restring gebildet wird.
  • Der Innenraum der ringförmigen Struktur kann mit einem (üblicherweise nicht-leitfähigen) Harz verschlossen werden. Anschließend kann die Zwischenplatte über ihre gesamte Oberfläche mit einer Schicht aus elektrisch leitendem Material belegt (plattiert) werden, so dass die ringförmige Struktur an den betreffenden Stirnenden verschlossen wird. Um die ringförmige Struktur gegenüber der Zwischenplatte elektrisch zu isolieren, kann ein die ringförmige Struktur umgebender Bereich der aufplattierten Schicht entfernt werden, beispielsweise durch Lithografieverfahren/Ätzen.
  • Möglich ist auch, dass eine mit der ringförmigen Struktur verbundene Anschlussfläche sich von der Ringstruktur nach außen erstreckt (Fan Out), ohne in elektrischem Kontakt mit der Zwischenplatte zu stehen. Über dieser Anschlussfläche kann direkt ein elektrischer Kontakt hergestellt werden. Das Ausfüllen der ringförmigen Struktur kann dann entfallen. Es müssen aber noch der Restring und die Anschlussfläche durch einen Ätzvorgang freigestellt werden.
  • Zusätzlich oder alternativ zu dem beschriebenen Durchgangsloch kann die Zwischenplatte in einem dem zweiten Anschlusskontakt des zweiten Halbleiter-Bauelement gegenüberliegenden Bereich eine geringere Materialstärke aufweisen als in einem dem ersten Anschlusskontakt des zweiten Halbleiter-Bauelements gegenüberliegenden Bereich. Es kann dann der erste Anschlusskontakt auf der Oberfläche der Zwischenplatte aufliegen, während der zweite Anschlusskontakt von der Zwischenplatte beabstandet ist.
  • Der Bereich geringerer Materialstärke kann als Sackloch ausgebildet sein. Das Sackloch bildet eine zu dem zweiten Anschlusskontakt benachbarte Vertiefung, ohne dass die Zwischenplatte durchbrochen ist. Das Sackloch kann vollständig durch das zweite Halbleiter-Bauelement abgedeckt sein. Ein Zwischenraum zwischen dem zweiten Anschlusskontakt und dem Sackloch kann mit einem elektrisch isolierenden Material, beispielsweise einem isolierenden Harz ausgefüllt sein. Der zweite Anschlusskontakt kann sich durch das zweite Halbleiter-Bauelement hindurch erstrecken. Damit kann der zweite Anschlusskontakt von der der Zwischenplatte gegenüberliegenden Seite des zweiten Halbleiter-Bauelements kontaktiert werden.
  • Möglich ist auch, dass der Bereich geringerer Materialstärke sich über die Grenze des zweiten Halbleiter-Bauelements hinaus erstreckt. Zwischen dem zweiten Anschlusskontakt des zweiten Halbleiter-Bauelements und der Zwischenplatte kann eine isolierende Schicht angeordnet sein, die beispielsweise aus einem isolierenden Harz bestehen kann. Zwischen der isolierenden Schicht und dem zweiten Halbleiter-Bauelement kann eine leitende Schicht ausgebildet sein, die mit dem zweiten Anschlusskontakt elektrisch leitend verbunden ist. Dadurch kann der zweite Anschlusskontakt von der Unterseite der Zwischenplatte aus kontaktiert werden, ohne dass ein Leiter sich durch das untere Halbleiter-Bauelement hindurch erstrecken muss.
  • Die Verbindung zwischen den Anschlusskontakten der Halbleiter-Bauelemente und der Zwischenplatte kann durch eine haftvermittelnde Schicht hergestellt werden, die elektrisch leitfähig ist und die zwischen den Anschlusskontakten und der Zwischenplatte aufgebracht wird. Geeignete Verfahren sind beispielsweise Silbersintern, Diffusionslöten, Leitkleben, Weichlöten etc. Der zweite Anschlusskontakt des unteren Halbleiter-Bauelements kann mit einem Leiterelement verbunden werden, das mit der Zwischenplatte mechanisch verbunden ist, jedoch elektrisch gegenüber der Zwischenplatte isoliert ist. Die Verbindung zwischen dem zweiten Anschlusskontakt und dem Leiterelement kann auf entsprechende Weise hergestellt werden.
  • Nachdem die beiden Halbleiter-Bauelemente mit der Zwischenplatte verbunden sind, kann das Ganze in eine Schicht aus einem elektrisch isolierenden Material eingebettet werden, wobei zusätzlich eine Kupferfolie auflaminiert werden kann. Durch ein geeignetes Verfahren, wie beispielsweise Laserbohren, können Kanäle (µ-Vias) in dem isolierenden Material und der Kupferfolie erzeugt werden, durch die ausgewählte Anschlusskontakte durch die isolierende Schicht hindurch zugänglich werden. Insbesondere kann es sich dabei um Anschlusskontakte handeln, die auf der Oberseite des oberen Halbleiter-Bauelements und/oder auf der Unterseite des unteren Halbleiter-Bauelements angeordnet sind. Zusätzlich oder alternativ dazu kann ein Leiter durch die Schicht hindurch zugänglich gemacht werden, der die Ebene der Zwischenplatte durchquert, jedoch gegenüber der Zwischenplatte elektrisch isoliert ist. Indem die Öffnung mit einem elektrisch leitfähigen Material ausgefüllt wird, kann auf der Oberfläche des elektrisch isolierenden Materials eine Anschlussfläche erzeugt werden, an der beispielsweise ein Steckkontakt angeschlossen werden kann. Um unerwünschte Stromflüsse und Kurzschlüsse zu vermeiden, kann das erfindungsgemäße Leiterplattenelement erneut in eine elektrisch isolierende Schicht eingebettet werden, so dass nur noch die Steckkontakte von außen zugänglich sind. Die Steckkontakte bilden jeweils einen Außenkontakt, der auch im Endzustand des Leiterplattenelements zugänglich bleibt.
  • Die elektrisch isolierende Schicht kann aus einem faserverstärkten Material, insbesondere aus einem faserverstärkten Kunststoffmaterial bestehen. Die elektrisch isolierende Schicht kann eine tragende Funktion für das Leiterplattenelement haben. Insbesondere kann das erfindungsgemäße Leiterplattenelement mit der der Zwischenplatte und der elektrisch isolierenden Schicht selbsttragend sein. Ein selbsttragendes Leiterplattenelement ist geeignet zur Verwendung, ohne dass das Leiterplattenelement auf ein Substrat aufgebracht wird.
  • Es ist möglich, dass das Leiterplattenelement in seinem Endzustand sowohl auf der Oberseite als auch auf der Unterseite einen oder mehrere Außenkontakte aufweist. Um das Leiterplattenelement einfach anschließen zu können, kann es von Vorteil sein, wenn alle Außenkontakte auf einer Seite des elek-tronischen Bauteils angeordnet sind. Davon ausgenommen sein kann die Zwischenplatte selbst, beispielsweise wenn das erfindungsgemäße Leiterplattenelement als Halbbrückenanordnung ausgebildet ist und über die Zwischenplatte ein Kontakt zu der Phase des Leiterplattenelements hergestellt wird. Insbesondere können alle Außenkontakte auf der Oberseite des Leiterplattenelements angeordnet sein.
  • Es kann dazu eine Leiterstrecke geben, die sich von der Unterseite des unteren Halbleiter-Bauelements durch die Ebene der Zwischenplatte hindurch bis zu der Oberseite des Leiterplattenelements erstreckt. Die Leiterstrecke kann elektrisch isoliert sein gegenüber der Zwischenplatte und/oder gegenüber anderen Leiterstrecken, die sich von dem unteren Halbleiter-Bauelement bis zur Oberseite des Leiterplattenelements erstrecken. Die Leiterstrecke kann einen Teil der Zwischenplatte umfassen, der von dem mit den Halbleiter-Bauelementen verbundenen Teil der Zwischenplatte elektrisch isoliert ist. Möglich ist auch, dass die Leiterstrecke eine oder mehrere Durchkontaktierungen umfasst, die sich von der Oberseite des Leiterplattenelements durch die Ebene der Zwischenplatte hindurch erstrecken.
  • Auf der Oberseite und/oder der Unterseite des Leiterplattenelements kann ein Kühlelement vorgesehen sein. Das Kühlelement kann eine vergrößerte Oberfläche beispielsweise in Form von Kühlrippen umfassen, über die Wärme von den Halbleiter-Bauelementen abgeführt werden kann. Insbesondere kann auf der Unterseite des Leiterplattenelements ein Kühlelement vorgesehen sein, wenn dort keine Außenkontakte vorgesehen sind. Dies ist insbesondere der Fall, wenn die Außenkontakte zu der Oberseite des Leiterplattenelements geführt sind. Das Kühlelement kann in X-Y-Richtung großflächig ausgeführt sein, so dass es die von dem ersten und/oder dem zweiten Halbleiter-Bauelement aufgespannte Fläche in Z-Richtung vollständig überdeckt. Die Halbleiter-Bauelemente können so angeordnet sein, dass sie sich in Z-Richtung überschneiden. Die X-Y-Richtung entspricht der von der Zwischenplatte aufgespannten Ebene, die Z-Richtung ist senkrecht dazu.
  • Das Kühlelement kann über eine spaltausfüllende Schicht (thermal interface material, beispielsweise in Form einer Paste, Flüssigkeit oder flexiblen Folie) mit dem Leiterplattenelement verbunden sein. Die spaltausfüllende Schicht kann elektrisch isolierend sein, jedoch eine gute thermische Leitfähigkeit aufweisen. Dadurch wird es möglich, dass die spaltausfüllende Schicht direkt mit leitenden Teilen des Leiterplattenelements in Kontakt stehen kann. Die spaltausfüllende Schicht kann zugleich eine haftvermittelnde Schicht sein, durch die eine mechanische Verbindung zwischen dem Kühlelement und dem Leiterplattenelement hergestellt wird.
  • Die Halbleiter-Bauelemente können so auf der Oberfläche der Zwischenplatte angebracht werden, dass die Halbleiter-Bauelemente gegenüber der Oberfläche der Zwischenplatte vorspringen. Möglich ist auch, dass in der Zwischenplatte Vertiefungen (Kavitäten) für die Aufnahme der Halbleiter-Bauelemente ausgebildet sind. Die Kavitäten können so bemessen sein, dass die Oberfläche des Halbleiter-Bauelements in derselben Ebene liegt wie die Oberfläche der Zwischenplatte oder dass die Oberfläche des Halbleiter-Bauelements sogar leicht in der Zwischenplatte versenkt ist. Dadurch kann das Bauteil nachfolgend mit isolierenden Schichten verpresst werden, ohne dass übermäßiger Druck auf die Halbleiter-Bauelement ausgeübt wird.
  • Die Anschlusskontakte der Halbleiter-Bauelemente können direkt mit der Zwischenplatte kontaktiert werden. Möglich ist auch, die Zwischenplatte zunächst in eine Schicht aus elektrisch isolierenden Material einzubetten und die Anschlusskontakte durch Kanäle (µ-Vias) in dem elektrisch isolierenden Material hindurch zu kontaktieren. Die Dicke der Isolation ist variabel, je nach Spannungsklasse der Anwendung. Das Material kann glasfaserverstärkt oder nicht verstärkt sein. Die thermische Leitfähigkeit des Materials kann beispielsweise zwischen von 0,1 W/mK und 20 W/mK, vorzugsweise zwischen 0,2 W/mK und 10 W/mK liegen. Das elektrisch isolierende Material kann dazu zunächst mit einer Kupferfolie belegt und dann mit einer elektrisch leitenden Schicht versehen werden (Plattieren), um die Anschlusskontakte der Halbleiter-Bauelemente mit der elektrisch leitenden Schicht zu kontaktieren. Die Halbleiter-Bauelemente können auf der elektrisch leitenden Schicht aufliegen oder in Kavitäten der elektrisch leitenden Schicht aufgenommen sein. Durch das Aufbringen der elektrisch isolierenden Schicht und einer Kupferfolie, können die beiden Kontakte des unteren Bauelements durch Fotolithografieprozesse und Ätzen elektrisch voneinander isoliert ausgeführt werden.
  • Die Zwischenplatte selbst kann einen Außenkontakt des Leiterplattenelements bilden. Dazu können bestimmte Bereiche der Zwischenplatte von vornherein freigehalten werden von elektrisch isolierenden Schichten, die in anderen Bereichen der Zwischenplatte aufgebracht werden. Möglich ist auch, solche elektrisch isolierenden Schichten nachträglich wieder zu entfernen, um die Zwischenplatte freizulegen. Es kann dann ein elektrischer Leiter direkt mit der Zwischenplatte verbunden werden, beispielsweise durch Schweißen, Löten oder Hartlöten. In alternativen Ausführungsformen, in denen die Zwischenplatte nicht von außen zugänglich ist, kann die Zwischenplatte durch Einpresskontakte kontaktiert werden. In dem Leiterplattenelement können Durchkontaktierungen für die Einpresskontakte ausgebildet sein
  • Bei den Halbleiter-Bauelementen kann es sich um Leistungshalbleiter handeln, beispielsweise in Form eines MOSFET oder IGBT. Die Leistungshalbleiter können jeweils drei Anschlusskontakte umfassen, von denen einer als Drain, einer als Source und einer als Gate ausgebildet ist. Source und Gate können auf einer Seite des Leistungshalbleiters angeordnet sein. Der Drain-Anschluss kann auf einer gegenüberliegenden Seite des Leistungshalbleiters angeordnet sein. Der Source-Anschluss des unteren Leistungshalbleiters kann den ersten Anschlusskontakt im Sinne der Erfindung bilden und mit der Unterseite der Zwischenplatte kontaktiert sein. Der Gate-Anschluss des unteren Leistungshalbleiters kann der zweite Anschlusskontakt im Sinne der Erfindung sein, der zwar in derselben Richtung ausgerichtet ist wie der Source-Anschluss, jedoch von der Zwischenplatte isoliert ist. Der Gate-Anschluss kann durch einen Leiter kontaktiert sein, der durch die Ebene der Zwischenplatte hindurch zu einerr Oberseite des Leiterplattenelements geführt ist, jedoch von der Zwischenplatte isoliert ist. Möglich ist auch ein Gate-Kontakt, der sich durch den Leistungshalbleiter hindurch erstreckt (TSV - Through Silicon Via). Dann erfolgt der Anschluss von der unteren Seite.
  • Der Drain-Anschluss des oberen Leistungshalbleiters kann mit der Oberseite der Zwischenplatte kontaktiert sein. Die Anordnung von zwei Leistungshalbleitern, bei denen einmal Source und einmal Drain mit der Zwischenplatte kontaktiert sind, wird als Halbbrückenanordnung bezeichnet. Die Zwischenplatte bildet die Phase dieser Halbbrückenanordnung von Leistungshalbleitern.
  • Die von der Zwischenplatte aufgespannte Ebene wird als X-Y-Ebene bezeichnet. Die Halbleiter-Bauelemente können so angeordnet sein, dass sie sich in der dazu senkrechten Z-Richtung überlappen. Die Überlappung kann mindestens 20 %, vorzugsweise mindestens 50 %, weiter vorzugsweise mindestens 70 % der Fläche des unteren Halbleiter-Bauelements umfassen. Die Halbleiter-Bauelemente können so angeordnet sein, dass der zweite Anschlusskontakt des unteren Leistungshalbleiters von der Überlappung ausgenommen bleibt. Dadurch wird eine kompakte Gestaltung des erfindungsgemäßen Leiterplattenelements möglich, allerdings konzentriert sich auch die Wärmeabgabe auf einen kleinen Bereich der Zwischenplatte. Insbesondere wenn das Leiterplattenelement thermisch hoch belastet ist, kann es deswegen auch sinnvoll sein, die Halbleiter-Bauelemente so anzuordnen, dass sie sich in Z-Richtung nicht überlappen.
  • Die Zwischenplatte sollte so bemessen sein, dass sie den im Betrieb des Leiterplattenelements auftretenden Strömen standhalten kann. Die über die Leiterplatte geführten Stromstärken können zwischen 10 A und 300 A liegen und insbesondere größer als 50 A, vorzugsweise größer als 100 A sein. Die für die Halbleiter-Bauelemente zur Verfügung stehende Montagefläche der Zwischenplatte kann größer sein als die von den Halbleiter-Bauelementen aufgespannte Fläche, insbesondere um den Faktor zwei, vorzugsweise um den Faktor drei größer. Die Dicke der Zwischenplatte kann zwischen 0,5 mm und 2,5 mm, vorzugsweise zwischen 1 mm und 2 mm liegen.
  • Das erfindungsgemäße elektronische Bauteil in Form eines Leiterplattenelements kann Bestandteil einer Leiterplatte sein oder für sich genommen eine Leiterplatte bilden. Die Zwischenplatte und die elektrisch isolierende(n) Schicht(en) des erfindungsgemäßen Leiterplattenelements können eine tragende Struktur einer Leiterplatte bilden. Die Leiterplatte kann beispielsweise drei Halbbrücken umfassen, die zu einer B-6 Brücke zusammengeschaltet sind. Möglich ist auch, dass die Leiterplatte eine Halbbrücke umfasst, die in sonstiger Weise funktionell in die Leiterplatte eingebunden ist. Die Herstellung des erfindungsgemäßen Leiterplattenelements beruht auf Techniken der Leiterplattenherstellung, wie sich aus der nachfolgenden Beschreibung im einzelnen ergibt.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen anhand vorteilhafter Ausführungsformen beispielhaft beschrieben. Es zeigen:
    • 1: ein erfindungsgemäßes Leiterplattenelement;
    • 2 bis 10: Verfahrensschritte bei der Herstellung eines Bauteils gemäß 1;
    • 11 bis 25: schematische Darstellungen von alternativen Ausführungsformen erfindungsgemäßer elektronischer Bauteile;
    • 26: eine Ansicht von unten auf ein Halbleiter-Bauelement eines erfindungsgemäßen Leiterplattenelements;
    • 27: eine Ansicht von oben auf das Halbleiter-Bauelement aus 26.
  • 1 zeigt ein elektronisches Bauteil als Leiterplattenelement, in dem zwei Halbleiter-Bauelemente in Form eines ersten Leistungshalbleiters 14 und eines zweiten Leistungshalbleiters 15 von oben und unten mit einer Zwischenplatte 16 (Leadframe) in Form eines Kupfer-Blechs verbunden sind. Jeder der Leistungshalbleiter 14, 15 umfasst einen Source-Anschluss 17, einen Drain-Anschluss 18 und einen Gate-Anschluss 19. Dabei sind gemäß 26, 27 die Source- und die Drain-Anschlüsse großflächig ausgebildet, so dass sie einen wesentlichen Teil der Oberfläche der Leistungshalbleiter 14, 15 bedecken. Der Gate-Anschluss nimmt eine kleinere Fläche ein. Der Source-Anschluss 17 und der Gate-Anschluss 19 sind jeweils gemeinsam auf einer Seite des Leistungshalbleiters 14, 15 angeordnet. Der Drain-Anschluss 18 befindet sich auf der gegenüberliegenden Seite des Leistungshalbleiters 14, 15.
  • Die Figuren zeigen jeweils nur den erfindungsgemäßen Funktionsbereich. Jenseits der Ränder kann das Leiterplattenelement weitere Funktionen haben. Beispielsweise können drei Halbbrücken zu einer B-6 Brücke zusammengeschaltet sein, oder die Halbbrücke kann ein funktionelles Element einer Leiterplatte bilden.
  • Die Leistungshalbleiter 14, 15 sind in einer Halbbrückenanordnung mit der Zwischenplatte 16 verbunden. Es gibt also einen elektrischen Kontakt zwischen dem Drain-Anschluss 18 des oberen Leistungshalbleiters 17 und der Zwischenplatte 16 sowie einen elektrischen Kontakt zwischen dem Source-Anschluss 17 des unteren Leistungshalbleiters 15 und der Zwischenplatte 16. Die Phase dieser Anordnung von Leistungshalbleitern 14, 15 wird direkt über die Zwischenplatte 16 abgegriffen, deren rechter Abschnitt frei liegt. Durch diese Anordnung wird die Zwischenplatte zum Phasenabgriff der Halbbrücke.
  • Von dem Gate-Anschluss 19 des unteren Leistungshalbleiters 15 erstreckt sich ein Leiter 20 zu der Oberseite des Leiterplattenelements. Der Leiter 20 durchquert die Zwischenplatte 16, ist jedoch elektrisch von der Zwischenplatte 16 isoliert.
  • Die Anordnung aus den beiden Leistungshalbleitern 14, 15 und der Zwischenplatte 16 ist von oben und unten mit Schichten 21, 22 aus einem nicht-leitenden Material verpresst. Auf den Schichten 21, 22 sind wiederum elektrisch leitende Schichten 23, 24 aufgebracht, die durch in den Schichten 21, 22 ausgebildete Kanäle mit den Anschlusskontakten der Leistungshalbleiter 14, 15 verbunden sind. Die elektrisch leitenden Schichten 23, 24 sind so in elektrisch voneinander getrennte Bereiche unterteilt, dass es nicht zu einem Kurzschluss zwischen den verschiedenen Anschlusskontakten der Leistungshalbleiter 14, 15 kommt.
  • In 1 ist ein erster Außenkontakt 25 über einen Kanal, der sich durch die nicht-leitende Schicht 21 hindurch erstreckt, mit dem Gate-Anschluss 19 des oberen Leistungshalbleiters 14 verbunden. Ein zweiter Außenkontakt 26 ist mit dem Source-Anschluss 17 des oberen Leistungshalbleiters 14 verbunden. Ein dritter Außenkontakt 27 ist mit dem Gate-Anschluss 19 des unteren Leistungshalbleiters 15 über den Leiter 20 elektrisch verbunden. Die untere elektrisch leitende Schicht 24 ist mit dem Drain-Anschluss 18 des unteren Leistungshalbleiters 15 verbunden.
  • Zum Herstellen eines solchen Leiterplattenelements wird in einem ersten Schritt (2) eine Bohrung 30 in der Zwischenplatte 16 erzeugt. Die Bohrung 30 wird mit einem Stopfen 31 aus einem isolierenden Harz verschlossen (3), und in dem Stopfen 31 wird eine weitere Bohrung 32 erzeugt (4). In der Bohrung 32 wird eine Durchkontaktierung 33 hergestellt (5), die die Lochwand der Bohrung 33 bedeckt. Der Innenraum der Durchkontaktierung 33 wird mit einem Stopfen aus einem isolierenden Material verschlossen. Nach dem Auftragen einer elektrisch leitenden Schicht kann die Oberfläche überplattiert werden (6). Der Bereich der Durchkontaktierung 33 wird durch Ätzen elektrisch von der Zwischenplatte 16 isoliert (7), so dass ein Leiter 20 entsteht, der die Ebene der Zwischenplatte 16 durchquert.
  • Mit der so vorbereiteten Zwischenplatte 16 können die Leistungshalbleiter 14, 15 verbunden werden (8). Es wird dazu eine elektrisch leitende, haftvermittelnde Schicht 34 zwischen der Zwischenplatte 16 und den jeweiligen Anschlusskontakten der Leistungshalbleiter 14, 15 aufgebracht. Durch die Schicht 34 werden die Leistungshalbleiter 14, 15 sowohl elektrisch als auch mechanisch mit der Zwischenplatte 16 verbunden. Der Gate-Anschluss 19 des unteren Leistungshalbleiters 15 wird auf die gleiche Weise mit dem Leiter 20 verbunden.
  • Die Leistungshalbleiter 14, 15 werden in Schichten 21, 22 aus isolierenden Material einlaminiert. Bei Montage ohne Kavitäten können Teile der Schicht 21, 22 zur Aufnahme der Bauteile freigestellt sein. In den Schichten 21, 22 werden Kanäle ausgebildet, durch die die Anschlusskontakte der Leistungshalbleiter 14, 15 zugänglich sind. In der Schnittdarstellung der 9 sind vier Kanäle zu sehen, die sich zu dem Source-Anschluss 17 des oberen Leistungshalbleiters 14 erstrecken. Ein Kanal erstreckt sich zu dem Gate-Anschluss 19 des oberen Leistungshalbleiters 14. Ein Kanal erstreckt sich zu dem Leiter 20. Mehrere Kanäle erstrecken sich durch die untere isolierende Schicht 22 zu dem Drain-Anschluss 18 des unteren Leistungshalbleiters 15. Durch Plattieren werden die elektrisch leitenden Schichten 23, 24 verstärkt, so dass sie auch die Kanäle ausfüllen und so mit den Anschlusskontakten der Leistungshalbleiter 14, 15 kontaktiert sind.
  • Gemäß 10 ist auf die untere elektrisch leitende Schicht 24 ein Kühlkörper 35 aufgebracht, der sich großflächig erstreckt. Der Kühlkörper 35 ist über eine Zwischenlage 36 mit der elektrisch leitenden Schicht 24 verbunden. Die Zwischenlage 36 wirkt elektrisch isolierend, hat jedoch eine gute Wärmeleitfähigkeit. An den Source-Anschluss 17 des oberen Leistungshalbleiters 14 ist ein Stecker 36 angeschlossen, der zugleich als Kühlelement wirkt. Der Drain-Anschluss 18 des unteren Leistungshalbleiters 15 wird direkt über die elektrisch leitende Schicht 24 kontaktiert (außerhalb des dargestellten Bereichs).
  • In der alternativen Ausführungsform gemäß 11 ist statt des Kühlkörpers 35 ein zweiter Stecker 37 angeschlossen, der zugleich als Kühlelement wirkt. Über den Stecker 37 kann der Drain-Anschluss 18 des unteren Leistungshalbleiters 15 angesprochen werden.
  • In 12 ist eine weitere Variante dargestellt, in der ein erster Abschnitt 38 und ein zweiter Abschnitt 39 der Zwischenplatte 16 elektrisch voneinander isoliert sind. Der Abschnitt 38 bildet die Phase, an den der Drain-Anschluss 18 des oberen Leistungshalbleiters 14 und der Source-Anschluss 17 des unteren Leistungshalbleiters 15 angeschlossen sind. Über den Abschnitt 39 wird ein elektrischer Kontakt zwischen dem Drain-Anschluss 18 des unteren Leistungshalbleiters 15 und der Oberseite des Leiterplattenelements hergestellt. Ein Stecker 37 wirkt einerseits als Kühlelement und andererseits als Verbinder zu dem Drain-Kontakt 18 des unteren Leistungshalbleiters 15. Außerdem sind die Leistungshalbleiter 14, 15 in Kavitäten 40, 41 des Abschnitts 38 der Zwischenplatte 16 aufgenommen. Um unerwünschte Kontakte der elektrisch leitenden Schichten 23, 24 nach außen zu vermeiden, können Schichten 42, 43 aus einem elektrisch isolierenden Material aufgebracht werden (13).
  • Statt zweier elektrisch voneinander isolierter Abschnitte 38, 39 der Zwischenplatte 16 kann auch eine großflächige Durchbrechung in der Zwischenplatte 16 erzeugt werden, die mit einem elektrisch isolierenden Material 44 ausgefüllt wird und in der eine Mehrzahl von Durchkontaktierungen 45 erzeugt wird. Auch auf diese Weise kann ein elektrischer Kontakt zwischen dem Drain-Anschluss 18 des unteren Leistungshalbleiters 15 und dem Stecker 37 an der Oberseite des Leiterplattenelements hergestellt werden.
  • In 14 ist eine Ausführungsform dargestellt, bei der die mit dem Drain-Anschluss 18 des oberen Leistungshalbleiters 14 und mit dem Source-Anschluss 17 des unteren Leistungshalbleiters 15 verbundene Phase direkt von der Zwischenplatte 16 abgegriffen werden kann. Ist die Zwischenplatte 16 in der alternativen Ausführungsform gemäß 15 in Schichten 21, 22 aus elektrisch isolierenden Material eingepresst, so kann der Abgriff der Phase auch durch einen Einpresskontakt 46 erfolgen, der in Durchkontaktierungen eingepresst wird, die die Zwischenplatte 16 durchdringen.
  • Anstatt den Gate-Anschluss 19 des unteren Leistungshalbleiters 15 mit einem Leiter 20 von der Oberseite des Leiterplattenelements aus zu kontaktieren, kann gemäß 16 ein Leiter 47 vorgesehen sein, der durch den Leistungshalbleiter 15 hindurch zu der Unterseite des Leistungshalbleiters 15 geführt ist (TSV - Through Silicon Via). Damit wird es möglich, den Gate-Anschluss 19 des unteren Leistungshalbleiters 15 von der Unterseite des Leiterplattenelements aus zu kontaktieren, siehe Anschluss 48 in 17. In den 18 und 19 ist eine entsprechende Variante gezeigt, in der die Leistungshalbleiter 14, 15 in Kavitäten 40, 41 der Zwischenplatte 16 aufgenommen sind.
  • Es ist möglich, dass die Zwischenplatte 16 oberhalb des Gate-Anschlusses 19 des unteren Leistungshalbleiters 15 eine Durchbrechung aufweist (siehe 16 bis 19), um einen Kurzschluss zwischen dem Gate-Anschluss 19 und der Zwischenplatte 16 zu vermeiden. Alternativ kann gemäß 20 eine als Sackloch gestaltete Ausnehmung 49 in der Zwischenplatte 16 ausgebildet sein. Der dadurch entstehende Hohlraum wird beim Verpressen mit Laminierharz verfüllt.
  • In 21 ist eine Ausführungsform gezeigt, bei der ein gegenüber dem Gate-Anschluss 19 des unteren Leistungshalbleiters 15 liegender Bereich der Zwischenplatte 16 zurückversetzt ist relativ zu einem Bereich, der dem Source-Anschluss 17 des unteren Leistungshalbleiters 15 gegenüberliegt. Dadurch kann der Source-Anschluss 17 mit der Zwischenplatte 16 kontaktiert sein, während der Gate-Anschluss 19 beabstandet ist, so dass kein elektrischer Kontakt besteht. Der Gate-Anschluss 19 kann über eine elektrisch leitende Schicht 50 kontaktiert sein, die ihrerseits über eine elektrisch isolierende Schicht 51 von der Zwischenplatte 16 getrennt ist. Die betreffende Stufe in der Zwischenplatte 16 kann entweder additiv durch Plattieren oder subtraktiv durch Ätzen erzeugt werden. Der Bereich geringerer Materialstärke kann dann mit einer Schicht aus isolierendem Material sowie einer Kupferfolie belegt werden. Durch Galvanisieren kann die elektrisch leitende Schicht in dem gewünschten Bereich verstärkt werden. Die 22 zeigt eine zugehörige Variante, in der die Leistungshalbleiter 14, 15 in Kavitäten 40, 41 der Zwischenplatte 16 aufgenommen sind, nach dem Laminieren.
  • In der alternativen Ausführungsform gemäß 23 ist die Zwischenplatte 16 direkt mit isolierenden Schichten 52, 53 und zugehörigen Kupferfolien verpresst. Der elektrische Kontakt zwischen den Leistungshalbleitern 14, 15 und der Zwischenplatte 16 wird hergestellt durch Kanäle (µ-Vias) in den Schichten 52, 53, die mit einem elektrisch leitenden Material aufgefüllt werden und mit elektrisch leitenden Schichten 54, 55 kontaktiert sind. Auch bei den Schichten 54, 55 ist es alternativ möglich, die Lei-stungshalbleiter 14, 15 in Kavitäten 40, 41 zu versenken (24). Ein von den Leistungshalbleitern 14, 15 entfernter Abschnitt der Zwischenplatte 16 kann von den isolierenden Beschichtungen 52, 53 ausgenommen sein, um einen elektrischen Zugang zu der Phase zu ermöglichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/139674 A1 [0002]
    • US 2016/0172279 A1 [0008]
    • US 2009/0189291 A1 [0008]

Claims (24)

  1. Leiterplattenelement mit einem ersten Halbleiter-Bauelement (14), das auf einer Oberseite einer elektrisch leitenden Zwischenplatte (16) angeordnet ist, so dass ein Anschlusskontakt (18) des ersten Halbleiter-Bauelements (14) einen vollflächigen elektrischen Kontakt mit der Zwischenplatte (16) hat, und mit einem zweiten Halbleiter-Bauelement (15), das auf einer Unterseite der Zwischenplatte (16) angeordnet ist, wobei das zweite Halbleiter-Bauelement (15) einen ersten Anschlusskontakt (17) und einen zweiten Anschlusskontakt (19) hat, wobei beide Anschlusskontakte (17, 19) in Richtung der Zwischenplatte (16) ausgerichtet sind und wobei der erste Anschlusskontakt (17) mit der Zwischenplatte (16) kontaktiert ist, wobei der zweite Anschlusskontakt (19) nicht mit der Zwischenplatte (16) kontaktiert ist und wobei die Zwischenplatte (16) einen Phasenabgriff des Leiterplattenelements bildet.
  2. Leiterplattenelement nach Anspruch 1, dadurch gekennzeichnet, dass die Zwischenplatte (16) eine Ausnehmung (30, 49) aufweist, um einen elektrischen Kontakt zwischen der Zwischenplatte (16) und dem zweiten Anschlusskontakt (19) des zweiten Halbleiter-Bauelements (15) zu vermeiden.
  3. Leiterplattenelement nach Anspruch 2, dadurch gekennzeichnet, dass die Ausnehmung die Form eines Durchgangslochs (30) hat, das sich durch die Zwischenplatte (16) hindurch erstreckt.
  4. Leiterplattenelement nach Anspruch 3, dadurch gekennzeichnet, dass ein elektrischer Leiter (20) sich durch das Durchgangsloch (30) hindurch erstreckt.
  5. Leiterplattenelement nach Anspruch 4, dadurch gekennzeichnet, dass der Leiter (20) in der Ebene der Zwischenplatte (16) ringförmig ausgebildet ist.
  6. Leiterplattenelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zwischenplatte (16) in einem dem zweiten Anschlusskontakt (19) des zweiten Halbleiter-Bauelements (15) gegenüberliegenden Bereich eine geringere Materialstärke aufweist als einem dem ersten Anschlusskontakt (17) des zweiten Halbleiter-Bauelements (15) gegenüberliegenden Bereich.
  7. Leiterplattenelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der zweite Anschlusskontakt (19) des zweiten Halbleiter-Bauelements (15) von der Oberseite der Zwischenplatte (16) aus kontaktiert ist.
  8. Leiterplattenelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der zweite Anschlusskontakt (19) des zweiten Halbleiter-Bauelements (15) sich durch das zweite Halbleiter-Bauelement (15) hindurch erstreckt.
  9. Leiterplattenelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das erste Halbleiter-Bauelement (14) und/oder das zweite Halbleiter-Bauelement (15) in eine Schicht (21, 22) aus einem elektrisch isolierenden Material eingebettet ist und dass ein Anschlusskontakt (17, 18, 19) des Halbleiter-Bauelements (14, 15) durch einen Kanal in der Schicht (21, 22) kontaktiert ist.
  10. Leiterplattenelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass alle Außenkontakte (25, 26, 27) auf der Oberseite der Zwischenplatte (16) angeordnet sind.
  11. Leiterplattenelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Zwischenplatte (16) in eine Schicht (52, 53) aus einem elektrisch isolierenden Material eingebettet ist und dass die Anschlusskontakte (17, 18) der Halbleiter-Bauelemente (14, 15) durch Kanäle in der Schicht (52, 53) hindurch mit der Zwischenplatte (16) kontaktiert sind.
  12. Leiterplattenelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (52, 53) aus einem faserverstärkten Material gebildet ist und/oder dass die elektrisch isolierende Schicht (52, 53) eine tragende Funktion für das Leiterplattenelement hat.
  13. Leiterplattenelement nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Anschlusskontakt (18) des ersten Halbleiter-Bauelements (14) ein Drain-Anschluss eines ersten Leistungshalbleiters ist, dass der erste Anschlusskontakt (17) des zweiten Halbleiter-Bauelements ein Source-Anschluss eines zweiten Leistungshalbleiters ist und dass der zweite Anschlusskontakt (19) des zweiten Halbleiter-Bauelements (15) der Gate-Anschluss des zweiten Leistungshalbleiters ist.
  14. Leiterplatte, umfassend ein Leiterplattenelement gemäß einem der Ansprüche 1 bis 13.
  15. Verfahren zum Herstellen eines Leiterplattenelements, bei dem ein erstes Halbleiter-Bauelement (14) auf einer Oberseite einer elektrisch leitenden Zwischenplatte (16) angeordnet wird, so dass ein Anschlusskontakt (18) des Halbleiter-Bauelements (14) einen vollflächigen elektrischen Kontakt mit der Zwischenplatte (16) hat, und bei dem ein zweites Halbleiter-Bauelement (15) auf einer Unterseite der Zwischenplatte (16) angeordnet wird, wobei das zweite Halbleiter-Bauelement (15) einen ersten Anschlusskontakt (17) und einen zweiten Anschlusskontakt (19) hat, wobei beide Anschlusskontakte (17, 19) in Richtung der Zwischenplatte (16) ausgerichtet sind und wobei der erste Anschlusskontakt (17) mit der Zwischenplatte (16) kontaktiert wird, wobei der zweite Anschlusskontakt (19) nicht mit der Zwischenplatte (16) kontaktiert wird und wobei die Zwischenplatte (16) als Phasenabgriff des Leiterplattenelements gestaltet wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass vor dem Anbringen des Halbleiter-Bauelements (14, 15) ein erstes Loch (30) in der Zwischenplatte (16) erzeugt wird, dessen Position dem zweiten Anschlusskontakt (19) des unteren Halbleiter-Bauelements (15) entspricht.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Loch (30) mit einem isolierenden Material (31) ausgefüllt wird, in das nachfolgend ein zweites Loch (32) von kleineren Durchmesser gebohrt wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Wand des zweiten Lochs (32) mit einer Schicht aus einem leitenden Material belegt wird, so dass eine ringförmige Struktur (33) entsteht.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass eine Schicht aufgebracht wird, mit der ein Stirnende der ringförmigen Struktur (32) geschlossen wird.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die ringförmige Struktur (32) elektrisch von der Umgebung isoliert wird.
  21. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass vor dem Anbringen des Halbleiter-Bauelements (14, 15) ein Bereich geringerer Materialstärke in der Zwischenplatte (16) erzeugt wird, der der Position des zweiten Anschlusskontakts (19) des unteren Halbleiter-Bauelements (15) entspricht.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Bereich geringerer Materialstärke als Sackloch (49) ausgebildet wird.
  23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Bereich geringerer Materialstärke sich über das zweite Halbleiter-Bauelement (15) hinaus erstreckt.
  24. Verfahren nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass vor dem Anbringen des Halbleiter-Bauelements (14, 15) die Zwischenplatte zunächst in eine Schicht (52, 53) aus elektrisch isolierenden Material eingebettet wird und die Anschlusskontakte durch Kanäle in dem elektrisch isolierenden Material hindurch kontaktiert werden.
DE102017213759.2A 2017-08-08 2017-08-08 Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements Pending DE102017213759A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017213759.2A DE102017213759A1 (de) 2017-08-08 2017-08-08 Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017213759.2A DE102017213759A1 (de) 2017-08-08 2017-08-08 Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements

Publications (1)

Publication Number Publication Date
DE102017213759A1 true DE102017213759A1 (de) 2019-02-14

Family

ID=65084365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017213759.2A Pending DE102017213759A1 (de) 2017-08-08 2017-08-08 Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements

Country Status (1)

Country Link
DE (1) DE102017213759A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107080A1 (de) * 2019-03-20 2020-09-24 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Leiterplatte und einem zu entwärmenden Leistungshalbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US20020024129A1 (en) * 2000-07-11 2002-02-28 Fumio Hirahara Semiconductor device having at least three power terminals superposed on each other
US20090189291A1 (en) 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
WO2014139674A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
US20160172279A1 (en) 2014-12-10 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US20020024129A1 (en) * 2000-07-11 2002-02-28 Fumio Hirahara Semiconductor device having at least three power terminals superposed on each other
US20090189291A1 (en) 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
WO2014139674A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
US20160172279A1 (en) 2014-12-10 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107080A1 (de) * 2019-03-20 2020-09-24 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Leiterplatte und einem zu entwärmenden Leistungshalbleiterbauelement
DE102019107080B4 (de) 2019-03-20 2021-08-12 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Leiterplatte und einem zu entwärmenden Leistungshalbleiterbauelement

Similar Documents

Publication Publication Date Title
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE10323903B4 (de) Verfahren zur Herstellung einer Mehrschicht-Schaltkreiskarte
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE112016005766B4 (de) Schaltungsanordnung und elektrischer anschlusskasten
DE102018104972B4 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE102010039824B4 (de) Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102011105346A1 (de) Elektronische Baugruppe und Verfahren zu deren Herstellung
WO2006063822A2 (de) Mehrschichtaufbau mit temperierfluidkanal und herstellungsverfahren
DE102014115815A1 (de) Schaltungsträger, verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer schaltungsanordung, verfahren zum betrieb einer schaltungsanordnung und verfahren zur herstellung eines halbleitermoduls
DE102006060533A1 (de) Verfahren zur Herstellung einer ersten Schicht mit einer elektrischen Leitung und Anordnung mit einer Kontaktschicht
DE202014006215U1 (de) Leiterplatte mit gekühltem Baustein, insbesondere SMD-Baustein
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
DE102011089886A1 (de) Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger
DE102017213759A1 (de) Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements
DE102016211968A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102018204552A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE102016211967B3 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
DE202009009950U1 (de) Elektronische Baugruppe
DE102015204905A1 (de) Elektronische Steuervorrichtung
DE102006001188A1 (de) Anordnung zur Kühlung von Leistungsbauelementen auf Leiterplatten und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication