DE102017207329A1 - Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung - Google Patents

Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102017207329A1
DE102017207329A1 DE102017207329.2A DE102017207329A DE102017207329A1 DE 102017207329 A1 DE102017207329 A1 DE 102017207329A1 DE 102017207329 A DE102017207329 A DE 102017207329A DE 102017207329 A1 DE102017207329 A1 DE 102017207329A1
Authority
DE
Germany
Prior art keywords
substrate
gap
assembly according
hole
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017207329.2A
Other languages
English (en)
Inventor
Rüdiger Knofe
Bernd Müller
Jörg Strogies
Klaus Wilke
Rene Blank
Martin Franke
Peter Frühauf
Stefan Nerreter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102017207329.2A priority Critical patent/DE102017207329A1/de
Priority to PCT/EP2018/060136 priority patent/WO2018202438A1/de
Publication of DE102017207329A1 publication Critical patent/DE102017207329A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/3224—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft eine elektronische Baugruppe mit einem Bauelement (11), welches zwischen einem ersten Substrat (12) und einem zweiten Substrat (13) gehalten ist. Zusätzlich ist vorgesehen, dass ein Spalt (18) zwischen dem ersten Substrat (12) und dem Bauelement (11) mit einem Durchgangsloch (21) verbunden ist, so dass durch das Durchgangsloch hindurch ein Fügehilfsstoff (24) unter Ausnutzung von im Durchgangsloch (21) und im Spalt (18) wirkenden Kapillarkräften dosiert werden kann. Dabei erfolgt die Dosierung automatisch, da die Kapillarkräfte nur im Spalt wirken. Erfindungsgemäß bleibt der Fügehilfsstoff während des Betriebes der Baugruppe flüssig und kann daher auch unterschiedliche Wärmedehnungen ausgleichen. Vorteilhaft lässt sich durch die automatische Dosierung des Lotwerkstoffs ein Toleranzausgleich bewerkstelligen, der aufgrund unterschiedlicher Spaltmaße notwendig werden kann. Die Erfindung betrifft auch ein Verfahren zum Herstellen der beschriebenen Baugruppe.

Description

  • Die Erfindung betrifft eine elektronische Baugruppe mit einem Bauelement, welches zwischen einem ersten Substrat und einem zweiten Substrat eingebaut ist. Dabei steht das Bauelement mit dem ersten Substrat und dem zweiten Substrat in Kontakt. Hierbei kann es sich um eine elektrische Kontaktierung oder einer anderweitigen Kontaktierung, z. B. eine thermisch leitende Kontaktierung, handeln. Außerdem ist zwischen dem ersten Substrat und dem Bauelement ein Spalt vorgesehen, der mit einem Fügehilfsstoff ausgeführt ist.
  • Weiterhin betrifft die Erfindung ein Verfahren zum Erzeugen einer elektrischen Baugruppe, bei dem ein Bauelement, insbesondere ein elektronisches Bauelement, zwischen einem ersten Substrat und einem zweiten Substrat montiert wird. Dabei wird das Bauelement einerseits auf dem zweiten Substrat kontaktiert und andererseits auch auf dem ersten Substrat kontaktiert, indem ein sich zwischen dem ersten Substrat und dem Bauelement befindender Spalt mit einem Fügehilfsstoff überbrückt wird.
  • Solche Baugruppen der eingangs angegebenen Art mit einem zwischen zwei Substraten gehaltenen elektronischen Bauelement in Form eines Leistungshableiters sind beispielsweise gemäß der DE 10 2014 206 601 A1 und DE 10 2014 206 606 A1 beschrieben.
  • Bei der beidseitigen Kontaktierung von Bauelementen wie z. B. leistungselektronischen Chips (auch bare dies genannt) in Kavitäten, die durch zwei Substrate, wie z. B. Schaltungsträger gebildet werden, muss die Einbauhöhe der Kavität auf die Dicke der Bauelemente angepasst werden. Hierbei entsteht eine Toleranzkette, insbesondere, wenn mehrere Bauelemente zwischen den Substraten angeordnet werden oder die Substrate selbst direkt miteinander verbunden werden. Soll die Kavität in eines der Substrate, beispielsweise in eine Leiterplatte, aus einem Glasfaser-Harz-Verbundwerkstoff eingebracht werden, so treten bereits beim Herstellen dieser Kavität Toleranzen auf. Außerdem sind auch die Bauelemente toleranzbedingt unterschiedlich hoch. Bei der Verarbeitung der genannten Bauteile können daher Toleranzen von mehr als 100 µm auftreten. Diese Toleranzen sind mit dem Ausgleichsvermögen von gebräuchlichen Sinter- oder Lötverbindungen nicht ohne Weiteres auszugleichen. Deswegen kann es beispielsweise passieren, dass ein Lotwerkstoff bei einem zu kleinen Spalt seitlich aus der Lötverbindung herausquillt oder bei einem zu großen Spalt nicht genügend Lotwerkstoff im Spalt vorhanden ist. Beides beeinträchtigt die thermische und elektrische Leitfähigkeit der ausgebildeten Verbindung.
  • Um dem entgegenzuwirken, kann die Tiefe jeder Kavität und die Höhe jedes Bauelements vermessen werden, um einen Lotauftrag individuell auf die vorliegenden Toleranzen anzupassen. Bei diesem Verfahren würden aber zwei zusätzliche Prozessschritte, nämlich die Vermessung und die individuelle Lotdosierung, anfallen, was einen zusätzlichen Fertigungsaufwand bedeuten würde.
  • Eine andere Möglichkeit liegt darin, einen konstruktiven Toleranzausgleich vorzusehen. Gemäß der DE 10 2014 206 608 A1 kann beispielsweise vorgesehen werden, dass als Substrat eine Haube vorgesehen wird, die aus einem thermisch erweichbaren oder thermisch aushärtbaren Material, also aus einem Harz oder einem thermoplastischen Kunststoff, besteht. Die Haube kann dann beim Fügen der Verbindungen zu dem Bauelement bzw. dem anderen Substrat soweit erwärmt werden, dass diese sich plastisch verformen lässt und auf diese Weise Toleranzen beim Fügen ausgleicht. Allerdings ist der Aufbau dieser Haube vergleichsweise komplex, wenn auf dieser elektrische Schaltungen realisiert werden sollen.
  • Die Aufgabe der Erfindung besteht daher darin, eine elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement anzugeben, welche einfach montiert werden kann und bei der auftretende Fertigungs- und Montagetoleranzen zuverlässig ausgeglichen werden können. Außerdem besteht die Aufgabe der Erfindung darin, für eine solche elektronische Baugruppe ein Montageverfahren anzugeben.
  • Diese Aufgabe wird mit der eingangs angegebenen Baugruppe erfindungsgemäß dadurch gelöst, dass der Fügehilfsstoff zumindest in einem oberen Anteil des zulässigen Temperaturbereichs für den Betrieb der elektronischen Baugruppe flüssig ist. Bevorzugt kann der Fügehilfsstoff auch über den gesamten zulässigen Temperaturbereich für den Betrieb der elektronischen Baugruppe flüssig sein. Insbesondere wird der Fügehilfsstoff auch in flüssigem Zustand in den Spalt eingebracht, so dass eine zuverlässige Überbrückung des Spalts mit dem Fügehilfsstoff unabhängig von auftretenden Toleranzen möglich ist. Wie im Folgenden noch näher erläutert wird, ergeben sich Toleranzen aufgrund von Maßtoleranzen der zu fertigenden einzelnen Fügepartner, die gemeinsam eine Toleranzkette ergeben.
  • Zusätzlich zu der Möglichkeit, Fertigungstoleranzen auszugleichen, können vorteilhaft dadurch, dass der Fügehilfsstoff zumindest im oberen Teil des zulässigen Temperaturbereichs (d. h. von der Schmelztemperatur oder dem Schmelzbereich des Fügehilfsstoffs bis zur höchst zulässigen Betriebstemperatur der elektronischen Baugruppe) flüssig vorliegt, auch wärmedehnungsbedingte Toleranzen ausgeglichen werden. Unterschiedliche Wärmedehnungen der einzelnen Fügepartner aufgrund eines unterschiedlichen Wärmedehnungsverhaltens können durch den flüssigen Fügehilfsstoff dadurch kompensiert werden, so dass in der elektronischen Baugruppe keine betriebsbedingten Spannungen entstehen.
  • Besonders vorteilhaft ist der Fügehilfsstoff bei einer Temperatur von 20 °C, also Raumtemperatur, flüssig. Dies hat den Vorteil, dass das Fügen des Fügehilfsstoffs unter Normalbedingungen, also bei Raumtemperatur erfolgen kann, so dass zum Fügen die elektronische Baugruppe nicht erhitzt werden muss. Dies vereinfacht den Montagevorgang zusätzlich.
  • Weiterhin kann gemäß einer vorteilhaften Ausgestaltung vorgesehen werden, dass der Fügehilfsstoff aus einem der folgenden Materialien besteht:
    • • Gallium,
    • • einer Legierung aus Gallium und Indium, insbesondere einer Legierungszusammensetzung von mindestens 5 und höchstens 25 Gew-% Indium und dem Rest Gallium,
    • • einer Legierung aus Gallium, Indium und Zinn, insbesondere in einer Legierungszusammensetzung von mindestens 20 bis höchstens 22 Gew-% Indium, von mindestens 10 bis höchstens 16 Gew-% Zinn und dem Rest Gallium,
    • • einer Legierung aus Gallium, Indium, Zinn und Zink, insbesondere einer Legierungszusammensetzung von 25 Gew-% Indium, 13 Gew-% Zinn ,1 Gew-% Zink und dem Rest Gallium,
    • • Quecksilber.
  • Die auf Gallium basierenden Legierungen werden beispielsweise durch die Indium Corporation angeboten. Für die in der Tabelle aufgeführten Legierungszusammensetzungen gibt die Indium Corporation die in der Tabelle aufgeführten Schmelztemperaturen bzw. Schmelzbereiche an, wobei die Schmelzbereiche durch die Solidus-Temperatur und die Liquidus-Temperatur definiert sind.
    Zusammensetzung Gew-% Solidus °C Liquidus °C
    Hg -39 -39
    61,0Ga/25,0In/13,0Sn/1,0Zn 6,5 7,6
    66,5Ga/20,5In/13,0Sn 10,7 10,7
    62,5Ga/21,5In/16,0Sn 10,7 16,3
    75,5Ga/24.5In 15,7 15,7
    95Ga/5In 15,7 25,0
    100Ga 29,8 29,8
  • Die angegebenen Temperaturbereiche zeigen, dass die Materialien für gebräuchliche Betriebstemperaturbereiche von elektronischen Baugruppen geeignet sind. Gleichzeitig verfügen die Metalllegierungen über ein gutes Wärmeleitvermögen, so dass eine Entwärmung der elektronischen Bauelemente effektiv erfolgen kann. Dies ist insbesondere bei elektronischen Bauelementen der Leistungselektronik von besonderer Bedeutung. Insbesondere ein Wärmeübergang auf ein als Kühlelement ausgeführtes Substrat wird durch Verwendung des Fügehilfsstoffs erleichtert.
  • Die Aufgabe wird erfindungsgemäß auch durch das eingangs angegebene Verfahren gelöst, indem der Fügehilfsstoff unter Ausnutzung des Kapillareffekts in dem Spalt dosiert wird. Durch die hohe Oberflächenspannung der verwendeten metallischen Flüssigkeiten ist eine Dosierung aufgrund der Kapillarkräfte besonders einfach möglich. Eine Dosierung ergibt sich vorteilhaft automatisch dadurch, dass der Fügehilfsstoff sich nicht außerhalb des Spalts ausbreiten kann, da ihn die vorliegende Oberflächenspannung daran hindert. Dies ist auch der Grund, warum der Fügehilfsstoff während des Betriebs der elektronischen Baugruppe in dem Spalt verbleibt und nicht aus diesem ausgetragen wird.
  • Bei dem Verfahren wird gemäß einer vorteilhaften Ausgestaltung der Erfindung der Fügehilfsstoff durch das Durchgangsloch in den Spalt eingefüllt, wobei genauso viel des Fügehilfsstoffs dosiert wird, dass sich die gewünschte Verbindung zwischen dem Bauelement und dem Substrat ausbildet. Dabei ist es besonders vorteilhaft, wenn der Fügehilfsstoff unter Ausnutzung des Kapillareffekts in dem Spalt dosiert wird. Die zu dosierende Menge ergibt sich dadurch automatisch, weil der Fügehilfsstoff aufgrund der Kapillarkräfte nicht aus dem Spalt und dem Durchgangsloch austreten kann.
  • Gemäß einer vorteilhaften Ausgestaltung des Verfahrens kann das Dosieren des Fügehilfsstoffs durch Dispensen erfolgen.
  • Dabei wird der Fügehilfsstoff mit einer geeigneten Dosiervorrichtung in das Durchgangsloch oder von der Seite eingebracht und durch den Kapillareffekt in den Spalt gesogen. Anschließend kann das Durchgangsloch vorteilhaft außen mit einem elektrischen Isolierstoff verschlossen werden, um eine elektrische Isolation nach außen zu gewährleisten.
  • Gemäß einer Ausgestaltung der Erfindung kann vorgesehen werden, dass das erste Substrat ein Durchgangsloch aufweist, welches in den Spalt zwischen dem Bauelement und dem ersten Substrat mündet und welches durch den Fügehilfsstoff verschlossen ist. Dabei kann das Loch auch mit dem Fügehilfsstoff ganz oder teilweise ausgefüllt sein. Zumindest muss der Fügehilfsstoff aber den Spalt ausfüllen. Das Loch dient dabei der Dosierung des Fügehilfsstoffs von außen in den Spalt. Dies hat den Vorteil, dass die elektronische Baugruppe vormontiert werden kann, wobei das Bauelement mit dem zweiten Substrat kontaktiert wird und dadurch in seiner Position fixiert wird. Dabei ergibt sich der Spalt mit einem toleranzbehafteten Spaltmaß, welches durch die Summe aller auftretenden Toleranzen beeinflusst wird. Toleranzen können vorrangig bei der Höhe einer sich ausbildenden Kavität zwischen dem ersten Substrat und dem zweiten Substrat, der Höhe des Bauelements und bei den Verbindungsstellen zwischen dem Bauelement und dem zweiten Schaltungsträger sowie evtl. bei einer Verbindung zwischen dem ersten und dem zweiten Substrat entstehen. Diese Toleranzen können nun durch die Dosierung der richtigen Menge an Fügehilfsstoff durch das Durchgangsloch von außen ausgeglichen werden.
  • Da der Spalt mit dem Fügehilfsstoff ausgefüllt werden soll, sieht eine Ausgestaltung der Erfindung vor, dass die Wände des Durchgangslochs mit einer Metallschicht beschichtet sind. Diese Metallschicht ist durch den Fügehilfsstoff leicht benetzbar, so dass dieser aufgrund der Kapillarkräfte leicht in das Durchgangsloch gesogen werden kann. Die Metallschicht kann beispielsweise wie eine Durchkontaktierung von Leiterplatten gestaltet sein. Selbstverständlich ist auch der Spalt metallisiert, was einerseits durch eine Metallisierung des Bauelements und andererseits durch eine Metallisierung des Substrats im Bereich des Spalts realisiert ist. Auf diese Weise kann der Spalt zur Ausbildung einer elektrisch leitfähigen Verbindung zwischen dem Bauelement und dem Substrat dienen, wobei auf dem ersten Substrat eine Schaltungsanordnung zur elektrischen Verschaltung des Bauelements realisiert sein kann.
  • Gemäß einer besonders vorteilhaften Ausgestaltung der Erfindung ist die Metallschicht auf eine dem Spalt gegenüberliegende Außenseite des ersten Substrats um den Rand des Durchgangsloches herum herausgeführt. Dies kann beispielsweise dadurch realisiert sein, dass um den Rand des Durchgangslochs eine ringförmige Metallisierung auf der Außenseite ausgebildet ist. Diese steht in Kontakt mit der Metallschicht im Durchgangsloch. Dies unterstützt die Dosierung von Fügehilfsstoff in den Spalt und das Durchgangsloch.
  • Gemäß einer weiteren Ausgestaltung der Erfindung ist vorgesehen, das erste Substrat oder das zweite Substrat aus einer Keramik besteht. Diese kann metallisch beschichtet sein, zum Beispiel mit Silber oder Kupfer. Diese kann außerdem als Schaltungsträger ausgeführt sein, auf der eine leistungselektronische Schaltung realisiert ist. Die Keramik ermöglicht dabei eine vergleichsweise gute Wärmeabführung. Weiterhin kann vorgesehen werden, dass das erste Substrat oder das zweite Substrat aus einer Leiterplatte besteht. Diese kann vorteilhaft dazu dienen, um eine Aussparung zur Bildung einer Kavität für das Bauelement zu erzeugen. Die Kavität lässt sich in dem Leiterplattenmaterial, welches vorzugsweise aus einem faserverstärkten Harz besteht, mit vertretbarem Fertigungsaufwand herstellen. Als Leiterplattenmaterial kann zum Beispiel ein sogenanntes FR4-Material zum Einsatz kommen Hierbei handelt es sich um ein mit Glasfaseren verstärken Kunststoff auf Basis von Epoxidharz, welches schwer entflammbar ist. Das Material ist typischerweise mit Kupfer beschichtet, bevorzugt mit einem Finish aus einer Nickel-Gold-Legierung, Zinn oder Silber.
  • Weiterhin kann vorteilhaft vorgesehen werden, dass das erste Substrat oder das zweite Substrat aus einem Kühlkörper besteht. Ein Kühlkörper wird üblicherweise thermisch gut leitfähig an das Bauelement angeschlossen. Dies kann insbesondere auch durch Applikation eines Fügehilfstoffe geschehen.
  • Für das erste Substrat und das zweite Substrat gibt es besonders vorteilhafte Paarungen. Beispielsweise kann das erste Substrat eine Leiterplatte sein und das zweite Substrat aus einer Keramik bestehen. Eine andere Möglichkeit besteht darin, dass das erste Substrat eine Leiterplatte und das zweite Substrat ein Kühlkörper ist oder andersherum das zweite Substrat eine Leiterplatte und das erste Substrat ein Kühlkörper ist.
  • Um einen Verlust von Fügehilfsstoff aus dem Spalt zu verhindern, kann gemäß einer weiteren Ausgestaltung der Erfindung vorgesehen werden, dass in dem Spalt und/oder in dem Durchgangsloch eine Fließsperre für den Fügehilfsstoff vorgesehen ist. Diese kann die Form eines mechanischen Hindernisses aufweisen, welches dem Fluss des Fügehilfsstoffs entgegen wirkt. Eine andere Möglichkeit besteht darin, das Hindernis in Form eines Oberflächenbereichs mit verringerter Benetzbarkeit auszubilden. Mit verringerter Benetzbarkeit ist der Oberflächenbereich dann ausgebildet, wenn seine Benetzbarkeit im Vergleich zu dem restlichen Spalt, in dem sich der Fügehilfsstoff befindet, geringer ist, wobei die Benetzbarkeit vorzugsweise so stark verringert ist, dass der besagte Oberflächenbereich spontan nicht durch den Fügehilfsstoff benetzbar ist.
  • Die Fließsperre verhindert vorteilhaft, dass der Fügehilfsstoff aus dem Spalt ausgetragen wird, wenn sich dieser beispielsweise bei der Erhöhung der Betriebstemperatur ausdehnt. Allerdings muss in dem Spalt bzw. dem Durchgangsloch genügend Platz vorhanden sein, damit sich der Fügehilfsstoff ausdehnen kann. Dies kann beispielsweise durch ein mit dem Fügespalt verbundenes Reservoir gewährleistet werden, wobei auch das Durchgangsloch als Reservoir dienen kann. Auch der Oberflächenbereich mit verringerter Benetzbarkeit kann als Reservoir dienen, weil sich der Fügehilfsstoff - erzwungen durch die Volumenzunahme - in diesen Oberflächenbereich ausdehnen kann, jedoch bei einer anschließenden Abkühlung aus diesem Oberflächenbereich wegen der verringerten Benetzbarkeit wieder in Richtung des Bereichs des Restspalts zurückgedrängt wird.
  • Weitere Einzelheiten der Erfindung werden nachfolgend anhand der Zeichnung beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind jeweils mit den gleichen Bezugszeichen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den einzelnen Figuren ergeben. Es zeigen:
    • 1 bis 4 Ausführungsbeispiele der erfindungsgemäßen Baugruppe jeweils geschnitten und
    • 5 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens jeweils in einem repräsentativen Fertigungsschritt geschnitten.
  • In 1 ist eine elektronische Baugruppe dargestellt, bei der ein Bauelement 11 in Form eines Halbleiterchips zwischen einem ersten Substrat 12 in Form einer Leiterplatte und einem zweiten Substrat 13 in Form eines keramischen Schaltungsträgers gehalten ist. Auf dem zweiten Substrat 13 ist das Bauelement 11 mittels Sinterverbindungen 14 elektrisch kontaktiert. Außerdem sind das erste Substrat 12 und das zweite Substrat 13 über Lötverbindungen 15 direkt miteinander elektrisch kontaktiert.
  • Zwischen dem ersten Substrat 12 und dem zweiten Substrat 13 ist eine Kavität 16 ausgebildet, die aus einer Vertiefung im ersten Substrat besteht. In dieser Kavität 16 befindet sich auch das elektronische Bauelement 11. Allerdings ergibt sich zwischen dem elektronischen Bauelement 11 und einem Boden 17 der die Kavität 16 bildenden Vertiefung ein Spalt 18, wobei dieser durch eine Metallisierung 19 des Bauelements 11 und eine Metallisierung 20 des Bodens 17 ausgekleidet ist. Außerdem mündet in den Spalt 18 eine Durchgangsloch 21, welches eine Außenseite 22 des ersten Substrats 12 mit dem Spalt 18 verbindet. Dieses Durchgangsloch 21 ist mit einer Metallschicht 23 ausgekleidet, die sich am Rand des Durchgangslochs 21 auch auf die Außenseite 22 des ersten Substrats 12 erstreckt. Diese Metallschicht 23 ist als Durchkontaktierung im ersten Substrat 12 hergestellt worden.
  • Der Spalt 18 sowie das Durchgangsloch 21 sind mit dem Fügehilfsstoff 24 ausgefüllt. Außerdem ist das Durchgangsloch 21 optional auf der Außenseite 22 mit einem elektrischen Isolierstoff 25 verschlossen, um eine elektrische Isolation zu gewährleisten. Dies kann zum Beispiel mit einer Silikonmasse oder einem Epoxidharzkleber erfolgen.
  • Gemäß 2 kommen als erstes Substrat 12 ein Kühlkörper und als zweites Substrat 13 ein Schaltungsträger zum Einsatz, wobei der Schaltungsträger als Leiterplatte oder als Keramiksubstrat ausgebildet sein kann. Auf dem zweiten Substrat sind mehrere elektronische Bauelemente 11 vorgesehen, die aufgrund von Toleranzen t unterschiedlich hoch sind. Hierbei handelt es sich um Leistungshalbleiter. Um diese zu kühlen, ist das erste Substrat in Form eines Kühlkörpers vorgesehen, wobei dieses über den Fügehilfsstoff 24 mit den Bauelementen 11 verbunden ist. In 2 ist dargestellt, wie die aufgrund der Toleranz t unterschiedlich hoch ausgebildeten Spalte 18 gleichmäßig mit dem Fügehilfsstoff ausgefüllt sind.
  • Gemäß 3 ist eine Baugruppe dargestellt, bei der der Spalt 18 nicht bis zum Rand des Bauelements 11 metallisiert ist. Entsprechend der Metallisierung 19 auf dem Bauelement 11 ist die Ausdehnung der Metallisierung 20 auf dem Boden 17 der Kavität 16 ausgerichtet. Dadurch entsteht in dem Spalt 18 ein Oberflächenbereich 30, der schwerer benetzbar ist, als die Metallisierung 19, 20. Auch das Durchgangsloch 21 ist wegen des Fehlens einer Metallisierung schwerer benetzbar. Dehnt sich der Fügehilfsstoff 24 aufgrund einer Erwärmung aus, so wird dieser in die Oberflächenbereiche 30 mit verringerter Benetzbarkeit gedrängt. Sobald sich der Fügehilfsstoff 24 wieder zusammenzieht, zieht sich dieser aufgrund der geringen Benetzbarkeit der Oberflächenbereiche 30 wieder in den Spalt zurück, und zwar in denjenigen Bereich, der mit den Metallisierungen 19, 20 versehen ist.
  • Gemäß 4 ist ein Ausschnitt der Baugruppe dargestellt. Zu erkennen ist, dass das erste Substrat 12 eine zweite Vertiefung 31 aufweist, in der der Spalt 18 angeordnet ist. Dadurch entsteht zwischen dem Rand der zweiten Vertiefung 31 und dem Rand des Bauelements 11 eine Verengung, die als mechanisches Hindernis 29 für den Fügehilfsstoff 24 wirkt.
  • Ein weiteres Hindernis 29 ist dadurch realisiert, dass das Durchgangsloch 21 durch zwei versetzte Sacklöcher ausgeführt ist, die einander durchdringen. So entsteht eine scharfe Umlenkung, die als Hindernis 29 wirkt. Bei der ersten Füllung des Spalts 18 wird dieses Hindernis durch Aufbauen eines Überdrucks in einer hierzu vorgesehenen Dosiervorrichtung (nicht dargestellt) überwunden. Im Betrieb lässt sich dieses Hindernis durch den Fügehilfsstoff 24 jedoch nicht überwinden. Außerdem ist ein Reservoir für den sich ausdehnenden Fügehilfsstoff in einer dritten Vertiefung 32 vorgesehen, damit auf die Hindernisse 29 kein zu großer Druck ausgeübt wird.
  • Der 5 lässt sich ein mögliches Fertigungsverfahren für die elektronische Baugruppe entnehmen. In einem ersten Schritt können das Bauelement 11, das erste Substrat 12 und das zweite Substrat 13 in der in 3 dargestellten Lage zusammengesetzt werden. Die so zusammengesetzte Baugruppe kann dann in nicht näher dargestellter Weise einen Reflow-Lötofen durchlaufen, wobei die Lötverbindungen 15 als Diffusionslötverbindungen ausgebildet werden. Nach dem Erkalten kann mittels einer Dosiervorrichtung 26 der Fügehilfsstoff in den Spalt 18 dispenst werden. Die erforderliche Menge des Fügehilfsstoffs stellt sich aufgrund des in dem Spalt 18 wirkenden Kapillareffekts automatisch ein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102014206601 A1 [0003]
    • DE 102014206606 A1 [0003]
    • DE 102014206608 A1 [0006]

Claims (15)

  1. Elektronische Baugruppe mit einem Bauelement (11), welches zwischen einem ersten Substrat (12) und einem zweiten Substrat (13) eingebaut ist, wobei • das Bauelement mit dem ersten Substrat (12) und dem zweiten Substrat (13) in Kontakt steht und • zwischen dem ersten Substrat (12) und dem Bauelement ein Spalt (18) vorgesehen ist, der mit einem Fügehilfsstoff (24) überbrückt ist, dadurch gekennzeichnet, dass der Fügehilfsstoff (24) in einem oberen Anteil des zulässigen Temperaturbereiches für den Betrieb der elektronischen Baugruppe flüssig ist.
  2. Baugruppe nach Anspruch 1, dadurch gekennzeichnet, dass Fügehilfsstoff (24) bei einer Temperatur von 20 °C flüssig ist.
  3. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der Fügehilfsstoff aus einem der folgenden Materialien, besteht: • Gallium, • einer Legierung aus Gallium und Indium, insbesondere einer Legierungszusammensetzung von mindestens 5 und höchstens 25 Gew-% Indium und dem Rest Gallium, • einer Legierung aus Gallium, Indium und Zinn, insbesondere in einer Legierungszusammensetzung von mindestens 20 bis höchstens 22 Gew-% Indium, von mindestens 10 bis höchstens 16 Gew-% Zinn und dem Rest Gallium, • einer Legierung aus Gallium, Indium, Zinn und Zink, insbesondere einer Legierungszusammensetzung von 25 Gew-% Indium, 13 Gew-% Zinn ,1 Gew-% Zink und dem Rest Gallium, • Quecksilber.
  4. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Substrat (12) ein Durchgangsloch (21) aufweist, welches in den Spalt (18) mündet und durch den Fügehilfsstoff (24) verschlossen ist.
  5. Baugruppe nach einem der voranstehenden Ansprüche„ dadurch gekennzeichnet, dass das erste Substrat (13) und das zweite Substrat (18) eine gegen die Umgebung geschlossene Kavität (16) ausbilden.
  6. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Substrat (12) oder der zweite Substrat (13) aus einer Keramik besteht.
  7. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Substrat (12) oder das zweite Substrat (13) aus einer Leiterplatte besteht.
  8. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Substrat (12) oder das zweite Substrat (13) aus einem Kühlkörper besteht.
  9. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement (11) ein Halbleiterchip ist.
  10. Baugruppe nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass die Wände des Durchgangsloches (21) mit einer Metallschicht (23) beschichtet sind.
  11. Baugruppe nach Anspruch 10, dadurch gekennzeichnet, dass die Metallschicht (23) auf eine dem Spalt (18) gegenüberliegende Außenseite (22) des ersten Substrats (12) um den Rand des Durchgangsloches herum herausgeführt ist.
  12. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das Durchgangsloch (21) außen mit einem elektrischen Isolierstoff (25) verschlossen ist.
  13. Baugruppe nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass in dem Spalt (18) und/oder in dem Durchgangsloch (21) eine Fließsperre für den Fügehilfsstoff (24) in Form eines mechanischen Hindernisses (29) und/oder in Form eines Oberflächenbereiches (30) mit verringerter Benetzbarkeit vorgesehen ist.
  14. Verfahren zum Erzeugen einer elektronischen Baugruppe gemäß einem der voranstehenden Ansprüche, bei dem ein Bauelement (11) zwischen einem ersten Substrat (12) und einem zweiten Substrat (13) montiert wird, wobei • das Bauelement auf dem zweiten Substrat (13) kontaktiert wird und • ein sich zwischen dem ersten Substrat (12) und dem Bauelement befindender Spalt (18) mit einem Fügehilfsstoff (24) überbrückt wird, dadurch gekennzeichnet, dass der Fügehilfsstoff (24) unter Ausnutzung des Kapillareffektes in dem Spalt dosiert wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Dosieren durch Dispensen erfolgt.
DE102017207329.2A 2017-05-02 2017-05-02 Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung Withdrawn DE102017207329A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017207329.2A DE102017207329A1 (de) 2017-05-02 2017-05-02 Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung
PCT/EP2018/060136 WO2018202438A1 (de) 2017-05-02 2018-04-20 Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017207329.2A DE102017207329A1 (de) 2017-05-02 2017-05-02 Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102017207329A1 true DE102017207329A1 (de) 2018-11-08

Family

ID=62143110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017207329.2A Withdrawn DE102017207329A1 (de) 2017-05-02 2017-05-02 Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
DE (1) DE102017207329A1 (de)
WO (1) WO2018202438A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021001001A1 (de) * 2019-07-02 2021-01-07 Continental Automotive Gmbh Kühlanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023450A1 (en) * 1993-03-31 1994-10-13 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US20060118925A1 (en) * 2004-12-03 2006-06-08 Chris Macris Liquid metal thermal interface material system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
CN103906358A (zh) * 2013-11-26 2014-07-02 番禺得意精密电子工业有限公司 电连接器
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023450A1 (en) * 1993-03-31 1994-10-13 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US20060118925A1 (en) * 2004-12-03 2006-06-08 Chris Macris Liquid metal thermal interface material system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021001001A1 (de) * 2019-07-02 2021-01-07 Continental Automotive Gmbh Kühlanordnung

Also Published As

Publication number Publication date
WO2018202438A1 (de) 2018-11-08

Similar Documents

Publication Publication Date Title
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102014206608A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
EP2516321B1 (de) Sensor mit einem vorzugsweise mehrschichtigen keramiksubstrat und verfahren zu dessen herstellung
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE112015005836T5 (de) Leistungsmodul
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2018202439A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
AT516724B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102015200031A1 (de) Platine und elektronische vorrichtung
DE102017207329A1 (de) Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung
DE102017206925A1 (de) Verfahren zum Erzeugen einer Diffusionslötverbindung
WO2016146613A1 (de) Elektronische steuervorrichtung
EP3547360A1 (de) Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE102019126311B3 (de) Stromleitendes Kühlelement, System und Verfahren zur Wärmeabführung von leistungselektronischen Bauteilen auf Platinen
DE102016208498A1 (de) Elektronische Baugruppe mit zwischen zwei Schaltungsträgern befindlichen Bauelement und Verfahren zu deren Herstellung
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE102023126086A1 (de) Leistungsmodul und verfahren zur herstellung desselben
DE102020206145A1 (de) Verfahren zur Herstellung eines Leistungsmoduls, Leistungsmodul, elektrische Vorrichtung sowie Kraftfahrzeug
WO2021170472A1 (de) Substrathalbzeug für eine leistungselektronische baugruppe

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee