-
Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Herstellungsverfahren der Halbleitertechnologie, und im speziellen auf ein Herstellungsverfahren zum Herstellen und Auslesen einer kryptografischen Schaltung.
-
Für Sicherheitsanwendungen sind PUFs (PUF = physical uncloneable function, dt. physikalisch unklonbare Funktion) eine Möglichkeit eine sichere Authentifizierung zu ermöglichen, wobei für sogenannte starke PUFs (engl. strong PUFs) vorher gewisse an jedem hergestelltem Teil individuell gemessene Wertepaare (Challenge Response Pairs, CRP, dt. Anforderungs-Antwort-Paar) benötigt werden.
-
Aktuell ist es so, dass die PUF Strukturen gefertigt und im Anschluss die CRPs ausgelesen und in einer Datenbank gespeichert werden.
-
Der große Nachteil an diesem Verfahren ist, dass der Hersteller (ggf. Auftragsfertiger) sowie Unbekannte in der gesamten Transportkette theoretisch Zugriff auf die PUFs haben und die CRPs auslesen könnten, was ein hohes Sicherheitsrisiko darstellt. Die Angriffsmöglichkeit besteht, da für den Auslesevorgang Leitungen, Anschlüsse und ggf. Schaltungsteile benötigt werden, welche auch durch den Angreifer verwendet werden können. Es existieren daher Lösungen, bei denen die entsprechenden Schaltungsteile nach der erstmaligen Bestimmung der CRPs durch eine Modifikation unbrauchbar gemacht werden, z.B. mittels Durchbrennen von elektronischen Sicherungen bzw. durch Beschreiben einmalig programmierbarer Speicher (OTP). Diese Lösungen haben zum einen Schwächen hinsichtlich der Langzeitstabilität oder lassen sich durch verhältnismäßig einfache Modifikationen am gefertigten Teil (z.B. mittels focused ion beam, FIB) rückgängig machen oder umgehen. Eine verhältnismäßig große Anzahl bekannter CRPs vorausgesetzt lassen sich durch den Angreifer Vorhersagen über das nächste CRP treffen, weshalb ein Zugriff wie oben beschrieben unbedingt zu verhindern ist.
-
Die
US 4 446 475 A zeigt einen integrierten Schaltungschip mit einem digitalen Speicher, wobei ein direkter Zugriff auf zumindest einen Teil des Speichers verhindert wird. Kontaktpads mit Leitungen zum Verbinden der Kontaktpads mit dem Speicherbus sind vorgesehen, wobei ein Sicherheitscode während des Wafer-Tests in einen Teil des Speichers programmiert werden kann, wobei die Kopplungsleitungen zwischen den Kontaktpads und dem Speicherbus zerstört werden, wenn der integrierte Schaltungschip von dem Wafer entfernt wird.
-
Die
DE 10 2011 081 421 A1 zeigt ein System zur sicheren Übertragung von Daten mit einer Steuereinrichtung, welche dazu ausgebildet ist, mittels einer physikalisch nicht nachahmbaren Funktion, PUF, einen kryptographischen Schlüssel zu erzeugen, und mit einem Sicherheitsmodul, welches dazu ausgebildet ist, mit der Steuereinrichtung, basierend auf dem erzeugten kryptographischen Schlüssel, verschlüsselt und/oder authentisch zu kommunizieren.
-
Die
US 6 365 443 B1 zeigt einen Halbleiterwafer, wobei auf dem Halbleiterwafer Chipbereiche zum Speichern von Speicherbereichen, Ritzbereiche zum Schneiden des Halbleiterwafers, Pads zum Zuführen elektrischer Signale von außen zum Schreiben von Daten in die Speicherbereiche, und Leitungsdrähte zum elektrischen Verbinden der Pads vorgesehen sind. Nachdem Daten in die Speicherbereiche durch die Pads geschrieben worden sind, wird der Halbleiterwafer entlang der Ritzbereiche geschnitten, wodurch Halbleiterchips erhalten werden. Zum Zeitpunkt dieses Schneidens werden die Pads oder die Leitungsdrähte abgeschnitten.
-
Die US 2003 / 0 021 421 A1 zeigt ein Verfahren zum Herstellen einer Entschlüsselungsvorrichtung, die eine kryptographische Vorrichtung und einen Entschlüsselungsschlüssel enthält.
-
Die US 2012 / 0 199 948 A1 zeigt einen Halbleiterchip mit einem Halbleitersubstrat, einen integrierten Schaltungsbereich mit einer integrierten Schaltung und Leiterbahnen, die sich über den integrierten Schaltungsbereich erstrecken. Um den Halbleiterchip gegen einen physikalischen Angriff zu schützen, umfasst der Halbleiterchip eine Anordnung von Schutzkondensatoren, die sich über die Leiterbahnen erstrecken.
-
Die US 2015 / 0 226 785 A1 bezieht sich auf ein Testverfahren zum Testen eines Chips. Es wird ein Halbleiterwafer mit einem Die-Bereich und einem Ritzbereich bereitgestellt, und der Halbleiterwafer enthält einen Die und eine Testschaltung. Der Chip ist auf dem Chipbereich des Halbleiterwafers ausgebildet, und der Chip enthält eine Hauptschaltung. Die Testschaltung ist auf der Anritzfläche des Halbleiterwafers angeordnet und zum Testen der Hauptschaltung elektrisch mit dem Chip verbunden.
-
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, die Sicherheit der kryptografischen Schaltung gegen unautorisiertes Auslesen zu verbessern.
-
Diese Aufgabe wird durch die unabhängigen Patentansprüche gelöst.
-
Vorteilhafte Weiterbildungen finden sich in den abhängigen Patentansprüchen.
-
Ausführungsbeispiele schaffen ein Herstellungsverfahren, mit folgenden Schritten:
- - Bereitstellen eines Halbleitersubstrats, wobei das Halbleitersubstrat eine kryptographische Schaltung und einen nichtflüchtigen Speicher aufweist;
- - Ermitteln einer kryptographischen Information der kryptographischen Schaltung;
- - Speichern der kryptographischen Information auf dem Speicher; und
- - Auftrennen des Halbleitersubstrats zwischen der kryptographischen Schaltung und dem Speicher, so dass die kryptographische Schaltung und der Speicher auf voneinander vollständig getrennten Teilen des Substrats angeordnet sind.
-
Der vorliegenden Erfindung liegt die Idee zugrunde, bei der Herstellung der kryptographischen Schaltung die kryptographische Information der kryptographischen Schaltung auf Halbleiterebene auszulesen und in einem Speicher zu speichern, der auf dem gleichen Halbleitersubstrat angeordnet ist wie die kryptografische Schaltung, und das Halbleitersubstrat im Anschluss an das Auslesen der kryptografischen Information zwischen kryptografischer Schaltung und Speicher aufzutrennen, um die kryptografische Schaltung und den Speicher vollständig, z.B. mechanisch und elektrisch, voneinander zu trennen.
-
Weitere Ausführungsbeispiele schaffen ein Halbleitersubstrat, wobei das Halbleitersubstrat eine kryptografische Schaltung, einen nichtflüchtigen Speicher und eine Ausleseschaltung aufweist, wobei die Ausleseschaltung ausgebildet ist, um die kryptografische Schaltung auszulesen, um eine kryptografische Information zu erhalten, und um die kryptografische Information in dem Speicher zu speichern.
-
Im Folgenden werden bevorzugte Ausführungsbeispiele des Herstellungsverfahrens näher beschrieben.
-
Bei Ausführungsbeispielen kann die kryptographische Schaltung eine physikalisch unklonbare Funktion sein bzw. eine physikalisch unklonbare Funktion abbilden (oder implementieren).
-
Bei Ausführungsbeispielen kann die kryptographische Information ein Anforderungs-Antwort-Paar oder ein Satz von Anforderungs-Antwort-Paaren sein.
-
Beispielsweise kann eine Anforderung eine Bitfolge sein, die an die kryptographische Schaltung angelegt wird. Die Antwort kann ebenfalls eine Bitfolge sein kann, die die kryptografische Schaltung ansprechend auf die Anforderung ausgibt. Die Anforderung und die Antwort können zusammen als Anforderungs-Antwort-Paar in dem nichtflüchtigen Speicher gespeichert werden.
-
Bei Ausführungsbeispielen kann die kryptographische Information ausschließlich auf dem nichtflüchtigen Speicher gespeichert werden.
-
Beispielsweise kann hierdurch sichergestellt werden, dass die kryptografische Information sowohl während der Herstellung als auch auf dem Transportweg geschützt ist. Selbst der Hersteller der kryptografischen Schaltung hat somit keinen Zugriff auf die kryptografische Information.
-
Bei Ausführungsbeispielen kann das Halbleitersubstrat eine Ausleseschaltung zum Auslesen der kryptographischen Schaltung aufweisen. In diesem Fall kann die kryptographische Information durch die Ausleseschaltung ausgelesen und auf dem nichtflüchtigen Speicher gespeichert werden.
-
Beispielsweise kann die kryptographische Schaltung die Ausleseschaltung aufweisen. Ferner kann der Speicher die Ausleseschaltung aufweisen. Natürlich kann die Ausleseschaltung auch extern zu der kryptographischen Schaltung und dem Speicher ausgeführt sein.
-
Bei Ausführungsbeispielen kann das Halbleitersubstrat eine Datenleitung aufweisen, die den Speicher mit der kryptografischen Schaltung verbindet.
-
Bei Ausführungsbeispielen kann die Ausleseschaltung eine Datenleitung aufweisen, die den Speicher mit der kryptografischen Schaltung verbindet.
-
Beispielsweise kann die Datenleitung eine Leiterbahn, ein Halbleiterkanal oder ein optischer Kanal oder eine induktive oder elektromagnetische Übertragungsstrecke (on-chip-Antenne) sein.
-
Beim Auftrennen des Halbleitersubstrats kann die Datenleitung getrennt werden.
-
Bei Ausführungsbeispielen kann die Datenleitung über eine elektrisch trennbare Sicherung (z.B. Unterbrecher oder Transistor) mit dem Speicher verbunden sein. Nach dem Ermitteln der kryptographischen Information kann die elektrische Verbindung zwischen Datenkanal und Speicher durch die Sicherung getrennt werden.
-
Bei Ausführungsbeispielen kann die Datenleitung über eine elektrisch trennbare Sicherung (z.B. Unterbrecher oder Transistor) mit der kryptografischen Schaltung verbunden sein. Nach dem Ermitteln der kryptographischen Information kann die elektrische Verbindung zwischen Datenkanal und kryptografischer Schaltung durch die elektrisch trennbare Sicherung getrennt werden.
-
Bei Ausführungsbeispielen kann das Halbleitersubstrat eine Schirmung aufweisen, die die Datenleitung schirmt.
-
Die Schirmung kann zumindest eine Schirmungslage aufweisen, die sich von der kryptografischen Schaltung bis zum Speicher erstreckt und breiter als die Datenleitung ist.
-
Die Schirmung kann zwei (oder mehr) Schirmungslagen aufweisen, wobei die Datenleitung zwischen den zwei Schirmungslagen verläuft. Das Herstellungsverfahren kann einen Schritt des Ermittelns einer Abweichung zumindest eines Kapazitätswerts der zwei Schirmungslagen oder einer Abweichung eines Kapazitätsverhältnisses zwischen den zwei Schirmungslagen aufweisen, um einen externen Eingriff zu erkennen.
-
Beispielsweise können Kapazitätswerte zwischen der jeweiligen Schirmungslage und der Datenleitung gemessen werden, wobei bei einer Änderung zumindest eines der beiden Kapazitätswerte, oder einer Änderung eines Verhältnisses zwischen den zwei Kapazitätswerten auf einen externen Angriff geschlossen werden kann.
-
Beispielsweise kann jede Schirmungslage aus nebeneinander platzierten, gematchten Kondensatoren bestehen. Weicht deren Kapazitätsverhältnis zueinander vom Sollwert ab liegt eine Manipulation des Chips vor.
-
Beispielsweise kann der Widerstandswert der Schirmungslage gemessen werden um eine Manipulation des Chips feststellen zu können.
-
Bei Ausführungsbeispielen kann die Datenleitung eine differentielle Datenleitung sein.
-
Bei Ausführungsbeispielen kann die Datenleitung eine optische Datenleitung sein.
-
Ausführungsbeispiele der vorliegenden Erfindung werden bezugnehmend auf die beiliegenden Figuren näher beschrieben. Es zeigen:
- 1 ein Flussdiagramm eines Herstellungsverfahrens, gemäß einem Ausführungsbeispiel;
- 2 eine schematische Draufsicht auf das Halbleitersubstrat mit der PUF und dem Speicher, gemäß einem Ausführungsbeispiel;
- 3 eine schematische Querschnittsansicht des Halbleitersubstrats mit der PUF und dem Speicher, wobei die PUF und der Speicher über einen Kanal miteinander verbunden sind, gemäß einem Ausführungsbeispiel;
- 4 eine schematische Draufsicht auf das Halbleitersubstrat mit der PUF und dem Speicher, wobei der Kanal zwischen PUF und Speicher Sicherungen zum Trennen der elektrischen Verbindung aufweist, gemäß einem Ausführungsbeispiel;
- 5 eine schematische Draufsicht auf das Halbleitersubstrat mit der PUF und dem Speicher, wobei das Halbleitersubstrat eine Schirmung aufweist, die die Datenleitung zwischen PUF und Speicher schirmt, gemäß einem Ausführungsbeispiel;
- 6 eine schematische Draufsicht auf das Halbleitersubstrat mit der PUF und dem Speicher, wobei die PUF und der Speicher über eine symmetrische Datenleitung miteinander verbunden sind, gemäß einem Ausführungsbeispiel; und
- 7 eine schematische Draufsicht auf das Halbleitersubstrat mit der PUF und dem Speicher, wobei die PUF und der Speicher über eine optische Datenleitung miteinander verbunden sind, gemäß einem Ausführungsbeispiel.
-
In der nachfolgenden Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung werden in den Figuren gleiche oder gleichwirkende Elemente mit dem gleichen Bezugszeichen versehen, so dass deren Beschreibung untereinander austauschbar ist.
-
1 zeigt ein Flussdiagramm eines Herstellungsverfahrens 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Herstellungsverfahren 200 umfasst einen Schritt 202 des Bereitstellens eines Halbleitersubstrats, wobei das Halbleitersubstrat eine kryptographische Schaltung und einen nichtflüchtigen Speicher aufweist. Ferner umfasst das Herstellungsverfahren 200 einen Schritt 204 des Ermittelns einer kryptographischen Information der kryptographischen Schaltung. Ferner umfasst das Herstellungsverfahren 200 einen Schritt 206 des Speicherns der kryptographischen Information auf dem Speicher. Ferner umfasst das Herstellungsverfahren 200 einen Schritt 208 des Auftrennens des Halbleitersubstrats zwischen der kryptographischen Schaltung und dem Speicher, so dass die kryptographische Schaltung und der Speicher auf voneinander vollständig getrennten Teilen des Halbleitersubstrats angeordnet sind.
-
Das in 1 gezeigte Herstellungsverfahren wird nachfolgend anhand der 2 bis 7 detailliert beschrieben. In der nachfolgenden Beschreibung wird beispielhaft davon ausgegangen, dass die kryptografische Schaltung eine physikalisch unklonbare Funktion (PUF) ist und dass die kryptografische Information ein Anforderungs-Antwort-Paar oder ein Satz von Anforderungs-Antwort-Paaren ist. Die nachfolgende Beschreibung ist jedoch genauso auf andere kryptografische Schaltungen und/oder andere kryptografische Informationen anwendbar.
-
Die nachfolgenden 2 bis 7 zeigen dabei schematische Ansichten des Halbleitersubstrats 102 nach dem Schritt 202 des Bereitstellens des Halbleitersubstrats 102 mit der kryptographischen Schaltung (PUF) 104 und dem Speicher 106 und weiteren optionalen Merkmalen. Die 2 bis 7 zeigen also schematische Ansichten eines Zwischenprodukts des Herstellungsverfahrens 200, wobei dieses Zwischenprodukt für die Durchführung der Schritte 204 und 206 des Herstellungsverfahrens 200 genutzt werden kann, bevor dieses im Anschluss daran im Schritt 208 getrennt wird.
-
2 zeigt eine schematische Draufsicht auf das Halbleitersubstrat 102 mit der PUF 104 und dem Speicher 106, gemäß einem Ausführungsbeispiel. Wie in 2 zu erkennen ist, können die PUF 104 und der Speicher 106 auf demselben Halbleitersubstrat 102, z.B. einem Wafer, bereitgestellt werden.
-
Bei Ausführungsbeispielen können die PUF 104 und der Speicher 106 über eine Datenleitung 108 miteinander verbunden sein. Die Datenleitung 108 kann beispielsweise eine Leiterbahn oder ein Halbleiterkanal sein.
-
Bei Ausführungsbeispielen kann das Halbleitersubstrat 102 eine Ausleseschaltung (nicht gezeigt in 2) aufweisen. Die Ausleseschaltung kann auf dem Halbleitersubstrat 102 als eigenständige Schaltung ausgeführt sein, oder in der PUF 104 oder in dem Speicher 106 integriert sein.
-
Bei Ausführungsbeispielen kann die Ausleseschaltung mit der PUF 104 verbunden sein. Die Ausleseschaltung kann mit dem Speicher 104 verbunden sein. Die PUF 104 und der Speicher 106 können dabei direkt miteinander verbunden sein. Alternativ können die PUF 104 und der Speicher 106 über die Ausleseschaltung miteinander verbunden sein. Zum Beispiel kann die Ausleseschaltung zwischen PUF 104 und Datenleitung 108 (z.B. wenn die Ausleseschaltung in der PUF 104 integriert ist oder benachbart zur PUF 104 angeordnet ist) oder zwischen Datenleitung 108 und Speicher 106 (z.B. wenn die Ausleseschaltung in dem Speicher 106 integriert ist oder benachbart zum Speicher 106 angeordnet ist) geschaltet sein.
-
Bei Ausführungsbeispielen kann während der Herstellung auf Waferebene ein CRP oder ein Satz von CRPs aus der PUF 104 ausgelesen werden und in dem Speicher 106 gespeichert werden. Die Ausleseschaltung kann dabei ausgebildet sein, um ein CRP oder ein Satz von CRPs aus der PUF 104 auszulesen und in den Speicher 106 zu speichern.
-
Beispielsweise kann die Ausleseschaltung eine Anforderung, z.B. eine Bitfolge, an die PUF 104 anlegen. Die Antwort der PUF 104, z.B. ebenfalls eine Bitfolge, kann über die Datenleitung direkt in den Speicher 106 oder über die Ausleseschaltung in den Speicher 106 geschrieben werden. In beiden Fällen kann die Ausleseschaltung die Anforderung ebenfalls in den Speicher 106 schreiben, so dass in dem Speicher ein Anforderungs-Antwort-Paar gespeichert ist.
-
Nach dem Auslesen der PUF 104, kann das Halbleitersubstrat 102 zwischen der PUF 104 und dem Speicher 106 aufgetrennt werden, so dass die PUF 104 und der Speicher 106 auf vollständig voneinander getrennten Teilen des Halbleitersubstrats 102 angeordnet sind.
-
Beispielsweise kann das Halbleitersubstrat 102 durch Sägen (oder ein anderes Trennverfahren der Halbleitertechnologie) zwischen der PUF 104 und dem Speicher 106 getrennt werden. In 2 (und auch in den 3 bis 7) ist der Sägekanal 110, der zwischen PUF 104 und Speicher 106 verläuft, beispielhaft eingezeichnet.
-
Bei Ausführungsbeispielen können die CRPs (der PUF 104) also bereits auf Wafer-Ebene durch einen Speicherchip 106 ausgelesen werden. Hierdurch kann ein Schlüssel-Schloss-Prinzip zwischen zwei ICs (PUF 104 und Speicher 106) entstehen. Über eine integrierte Schaltung kann die PUF Struktur ausgelesen und über einen Kontakt die CRPs in einen benachbarten Speicherbaustein 106 (z.B. ein ROM (ROM = read only memory, dt. Festwertspeicher) oder ähnliches) gespeichert werden. Dieser Speicher 106 kann gegen unautorisiertes Auslesen geschützt werden, beispielsweise indem jeder Zugriff protokolliert (Zähler) und der ausgelesene Schlüssel unbrauchbar gemacht wird. Damit kann ein späterer Zugriff mit diesem Schlüssel unmöglich gemacht werden. Zusätzlich können weitere Methoden eingesetzt werden, um ein invasives Auslesen zu verhindern bzw. dies zu erkennen und die Chips auszusortieren. Nachdem die CRPs ausgelesen wurden, können die beiden ICs (PUF 104 und Speicher 106) durch normale IC-Trennverfahren (z.B. Sägen) voneinander getrennt und jeder für sich in ein Package gebondet werden. Dieses Verfahren kann beispielsweise von Automobilherstellern verwendet werden, welche die PUF Strukturen zur Authentifizierung mit Funkschlüsseln nutzen, aber diese extern herstellen lassen. Als Erweiterung können verschiedene Sicherheitsmechanismen zum Einsatz kommen, wie z.B. eine synchrone oder asynchrone Verschlüsselung der CRPs oder eine Schirmung der Ausleseleitungen 108 mit kapazitiver Angriffserkennung. Ebenfalls kann die PUF 104 ihre Hamming-Distanz bestimmen, um nur sichere CRPs zuzulassen und so eventuelle Manipulation seiner Zufälligkeit zu verhindern. Im Rahmen eines BIST (BIST = bulld-in-self-test, dt. eingebauter Selbsttest) kann der Speicherbaustein 106 die Konsistenz und Entropie der CRPs prüfen.
-
Im Folgenden werden die in 2 gezeigte PUF-Struktur 104 und Speicherstruktur 106 als gegeben angesehen und teilweise allgemein mit IC bezeichnet. Die nachfolgenden Ausführungsbeispiele gehen dabei von 2 aus, also dem Paar aus einer PUF 104 und einem Speicher 106. Der Auslesevorgang der Schlüssel (oder CRPs) kann (z.B. durch den BIST) gestartet werden, sobald über einen Waferprober die elektrische Versorgung hergestellt wird. Nach Beendigung des Auslesevorgangs kann (z.B. durch den BIST) optional eine Sicherung (engl. Fuse) ausgelöst werden (siehe 4), so dass der Datenkanal 108 nicht mehr benutzt werden kann.
-
3 zeigt eine schematische Querschnittsansicht des Halbleitersubstrats 102 mit der PUF 104 und dem Speicher 106, wobei die PUF 104 und der Speicher 106 über einen Kanal 108 (z.B. für die Übertragung im BIST Modus) miteinander verbunden sind. Im Detail kann ein Kontakt 112 (z.B. Ausgangskontakt oder Ausgangsanschluss) der PUF 104 mit einem Kontakt 114 (z.B. Eingangskontakt oder Eingangsanschluss) des Speichers 106 über den Kanal 108 verbunden sein.
-
Beispielsweise können die ICs 104,106 mittels einfachem Widerstandskanal 108 verbunden sein. Dieser kann zum einen im Silizium Wafer mitstrukturiert worden sein, zum Beispiel durch n+ Implantation oder in einem zusätzlichen Schritt mit einem Polysilizium Widerstands-Kanal oder mit einer Metall-Verdrahtung hergestellt werden. Dabei kann ein Ausgang der PUF 104 mit einem Eingang des Speichers 106 direkt verbunden sein. Dies stellt die einfachste Form des „Pairings“ der beiden ICs 104,106 dar. Dies bietet allerdings auch keine Sicherheitsmechanismen gegen Abhören des Widerstands-Kanals 108 mittels Mikroprobing während des Auslesevorgangs.
-
4 zeigt eine schematische Draufsicht auf das Halbleitersubstrat 102 mit der PUF 104 und dem Speicher 106, wobei der Kanal 108 zwischen PUF 104 und Speicher 106 Sicherungen 116 aufweist. Über die Sicherungen 116 kann die elektrische Verbindung des Kanals 108 nach dem Auslesen der PUF 104 getrennt werden.
-
Im Gegensatz zu dem in 3 gezeigtem Ausführungsbeispiel, bei dem die PUF 104 im Nachhinein noch ausgelesen werden könnte, da die Leitungsenden offen zugänglich sind, kann dies in dem in 4 gezeigtem Ausführungsbeispiel durch Sicherungen 116 (engl. fuses) verhindert werden. Diese können beispielsweise innerhalb der ICs 104,106 z.B. in die Widerstandsleitung 108 eingebaut werden. Sobald der Auslesevorgang beendet ist, können die Sicherungen getrennt werden, um die Widerstandsleitung zu unterbrechen, so dass keine offenen Leitungsenden mehr zugänglich sind. Hierdurch können die Leitungen ferner gegen äußere Umwelteinflüsse geschützt werden und eine Degradation der ICs 104,106 kann verhindert werden.
-
5 zeigt eine schematische Draufsicht auf das Halbleitersubstrat 102 mit der PUF 104 und dem Speicher 106, wobei das Halbleitersubstrat 102 eine Schirmung 118 aufweist, die die Datenleitung 108 zwischen PUF 104 und Speicher 106 schirmt. Wie in 5 zu erkennen ist, kann die Schirmung 118 eine Schirmungslage aufweisen, die sich von PUF 104 bis Speicher 106 erstreckt und/oder breiter als die Datenleitung 108 ist, z.B. so dass in einer Draufsicht auf das Halbleitersubstrat 102 die Datenleitung 108 vollständig von der Schirmungslage bedeckt ist. Die Schirmung 118 kann ferner eine weitere Schirmungslage aufweisen, die in der Draufsicht auf das Halbleitersubstrat 102 unterhalb der Datenleitung 108 verläuft. Die Schirmung 118 kann also zwei Schirmungslagen aufweisen, die benachbart zueinander angeordnet sind bzw. parallel zueinander verlaufen, wobei die Datenleitung 108 zwischen den zwei Schirmungslagen angeordnet ist.
-
Durch die in 5 dargestellte Schirmung 118 z.B. mittels Metalllagen oder Implantation in den Wafer 102 kann der Ausleseprozess gegen Angriffe, wie z.B. Mikroprobing, geschützt werden. Dabei können die Metalllagen auf bzw. unter die Widerstandsleitung 108 prozessiert werden und beispielsweise auf ein festes Potential, wie z.B. Masse, gelegt werden. Die Schirmungsbahnen können dabei so breit sein, dass sie die Widerstandsleitung 108 von der Breite deutlich überschreiten, siehe 5. Auf diese Weise kann ein direktes Kontaktieren oder ein Messen des elektrischen Feldes der Leitung 108 verhindert werden.
-
Bei Ausführungsbeispielen können zur Erkennung eines externen Angriffs die Kapazitätswerte zwischen der jeweiligen Schirmlage und der Datenleitung gemessen werden. Eine Veränderung zumindest eines der beiden Kapazitätswerte oder eine Abweichung der Kapazitätswerte voneinander oder eine Veränderung des Verhältnisses zwischen den Kapazitätswerten kann auf einen externen Angriff hindeuten.
-
Das in Bezug auf 5 beschriebene Prinzip kann also zusätzlich für eine Kapazitätsmessung zwischen Widerstandsleitung 108 und Schirmung 118 genutzt werden. Beispielsweise können Abweichungen im Kapazitätsverhältnis der Ober- und Unterseitenschirmung beobachtet werden. Dadurch kann ein Eingriff von außen in einem veränderten Kapazitätswert an der Ober- bzw. Unterseite sichtbar werden. Eine Kompensation der Kapazitätsverhältnisänderung durch gleichzeitige Manipulation der Ober- und Unterseite durch einen Angreifer ist unwahrscheinlich. Aus diesem Grund kann diese Struktur aktiv auf einen Eingriff reagieren und die kompromittierten ICs 104,106 evtl. sogar unbrauchbar machen.
-
Ferner können für die Schirmung der Leitung 108 mehrere angepasste (engl. matched) Kondensatoren oder Widerstände genutzt werden. Bei einer Manipulation wird deren Kapazitäts- oder Widerstandsverhältnis untereinander gestört, sodass ein Angriff detektiert werden kann. Auch über Widerstands- und Kapazitätswerte können Angriffe detektiert werden.
-
6 zeigt eine schematische Draufsicht auf das Halbleitersubstrat 102 mit der PUF 104 und dem Speicher 106, wobei die PUF 104 und der Speicher 106 über eine symmetrische Datenleitung 108 mit zwei Kanälen 108_1, 108_2 miteinander verbunden sind.
-
Um zu verhindern, dass sogenannte Seitenkanalangriffe (engl. side-channel-attacks) durchgeführt werden, bei denen beispielsweise der Stromverbrauch gemessen wird, um auf die übertragenen Daten zu schließen, kann zusätzlich die Datenübertragung differenziell durchgeführt werden. Dabei werden die eigentlichen Daten sowie die Inversen dazu parallel übertragen, siehe 6. Dabei kann darauf geachtet werden, dass diese auf ähnliche Weise prozessiert werden, wie beispielsweise in 6 zu sehen ist. Dadurch kann sichergestellt werden, dass die Pfade jeweils den gleichen Strom für 0 und 1 verbrauchen. Dieses Konzept sollte in diesem Fall auch schon für die ICs 104,106 gelten, da hier lediglich die Datenübertragung abgesichert wird.
-
7 zeigt eine schematische Draufsicht auf das Halbleitersubstrat 102 mit der PUF 104 und dem Speicher 106, wobei die PUF 104 und der Speicher 106 über eine optische Datenleitung 108 miteinander verbunden sind. Wie in 7 zu erkennen ist, kann die PUF 104 dabei einen optischen Sender 120 aufweisen, während der Speicher 106 einen optischen Empfänger 122 aufweisen kann, wobei der optische Sender 120 über die optische Datenleitung 108 mit dem optischen Empfänger 122 verbunden ist.
-
Als Alternative zur elektrischen Übertragung kann also auch eine optische Übertragung mit mindestens einem Sender 120 und mindestens einem Empfänger 122 in Form von optischen Bauelementen gemäß 7 realisiert werden. Dadurch kann der Übertragungskanal gegen verschiedene Angriffe durch Abhören gesichert werden. Weiterhin existieren keine offenen Kanalenden wodurch ein nachträgliches Auslesen verhindert werden kann.
-
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung ausgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
-
Die hierin beschriebenen Verfahren können beispielsweise unter Verwendung eines Hardware-Apparats, oder unter Verwendung eines Computers, oder unter Verwendung einer Kombination eines Hardware-Apparats und eines Computers implementiert werden.
-
Die hierin beschriebenen Verfahren, oder jedwede Komponenten der hierin beschriebenen Verfahren können zumindest teilweise durch Hardware und/oder durch Software ausgeführt werden.
