DE102017126262A1

DE102017126262A1 - Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer

Info

Publication number: DE102017126262A1
Application number: DE102017126262.8A
Authority: DE
Inventors: Hans Lindberg; Martin Schellenberger; Maike Stern
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2017-11-09
Filing date: 2017-11-09
Publication date: 2019-05-09

Abstract

Es wird ein Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips (2) auf einem Wafer (1) beschrieben, bei dem eine Gruppe von Testhalbleiterchips aus der Vielzahl von Halbleiterchips (2) selektiert wird, wobei die Anzahl der Testhalbleiterchips nicht mehr als 20 % der Gesamtzahl der Hableiterchips (2) auf dem Wafer (1) beträgt. Die Messung des mindestens einen optischen oder elektrischen Parameters wird an den Testhalbleiterchips durchgeführt und der mindestens eine optische oder elektrische Parameter der Halbleiterchips (2), die nicht selektiert wurden, berechnet.

Description

Es wird ein Verfahren beschrieben, mit dem ein oder mehrere elektrische oder optische Parameter einer Vielzahl von Halbleiterchips, insbesondere optoelektronischer Halbleiterchips, bestimmt werden, wobei die Halbleiterchips auf einem Wafer angeordnet sind. Das Verfahren kann insbesondere auch dazu dienen, defekte Halbeleiterchips zu identifizieren.
Elektronische oder optoelektronische Halbleiterchips wie beispielsweise LED-Chips werden in der Regel in großen Stückzahlen gleichzeitig auf einem Wafer hergestellt. Der Wafer kann insbesondere ein zum Aufwachsen der Halbleiterschichten des Halbleiterchips geeignetes Substrat sein. Bis zur Vereinzelung des Wafers zu einzelnen Bauelementen werden die Halbleiterchips im Waferverbund prozessiert.
Zur Qualitätssicherung und insbesondere zur Identifizierung von defekten Halbleiterchips werden in der Regel Messungen der elektrischen und/oder optischen Eigenschaften noch im Waferverbund durchgeführt. Mit der zunehmenden Miniaturisierung der Halbleiterchips erhöht sich die Anzahl der Halbleiterchips pro Wafer. Dies verlängert die Messzeit zur elektrischen und/oder optischen Charakterisierung der Halbleiterchips erheblich. Das Testen der Halbleiterchips ist deshalb ein erheblicher Kostenfaktor bei der Herstellung von Halbleiterchips. Durch die mit der zunehmenden Miniaturisierung ebenfalls kleiner werdenden Kontaktpads der Halbleiterchips nimmt auch die Schwierigkeit zu, diese mit Testnadeln zu kontaktieren, wodurch sich die Messzeit noch weiter verlängert. Für sehr kleine Bondpads ist eine Messung sogar unmöglich.
Eine zu lösende Aufgabe besteht somit darin, ein Verfahren anzugeben, das die Bestimmung mindestens eines elektrischen und/oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer mit verringertem Zeitbedarf und hoher Zuverlässigkeit ermöglicht.
Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform wird bei dem Verfahren mindestens ein elektrischer oder optischer Parameter einer Vielzahl von Halbleiterchips auf einem Wafer bestimmt. Dass der mindestens eine elektrische oder optische Parameter der Vielzahl von Halbleiterchips bestimmt wird, bedeutet im vorliegenden Zusammenhang, dass der Parameter entweder gemessen oder rechnerisch bestimmt wird.
Der mindestens eine elektrische oder optische Parameter wird vorteilhaft nicht für alle Halbleiterchips des Wafers gemessen. Vielmehr umfasst das Verfahren das Selektieren einer Gruppe von Testhalbleiterchips aus der Vielzahl von Halbleiterchips, wobei die Anzahl der Testhalbleiterchips vorzugsweise nicht mehr als 20 % der Gesamtzahl der Halbleiterchips des Wafers beträgt.
Eine Messung des mindestens einen elektrischen oder optischen Parameters erfolgt vorteilhaft nur an den Testhalbleiterchips. Nachfolgend wird der mindestens eine elektrische oder optische Parameter für diejenigen Halbleiterchips des Wafers, die nicht selektiert wurden, berechnet, insbesondere durch Interpolation, Extrapolation oder Regression von Daten der Testhalbleiterchips.
Dadurch, dass die Messung des mindestens einen elektrischen oder optischen Parameters nur an den selektierten Testhalbleiterchips erfolgt, deren Anzahl nicht mehr als 20 % der Gesamtzahl der Halbleiterchips des Wafers beträgt, reduziert sich die erforderliche Zeit für die Messung erheblich. Dennoch stellt das Verfahren die Werte des elektrischen oder optischen Parameters auch für die übrigen Halbleiterchips bereit, indem der Parameter für die übrigen Halbleiterchips rechnerisch bestimmt wird.
Gemäß einer bevorzugten Ausführungsform beträgt die Anzahl der Testhalbleiterchips nicht mehr als 10 % der Gesamtzahl der Halbleiterchips, besonders bevorzugt nicht mehr als 5 % der Halbleiterchips. Umso geringer die Anzahl der Testhalbleiterchips relativ zur Gesamtzahl der Halbleiterchips ist, desto geringer kann die erforderliche Messzeit ausfallen.
Gemäß einer bevorzugten Ausgestaltung umfasst das Selektieren der Testhalbleiterchips das Auswerten von Daten mindestens einer Vor-Messung. Bei der Vor-Messung handelt es sich um eine Messung, die insbesondere schon vor dem Selektieren der Halbleiterchips durchgeführt wird, oder deren Daten in einem Datenspeicher abgelegt sind und von dort ausgelesen werden können. Insbesondere werden bei dem Verfahren vorteilhaft Daten von mindestens einer Vor-Messung in einen Datenspeicher eingelesen und automatisiert ausgewertet, insbesondere durch Anwendung eines vorgegebenen Algorithmus.
Das Selektieren der Testhalbleiterchips erfolgt insbesondere nicht ausschließlich nach einem vorgegebenen Raster und/oder nach dem Zufallsprinzip, sondern es werden vorteilhaft bereits gewonnene Daten aus früher erfolgten Messungen des Wafers oder von anderen Wafern dazu eingesetzt, die Testhalbleiterchips sehr gezielt zu selektieren. Wenn beispielsweise bei einer Vor-Messung des gleichen Wafers oder bei Vor-Messungen von vergleichbaren Wafern Halbleiterchips an bestimmten Positionen, zum Beispiel am Rand des Wafers, auffällige Abweichungen des elektrischen oder optischen Parameters oder sogar eine erhöhte Ausfallwahrscheinlichkeit der Halbleiterchips zeigen, werden solche Halbleiterchips bevorzugt selektiert.
Bei einer Ausgestaltung des Verfahrens umfassen die Daten der Vor-Messung Messdaten von Halbleiterchips des Wafers, an dem der mindestens eine elektrische oder optische Parameter für die Vielzahl von Halbleiterchips bestimmt werden soll. Mit anderen Worten handelt es sich um Messdaten des aktuell vorliegenden Wafers, die beispielsweise schon in einer früheren Station der Fertigungskette gemessen wurden.
Zusätzlich oder alternativ können die Daten der mindestens einen Vor-Messung Messdaten von Halbleiterchips mindestens eines Vergleichs-Wafers umfassen, der nicht identisch mit dem aktuell zu vermessenden Wafer ist. Der Vergleichs-Wafer kann vorteilhaft ein solcher Vergleichs-Wafer sein, der die gleiche Fertigungskette durchlaufen hat. Es ist aber auch möglich, dass die Daten der mindestens einen Vor-Messung solche Messdaten umfassen, die an mindestens einem Vergleichs-Wafer gewonnen wurden, der nicht die gleiche Fertigungskette durchlaufen hat.
Gemäß einer bevorzugten Ausgestaltung umfasst das Selektieren der Testhalbleiterchips eine Defektvorhersage für die Halbleiterchips, insbesondere die Bestimmung einer Wahrscheinlichkeit, dass der Halbleiterchip defekt ist. Die Defektvorhersage erfolgt insbesondere durch Auswertung von Daten der mindestens einen Vor-Messung. Wenn Daten der mindestens einen Vor-Messung beispielsweise zeigen, dass Halbleiterchips an bestimmten Positionen des Wafers eine Defektwahrscheinlichkeit aufweisen, die einen vorgegebenen Grenzwert überschreitet, werden dieses Halbleiterchips beispielsweise als Testhalbleiterchips selektiert, um einen eventuellen Defekt bei der Messung feststellen zu können. Halbleiterchips, die möglicherweise einen Defekt aufweisen, werden vorzugsweise nicht zur Berechnung des elektrischen oder optischen Parameters der nicht selektierten Halbleiterchips, beispielsweise durch Interpolation, herangezogen.
Gemäß zumindest einer Ausgestaltung umfasst das Selektieren der Testhalbleiterchips die Festlegung eines Messrasters (engl. sampling grid) für den Wafer. Das Messraster wird vorteilhaft derart gewählt, dass zur rechnerischen Bestimmung des mindestens einen elektrischen oder optischen Parameters der nicht selektierten Halbleiterchips ausreichend Messdaten von Halbleiterchips vorliegen. Das Messraster kann beispielsweise gitterförmig über die Fläche des Wafers verteilte Messpunkte definieren, an denen die Halbleiterchips zur Messung des mindestens einen elektrischen oder optischen Parameters selektiert werden sollen.
Bei einer Ausgestaltung werden zur Festlegung des Messrasters Daten der mindestens einen Vor-Messung ausgewertet. Für das Messraster werden vorzugsweise solche Halbleiterchips selektiert, die bei der mindestens einen Vor-Messung keine Ausfälle oder signifikanten Abweichungen gezeigt haben. Weiterhin wird vorzugsweise das Messraster in Bereichen des Wafers, an denen bei der Vor-Messung Auffälligkeiten aufgetreten sind, dichter gesetzt als in Bereichen ohne Auffälligkeiten bei der Vor-Messung.
Die Testhalbleiterchips werden bei dem Verfahren vorzugsweise anhand der Defektvorhersage und/oder anhand ihrer Position auf dem Messraster selektiert. Der mindestens eine elektrische oder optische Parameter wird also im darauffolgenden Schritt insbesondere an solchen Halbleiterchips gemessen, bei denen aus den Ergebnissen der mindestens einen Vor-Messung eine erhöhte Defektwahrscheinlichkeit prognostiziert wird und die somit auf einen möglichen Defekt untersucht werden sollen, oder die derart auf dem Wafer positioniert sind, dass sie auf dem festgelegten Messraster liegen.
Bei einer vorteilhaften Ausgestaltung des Verfahrens wird die mindestens eine Vor-Messung mit einer Messmethode durchgeführt, die eine gleichzeitige Untersuchung des gesamten Wafers ermöglicht. Die mindestens eine Vor-Messung kann insbesondere eine Messmethode umfassen, welche die gesamte Oberfläche des Wafers abbildet. Dies kann beispielsweise eine optische Untersuchung der Waferoberfläche auf Defekte oder Partikel sein. Weiterhin kann die mindestens eine Vor-Messung beispielsweise eine Photolumineszenz-Messung sein. Bei der Photolumineszenz-Messung werden beispielsweise alle Halbleiterchips des Wafers gleichzeitig mit einer Lichtquelle zur Emission von Strahlung angeregt das emittierte Photolumineszenz-Licht aller Halbleiterchips gleichzeitig detektiert. Die Vor-Messung ist mit anderen Worten vorzugsweise eine Messung, die eine parallele Untersuchung aller Halbleiterchips ermöglicht. In diesem Fall kann die Vor-Messung vergleichsweise schnell und kostengünstig durchgeführt werden. Im Gegensatz dazu ist die an den selektierten Testhalbleiterchips durchgeführte Messung typischerweise eine Messung, bei der der mindestens eine elektrische oder optische Parameter an den Testhalbleiterchips separat gemessen wird, also mit anderen Worten eine seriell durchgeführte Messung.
Bei einer Ausführungsform umfasst das Verfahren einen Schritt, bei dem festgestellt wird, ob ein an mindestens einem der Testhalbleiterchips gemessener elektrischer und/oder optischer Parameter ein Ausreißerwert ist. Dies kann insbesondere einen Vergleich des Messwerts mit gemessenen und /oder berechneten Werten von benachbarten Halbleiterchips umfassen.
Gemäß einer Ausführungsform beträgt die Gesamtzahl der Halbleiterchips auf dem Wafer mindestens 50000. Bevorzugt kann die Gesamtzahl der Halbleiterchips auf dem Wafer sogar mindestens 100000 oder sogar mindestens 1 Million betragen. Das hierin beschriebene Verfahren, bei dem für die Durchführung der Messung des mindestens einen elektrischen oder optischen Parameters gezielt nur wenige Testhalbleiterchips selektiert werden, ist insbesondere bei einer sehr großen Anzahl von Halbleiterchips auf dem Wafer vorteilhaft, da in diesem Fall die erforderliche Messzeit erheblich reduziert und somit die Kosten gesenkt werden können.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips des Wafers optoelektronische Halbleiterchips. Die optoelektronischen Halbleiterchips können insbesondere strahlungsemittierende Halbleiterchips, beispielsweise LED-Chips oder Laserdiodenchips, sein. Alternativ ist es auch möglich, dass die optoelektronischen Halbleiterchips strahlungsdetektierende Halbleiterchips sind.
Der bei dem Verfahren gemessene mindestens eine optische oder elektrisch Parameter ist vorzugsweise die Helligkeit, die Vorwärtsspannung und/oder die Emissionswellenlänge des Halbleiterchips. Diese Parameter sind insbesondere bei der Fertigung von LED-Chips oder Laserdiodenchips von Bedeutung und können zur Sortierung der Halbleiterchips (Binning) herangezogen werden.
Das Verfahren wird im Folgenden anhand der 1 bis 6 näher erläutert.
Es zeigen:

1 eine schematische Darstellung von Schritten des Verfahrens anhand eines Flussdiagramms,
2 eine schematische Darstellung eines Wafers vor und nach einer Strukturierung,
3 eine schematische Darstellung einer Aufsicht auf einen Wafer bei einem Ausführungsbeispiel,
4 eine schematische Darstellung einer Aufsicht auf einen Wafer mit einem Messraster bei einem Ausführungsbeispiel sowie eine vergrößerte Darstellung des Ausschnitts A,
5 eine schematische Darstellung einer Methode zur Feststellung eines Ausreißerwerts aus einer Gruppe von Messwerten benachbarter Halbleiterchips,
6 eine schematische Darstellung einer Interpolationskurve für einen bei der Messung bestimmten Parameter.

Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
In 1 ist schematisch die Abfolge von Verfahrensschritten bei einem Ausführungsbeispiel des Verfahrens zur Bestimmung mindestens eines elektrischen und optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer anhand eines Flussdiagramms dargestellt.
Bei dem Verfahren wird der Aufwand für die Durchführung der Messung des mindestens einen elektrischen oder optischen Parameters insbesondere dadurch reduziert, dass die Messung nur an selektierten Testhalbleiterchips durchgeführt wird, wobei Anzahl der Testhalbleiterchips kleiner als die Gesamtzahl der Halbleiterchips auf dem Wafer ist und insbesondere weniger als 20 %, bevorzugt weniger als 10 % und besonders bevorzugt weniger als 5 % der Gesamtzahl der Halbleiterchips beträgt.
Die Selektion der Halbleiterchips erfolgt vorteilhaft mittels eines Algorithmus, der insbesondere Daten mindestens einer Vor-Messung auswertet. Das Verfahren weist bei dem Ausführungsbeispiel einen Schritt S1 auf, bei dem Messdaten mindestens einer Vor-Messung eingelesen und vorverarbeitet werden. Dem Schritt S1 kann ein Schritt S0 vorausgehen, bei dem die mindestens eine Vor-Messung durchgeführt wird. Die mindestens Vor-Messung kann an dem Wafer selbst oder an einem anderen Wafer, beispielsweise an einem parallel in dem gleichen Fertigungsprozess hergestellten Wafer durchgeführt werden.
Bei der Vorverarbeitung im Schritt S1 werden die eingelesenen Daten beispielsweise den Vorgaben eines Algorithmus angepasst, beispielsweise mittels der Binarisierung kategorischer Daten. Weiterhin werden beispielsweise die Daten verschiedener Messungen so angepasst, dass unterschiedliche Skalenbereiche oder abweichende Koordinatensysteme miteinander vergleichbar gemacht werden.
Die Anpassung verschiedener Koordinatensysteme ist bei der Fertigung von Halbleiterchips auf einem Wafer beispielsweise dann notwendig, wenn Messungen verglichen werden, die einerseits am unstrukturierten und andererseits am strukturierten Wafer vorgenommen wurden. In 2 ist auf der linken Seite ein noch unstrukturierter Wafer 1 dargestellt. Der Wafer 1 kann sich beispielsweise in einem Stadium des Fertigungsprozesses befinden, bei dem bereits eine Halbleiterschichtenfolge zur Herstellung von LED-Chips auf den Wafer 1 aufgebracht wurde, die aber noch nicht strukturiert worden ist. Eine Position auf dem Wafer wird in diesem Stadium beispielsweise durch Ortskoordinaten x, y auf dem Wafer 1 angegeben. Auf der rechten Seite der 2 ist der Wafer 1 in einem Stadium des Fertigungsprozesses dargestellt, bei dem Trenngräben 3 zur Unterteilung der Halbleiterschichtenfolge in einzelne Halbleiterchips 2 erzeugt worden sind. Eine Position eines Halbleiterchips 2 auf dem Wafer 1 wird in diesem Stadium beispielsweise durch die Angabe einer Reihe m und einer Spalte n auf dem Wafer 1 angegeben.
Messungen, die nach der Strukturierung des Wafers 1 durchgeführt wurden, sind bereits einzelnen Halbleiterchips 2 zugeordnet, während Messungen vor der Strukturierung in einem Millimeterraster abgelegt werden. Bei der Abbildung des Wafer-Koordinatensystems x, y auf das Chipraster m, n kann es, aufgrund von systematischen Messfehlern, beschränkter Messgenauigkeiten sowie der geringen Größe der Halbleiterchips möglicherweise zu Abweichungen kommen. Zur Anpassung der Ortsdaten aneinander kann beispielsweise mittels eines Algorithmus nach Übereinstimmungen im Defektmuster der Messdaten von mehreren Vor-Messungen gesucht werden.
Wieder Bezug nehmend auf das Flussdiagramm der 1 umfasst das Selektieren der Testhalbleiterchips einen Schritt S2, bei dem eine Vorhersage über einen möglichen Defekt der Halbleiterchips erfolgt. Hierzu werden die Daten der mindestens einen Vor-Messung ausgewertet. Die Vorhersage kann beispielsweise mittels Algorithmen erfolgen. Dies können beispielsweise Mustererkennungs-, Bildverarbeitungs- oder Machine-Learning-Algorithmen sein. Je nach Problemstellung kann die Klassifizierung binär oder wahrscheinlichkeitsbasiert stattfinden, das heißt der Algorithmus gibt entweder eine ok/Defekt-Aussage oder die ermittelte Defektwahrscheinlichkeit aus.
Abhängig von der Problemstellung kann die Defektvorhersage verschiedene Auswirkungen darauf haben, ob ein Halbleiterchip als Testhalbleiterchip selektiert wird oder nicht. So kann ein vorhergesagter Defekt entweder direkt zu einer Aussortierung des Halbleiterchips führen, so dass dieser nicht als Testhalbleiterchip selektiert wird, oder die Entscheidung zur Selektion eines Halbleiterchips in die Gruppe der Testhalbleiterchips wird abhängig von der Wahrscheinlichkeit eines Defekts getroffen. So kann zwischen den Kosten für falsch-klassifizierte Halbleiterchips sowie der angestrebten Fehlerrate abgewogen werden.
Beim Schritt S2 kann der Algorithmus die Halbleiterchips beispielsweise einer von drei Kategorien zuordnen: testen / nicht-testen / neutral.
Die der Kategorie „nicht-testen“ zugordneten Halbleiterchips werden nicht als Testhalbleiterchips selektiert. Von den Testhalbleiterchips ausgenommen werden einerseits funktionelle Strukturen auf dem Wafer, beispielsweise Justagemarken, und andererseits Halbleiterchips, die mit einer hohen Wahrscheinlichkeit defekt sind. Eine hohe Wahrscheinlichkeit ergibt sich beispielsweise, wenn zwei oder mehr Vor-Messungen aus der Produktion des aktuellen Wafers dies implizieren.
Die der Kategorie „testen“ zugordneten Halbleiterchips werden als Testhalbleiterchips für die nachfolgende Messung des mindestens einen elektrischen oder optischen Parameters selektiert. Dies können insbesondere solche Halbleiterchips sein, die bei der Auswertung der Daten von Vergleichs-Wafern eine hohe Ausfalldichte aufweisen (beispielsweise am Waferrand) sowie Halbleiterchips, bei denen mindestens eine Vor-Messung aus der Produktion des aktuellen Wafers eine erhöhte Wahrscheinlichkeit für einen Defekt bzw. Werte außerhalb der Toleranz ergeben hat.
Die der Kategorie „neutral“ zugordneten Halbleiterchips werden noch nicht als Testhalbleiterchips für die nachfolgende Messung des mindestens einen elektrischen oder optischen Parameters selektiert, diese können aber in einem nachfolgenden Schritt noch als Testhalbleiterchips selektiert werden. Dies können Halbleiterchips sein, die in Bereichen des Wafers angeordnet sind, die bei der mindestens einen Vor-Messung unauffällig waren.
3 zeigt beispielhaft eine Aufsicht auf einen Wafer 1, bei dem die kritischen Bereiche 4 mit einer erhöhten Defektwahrscheinlichkeit hervorgehoben sind. Kritisch ist insbesondere der Rand 5 des Wafers. Das dargestellte Beispiel weist außerdem mehrere Defektcluster auf.
Wieder Bezug nehmend auf 1 umfasst das Verfahren bei dem Ausführungsbeispiel einen weiteren Schritt S3, bei dem ein Messraster erstellt wird, dass vorteilhaft so viele und räumlich geeignet verteilte Messpunkte beinhaltet, dass der mindestens eine zu bestimmende elektrische oder optische Parameter aus den Messdaten des Testhalbleiterchips anschließend für alle weiteren Halbleiterchips mit einer definierten Genauigkeit berechnet werden kann. Bei der Erstellung des Messrasters kann die Auswertung von Daten der mindestens einen Vor-Messung berücksichtigt werden.
Beispielsweise können Messpunkte des Messrasters in Bereichen des Wafers dichter gesetzt werden, in denen bei der mindestens einen Vor-Messung starke Variationen von gemessenen Eigenschaften aufgetreten sind, zum Beispiel am Rand des Wafers. Es ist beispielsweise möglich, das Messraster in einer vorgegebenen Form, beispielsweise in Form eines hexagonalen Gitters, über die Fläche des Wafers zu verteilen.
Die 4 zeigt beispielhaft einen Wafer 1, für den ein Messraster 6 erstellt wurde. Das Messraster 6 umfasst ein Gitter, dass die Fläche des Wafers 1 überspannt. Das Gitter kann beispielsweise ein hexagonales Gitter sein. Zusätzlich zu den Gitterpunkten des Messrasters 6 sind in 4 einzelne Partikel 7 zu sehen, die beispielsweise Verunreinigungen auf der Waferoberfläche sind und zu einem Defekt der Halbleiterchips führen können.
4 zeigt weiterhin eine vergrößerte Ansicht des Ausschnitts A, der am Rand 5 des Wafers 1 angeordnet ist. Das Messraster 6 umfasst zum einen die Gitterpunkte 6a, die über die gesamte Oberfläche des Wafers 1 verteilt sind und bei dem dargestellten Ausführungsbeispiel ein hexagonales Gitter ausbilden. Weiterhin umfasst das Messraster 6 weitere Messpunkte 6b am Rand 5 des Wafers 1. Da am Rand 5 des Wafers 1 typischerweise die gemessenen Parameter stärker variieren und/oder eine erhöhte Defektdichte auftritt, werden die Messpunkte 6b am Rand 5 vorzugsweise vergleichsweise dicht gesetzt. Beispielsweise kann dort etwa jeder fünfte Halbleiterchip als Testhalbleiterchip selektiert werden. Zwischen den Messpunkten 6a, 6b des Messrasters 6 liegen Interpolationsbereiche 8, in denen die Werte des mindestens einen elektrischen optischen Parameters nicht an den Halbleiterchips gemessen, sondern rechnerisch bestimmt werden.
Das Messraster 6 weist bei dem Ausführungsbeispiel 4830 Messpunkte 6a am Rand 5 des Wafers 1 auf, und zusätzlich 871 weitere Messpunkte 6b, die gitterförmig über die Fläche des Wafers 1 verteilt sind. Die Halbleiterchips, die an den Positionen der Messpunkte 6a, 6b des Messrasters 6 angeordnet sind, werden bei dem Verfahren als Testhalbleiterchips selektiert, so dass für diese Anzahl von Halbleiterchips der mindestens eine elektrische oder optische Parameter in einem nachfolgenden Verfahrensschritt gemessen wird. Die Gesamtzahl der Messpunkte 6a, 6b und somit die Anzahl der selektierten Halbleiterchips beträgt bei dem Ausführungsbeispiel 5601. Dies entspricht vorteilhaft nur 4,73 % der Gesamtzahl der Halbleiterchips des Wafers 1.
Das Messraster 6 kann bei dem Verfahren vorteilhaft angepasst werden, wenn neue Informationen vorliegen. Dies können beispielsweise aktuelle Messergebnisse sein, oder Daten, die bei der Defektvorhersage im Schritt S2 gewonnen wurden. Bei der Anpassung des Messrasters 6 wird vorteilhaft zunächst überprüft, ob in dem Messraster 6 gesetzte Messpunkte mit Halbleiterchips zusammenfallen, die im Schritt S2 in die Kategorie „nicht-testen“ klassifiziert wurden. In diesem Fall wird das Messraster so angepasst, dass dies nicht mehr der Fall ist. Außerdem werden an den Positionen der im Schritt S2 in die Kategorie „testen“ klassifizierten Halbleiterchips Messpunkte ergänzt, wenn diese noch nicht im Messraster 6 vorhanden sind.
Im Beispiel der LED-Fertigung müssen verschiedene Parameter rekonstruiert werden, unter anderem die Wellenlänge. Ein Messraster wird beispielsweise anhand der Wellenlängenverteilung aus mindestens einer Vor-Messung (historische Daten) sowie einer gewünschten Rekonstruktionsgenauigkeit erstellt. Dieses Messraster wird dann anhand der als „testen“ beziehungsweise „nicht-testen“ klassifizierten LED-Chips angepasst. Zusätzlich können aktuelle Daten von sogenannten Schwesterwafern ausgewertet werden. Als Schwesterwafer wird hier ein Wafer bezeichnet, der gemeinsam mit dem Wafer im selben Fertigungsprozess hergestellt wird. Bei der Epitaxie, also dem Aufbringen der Halbleiterschichten, werden mehrere Wafer gleichzeitig in einem Epitaxiereaktor prozessiert. Durch die gemeinsame Prozessierung entstehen ähnliche Verteilungsmuster der Parameter, so dass aus den Messdaten eines dieser Wafer auf die seiner Schwesterwafer rückgeschlossen werden kann. Dementsprechend kann die Anzahl der Messpunkte bei Schwesterwafern weiter reduziert werden.
Eine weitere Möglichkeit zur Anpassung des Messrasters ergibt sich aus der Analyse der aktuellen Ergebnisse des laufenden Tests. Auf Basis der oben beschriebenen Auswertungen kann der Algorithmus für die Messpunkte Erwartungswerte erstellen. Weichen die gemessenen Werte von diesen ab, kann das Messraster entsprechend angepasst werden. Zusätzlich können benachbarte Messwerte verglichen werden, zum Beispiel die Werte anderer Nadeln, wenn zur Durchführung der Messung des mindestens einen elektrischen oder optischem Parameters Mehrfachnadelsysteme eingesetzt werden. Die Anpassung des Messrasters kann entweder noch während der Messung vorgenommen werden oder direkt im Anschluss, ohne dass der Wafer aus dem Testaufbau entnommen werden muss.
Wieder Bezug nehmend auf 1 umfasst das Verfahren nach der Erstellung und gegebenenfalls Anpassung des Messrasters einen Schritt S4, in dem die Messung des mindestens einen elektrischen oder optischen Parameters an den Testhalbleiterchips, die an den Messpunkten des Messrasters liegen, erfolgt. Zur Charakterisierung der Halbleiterchips können ein oder mehrere elektrische und/oder optische Parameter gemessen werden. Beispielsweise können die Halbleiterchips LED-Chips sein, wobei zum Beispiel die dominante Wellenlänge, die Vorwärtsspannung und/oder die Helligkeit gemessen werden. Es ist möglich, dass Die Halbleiterchips können bei dem Verfahren vorteilhaft kleine oder sogar keine Bondpads aufweisen. Dies hat bezüglich der Effizienz Vorteile, da Lichtabschattungen durch die Bondpads reduziert werden.
In einem weiteren Schritt S5 wird der mindestens eine elektrische oder optische Parameter für die Halbleiterchips, die nicht als Testhalbleiterchips selektiert wurden, rechnerisch bestimmt. Wie bereits beschrieben, ist es Ziel des Verfahrens, den mindestens einen zu ermittelnden elektrischen oder optischen Parameter der Halbleiterchips trotz einer reduzierten Anzahl an Messpunkten für den gesamten Wafer mit einer festgelegten Genauigkeit auszugeben. Hierzu werden die fehlenden Daten anhand der vorgenommenen Messungen berechnet, beispielsweise mittels Interpolation oder Regression.
Die Wahl des Berechnungsalgorithmus ergibt sich dabei aus der Qualität der Messdaten: Messfehler beziehungsweise Ausreißer können durch Verfahren ausgeglichen werden, bei denen die zugrundeliegende Funktion beispielsweise mittels Fehlerminimierung ermittelt wird (Regression), im Gegensatz zu einer Funktion die alle Stützpunkte exakt wiedergibt (Interpolation).
Im Beispiel der LED-Fertigung wird der Wafer zunächst anhand des im Schritt S3 erstellten Messrasters elektrisch und/oder optisch getestet und die Parameterverteilung anschließend auf Basis der Messergebnisse berechnet. Gestützt werden kann die Berechnung durch Informationen aus den ausgewerteten Daten von mindestens einer Vor-Messung von Vergleichswafern aus früher durchgeführten Fertigungsprozessen oder von Schwesterwafern aus demselben Fertigungsprozess. Ausgegeben wird dann ein vollständiges Waferprofil, d.h. die Werte des Parameters für alle Halbleiterchips des Wafers, so dass das Waferprofil als Grundlage für die anschließende Sortierung der Halbleiterchips (Binning) sowie die Aussortierung defekter Chips verwendet werden kann.
Bei dem Verfahren kann die rechnerische Parameterbestimmung auch mit gerätespezifischen Aufgaben kombiniert werden: Systematische Messfehler, wie unterschiedliche (optische) Messergebnisse aufgrund der Abschattung von Messnadeln oder des Tauschs der Messnadeln können beispielsweise rechnerisch ausgeglichen werden.
Es ist weiterhin möglich, bei dem Verfahren eine Selbsüberwachung zu implementieren. Die tatsächliche Messung der Parameterwerte kann vom Algorithmus nicht nur zur Rekonstruktion des vollständigen Parameterprofils des gesamten Wafers verwendet werden, sondern auch zur Überprüfung und Optimierung der vorhergehenden Verfahrensschritte. Dies ist in 1 schematisch als optionaler Schritt S6 dargestellt. Die im Schritt S4 gemessenen Messwerte können insbesondere dazu herangezogen werden, die im Schritt S2 erfolgte Defektvorhersage zu überprüfen und/oder das im Schritt S3 bestimmte Messraster zu verbessern.
Durch die Reduzierung der Messpunkte besteht ein großer Teil der bestimmten optischen oder elektrischen Parameter aus berechneten Werten. Daher können verschiedene Methoden zur Überwachung der Testergebnisse eingesetzt werden: So kann beispielsweise die rechnerische Bestimmung der Parameterwerte durch Ausreißer beeinträchtigt werden. Neben der Auswahl eines robusten Rekonstruktionsalgorithmus zur Minimierung des Einflusses von Ausreißern können diese durch eine Kreuzvalidierung ermittelt werden. Hierzu werden einzelne Testpunkte aus der Berechnung ausgelassen und die gemessenen mit den berechneten Werten auf ihre Übereinstimmung hin überprüft. Zusätzlich können Daten aus vorliegenden Vor-Messungen zur Validierung der Werte verwendet werden.
Bei der Defektvorhersage der Halbleiterchips kann eine Überprüfung der Vorhersagequalität durch einen andauernden Abgleich der Vorhersage mit den Messergebnissen erfolgen. Dies ist möglich durch den Vergleich der Erwartungswerte für die Anzahl an nicht korrekt klassifizierten Halbleiterchips mit den Testergebnissen. Erweisen sich mehr als aufgrund der statistischen Erwartung als nicht defekt vorhergesagte Halbleiterchips bei der Messung als tatsächlich defekt, so liegt ein Fehler in der Vorhersage vor.
Wenn bei dem Verfahren die Messung des mindestens einen elektrischen oder optischen Parameters an den Halbleiterchips an den Messpunkten des wie beschrieben festgelegten Messrasters erfolgt, kann immer noch ein Risiko bestehen, dass die Messung an einem defekten Halbleiterchip durchgeführt wird. Wenn dies nicht festgestellt wird, besteht das Risiko, dass ein solches Messergebnis mit einem Ausreißerwert bei der Interpolation der Parameterwerte für die übrigen Halbleiterchips herangezogen wird und so die interpolierten Werte über zumindest einen Bereich des Wafers verfälscht werden. Es ist deshalb vorteilhaft, zu erkennen, ob ein Messwert ein Ausreißerwert ist. Hierfür gibt es mehrere Möglichkeiten.
Bei einer ersten Methode zur Feststellung, ob ein Messwert ein Ausreißerwert ist, wird für die Messung ein Wafer-Prober verwendet, der eine Anordnung von mehreren Testnadeln umfasst, mit denen mehrere benachbarte Halbleiterchips gleichzeitig kontaktiert und gemessen werden können, zum Beispiel sechs Halbleiterchips. Wenn einer von den benachbarten Halbleiterchips einen Messwert aufweist, der sich signifikant von den anderen gleichzeitig gemessen Halbleiterchips unterscheidet, kann er als defekt klassifiziert und der Messwert als Ausreißerwert für die nachfolgende rechnerische Bestimmung der Parameter ausgeschlossen werden. Es ist auch möglich, dass für eine Interpolation der Parameterwerte beispielsweise der MedianWert der benachbarten Halbleiterchips herangezogen wird, wodurch der Einfluss von Ausreißerwerten minimiert wird.
Bei einer weiteren Methode zur Feststellung von Ausreißerwerten wird der erwartete Wert für den zu bestimmenden Parameter eines Chips mit dem tatsächlichen Messwert verglichen. Dieses Prinzip ist schematisch in 5 dargestellt. Im gezeigten Fall a) sind sieben Halbleiterchips gemessen worden und dabei die Messwerte 2a, 2b, 2c, 2d, 2e, 2f, 2g ermittelt worden. Um festzustellen, ob der Messwert 2g ein Ausreißerwert ist, wird, wie in b) dargestellt, ein Wert 2g' für diesen Halbleiterchip rechnerisch ermittelt, beispielsweise durch Interpolation der Messwerte 2a, 2b, 2c, 2d, 2e, 2f der benachbarten Halbleiterchips. Wenn die Differenz zwischen dem Messwert 2g und dem interpolierten Wert 2g' einen bestimmten Grenzwert überschreitet, kann der Messwert 2g als Ausreißerwert eingestuft werden.
Bei einer dritten Methode zur Feststellung von Ausreißerwerten wird ausgenutzt, dass die Werte von einigen interpolierten Parametern erfahrungsgemäß nur geringe lokale Fluktuationen über die Fläche des Wafers aufweisen. Wenn der mathematische Algorithmus, der die Parameter der nicht gemessenen Halbleiterchips rechnerisch bestimmt, so eingerichtet wird, dass er nur lokale Fluktuationen in der erwarteten Größe zulässt, kann hierdurch der Fehler der durch Interpolation bestimmten Parameterwerte verringert werden.
Zur Illustration zeigt 6 Messwerte 9 eines gemessenen Parameters, der beispielsweise die Wellenlänge λ_n,m in Abhängigkeit von einer Position n, m auf dem Wafer sein kann. 6 zeigt außerdem eine Interpolationskurve 11 durch die Messpunkte und einen interpolierten Wert 10 auf der Interpolationskurve 11. Wenn für die Interpolationskurve 11 eine Funktion verwendet wird, deren Gradient einen vorgegebenen Wert nicht überschreiten darf, wird eine Glättung der Interpolationskurve erreicht und so der Einfluss von Ausreißerwerten vermindert. Es kann auch festgestellt werden, ob ein Messwert signifikant von der erwarteten Größe unter Berücksichtigung der möglichen lokalen Fluktuation abweicht. Wenn dies der Fall ist, kann der Messwert als Ausreißer eingestuft werden.
Bei dem Verfahren kann es weiterhin wünschenswert sein, festzustellen, ob der Herstellungsprozess stabil verläuft. Da bei dem Verfahren nur ein geringer Teil der Halbleiterchips des Wafers durch Messung des mindestens einen elektrischen oder optischen Parameters charakterisiert wird, besteht ein Risiko, dass eine inakzeptabel hohe Anzahl von defekten Halbleiterchips nicht detektiert wird. Dies kann zum Beispiel der Fall sein, wenn eine große Änderung im Halbleiterchip-Fertigungsprozess erfolgt, welche die Effektivität des Algorithmus zur Selektion der Testhalbleiterchips herabsetzt. Falls dies erst mit einer längeren Verzögerung festgestellt wird, besteht das Risiko, dass eine Vielzahl defekter Halbleiterchips produziert würde, wodurch hohe Kosten entstehen könnten.
Um die Stabilität des Fertigungsprozesses beurteilen zu können, ist es deshalb wünschenswert, die Rate der nicht detektierten defekten Halbleiterchips monitorieren zu können. Eine Möglichkeit, dies zu erreichen, besteht darin, die Ergebnisse der Messungen der Halbleiterchips an den gitterförmig angeordneten Messpunkten des Messrasters auszuwerten, welche die Stützpunkte für die Interpolation ausbilden. Da für diese Messpunkte solche Stellen des Wafers bestimmt werden, an denen die Halbleiterchips bei der mindestens einen Vor-Messung keine Auffälligkeiten aufwiesen, ist die erwartete Ausfallrate an diesen Positionen extrem gering, im Idealfall sogar gleich null. Durch eine fortwährende Monitorierung der Ausfallrate dieser Halbleiterchips kann die Stabilität des gesamten Prozesses abgeschätzt werden. Wenn die Ausfallrate dieser Halbleiterchips einen bestimmten Grenzwert überschreitet, deutet dies auf einen Fehler im Fertigungsprozess hin, so dass Maßnahmen zur Kontrolle eingeleitet werden müssten.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste

1: Wafer
2: Halbleiterchip
2a: Messwert
2b: Messwert
2c: Messwert
2d: Messwert
2e: Messwert
2f: Messwert
2g: Messwert
2g': interpolierter Wert
3: Trenngraben
4: Defektcluster
5: Rand
6: Messraster
6a: Messpunkt
6b: Messpunkt
7: Partikel
8: Interpolationsbereich
9: Messwert
10: interpolierter Wert
11: Interpolationskurve
A: Ausschnitt
S0: Verfahrensschritt
S1: Verfahrensschritt
S2: Verfahrensschritt
S3: Verfahrensschritt
S4: Verfahrensschritt
S5: Verfahrensschritt
S6: Verfahrensschritt

Claims

Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips (2) auf einem Wafer (1), umfassend die Schritte: - Selektieren einer Gruppe von Testhalbleiterchips aus der Vielzahl von Halbleiterchips (2), wobei die Anzahl der Testhalbleiterchips nicht mehr als 20 % der Gesamtzahl der Hableiterchips (2) auf dem Wafer (1) beträgt, - Durchführen der Messung des mindestens einen elektrischen oder optischen Parameters an den Testhalbleiterchips, und - Berechnung des mindestens einen elektrischen oder optischen Parameters der Halbleiterchips (2), die nicht selektiert wurden.
Verfahren nach Anspruch 1, wobei die Anzahl der Testhalbleiterchips nicht mehr als 5 % der Gesamtzahl der Hableiterchips (2) des Wafers (1) beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei vor dem Selektieren der Testhalbleiterchips mindestens eine Vor-Messung durchgeführt wird, und wobei das Selektieren der Testhalbleiterchips das Auswerten von Daten der mindestens einen Vor-Messung umfasst.
Verfahren nach Anspruch 3, wobei das Auswerten von Daten der mindestens einen Vor-Messung das Einlesen der Daten der Vor-Messung in einen Datenspeicher und ein automatisiertes Auswerten der Daten durch einen Algorithmus umfasst.
Verfahren nach Anspruch 3 oder 4, wobei die Daten der mindestens einen Vor-Messung Messdaten des Wafers (1) umfassen.
Verfahren nach einem der Ansprüche 3 bis 5, wobei die Daten der mindestens einen Vor-Messung Messdaten mindestens eines Vergleichs-Wafers umfassen.
Verfahren nach einem der Ansprüche 3 bis 6, wobei die mindestens eine Vor-Messung mit einer Messmethode durchgeführt wird, mit der der gesamte Wafer (1) gleichzeitig untersucht wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Selektieren der Testhalbleiterchips eine Defektvorhersage für die Halbleiterchips (2) umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Selektieren der Testhalbleiterchips die Festlegung eines Messrasters (6) für den Wafer (1) umfasst.
Verfahren nach Anspruch 8 oder 9, wobei zur Defektvorhersage und/oder zur Festlegung des Messrasters (6) Daten mindestens einer Vor-Messung ausgewertet werden.
Verfahren nach einem der Ansprüche 8 bis 10, wobei die Testhalbleiterchips aufgrund der Defektvorhersage und/oder aufgrund ihrer Position auf dem Messraster (6) selektiert werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren einen Schritt umfasst, bei dem festgestellt wird, ob ein an einem der Testhalbleiterchips gemessener elektrischer und/oder optischer Parameter ein Ausreißerwert ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gesamtzahl der Halbleiterchips (2) auf dem Wafer (1) mindestens 50000 beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterchips (2) optoelektronische Halbleiterchips sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der mindestens eine elektrische oder optische Parameter mindestens eine der folgenden Größen ist: Helligkeit, Vorwärtsspannung, Emissionswellenlänge.