DE102016201176A1 - Method and apparatus for generating random bits - Google Patents

Abstract

Ein Verfahren zum Erzeugen von Zufallsbits (ZB) hat die Schritte: Bereitstellen (S0) einer Mehrzahl von seriell miteinander verketteten Abbildungseinrichtungen (21–2m), wobei jede der Mehrzahl von Abbildungseinrichtungen (21–2m) eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale (E11–Emn) mit Hilfe einer kombinatorischen Abbildung (K1–Km) in eine vorgegebene Anzahl p Ausgangssignale (A11–Amp) abzubilden; Einkoppeln (S1) von logischen Pegelwechseln (PW) an eine erste Abbildungseinrichtung (21) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (21–2m) als Eingangsstartsignale (ES11–ES1n), wobei die jeweiligen logischen Pegelwechsel (PW) durch ein Umschalten (US1–USQ) von einem aktuellen Eingangsbitmuster (BMJ) zu einem nächsten Eingangsbitmuster (BMj + 1) erzeugt werden; Erfassen (S2) eines oder mehrerer Ausgangssignale (A11–Amp) an Ausgängen einer oder mehrerer Abbildungseinrichtungen (21–2m), welche von der ersten Abbildungseinrichtung (21) unterschiedlich sind; und Ermitteln (S3) eines oder mehrerer Bitwerte in Abhängigkeit von dem oder den erfassten Ausgangssignalen (A11–Amp) als Zufallsbit (ZB) oder Zufallsbitmuster (ZBM); wobei eine zyklischen Abfolge (ZK) von Eingangsbitmustern (BM1–BMQ) zum Erzeugen der logischen Pegelwechsel (PW) derart eingekoppelt wird, dass eine mittlere Entropie der ermittelten Zufallsbits (ZB) von einem Eingangsbitmuster (BMJ) zum nächsten (BMJ + 1) größer oder gleich einem vorgegebenen Schwellwert ist.A method for generating random bits (ZB) has the steps of providing (S0) a plurality of serially linked imaging devices (21-2m), wherein each of the plurality of imaging devices (21-2m) is set up, a predetermined number n of input signals (Z). E11-Emn) by means of a combinatorial mapping (K1-Km) into a predetermined number p output signals (A11-Amp); Coupling (S1) logic level changes (PW) to a first mapping device (21) of the plurality of concatenated mapping devices (21-2m) as input start signals (ES11-ES1n), wherein the respective logic level changes (PW) by switching (US1- USQ) from a current input bit pattern (BMJ) to a next input bit pattern (BMj + 1); Detecting (S2) one or more output signals (A11-Amp) at outputs of one or more imaging devices (21-2m) different from the first imaging device (21); and determining (S3) one or more bit values in response to the detected one or more output signals (A11-Amp) as a random bit (ZB) or random bit pattern (ZBM); wherein a cyclic sequence (ZK) of input bit patterns (BM1-BMQ) for generating the logic level changes (PW) is coupled such that an average entropy of the detected random bits (ZB) from one input bit pattern (BMJ) to the next (BMJ + 1) is greater or equal to a predetermined threshold.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Erzeugen eines oder mehrerer Zufallsbits. Es wird zum Beispiel eine Zufallsbitfolge erzeugt, welche als binäre Zufallszahl verwendet wird. Die vorgeschlagenen Vorrichtungen und Verfahren zum Erzeugen von Zufallsbits dienen beispielsweise der Implementierung von Zufallszahlengeneratoren. Die Erfindung ermöglicht beispielsweise die Erzeugung echter Zufallsbits. The present invention relates to a method and apparatus for generating one or more random bits. For example, a random bit sequence is generated which is used as a binary random number. The proposed devices and methods for generating random bits serve, for example, the implementation of random number generators. For example, the invention enables the generation of true random bits.

In sicherheitsrelevanten Anwendungen, beispielsweise bei asymmetrischen Authentifikationsverfahren, sind Zufallsbitfolgen als binäre Zufallszahlen notwendig. Dabei ist es gewünscht, insbesondere bei mobilen Anwendungen einen möglichst geringen Hardwareaufwand zu betreiben. Bekannte Maßnahmen, um Zufallszahlen zu erzeugen, sind beispielsweise Pseudozufallszahlengeneratoren, analoge Zufallsquellen, Ringoszillatoren und deren Abwandlungen. In security-relevant applications, for example in asymmetric authentication methods, random bit sequences are necessary as binary random numbers. It is desired, in particular for mobile applications to operate as little hardware as possible. Known measures for generating random numbers are, for example, pseudo-random number generators, analog random sources, ring oscillators and their modifications.

Bei Ringoszillatoren, die aus einer ungeraden Anzahl von hintereinander geschalteten Invertern aufgebaut sind, ergeben sich zufällige Jitter aus schwankenden Durchlaufzeiten der Signale durch die Inverter. Diese Jitter, also eine unregelmäßige zeitliche Schwankung in Zustandsänderungen der durch die Inverter geschickten Signale, können bei mehrfachen Durchläufen durch die Ringoszillatorschaltung akkumuliert werden, so dass letztlich ein zufälliges analoges Signal entsteht. Nachteilig bei Ringoszillatoren ist häufig die notwendige lange Zeit vom Start der Schwingung bis ein brauchbar zufälliges Signal aufgrund der Jitter-Akkumulierung entsteht. Daher ergeben sich meist niedrige nicht akzeptable Datenerzeugungsraten bei Ringoszillatoren. Ferner ist möglich, dass die sich addierenden Jitter-Beiträge sich auch selbst wieder aufheben, so dass im Mittel zufällige kurze Gatterlaufzeiten durch zufällige längere Gatterlaufzeiten kompensiert werden. For ring oscillators, which are made up of an odd number of inverters connected in series, random jitter results from fluctuating throughput times of the signals through the inverters. These jitter, that is, an irregular variation with time in state changes of the signals sent by the inverters, can be accumulated in the case of multiple passes through the ring oscillator circuit, so that ultimately a random analog signal is produced. A disadvantage of ring oscillators is often the necessary long time from the start of the oscillation until a usable random signal due to the jitter accumulation arises. Therefore, mostly low unacceptable data generation rates arise for ring oscillators. It is also possible that the adding jitter contributions also cancel themselves out, so that on average random short gate delays are compensated by random longer gate delays.

Auch der Energieverbrauch bei Oszillatorschaltungen in Zufallszahlengeneratoren wurde in der Vergangenheit als nachteilig empfunden, da im Betrieb ständig ein elektrischer Strom fließt. Also, the energy consumption in oscillator circuits in random number generators has been found to be disadvantageous in the past, since in operation, an electric current is constantly flowing.

Bei in der dominierenden CMOS-Technologie implementierten digitalen Schaltungen hängt der Stromverbrauch im Wesentlichen von der Anzahl der Umschaltvorgänge pro Zeit ab. Bei entsprechenden digitalen Schwingschaltungen muss dies ständig stattfinden, so dass ein eher ungünstiger Energieverbrauch bei auf Ringoszillatoren basierenden Zufallszahlengeneratoren entsteht. Insbesondere bei mobilen Anwendungen ist es wünschenswert, den Energieverbrauch bzw. die Stromaufnahme der hardwaremäßig implementierten Schaltungen gering zu halten. For digital circuits implemented in dominant CMOS technology, power consumption is essentially dependent on the number of switching operations per time. In the case of corresponding digital oscillating circuits, this must take place continuously, so that a rather unfavorable energy consumption arises in the case of ring oscillator-based random number generators. Particularly in mobile applications, it is desirable to minimize the power consumption or the current consumption of the circuits implemented in hardware.

In der DE 10 2014 203 648 A1 wurde daher vorgeschlagen, mehrspurige kombinatorische Abbildungen ohne Rückkopplungen zu verketten und die beim Durchlauf entstehenden Signalformen als Zufallsquelle zu nutzen. Die DE 10 2014 203 648 A1 schlägt dabei vor, Pegelwechsel in die Abbildungskette einzukoppeln, indem ein Hin- und Herschalten zwischen zwei beliebigen statischen Eingangsbitmustern erfolgt. In the DE 10 2014 203 648 A1 Therefore, it has been proposed to concatenate multi-track combinational mappings without feedback and to use the waveforms generated during the passage as a random source. The DE 10 2014 203 648 A1 suggests to couple level changes into the imaging chain by switching back and forth between any two static input bit patterns.

Aus dem Stand der Technik sind zudem das Dokument US 8531247 B2 , das Dokument US 8892616 B2 , das Dokument US 8300811 B2 , das Dokument US 9147088 B2 , das Dokument EP 2605445 B1 , das Dokument EP 2870565 A1 , das Dokument EP 2891102 A1 und das Dokument US 8843761 B2 bekannt. The document is also known from the prior art US 8531247 B2 , the document US 8892616 B2 , the document US 8300811 B2 , the document US 9147088 B2 , the document EP 2605445 B1 , the document EP 2870565 A1 , the document EP 2891102 A1 and the document US 8843761 B2 known.

Es ist insbesondere gewünscht, statistisch guten physikalischen Zufall zu generieren. Wünschenswert ist es auch, über den Betrieb eines Zufallsbitgenerators Zufallsbits, mit möglichst gleich hoher Entropie bei hoher Erzeugungsrate zu erzeugen. In particular, it is desired to generate statistically good physical coincidence. It is also desirable to generate random bits via the operation of a random bit generator, with as high a entropy as possible at a high generation rate.

Daher besteht eine Aufgabe der vorliegenden Erfindung darin, eine verbessertes Verfahren und/oder eine Vorrichtung zum Erzeugen von Zufallsbits bereitzustellen. Therefore, it is an object of the present invention to provide an improved method and / or apparatus for generating random bits.

Demgemäß wird ein Verfahren zum Erzeugen von Zufallsbits vorgeschlagen, das die folgenden Schritte umfasst:
Bereitstellen einer Mehrzahl von seriell miteinander verketteten Abbildungseinrichtungen, wobei jede der Mehrzahl von Abbildungseinrichtungen eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale mit Hilfe einer kombinatorischen Abbildung in eine vorgegebene Anzahl p Ausgangssignale abzubilden;
Einkoppeln von logischen Pegelwechseln an eine erste Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen als Eingangsstartsignale, wobei die jeweiligen logischen Pegelwechsel durch ein Umschalten von einem aktuellen Eingangsbitmuster zu einem nächsten Eingangsbitmuster erzeugt werden;
nach dem Einkoppeln, Erfassen eines oder mehrerer Ausgangssignale an Ausgängen einer oder mehrerer Abbildungseinrichtungen, welche von der ersten Abbildungseinrichtung unterschiedlich sind;
Ermitteln eines oder mehrerer Bitwerte in Abhängigkeit von dem oder den erfassten Ausgangssignalen als Zufallsbit oder Zufallsbitmuster. Accordingly, a method for generating random bits is proposed, which comprises the following steps:
Providing a plurality of serially concatenated imaging devices, each of the plurality of imaging devices configured to map a predetermined number n of input signals to a predetermined number p of output signals using combinatorial mapping;
Coupling logic level shifts to a first mapping means of the plurality of concatenated mapping means as input start signals, the respective logic level shifts being generated by switching from a current input bit pattern to a next input bit pattern;
after coupling, detecting one or more output signals at outputs of one or more imaging devices different from the first imaging device;
Determining one or more bit values as a function of the detected output signals or random bit pattern.

Dabei wird eine zyklischen Abfolge von Eingangsbitmustern zum Erzeugen der logischen Pegelwechsel derart eingekoppelt wird, dass eine mittlere Entropie der ermittelten Zufallsbits von einem Eingangsbitmuster zum nächsten größer oder gleich einem vorgegebenen Schwellwert ist. In this case, a cyclical sequence of input bit patterns for generating the logic level changes is coupled in such a way that an average entropy of the determined random bits from one input bit pattern to the next is greater than or equal to a predetermined threshold value.

Das Einkoppeln von logischen Pegelwechseln, das Erfassen des oder der Ausgangssignale und das Ermitteln des oder der Bitwerte wird vorzugsweise mindestens dreimal nacheinander, also als Abfolge oder Zyklus der Länge drei durchgeführt, und die jeweiligen logischen Pegelwechsel werden durch ein Umschalten von einem aktuellen Eingangsbitmuster zu einem nächsten Eingangsbitmuster in der Abfolge erzeugt. The coupling of logic level changes, the detection of the output signal (s) and the determination of the bit value or values is preferably carried out at least three times in succession, ie as a sequence or cycle of length three, and the respective logical level changes become a change from a current input bit pattern generates next input bit patterns in the sequence.

Optional erfolgt der Schritt: Vergleichen einer Entropie für eine Vielzahl von ermittelte Zufallsbits von einem Eingangsbitmuster zum nächsten, und Ändern der Abfolge bis der vorgegebene Schwellwert erreicht ist. Optionally, the step of comparing an entropy for a plurality of detected random bits from one input bit pattern to the next, and changing the sequence until the predetermined threshold is reached.

Es wird ferner eine Vorrichtung vorgeschlagen, die sich zur Durchführung des Verfahrens eignet und umfasst:
eine Mehrzahl von Abbildungseinrichtungen, wobei jede der Mehrzahl von Abbildungseinrichtungen eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale mit Hilfe einer kombinatorischer Abbildung in eine vorgegebene Anzahl p Ausgangssignale abzubilden, wobei die Abbildungseinrichtungen der Mehrzahl von Abbildungseinrichtungen miteinander verkettet sind;
eine Starteinrichtung, welche eingerichtet ist, einer ersten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen logische Pegelwechsel als Eingangsstartsignale einzukoppeln;
eine Erfassungsvorrichtung, welche eingerichtet ist, eines oder mehrere Ausgangssignale an Ausgängen einer oder mehrerer Abbildungseinrichtungen, welche von der ersten Abbildungseinrichtung unterschiedlich sind, zu erfassen und als ein jeweiliges Zufallsbit oder Zufallsbitmuster auszugeben; und
eine Steuereinrichtung, welche die Starteinrichtung und die Erfassungsvorrichtung derart steuert, dass ein Verfahren wie es zuvor oder im Folgenden beschrieben ist, durchgeführt wird. A device is also proposed that is suitable for carrying out the method and comprises:
a plurality of mapping means, each of the plurality of mapping means being arranged to map a predetermined number n of input signals into a predetermined number p of output signals by means of combinational mapping, the mapping means of the plurality of mapping means being concatenated together;
a starting device configured to couple logic level shifts as input start signals to a first mapping device of the plurality of interconnected mapping devices;
a detection device configured to detect one or more output signals at outputs of one or more imaging devices different from the first imaging device and output as a respective random bit or random bit pattern; and
a control device that controls the starting device and the detection device such that a method as described above or below is performed.

Die Vorrichtung kann dabei ferner eine Speichereinrichtung aufweisen, welche eine zyklische Abfolge von Eingangsbitmustern zum Erzeugen der zyklischen logischen Pegelwechsel abgespeichert bereitstellt. Auch ein Hin- und Herschalten zwischen zwei Zuständen kann als zyklische Abfolge aufgefasst werden. Bevorzugt wird die Abfolge hinsichtlich der Länge unter dem zugehörigen Eingangsbitmuster so gewählt, dass eine möglichst hohe mittlere Entropie für die pro Eingangsbitmusterwechsel erzeugten Zufallsbits entsteht. The device may further comprise a memory device which stores a cyclic sequence of input bit patterns stored for generating the cyclic logical level changes. Switching back and forth between two states can also be considered as a cyclical sequence. Preferably, the sequence with regard to the length under the associated input bit pattern is selected such that the highest possible mean entropy results for the random bits generated per input bit pattern change.

In Ausführungsformen werden die logischen Pegelwechsel also jeweils durch ein Umschalten von einem Eingangsbitmuster zu einem anderen darauffolgenden Eingangsbitmuster erzeugt. Thus, in embodiments, the logic level shifts are each generated by switching from one input bit pattern to another subsequent input bit pattern.

Durch die aufeinander folgenden Pegelwechsel, die durch das Durchlaufen einer Abfolge oder eines Zyklusses von Eingangsbitmustern erzeugt werden, kann eine günstige Entropieausbeute für die erzeugten Zufallbits pro Zufallslauf aus dem Einkoppeln, Erfassen und Ermitteln erzielt werden. By the successive level shifts generated by passing through a sequence or cycle of input bit patterns, a favorable entropy yield for the generated random bits per random run can be obtained from the coupling, detection and detection.

In Ausführungsformen des Verfahrens bzw. einer entsprechend eingerichteten Steuervorrichtung wird eine zyklischen Abfolge von Eingangsbitmustern zum Erzeugen der zyklischen logischen Pegelwechsel derart eingekoppelt, dass eine mittlere Entropie der ermittelten Zufallsbits von einem Eingangsbitmuster zum nächsten über die Abfolge größer oder gleich einem vorgegebener Schwellwert ist. Zum Beispiel kann der Schwellwert dem Mittelwert aller Entropien aller möglichen Eingangsbitmusterwechsel entsprechen. Vorzugsweise ist der Schwellwert so gewählt, dass die mittlere Entropie der ermittelten Zufallsbits von einem Eingangsbitmuster zum nächsten für die jeweilige Abfolge und die jeweilige Vorrichtung mit der verketteten Abbildungseinrichtung maximal ist. In embodiments of the method or a correspondingly configured control device, a cyclic sequence of input bit patterns for generating the cyclic logic level changes is coupled in such a way that an average entropy of the determined random bits from one input bit pattern to the next via the sequence is greater than or equal to a predetermined threshold value. For example, the threshold may correspond to the average of all entropies of all possible input bit pattern changes. Preferably, the threshold value is chosen such that the mean entropy of the determined random bits from one input bit pattern to the next is maximal for the respective sequence and the respective device with the linked mapping device.

Man kann also zunächst mehrere mögliche Abfolgen betrachten und die Entropie für jeden der darin vorkommenden Übergänge von einem zum nächsten Eingangsbitmuster ermitteln. Daraus ergibt sich die jeweilige mittlere Entropie für eine Abfolge bzw. einen Zyklus. Die Abfolge mit der maximalen mittleren Entropie aus den betrachteten Abfolgen wird dann in dem Verfahren zum Erzeugen von Zufallsbits verwendet. Thus, one can first consider several possible sequences and determine the entropy for each of the transitions occurring therein from one to the next input bit pattern. This results in the respective mean entropy for a sequence or a cycle. The maximum mean entropy sequence from the considered sequences is then used in the random bit generation process.

Durch die günstige Wahl der Abfolge von Eingangsbitmusterwechseln, nacheinander vorgenommenen Umschaltvorgängen zwischen möglichen Eingangsbitmustern bzw. der nacheinander eingekoppelten Pegelwechsel kann demnach eine optimierte Entropieausbeute erreicht werden. Accordingly, an optimized entropy yield can be achieved by the favorable choice of the sequence of input bit pattern changes, sequential switching between possible input bit patterns or the successively coupled level change.

Insofern wird der Energieaufwand pro erzeugtem Bit Entropie gegenüber bekannten Vorgehensweisen potenziell ebenfalls reduziert. As such, the energy cost per bit of entropy generated is potentially also reduced compared to known approaches.

Die Entropie kann insbesondere durch vielfache Bestimmung eines Zufallsbits mit Hilfe der verketteten Abbildungseinrichtung empirisch ermittelt werden. Beispielsweise wird die Verteilung von Null- und Eins-Bitwerten für nacheinander bei denselben eingekoppelten Pegelwechseln ermittelt und daraus die informationstheoretische Entropie berechnet. The entropy can be determined empirically in particular by multiples determination of a random bit with the aid of the linked mapping device. For example, the distribution of zero and one-bit values is determined for successively coupled level changes and the information-theoretical entropy is calculated therefrom.

In Ausführungsformen werden zum Bestimmen der Abfolge die Schritte durchgeführt:
Bestimmen einer Auswahl von allen möglichen Eingangsbitmustern für die ersten Abbildungseinrichtung; und
Ermitteln der Entropie der ermittelten Zufallsbits für mögliche Bitmusterumschaltungen von einem der möglichen Eingangsbitmustern der Auswahl zu einen anderen möglichen Eingangsbitmuster der Auswahl. In embodiments, the steps are performed to determine the sequence:
Determining a selection of all possible input bit patterns for the first mapping device; and
Determining the entropy of the determined random bits for possible bit pattern switching from one of the possible input bit patterns of the selection to another possible input bit pattern of the selection.

Es können auch alle möglichen Eingangsbitmuster, beispielsweise acht, bei drei Eingangssignalen, bestimmt werden und anschließend alle daraus möglichen Bitmusterumschaltungen hinsichtlich ihrer Entropie untersucht werden. Bei acht möglichen Bitmustern wären dies 56 Umschaltmöglichkeiten mit mindestens einem Pegelwechsel. It is also possible to determine all possible input bit patterns, for example eight, with three input signals, and then examine all possible bit pattern switches with regard to their entropy. For eight possible bit patterns, this would be 56 switching options with at least one level change.

Außerdem kann der Schritt erfolgen: Auswählen der zyklischen Abfolge von Bitmusterumschaltungen aus den möglichen Bitmusterumschaltungen derart, dass ein Mittelwert der Entropien der ermittelten Zufallsbits für die zyklischen Abfolge größer oder gleich einem vorgegebener Schwellwert ist. Vorzugsweise wird der Schwellwert so gelegt, dass das mögliche Maximum der mittleren Entropie der Zufallsbits für alle oder für die gemäß der Auswahl von Eingangsbitmustern ermittelten Bitmusterumschaltungen vorliegt. In addition, the step may be: selecting the cyclic sequence of bit pattern switches from the possible bit pattern switches such that an average of the entropies of the determined random bits for the cyclic sequence is greater than or equal to a predetermined threshold. Preferably, the threshold is set such that the maximum possible mean entropy of the random bits is present for all or for the bit pattern switches determined according to the selection of input bit patterns.

Ein Erfassen erfolgt beispielsweise durch Abtasten, beispielsweise getaktet oder zu vorgegebenen anderen Zeitpunkten nach dem Einkoppeln des oder der Pegelwechsel und dient der Ableitung eines Bitwertes H oder L, der aufgrund des jeweiligen eingekoppelten Pegelwechsels und des stark schwankenden zufälligen Signals eine günstige Entropie bzw. Zufälligkeit pro Zufallslauf aufweist. A detection takes place, for example, by sampling, for example clocked or at predetermined other times after coupling the level change and serves to derive a bit value H or L, which due to the respective coupled level change and the highly fluctuating random signal favorable entropy or randomness per Random run.

Es ist somit möglich, wiederholt Zufallsläufe als Zyklus zu vollziehen, indem an eine erste Eingangsabbildungseinrichtung festgelegte Eingangssignalpegel gelegt werden, diese einen gesteuerten Zustandswechsel vollziehen und nach Durchlauf dieses Signals bzw. der sich ergebenden Signalflanke/n durch alle Abbildungseinrichtungen an einer End- oder Ausgangsabbildungseinrichtung die anliegenden Ausgangssignale oder eines der Ausgangssignale erfasst wird. Innerhalb des jitter- und zufallsbehafteten Signalverlaufs kann gesampelt werden oder ein Zwischenspeicherelement erfasst die zeitlich nicht vorhersagbaren Zustandswechsel. Möglich ist auch, eine Zählereinrichtung an die Ausgänge, beispielsweise der letzten Ausgangsabbildungseinrichtung, anzulegen, welche Signalflanken zählt. Der oder die sich ergebenden Bitwerte können als Zufallsbit verstanden werden. Die Zufallsläufe folgen dabei einem Zyklus, der durch die Abfolge von Eingangsbitmustern bzw. Umschaltvorgängen festgelegt ist. Ein jeweiliger Zyklus wird immer wiederholt, sodass eine Zufallsbiterzeugung mit hoher Datenrate und guter Entropie pro Bit möglich ist. Thus, it is possible to cycle repetitively as a cycle by setting input signal levels set to a first input imager, making a controlled state transition, and passing the signal or resultant signal edge (s) through all the imagers to an end or output imager adjacent output signals or one of the output signals is detected. Within the jitter and random waveform, sampling may occur or a latch element detects the unpredictable state transitions. It is also possible to apply a counter device to the outputs, for example the last output mapping device, which counts signal edges. The resulting bit value (s) may be understood as a random bit. The random runs follow a cycle that is determined by the sequence of input bit patterns or switching operations. A respective cycle is always repeated so that random bit generation with high data rate and good entropy per bit is possible.

Durch die vorgegebenen Pegelwechsel, beispielsweise von einem logischen Low-Pegel (0) auf einen logischen High-Pegel (1) oder umgekehrt, wird aufgrund der logischen Abbildungseinrichtungen ein Durchlaufen des oder der Signalwechsel durch die Kette von Abbildungseinrichtungen in Gang gesetzt. Durch die statistischen Schwankungen der Gatterdurchlaufzeiten entsteht dabei Jitter. Durch ein Abtasten wird jeweils ein zufälliger Pegel abgegriffen, der von der Erfassungsvorrichtung einem jeweiligen Zufallsbitwert zugeordnet ist. Due to the predetermined level changes, for example, from a logic low level (0) to a logic high level (1) or vice versa, a passage of the signal or the signal exchange is set in motion by the chain of imaging devices due to the logical mapping means. Due to the statistical fluctuations of the gate transit times jitter arises. By sampling in each case a random level is tapped, which is assigned by the detection device a respective random bit value.

In Ausführungsformen ist die Erfassungseinrichtung eingerichtet, die Ausgangssignale einer letzten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen als Zufallsbits zu erfassen. Beispielsweise, ist eine lineare Kette von kombinatorischen Abbildungseinrichten vorgesehen, wobei der Kette eingangsseitig Pegelwechsel zum Erzeugen von Signalflanken eingekoppelt werden, und ausgangsseitig echte Zufallssignale abgetastet werden. In embodiments, the detection device is set up to detect the output signals of a last imaging device of the plurality of interconnected imaging devices as random bits. For example, a linear chain of combinatorial mapping devices is provided, wherein the input side of the chain level changes for generating signal edges are coupled, and the output side true random signals are sampled.

Die Erfassungseinrichtung kann eingerichtet sein, ein Ausgangssignal in Abhängigkeit von einem anderen Ausgangssignal abzutasten. The detection means may be arranged to sample an output signal in response to another output signal.

Die Erfassungsvorrichtung weist beispielsweise ein Zwischenspeicherelement, insbesondere ein T-Flip-Flop, auf. Mithilfe von Flip-Flops, insbesondere T-Flip-Flops können aufwandsgünstig eine Erfassung der Ausgangssignale und eine Abbildung auf logische Zufallspegel erfolgen. Denkbar sind auch einer oder mehrere Zähler zum Erfassen von Signalflanken oder Zustandswechseln einzelner Signale. Ein T-Flip-Flop ist insbesondere geeignet, steigende oder fallende Signalflanken modulo 2 zu zählen. The detection device has, for example, a buffer element, in particular a T flip-flop. With the aid of flip-flops, in particular T-flip-flops, it is possible to obtain a low-cost acquisition of the output signals and a mapping to logical random levels. Also conceivable are one or more counters for detecting signal edges or state changes of individual signals. A T-flip-flop is particularly suitable for counting rising or falling signal edges modulo 2.

In Ausführungsformen ist die Erfassungsvorrichtung ferner eingerichtet, eine zeitliche Reihenfolge von Zustandswechseln von Ausgangssignalen bei jedem wohldefinierten logischen Pegelwechsel der Eingangsstartsignale zu erfassen. In embodiments, the detection device is further configured to detect a temporal order of state changes of output signals at each well-defined logic level change of the input start signals.

Vorzugsweise sind die Abbildungseinrichtungen derart miteinander verkettet, dass keine Rückkopplung entsteht. Dadurch ergibt sich, dass die Vorrichtung nicht kontinuierlich Umschaltvorgänge in einer Implementierung als Digitalschaltung vollziehen muss, was den Stromverbrauch begrenzt. Preferably, the imaging devices are linked together in such a way that no feedback occurs. As a result, the device does not have to continuously perform switching operations in a digital circuit implementation, which limits power consumption.

Man kann sagen, die Vorrichtung entwickelt keine „Schwingungen“ oder Signalwechsel propagieren nicht im Kreis. Beispielsweise sind die Ausgangssignale alle vorwärtsgekoppelt. Vorzugsweise hängt keines der Ausgangssignale kausal von sich selbst ab, indem es rückgekoppelt wird. It can be said that the device does not develop "vibrations" or signal changes do not propagate in a circle. For example, the output signals are all fed forward. Preferably, none of the output signals is causally independent of itself by being fed back.

In Ausführungsformen sind die Abbildungseinrichtungen derart miteinander verkettet, dass keine Rückkopplungsschleife derart ausgebildet ist, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung zugeführt ist. Prinzipiell können Rückkopplungspfade vorgesehen sein, die jedoch vorzugsweise nicht zu Schwingungen führen. Grundsätzlich ist es möglich, dass der Ausgang einer Abbildungseinrichtung bzw. ein Ausgangssignal als Eingangssignal für eine im Signalpfad stromaufwärts vorliegende Abbildungseinrichtung genutzt wird. In embodiments, the imaging devices are concatenated with each other such that no feedback loop is formed such that a state change of at least one output signal of an imaging device is supplied as a change in state of at least one input signal to another imaging device. In principle, feedback paths can be provided, which however preferably do not lead to oscillations. In principle, it is possible for the output of an imaging device or an output signal to be used as an input signal for an imaging device present upstream in the signal path.

Die Anzahl der n Eingangssignale einer jeweiligen Abbildungseinrichtung kann der Anzahl p der Ausgangssignale entsprechen. Es ist aber auch denkbar, dass n ungleich p ist, also dass mit Hilfe einer jeweiligen Abbildungseinrichtung die Zustände der Eingangssignale auf Zustände von Ausgangssignalen abgebildet werden, wobei die Anzahl der Ausgangssignale kleiner oder größer als die Anzahl der Eingangssignale für eine jeweilige Abbildungseinrichtung ist. The number of n input signals of a respective imaging device may correspond to the number p of the output signals. However, it is also conceivable that n is not equal to p, ie that with the aid of a respective imaging device, the states of the input signals are mapped to states of output signals, wherein the number of output signals is smaller or larger than the number of input signals for a respective imaging device.

Die Abbildungseinrichtungen können logische oder kombinatorische Gatter sein, die insbesondere eine bijektive Abbildung von n Eingangssignalen auf n Ausgangssignale realisieren. Die Eingangssignale schwanken zwischen Pegeln, die logischen Zuständen, wie Bits 1 bzw. High oder 0 bzw. Low zugeordnet werden können. Unter einer bijektiven Abbildung versteht man eine eineindeutige Abbildung zwischen den 2ⁿ möglichen logischen Werten der Eingangssignale und den 2ⁿ logischen Werten der Ausgangssignale. The imaging devices can be logic or combinatorial gates which in particular realize a bijective mapping of n input signals to n output signals. The input signals fluctuate between levels that can be assigned to logic states such as bits 1 or high or 0 or low. A bijective mapping is a one-to-one mapping between the 2 ⁿ possible logical values of the input signals and the 2 ⁿ logic values of the output signals.

In Ausführungsformen der Vorrichtung ist mindestens eine kombinatorische Abbildung derart eingerichtet, dass die Eingangssignale unter Beaufschlagung eines Jitters und einer logischen Funktion auf die Ausgangssignale abgebildet werden. Durch die hardwaremäßige Implementierung der kombinatorischen Abbildung durch die Abbildungseinrichtungen können sich Jitter, also Schwankungen, in dem zeitlichen Verlauf von Signalflanken ergeben. Dieser Jitter wird dann durch Vollziehen der logischen Funktion, also der Abbildung der Kombination von n Eingangssignalen oder Bitwerten auf p Ausgangssignale oder Bitwerte, jeweils weitergeführt und akkumuliert sich über die Durchläufe durch die Abbildungseinrichtungen. In embodiments of the device, at least one combinatorial mapping is arranged such that the input signals are mapped to the output signals while applying a jitter and a logical function. Due to the hardware implementation of the combinatorial mapping by the imaging devices, jitter, ie fluctuations, can result in the time course of signal edges. This jitter is then continued by executing the logical function, ie the mapping of the combination of n input signals or bit values to p output signals or bit values, and accumulates over the passes through the imaging devices.

Insofern ergibt sich in Ausführungsformen der Vorrichtung eine begrenzte Kette von Abbildungseinrichtungen. Die Abbildungseinrichtungen können auch als Knoten oder Gatter bezeichnet sein. Wenigstens eine der kombinatorischen Abbildungen ist insbesondere derart eingerichtet, dass im Mittel bei einer Zustandsänderung eines Eingangssignals an mehr als einem Ausgangssignal ein Zustandswechsel erfolgt. Das führt dazu, dass ein jeweiliger Jitter des Eingangssignals auf mehrere Ausgangssignale abgebildet wird und daher verstärkt wird. Ein einmal aufgetretener Jitter in einem Signal wird mit Hilfe der Abbildungseinrichtungen bzw. der darin implementierten kombinatorischen Abbildungen auf mehrere Ausgangsspuren kopiert, so dass sich Jitter-Komponenten kaum kompensieren können. In this respect, in embodiments of the device results in a limited chain of imaging devices. The imaging devices may also be referred to as nodes or gates. At least one of the combinatorial mappings is set up in particular in such a way that, on average, a state change ensues at a change of state of an input signal at more than one output signal. As a result, a respective jitter of the input signal is mapped to a plurality of output signals and therefore amplified. Once a jitter has occurred in a signal, it is copied to a plurality of output tracks with the aid of the imaging devices or the combinatorial mappings implemented therein, so that jitter components can hardly be compensated.

In Ausführungsformen ist mindestens eine ausgewählte Abbildungseinrichtung vorgesehen, deren Ausgangssignale von allen Eingangssignalen der übrigen Abbildungseinrichtungen entkoppelt sind. Beispielsweise kann dies die letzte Abbildungseinrichtung einer Kette von m Abbildungseinrichtungen sein, die linear miteinander verkoppelt sind. Es ergibt sich insbesondere ein endlicher Signalverlauf. Das kann bedeuten, dass ausschließlich in einem vorgegebenen Zeitintervall ein Signal- oder ein Zustandswechsel eines Signals sich durch die verketteten Abbildungseinrichtungen fortsetzt. Denn von einer ersten Eingangsabbildungsvorrichtung aus propagiert entlang der verketteten Abbildungseinrichtungen ein sich sukzessive mit Jittern und Zufallsbeiträgen ausbreitendes Zufallssignal bzw. mehrere gemäß der jeweiligen Bitbreite der Abbildungseinrichtungen. Unter einer Entkopplung kann man verstehen, dass die Ausgangssignale nicht an Eingänge anderer Abbildungseinrichtungen geführt sind. In embodiments, at least one selected imaging device is provided, the output signals of which are decoupled from all input signals of the remaining imaging devices. For example, this may be the last imaging device of a chain of m imaging devices that are linearly coupled together. This results in particular a finite signal waveform. This may mean that only in a given time interval, a signal or a state change of a signal itself continues through the linked imaging devices. For from a first input imaging device propagates along the concatenated imaging devices a successively with jitter and random contributions propagating random signal or more according to the respective bit width of the imaging devices. Under a decoupling one can understand that the output signals are not routed to inputs of other imaging devices.

Es können in einem derartigen Signalpfad von einer ersten bis zu einer letzten Abbildungseinrichtung, die als Ausgangsabbildung bezeichnet werden kann, weitere Schaltungen, wie Logikgatter oder Verzögerungselemente, vorgesehen sein. In such a signal path, further circuits, such as logic gates or delay elements, may be provided from a first to a last mapping device, which may be referred to as output mapping.

Vorzugsweise sind zumindest einige der Abbildungen keine kombinatorischen Abbildungen, welche ausschließlich eine Permutation der Eingangssignale auf die Ausgangssignale liefern. Eine Permutation der Eingangssignale liegt insbesondere dann vor, wenn die Ausgangssignale den Eingangssignalen entsprechen oder lediglich durch eine Änderung der Reihenfolge aus den Eingangssignalen entstehen. Bei einer Permutation ergibt sich keine "Vervielfältigung" des Jitters. Preferably, at least some of the mappings are not combinatorial mappings which exclusively provide a permutation of the input signals to the output signals. A permutation of the input signals is present in particular when the output signals correspond to the input signals or arise only by a change in the order of the input signals. In a permutation there is no "duplication" of the jitter.

In Ausführungsformen der Vorrichtung zum Erzeugen von Zufallsbits sind die Abbildungseinrichtungen derart eingerichtet, dass deren Signaldurchlaufzeiten gleich sind. Durch möglichst gleiche Signallaufzeiten wird das Risiko vermindert, dass sich Jitter-Beiträge gegenseitig kompensieren können. Außerdem wird eine Implementierung in der Art von ASICs oder FPGAs erleichtert. Beispielsweise sind die Abbildungseinrichtungen so eingerichtet, dass alle möglichen Zustandswechsel an den jeweiligen Ausgängen alle innerhalb eines Toleranzintervalls von 100 ps und bevorzugt innerhalb von 50 ps erfolgen. In embodiments of the device for generating random bits, the imaging devices are arranged such that their signal transit times are the same. The same signal propagation times reduce the risk that jitter contributions can compensate each other. It also facilitates implementation in the manner of ASICs or FPGAs. For example, the mapping means are arranged so that all possible state changes at the respective outputs are all within a tolerance interval of 100 ps and preferably within 50 ps.

In Ausführungsformen der Vorrichtung umfasst mindestens eine Abbildungseinrichtung eine Lookup-Table bzw. eine Nachschlagetabelle zur Implementierung der kombinatorischen Abbildung. Es ist auch möglich, dass alle Abbildungseinrichtungen mit einer oder mehreren jeweiligen Lookup-Tables versehen sind. Lookup-Tables können einfach ausgelesen werden und erfordern nur einen geringen Hardwareaufwand. Häufig sind in programmierbaren Logikchips, wie FPGAs, entsprechende Felder oder bereits Tabellen vorgesehen. In embodiments of the device, at least one mapping device comprises a lookup table for implementing the combinatorial mapping. It is also possible that all imaging devices are provided with one or more respective lookup tables. Lookup tables can be easily read and require only a small amount of hardware. Frequently in programmable logic chips, such as FPGAs, corresponding fields or already tables are provided.

In Ausführungsformen der Vorrichtung können die Lookup-Tables mit zufälligen Bitwerten unter Verwendung von Zufallselementen gefüllt werden. Es ist beispielsweise möglich, die Lookup-Tables, die in Abhängigkeit von einem Eingangsbitmuster an Eingängen der Abbildungseinrichtungen ein entsprechendes Ausgangsbitmuster an Ausgängen liefern, so zu erzeugen, dass die durch die Lookup-Table repräsentierte Abbildung zufällig aus allen (2ⁿ)! Bijektionen von n logischen Signalen auf n logische Signale ausgewählt wird. Vorzugsweise sind in den Abbildungseinrichtungen jeweils unterschiedliche kombinatorische Abbildungen implementiert. In embodiments of the device, the lookup tables may be filled with random bit values using random elements. For example, it is possible to generate the lookup tables that provide a corresponding output bit pattern at outputs in response to an input bit pattern at inputs of the mapping devices such that the representation represented by the lookup table happens to be from all (2 ⁿ )! Bijections of n logical signals to n logical signals is selected. Preferably, different combinatorial mappings are implemented in the imaging devices.

Vorzugsweise ist die vorgegebene Anzahl n beziehungsweise p von Eingangs- beziehungsweise Ausgangssignalen mindestens drei. In Ausführungsformen ist die Bitbreite oder die Anzahl n beziehungsweise p von vorgegebenen Eingangs- beziehungsweise Ausgangssignalen an den Abbildungseinrichtungen drei oder mehr. Preferably, the predetermined number n or p of input or output signals is at least three. In embodiments, the bit width or the number n or p of predetermined input and output signals at the imaging devices is three or more.

Vorzugsweise ist die Anzahl der Abbildungseinrichtungen in der Kette mindestens 25. In Ausführungsformen sind jedoch auch zwischen 20 und 1000 verkettete Abbildungseinrichtungen vorgesehen. Preferably, the number of imaging devices in the chain is at least 25. In embodiments, however, between 20 and 1000 concatenated imaging devices are provided.

In Ausführungsformen ist die Vorrichtung Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung. In embodiments, the device is part of an FPGA device or an ASIC device.

Es werden bei dem Verfahren und der Vorrichtung insbesondere echte Zufallsbits erzeugt, die unabhängig von den Eingangsstartsignalpegeln sind. Die Signalformen haben nach dem Durchlauf der Abbildungskette in der Regel keine erkennbaren Signalflanken oder wohldefinierte Pegelwechsel. Man kann von quasi-analogen Signalverläufen sprechen, da erst durch das Abtasten mit Hilfe der Erfassungsvorrichtung logische Pegel oder Bitwerte abgeleitet werden. Es werden keine Pseudozufallsbits betrachtet. In particular, true random bits are generated in the method and apparatus which are independent of the input start signal levels. The signal forms usually have no recognizable signal edges or well-defined level changes after passing through the imaging chain. One can speak of quasi-analog waveforms, since only by the sampling by means of the detection device logic levels or bit values are derived. No pseudorandom bits are considered.

Das Verfahren kann insbesondere über geeignete Beschreibungssprachen, beispielsweise VHDL oder Verilog, auf oder in einer FPGA- oder ASIC-Vorrichtung implementiert werden. Bei der FPGA-Vorrichtung bzw. dem Verfahren sind die Abbildungseinrichtungen vorzugsweise derart eingerichtet, dass Zustandsänderungen an einem Eingangssignal der n Eingangssignale in Abhängigkeit von der kombinatorischen Abbildung zu einem gleichen Zeitpunkt einen Zustandswechsel in einem oder mehreren der p Ausgangssignale möglichst zeitgleich hervorrufen. The method can in particular be implemented on or in an FPGA or ASIC device via suitable description languages, for example VHDL or Verilog. In the case of the FPGA device or the method, the imaging devices are preferably set up in such a way that state changes on an input signal of the n input signals as a function of the combinatorial mapping cause a state change in one or more of the p output signals at the same time.

Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Vorrichtungen oder Verfahrensvarianten. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen oder abändern. Further possible implementations of the invention also include not explicitly mentioned combinations of devices or method variants described above or below with regard to the exemplary embodiments. The skilled person will also add or modify individual aspects as improvements or additions to the respective basic form of the invention.

Die für die vorgeschlagene Vorrichtung beschriebenen Ausführungsformen und Merkmale gelten für das vorgeschlagene Verfahren entsprechend. The embodiments and features described for the proposed device apply accordingly to the proposed method.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. The above-described characteristics, features, and advantages of this invention, as well as the manner in which they will be achieved, will become clearer and more clearly understood in connection with the following description of the embodiments, which will be described in detail in conjunction with the drawings.

Dabei zeigen: Showing:

1 ein Ablaufdiagramm für ein Ausführungsbeispiel für ein Verfahren zum Erzeugen von Zufallsbits; 1 a flow chart for an embodiment of a method for generating random bits;

2 eine schematische Darstellung eines ersten Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits, welche gemäß dem Verfahren nach 1 betrieben werden kann; 2 a schematic representation of a first embodiment of an apparatus for generating random bits, which according to the method of 1 can be operated;

3 ein Detail einer Variante des Verfahrens gemäß 1; 3 a detail of a variant of the method according to 1 ;

4 eine schematische Darstellung zur Erläuterung eines Bitmusterzyklus zur Verwendung in einem Verfahren zum Erzeugen von Zufallsbits; 4 a schematic representation for explaining a bit pattern cycle for use in a method for generating random bits;

5 schematische Darstellungen von Eingangsstartsignalen, Pegelwechseln, Bitmusterwechseln und möglichen Taktsignalformen; 5 schematic representations of input start signals, level changes, bit pattern changes and possible clock waveforms;

6 ein Ablaufdiagramm für ein Ausführungsbeispiel für ein Verfahren zum Bestimmen von Bitmusterzyklen zur Verwendung in Verfahren zum Erzeugen von Zufallsbits; und 6 a flowchart for an embodiment of a method for determining bit pattern cycles for use in methods for generating random bits; and

7 eine schematische Darstellung eines weiteren Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. 7 a schematic representation of another embodiment of an apparatus for generating random bits.

In den Figuren sind funktionsgleiche Elemente mit denselben Bezugszeichen versehen, sofern nichts anderes angegeben ist. In the figures, functionally identical elements are provided with the same reference numerals, unless stated otherwise.

In der Beschreibung wird unter einem „wohldefinierten Pegelwechsel“ verstanden, dass eine im Wesentlichen steigende oder fallende Signalflanke erzeugt wird. Die jeweilige Signalflanke kann aber muss nicht reproduzierbar erzeugt werden. In the description, a "well-defined level change" means that a substantially rising or falling signal edge is generated. However, the respective signal edge can not be generated reproducibly.

Dass die beschriebenen Abbildungen „im Mittel“ eine Zustandsänderung eines Eingangssignals – oder eine Signalflanke – einer jeweiligen Abbildungseinrichtung auf mehr als ein Ausgangssignal der jeweiligen Abbildungseinrichtung abbilden, bedeutet, dass über alle möglichen Kombinationen von Eingangszustandsänderungen gemittelt mehr als eine Ausgangsbitmusteränderungen von einer Abbildung hervorgerufen werden. The fact that the described maps "on average" reflect a state change of an input signal - or a signal edge - of a respective imaging device to more than one output signal of the respective imaging device means that over all possible combinations of input state changes averaged more than one output bit pattern changes are caused by a mapping.

Zum Beispiel sind alle oder eine Auswahl der kombinatorischen Abbildungen derart ausgestaltet, dass wenigstens eine Eingangsbitmusteränderung, bei der beispielsweise q Bits den Zustand ändern, zu einer Ausgangsbitänderung, bei der q + 1 Bits ihren Zustand ändern, führt. For example, all or a selection of the combinational maps are configured such that at least one input bit pattern change, for example, where q bits change state, results in an output bit change in which q + 1 bits change state.

Die Entropie wird als informationstheoretische Entropie angesehen, die einem jeweiligen erzeugten Zufallsbitmuster beigemessen werden kann. The entropy is regarded as information-theoretical entropy, which can be attributed to a respective generated random bit pattern.

Die 1 zeigt ein Ablaufdiagramm für eine Variante eines Verfahrens zum Erzeugen von Zufallsbits mit Hilfe von verketteten mehrspurigen kombinatorischen Abbildungseinrichtungen. Das Verfahren dient zum Beispiel dem Betreiben einer Vorrichtung wie sie in 2 gezeigt ist. Im Folgenden werden die 1 und 2 gemeinsam beschrieben. The 1 shows a flowchart for a variant of a method for generating random bits by means of concatenated multilane combinatorial imaging devices. The method is used, for example, to operate a device as in 2 is shown. The following are the 1 and 2 described together.

In einem vorbereitenden Verfahrensschritt S0 werden Abbildungseinrichtungen 2 ₁–2 _m bereitgestellt, die wie es in 2 angedeutet ist, verkettet werden. Die 2 zeigt eine schematische Darstellung eines ersten Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 1 ist in der Art einer Kette mit den Abbildungseinrichtungen 2 ₁–2 _m ausgestaltet. Dazu sind seriell hintereinander kombinatorische Digitalschaltungen 2 ₁–2 _m gekoppelt. Die kombinatorischen Digitalschaltungen 2 ₁–2 _m können auch als logische Gatter oder Abbildungseinrichtungen für eine jeweilige kombinatorische Abbildung K₁–K_m verstanden werden. In a preparatory method step S0 imaging devices 2 ₁ - 2 _m provided that like it in 2 is hinted at, be chained. The 2 shows a schematic representation of a first Embodiment of an apparatus for generating random bits. The device 1 is in the nature of a chain with the imaging devices 2 ₁ - 2 _m designed. These are sequentially combinatorial digital circuits 2 ₁ - 2 _m coupled. The combinatorial digital circuits 2 ₁ - 2 _m can also be understood as logic gates or imaging devices for a respective combinatorial mapping K ₁ -K _m .

Zum Betrieb der Vorrichtung gemäß dem beschrieben Verfahren ist eine Steuereinrichtung 11 vorgesehen, die über Steuersignale CT an eine Starteinrichtung 3, eine Erfassungs- oder Abtastvorrichtung 4 und eine Auswerteeinrichtung 9 gekoppelt ist. Die Steuereinrichtung 11 koordiniert den Ablauf des Betriebs und die Durchführung der jeweiligen Verfahrensschritte. Es ist ferner eine an die Steuereinrichtung 11 gekoppelte Speichereinrichtung 12 vorgesehen. For operating the device according to the described method is a control device 11 provided via control signals CT to a starting device 3 , a detection or scanning device 4 and an evaluation device 9 is coupled. The control device 11 coordinates the process of the operation and the implementation of the respective process steps. It is also a to the controller 11 coupled storage device 12 intended.

Die Starteinrichtung 3 ist vorgesehen, um festgelegte Werte für die Eingangssignale ES₁₁–ES_1n für die erste Abbildungseinrichtung 2 ₁ bereitzustellen und davon ausgehend Pegelwechsel für diese Eingangsstartsignale zu erzeugen. Diese Einkopplung von logischen Pegelwechseln erfolgt als Schritt S1. Die dadurch entstehenden Signalflanken setzen sich durch die Kette von Abbildungen fort. An die letzte Ausgangsabbildungseinrichtung 2 _m der Kette ist die Erfassungs- oder Abtastvorrichtung 4 gekoppelt, die die Ausgangssignale A_m1–A_mn der letzten Abbildungseinrichtung 2 _m erfasst (Schritt S2). Beispielsweise werden dazu Latches oder Flip-Flops 6 eingesetzt, die Signalflanken innerhalb des zufälligen Signalverlaufs erfassen. Aus den erfassten Pegeln lässt sich im Schritt S3 ein Zufallsbit oder eine Zufallszahl ZB ableiten, die von der Abtasteinrichtung 4 ausgegeben werden kann. In der 1 ist n = p. Das Abtasten kann durch ein Taktsignal CK getriggert werden, welches ebenfalls von der Steuereinrichtung 11 erzeugt wird. The starting device 3 is provided to set values for the input signals ES ₁₁ -ES _1n for the first imaging means 2 ₁ and to generate level changes for these input start signals. This coupling of logical level changes takes place as step S1. The resulting signal edges continue through the chain of images. To the last output imaging device 2 _m the chain is the detection or scanning device 4 coupled, the output _signals A _m1 -A _mn the last imaging device 2 _m detected (step S2). For example, to latches or flip-flops 6 used to detect the signal edges within the random waveform. From the detected levels, a random bit or a random number ZB can be derived in step S3, that of the sampling device 4 can be issued. In the 1 is n = p. The sampling can be triggered by a clock signal CK, which is also from the controller 11 is produced.

Das Einkoppeln einer oder mehrerer Signalflanken an die Eingänge der ersten Abbildungseinrichtung 2 _i als Eingangssignal E₁₁–E_1n gemäß Schritt S1, die Erfassung der Ausgangssignale A_m1–A_mn gemäß Schritt S2 und das Ermitteln der Zufallsbitwerte (Schritt S3) kann als ein Zufallslauf SL bezeichnet werden, bei dem wenigstens ein Zufallsbit ZB erzeugt wird. Die Entropie des Zufallsbits hängt dabei auch von der Wahl der eingekoppelten Pegelwechsel ab. The coupling of one or more signal edges to the inputs of the first imaging device 2 _i as the input signal E ₁₁ -E _1n according to step S1, the detection of the output signals A _{m1 -Amn} according to step S2 and the determination of the random bit values (step S3) may be referred to as a random run SL in which at least one random bit ZB is generated. The entropy of the random bit also depends on the choice of the coupled level change.

Es werden nun mehrere Zufallsläufe SL nacheinander durchgeführt, wobei eine zyklische Abfolge von Bitmustern an den Eingängen der ersten Abbildungseinrichtung 2 ₁ erzeugt wird. Dies ist in den 3–5 erläutert. Die Bitmuster der Abfolge oder des Zyklus sind in der Speichereinrichtung 12 abrufbar bereitgestellt. A plurality of random runs SL are now carried out in succession, with a cyclical sequence of bit patterns at the inputs of the first imaging device 2 _{1 is} generated. This is in the 3 - 5 explained. The bit patterns of the sequence or the cycle are in the memory device 12 available provided.

Beim Wechsel von einem Eingangsbitmuster zu einem anderen entstehen Signalflanken. Insofern kann der Schritt S1 die Unterschritte umfassen, dass ein Eingangsbitmuster der Bitbreite n erzeugt wird (Schritt S11) und anschließend von der Starteinrichtung 3 zu einem anderen Eingangsbitmuster umgeschaltet wird (Schritt S12). Zur Vorbereitung des Verfahrens, wie es in 1 angedeutet ist, können zunächst alle möglichen 2ⁿ Eingangsbitmuster ermittelt werden und daraus eine zyklische Abfolge einer bestimmten Länge ausgewählt werden. Dabei wird vorzugsweise berücksichtigt, dass die Entropieausbeute bei der Zufallsbiterzeugung im Mittel über die gewählten Eingangsbitmusterwechsel der Abfolge bzw. des Zyklus von Umschaltvorgängen zwischen Eingangsbitmustern möglichst hoch ist. When switching from one input bit pattern to another signal edges arise. In this respect, step S1 may comprise the sub-steps of generating an input bit pattern of the bit width n (step S11) and subsequently of the starting device 3 is switched to another input bit pattern (step S12). To prepare the procedure, as in 1 is indicated, all possible 2 ⁿ input bit patterns can first be determined and from this a cyclical sequence of a certain length can be selected. In this case, it is preferably taken into account that the entropy yield in the case of random bit generation is, on average, as high as possible over the selected input bit pattern change of the sequence or of the cycle of switching operations between input bit patterns.

Die 4 zeigt schematisch eine Abfolge oder einen Zyklus ZK von Eingangsbitmustern BM1–BMQ. Durch einen jeweiligen Umschaltvorgang USJ wird von einem jeweiligen Eingangsbitmuster BMJ zu einem nächsten BMJ + 1 übergegangen. Nach dem Q-ten Bitmuster BMQ wird wieder das erste Eingangsbitmuster BM1 erreicht. Jeder der Umschaltvorgänge US1–USQ führt in der Regel zu unterschiedlicher Entropieausbeute. The 4 schematically shows a sequence or cycle ZK of input bit patterns BM1-BMQ. By a respective switching operation USJ, a transition is made from a respective input bit pattern BMJ to a next BMJ + 1. After the Qth bit pattern BMQ, the first input bit pattern BM1 is reached again. Each of the switching operations US1-USQ generally leads to different entropy yield.

Das jeweils derart mit Hilfe eines Umschaltvorgangs USQ bzw. Eingangsbitmusterwechsels erzeugte Zufallsbit ZB oder Zufallsbitmuster kann einer optionalen Auswerteeinrichtung 9 zugeführt werden. Die Auswerteeinrichtung 9 unterzieht die erfassten Zufallsbits ZB für einen jeweiligen Eingangsbitmusterwechsel bzw. Umschaltvorgang USQ beispielsweise mit Hilfe statistischer Methoden einer Nachbearbeitung, um Schiefen in den erzeugten Zufallsbits ZB zu kompensieren. Man erhält dadurch am Ausgang echte Zufallsbits ZB‘. Eine Schiefe von erzeugten Zufallsbits bezeichnet das Verhältnis der Anteile von Nullen und Einsen. Bei einer idealen Schiefe liegt eine Verteilung von Zufallsbits von 1 und 0 mit einer Wahrscheinlichkeit von 0,5 vor. Eine Schiefe von 2% bedeutet, dass eine Wahrscheinlichkeit für einen H-Pegel oder eine Eins bei 0,52 liegt. The random bit ZB or random bit pattern thus generated in each case with the aid of a switching process USQ or input bit pattern change can be used by an optional evaluation device 9 be supplied. The evaluation device 9 subjects the detected random bits ZB for a respective input bit pattern change USQ, for example by means of statistical methods, to compensate for skewness in the generated random bits ZB. This gives the output true random bits ZB '. A skew of generated random bits denotes the ratio of the components of zeros and ones. With an ideal skewness, there is a distribution of random bits of 1 and 0 with a probability of 0.5. A skew of 2% means that a probability for an H level or a one is 0.52.

Jede Abbildungseinrichtung 2 _i hat n Eingänge für ein n Bit breites Eingangssignal E_ij mit j = 1...n und p Ausgänge für ein p Bit-breites Ausgangssignal A_ij mit j = 1...p. In der 2 sind die Ein- und Ausgänge nicht explizit angegeben. Eine jeweilige Abbildungseinrichtung 2 _i empfängt insofern E_i1–E_in Eingangssignale und gibt A_i1–A_ip Ausgangssignale aus. Die Verknüpfung zwischen Ein- und Ausgangssignalen ist über eine kombinatorische Abbildung K_i realisiert. Man erkennt in der Darstellung der 2, in der n = p ist, dass die K₁ bis K_m kombinatorischen Abbildungen hintereinander verkettet erfolgen. Each imaging device 2 _i has n inputs for an n bit wide input signal E _ij with j = 1 ... n and p outputs for a p bit wide output signal A _ij with j = 1 ... p. In the 2 the inputs and outputs are not explicitly indicated. A respective imaging device 2 _i thus receives E _i1 -E _in input signals and outputs A _i1 -A _ip output signals. The connection between input and output signals is via a combinatorial mapping K _i realized. One recognizes in the representation of the 2 in which n = p, that the K ₁ to K _m combinatorial mappings are concatenated one behind the other.

Beim Betrieb der Vorrichtung zum Erzeugen von Zufallsbits 1 propagieren mit Jittern beaufschlagte Signale von der ersten Eingangsabbildungseinrichtung 2 ₁ bis zur Ausgangsabbildungseinrichtung 2 _m. Die Abbildungseinrichtungen 2 ₁–2 _m sind derart als kombinatorische Abbildungen K₁–K_m implementiert, dass im Mittel ein Zustandswechsel des an einem jeweiligen Eingang vorliegenden Signals E_k1–E_kn zu einem Zustandswechsel in mehr als einem der Ausgangssignale A_k1–A_kn führt. Das heißt, eine Veränderung eines jeweiligen Input-Bits bzw. eines logischen Zustandes eines Eingangssignals E_kj führt im Mittel (beispielsweise über eine Anzahl von Durchläufen) zu Änderungen in mehr als einem der Output-Bits des jeweiligen Knotens bzw. der jeweiligen Abbildungseinrichtung. Insofern akkumulieren und vervielfältigen sich Jitter, die in den Signalen E₁₁ bis E_mn bzw. A₁₁ bis A_m-1,n vorliegen, beim Durchlauf durch die verketteten Abbildungseinrichtungen 2 ₁ bis 2 _m. Das bedeutet, je länger der Signalweg ist, also je mehr verkettete seriell verschaltete Abbildungseinrichtungen 2 ₁–2 _m vorliegen, desto stärker wird ein vorliegender Jitter verstärkt und auf die n oder p verschiedenen Kanäle kopiert. In operation of the random bit generating device 1 propagate jittered signals from the first input imager 2 ₁ to the output imaging device 2 _m . The imaging devices 2 ₁ - 2 _m are implemented as combinatorial maps K ₁ -K _m such that on average a state change of the present at a respective input signal E _k1 -E _kn leads to a state change in more than one of the output signals A _k1 -A _kn . That is, a change of a respective input bit or logic state of an input signal E _kj results in the average (for example, a number of passes) changes in more than one of the output bits of the respective node or the respective imaging device. In this respect, jitter accumulated in the signals E ₁₁ to E _mn and A ₁₁ to A _{m-1, n} , respectively, accumulate and multiply as they pass through the linked imaging devices 2 ₁ to 2 _m . This means that the longer the signal path, that is, the more concatenated serial interconnected imaging devices 2 ₁ - 2 _m , the more a given jitter is amplified and copied to the n or p different channels.

Obgleich dies der Einfachheit halber in der 2 so dargestellt ist, müssen die Abbildungseinrichtungen 2 ₁–2 _m nicht zwingend dieselbe Anzahl n von Ein- und Ausgängen haben. Die Bitbreite kann in der 2 im Verlauf des Signalweges von der Startvorrichtung 3 zur Abtastvorrichtung 6 variieren. Beispielsweise werden m = 100 Abbildungseinrichtungen nacheinander gekoppelt. Die Abbildungseinrichtungen können die jeweilige kombinatorische Abbildung K₁ bis K_m in der Art von Lookup-Tables 5 ₁–5 _m implementieren. Although this is for the sake of simplicity in the 2 As shown, the imaging devices must 2 ₁ - 2 _m do not necessarily have the same number n of inputs and outputs. The bit width can be in the 2 in the course of the signal path from the starting device 3 to the scanning device 6 vary. For example, m = 100 imaging devices are coupled successively. The imaging devices can be the respective combinatorial mapping K ₁ to K _m in the manner of lookup tables 5 ₁ - 5 _m implement.

Die jeweilige Signaldurchlaufzeit in einer Abbildungseinrichtung bzw. einem logischen oder kombinatorischen Gatter 2 _i ist für alle Eingangssignale E_i1 bis E_in im Wesentlichen gleich, so dass aufgrund der implementierten kombinatorischen Abbildung K_i der Wechsel eines logischen Zustands an einem Eingangssignal E_ij im Wesentlichen zeitgleich zu logischen Wechseln an einem oder mehreren Ausgangssignalen A_il mit l = 1...n ist. Insofern ergeben sich n Kanäle mit zufälligen Signalformen, die von den Jittern hervorgerufen sind, die von den die digitalen Abbildungseinrichtungen aufbauenden Schaltelementen hervorgerufen sind. The respective signal transit time in an imaging device or a logical or combinatorial gate 2 _i for all input signals E _i1 to E _in substantially the same, so that, due to the implemented combinatorial Figure K _i of change of logic state on an input signal e _ij essentially simultaneously to logic changes at one or more output signals A _il l = 1 ... n is. As such, there are n channels with random waveforms caused by the jitter caused by the switching elements constituting the digital imaging devices.

Die schematisch angedeutete Vorrichtung zum Erzeugen von Zufallsbits 1 lässt sich insbesondere aufwandsgünstig in FPGA- oder ASIC-Einrichtungen realisieren. Gegenüber konventionellen Ringoszillatoren lassen sich mit einer höheren Datenrate Zufallsbits erzeugen, da insbesondere der den Zufall begünstigende Jitter mit Hilfe der mehreren Kanäle potenziell nfach vervielfältigt wird. Es ist durch die vielen Kanäle und Abbildungen unwahrscheinlich, dass Jitter-Beiträge einander kompensieren. Insofern kann aufwandsgünstig ein Zufallszahlengenerator mit einer hohen Zufallsbit-Erzeugungsfrequenz realisiert werden. The schematically indicated device for generating random bits 1 In particular, it can be implemented cost-effectively in FPGA or ASIC devices. Compared to conventional ring oscillators, random bits can be generated with a higher data rate, since in particular the randomly favorable jitter is potentially multiplied n times with the aid of the multiple channels. It is unlikely that Jitter's contributions compensate each other because of the many channels and images. In this respect, a random number generator with a high random bit generation frequency can be realized in a cost-effective manner.

Aufgrund der linearen Topologie und endlichen Anzahl von kombinatorischen Abbildungen bzw. Abbildungseinrichtungen 2 ₁–2 _m durchläuft eine Signalflanke oder eine Eingangssignaländerung unter Beaufschlagung eines Jitters und Anwendung der kombinatorischen Abbildungen eine begrenzte Anzahl von Logikgattern. Demnach ist auch die Anzahl der Umschaltvorgänge beim Durchlauf einer Signalflanke oder Signaländerung von der Starteinrichtung 3 bis zur Abtasteinrichtung 6 endlich. Es ergibt sich dadurch ein besonders niedriger Stromverbrauch, so dass die vorgeschlagene Vorrichtung insbesondere zum Einsatz in mobilen Anwendungen, beispielsweise auf Chipkarten, geeignet ist. Gleichzeitig wird wegen der Auswahl der Abfolge im Mittel eine hohe Entropie pro erzeugtem Zufallsbit ZB erzielt. Due to the linear topology and finite number of combinatorial mappings or imaging devices 2 ₁ - 2 _For example, a signal edge or change in input signal upon application of a jitter and application of the combinatorial mappings passes through a limited number of logic gates. Accordingly, the number of switching operations in the passage of a signal edge or signal change from the starting device 3 to the scanner 6 at last. This results in a particularly low power consumption, so that the proposed device is particularly suitable for use in mobile applications, for example on smart cards. At the same time, because of the selection of the sequence, a high entropy per generated random bit ZB is achieved on average.

Vorzugsweise sind mindestens 20 Abbildungseinrichtungen verkettet miteinander vorgesehen. In Ausführungsformen sind jedoch auch 50 oder 100 Abbildungen denkbar. Bevorzugt ist die Anzahl der miteinander verketteten Abbildungen bzw. Abbildungseinrichtungen zwischen 50 und 100. In besonderen Ausführungsformen ist die Anzahl zwischen 100 und 1.000 Abbildungseinrichtungen. Preferably, at least 20 imaging devices are interlinked with each other. In embodiments, however, 50 or 100 illustrations are conceivable. Preferably, the number of concatenated images or imaging devices is between 50 and 100. In particular embodiments, the number is between 100 and 1000 imaging devices.

Im Folgenden wird eine mögliche Auswahl von zyklisch einzukoppelnden Eingangsbitmustern an einem Beispiel erläutert. Dabei wird vereinfacht von n = 3 Eingangsbits ausgegangen und damit eine Bitbreite von drei der Abbildungseinrichtungen 2 _i. In the following, a possible selection of input bit patterns to be coupled cyclically will be explained using an example. In this case, it is easier to assume n = 3 input bits and thus a bit width of three of the imaging devices 2 _i .

Die 5 zeigt schematisch Eingangsstartsignale, Pegelwechsel, Bitmusterwechsel und mögliche Taktsignalformen. Zum Start eines jeweiligen Zufallsbiterzeugungslaufs (vgl. Schritt SL in 1) mit Hilfe der Vorrichtung gemäß 2 werden Eingangssignalpegel ES₁₁...E_S3 verändert, sodass wohldefinierte Pegelwechsel PW eintreten. Der Pegelwechsel PW oder die entsprechende Signalflanke bzw. Signalflanken werden durch die Abbildungskette, wie oben beschrieben geführt. Eine mögliche zyklische Abfolge von Eingangsbitmustern BM1–BM4 der Länge vier ist in 5 oben dargestellt. Alle Eingangsstartsignale ES_i sind beim Bitmuster BM1 zunächst auf logischem L-Pegel, wie es in dem mittleren Diagramm, das den Verlauf des Eingangssignals E₁₁ zeigt, angedeutet ist. Die untere Kurve zeigt einen möglichen zeitlichen Verlauf eines Takt- oder Abtastsignals CK für die Abtasteinrichtung 4. The 5 schematically shows input start signals, level change, bit pattern change and possible clock waveforms. At the start of each random generation run (see step SL in FIG 1 ) by means of the device according to 2 input signal levels ES ₁₁ ... E _{S3 are} changed so that well-defined level changes PW occur. The level change PW or the corresponding signal edge or signal edges are guided through the imaging chain as described above. One possible cyclic sequence of length four input bit patterns BM1-BM4 is in 5 shown above. All the input start signals ES _i are initially at logical L level in the bit pattern BM1, as shown in the middle diagram, which shows the course of the Input signal E ₁₁ shows, is indicated. The lower curve shows a possible time profile of a clock or scanning signal CK for the scanner 4 ,

Es werden nun nacheinander durch die Umschaltvorgänge US1–US4 wohldefinierte Pegelwechsel der jeweiligen Eingangssignale von L auf H bzw. Null auf Eins vollzogen. Man erhält dadurch ein zweites Eingangsbitmuster BM2 = 111. Diese Signalflanken werden durch die kombinatorischen Abbildungen verzerrt, mit Jitter beaufschlagt und somit „verzufälligt“, sodass zum Zeitpunkt T1 die am Ausgang der letzten Abbildungseinrichtung 2 _m anliegenden Ausgangssignale A_m1...A_m,n gesampled werden können und die erhaltenen Daten als Zufallsbits ZB genutzt werden können. Well-defined level changes of the respective input signals from L to H or zero to one are now successively performed by the switching operations US1-US4. This yields a second input bit pattern BM2 = 111. These signal edges are distorted by the combinatorial mappings, subjected to jitter and thus "coincidentally", so that at the time T1 that at the output of the last imaging device 2 _m present output _signals A _m1 ... A _{m, n} can be sampled and the data obtained can be used as random bits ZB.

Anschließend wird das Eingangsbitmuster BM2 durch Umschalten auf das Bitmuster BM3 = 010 und danach auf das Bitmuster BM4 gebracht. Dadurch entstehen erneut Pegelwechsel oder Signalflanken, die zu zufälligen Bitwerten der abgetasteten Ausgangssignale A_m1...A_m,n führen. Dieser Vorgang wird solange wiederholt bis der Zyklus beendet ist und das Bitmuster BM1 wieder erreicht ist. Die Verteilung der Zufallsbits bei den Läufen mit den verschiedenen Umschaltvorgängen ist dabei unabhängig voneinander, sodass auch verschiedene Entropien erzielt werden. Die Zufallsbits für die Abtastzeitpunkte T1–T4 werden anschließend Nachbehandlungsverfahren unterzogen. Subsequently, the input bit pattern BM2 is brought by switching to the bit pattern BM3 = 010 and then to the bit pattern BM4. As a result, again level changes or signal edges, which lead to random bit values of the sampled output signals A _m1 ... A _{m, n} . This process is repeated until the cycle is completed and the bit pattern BM1 is reached again. The distribution of the random bits in the runs with the different switching operations is independent of each other, so that different entropies are achieved. The random bits for the sampling times T1-T4 are then subjected to after-treatment processes.

Die 6 zeigt ein Ablaufdiagramm für ein Ausführungsbeispiel für ein Verfahren zum Bestimmen von günstigen Bitmusterzyklen zur Verwendung in Verfahren zum Erzeugen von Zufallsbits. The 6 FIG. 10 shows a flow chart for one embodiment of a method for determining favorable bit pattern cycles for use in methods for generating random bits.

In einem ersten Schritt S01 werden alle möglichen Eingangsbitmuster ermittelt. Für eine drei Bit breite erste Abbildung K₁ (vgl. 1) ergeben sich acht mögliche Bitmuster BM1–BM8. In a first step S01, all possible input bit patterns are determined. For a first three-bit map K ₁ (cf. 1 ) result in eight possible bit patterns BM1-BM8.

In einem zweiten Schritt S02 werden nun alle möglichen Umschaltvorgänge bestimmt. Dies sind bei eine Bitbreite von drei 56 Umschaltvorgänge zwischen den möglichen verschiedenen Eingangsbitmustern. In a second step S02, all possible switching operations are now determined. This is at a bit width of three 56 switches between the possible different input bit patterns.

Für jeden möglichen Umschaltvorgang zum Einkoppeln von Pegelwechseln wird mit Hilfe der Vorrichtung eine erzielbare Entropie pro Bit ermittelt. Dazu werden viele, beispielsweise 1000, Zufallsläufe SL mit jeweils demselben Umschaltvorgang durchgeführt und aus den ermittelten Zufallsbitwerten im Schritt S03 die Entropie statistisch bestimmt. Anschließend wird der nächste mögliche Umschaltvorgang untersucht. In der folgenden Tabelle sind mögliche Entropiewerte beim Einkoppeln von Signalflanken durch Umschalten zwischen drei Bit breiten Eingangssignalen angegeben: B M1 B M2 BM3 BM4 BM5 BM6 BM7 BM8 BM1 0 0,39904 0,151946 0,078371 0,005403 0,986149 0,041984 0,172539 BM2 0,039445 0 20,97715 0,089346 0,004461 0,027668 0,001712 0,009199 BM3 0,459892 0,127488 0 0,032225 0,013457 0,095347 0,062022 0,028147 BM4 0,052597 0,111464 0,024195 0 0,004902 0,00003 0,005765 0,000655 BM5 0,073762 0,181578 0,047688 0,002549 0 0,023921 0,019238 0,114525 BM6 0,056096 0,027278 0,097293 0,018824 0,709606 0 0,06885 0,133751 BM7 0,189715 0,186976 0,027718 0,508819 0,005321 0,096198 0 0,042869 BM8 0,018048 0,033031 0,245241 0,251424 0,003192 0,392672 0,125324 0 For each possible switching operation for coupling in level changes, an achievable entropy per bit is determined with the aid of the device. For this purpose, many, for example, 1000, random runs SL are each performed with the same switching operation and the entropy is determined statistically from the determined random bit values in step S03. Subsequently, the next possible switching operation is examined. The following table shows possible entropy values when coupling in signal edges by switching between three bit wide input signals: B M1 B M2 BM3 BM4 BM5 BM6 BM7 BM8 BM1 0 0.39904 0.151946 0.078371 0.005403 0.986149 0.041984 0.172539 BM2 0.039445 0 20.97715 0.089346 0.004461 0.027668 0.001712 0.009199 BM3 0.459892 0.127488 0 0.032225 0.013457 0.095347 0.062022 0.028147 BM4 0.052597 0.111464 0.024195 0 0.004902 0.00003 0.005765 0.000655 BM5 0.073762 0.181578 0.047688 0.002549 0 0.023921 0.019238 0.114525 BM6 0.056096 0.027278 0.097293 0.018824 0.709606 0 0.06885 0.133751 BM7 0.189715 0.186976 0.027718 0.508819 0.005321 0.096198 0 0.042869 BM8 0.018048 0.033031 0.245241 0.251424 0.003192 0.392672 0.125324 0

Die Bitmuster BM1–BM8 sind nur schematisch zu verstehen und müssen nicht mit den Beispielen gemäß der 5 übereinstimmen. Die obige Tabelle wurde mit Hilfe einer Weibull-Verteilung mit Formparameter 0,75 und Skalenparameter 0,1 erzeugt und stellt eine mögliche Entropieverteilung auf die möglichen Umschaltvorgänge dar. The bit patterns BM1-BM8 are only to be understood schematically and need not be used with the examples according to the 5 to match. The above table was generated using a Weibull distribution with shape parameter 0.75 and scale parameter 0.1 and represents a possible entropy distribution on the possible switching operations.

Zum Beispiel wird bei einem möglichen Umschaltvorgang vom Eingangsbitmuster BM1 zum Eingangsbitmuster BM6 eine Entropie von 0,986149 Bit erzielt. Hin- und Herschalten zwischen den Eingangsbitmustern BM1 und BM6 liefert im (arithmetischen) Mittel etwa 0,52 Bit Entropie, denn der Umschaltvorgang von BM6 zu BM1 kann nur 0,056096 Bit liefern. For example, in one possible switching operation from input bit pattern BM1 to input bit pattern BM6, an entropy of 0.986149 bits is achieved. Switching between the input bit patterns BM1 and BM6 provides about 0.52 bit entropy in the (arithmetic) means, because the switch from BM6 to BM1 can only deliver 0.056096 bits.

Es ist nun im Hinblick auf die Entropieausbeute bei mehrfach nacheinander durchgeführten Zufallsläufen günstiger, mindestens drei Bitmuster auszuwählen und zyklisch als Eingangsbitmuster zu durchlaufen. Zum Beispiel liefert der Zyklus bzw. die Abfolge BM1 zu BM6 zu BM5 zu BM1 (zu BM6 usw.) eine mittlere Entropieausbeute pro Zufallsbit von 0,5898 Bit. With respect to the entropy yield in the case of random runs performed several times in succession, it is now better to select at least three bit patterns and to cycle through them as input bit patterns. For example, the cycle BM1 to BM6 to BM5 to BM1 (to BM6, etc.) provides a mean entropy yield per random bit of 0.5898 bits.

Nachdem alle Entropiewerte, wie in der Tabelle oben, ermittelt wurden, wählt man nun im Schritt S04 diejenige Abfolge von möglichen Eingangsbitmustern aus, die die höchste mittlere Entropieausbeute liefert. Die Untersuchungen der Anmelderin an der vorliegenden Entropietabelle haben ergeben, dass bei diesem Beispiel die Abfolge BM1, BM6, BM5 am günstigsten ist. Der beste Zyklus der Länge vier liefert nur 0,55 Bit mittlere Entropie, der beste Zyklus der Länge fünf 0,53 Bit der Länge sechs 0,45 Bit, der Länge sieben 0,44 und der Länge acht nur 0,4 Bit mittlere Entropie. After all entropy values have been determined, as in the table above, the sequence of possible input bit patterns that yields the highest mean entropy yield is then selected in step S04. Applicants' investigations on the present entropy table have shown that in this example the sequence BM1, BM6, BM5 is the most favorable. The best cycle of length four yields only 0.55 bit mean entropy, the best cycle of length five 0.53 bits of length six 0.45 bits, length seven 0.44 and length eight only 0.4 bits mean entropy ,

Insofern wird mit Hilfe der vorgeschlagenen Verfahren eine besonders effiziente Zufallsbiterzeugung ermöglicht. In this respect, a particularly efficient Zufiesbiterzeugung is made possible by the proposed method.

Die 7 zeigt eine schematische Darstellung eines weiteren Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 10 implementiert einige optionale Abwandlungen bezüglich der in 2 dargestellten Vorrichtung 1. Die 7 zeigt m hintereinander geschaltete Abbildungsvorrichtungen 2 ₁ bis 2 _m, die jeweils kombinatorische Abbildungen K₁–K_m implementieren. Dabei ist die Bitbreite der Abbildungen nicht konstant. Beispielsweise sind die Abbildungsvorrichtungen 2 ₁ und 2 _k–2 _m als kombinatorische Abbildungen implementiert, die vier Eingangssignale auf vier Ausgangssignale abbilden. Eine Steuereinrichtung 11 liefert Steuersignale CT und koordiniert den Betrieb, wie bereits zu den 1–6 erläutert wurde. In einer Speichereinrichtung 12 sind die Eingangsbitmuster der verwendeten zyklischen Abfolge abgelegt. The 7 shows a schematic representation of another embodiment of an apparatus for generating random bits. The device 10 implements some optional modifications regarding the 2 illustrated device 1 , The 7 shows m consecutive imaging devices 2 ₁ to 2 _m , each of which implement combinatorial maps K ₁ -K _m . The bit width of the images is not constant. For example, the imaging devices 2 ₁ and 2 _k - 2 _m implemented as combinatorial mappings mapping four input signals to four output signals. A control device 11 provides control signals CT and coordinates the operation as already described 1 - 6 was explained. In a storage device 12 the input bit patterns of the cyclic sequence used are stored.

Die kombinatorische Abbildung K₂, die in der Abbildungseinrichtung 2 ₂ implementiert ist, bildet vier Eingangsstartsignale ES₂₁, ... ES₂₄, welche von einer Starteinrichtung 3 eingekoppelt werden, auf vier Ausgangssignale A₂₁, A₂₂, A₂₃, A₂₄ ab. Die Starteinrichtung 3 erzeugt die Eingangsbitmuster, wie sie im Speicher 12 abgelegt sind, um die Pegelwechsel zu generieren. Die in der dritten Abbildungseinrichtung 2 ₃ implementierte kombinatorische Abbildung K₃ bildet fünf Eingangssignale auf fünf Ausgangssignale ab. Die vierte kombinatorische Abbildung K₄ die mit Hilfe der Abbildungsvorrichtung 2 ₄ implementiert ist, bildet fünf Eingangs- auf vier Ausgangssignale ab. The combinatorial mapping K ₂ used in the imaging device 2 ₂ forms four input start signals ES ₂₁ , ... ES ₂₄ , which are from a starting device 3 are coupled to four output signals A ₂₁ , A ₂₂ , A ₂₃ , A ₂₄ from. The starting device 3 generates the input bit patterns as they are in memory 12 are stored to generate the level changes. The in the third imaging device 2 ₃ implemented combinational mapping K ₃ maps five input signals to five output signals. The fourth combinational mapping K _4, which uses the imaging device 2 ₄ , maps five input to four output signals.

Das Ausgangssignal A₁₁ wird mit Hilfe eines Inverters 8 in ein Eingangssignal E₂₁ für die zweite Abbildungseinrichtung 2 ₂ invertiert. Die beiden Ausgangssignale A₁₃ und A₁₄ der ersten Abbildungseinrichtung 2 ₁ werden mit Hilfe eines logischen Gatters 7 miteinander verrundet und als Eingangssignal E₂₃ der zweiten Abbildungseinrichtung 2 ₂ zugeführt. The output signal A ₁₁ is by means of an inverter 8th in an input signal E ₂₁ for the second imaging device 2 ₂ inverted. The two output signals A ₁₃ and A _{14 of} the first imaging device 2 ₁ are using a logic gate 7 rounded together and as the input signal E _{23 of} the second imaging device 2 ₂ supplied.

Grundsätzlich ist es von Vorteil, wenn ausschließlich vorwärts gekoppelte Signalpfade entstehen. Es ist jedoch unschädlich, wenn beispielsweise Rückkopplungspfade auftreten, bei denen eine Zustandsänderung eines Ausgangssignals, beispielsweise des Ausgangssignals A_k4, als Eingangssignal E₃₅ rückgekoppelt ist, aber die kombinatorische Abbildung K₃ auf einen Zustandswechsel des Eingangssignals E₃₅ nicht reagiert oder keine Vervielfältigung auf andere Ausgangssignale A₃₁ bis A₃₅ entsteht. Bei den Zufallsbiterzeugungsvorrichtungen ist keine Rückkopplungsschleife derart gebildet, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung insbesondere signalpfadaufwärts zugeführt wird. Es würde genügen, solche Rückkopplungen auszuschließen, bei denen eine Zustandsänderung eines rückgekoppelten Ausgangssignals einer bestimmten Abbildungseinrichtung 2 _k als eine Zustandsänderung mindestens eines Eingangssignals E₃₅ einer anderen Abbildungseinrichtung 2 ₃ derart zugeführt ist, dass eines oder mehrere Ausgangssignale A_k1–A_k4 der bestimmten Abbildungseinrichtung 2 _k von der Zustandsänderung des rückgekoppelten Ausgangssignals A_k4 beeinflusst wird. Sozusagen hängt keines der Ausgangssignale von sich selbst ab. In principle, it is advantageous if exclusively coupled forward signal paths. However, it is harmless if, for example, feedback _paths occur in which a change in state of an output signal, for example the output signal A _k4 , is fed back as an input signal E ₃₅ , but the combinatorial mapping K ₃ does not react to a state change of the input signal E ₃₅ or no duplication to another Output signals A ₃₁ to A ₃₅ is formed. In the Random Biterzeugungsvorrichtungen no feedback loop is formed such that a change in state of at least one output of an imaging device is supplied as a change in state of at least one input signal of another imaging device in particular signal path upstream. It would be sufficient to exclude such feedback, in which a change in state of a feedback output signal of a particular imaging device 2 _k as a state change of at least one input signal E ₃₅ of another imaging device 2 _{3 is} supplied such that one or more output _signals A _k1 -A _k4 the particular imaging _device 2 _{k is influenced} by the state change of the feedback output signal A _k4 . So to speak, none of the output signals depends on itself.

Die Ausgangssignale A_m1–A_m4 werden einer Erfassungsvorrichtung 4 zugeführt, die vier Toggle-Flip-Flops 6 aufweist. Das jeweilige Toggle-Flip-Flop 6 zählt die steigenden Signalflanken als 0 auf 1-Durchgänge modulo 2. Am Ausgang der Erfassungsvorrichtung 4 sind dann die jeweiligen Zufallsbits ZB abgreifbar. Die Ausgabe der Zufallsbits ZB ist taktgesteuert. The output _signals A _m1 -A _m4 become a detection device 4 fed the four toggle flip-flops 6 having. The respective toggle flip-flop 6 count the rising signal edges as 0 to 1-pass modulo 2. At the output of the acquisition device 4 then the respective random bits ZB can be tapped off. The output of the random bits ZB is clock-controlled.

Wiederum werden die Eingangsbitmuster der zyklischen Abfolge von Eingangsbitmustern zum Erzeugen der logischen Pegelwechsel derart ausgesucht, dass eine Summe der Entropien der ermittelten Zufallsbits von einem Eingangsbitmuster zum nächsten oder ein Mittelwert der Entropien der ermittelten Zufallsbits für die zyklische Abfolge möglichst groß ist. Again, the input bit patterns of the cyclic sequence of input bit patterns for generating the logic level changes are selected such that a sum of the entropies of the detected random bits from one input bit pattern to the next, or an average of the entropies of the determined random bits for the cyclic sequence is as large as possible.

Das vorgeschlagene Verfahren und die Vorrichtungen eignen sich insbesondere zur Implementierung in ASICs. Die logischen Funktionen der Abbildungseinrichtungen haben vorzugsweise dieselbe logische Tiefe, um eine gleiche Signallaufzeit der kombinatorischen Abbildungen zu erzielen. Auf Lookup-Tables kann insofern auch verzichtet werden. Die Erfindung ermöglicht also unter anderem eine schnelle Zufallsbiterzeugung bei geringem Hardwareaufwand mit hoher Entropie pro erzeugtem Bit. The proposed method and the devices are particularly suitable for implementation in ASICs. The logical functions of the imaging devices preferably have the same logical depth to achieve the same signal propagation time of the combinatorial mappings. In this respect, lookup tables can also be dispensed with. Among other things, the invention thus enables rapid random bit generation with low hardware expenditure with high entropy per bit generated.

Beispiele für eine mögliche Konstruktion für geeignete kombinatorische Abbildungen mit einem maximalen Avalancheeffekt sind in der DE 10 2014 203 648 A1 in den Absätzen 0067 bis 0076 angegeben, worauf hier vollinhaltlich Bezug genommen wird („incorporated by reference“). Examples of a possible construction for suitable combinatorial images with a maximum avalanche effect are given in US Pat DE 10 2014 203 648 A1 in paragraphs 0067 to 0076, which is hereby incorporated by reference (incorporated by reference).

Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. Obwohl in den Ausführungsbeispielen jeweils alle möglichen Bitmusterumschaltungen betrachtet wurden, genügt es eine Auswahl der jeweils möglichen Eingangsbitmuster zu untersuchen und die Abfolge oder den Zyklus für die Entropieausbeute günstig festzulegen. Although the invention has been further illustrated and described in detail by the preferred embodiment, the invention is not limited by the disclosed examples, and other variations can be derived therefrom by those skilled in the art without departing from the scope of the invention. Although all possible bit pattern switches were considered in the exemplary embodiments, it is sufficient to examine a selection of the respectively possible input bit patterns and to set the sequence or the cycle favorably for the entropy yield.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

• DE 102014203648 A1 [0006, 0006, 0103] DE 102014203648 A1 [0006, 0006, 0103]
• US 8531247 B2 [0007] US 8531247 B2 [0007]
• US 8892616 B2 [0007] US 8892616 B2 [0007]
• US 8300811 B2 [0007] US 8300811 B2 [0007]
• US 9147088 B2 [0007] US 9147088 B2 [0007]
• EP 2605445 B1 [0007] EP 2605445 B1 [0007]
• EP 2870565 A1 [0007] EP 2870565 A1 [0007]
• EP 2891102 A1 [0007] EP 2891102 A1 [0007]
• US 8843761 B2 [0007] US 8843761 B2 [0007]

Claims (15)

Verfahren zum Erzeugen von Zufallsbits (ZB) umfassend: Bereitstellen (S0) einer Mehrzahl von seriell miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m), wobei jede der Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m) eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale (E₁₁–E_mn) mit Hilfe einer kombinatorischen Abbildung (K₁–K_m) in eine vorgegebene Anzahl p Ausgangssignale (A₁₁–A_mp) abzubilden; Einkoppeln (S1) von logischen Pegelwechseln (PW) an eine erste Abbildungseinrichtung (2 ₁) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) als Eingangsstartsignale (ES₁₁–ES_1n), wobei die jeweiligen logischen Pegelwechsel (PW) durch ein Umschalten (US1–USQ) von einem aktuellen Eingangsbitmuster (BMJ) zu einem nächsten Eingangsbitmuster (BMj + 1) erzeugt werden; Erfassen (S2) eines oder mehrerer Ausgangssignale (A₁₁–A_mp) an Ausgängen einer oder mehrerer Abbildungseinrichtungen (2 ₁–2 _m), welche von der ersten Abbildungseinrichtung (2 ₁) unterschiedlich sind; Ermitteln (S3) eines oder mehrerer Bitwerte in Abhängigkeit von dem oder den erfassten Ausgangssignalen (A₁₁–A_mp) als Zufallsbit (ZB) oder Zufallsbitmuster (ZBM); wobei eine zyklischen Abfolge (ZK) von Eingangsbitmustern (BM1–BMQ) zum Erzeugen der logischen Pegelwechsel (PW) derart eingekoppelt wird, dass eine mittlere Entropie der ermittelten Zufallsbits (ZB) von einem Eingangsbitmuster (BMJ) zum nächsten (BMJ + 1) größer oder gleich einem vorgegebenen Schwellwert ist. Method for generating random bits (ZB) comprising: providing (S0) a plurality of imaging devices linked in series ( 2 ₁ - 2 _m ), wherein each of the plurality of imaging devices ( 2 ₁ - 2 _m ) is arranged to image a predetermined number n of input signals (E ₁₁ -E _mn ) by means of a combinatorial mapping (K ₁ -K _m ) into a predetermined number p output signals (A ₁₁ -A _mp ); Coupling (S1) of logical level changes (PW) to a first imaging device ( 2 ₁ ) of the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) as input start signals (ES ₁₁ -ES _1n ), the respective logic level shifts (PW) being generated by switching (US1-USQ) from a current input bit pattern (BMJ) to a next input bit pattern (BMj + 1); Detecting (S2) one or more output signals (A ₁₁ -A _mp ) at outputs of one or more imaging devices ( 2 ₁ - 2 _m ), which of the first imaging device ( 2 ₁ ) are different; Determining (S3) one or more bit values as a function of the detected output signal (A ₁₁ -A _mp ) as a random bit (ZB) or random bit pattern (ZBM); wherein a cyclic sequence (ZK) of input bit patterns (BM1-BMQ) for generating the logic level changes (PW) is coupled such that an average entropy of the detected random bits (ZB) from one input bit pattern (BMJ) to the next (BMJ + 1) is greater or equal to a predetermined threshold. Verfahren nach Anspruch 1, wobei zum Bestimmen der Abfolge (ZK) die Schritte durchgeführt werden: Bestimmen (S01) einer Auswahl von möglichen Eingangsbitmustern (BM1–BMP) für die ersten Abbildungseinrichtung (2 ₁); und Ermitteln (S03) der Entropien der ermittelten Zufallsbits für mögliche Bitmusterumschaltungen von einem Eingangsbitmuster (BM1–BMP) der Auswahl zu einen anderen Eingangsbitmuster (BM1’–BMP’) der Auswahl. Method according to claim 1, wherein for determining the sequence (ZK) the steps are carried out: determining (S01) a selection of possible input bit patterns (BM1-BMP) for the first mapping device ( 2 ₁ ); and determining (S03) the entropies of the determined random bits for possible bit pattern switches from one input bit pattern (BM1-BMP) of the selection to another input bit pattern (BM1'-BMP ') of the selection. Verfahren nach Anspruch 1 oder 2, ferner umfassend: Auswählen (S04) der zyklischen Abfolge (ZK) von Bitmusterumschaltungen aus den möglichen Bitmusterumschaltungen derart, dass ein Mittelwert der Entropien der ermittelten Zufallsbits für die zyklische Abfolge (ZK) maximal ist. The method of claim 1 or 2, further comprising: selecting (S04) the cyclic sequence (ZK) of bit pattern switches from the possible bit pattern switches such that an average of the entropies of the determined random bits for the cyclic sequence (ZK) is at a maximum. Verfahren nach einem der Ansprüche 1–3, wobei die zyklische Abfolge (ZK) mindestens die Länge drei hat. Method according to one of claims 1-3, wherein the cyclic sequence (ZK) has at least the length three. Verfahren nach einem der Ansprüche 1–4, wobei die kombinatorischen Abbildungen (K₁–K_m) keine kombinatorische Abbildung implementieren, welche eine Permutation der Eingangssignale (E₁₁–E_mn) auf die Ausgangssignale (A₁₁–A_mp) liefert. Method according to one of claims 1-4, wherein the combinatorial mappings (K ₁ -K _m ) do not implement a combinatorial mapping which provides a permutation of the input signals (E ₁₁ -E _mn ) to the output signals (A ₁₁ -A _mp ). Verfahren nach einem der Ansprüche 1–5, wobei mindestens eine der Mehrzahl von kombinatorischen Abbildungen (K₁–K_m) derart gewählt ist, dass eine Zustandsänderung eines Eingangssignals (E₁₁–E_mn) durch die kombinatorische Abbildung (K₁–K_m) im Mittel auf mehr als ein Ausgangssignal (A₁₁–A_mp) abgebildet wird, Method according to one of claims 1-5, wherein at least one of the plurality of combinatorial maps (K ₁ -K _m ) is selected such that a change in state of an input signal (E ₁₁ -E _mn ) by the combinatorial mapping (K ₁ -K _m ) is mapped on average to more than one output signal (A ₁₁ -A _mp ), Verfahren nach einem der Ansprüche 1–6, wobei keine Rückkopplungsschleife derart erzeugt wird, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssignals (A_ij) einer bestimmten kombinatorischen Abbildung (K_i) als eine Zustandsänderung mindestens eines Eingangssignals (E_kl) für eine andere kombinatorische Abbildung (K_k) derart zugeführt wird, dass eines oder mehrere Ausgangssignale (A_i1–A_ip) der bestimmten Abbildung (K_i) von der Zustandsänderung des Rückkopplungsausgangssignals (A_ij) beeinflusst wird. Method according to one of claims 1-6, wherein no feedback loop is generated such that a state change of at least one feedback output signal (A _ij ) of a particular combinatorial mapping (K _i ) as a change in state of at least one input signal (E _kl ) for another combinatorial mapping ( K _k ) is supplied in such a way that one or more output _signals (A _i1 -A _ip ) of the particular mapping (K _i ) is influenced by the state change of the feedback output signal (A _ij ). Verfahren nach Anspruch 7, wobei die kombinatorischen Abbildungen (K₁–K_m) derart miteinander verkettet werden, dass keine Rückkopplungsschleife ausgebildet wird, bei der eine Zustandsänderung mindestens eines Ausgangssignals (A_ij) einer Abbildungseinrichtung (2 _i) als eine Zustandsänderung mindestens eines Eingangssignals (E_kl) einer anderen Abbildungseinrichtung (2 _k), welche signalpfadaufwärts vorgesehen ist, zugeführt ist. Method according to claim 7, wherein the combinatorial mappings (K ₁ -K _m ) are concatenated with one another in such a way that no feedback loop is formed in which a state change of at least one output signal (A _ij ) of an imaging device ( 2 _i ) as a change of state of at least one input signal (E _kl ) of another imaging device ( 2 _k ), which is signal path upstream, is supplied. Vorrichtung (1) zum Erzeugen von Zufallsbits (ZB) umfassend: eine Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m), wobei jede der Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m) eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale (E₁₁–E_mn) mit Hilfe einer kombinatorischen Abbildung (K₁–K_m) in eine vorgegebene Anzahl p Ausgangssignale (A₁₁–A_mp) abzubilden, wobei die Abbildungseinrichtungen (2 ₁–2 _m) der Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m) miteinander verkettet sind; eine Starteinrichtung (3), welche eingerichtet ist, einer ersten Abbildungseinrichtung (2 ₁) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) logische Pegelwechsel (PW) als Eingangsstartsignale (ES₁₁–ES_1n) einzukoppeln; eine Erfassungsvorrichtung (4), welche eingerichtet ist, eines oder mehrere Ausgangssignale (A₁₁–A_mp) an Ausgängen einer oder mehrerer Abbildungseinrichtungen (2 ₁–2 _m), welche von der ersten Abbildungseinrichtung (2 ₁) unterschiedlich sind, zu erfassen und als ein jeweiliges Zufallsbit (ZB) oder Zufallsbitmuster (ZBM) auszugeben; und eine Steuereinrichtung (11), welche die Starteinrichtung (3) und die Erfassungsvorrichtung (4) derart steuert, dass ein Verfahren nach einem der Ansprüche 1–8 durchgeführt wird. Contraption ( 1 ) for generating random bits (ZB) comprising: a plurality of imaging devices ( 2 ₁ - 2 _m ), wherein each of the plurality of imaging devices ( 2 ₁ - 2 _m ) is arranged to map a predetermined number n of input signals (E ₁₁ -E _mn ) by means of a combinatorial mapping (K ₁ -K _m ) into a predetermined number p output signals (A ₁₁ -A _mp ), wherein the imaging devices ( 2 ₁ - 2 _m ) the plurality of imaging devices ( 2 ₁ - 2 _m ) are linked together; a starting device ( 3 ), which is set up, a first imaging device ( 2 ₁ ) of the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) couple logic level changes (PW) as input start signals (ES ₁₁ -ES _1n ); a detection device ( 4 ), which is set up, one or more output signals (A ₁₁ -A _mp ) at outputs of one or more imaging devices ( 2 ₁ - 2 _m ), which of the first imaging device ( 2 ₁ ) are different, to detect and output as a respective random bit (ZB) or random bit pattern (ZBM); and a control device ( 11 ), which the starting device ( 3 ) and the detection device ( 4 ) such that a method according to any one of claims 1-8 is performed. Vorrichtung nach Anspruch 9, ferner mit einer Speichereinrichtung (12), welche eine zyklische Abfolge (ZK) von Eingangsbitmustern (BM1–BMQ) zum Erzeugen der zyklischen logischen Pegelwechsel (PW) abgespeichert bereitstellt. Apparatus according to claim 9, further comprising a memory device ( 12 ), which stores a cyclic sequence (ZK) of input bit patterns (BM1-BMQ) for generating the cyclic logic level changes (PW). Vorrichtung (1) nach Anspruch 9 oder 10, wobei die Erfassungseinrichtung (4) eingerichtet ist, die Ausgangssignale einer letzten Abbildungseinrichtung (2 _m) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) als Zufallsbits zu erfassen. Contraption ( 1 ) according to claim 9 or 10, wherein the detection device ( 4 ), the output signals of a last imaging device ( 2 _m ) the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) as random bits. Vorrichtung (1) nach Anspruch 10 oder 11, wobei die Erfassungseinrichtung (4) eingerichtet ist, die Ausgangssignale einer letzten Abbildungseinrichtung (2 _m) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) als Zufallsbits zu erfassen. Contraption ( 1 ) according to claim 10 or 11, wherein the detection device ( 4 ), the output signals of a last imaging device ( 2 _m ) the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) as random bits. Vorrichtung (1) nach einem der Ansprüche 10–12, wobei mindestens eine kombinatorische Abbildung (K₁–K_m) derart eingerichtet ist, dass die Eingangssignale (E₁₁–E_mn) unter Beaufschlagung eines Jitters und einer logischen Funktion auf die Ausgangssignale (A₁₁–A_mp) abgebildet werden. Contraption ( 1 ) according to any one of claims 10-12, wherein at least one combinatorial mapping (K ₁ -K _m ) is arranged such that the input signals (E ₁₁ -E _mn ) by applying a jitter and a logical function to the output signals (A ₁₁ - A _mp ) are displayed. Vorrichtung (1) nach einem der Ansprüche 10–13, wobei mindestens eine Abbildungseinrichtung (2 _q) als logisches Gatter ausgebildet ist, welches eine vorgegebene Anzahl von Eingangssignalen (E_q1–E_qn) logisch zu einer vorgegebenen Anzahl von Ausgangssignalen (A_q1–A_qp) verknüpft. Contraption ( 1 ) according to any one of claims 10-13, wherein at least one imaging device ( 2 _q ) is formed as a logic gate, which a predetermined number of input signals (E _q1 -E _qn ) logically linked to a predetermined number of output _signals (A _q1 -A _qp ). Vorrichtung (1) nach einem der Ansprüche 10–14, wobei die Vorrichtung (1, 10) Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung ist.Contraption ( 1 ) according to any one of claims 10-14, wherein the device ( 1 . 10 ) Is part of an FPGA device or an ASIC device.

Images