DE102014203648A1 - Device for generating random bits in random number generator, has detecting device that is provided to detect various random bits when successive level of input signal changes - Google Patents

Abstract

The device (1) has imaging devices (2-1-2-m) to output combinatorial images (K1-Km) representing input and output states of predetermined number of input signals (Em1-Emn) and output signals (Am1-Amn). A change in state of input signals is determined. A linking device (3) is provided to link images of imaging devices when logic level change of the input signals is determined. A detecting device (4) is provided to detect various random bits (ZB), when input signal successive level (PW) changes. An independent claim is included for method for generating random bits.

Description

Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zum Erzeugen eines oder mehrerer Zufallsbits. Es wird zum Beispiel eine Zufallsbitfolge erzeugt, welche als binäre Zufallszahl verwendet wird. Die vorgeschlagenen Vorrichtungen und Verfahren zum Erzeugen von Zufallsbits dienen beispielsweise der Implementierung von Zufallszahlengeneratoren. Die Erfindung ermöglicht beispielsweise die Erzeugung echter Zufallsbits. The present invention relates to an apparatus and method for generating one or more random bits. For example, a random bit sequence is generated which is used as a binary random number. The proposed devices and methods for generating random bits serve, for example, the implementation of random number generators. For example, the invention enables the generation of true random bits.

In sicherheitsrelevanten Anwendungen, beispielsweise bei asymmetrischen Authentifikationsverfahren, sind Zufallsbitfolgen als binäre Zufallszahlen notwendig. Dabei ist es gewünscht, insbesondere bei mobilen Anwendungen einen möglichst geringen Hardwareaufwand zu betreiben. Bekannte Maßnahmen, um Zufallszahlen zu erzeugen, sind beispielsweise Pseudozufallszahlengeneratoren, analoge Zufallsquellen, Ringoszillatoren und deren Abwandlungen. In security-relevant applications, for example in asymmetric authentication methods, random bit sequences are necessary as binary random numbers. It is desired, in particular for mobile applications to operate as little hardware as possible. Known measures for generating random numbers are, for example, pseudo-random number generators, analog random sources, ring oscillators and their modifications.

Bei Pseudozufallszahlengeneratoren werden Seeds verwendet, von denen ausgehend deterministische Pseudozufallszahlen berechnet werden. Zur Erzeugung des Seeds wird in der Regel ein physikalischer Zufallsgenerator verwendet. Als analoge Zufallsquellen werden Rauschquellen, wie z.B. das Rauschen von Zenerdioden, verstärkt und digitalisiert. Dabei ist die Verbindung von digitaler mit analoger Schaltungstechnik meist nur aufwändig zu verwirklichen. For pseudo-random number generators, seeds are used, from which deterministic pseudorandom numbers are calculated. To create the seed, a physical random number generator is usually used. As analog random sources, noise sources such as e.g. the noise of zener diodes, amplified and digitized. At the same time, the connection between digital and analog circuit technology is usually difficult to realize.

Bei Ringoszillatoren, die aus einer ungeraden Anzahl von hintereinander geschalteten Invertern aufgebaut sind, ergeben sich zufällige Jitter aus schwankenden Durchlaufzeiten der Signale durch die Inverter. Diese Jitter, also eine unregelmäßige zeitliche Schwankung in Zustandsänderungen der durch die Inverter geschickten Signale, können bei mehrfachen Durchläufen durch die Ringoszillatorschaltung akkumuliert werden, so dass letztlich ein zufälliges analoges Signal entsteht. Nachteilig bei Ringoszillatoren ist häufig die notwendige lange Zeit vom Start der Schwingung bis ein brauchbar zufälliges Signal aufgrund der Jitter-Akkumulierung entsteht. Daher ergeben sich meist niedrige nicht akzeptable Datenerzeugungsraten bei Ringoszillatoren. Ferner ist möglich, dass die sich addierenden Jitter-Beiträge sich auch selbst wieder aufheben, so dass im Mittel zufällige kurze Gatterlaufzeiten durch zufällige längere Gatterlaufzeiten kompensiert werden. For ring oscillators, which are made up of an odd number of inverters connected in series, random jitter results from fluctuating throughput times of the signals through the inverters. These jitter, that is, an irregular variation with time in state changes of the signals sent by the inverters, can be accumulated in the case of multiple passes through the ring oscillator circuit, so that ultimately a random analog signal is produced. A disadvantage of ring oscillators is often the necessary long time from the start of the oscillation until a usable random signal due to the jitter accumulation arises. Therefore, mostly low unacceptable data generation rates arise for ring oscillators. It is also possible that the adding jitter contributions also cancel themselves out, so that on average random short gate delays are compensated by random longer gate delays.

Fibonacci- und Galois-Ringoszillatoren erzeugen schneller zufällige Signalformen als klassische Ringoszillatoren. Allerdings werden verschiedene digitale Gatter wie XOR- und NOT-Gatter eingesetzt. Dadurch können sich insbesondere bei Implementierungen auf ASICs große Geschwindigkeitsunterschiede der Gattertypen ergeben. Häufig besteht der Wunsch, mit Hilfe von FPGAs (Field Programmable Gate Arrays) Zufallsbitfolgen zu erzeugen. Allerdings können auch bei diesen Digitalbausteinen beispielsweise aufgrund von Umgebungstemperaturschwankungen periodische Schwingungen einsetzen, die nur eine geringe Entropie oder Zufälligkeit in den Signalen haben. Fibonacci and Galois ring oscillators generate random waveforms faster than classical ring oscillators. However, various digital gates such as XOR and NOT gates are used. This can result in particular in implementations on ASICs large speed differences of the gate types. Often, there is a desire to generate random bit sequences using FPGAs (Field Programmable Gate Arrays). However, even with these digital components, for example due to ambient temperature fluctuations, periodic oscillations can occur which have only a low degree of entropy or randomness in the signals.

Ferner kann sich der Energieverbrauch bei Oszillatorschaltungen in Zufallszahlengeneratoren als nachteilig erweisen, denn im Betrieb muss ständig ein elektrischer Strom fließen. Furthermore, the energy consumption in oscillator circuits in random number generators may prove disadvantageous, because during operation, an electric current must constantly flow.

Bei digitalen Schaltungen hängt der Stromverbrauch im Wesentlichen von der Anzahl der Umschaltvorgänge pro Zeit ab. Bei entsprechenden digitalen Schwingschaltungen muss dies ständig stattfinden, so dass ein eher ungünstiger Energieverbrauch bei auf Ringoszillatoren basierenden Zufallszahlengeneratoren entsteht. Insbesondere bei mobilen Anwendungen ist es wünschenswert, den Energieverbrauch bzw. die Stromaufnahme der hardwaremäßig implementierten Schaltungen gering zu halten. Dennoch soll ein statistisch guter physikalischer Zufall entstehen. For digital circuits, the power consumption depends essentially on the number of switching operations per time. In the case of corresponding digital oscillating circuits, this must take place continuously, so that a rather unfavorable energy consumption arises in the case of ring oscillator-based random number generators. Particularly in mobile applications, it is desirable to minimize the power consumption or the current consumption of the circuits implemented in hardware. Nevertheless, a statistically good physical coincidence should arise.

Daher besteht eine Aufgabe der vorliegenden Erfindung darin, eine verbesserte Vorrichtung und/oder ein Verfahren zum Erzeugen von Zufallsbits bereitzustellen. Therefore, it is an object of the present invention to provide an improved apparatus and / or method for generating random bits.

Demgemäß wird eine Vorrichtung zum Erzeugen von Zufallsbits vorgeschlagen, die umfasst: mehrere miteinander verkettete Abbildungseinrichtungen, wobei eine jeweilige Abbildungseinrichtung eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale mit Hilfe einer kombinatorischen Abbildung in eine vorgegebene Anzahl p Ausgangssignale abzubilden. Mindestens eine kombinatorische Abbildung ist derart eingerichtet, dass eine Zustandsänderung eines Eingangssignals einer jeweiligen Abbildungseinrichtung im Mittel auf mehr als ein Ausgangssignal der jeweiligen Abbildungseinrichtung abgebildet wird. Dabei liegt keine Rückkopplungsschleife derart vor, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssignals einer bestimmten Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung derart zugeführt ist, dass eines oder mehrere Ausgangssignale der bestimmten Abbildungseinrichtung von der Zustandsänderung des Rückkopplungsausgangssignals beeinflusst wird. Vorzugsweise ist eine Starteinrichtung eingerichtet, einer ersten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen wohldefinierte logische Pegelwechsel als Eingangsstartsignale einzukoppeln. Eine Erfassungsvorrichtung ist insbesondere dazu eingerichtet, eines oder mehrere Ausgangssignale an Ausgängen einer oder mehrerer Abbildungseinrichtungen, welche von der ersten Abbildungseinrichtung unterschiedlich sind, abzutasten und als ein jeweiliges Zufallsbit auszugeben. Dabei ist die Vorrichtung zum Beispiel derart eingerichtet, dass bei direkt aufeinanderfolgenden Pegelwechseln mindestens eines Eingangsstartsignals mit Hilfe der Erfassungsvorrichtung verschiedene Zufallsbits erfasst werden. Accordingly, an apparatus for generating random bits is proposed, which comprises: a plurality of interconnected imaging devices, wherein a respective imaging device is adapted to image a predetermined number n input signals by means of a combinatorial mapping in a predetermined number p output signals. At least one combinatorial mapping is set up in such a way that a change in state of an input signal of a respective imaging device is mapped on average to more than one output signal of the respective imaging device. In this case, there is no feedback loop in such a way that a state change of at least one feedback output signal of a specific imaging device is supplied as a change in state of at least one input signal of another imaging device in such a way that one or more output signals of the certain mapping device is affected by the state change of the feedback output signal. Preferably, a starting device is set up to couple well-defined logical level changes as input start signals to a first imaging device of the plurality of interconnected imaging devices. A detection device is in particular configured to sample one or more output signals at outputs of one or more imaging devices which are different from the first imaging device and to output them as a respective random bit. In this case, the device is set up, for example, such that different random bits are detected in the case of directly successive level changes of at least one input start signal with the aid of the detection device.

Ein Erfassen erfolgt beispielsweise durch Abtasten, beispielsweise getaktet oder zu vorgegebenen anderen Zeitpunkten und dient der Ableitung eines Bitwertes H oder L, der aufgrund des stark schwankenden zufälligen Signals eine hohe Entropie bzw. Zufälligkeit aufweist. Detecting takes place, for example, by sampling, for example clocked or at predetermined other times, and serves to derive a bit value H or L which, due to the strongly fluctuating random signal, has a high degree of entropy or randomness.

Es ist z.B. möglich, periodisch einen "Zufallslauf" zu erzeugen, indem an eine erste Eingangsabbildungseinrichtung festgelegte Eingangssignalpegel gelegt werden, diese einen gesteuerten Zustandswechsel vollziehen und nach Durchlauf dieses Signals bzw. der sich ergebenden Signalflanke/n durch alle Abbildungseinrichtungen an einer End- oder Ausgangsabbildungseinrichtung die anliegenden Ausgangssignale oder eines der Ausgangssignale erfasst wird. Innerhalb des jitter- und zufallsbehafteten Signalverlaufs kann gesampelt werden oder ein Zwischenspeicherelement erfasst die zeitlich nicht vorhersagbaren Zustandswechsel. Möglich ist auch, eine Zählereinrichtung an die Ausgänge, beispielsweise der letzten Ausgangsabbildungseinrichtung, anzulegen, welche Signalflanken zählt. Der oder die sich ergebenden Bitwerte können als Zufallsbit verstanden werden. It is e.g. it is possible to periodically generate a "random run" by applying input signal levels to a first input imager, performing a controlled state transition, and passing the signal or signal edge (s) through all imagers to an output mapping device or one of the output signals is detected. Within the jitter and random waveform, sampling may occur or a latch element detects the unpredictable state transitions. It is also possible to apply a counter device to the outputs, for example the last output mapping device, which counts signal edges. The resulting bit value (s) may be understood as a random bit.

Durch die vorgegebenen Pegelwechsel, beispielsweise von einem logischen Low-Pegel (0) auf einen logischen High-Pegel (1) oder umgekehrt, wird aufgrund der logischen Abbildungseinrichtungen ein Durchlaufen des Signalwechsels durch die Kette von Abbildungseinrichtungen in Gang gesetzt. Durch die statistischen Schwankungen der Gatterdurchlaufzeiten entsteht dabei Jitter. Durch das Abtasten wird jeweils ein zufälliger Pegel abgegriffen, der von der Erfassungsvorrichtung einem jeweiligen Zufallsbitwert zugeordnet ist. Die Zufallsbiterfassung erfolgt insbesondere sowohl bei einem Pegelwechsel von Null auf Eins und darauf folgend wieder auf Null. Man kann von einem Doppelhub-Zufallszahlengenerator sprechen. Due to the predetermined level changes, for example, from a logic low level (0) to a logical high level (1) or vice versa, a passage of the signal change through the chain of imaging devices is set in motion due to the logical mapping means. Due to the statistical fluctuations of the gate transit times jitter arises. The sampling in each case picks up a random level, which is assigned by the detection device to a respective random bit value. The random bit detection takes place in particular both at a level change from zero to one and subsequently back to zero again. One can speak of a double-stroke random number generator.

In Ausführungsformen ist die Erfassungseinrichtung eingerichtet, die Ausgangssignale einer letzten Abbildungseinrichtung der Mehrzahl der miteinander verketteten Abbildungseinrichtungen als Zufallsbits zu erfassen. Beispielsweise, ist eine lineare Kette von kombinatorischen Abbildungseinrichten vorgesehen, wobei der Kette eingangsseitig Pegelwechsel zum Erzeugen von Signalflanken eingekoppelt werden, und ausgangsseitig echte Zufallssignale abgetastet werden. In embodiments, the detection device is set up to detect the output signals of a last imaging device of the plurality of interconnected imaging devices as random bits. For example, a linear chain of combinatorial mapping devices is provided, wherein the input side of the chain level changes for generating signal edges are coupled, and the output side true random signals are sampled.

Die Erfassungseinrichtung kann eingerichtet sein, ein Ausgangssignal in Abhängigkeit von einem anderen Ausgangssignal abzutasten. The detection means may be arranged to sample an output signal in response to another output signal.

Die Erfassungsvorrichtung weist beispielsweise ein Zwischenspeicherelement, insbesondere ein T-Flip-Flop, auf. Mithilfe von Flip-Flops, insbesondere T-Flip-Flops kann aufwandsgünstig eine Erfassung der Ausgangssignale und eine Abbildung auf logische Zufallspegel erfolgen. Denkbar sind auch einer oder mehrere Zähler zum Erfassen von Signalflanken oder Zustandswechseln einzelner Signale. Ein T-Flip-Flop ist insbesondere geeignet, steigende oder fallende Signalflanken modulo 2 zu zählen. The detection device has, for example, a buffer element, in particular a T flip-flop. With the aid of flip-flops, in particular T-flip-flops, the acquisition of the output signals and a mapping to logical random levels can take place at low cost. Also conceivable are one or more counters for detecting signal edges or state changes of individual signals. A T-flip-flop is particularly suitable for counting rising or falling signal edges modulo 2.

In Ausführungsformen werden die wohldefinierten logischen Pegelwechsel durch ein Umschalten von einem ersten Eingangsbitmuster zu einem zweiten Eingangsbitmuster erzeugt. Es kann insbesondere ein logischer Pegelwechsel durch ein Umschalten von einem ersten Eingangsbitmuster zu einem zweiten Eingangsbitmuster erfolgen und die abgetasteten Ausgangssignale ersten Zufallsbits zugeordnet werden. Einem logischen Pegelwechsel durch ein Umschalten von dem zweiten Eingangsbitmuster zu dem ersten Eingangsbitmuster sind dann zweite Zufallsbits zugeordnet. In embodiments, the well-defined logic level shifts are generated by switching from a first input bit pattern to a second input bit pattern. In particular, a logic level change can be effected by switching from a first input bit pattern to a second input bit pattern and the sampled output signals are assigned first random bits. A logical level change by switching from the second input bit pattern to the first input bit pattern is then associated with second random bits.

In Ausführungsformen ist die Erfassungsvorrichtung ferner eingerichtet, eine zeitliche Reihenfolge von Zustandswechseln von Ausgangssignalen bei jedem wohldefinierten logischen Pegelwechsel der Eingangsstartsignale zu erfassen. In embodiments, the detection device is further configured to detect a temporal order of state changes of output signals at each well-defined logic level change of the input start signals.

Es ergibt sich durch die Nutzung der Pegel- oder Zustandswechsel in „beide Richtungen“, also vom ersten Eingangsbitmuster zum zweiten Eingangsbitmuster und anschließend vom zweiten Eingangsbitmuster wieder zum ersten Eingangsbitmuster zur Zufallsbiterzeugung eine effizientere Zufallsbitausbeute. By using the level or state changes in "both directions", ie from the first input bit pattern to the second input bit pattern and then from the second input bit pattern back to the first input bit pattern for random bit generation, a more efficient random bit yield is obtained.

Denn die verschiedenen Pegelwechsel führen zu verschiedenen Statistiken. Die einer jeweiligen „Eingangspegelwechselrichtung“ zugeordneten Zufallsbits werden vorzugsweise anschließend getrennt weiterverarbeitet. Because the different level changes lead to different statistics. The random bits assigned to a respective "input level change direction" are preferably subsequently processed separately.

Vorzugsweise sind die Abbildungseinrichtungen derart miteinander verkettet, dass keine Rückkopplung entsteht. Dadurch ergibt sich, dass die Vorrichtung nicht kontinuierlich Umschaltvorgänge in einer Implementierung als Digitalschaltung vollziehen muss, was den Stromverbrauch begrenzt. Preferably, the imaging devices are linked together in such a way that no feedback occurs. As a result, the device does not have to continuously perform switching operations in a digital circuit implementation, which limits power consumption.

Man kann sagen, die Vorrichtung entwickelt keine „Schwingungen“ oder Signalwechsel propagieren nicht im Kreis. Beispielsweise sind die Ausgangssignale alle vorwärtsgekoppelt. Vorzugsweise hängt keines der Ausgangssignale kausal von sich selbst ab, indem es rückgekoppelt wird. It can be said that the device does not develop "vibrations" or signal changes do not propagate in a circle. For example, the output signals are all fed forward. Preferably, none of the output signals is causally independent of itself by being fed back.

In Ausführungsformen sind die Abbildungseinrichtungen derart miteinander verkettet, dass keine Rückkopplungsschleife derart ausgebildet ist, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung zugeführt ist. Prinzipiell können Rückkopplungspfade vorgesehen sein, die jedoch vorzugsweise nicht zu Schwingungen führen. Grundsätzlich ist es möglich, dass der Ausgang einer Abbildungseinrichtung bzw. ein Ausgangssignal als Eingangssignal für eine im Signalpfad stromaufwärts vorliegende Abbildungseinrichtung genutzt wird. In embodiments, the imaging devices are concatenated with each other such that no feedback loop is formed such that a state change of at least one output signal of an imaging device is supplied as a change in state of at least one input signal to another imaging device. In principle, feedback paths can be provided, which however preferably do not lead to oscillations. In principle, it is possible for the output of an imaging device or an output signal to be used as an input signal for an imaging device present upstream in the signal path.

Die Anzahl der n Eingangssignale einer jeweiligen Abbildungseinrichtung kann der Anzahl p der Ausgangssignale entsprechen. Es ist aber auch denkbar, dass n ungleich p ist, also dass mit Hilfe einer jeweiligen Abbildungseinrichtung die Zustände der Eingangssignale auf Zustände von Ausgangssignalen abgebildet werden, wobei die Anzahl der Ausgangssignale kleiner oder größer als die Anzahl der Eingangssignale für eine jeweilige Abbildungseinrichtung ist. The number of n input signals of a respective imaging device may correspond to the number p of the output signals. However, it is also conceivable that n is not equal to p, ie that with the aid of a respective imaging device the states of the input signals are mapped to states of output signals, wherein the number of output signals is smaller or larger than the number of input signals for a respective imaging device.

Die Abbildungseinrichtungen können logische oder kombinatorische Gatter sein, die insbesondere eine bijektive Abbildung von n Eingangssignalen auf n Ausgangssignale realisieren. Die Eingangssignale schwanken zwischen Pegeln, die logischen Zuständen, wie Bits 1 bzw. High oder 0 bzw. Low zugeordnet werden können. Unter einer bijektiven Abbildung versteht man eine eineindeutige Abbildung zwischen den 2ⁿ möglichen logischen Werten der Eingangssignale und den 2ⁿ logischen Werten der Ausgangssignale. The imaging devices can be logic or combinatorial gates which in particular realize a bijective mapping of n input signals to n output signals. The input signals fluctuate between levels that can be assigned to logic states such as bits 1 or high or 0 or low. A bijective mapping is a one-to-one mapping between the 2 ⁿ possible logical values of the input signals and the 2 ⁿ logic values of the output signals.

In Ausführungsformen der Vorrichtung ist mindestens eine kombinatorische Abbildung derart eingerichtet, dass die Eingangssignale unter Beaufschlagung eines Jitters und einer logischen Funktion auf die Ausgangssignale abgebildet werden. Durch die hardwaremäßige Implementierung der kombinatorischen Abbildung durch die Abbildungseinrichtungen können sich Jitter, also Schwankungen, in dem zeitlichen Verlauf von Signalflanken ergeben. Dieser Jitter wird dann durch Vollziehen der logischen Funktion, also der Abbildung der Kombination von n Eingangssignalen oder Bitwerten auf p Ausgangssignale oder Bitwerte, jeweils weitergeführt und akkumuliert sich über die Durchläufe durch die Abbildungseinrichtungen. In embodiments of the device, at least one combinatorial mapping is arranged such that the input signals are mapped to the output signals while applying a jitter and a logical function. Due to the hardware implementation of the combinatorial mapping by the imaging devices, jitter, ie fluctuations, can result in the time course of signal edges. This jitter is then continued by executing the logical function, ie the mapping of the combination of n input signals or bit values to p output signals or bit values, and accumulates over the passes through the imaging devices.

Insofern ergibt sich in Ausführungsformen der Vorrichtung eine begrenzte Kette von Abbildungseinrichtungen. Die Abbildungseinrichtungen können auch als Knoten oder Gatter bezeichnet sein. Wenigstens eine der kombinatorischen Abbildungen ist insbesondere derart eingerichtet, dass im Mittel bei einer Zustandsänderung eines Eingangssignals an mehr als einem Ausgangssignal ein Zustandswechsel erfolgt. Das führt dazu, dass ein jeweiliger Jitter des Eingangssignals auf mehrere Ausgangssignale abgebildet wird und daher verstärkt wird. Ein einmal aufgetretener Jitter in einem Signal wird mit Hilfe der Abbildungseinrichtungen bzw. der darin implementierten kombinatorischen Abbildungen auf mehrere Ausgangsspuren kopiert, so dass sich Jitter-Komponenten kaum kompensieren können. In this respect, in embodiments of the device results in a limited chain of imaging devices. The imaging devices may also be referred to as nodes or gates. At least one of the combinatorial mappings is set up in particular in such a way that, on average, a state change ensues at a change of state of an input signal at more than one output signal. As a result, a respective jitter of the input signal is mapped to a plurality of output signals and therefore amplified. Once a jitter has occurred in a signal, it is copied to a plurality of output tracks with the aid of the imaging devices or the combinatorial mappings implemented therein, so that jitter components can hardly be compensated.

In Ausführungsformen ist mindestens eine ausgewählte Abbildungseinrichtung vorgesehen, deren Ausgangssignale von allen Eingangssignalen der übrigen Abbildungseinrichtungen entkoppelt sind. Beispielsweise kann dies die letzte Abbildungseinrichtung einer Kette von m Abbildungseinrichtungen sein, die linear miteinander verkoppelt sind. Es ergibt sich insbesondere ein endlicher Signalverlauf. Das kann bedeuten, dass ausschließlich in einem vorgegebenen Zeitintervall ein Signal- oder ein Zustandswechsel eines Signals sich durch die verketteten Abbildungseinrichtungen fortsetzt. Denn von einer ersten Eingangsabbildungsvorrichtung aus propagiert entlang der verketteten Abbildungseinrichtungen ein sich sukzessive mit Jittern und Zufallsbeiträgen ausbreitendes Zufallssignal bzw. mehrere gemäß der jeweiligen Bitbreite der Abbildungseinrichtungen. Unter einer Entkopplung kann man verstehen, dass die Ausgangssignale nicht an Eingänge anderer Abbildungseinrichtungen geführt sind. In embodiments, at least one selected imaging device is provided, the output signals of which are decoupled from all input signals of the remaining imaging devices. For example, this may be the last imaging device of a chain of m imaging devices that are linearly coupled together. This results in particular a finite signal waveform. This may mean that only in a given time interval, a signal or a state change of a signal continues through the concatenated imaging devices. For from a first input imaging device propagates along the concatenated imaging devices a successively with jitter and random contributions propagating random signal or more according to the respective bit width of the imaging devices. Under a decoupling one can understand that the output signals are not routed to inputs of other imaging devices.

Es können in einem derartigen Signalpfad von einer ersten bis zu einer letzten Abbildungseinrichtung, die als Ausgangsabbildung bezeichnet werden kann, weitere Schaltungen, wie Logikgatter oder Verzögerungselemente, vorgesehen sein. In such a signal path, further circuits, such as logic gates or delay elements, may be provided from a first to a last mapping device, which may be referred to as output mapping.

Vorzugsweise sind zumindest einige der Abbildungen keine kombinatorischen Abbildungen, welche ausschließlich eine Permutation der Eingangssignale auf die Ausgangssignale liefern. Eine Permutation der Eingangssignale liegt insbesondere dann vor, wenn die Ausgangssignale den Eingangssignalen entsprechen oder lediglich durch eine Änderung der Reihenfolge aus den Eingangssignalen entstehen. Bei einer Permutation ergibt sich keine "Vervielfältigung" des Jitters. Preferably, at least some of the mappings are not combinatorial mappings which exclusively provide a permutation of the input signals to the output signals. A permutation of the input signals is present in particular when the output signals correspond to the input signals or arise only by a change in the order of the input signals. In a permutation there is no "duplication" of the jitter.

In Ausführungsformen der Vorrichtung zum Erzeugen von Zufallsbits sind die Abbildungseinrichtungen derart eingerichtet, dass deren Signaldurchlaufzeiten gleich sind. Durch möglichst gleiche Signallaufzeiten wird das Risiko vermindert, dass sich Jitter-Beiträge gegenseitig kompensieren können. Außerdem wird eine Implementierung in der Art von ASICs oder FPGAs erleichtert. Beispielsweise sind die Abbildungseinrichtungen so eingerichtet, dass alle möglichen Zustandswechsel an den jeweiligen Ausgängen alle innerhalb eines Toleranzintervalls von 100 ps und bevorzugt innerhalb von 50 ps erfolgen. In embodiments of the device for generating random bits, the imaging devices are arranged such that their signal transit times are the same. The same signal propagation times reduce the risk that jitter contributions can compensate each other. It also facilitates implementation in the manner of ASICs or FPGAs. For example, the mapping means are arranged so that all possible state changes at the respective outputs are all within a tolerance interval of 100 ps and preferably within 50 ps.

In Ausführungsformen der Vorrichtung umfasst mindestens eine Abbildungseinrichtung eine Lookup-Table bzw. eine Nachschlagetabelle zur Implementierung der kombinatorischen Abbildung. Es ist auch möglich, dass alle Abbildungseinrichtungen mit einer oder mehreren jeweiligen Lookup-Tables versehen sind. Lookup-Tables können einfach ausgelesen werden und erfordern nur einen geringen Hardwareaufwand. Häufig sind in programmierbaren Logikchips, wie FPGAs, entsprechende Felder oder bereits Tabellen vorgesehen. In embodiments of the device, at least one mapping device comprises a lookup table for implementing the combinatorial mapping. It is also possible that all imaging devices are provided with one or more respective lookup tables. Lookup tables can be easily read and require only a small amount of hardware. Frequently in programmable logic chips, such as FPGAs, corresponding fields or already tables are provided.

In Ausführungsformen der Vorrichtung können die Lookup-Tables mit zufälligen Bitwerten unter Verwendung von Zufallselementen gefüllt werden. Es ist beispielsweise möglich, die Lookup-Tables, die in Abhängigkeit von einem Eingangsbitmuster an Eingängen der Abbildungseinrichtungen ein entsprechendes Ausgangsbitmuster an Ausgängen liefern, so zu erzeugen, dass die durch die Lookup-Table repräsentierte Abbildung zufällig aus allen (2ⁿ)! Bijektionen von n logischen Signalen auf n logische Signale ausgewählt wird. Vorzugsweise sind in den Abbildungseinrichtungen jeweils unterschiedliche kombinatorische Abbildungen implementiert. In embodiments of the device, the lookup tables may be filled with random bit values using random elements. For example, it is possible to generate the lookup tables that provide a corresponding output bit pattern at outputs in response to an input bit pattern at inputs of the mapping devices such that the representation represented by the lookup table happens to be from all (2 ⁿ )! Bijections of n logical signals to n logical signals is selected. Preferably, different combinatorial mappings are implemented in the imaging devices.

In Ausführungsformen der Vorrichtung können zunächst feste Pegel als ein erstes Eingangsbitmuster an die Eingänge einer der Abbildungseinrichtungen, vorzugsweise die erste Abbildungseinrichtung der Kette, angelegt werden, um aus einem wohldefinierten Zustandswechsel zu starten. Mindestens einer dieser festen Pegel wird dann auf einen anderen festen Wert umgeschaltet, sodass sich ein zweites Eingangsbitmuster ergibt. Anschließend ergibt sich durch die verkettete Anwendung der kombinatorischen Abbildungen auf die Signale ein n oder p Bit breites Zufallsbitsignal. Die Rückumschaltung auf das erste Eingangsbitmuster führt zu einem darauf folgenden neuen Zufallsbitsignal. In embodiments of the apparatus, fixed levels may first be applied as a first input bit pattern to the inputs of one of the imaging devices, preferably the first mapping device of the chain, to start from a well-defined state transition. At least one of these fixed levels is then switched to another fixed value, resulting in a second input bit pattern. Subsequently, the concatenated application of the combinatory mappings to the signals results in an n or p bit wide random bit signal. The return to the first input bit pattern results in a subsequent new random bit signal.

Vorzugsweise ist die vorgegebene Anzahl n beziehungsweise p von Eingangs- beziehungsweise Ausgangssignalen mindestens drei. In Ausführungsformen ist die Bitbreite oder die Anzahl n beziehungsweise p von vorgegebenen Eingangs- beziehungsweise Ausgangssignalen an den Abbildungseinrichtungen vier oder mehr. Preferably, the predetermined number n or p of input or output signals is at least three. In embodiments, the bit width or the number n or p of predetermined input and output signals at the imaging devices is four or more.

Vorzugsweise ist die Anzahl der Abbildungseinrichtungen in der Kette mindestens 25. In Ausführungsformen sind jedoch auch zwischen 20 und 1000 verkettete Abbildungseinrichtungen vorgesehen. Preferably, the number of imaging devices in the chain is at least 25. In embodiments, however, between 20 and 1000 concatenated imaging devices are provided.

In Ausführungsformen ist die Vorrichtung Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung. In embodiments, the device is part of an FPGA device or an ASIC device.

Es wird darüber hinaus ein Verfahren zum Erzeugen von Zufallsbits vorgeschlagen, bei dem mehrere kombinatorische Abbildungen verkettet nacheinander durchgeführt werden. Dabei bildet eine jeweilige kombinatorische Abbildung eine vorgegebene Anzahl n Eingangssignale auf eine vorgegebene Anzahl p Ausgangssignale ab. Es wird mindestens eine kombinatorische Abbildung derart gewählt, dass eine Zustandsänderung eines Eingangssignals durch die kombinatorischen Abbildungen im Mittel auf mehr als ein Ausgangssignal abgebildet wird. Dabei wird keine Rückkopplungsschleife derart erzeugt, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssignals einer bestimmten kombinatorischen Abbildung als eine Zustandsänderung mindestens eines Eingangssignals für eine andere kombinatorische Abbildung derart zugeführt wird, dass eines oder mehrere Ausgangssignale der bestimmten Abbildung von der Zustandsänderung des Rückkopplungsausgangssignals beeinflusst wird. Es werden einer ersten kombinatorischen Abbildung der Mehrzahl der miteinander verketteten Abbildungen wohldefinierte logische Pegelwechsel als Eingangsstartsignale eingekoppelt, und eines oder mehrere Ausgangssignale von einer oder mehreren kombinatorischen Abbildungen, welche von der ersten kombinatorischen Abbildung unterschiedlich sind, werden als ein jeweiliges Zufallsbit erfasst. Bei aufeinanderfolgenden Pegelwechseln mindestens eines Eingangsstartsignals werden insbesondere mit Hilfe der Erfassungsvorrichtung verschiedene Zufallsbits erfasst. Es werden insbesondere bei direkt aufeinanderfolgenden Pegelwechseln die Zufallsbits erfasst. In addition, a method for generating random bits is proposed, in which a plurality of combinatorial pictures are performed concatenated one after the other. In this case, a respective combinational image maps a predetermined number n of input signals to a predetermined number p of output signals. At least one combinatorial mapping is selected in such a way that a change in state of an input signal is mapped on average by the combinatorial mappings to more than one output signal. In this case, no feedback loop is generated such that a state change of at least one feedback output signal of a particular combinatorial map is supplied as a state change of at least one input signal for another combinational map such that one or more output signals of the particular map is affected by the state change of the feedback output signal. A first combinational mapping of the plurality of concatenated mappings becomes well-defined logical level shifts as input start signals coupled, and one or more outputs from one or more combinatorial mappings different from the first combinational map are detected as a respective random bit. During successive level changes of at least one input start signal, different random bits are detected in particular with the aid of the detection device. In particular, the random bits are detected in the case of directly successive level changes.

Die Vorrichtung zum Erzeugen von Zufallsbits ist beispielsweise zur Durchführung des Verfahrens eingerichtet. Ein jeweiliges Eingangssignal kann z.B. einen Bitwert darstellen. Die kombinatorischen Abbildungen können als n auf p Abbildungen bezeichnet werden. The device for generating random bits is set up for carrying out the method, for example. A respective input signal may e.g. represent a bit value. The combinatorial mappings can be referred to as n on p mappings.

Bei dem Verfahren sind die kombinatorischen Abbildungen vorzugsweise derart miteinander verkettet, dass keine Rückkopplungsschleife entsteht. Insbesondere werden Rückkopplungen vermieden, bei denen eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung zugeführt wird, die beispielsweise signalpfadaufwärts in der Kette vorliegt. Vorzugsweise werden kombinatorische Abbildungen nur vorwärts verkettet bzw. die Abbildungseinrichtungen seriell hintereinander geschaltet und ohne Rückkopplung betrieben. In the method, the combinatorial mappings are preferably linked together in such a way that no feedback loop is produced. In particular, feedbacks are avoided in which a state change of at least one output signal of an imaging device is supplied as a change in state of at least one input signal to another imaging device, which for example is signal path upstream in the chain. Preferably, combinatorial images are concatenated only forward or the imaging devices connected in series and operated without feedback.

Es werden bei dem Verfahren und der Vorrichtung insbesondere echte Zufallsbits erzeugt, die unabhängig von den Eingangsstartsignalpegeln sind. Die Signalformen haben nach dem Durchlauf der Abbildungskette in der Regel keine erkennbaren Signalflanken oder wohldefinierte Pegelwechsel. Man kann von quasi-analogen Signalverläufen sprechen, da erst durch das Abtasten mit Hilfe der Erfassungsvorrichtung logische Pegel oder Bitwerte abgeleitet werden. Es werden keine Pseudozufallsbits betrachtet. In particular, true random bits are generated in the method and apparatus which are independent of the input start signal levels. The signal forms usually have no recognizable signal edges or well-defined level changes after passing through the imaging chain. One can speak of quasi-analog waveforms, since only by the sampling by means of the detection device logic levels or bit values are derived. No pseudorandom bits are considered.

Das Verfahren kann insbesondere über geeignete Beschreibungssprachen, beispielsweise VHDL oder Verilog, auf oder in einer FPGA- oder ASIC-Vorrichtung implementiert werden. Bei der FPGA-Vorrichtung bzw. dem Verfahren sind die Abbildungseinrichtungen vorzugsweise derart eingerichtet, dass Zustandsänderungen an einem Eingangssignal der n Eingangssignale in Abhängigkeit von der kombinatorischen Abbildung zu einem gleichen Zeitpunkt einen Zustandswechsel in einem oder mehreren der p Ausgangssignale möglichst zeitgleich hervorrufen. The method can in particular be implemented on or in an FPGA or ASIC device via suitable description languages, for example VHDL or Verilog. In the case of the FPGA device or the method, the imaging devices are preferably set up in such a way that state changes on an input signal of the n input signals as a function of the combinatorial mapping cause a state change in one or more of the p output signals at the same time.

Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Vorrichtungen oder Verfahrensvarianten. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen oder abändern. Further possible implementations of the invention also include not explicitly mentioned combinations of devices or method variants described above or below with regard to the exemplary embodiments. The skilled person will also add or modify individual aspects as improvements or additions to the respective basic form of the invention.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. The above-described characteristics, features, and advantages of this invention, as well as the manner in which they will be achieved, will become clearer and more clearly understood in connection with the following description of the embodiments, which will be described in detail in conjunction with the drawings.

Dabei zeigen: Showing:

1 eine schematische Darstellung eines ersten Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits; 1 a schematic representation of a first embodiment of an apparatus for generating random bits;

2 schematische Darstellungen von Eingangsstartsignalen, Pegelwechseln, Bitmusterwechseln und möglichen Taktsignalformen. 2 schematic representations of input start signals, level changes, bit pattern changes and possible clock waveforms.

3 eine schematische Darstellung eines weiteren Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. 3 a schematic representation of another embodiment of an apparatus for generating random bits.

In den Figuren sind funktionsgleiche Elemente mit denselben Bezugszeichen versehen, sofern nichts anderes angegeben ist. In the figures, functionally identical elements are provided with the same reference numerals, unless stated otherwise.

In der Beschreibung wird unter einem „wohldefinierten Pegelwechsel“ verstanden, dass eine im Wesentlichen steigende oder fallende Signalflanke erzeugt wird. Die jeweilige Signalflanke kann aber muss nicht reproduzierbar erzeugt werden. In the description, a "well-defined level change" means that a substantially rising or falling signal edge is generated. However, the respective signal edge can not be generated reproducibly.

Dass die Abbildungen „im Mittel“ eine Zustandsänderung eines Eingangssignals – oder eine Signalflanke – einer jeweiligen Abbildungseinrichtung auf mehr als ein Ausgangssignal der jeweiligen Abbildungseinrichtung abbilden, bedeutet, dass über alle möglichen Kombinationen von Eingangszustandsänderungen gemittelt mehr als eine Ausgangsbitmusteränderungen von einer Abbildung hervorgerufen werden. That the mappings "map on average" a change in state of an input signal - or a signal edge - of a respective imaging device to more than one output signal of the respective imaging device means that over all possible combinations of input state changes averaged more than one output bit pattern changes are caused by a mapping.

Zum Beispiel sind alle oder eine Auswahl der kombinatorischen Abbildungen derart ausgestaltet, dass wenigstens eine Eingangsbitmusteränderung, bei der beispielsweise q Bits den Zustand ändern, zu einer Ausgangsbitänderung, bei der q + 1 Bits ihren Zustand ändern, führt. For example, all or a selection of the combinational maps are configured such that at least one input bit pattern change, for example, where q bits change state, results in an output bit change in which q + 1 bits change state.

Die 1 zeigt eine schematische Darstellung eines ersten Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 1 ist in der Art einer Kette von Abbildungseinrichtungen 2 ₁–2 _m ausgestaltet. Dazu sind seriell hintereinander kombinatorische Digitalschaltungen 2 ₁–2 _m gekoppelt. Die kombinatorischen Digitalschaltungen 2 ₁–2 _m können auch als logische Gatter oder Abbildungseinrichtungen für eine jeweilige kombinatorische Abbildung K₁–K_m verstanden werden. The 1 shows a schematic representation of a first embodiment of an apparatus for generating random bits. The device 1 is in the nature of a chain of imaging devices 2 ₁ - 2 _m designed. These are sequentially combinatorial digital circuits 2 ₁ - 2 _m coupled. The combinatorial digital circuits 2 ₁ - 2 _m can also be understood as logic gates or imaging devices for a respective combinatorial mapping K ₁ -K _m .

Ferner ist eine Starteinrichtung 3 vorgesehen, die festgelegte Werte für die Eingangssignale ES₁₁–ES_1n für die erste Abbildungseinrichtung 2 ₁ bereitstellt und davon ausgehend Pegelwechsel für diese Eingangsstartsignale erzeugt. Die dadurch entstehenden Signalflanken setzen sich durch die Kette von Abbildungen fort. An die letzte Ausgangsabbildungseinrichtung 2 _m der Kette ist eine Erfassungs- oder Abtastvorrichtung 4 gekoppelt, die die Ausgangssignale A_m1–A_mn der letzten Abbildungseinrichtung 2 _m erfasst. Beispielsweise werden dazu Latches oder Flip-Flops 6 eingesetzt, die Signalflanken innerhalb des zufälligen Signalverlaufs erfassen. Aus den erfassten Pegeln lässt sich ein Zufallsbit oder eine Zufallszahl ZB ableiten, die von der Abtasteinrichtung 4 ausgegeben werden kann. In der 1 ist n = p. Das Abtasten kann durch ein Taktsignal CK getriggert werden. There is also a starting device 3 provided, the predetermined values for the input signals ES ₁₁ -ES _1n for the first imaging device 2 ₁ and, based thereon, generates level changes for these input start signals. The resulting signal edges continue through the chain of images. To the last output imaging device 2 _{m of} the chain is a detection or scanning device 4 coupled, the output _signals A _m1 -A _mn the last imaging device 2 _m recorded. For example, to latches or flip-flops 6 used to detect the signal edges within the random waveform. From the detected levels, a random bit or a random number ZB can be derived, that of the scanning device 4 can be issued. In the 1 is n = p. The sampling can be triggered by a clock signal CK.

Das derart erzeugte Zufallsbitsignal oder Zufallsbitmuster ZB kann einer optionalen Auswerteeinrichtung 9 zugeführt werden. Die Auswerteeinrichtung 9 unterzieht die erfassten Zufallsbits ZB beispielsweise mit Hilfe statistischer Methoden einer Nachbearbeitung, um Schiefen in den erzeugten Zufallsbits zu kompensieren. Man erhält dadurch am Ausgang echte Zufallsbits ZB‘. Eine Schiefe von erzeugten Zufallsbits bezeichnet das Verhältnis der Anteile von Nullen und Einsen. Bei einer idealen Schiefe liegt eine Verteilung von Zufallsbits von 1 und 0 mit einer Wahrscheinlichkeit von 0,5 vor. Eine Schiefe von 2% bedeutet, dass eine Wahrscheinlichkeit für einen H-Pegel oder eine Eins bei 0,52 liegt. The random bit signal or random bit pattern ZB generated in this way can be used by an optional evaluation device 9 be supplied. The evaluation device 9 For example, the detected random bits ZB are post-processed using statistical methods to compensate for skews in the generated random bits. This gives the output true random bits ZB '. A skew of generated random bits denotes the ratio of the components of zeros and ones. With an ideal skewness, there is a distribution of random bits of 1 and 0 with a probability of 0.5. A skew of 2% means that a probability for an H level or a one is 0.52.

Jede Abbildungseinrichtung 2 _i hat n Eingänge für ein n Bit breites Eingangssignal E_ij mit j = 1...n und p Ausgänge für ein p Bit-breites Ausgangssignal A_ij mit j = 1...p. In der 1 sind die Ein- und Ausgänge nicht explizit angegeben. Eine jeweilige Abbildungseinrichtung 2 _i empfängt insofern E_i1–E_in Eingangssignale und gibt A_i1–A_ip Ausgangssignale aus. Die Verknüpfung zwischen Ein- und Ausgangssignalen ist über eine kombinatorische Abbildung K_i realisiert. Man erkennt in der Darstellung der 1, in der n = p ist, dass die K₁ bis K_m kombinatorischen Abbildungen hintereinander verkettet erfolgen. Each imaging device 2 _i has n inputs for an n bit wide input signal E _ij with j = 1 ... n and p outputs for a p bit wide output signal A _ij with j = 1 ... p. In the 1 the inputs and outputs are not explicitly indicated. A respective imaging device 2 _i thus receives E _i1 -E _in input signals and outputs A _i1 -A _ip output signals. The connection between input and output signals is realized via a combinatorial mapping K _i . One recognizes in the representation of the 1 in which n = p, that the K ₁ to K _m combinatorial mappings are concatenated one behind the other.

Beim Betrieb der Vorrichtung zum Erzeugen von Zufallsbits 1 propagieren mit Jittern beaufschlagte Signale von der ersten Eingangsabbildungseinrichtung 2 ₁ bis zur Ausgangsabbildungseinrichtung 2 _m. Die Abbildungseinrichtungen 2 ₁–2 _m sind derart als kombinatorische Abbildungen K₁–K_m implementiert, dass im Mittel ein Zustandswechsel des an einem jeweiligen Eingang vorliegenden Signals E_k1–E_kn zu einem Zustandswechsel in mehr als einem der Ausgangssignale A_k1–A_kn führt. Das heißt, eine Veränderung eines jeweiligen Input-Bits bzw. eines logischen Zustandes eines Eingangssignals E_kj führt im Mittel (beispielsweise über eine Anzahl von Durchläufen) zu Änderungen in mehr als einem der Output-Bits des jeweiligen Knotens bzw. der jeweiligen Abbildungseinrichtung. Insofern akkumulieren und vervielfältigen sich Jitter, die in den Signalen E₁₁ bis E_mn bzw. A₁₁ bis A_m-1,n vorliegen, beim Durchlauf durch die verketteten Abbildungseinrichtungen 2 ₁ bis 2 _m. Das bedeutet, je länger der Signalweg ist, also je mehr verkettete seriell verschaltete Abbildungseinrichtungen 2 ₁–2 _m vorliegen, desto stärker wird ein vorliegender Jitter verstärkt und auf die n oder p verschiedenen Kanäle kopiert. In operation of the random bit generating device 1 propagate jittered signals from the first input imager 2 ₁ to the output imaging device 2 _m . The imaging devices 2 ₁ - 2 _m are implemented as combinatorial maps K ₁ -K _m such that on average a state change of the present at a respective input signal E _k1 -E _kn leads to a state change in more than one of the output signals A _k1 -A _kn . That is, a change of a respective input bit or logic state of an input signal E _kj results in the average (for example, a number of passes) changes in more than one of the output bits of the respective node or the respective imaging device. In this respect, jitter accumulated in the signals E ₁₁ to E _mn and A ₁₁ to A _{m-1, n} , respectively, accumulate and multiply as they pass through the linked imaging devices 2 ₁ to 2 _m . This means that the longer the signal path, that is, the more concatenated serial interconnected imaging devices 2 ₁ - 2 _m , the more a given jitter is amplified and copied to the n or p different channels.

Obgleich dies der Einfachheit halber in der 1 so dargestellt ist, müssen die Abbildungseinrichtungen 2 ₁–2 _m nicht zwingend dieselbe Anzahl n von Ein- und Ausgängen haben. Die Bitbreite kann in der 1 im Verlauf des Signalweges von der Startvorrichtung 3 zur Abtastvorrichtung 6 variieren. Beispielsweise werden m = 100 Abbildungseinrichtungen nacheinander gekoppelt. Die Abbildungseinrichtungen können die jeweilige kombinatorische Abbildung K₁ bis K_m in der Art von Lookup-Tables 5 ₁–5 _m implementieren. Although this is for the sake of simplicity in the 1 As shown, the imaging devices must 2 ₁ - 2 _m do not necessarily have the same number n of inputs and outputs. The bit width can be in the 1 in the course of the signal path from the starting device 3 to the scanning device 6 vary. For example, m = 100 imaging devices are coupled successively. The imaging devices can be the respective combinatorial mapping K ₁ to K _m in the manner of lookup tables 5 ₁ - 5 _m implement.

Die jeweilige Signaldurchlaufzeit in einer Abbildungseinrichtung bzw. einem logischen oder kombinatorischen Gatter 2 _i ist für alle Eingangssignale E_i1 bis E_in im Wesentlichen gleich, so dass aufgrund der implementierten kombinatorischen Abbildung K_i der Wechsel eines logischen Zustands an einem Eingangssignal E_ij im Wesentlichen zeitgleich zu logischen Wechseln an einem oder mehreren Ausgangssignalen A_il mit l = 1...n ist. Insofern ergeben sich n Kanäle mit zufälligen Signalformen, die von den Jittern hervorgerufen sind, die von den die digitalen Abbildungseinrichtungen aufbauenden Schaltelementen hervorgerufen sind. The respective signal transit time in an imaging device or a logical or combinatorial gate 2 _i is substantially equal for all input signals E _i1 to E _in , so that due to the implemented combinational mapping K _i, the change of a logic state on an input signal E _ij substantially simultaneously with logical changes to one or more output signals A _il with l = 1 ... n. As such, there are n channels with random waveforms caused by the jitter caused by the switching elements constituting the digital imaging devices.

Die schematisch angedeutete Vorrichtung zum Erzeugen von Zufallsbits 1 lässt sich insbesondere aufwandsgünstig in FPGA- oder ASIC-Einrichtungen realisieren. Gegenüber konventionellen Ringoszillatoren lassen sich mit einer höheren Datenrate Zufallsbits erzeugen, da insbesondere der den Zufall begünstigende Jitter mit Hilfe der mehreren Kanäle potenziell n-fach vervielfältigt wird. Es ist durch die vielen Kanäle und Abbildungen unwahrscheinlich, dass Jitter-Beiträge einander kompensieren. Insofern kann aufwandsgünstig ein Zufallszahlengenerator mit einer hohen Zufallsbit-Erzeugungsfrequenz realisiert werden. The schematically indicated device for generating random bits 1 In particular, it can be implemented cost-effectively in FPGA or ASIC devices. Compared to conventional ring oscillators, random bits can be generated with a higher data rate since, in particular, the randomly favorable jitter is potentially multiplied n times with the aid of the multiple channels. It is unlikely that Jitter's contributions compensate each other because of the many channels and images. In this respect, a random number generator with a high random bit generation frequency can be realized in a cost-effective manner.

Aufgrund der linearen Topologie und endlichen Anzahl von kombinatorischen Abbildungen bzw. Abbildungseinrichtungen 2 ₁–2 _m durchläuft eine Signalflanke oder eine Eingangssignaländerung unter Beaufschlagung eines Jitters und Anwendung der kombinatorischen Abbildungen eine begrenzte Anzahl von Logikgattern. Demnach ist auch die Anzahl der Umschaltvorgänge beim Durchlauf einer Signalflanke oder Signaländerung von der Starteinrichtung 3 bis zur Abtasteinrichtung 6 endlich. Es ergibt sich dadurch ein besonders niedriger Stromverbrauch, so dass die vorgeschlagene Vorrichtung insbesondere zum Einsatz in mobilen Anwendungen, beispielsweise auf Chipkarten, geeignet ist. Due to the linear topology and finite number of combinatorial mappings or imaging devices 2 ₁ - 2 _For example, a signal edge or change in input signal upon application of a jitter and application of the combinatorial mappings passes through a limited number of logic gates. Accordingly, the number of switching operations in the passage of a signal edge or signal change from the starting device 3 to the scanner 6 at last. This results in a particularly low power consumption, so that the proposed device is particularly suitable for use in mobile applications, for example on smart cards.

Vorzugsweise sind mindestens 20 Abbildungseinrichtungen verkettet miteinander vorgesehen. In Ausführungsformen sind jedoch auch 50 oder 100 Abbildungen denkbar. Bevorzugt ist die Anzahl der miteinander verketteten Abbildungen bzw. Abbildungseinrichtungen zwischen 50 und 100. In besonderen Ausführungsformen ist die Anzahl zwischen 100 und 1.000 Abbildungseinrichtungen. Preferably, at least 20 imaging devices are interlinked with each other. In embodiments, however, 50 or 100 illustrations are conceivable. Preferably, the number of concatenated images or imaging devices is between 50 and 100. In particular embodiments, the number is between 100 and 1000 imaging devices.

Im Folgenden werden Beispiele für Zufallszahlenerzeuger betrachtet, bei denen die Anzahl der Eingangssignale n = 4 ist und die Anzahl der Ausgangssignale ebenfalls n = p = 4. Bereits für 25 hintereinander verkettete Abbildungen oder Abbildungseinrichtungen ergeben sich zufällige Bitzustände an den Ausgängen der letzten Abbildungseinrichtung in der Kette. In the following examples of random number generators are considered in which the number of input signals n = 4 and the number of output signals also n = p = 4. Already for 25 concatenated mappings or imaging devices result random bit states at the outputs of the last imaging device in the Chain.

Die 2 zeigt schematisch Eingangsstartsignale, Pegelwechsel, Bitmusterwechsel und mögliche Taktsignalformen. Zum Start der Zufallsbiterzeugung mit Hilfe der Vorrichtung gemäß 1 werden Eingangssignalpegel ES₁₁...E_S4 verändert, sodass wohldefinierte Pegelwechsel PW eintreten. Der Pegelwechsel PW oder die entsprechende Signalflanke bzw. Signalflanken werden durch die Abbildungskette, wie oben beschrieben geführt. Ein mögliches Eingangsbitmuster BM1 ist in 3 oben dargestellt. Alle Eingangsstartsignale ES_i sind auf logischem L-Pegel, wie es in dem mittleren Diagramm angedeutet ist. Die untere Kurve zeigt einen möglichen zeitlichen Verlauf eines Takt- oder Abtastsignals CK für die Abtasteinrichtung 4. The 2 schematically shows input start signals, level change, bit pattern change and possible clock waveforms. To start the Zufallsbiterzeugung using the device according to 1 input signal levels ES ₁₁ ... E _{S4 are} changed so that well-defined level changes PW occur. The level change PW or the corresponding signal edge or signal edges are guided through the imaging chain as described above. One possible input bit pattern BM1 is in 3 shown above. All input start signals ES _i are at logical L level, as indicated in the middle diagram. The lower curve shows a possible time profile of a clock or scanning signal CK for the scanner 4 ,

Es werden nun wohldefinierte Pegelwechsel von L auf H bzw. Null auf Eins vollzogen. Man erhält dadurch ein zweites Eingangsbitmuster BM2 = 1111. Diese Signalflanken werden durch die kombinatorischen Abbildungen verzerrt, mit Jitter beaufschlagt und somit „verzufälligt“, sodass zum Zeitpunkt T1 die am Ausgang der letzten Abbildungseinrichtung 2 _m anliegenden Ausgangssignale A_m1...A_m,n gesampled werden können und die erhaltenen Daten als Zufallsbits ZB genutzt werden können. Well-defined level changes from L to H or zero to one are now performed. This gives a second input bit pattern BM2 = 1111. These signal edges are distorted by the combinatorial images, subjected to jitter and thus "accidental", so that at the time T1, the output of the last imaging device 2 _m present output _signals A _m1 ... A _{m, n} can be sampled and the data obtained can be used as random bits ZB.

Anschließend wird das Eingangsbitmuster BM2 wieder auf das Bitmuster BM1 = 0000 gebracht. Dadurch entstehen erneut Pegelwechsel (in die entgegengesetzte Richtung) oder Signalflanken, die zu zufälligen Bitwerten der abgetasteten Ausgangssignale A_m1...A_m,n führen. Dieser Vorgang wird wiederholt, sodass bei zwei verschiedenen Startpegelwechseln (BM1 auf BM2 einerseits und BM2 auf BM1 andererseits) oder Eingangsbitmusterveränderungen zwei verschiedene Sätze von Zufallsbits erzeugt werden. Die Verteilung der Zufallsbits bei den Läufen mit Starts von BM1 auf BM2 ist dabei unabhängig von der Verteilung bei Läufen mit BM2 auf BM1. Die Zufallsbits für die Abtastzeitpunkte T1 und T3 werden anschließend denselben bzw. als Zufallsbitsatz Nachbehandlungsverfahren unterzogen. Analog erfolgt eine Nachbehandlung für die Zufallsbits aus den Läufen mit BM2 auf BM1 (z.B. bei T2). Subsequently, the input bit pattern BM2 is brought back to the bit pattern BM1 = 0000. This results again level changes (in the opposite direction) or signal edges that lead to random bit values of the sampled output signals A _m1 ... A _{m, n} . This process is repeated so that two different sets of random bits are generated at two different start level shifts (BM1 on BM2 on the one hand and BM2 on BM1 on the other hand) or input bit pattern changes. The distribution of the random bits in the runs with starts of BM1 on BM2 is independent of the distribution in runs with BM2 on BM1. The random bits for the sampling instants T1 and T3 are then subjected to the same or random-bit aftertreatment process. Analogously, a post-treatment for the random bits from the runs with BM2 on BM1 (eg at T2).

Da in beiden Änderungsrichtungen für die Pegelwechsel beim Start eines jeweiligen Zufallsbiterzeugungslaufs Zufallsbits abgegriffen und erzeugt werden, kann man auch von einem Doppelhub-Zufallszahlengenerator sprechen. Since random bits are tapped and generated in both directions of change for the level changes at the start of a respective random bit generation run, one can also speak of a double-stroke random number generator.

In der folgenden Tabelle ist eine beispielhafte kombinatorische Abbildung K_q dargestellt, die n = 4 Eingangszustände bzw. Eingangssignale E_q1–E_q4 auf p = 4 Ausgangszustände bzw. Ausgangssignale A_q1–A_q4 abbildet. Zur Vereinfachung der Darstellung wird angenommen, dass die Eingangssignale E_q1–E_q4 und die Ausgangssignale A_q1–A_q4 logische Zustände 0 oder 1 bzw. L oder H repräsentieren, obwohl durch die „Verzufälligung“ und starke Beaufschlagung mit zufälligen Jittern eher keine wohldefinierten logischen Pegel in der als Hardware bzw. als Schaltung implementierten Vorrichtung zum Erzeugen von Zufallsbits vorliegen. E_q4 E_q3 E_q2 E_q1 A_q4 A_q3 A_q2 A_q1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 1 0 In the following table, an exemplary combinational mapping K _{q is} shown, the n = 4 input _states or input signals E _q1 -E _q4 to p = 4 output _states or output _signals A _q1 - A _q4 images. For ease of illustration, it will be assumed that the input signals E _q1 -E _q4 and the output _signals A _q1 -A _{q4 represent} logic states 0 or 1, and L or H, respectively, although rather "unduly" due to the "randomness" and heavy exposure to random jitter logic levels are present in the implemented as hardware or as a circuit device for generating random bits. E _q4 E _q3 E _q2 E _q1 A _q4 A _q3 A _q2 A _q1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 1 0

Die Tabelle kann als Lookup-Tabelle zur Ausbildung der Abbildungseinrichtung 2 _q implementiert werden. Dabei wird eine bijektive Abbildung realisiert, sodass jedes mögliche Bitmuster aus vier Eingangsbits oder Eingangssignalzuständen E_q1, E_q2, E_q3, E_q4 genau einmal an den Ausgängen der Abbildungseinrichtung 2 _q als Ausgangssignalzustände A_q1, A_q2, A_q3, A_q4 auftritt. The table can serve as a lookup table for forming the imaging device 2 _{q be} implemented. In this case, a bijective mapping is realized, so that every possible bit pattern of four input _bits or input signal _states E _q1 , E _q2 , E _q3 , E _{q4 occurs} exactly once at the outputs of the imaging _device 2 _{q occurs} as output signal _states A _q1 , A _q2 , A _q3 , A _q4 .

Für den Fall, dass die Eingangssignale E_q1, E_q2, E_q3, E_q4 initial ein Bitmuster 0000 bilden, was laut Zeile 1 der Tabelle auf Ausgangssignale 0100 abgebildet wird, und das Eingangssignal E_q1 einen Zustandswechsel vollzieht, ergibt sich als Ausgangsbitmuster gemäß der zweiten Zeile der obigen Tabelle 1001. Das heißt, der Zustandswechsel des Eingangssignals E_q1 von 0 auf 1 wird mit Hilfe der kombinatorischen Abbildung K_q auf die drei Ausgangssignale A_q1, A_q3 und A_q4 „vervielfältigt“. Denn das Ausgangssignal A_q1 ändert sich aufgrund der Zustandsänderung von E_q1 von 0 auf 1, das Ausgangssignal A_q3 von 1 auf 0 und das Ausgangssignal A_q4 von 0 auf 1. In the event that the input signals e _q1, e _q2, e _q3, E _q4 initial bit pattern 0000 form, which is mapped to the output signals 0100, according to line 1 of the table, and the input signal E _q1 undergoes a change of state, is obtained as the output bit pursuant That is, the state change of the input signal E _q1 from 0 to 1 is "multiplied" by means of the combinatorial mapping K _q to the three output _signals A _q1 , A _q3 and A _q4 . Because the output signal A _q1 changes from 0 to 1 due to the state change of E _q1 , the output signal A _{q3 changes} from 1 to 0 and the output signal A _{q4 changes} from 0 to 1.

Ein Eingangsbitmuster von 0010 führt zu einem Ausgangsbitmuster 0011 (vgl. dritte Zeile der Tabelle). Ausgehend von einem Bitmuster 0000 und einem Zustandswechsel des Eingangssignals E_q2 von 0 auf 1 ergeben sich daher Zustandswechsel bei den drei Ausgangssignalen A_q1, A_q2 und A_q3, obgleich nur ein eingangsseitiger Zustandswechsel im Eingangssignal E_q2 erfolgt ist. An input bit pattern of 0010 results in an output bit pattern 0011 (see third row of the table). Starting from a bit pattern 0000 and a state change of the input signal E _q2 from 0 to 1, therefore, state changes occur in the case of the three output _signals A _q1 , A _q2 and A _q3 , although only one input-side state change has taken place in the input signal E _q2 .

Analog erkennt man für Eingangsbitmuster 0100 und 1000 ausgehend von 0000, dass sich drei oder alle vier Ausgangszustände ändern. Untersuchungen der Anmelderin für alle möglichen Zustandsänderungen von einzelnen Eingangssignalen ausgehend von allen 16 Eingangsbitmustern haben ergeben, dass bei der dargestellten Abbildung K_q im Mittel ein Zustandswechsel oder eine Zustandsänderung eines Eingangssignals E_qi zu 2,75 Zustandswechseln oder Zustandsänderungen in Ausgangssignalen führt. Similarly, for input bit patterns 0100 and 1000, starting from 0000, one can see that three or all four output states change. Investigations by the Applicant for all possible state changes of individual input signals on the basis of all 16 input bit patterns have shown that in the illustrated mapping K _q a change of state or a state change of an input signal E _qi results in 2.75 state changes or state changes in output signals.

Insofern werden bei der Umsetzung der kombinatorischen Abbildungen als elektronische Schaltkreise die Signalflanken, die den Zustandswechseln entsprechen, mit weiteren Jittern beaufschlagt und auf mehrere, im vorliegenden Beispiel auf 2,75, Ausgangssignale „kopiert“. Insbesondere wird ein jitterbehaftetes Eingangssignal in mehrere jitterbehaftete Ausgangssignale überführt bzw. abgebildet, wobei durch die jeweilige Abbildung selbst zusätzliche Jitter ergänzt werden. Der Jitter, der als zufallsgebendes Phänomen genutzt wird, wird somit verstärkt und auf mehrere Kanäle verteilt. In this respect, in the implementation of combinatorial images as electronic circuits, the signal edges, which correspond to the state changes, applied to other jitters and "copied" to several, in the present example to 2.75 output signals. In particular, a jittery input signal is converted or imaged into a plurality of jittery output signals, additional jitter being supplemented by the respective mapping itself. The jitter, which is used as a random phenomenon, is thus amplified and distributed over several channels.

Die als Beispiel in Tabellenform wiedergegebene kombinatorische Abbildung K_q kann äquivalent in Form von Booleschen Funktionen dargestellt werden. The combinatorial mapping K _q , represented as an example in tabular form, can be represented equivalently in the form of Boolean functions.

Als disjunktive Normalform geschrieben lautet die kombinatorische Abbildung K_q: A_q4 = OR[AND(E_q4, E_q3, E_q1), AND(E_q4, NOT[E_q3], NOT[E_q1]), AND(NOT[E_q4], E_q3, NOT[E_q1]), AND(NOT[E_q4], NOT[E_q3], E_q1)], A_q3 = OR[AND(E_q4, NOT[E_q3], E_q2), AND(E_q4, NOT[E_q2], E_q1), AND(NOT[E_q4] ,E_q2, E_q1), AND(NOT[E_q4], NOT[E_q2], NOT[E_q1])] A_q2 = OR[AND(E_q4, NOT[E_q3], NOT[E_q2]), AND(NOT[E_q4], NOT[E_q3], E_q2), AND(E_q3, E_q2, E_q1), AND(E_q3, NOT[E_q2], NOT[E_q1])] A_q1 = OR[AND(E_q4, NOT(E_q3), E_q2, E_q1), AND(E_q4, NOT[E_q3], NOT[E_q2], NOT[E_q1]), AND(NOT[E_q4], E_q3, NOT[E_q2]), AND(NOT[E_q4], E_q3, E_q1), AND(NOT[E_q4], NOT[E_q3], E_q2, NOT[E_q1]), AND(NOT[E_q4], NOT[E_q2], E_q1), AND(E_q3, NOT[E_q2], E_q1)] Written as a disjunctive normal form, the combinatorial mapping K _{q is} : A _q4 = OR [AND (E _q4 , E _q3 , E _q1 ), AND (E _q4 , NOT [E _q3 ], NOT [E _q1 ]), AND (NOT [E _q4 ], E _q3 , NOT [E _q1 ]), AND (NOT [E _q4 ], NOT [E _q3 ], E _q1 )], A _q3 = OR [AND (E _q4 , NOT [E _q3 ], E _q2 ), AND (E _q4 , NOT [E _q2 ], E _q1 ), AND (NOT [E _q4 ], E _q2 , E _q1 ), AND (NOT [E _q4 ], NOT [E _q2 ], NOT [E _q1 ])] A _q2 = OR [AND (E _q4 , NOT [E _q3 ], NOT [E _q2 ]), AND (NOT [E _q4 ], NOT [E _q3 ], E _q2 ), AND (E _q3 , E _q2 , E _q1 ), AND (E _q3 , NOT [E _q2 ], NOT [E _q1 ])] A _q1 = OR [AND (E _q4 , NOT (E _q3 ), E _q2 , E _q1 ), AND (E _q4 , NOT [E _q3 ], NOT [E _q2 ], NOT [E _q1 ]), AND (NOT [E _q4 ], E _q3 , NOT [E _q2 ]), AND (NOT [E _q4 ], E _q3 , E _q1 ), AND (NOT [E _q4 ], NOT [E _q3 ], E _q2 , NOT [E _q1 ]), AND (NOT [E _q4 ], NOT [E _q2 ], E _q1 ), AND (E _q3 , NOT [E _q2 ], E _q1 )]

Dabei steht OR für eine logische ODER-Verknüpfung, AND für eine logische UND-Verknüpfung und NOT für eine logische NICHT-Verknüpfung. Zur hardwaremäßigen Implementierung können die kombinatorischen Abbildungen anstelle einer Lookup-Tabelle auch als Verknüpfung von logischen Gattern gemäß der obigen Darstellung realisiert werden. Die disjunktive Normalformdarstellung kann auch in eine algebraische Normalform umgeschrieben werden, welche ebenfalls zum Entwurf von entsprechenden logischen Schaltungen verwendet werden kann. Man kann schreiben: A_q4 = XOR[E_q1, E_q3, E_q4] A_q3 = NOT[XOR(E_q1, E_q2, E_q4, AND[E_q4, E_q2, E_q1], AND[E_q4, E_q3, E_q2])] A_q2 = XOR[E_q2, E_q3, E_q4, AND(E_q3, E_q1), AND(E_q4, E_q3)] A_q1 = XOR[E_q1, E_q2, E_q3, E_q4, AND(E_q3, E_q1), AND(E_q3, E_q2, E_q1), AND(E_q4, E_q3, E_q1), AND(E_q4, E_q3, E_q2)] Where OR is a logical OR, AND is a logical AND and NOT is a logical NOT. For hardware implementation, the combinatorial mappings may be implemented instead of a lookup table as logic gate gating as shown above. The disjoint normal-form representation may also be rewritten into an algebraic normal form, which may also be used to design corresponding logic circuits. You can write: A _q4 = XOR [E _q1 , E _q3 , E _q4 ] A _q3 = NOT [XOR (E _q1 , E _q2 , E _q4 , AND [E _q4 , E _q2 , E _q1 ], AND [E _q4 , E _q3 , E _q2 ])] A _q2 = XOR [E _q2 , E _q3 , E _q4 , AND (E _q3 , E _q1 ), AND (E _q4 , E _q3 )] A _q1 = XOR [E _q1 , E _q2 , E _q3 , E _q4 , AND (E _q3 , E _q1 ), AND (E _q3 , E _q2 , E _q1 ), AND (E _q4 , E _q3 , E _q1 ) AND (E _q4 , E _q3 , E _q2 )]

Man erkennt in beiden Darstellungen, dass das Ausgangssignal A_q4 unabhängig von einem Zustandswechsel des Eingangssignals E_q2 ist. Eine noch weiter optimierte Konstruktion der kombinatorischen Abbildungen K_q sieht vor, dass ein jeweiliges Ausgangssignal von möglichst vielen Eingangssignalen abhängt. Besonders bevorzugt wäre, dass jedes Ausgangssignal einer kombinatorischen Abbildung von allen Eingangssignalen für die Abbildung abhängig ist. Dann würden sich Jitter in den Signalen besonders gut multiplizieren und verstärken. It can be seen in both representations that the output signal A _{q4 is} independent of a state change of the input signal E _q2 . An even more optimized construction of the combinatorial maps K _q provides that a respective output signal depends on as many input signals as possible. It would be particularly preferable for each output signal of a combinatorial mapping to be dependent on all input signals for the mapping. Then jitter in the signals would multiply and amplify very well.

Untersuchungen der Anmelderin haben ergeben, dass günstige zufällige Signalpegel an den Ausgängen der letzten Abbildungseinrichtung in der Kette vorliegen, auch wenn gleiche Anfangszustände von der Startvorrichtung 3 vorgegeben werden und ein jeweiliger Zustandswechsel der Anfangszustände der Eingangssignale E₁₁–E_1n zum Starten der Vorrichtung initiiert wird. Die zufälligen Signalverläufe A_m1–A_mn, welche mit Hilfe der Abtast- oder Erfassungseinrichtung 4 erfasst werden, können zum Beispiel während ihres „Durchlaufs“ an der Erfassungseinrichtung 4 abgetastet werden. Applicant's investigations have shown that favorable random signal levels are present at the outputs of the last mapping device in the chain, even if equal initial states from the starting device 3 are predetermined and a respective state change of the initial states of the input signals is initiated E ₁₁ -E _1n for starting the device. The random waveforms A _m1 -A _mn , which by means of the sampling or detection device 4 can be detected, for example, during their "pass" at the detection device 4 be scanned.

Die 3 zeigt eine schematische Darstellung eines weiteren Ausführungsbeispiels für eine Vorrichtung zum Erzeugen von Zufallsbits. Die Vorrichtung 10 implementiert einige optionale Abwandlungen bezüglich der in 1 dargestellten Vorrichtung 1. Die 3 zeigt m hintereinander geschaltete Abbildungsvorrichtungen 2 ₁ bis 2 _m, die jeweils kombinatorische Abbildungen K₁–K_m implementieren. Dabei ist die Bitbreite der Abbildungen nicht konstant. Beispielsweise sind die Abbildungsvorrichtungen 2 ₁ und 2 _k–2 _m als kombinatorische Abbildungen implementiert, die vier Eingangssignale auf vier Ausgangssignale abbilden. The 3 shows a schematic representation of another embodiment of an apparatus for generating random bits. The device 10 implements some optional modifications regarding the 1 illustrated device 1 , The 3 shows m consecutive imaging devices 2 ₁ to 2 _m , each of which implement combinatorial maps K ₁ -K _m . The bit width of the images is not constant. For example, the imaging devices 2 ₁ and 2 _k - 2 _m implemented as combinatorial mappings mapping four input signals to four output signals.

Die kombinatorische Abbildung K₂, die in der Abbildungseinrichtung 2 ₂ implementiert ist, bildet vier Eingangsstartsignale ES₂₁, ... ES₂₄, welche von einer Starteinrichtung 3 eingekoppelt werden, auf vier Ausgangssignale A₂₁, A₂₂, A₂₃, A₂₄ ab. Die Starteinrichtung 3 kann zum Beispiel zwischen Eingangsbitmustern, wie sie in der 2 angedeutet sind, hin und herschalten, um Pegelwechsel zu generieren. Die in der dritten Abbildungseinrichtung 2 ₃ implementierte kombinatorische Abbildung K₃ bildet fünf Eingangssignale auf fünf Ausgangssignale ab. Die vierte kombinatorische Abbildung K₄ die mit Hilfe der Abbildungsvorrichtung 2 ₄ implementiert ist, bildet fünf Eingangs- auf vier Ausgangssignale ab. The combinatorial mapping K ₂ used in the imaging device 2 ₂ forms four input start signals ES ₂₁ , ... ES ₂₄ , which are from a starting device 3 are coupled to four output signals A ₂₁ , A ₂₂ , A ₂₃ , A ₂₄ from. The starting device 3 For example, you can choose between input bit patterns as shown in the 2 are indicated, toggle to generate level changes. The in the third imaging device 2 ₃ implemented combinational mapping K ₃ maps five input signals to five output signals. The fourth combinational mapping K _4, which uses the imaging device 2 ₄ , maps five input to four output signals.

Das Ausgangssignal A₁₁ wird mit Hilfe eines Inverters 8 in ein Eingangssignal E₂₁ für die zweite Abbildungseinrichtung 2 ₂ invertiert. Die beiden Ausgangssignale A₁₃ und A₁₄ der ersten Abbildungseinrichtung 2 ₁ werden mit Hilfe eines logischen Gatters 7 miteinander verundet und als Eingangssignal E₂₃ der zweiten Abbildungseinrichtung 2 ₂ zugeführt. The output signal A ₁₁ is by means of an inverter 8th in an input signal E ₂₁ for the second imaging device 2 ₂ inverted. The two output signals A ₁₃ and A _{14 of} the first imaging device 2 ₁ are using a logic gate 7 rounded to each other and as the input signal E _{23 of} the second imaging device 2 ₂ supplied.

Grundsätzlich ist es von Vorteil, wenn ausschließlich vorwärts gekoppelte Signalpfade entstehen. Es ist jedoch unschädlich, wenn beispielsweise Rückkopplungspfade auftreten, bei denen eine Zustandsänderung eines Ausgangssignals, beispielsweise des Ausgangssignals A_k4, als Eingangssignal E₃₅ rückgekoppelt ist, aber die kombinatorische Abbildung K₃ auf einen Zustandswechsel des Eingangssignals E₃₅ nicht reagiert oder keine Vervielfältigung auf andere Ausgangssignale A₃₁ bis A₃₅ entsteht. Bei den Zufallsbiterzeugungsvorrichtungen ist keine Rückkopplungsschleife derart gebildet, dass eine Zustandsänderung mindestens eines Ausgangssignals einer Abbildungseinrichtung als eine Zustandsänderung mindestens eines Eingangssignals einer anderen Abbildungseinrichtung insbesondere signalpfadaufwärts zugeführt wird. Es würde genügen, solche Rückkopplungen auszuschließen, bei denen eine Zustandsänderung eines rückgekoppelten Ausgangssignals einer bestimmten Abbildungseinrichtung 2 _k als eine Zustandsänderung mindestens eines Eingangssignals E₃₅ einer anderen Abbildungseinrichtung 2 ₃ derart zugeführt ist, dass eines oder mehrere Ausgangssignale A_k1–A_k4 der bestimmten Abbildungseinrichtung 2 _k von der Zustandsänderung des rückgekoppelten Ausgangssignals A_k4 beeinflusst wird. Sozusagen hängt keines der Ausgangssignale von sich selbst ab. In principle, it is advantageous if exclusively coupled forward signal paths. However, it is harmless if, for example, feedback _paths occur in which a change in state of an output signal, for example the output signal A _k4 , is fed back as an input signal E ₃₅ , but the combinatorial mapping K ₃ does not react to a change of state of the input signal E ₃₅ or no duplication to others Output signals A ₃₁ to A ₃₅ is formed. In the Random Biterzeugungsvorrichtungen no feedback loop is formed such that a change in state of at least one output of an imaging device as a change in state of at least one input signal of another imaging device is supplied in particular signal path upstream. It would be sufficient to exclude such feedback, in which a change in state of a feedback output signal of a particular imaging device 2 _k as a state change of at least one input signal E ₃₅ of another imaging device 2 _{3 is} supplied such that one or more output _signals A _k1 -A _k4 the particular imaging _device 2 _{k is influenced} by the state change of the feedback output signal A _k4 . So to speak, none of the output signals depends on itself.

Die Ausgangssignale A_m1–A_m4 werden einer Erfassungsvorrichtung 4 zugeführt, die vier Toggle-Flip-Flops 6 aufweist, Das jeweilige Toggle-Flip-Flop 6 zählt die steigenden Signalflanken als 0 auf 1-Durchgänge modulo 2. Am Ausgang der Erfassungsvorrichtung 4 sind dann die jeweiligen Zufallsbits ZB abgreifbar. Die Ausgabe der Zufallsbits ZB ist taktgesteuert. The output _signals A _m1 -A _m4 become a detection device 4 fed the four toggle flip-flops 6 The respective toggle flip-flop 6 counts the rising signal edges as 0 to 1-pass modulo 2 , At the output of the detection device 4 then the respective random bits ZB can be tapped off. The output of the random bits ZB is clock-controlled.

Die vorgeschlagene Vorrichtung und das zugrunde liegende Verfahren eignen sich insbesondere zur Implementierung in ASICs. Die logischen Funktionen der Abbildungseinrichtungen haben vorzugsweise dieselbe logische Tiefe, um eine gleiche Signallaufzeit der kombinatorischen Abbildungen zu erzielen. Auf Lookup-Tables kann insofern auch verzichtet werden. Die Erfindung ermöglicht also unter anderem eine schnelle Zufallsbiterzeugung bei geringem Hardwareaufwand. Gegenüber Anordnungen, die immer von derselben Startbitmusterkonfiguration ausgehen und bei jedem Zufallslauf dieselben Eingangspegelwechsel vornehmen, lassen sich durch die Nutzung der beiden „Pegelhübe“ doppelt so viele Zufallsbits bei gleicher Stromaufnahme erzeugen. The proposed device and the underlying method are particularly suitable for implementation in ASICs. The logical functions of the imaging devices preferably have the same logical depth to achieve the same signal propagation time of the combinatorial mappings. In this respect, lookup tables can also be dispensed with. Among other things, the invention thus enables rapid random bit generation with low hardware expenditure. Compared with arrangements that always start from the same start bit pattern configuration and make the same input level changes with each random run, the use of the two "level strokes" can generate twice as many random bits with the same power consumption.

Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. Although the invention has been further illustrated and described in detail by the preferred embodiment, the invention is not limited by the disclosed examples, and other variations can be derived therefrom by those skilled in the art without departing from the scope of the invention.

Claims (15)

Vorrichtung (1) zum Erzeugen von Zufallsbits (ZB) umfassend: eine Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m), wobei jede der Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m) eingerichtet ist, eine vorgegebene Anzahl n Eingangssignale (E₁₁–E_mn) mit Hilfe einer kombinatorischen Abbildung (K₁–K_m) in eine vorgegebene Anzahl p Ausgangssignale (A₁₁–A_mp) abzubilden, wobei die Abbildungseinrichtungen (2 ₁–2 _m) der Mehrzahl von Abbildungseinrichtungen (2 ₁–2 _m) miteinander verkettet sind und mindestens eine Abbildungseinrichtung (2 ₁–2 _m) eine kombinatorische Abbildung (K₁–K_m) derart implementiert, dass eine Zustandsänderung eines Eingangssignals (E₁₁–E_mn) der mindestens einen Abbildungseinrichtung (2 ₁–2 _m) im Mittel auf mehr als ein Ausgangssignal (A₁₁–A_mp) der mindestens einen Abbildungseinrichtung (2 ₁–2 _m) abgebildet wird, wobei keine Rückkopplungsschleife derart vorliegt, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssignals (A_ij) einer bestimmten Abbildungseinrichtung (2 _i) als eine Zustandsänderung mindestens eines Eingangssignals (E_kl) einer anderen Abbildungseinrichtung (2 _k) derart zugeführt ist, dass eines oder mehrere Ausgangssignale (A_i1–A_ip) der bestimmten Abbildungseinrichtung (2 _i) von der Zustandsänderung des Rückkopplungsausgangssignals (A_ij) beeinflusst wird;und umfassend eine Starteinrichtung (3), welche eingerichtet ist, einer ersten Abbildungseinrichtung (2 ₁) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) wohldefinierte logische Pegelwechsel (PW) als Eingangsstartsignale (ES₁₁–ES_1n) einzukoppeln; eine Erfassungsvorrichtung (4), welche eingerichtet ist, eines oder mehrere Ausgangssignale (A₁₁–A_mp) an Ausgängen einer oder mehrerer Abbildungseinrichtungen (2 ₁–2 _m), welche von der ersten Abbildungseinrichtung (2 ₁) unterschiedlich sind, abzutasten und als ein jeweiliges Zufallsbit (ZB) auszugeben; wobei die Vorrichtung derart eingerichtet ist, dass bei aufeinanderfolgenden Pegelwechseln (PW) mindestens eines Eingangsstartsignals mit Hilfe der Erfassungsvorrichtung (4) verschiedene Zufallsbits (ZB) erfasst werden. Contraption ( 1 ) for generating random bits (ZB) comprising: a plurality of imaging devices ( 2 ₁ - 2 _m ), wherein each of the plurality of imaging devices ( 2 ₁ - 2 _m ) is arranged to map a predetermined number n of input signals (E ₁₁ -E _mn ) by means of a combinatorial mapping (K ₁ -K _m ) into a predetermined number p output signals (A ₁₁ -A _mp ), wherein the imaging devices ( 2 ₁ - 2 _m ) the plurality of imaging devices ( 2 ₁ - 2 _m ) are linked together and at least one imaging device ( 2 ₁ - 2 _m ) implements a combinatorial mapping (K ₁ -K _m ) such that a state change of an input signal (E ₁₁ -E _mn ) of the at least one imaging device ( 2 ₁ - 2 _m ) on average to more than one output signal (A ₁₁ -A _mp ) of the at least one imaging device ( 2 ₁ - 2 _m ), wherein no feedback loop is present such that a change in state of at least one feedback output signal (A _ij ) of a specific imaging device ( 2 _i ) as a change of state of at least one input signal (E _kl ) of another imaging device ( 2 _k ) is supplied in such a way that one or more output _signals (A _i1 -A _ip ) of the particular imaging device ( 2 _i ) is influenced by the state change of the feedback output signal (A _ij ) and comprising a starting device ( 3 ), which is set up, a first imaging device ( 2 ₁ ) of the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) couple well-defined logic level shifts (PW) as input start signals (ES ₁₁ -ES _1n ); a detection device ( 4 ), which is set up, one or more output signals (A ₁₁ -A _mp ) at outputs of one or more imaging devices ( 2 ₁ - 2 _m ), which of the first imaging device ( 2 ₁ ) are different, to sample and output as a respective random bit (ZB); wherein the device is set up such that with successive level changes (PW) of at least one input start signal by means of the detection device (FIG. 4 ) different random bits (ZB) are detected. Vorrichtung (1) nach Anspruch 1, wobei die Erfassungseinrichtung (4) eingerichtet ist, die Ausgangssignale einer letzten Abbildungseinrichtung (2 _m) der Mehrzahl der miteinander verketteten Abbildungseinrichtungen (2 ₁–2 _m) als Zufallsbits zu erfassen. Contraption ( 1 ) according to claim 1, wherein the detection device ( 4 ), the output signals of a last imaging device ( 2 _m ) the majority of interconnected imaging devices ( 2 ₁ - 2 _m ) as random bits. Vorrichtung (1) nach Anspruch 1 oder 2, wobei die Erfassungseinrichtung (4) eingerichtet ist, ein Ausgangssignal (A_ij) in Abhängigkeit von einem anderen Ausgangssignal (A_lm) abzutasten. Contraption ( 1 ) according to claim 1 or 2, wherein the detection device ( 4 ) is arranged to _sample an output signal (A _ij ) in response to another output signal (A _lm ). Vorrichtung (1) nach einem der Ansprüche 1–3, wobei die Erfassungsvorrichtung (4) ein Zwischenspeicherelement, insbesondere ein T-Flip-Flop (6), aufweist. Contraption ( 1 ) according to any one of claims 1-3, wherein the detection device ( 4 ) a buffer element, in particular a T flip-flop ( 6 ), having. Vorrichtung (1) nach einem der Ansprüche 1–4, wobei die wohldefinierten logischen Pegelwechsel durch ein Umschalten von einen ersten Eingangsbitmuster (BM1) zu einem zweiten Eingangsbitmuster (BM2) erfolgen. Contraption ( 1 ) according to any one of claims 1-4, wherein the well-defined logic level changes are made by switching from a first input bit pattern (BM1) to a second input bit pattern (BM2). Vorrichtung (1) nach Anspruch 5, wobei einem logischen Pegelwechsel durch ein Umschalten von einen ersten Eingangsbitmuster (BM1) zu einem zweiten Eingangsbitmuster (BM2) erste Zufallsbits und einem logischen Pegelwechsel durch ein Umschalten von dem zweiten Eingangsbitmuster (BM2) zu dem ersten Eingangsbitmuster (BM1) zweite Zufallsbits zugeordnet sind. Contraption ( 1 ) according to claim 5, wherein a logical level change by switching from a first input bit pattern (BM1) to a second input bit pattern (BM2) first random bits and a logic level change by switching from the second input bit pattern (BM2) to the first input bit pattern (BM1) second Random bits are assigned. Vorrichtung (1) nach einem der Ansprüche 1–6, wobei die Erfassungsvorrichtung (4) eingerichtet ist, eine zeitliche Reihenfolge von Zustandswechseln von Ausgangssignalen (A₁₁–A_mp) bei jedem wohldefinierten logischen Pegelwechsel der Eingangsstartsignale (ES₁₁–ES_1n) zu erfassen. Contraption ( 1 ) according to any one of claims 1-6, wherein the detection device ( 4 ) is arranged to detect a temporal order of state changes of output signals (A ₁₁ -A _mp ) at each well-defined logic level change of the input start signals (ES ₁₁ -ES _1n ). Vorrichtung (1) nach einem der Ansprüche 1–7, mit mindestens einer ausgewählten Abbildungseinrichtung (2 _m), deren Ausgangssignale (A_mn) von allen Eingangssignalen (E_ij) der übrigen Abbildungseinrichtungen (2 ₁–2 _m-1) entkoppelt sind. Contraption ( 1 ) according to any one of claims 1-7, with at least one selected imaging device ( 2 _m ) whose output signals (A _mn ) from all input signals (E _ij ) of the other imaging devices ( 2 ₁ - 2 _m-1 ) are decoupled. Vorrichtung (1) nach einem der Ansprüche 1–8, wobei mindestens eine kombinatorische Abbildung (K₁–K_m) derart eingerichtet ist, dass die Eingangssignale (E₁₁–E_mn) unter Beaufschlagung eines Jitters und einer logischen Funktion auf die Ausgangssignale (A₁₁–A_mp) abgebildet werden. Contraption ( 1 ) according to any one of claims 1-8, wherein at least one combinatorial mapping (K ₁ -K _m ) is arranged such that the input signals (E ₁₁ -E _mn ) under the application of a jitter and a logical function on the output signals (A ₁₁ - A _mp ) are displayed. Vorrichtung (1) nach einem der Ansprüche 1–9, wobei die kombinatorischen Abbildungen (K₁–K_m) keine kombinatorische Abbildung implementieren, welche eine Permutation der Eingangssignale (E₁₁–E_mn) auf die Ausgangssignale (A₁₁–A_mp) liefert. Contraption ( 1 ) according to any one of claims 1-9, wherein the combinatorial mappings (K ₁ -K _m ) do not implement combinatorial mapping which provides a permutation of the input signals (E ₁₁ -E _mn ) to the output signals (A ₁₁ -A _mp ). Vorrichtung (1) nach einem der Ansprüche 1–10, wobei mindestens eine Abbildungseinrichtung (2 ₁–2 _m) eine Lookup-Table (5 ₁–5 _m) zur Implementierung der kombinatorischen Abbildung (K₁–K_m) umfasst. Contraption ( 1 ) according to any one of claims 1-10, wherein at least one imaging device ( 2 ₁ - 2 _m) a lookup table ( 5 ₁ - 5 _m ) for implementing the combinatorial mapping (K ₁ -K _m ). Vorrichtung (1) nach einem der Ansprüche 1–11, wobei mindestens eine Abbildungseinrichtung (2 _q) als logisches Gatter ausgebildet ist, welches eine vorgegebene Anzahl von Eingangssignalen (E_q1–E_qn) logisch zu einer vorgegebenen Anzahl von Ausgangssignalen (A_q1–A_qp) verknüpft. Contraption ( 1 ) according to any one of claims 1-11, wherein at least one imaging device ( 2 _q ) is formed as a logic gate, which a predetermined number of input signals (E _q1 -E _qn ) logically linked to a predetermined number of output _signals (A _q1 -A _qp ). Vorrichtung (1) nach einem der Ansprüche 1–12, wobei die Vorrichtung (1, 10) Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung ist. Contraption ( 1 ) according to any one of claims 1-12, wherein the device ( 1 . 10 ) Is part of an FPGA device or an ASIC device. Verfahren zum Erzeugen von Zufallsbits (ZB), bei dem eine Mehrzahl von kombinatorische Abbildungen (K₁–K_m) verkettet nacheinander durchgeführt werden, wobei eine jeweilige kombinatorische Abbildung (K₁–K_m) eine vorgegebene Anzahl n Eingangssignale (E₁₁–E_mn) auf eine vorgegebene Anzahl p Ausgangssignale (A₁₁–A_mp) abbildet und mindestens eine der Mehrzahl von kombinatorischen Abbildungen (K₁–K_m) derart gewählt ist, dass eine Zustandsänderung eines Eingangssignals (E₁₁–E_mn) durch die kombinatorische Abbildung (K₁–K_m) im Mittel auf mehr als ein Ausgangssignal (A₁₁–A_mp) abgebildet wird, wobei keine Rückkopplungsschleife derart erzeugt wird, dass eine Zustandsänderung mindestens eines Rückkopplungsausgangssignals (A_ij) einer bestimmten kombinatorischen Abbildung (K_i) als eine Zustandsänderung mindestens eines Eingangssignals (E_kl) für eine andere kombinatorische Abbildung (K_k) derart zugeführt wird, dass eines oder mehrere Ausgangssignale (A_i1–A_ip) der bestimmten Abbildung (K_i) von der Zustandsänderung des Rückkopplungsausgangssignals (A_ij) beeinflusst wird, wobei einer ersten kombinatorischen Abbildung (K₁) der Mehrzahl der miteinander verketteten Abbildungen (K₁–K_m) wohldefinierte logische Pegelwechsel als Eingangsstartsignale (ES₁₁–ES_1n) eingekoppelt werden; und wobei eines oder mehrere Ausgangssignale (A₁₁–A_mp) von einer oder mehreren kombinatorischen Abbildungen (K₁–K_m), welche von der ersten kombinatorischen Abbildung (K₁) unterschiedlich ist, als ein jeweiliges Zufallsbit (ZB) erfasst werden; und wobei bei aufeinanderfolgenden Pegelwechseln mindestens eines Eingangsstartsignals verschiedene Zufallsbits (ZB) erfasst werden. Method for generating random bits (ZB), in which a plurality of combinatorial mappings (K ₁ -K _m ) are performed concatenated successively, wherein a respective combinatorial mapping (K ₁ -K _m ) a predetermined number n input signals (E ₁₁ -E _mn ) to a predetermined number p output signals (A ₁₁ -A _mp ) maps and at least one of the plurality of combinatorial maps (K ₁ -K _m ) is selected such that a change in state of an input signal (E ₁₁ -E _mn ) by the combinational Image (K ₁ -K _m ) is mapped on average to more than one output signal (A ₁₁ -A _mp ), wherein no feedback loop is generated such that a state change of at least one feedback output signal (A _ij ) of a specific combinatorial mapping (K _i ) is supplied as a state change of at least one input signal (E _kl ) for another combinatorial mapping (K _k ) such that one or more outputs angssignale (A _i1 -A _ip) of the state change of the feedback output signal (A _ij) is influenced of the particular picture (K _i), wherein a first combinatorial picture (K ₁₎ of said plurality of concatenated images (K ₁ -K _m) well-defined Logical level changes as input start signals (ES ₁₁ -ES _1n ) are coupled; and wherein one or more output signals (A ₁₁ -A _mp ) from one or more combinatorial mappings (K ₁ -K _m ) different from the first combinational mapping (K ₁ ) are detected as a respective random bit (ZB); and wherein, at successive level changes of at least one input start signal, different random bits (ZB) are detected. Verfahren nach Anspruch 14, wobei die kombinatorischen Abbildungen (K₁–K_m) derart miteinander verkettet sind, dass keine Rückkopplungsschleife ausgebildet wird, bei der eine Zustandsänderung mindestens eines Ausgangssignals (A_ij) einer Abbildungseinrichtung (2 _i) als eine Zustandsänderung mindestens eines Eingangssignals (E_kl) einer anderen Abbildungseinrichtung (2 _k), welche signalpfadaufwärts vorgesehen ist, zugeführt ist. Method according to claim 14, wherein the combinatorial mappings (K ₁ -K _m ) are concatenated with one another in such a way that no feedback loop is formed in which a state change of at least one output signal (A _ij ) of an imaging device ( 2 _i ) as a change of state of at least one input signal (E _kl ) of another imaging device ( 2 _k ), which is signal path upstream, is supplied.

Images