DE102016117921A1 - Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement - Google Patents

Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement Download PDF

Info

Publication number
DE102016117921A1
DE102016117921A1 DE102016117921.3A DE102016117921A DE102016117921A1 DE 102016117921 A1 DE102016117921 A1 DE 102016117921A1 DE 102016117921 A DE102016117921 A DE 102016117921A DE 102016117921 A1 DE102016117921 A1 DE 102016117921A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
cleavage region
nitrogen atoms
semiconductor
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016117921.3A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Martin Faccinelli
Johannes Georg Laven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016117921.3A priority Critical patent/DE102016117921A1/de
Priority to US15/710,481 priority patent/US10325809B2/en
Priority to CN201710865895.9A priority patent/CN107871661B/zh
Publication of DE102016117921A1 publication Critical patent/DE102016117921A1/de
Priority to US16/364,878 priority patent/US20190221481A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren zum Spalten eines Halbleiterwafers umfasst das Einbringen von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers. Die Spaltungsregion umfasst eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3. Das Verfahren umfasst ferner das Spalten des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte zum Herstellen von Halbleiterbauelementen und insbesondere auf Verfahren zum Spalten von Halbleiterbauelementen und ein Halbleiterbauelement.
  • Hintergrund
  • Während der Herstellung von Halbleiterbauelementen kann es notwendig sein, einen Halbleiterwafer in zwei vertikale Abschnitte zu spalten, z. B. für die Produktion von Silizium-Auf-Isolator-Wafern (Silicon-On-Insulator; SOI). Bei einigen Systemen kann ein Smart Cut Prozess verwendet werden, der auf dem Bilden von Hohlräumen innerhalb einer Region des Halbleiterwafers basieren kann, die dann verwendet werden, um den Wafer vertikal während eines Erwärmungsschrittes zu spalten. Um die Hohlräume zu bilden kann bei einigen Systemen eine sehr hohe Dosis von Protonenstahlung erforderlich sein, die zu einer hohen Prozesskomplexität und hohen Verarbeitungskosten führen kann.
  • Zusammenfassung
  • Es kann ein Bedarf zum Bereitstellen eines verbesserten Konzeptes für ein Spalten von Halbleiterwafern bestehen, das ein Spalten des Halbleiterwafers bei einer reduzierten Komplexität und/oder reduzierten Kosten ermöglicht.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Spalten eines Halbleiterwafers. Das Verfahren umfasst das Einbringen von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers. Die Spaltungsregion umfasst eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3. Das Verfahren umfasst ferner das Spalten des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Spalten eines Halbleiterwafers. Das Verfahren umfasst das Einbringen von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers. Das Verfahren umfasst ferner das Einbringen von Stickstoffatomen in zumindest die Spaltungsregion des Halbleiterwafers, sodass die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3 nach dem Einbringen der Wasserstoffatome. Das Verfahren umfasst ferner das Spalten des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement umfassend ein Halbleitersubstrat umfassend eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3, in einer Distanz von 1 μm von einer Oberfläche des Halbleitersubstrats.
  • Kurze Beschreibung der Figuren
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 ein Flussdiagramm eines Verfahrens zum Spalten eines Halbleiterwafers zeigt;
  • 2 ein Flussdiagramm eines Verfahrens zum Spalten eines Halbleiterwafers zeigt; und
  • 3 einen schematischen Querschnitt eines Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während Abänderungen und alternative Formen von Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon dementsprechend in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollen auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” etc.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweist” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollen, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung einem Ausdruck jedoch eine bestimmte Bedeutung geben, die von einer Bedeutung abweicht, wie sie ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext, in dem diese Definition hier gegeben ist, berücksichtigt werden.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Spalten eines Halbleiterwafers. Das Verfahren umfasst das Einbringen 110 von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers. Die Spaltungsregion umfasst eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3). Das Verfahren umfasst ferner das Spalten 120 des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  • Die Einbringung der Wasserstoffatome in die Spaltungsregion umfassend eine hohe Stickstoffdichte kann eine Erzeugung von kleinen Hohlräumen für eine nachfolgende Spaltung des Halbleiterwafers ermöglichen. Zum Beispiel können die Stickstoffatome eine Diffusion von Gitterleerstellen so reduzieren oder verhindern, dass eine hohe Leerstellendichte in der Spaltungsregion erhaltbar sein kann, obwohl vergleichsweise wenige Wasserstoffatome eingebracht sein können. Auf diese Weise kann der Halbleiterwafer bei reduzierter Komplexität und/oder niedrigen Kosten gespalten werden.
  • Zum Beispiel kann die Spaltungsregion einer vertikalen Region des Halbleiterwafers zwischen einem oberen Abschnitt und einem unteren Abschnitt des Halbleiterwafers entsprechen, an der der obere Abschnitt und der untere Abschnitt des Halbleiterwafers während des Spaltens 120 getrennt werden. Zum Beispiel kann sich die Spaltungsregion lateral über mehr als 90% (oder mehr als 95%, mehr als 98%) des Halbleiterwafers erstrecken, z. B. über im Wesentlichen den gesamten Halbleiterwafer.
  • Zum Beispiel kann die Spaltungsregion in einer Tiefe von zwischen 100 μm und 200 μm (oder zwischen 120 μm und 180 μm, zwischen 130 μm und 170 μm) von einer (Vorderseiten-)Oberfläche des Halbleiterwafers angeordnet sein. Zum Beispiel kann eine (minimale oder durchschnittliche) Distanz der Spaltungsregion von einer Oberfläche des Halbleiterwafers größer sein als 50 μm (oder größer als 60 μm, größer als 80 μm, größer als 100 μm, größer als 150 μm, größer als 200 μm) und/oder eine (maximale oder durchschnittliche) Distanz der Spaltungsregion von einer Oberfläche des Halbleiterwafers kann kleiner sein als 500 μm (oder kleiner als 400 μm, kleiner als 350 μm, kleiner als 300 μm, kleiner als 250 μm, kleiner als 200 μm, kleiner als 150 μm, kleiner als 130 μm, kleiner als 80 μm). Zum Beispiel kann die Distanz vertikal zwischen der Spaltungsregion und einer Vorderseitenoberfläche des Halbleiterwafers (oder einer Rückseitenoberfläche des Halbleiterwafers) gemessen werden. Zum Beispiel kann eine Tiefe, an der die Wasserstoffatome und/oder die Stickstoffatome eingebracht (implantiert) werden, weniger als 3 μm (oder weniger als 1 μm, weniger als 500 nm) von einer Oberfläche sein, durch die die Wasserstoffatome oder Stickstoffatome eingebracht werden. Zum Beispiel kann der Halbleiterwafer verdickt werden (eine Dicke des Halbleiterwafers kann durch epitaxiales Wachstum des Halbleitermaterials vergrößert werden), nach einer Stickstoff/Wasserstoff-Implantation durch epitaxiale Abscheidung.
  • Zum Beispiel kann die Spaltungsregion eine (durchschnittliche) Dicke größer als 10 nm (oder größer als 20 nm, größer als 30 nm, größer als 40 nm, größer als 50 nm, größer als 80 nm, größer als 100 nm, größer als 200 nm) aufweisen. Zum Beispiel kann die Spaltungsregion eine (durchschnittliche) Dicke kleiner als 500 nm (oder kleiner als 400 nm, kleiner als 300 nm, kleiner als 200 nm, kleiner als 100 nm, kleiner als 50 nm) aufweisen.
  • Zum Beispiel kann zumindest ein Teil eines Abschnitts von Halbleitermaterial des Halbleiterwafers, der sich von einer Oberfläche des Halbleitermaterials des Halbleiterwafers zu der Spaltungsregion erstreckt, epitaxial gewachsenes Halbleitermaterial sein. Zum Beispiel kann zumindest 70% (oder zumindest 80%, zumindest 90%) des Abschnitts des Halbleitermaterials des Halbleiterwafers, der sich von einer Oberfläche des Halbleitermaterials des Halbleiterwafers zu der Spaltungsregion erstreckt, epitaxial gewachsenes Halbleitermaterial sein. Zum Beispiel kann zumindest eines aus Wasserstoffatomen und Stickstoffatomen eingebracht werden (z. B. durch eine Implantation mit Wasserstoffionen oder Stickstoffionen), vor zumindest einem Teil einer epitaxialen Abscheidung des Halbleitermaterials (auf dem Halbleiterwafer/Halbleitersubstrat). Vorzugsweise können die Implantationen, die für den Spaltprozess erforderlich sind, vor der epitaxialen Abscheidung des Halbleitermaterials auf ein Halbleitersubstrat so ausgeführt werden, dass die vertikale Erstreckung der Spaltungsregion (Zone) möglicherweise nicht zu groß ist. Zum Beispiel kann die Oberfläche des Halbleiterwafers, von der sich das epitaxial gewachsene Halbleitermaterial zu zumindest der Spaltungsregion erstreckt, eine Vorderseitenoberfläche des Halbleiterwafers oder eine Oberfläche des Halbleiterwafers sein, an die ein Trägerwafer während des Spaltens 120 gebondet wird.
  • Zum Beispiel kann das Einbringen 110 der Wasserstoffatome das Implantieren der Wasserstoffatome (durch Implantieren von Wasserstoffatomen) in zumindest die Spaltungsregion mit einer (durchschnittlichen) Implantationsdosis aufweisen, die niedriger ist als 1·1016 cm–2 (oder niedriger als 8·1015 cm–2, niedriger als 5·1015 cm–2, niedriger als 2·1015 cm–2). Zum Beispiel kann das Einbringen 110 der Wasserstoffatome das Implantieren der Wasserstoffatome in zumindest die Spaltungsregion mit einer (durchschnittlichen) Implantationsdosis aufweisen, die höher ist als 1·1015 cm–2 (oder höher als 2·1015 cm–2, höher als 5·1015 cm–2).
  • Zusätzlich oder alternativ können die Wasserstoffatome eingebracht werden durch Diffundieren der Wasserstoffatome (z. B. vorangehend implantierter Wasserstoffatome) in zumindest die Spaltungsregion. Das Diffundieren der Wasserstoffatome kann bei einer Temperatur von weniger als 450°C (oder weniger als 400°C, weniger als 350°C, weniger als 300°C) und/oder mehr als 200°C (oder mehr als 250°C, mehr als 300°C) ausgeführt werden.
  • Alternativ können die Wasserstoffatome durch eine Wasserstoff-Plasmabehandlung des Halbleiterwafers eingebracht werden. Zum Beispiel kann die Wasserstoff-Plasmabehandlung bei einer Temperatur von weniger als 450°C (oder weniger als 400°C, weniger als 350°C, weniger als 300°C) und/oder mehr als 200°C (oder mehr als 250°C, mehr als 300°C) ausgeführt werden.
  • Zum Beispiel kann eine (durchschnittliche) Konzentration der Wasserstoffatome innerhalb der Spaltungsregion größer sein als 1·1018 cm–3 (oder größer als 2·1018 cm–3, größer als 5·1018 cm–3, größer als 8·1018 cm–3) nach der Einbringung der Wasserstoffatome, was ausreichend hoch sein kann, um ein Spalten des Halbleiterwafers zu ermöglichen.
  • Zum Beispiel umfasst das Verfahren 100 ferner das Einbringen (z. B. durch Implantieren, Diffundieren oder Einbringen während des Wachstums des Halbleitermaterials) von Stickstoffatomen in die Spaltungsregion des Halbleiterwafers, sodass die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) vor der Einbringung 110 der Wasserstoffatome. Das Einbringen der Stickstoffatome kann ein Spalten des Halbleiterwafers bei einer reduzierten Implantationsdosis von Wasserstoffatomen ermöglichen.
  • Zum Beispiel kann zumindest eines der Wasserstoffatome und der Stickstoffatome durch eine Implantation mit Wasserstoffionen oder Stickstoffionen eingebracht wird, wobei ein Maximum einer vertikalen Verteilung der implantierten Wasserstoffionen oder der implantierten Stickstoffionen nach der Implantation in der Spaltungsregion angeordnet ist. Die Implantation kann die entsprechende Zielkonzentration von Wasserstoffatomen und Stickstoffatomen erreichen. Das Implantieren der Stickstoffatome und/oder der Wasserstoffatome kann die Gitterleerstellen bereitstellen, die für die Erzeugung von Hohlräumen erforderlich sind, die durch ein nachfolgendes Ausheilen des Halbleiterwafers verursacht werden.
  • Zum Beispiel kann das Einbringen der Stickstoffatome das Implantieren der Stickstoffatome in zumindest die Spaltungsregion (durch Implantieren von Stickstoffatomen) aufweisen. Das Implantieren der Stickstoffatome (Ionen) kann eine höhere Konzentration von Stickstoffatomen innerhalb der Spaltungsregion ermöglichen und kann Gitterleerstellen innerhalb der Spaltungsregion bilden. Die Stickstoffatome können mit einer Implantationsdosis größer als 1·1014 cm–2 (oder größer als 2·1014 cm–2, größer als 5·1014 cm–2, größer als 1·1015 cm–2) implantiert werden. Die Stickstoffatome können mit einer Implantationsdosis kleiner als 1·1016 cm–2 (oder kleiner als 5·1015 cm–2, kleiner als ·1015 cm–2, kleiner als 8·1014 cm–2) implantiert werden.
  • Alternativ können die Stickstoffatome während eines epitaxialen Wachstums von zumindest der Spaltungsregion des Halbleiterwafers eingebracht werden. Zum Beispiel kann das Quellgas für das epitaxiale Wachstum auf Stickstoff basierende Unreinheiten während des epitaxialen Wachsens von zumindest der Spaltungsregion aufweisen. Alternativ oder zusätzlich können die Stickstoffatome eingebracht werden durch Diffundieren der Stickstoffatome zumindest in die Spaltungsregion (Eindiffusion). Zum Beispiel kann das Diffundieren der Stickstoffatome zumindest in die Spaltungsregion das Erwärmen des Halbleiterwafers auf mehr als 900°C (oder mehr als 1000°C, mehr als 1100°C) für zumindest 1 Stunde (oder zumindest 3 Stunden, zumindest 5 Stunden) aufweisen. Alternativ kann das Diffundieren der Stickstoffatome zumindest in die Spaltungsregion während des Wachstums eines Halbleiterkristallstabs implementiert werden. Eine Mehrzahl von Halbleiterwafern kann aus dem Kristallstab erhalten werden. Zum Beispiel kann eine Konzentration von Stickstoffatomen innerhalb der Spaltungsregion zwischen 2·1015 cm–3 und 3·1015 cm–3 oder zwischen 4·1015 cm–3 und 8·1015 cm–3 nach dem Diffundieren der Stickstoffatome sein, abhängig von einem Halbleitermaterial, das für den Halbleiterwafer verwendet wird.
  • Wenn zum Beispiel die Stickstoffatome während des epitaxialen Wachsens oder durch Diffusion eingebracht werden, kann das Verfahren ferner das Implantieren von Ionen aus Helium (chem. Symbol He), Silizium (Si), Argon (Ar), Stickstoff (N) oder Wasserstoff (H) zumindest in die Spaltungsregion aufweisen, z. B. um Gitterleerstellen zu erhalten, die für die Erzeugung von Hohlräumen erforderlich sind.
  • Zum Beispiel kann eine Temperatur des Halbleiterwafers nach dem Erzeugen von Gitterleerstellen innerhalb der Spaltungsregion und vor dem Einbringen der Wasserstoffatome niedriger sein als 300°C (oder niedriger als 250°C, niedriger als 150°C). Zum Beispiel kann die Temperatur des Halbleiterwafers niedriger sein als 300°C (oder niedriger als 250°C, niedriger als 150°C) über die gesamte Zeit zwischen dem Erzeugen der Gitterleerstellen innerhalb der Spaltungsregion und dem Einbringen der Wasserstoffatome. Höhere Temperaturen können zu einem Ausheilen (Wiederherstellung) oder einer Diffusion von Gitterleerstellen führen.
  • Zum Beispiel kann eine (durchschnittliche) Konzentration von Gitterleerstellen innerhalb der Spaltungsregion zumindest 1050 (oder zumindest 200%, zumindest 500%, zumindest 2000%, zumindest 10000%, zumindest 105%, zumindest 106%, zumindest 107%) größer sein als eine durchschnittliche Konzentration von Gitterleerstellen über den gesamten Halbleiterwafer außerhalb der Spaltungsregion.
  • Zum Beispiel kann eine (minimale oder durchschnittliche) Gitterleerstellendichte (Konzentration) innerhalb der Spaltungsregion nach der Einbringung der Wasserstoffatome (und/oder nach der Einbringung der Stickstoffatome) größer sein als 1·1017 cm–3 (oder größer als 5·1017 cm–3, größer als 1·1018 cm–3, größer als 2·1018 cm–3, größer als 5·1018 cm–3) innerhalb der Spaltungsregion. Höhere Gitterleerstellendichten können eine Erzeugung einer ausreichenden Anzahl von stabilen kleinen Hohlräumen innerhalb der Spaltungsregion ermöglichen. Zum Beispiel können mehr als 80% (oder mehr als 85%, mehr als 90%, mehr als 95%) aller Gitterleerstellen innerhalb der Spaltungsregion durch Einbringen der Stickstoffatome oder der Wasserstoffatome verursacht werden. Eine hohe Konzentration von Stickstoffatomen kann eine Konzentration von Gitterleerstellen reduzieren, die erforderlich ist, um Cluster aus Gitterleerstellen zu bilden, da das Diffundieren der Gitterleerstellen durch ein Bilden von Stickstoff-Gitterleerstellen-Komplexen vermieden oder reduziert werden kann.
  • Zum Beispiel kann das Verfahren ferner ein Bonden des Halbleiterwafers an einen Trägerwafer vor dem Spalten des Halbleiterwafers aufweisen. Zum Beispiel kann eine Vorderseitenoberfläche des Halbleiterwafers an den Trägerwafer gebondet sein. Alternativ kann eine Rückseitenoberfläche des Halbleiterwafers an den Trägerwafer gebondet sein. Zum Beispiel kann der Trägerwafer dasselbe Material oder ein unterschiedliches Material zu dem Halbleiterwafer aufweisen. Zum Beispiel kann sich ein Temperaturkoeffizient des Trägerwafers um weniger als 20% (oder weniger als 15%, weniger als 10%, weniger als 5%) von einem Temperaturkoeffizienten des Halbleiterwafers unterscheiden.
  • Zum Beispiel kann das Spalten 120 des Halbleiterwafers den Halbleiterwafer entlang der Spaltungsregion in einen ersten, vertikalen Abschnitt, der sich von einer Vorderseitenoberfläche (vor dem Spalten) des Halbleiterwafers zu der Spaltungsregion erstreckt, und einen zweiten, vertikalen Abschnitt, der sich von einer Rückseitenoberfläche (vor dem Spalten) des Halbleiterwafers zu der Spaltungsregion erstreckt, spalten.
  • Zum Beispiel kann der Halbleiterwafer zumindest durch Erwärmung des Halbleiterwafers auf eine Temperatur höher als 700°C (oder höher als 800°C, höher als 900°C, höher als 1000°C, höher als 1100°C) gespalten werden, z. B. so, dass das Halbleitermaterial des Halbleiterwafers aufgrund von Blasen auseinander bricht, die in der Implantationszone zusammenwachsen, und aufgrund einer Bildung von Riss-unterstützenden SiHx-Komplexen innerhalb dieser Blasen (für x = 1,2 oder höher). Zum Beispiel kann der Halbleiterwafer auf eine Temperatur niedriger als 1300°C während des Spaltens erwärmt werden.
  • Zum Beispiel kann das Spalten 120 des Halbleiterwafers das Bilden von Hohlräumen innerhalb der Spaltungsregion aufweisen, z. B. während des Erwärmens des Halbleiterwafers. Die Hohlräume können das Spalten des Halbleiterwafers ermöglichen. Zum Beispiel kann das Bilden der Hohlräume auf einem Bilden von Gitterleerstellen-Clustern aus freigegebenen Gitterleerstellen basieren. Zum Beispiel kann das Spalten des Halbleiterwafers das Bilden von Silizium-Wasserstoff-Komplexen (SiH-Komplexen) an Wänden der Hohlräume innerhalb der Spaltungsregion aufweisen, was das Spalten beschleunigen kann.
  • Zusätzlich dazu können externe Kräfte auf den Halbleiterwafer und/oder einen Trägerwafer so ausgeübt werden, dass der Halbleiterwafer entlang der Spaltungsregion auseinanderbricht, da die Kristall-Bond-Verbindungen in der Spaltungsregion durch die Hohlräume geschwächt sein können.
  • Zum Beispiel kann das Verfahren 100 ferner das Schleifen und/oder Polieren eines Abschnitts des Halbleiterwafers nach dem Spalten 120 des Halbleiterwafers aufweisen. Das Verfahren 100 kann ferner optional das Bilden einer Rückseitenmetallisierung, eines Rückseitenemitters und/oder einer Feldstoppzone des Abschnitts des Halbleiterwafers aufweisen, z. B. nach dem Schleifen oder Polieren.
  • Das Verfahren kann ferner das Bilden einer Dotierungsregion einer elektrischen Elementstruktur vor dem Spalten 120 aufweisen (z. B. an einer Vorderseitenoberfläche des Halbleiterwafers). Zum Beispiel kann die elektrische Elementstruktur eine Durchbruchspannung von mehr als 10 V, z. B. mehr als 100 V, mehr als 1000 V aufweisen. Zum Beispiel kann die elektrische Elementstruktur eine vertikale elektrische Elementstruktur sein, z. B. eine elektrische Struktur, die einen vertikalen Stromfluss durch den Halbleiterwafer in einem leitfähigen Zustand oder Ein-Zustand der vertikalen elektrischen Elementstruktur ermöglicht. Zum Beispiel kann die elektrische Elementstruktur eine elektrische Elementstruktur eines Leistungshalbleiterbauelements sein. Die vertikale elektrische Elementstruktur kann eine vertikale Diodenstruktur oder eine vertikale Transistorstruktur (z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder Bipolartransistor mit isoliertem Gate) sein.
  • Zum Beispiel kann der Halbleiterwafer eine Mehrzahl von Halbleiterbauelementen aufweisen oder kann zum Bilden einer Mehrzahl von Halbleiterbauelementen verwendet werden, z. B. Halbleiterbauelemente, wie sie in Verbindung mit 3 eingeführt wurden.
  • Der Halbleiterwafer kann zum Beispiel ein Siliziumwafer sein. Alternativ kann der Halbleiterwafer ein Breitbandabstand-Halbleiterwafer mit einem Bandabstand größer als dem Bandabstand von Silizium (1.1 eV) sein. Z. B. kann der Halbleiterwafer ein auf Siliziumcarbid (SiC) basierender Halbleiterwafer oder ein auf Galliumarsenid (GaAs) basierender Halbleiterwafer oder ein auf Galliumnitrid (GaN) basierender Halbleiterwafer sein.
  • Zum Beispiel können die vertikale Richtung und eine vertikale Abmessung oder Dicken von Schichten orthogonal zu einer Vorderseitenoberfläche des Halbleiterwafers gemessen werden und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Halbleiterwafers gemessen werden.
  • Die Vorderseite (oder Vorderseitenoberfläche des Halbleiterwafers kann die Seite (oder Oberfläche) sein, die zum Implementieren von höher entwickelten und komplexeren Strukturen verwendet wird als an der Rückseite des Halbleiterwafers, da die Prozessparameter (z. B. Temperatur) und die Handhabung für die Rückseite eingeschränkt sein können, wenn z. B. bereits Strukturen an einer Seite des Halbleiterwafers gebildet sind.
  • 2 zeigt ein Flussdiagramm eines Verfahrens 200 zum Spalten eines Halbleiterwafers. Das Verfahren kann ähnlich zu einem oder mehreren Beispielen implementiert sein, die in Verbindung mit 1 beschrieben sind. Das Verfahren 200 umfasst das Einbringen 110 von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers. Das Verfahren umfasst ferner das Einbringen 210 von Stickstoffatomen in zumindest die Spaltungsregion des Halbleiterwafers, sodass die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) nach dem Einbringen der Wasserstoffatome. Das Verfahren umfasst ferner das Spalten 120 des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  • Das Einbringen der Wasserstoffatome und der Stickstoffatome in die Spaltungsregion kann eine Erzeugung von kleinen Hohlräumen für ein nachfolgendes Spalten des Halbleiterwafers erleichtern. Zum Beispiel können die Stickstoffatome eine Diffusion von Gitterleerstellen so reduzieren, dass eine hohe Leerstellendichte in der Spaltungsregion erhaltbar sein kann, obwohl vergleichsweise wenige Wasserstoffatome eingebracht sein können. Auf diese Weise kann der Halbleiterwafer bei reduzierter Komplexität und/oder niedrigen Kosten gespalten werden.
  • Zum Beispiel kann zumindest eines der Wasserstoffatome und der Stickstoffatome durch eine Implantation mit Wasserstoffionen oder Stickstoffionen eingebracht wird, wobei ein Maximum einer vertikalen Verteilung der implantierten Wasserstoffionen oder der implantierten Stickstoffionen nach der Implantation in der Spaltungsregion angeordnet ist. Die Implantation kann die entsprechende Zielkonzentration von Wasserstoffatomen und Stickstoffatomen erreichen. Das Implantieren der Stickstoffatome kann die Gitterleerstellen bereitstellen, die für die Erzeugung von Hohlräumen erforderlich sind, die durch das Einbringen der Wasserstoffatome und ein nachfolgendes Ausheilen des Halbleiterwafers verursacht werden.
  • Zum Beispiel können die Stickstoffatome während des epitaxialen Wachsens oder durch Diffusion eingebracht werden. In diesem Fall kann das Verfahren ferner das Implantieren von zumindest einem aus Ionen aus Helium (chem. Symbol He), Silizium (Si), Argon (Ar) (oder Stickstoff (N) oder Wasserstoff (H)) zumindest in die Spaltungsregion aufweisen, z. B. um Gitterleerstellen zu erhalten, die für die Erzeugung von kleinen Hohlräumen erforderlich sind. Zum Beispiel kann das Verfahren 200 zumindest eine Implantation von Atomen (durch Implantation der entsprechenden Ionen) innerhalb der Spaltungsregion aufweisen, um die Gitterleerstellen innerhalb der Spaltungsregion zu erhalten.
  • Weitere Einzelheiten und Aspekte des Verfahrens 200 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren, vorstehend (z. B. 1) oder nachstehend (z. B. 3) beschriebenen Beispielen entsprechen.
  • 3 stellt einen schematischen Querschnitt eines Halbleiterbauelements 300 dar. Das Halbleiterbauelement umfasst ein Halbleitersubstrat 302 umfassend eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) in einer Distanz von zumindest 1 μm 304 (oder zumindest 3 μm, zumindest 5 μm) von einer Oberfläche des Halbleitersubstrats.
  • Die Konzentration von Wasserstoff innerhalb des Halbleitersubstrats kann von einem Spalten eines Halbleiterwafers während einer Bildung des Halbleiterbauelements stammen. Die Einbringung von Stickstoffatomen in eine Spaltungsregion kann eine Erzeugung von kleinen Hohlräumen für eine nachfolgende Spaltung des Halbleiterwafers ermöglichen. Zum Beispiel können die Stickstoffatome eine Diffusion von Gitterleerstellen so reduzieren, dass eine hohe Leerstellendichte in der Spaltungsregion erhaltbar sein kann, obwohl vergleichsweise wenige Wasserstoffatome eingebracht sein können. Auf diese Weise kann der Halbleiterwafer bei reduzierter Komplexität und/oder niedrigen Kosten gespalten werden.
  • Das Halbleitersubstrat (z. B. ein Halbleiterchip) kann ein Abschnitt eines Halbleiterwafers sein, der während der Bildung des Halbleiterbauelements verwendet wird, z. B. ein Halbleiterwafer wie er in Verbindung mit einer der 1 oder 2 beschrieben ist.
  • Zum Beispiel kann die Oberfläche des Halbleitersubstrats in der Distanz von 1 μm von einem Abschnitt des Halbleitersubstrats, der eine Konzentration von Stickstoffatomen von höher als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) aufweist, einer Rückseitenoberfläche (oder Vorderseitenoberfläche) des Halbleitersubstrats oder einer Rückseite (oder Vorderseite) des Halbleiterbauelements entsprechen. Zum Beispiel kann das Halbleiterbauelement ferner eine Rückseitenmetallisierung aufweisen, die (direkt) benachbart zu der Rückseitenoberfläche des Halbleitersubstrats angeordnet ist.
  • Alternativ kann die Oberfläche des Halbleitersubstrats in der Distanz von (zumindest) 1 μm von einem Abschnitts des Halbleitersubstrats, der eine Konzentration von Stickstoffatomen von höher als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) aufweist, einer Vorderseitenoberfläche des Halbleitersubstrats entsprechen.
  • Zum Beispiel kann die Konzentration von Stickstoffatomen höher sein als 1·1015 cm–3 (oder höher als 2·1015 cm–3, höher als 5·1015 cm–3, höher als 8·1015 cm–3, höher als 1·1016 cm–3) in der Distanz von (zumindest) 1 μm von der Oberfläche des Halbleitersubstrats über zumindest 90% (oder zumindest 95%, zumindest 98%) einer lateralen Erstreckung des Halbleitersubstrats.
  • Zum Beispiel kann eine Dicke des Halbleitersubstrats größer sein als 50 μm (oder größer als 60 μm, größer als 80 μm, größer als 100 μm, größer als 150 μm, größer als 200 μm). Die Dicke des Halbleitersubstrats kann kleiner sein als 500 μm (oder kleiner als 400 μm, kleiner als 350 μm, kleiner als 300 μm, kleiner als 250 μm, kleiner als 200 μm, kleiner 150 μm).
  • Das Halbleitersubstrat des Halbleiterbauelements 300 kann ein Siliziumsubstrat sein. Alternativ kann das Halbleitersubstrat ein Halbleitersubstrat mit breitem Bandabstand mit einem Bandabstand größer als der Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein. Das Halbleitersubstrat kann ein Halbleiterwafer (z. B. der Halbleiterwafer, der in Verbindung mit 1 oder 2 beschrieben ist) oder ein Halbleiterchip sein.
  • Zum Beispiel kann das Halbleiterbauelement 300 eine (vertikale) elektrische Elementanordnung umfassen. Zum Beispiel können die vertikale elektrische Elementanordnung des Halbleiterbauelements und/oder das gesamte Halbleiterbauelement eine Durchbruchspannung oder Sperrspannung von z. B. mehr als 10 V, z. B. mehr als 20 V, mehr als 50 V aufweisen. Das Halbleiterbauelement 300 kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement und/oder die vertikale elektrische Elementanordnung (z. B. Transistor-Anordnung/Struktur oder Dioden-Anordnung/Struktur) des Leistungshalbleiterbauelements können zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 300 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 300 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1 oder 2) oder nachstehend beschriebenen Beispielen entsprechen.
  • Ausführungsbeispiele können einen „Smart-Cut”-Prozess (intelligentes Schneiden) zum Spalten von Halbleiterwafern ermöglichen, was einen verringerten Verarbeitungsaufwand und reduzierte Kosten aufweist/zu diesen führt.
  • Bei anderen Smart-Cut-Systemen kann eine hoch dosierte Protonenstrahlung angewandt werden, was nach einem geeigneten, nachfolgenden Ausheilen zu Blasen innerhalb des Siliziums und (z. B. nach dem Wafer-Bonden des implantierten Wafers an einen Trägerwafer) zu einem Spalten der Abschnitte des Wafers, die über und unter der Region angeordnet sind, die die Siliziumblasen aufweist. Bei anderen Systemen können sehr hohe Protonen-Strahlungsdosen von mehreren/einigen 1.E + 16 pro Quadrat-cm/cm2 erforderlich sein.
  • Zumindest einige Ausführungsbeispiele können auf der Verwendung von Stickstoff-Implantationen basieren, um die (Gitter-)Leerstellen zu erzeugen, die für den Smart-Cut-Prozess erforderlich sind, da die implantierten (eingebrachten) Stickstoffatome sowohl eine hohe Leerstellendichte aufgrund ihrer großen Masse im Vergleich zu Wasserstoff bereitstellen können, als auch eine wesentliche Diffusion der Leerstellen aus der Implantationsregion während der Implantation und/oder eine Rekombination mit Zwischengitteratomen verhindern können (z. B. verhindern können, dass die Leerstellen wesentlich weg von der Implantationsregion während der Implantation diffundieren und/oder eine Rekombination mit Zwischengitteratomen). Dieser Effekt kann durch eine bessere Fähigkeit von Stickstoffatomen verursacht werden, Leerstellen zu binden und somit ihre Diffusion zu verhindern/und sie somit am Diffundieren zu hindern.
  • Während des nachfolgenden Ausheilens können die gebundenen Leerstellen freigegeben werden und können Leerstellen-Cluster bilden, die als Nukleations-Zentren für „Hohlräume” wirken. Da dies die Leerstellendichte (wesentlich) erhöhen kann, kann der Smart-Cut-Prozess (unter Verwendung einer Ein-Diffusion oder Implantation von Wasserstoffatomen) mit (wesentlich) reduzierten Wasserstoff-Implantationsdosen angewandt werden. Über einer kritischen Leerstellendichte können stabile Hohlräume gebildet werden; der eingebrachte Wasserstoff kann als Beschleuniger zum Spalten des Halbleiterwafers durch eine Entwicklung von Silizium-Wasserstoff-Komplexen (chem. Symbol: SiH) an den inneren Hohlraumwänden wirken. Die Protonenimplantation, die z. B. bei anderen Systemen verwendet wird, kann relativ wenig Leerstellen erzeugen und kann relativ hohe Dosen erfordern, bis eine ausreichende Größe und Dichte der Hohlräume erreicht ist, um den Spaltungsprozess zu ermöglichen. Unter Verwendung einer Protonenimplantation sind Defekt-Kaskaden innerhalb des Kristallgitters möglicherweise weniger üblich (und/oder von weniger Intensität), was zu vergleichsweise wenig Leerstellen-Reaktionen höherer Ordnung führen kann, was zu stabilen Hohlräumen führen kann. Das Vorhandensein von Stickstoff kann diesen Effektiv kompensieren, sodass die Kristallschädigung, die durch den Wasserstoff verursacht wird, effektiver in die Defekte höherer Komplexität transformiert werden kann, die für die Entwicklung von Hohlräumen relevant sind.
  • Dieser Effekt kann zum Beispiel in Experimenten gezeigt werden, in denen Wasserstoffatome mit einer (vergleichsweise) niedrigen Dosis in Siliziumwafern mit wesentlich unterschiedlichen Stickstoffkonzentrationen (z. B. eine Größenordnung) implantiert wurden. Es wurde gezeigt dass, bei einer höheren Stickstoff-Konzentration/Konzentration von Stickstoff, die Entwicklung von Leerstellen-Komplexen (wesentlich) erhöht/stärker wurde, was das Anwenden des Smart-Cut-Prozesses mit wesentlich reduzierten Implantationsdosen (von Wasserstoff) ermöglichen kann. Bei vorbereitenden Experimenten wurde eine Erhöhung des Faktors 2 bei einer Effizienz einer Entwicklung von Leerstellen-Komplexen gezeigt.
  • Die Wasserstoffatome, die in Kombination mit den gebildeten Hohlräumen für den Spaltungsprozess erforderlich sein können, können z. B. unter Verwendung einer Wasserstoff-Plasmabehandlung bei Temperaturen zwischen 250°C und 400°C eingebracht werden, oder unter Verwendung einer Implantation von Wasserstoffatomen, die durch ein nachfolgendes Ausheilen neu geordnet werden können (z. B. in einem Temperaturbereich zwischen 250°C und 400°C). Die minimale Konzentration von Leerstellen, die für die Spaltung erforderlich sind, kann in dem Fall der Wasserstoff-Eindiffusion (wesentlich) reduziert verglichen mit der Einbringung unter Verwendung einer Protonenimplantation sein, aufgrund der (wesentlich) höheren Wasserstoff-Konzentration, die durch Ein-Diffusion erreichbar ist.
  • Alternativ oder zusätzlich können die Stickstoffatome durch (Ein-)Diffusion oder durch Einbringen während einer epitaxialen Abscheidung eingebracht werden; in diesem Fall müssen die Leerstellen möglicherweise durch einen Implantationsprozess gebildet werden (z. B. Ionen aus Wasserstoff, oder wenn Wasserstoff eindiffundiert ist, Stickstoff, Helium, Silizium, Argon oder andere). Eine Eindiffusion kann bei Verarbeitungstemperaturen über 1000°C oder 1200°C auf Waferebene stattfinden oder kann alternativ implementiert werden, vor der (dedizierten) Smart-Cut-Verarbeitung direkt in den Kristallstab. Zum Beispiel kann der Kristallstab direkt aus einer Schmelze gezogen werden, die eine erhöhte Stickstoff-Konzentration aufweist, und mit der der Stickstoff vorher gemischt wurde/zu der Stickstoff vorher hinzugefügt wurde, z. B. durch Eindiffusion oder durch eine Hinzufügung von Nitraten (z. B. Stickstoffoxid (NOx), Salpetersäure (HNO3)).
  • Zumindest einige Ausführungsbeispiele können einen weniger komplexen Smart-Cut-Prozess ermöglichen, durch Einbringen einer ausreichenden Konzentration von Stickstoffatomen (vorzugsweise mit einer Konzentration über 2·1015 cm–3, insbesondere über 5·1015 cm–3) und die Bildung einer ausreichend hohen Leerstellen-Konzentration mit einer nachfolgenden Eindiffusion oder Implantation und Eindiffusion von Wasserstoffatomen. Zumindest einige Ausführungsbeispiele können auf einer Kombination einer Stickstoff-Implantation (vorzugsweise umfassend eine Dosis > 1014 und insbesondere > 5·1014 pro Quadrat-cm/cm2) und einer Einbringung von Wasserstoff durch Implantation und/oder Eindiffusion basieren.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener, oben beschriebener Verfahren durch programmierte Computer ausgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder gezeigt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch bestimmte Beispiele derselben deren Entsprechungen umfassen.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung von mehreren, in der Beschreibung oder den Ansprüchen offenbarten Schritten oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von mehreren Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann bei einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese unterteilt werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (21)

  1. Ein Verfahren (100) zum Spalten eines Halbleiterwafers, das Verfahren umfassend: Einbringen (110) von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers, wobei die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3; und Spalten (120) des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  2. Das Verfahren gemäß Anspruch 1, ferner umfassend das Einbringen von Stickstoffatomen in die Spaltungsregion des Halbleiterwafers, sodass die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3
  3. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Stickstoffatome während des epitaxialen Wachsens von zumindest der Spaltungsregion des Halbleiterwafers eingebracht werden.
  4. Ein Verfahren (200) zum Spalten eines Halbleiterwafers, das Verfahren umfassend: Einbringen (110) von Wasserstoffatomen in zumindest eine Spaltungsregion eines Halbleiterwafers; Einbringen (210) von Stickstoffatomen in zumindest die Spaltungsregion des Halbleiterwafers, sodass die Spaltungsregion eine Konzentration von Stickstoffatomen aufweist, die nach dem Einbringen der Wasserstoffatome höher ist als 1·1015 cm–3; und Spalten (120) des Halbleiterwafers an der Spaltungsregion des Halbleiterwafers.
  5. Das Verfahren gemäß einem der Ansprüche 2 oder 4, wobei zumindest eines der Wasserstoffatome und der Stickstoffatome durch eine Implantation mit Wasserstoffionen oder Stickstoffionen eingebracht wird, wobei ein Maximum einer vertikalen Verteilung der implantierten Wasserstoffionen oder der implantierten Stickstoffionen nach der Implantation in der Spaltungsregion angeordnet ist.
  6. Das Verfahren gemäß einem der Ansprüche 2, 4 oder 5, wobei das Einbringen der Stickstoffatome das Implantieren der Stickstoffatome in zumindest die Spaltungsregion aufweist, wobei die Stickstoffatome mit einer Implantationsdosis implantiert werden, die größer ist als 1·1014 cm–2.
  7. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Stickstoffatome durch Diffundieren der Stickstoffatome in zumindest die Spaltungsregion eingebracht werden.
  8. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend das Implantieren von zumindest einem aus Helium-, Silizium- und Argon-Ionen in zumindest die Spaltungsregion.
  9. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Einbringen (110) der Wasserstoffatome das Implantieren der Wasserstoffatome in zumindest die Spaltungsregion mit einer Implantationsdosis aufweist, die geringer ist als 1·1016 cm–2.
  10. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Wasserstoffatome durch Diffundieren der Wasserstoffatome in zumindest die Spaltungsregion oder durch eine Wasserstoff-Plasmabehandlung des Halbleiterwafers eingebracht (110) werden.
  11. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine Gitterleerstellendichte innerhalb der Spaltungsregion nach dem Einbringen der Wasserstoffatome innerhalb der Spaltungsregion größer ist als 1·1017 cm–3.
  12. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine Temperatur des Halbleiterwafers nach dem Erzeugen von Gitterleerstellen innerhalb der Spaltungsregion und vor dem Einbringen der Wasserstoffatome niedriger ist als 300°C.
  13. Das Verfahren gemäß einem der Ansprüche 2 bis 12, wobei mehr als 80% aller Gitterleerstellen innerhalb der Spaltungsregion durch Einbringen der Stickstoffatome oder der Wasserstoffatome verursacht werden.
  14. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine Distanz der Spaltungsregion von einer Oberfläche des Halbleiterwafers größer ist als 50 μm.
  15. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend das Bilden einer Dotierungsregion einer elektrischen Elementstruktur vor dem Spalten.
  16. Das Halbleiterbauelement gemäß Anspruch 15, wobei die elektrische Elementstruktur eine Durchbruchspannung von mehr als 10 V aufweist.
  17. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei der Halbleiterwafer zumindest durch Erwärmen des Halbleiterwafers auf eine höhere Temperatur als 700°C gespalten wird.
  18. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei zumindest ein Teil eines Abschnitts des Halbleiterwafers, der sich von einer Oberfläche des Halbleiterwafers zu der Spaltungsregion erstreckt, epitaxial gewachsenes Halbleitermaterial ist.
  19. Das Verfahren gemäß Anspruch 18, wobei zumindest eines der Wasserstoffatome und der Stickstoffatome vor zumindest einem Teil einer epitaxialen Abscheidung des Halbleitermaterials eingebracht wird.
  20. Ein Halbleiterbauelement 300, umfassend: ein Halbleitersubstrat umfassend eine Konzentration von Stickstoffatomen, die höher ist als 1·1015 cm–3, in einer Distanz von 1 μm von einer Oberfläche des Halbleitersubstrats.
  21. Das Halbleiterbauelement gemäß Anspruch 20, wobei das Halbleitersubstrat die Konzentration von Stickstoffatomen aufweist, die höher ist als 1·1015 cm–3, in einer Distanz von zumindest 1 μm von der Oberfläche des Halbleitersubstrats über zumindest 90% einer lateralen Erstreckung des Halbleitersubstrats.
DE102016117921.3A 2016-09-22 2016-09-22 Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement Withdrawn DE102016117921A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016117921.3A DE102016117921A1 (de) 2016-09-22 2016-09-22 Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
US15/710,481 US10325809B2 (en) 2016-09-22 2017-09-20 Methods for splitting semiconductor devices and semiconductor device
CN201710865895.9A CN107871661B (zh) 2016-09-22 2017-09-22 用于分割半导体装置的方法和半导体装置
US16/364,878 US20190221481A1 (en) 2016-09-22 2019-03-26 Methods for Splitting Semiconductor Devices and Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016117921.3A DE102016117921A1 (de) 2016-09-22 2016-09-22 Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102016117921A1 true DE102016117921A1 (de) 2018-03-22

Family

ID=61302299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016117921.3A Withdrawn DE102016117921A1 (de) 2016-09-22 2016-09-22 Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement

Country Status (3)

Country Link
US (2) US10325809B2 (de)
CN (1) CN107871661B (de)
DE (1) DE102016117921A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020119953A1 (de) * 2020-07-29 2022-02-03 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
US11264395B1 (en) 2020-09-21 2022-03-01 Micron Technology, Inc. Vertical transistor, integrated circuitry, method of forming a vertical transistor, and method of forming integrated circuitry
US11777011B2 (en) 2020-09-21 2023-10-03 Micron Technology, Inc. Integrated circuitry, method used in the fabrication of a vertical transistor, and method used in the fabrication of integrated circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057675A1 (en) 1998-02-19 2008-03-06 Silicon Genesis Corporation Method and Device for Controlled Cleaving Process
US20110201176A1 (en) 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
US20130029473A1 (en) 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. Method of cleaving substrate and method of manufacturing bonded substrate using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20160343604A1 (en) * 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057675A1 (en) 1998-02-19 2008-03-06 Silicon Genesis Corporation Method and Device for Controlled Cleaving Process
US20110201176A1 (en) 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
US20130029473A1 (en) 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. Method of cleaving substrate and method of manufacturing bonded substrate using the same

Also Published As

Publication number Publication date
US20190221481A1 (en) 2019-07-18
US20180082898A1 (en) 2018-03-22
CN107871661B (zh) 2021-10-12
US10325809B2 (en) 2019-06-18
CN107871661A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102014116666B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE102011113549A1 (de) Ein Halbleiterbauelement mit einem Dotierstoffgebiet in einem Halbleiterkörper und ein Verfahren zur Herstellung eines Dotierstoffgebiets in einem Halbleiterkörper
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112008000957T5 (de) Mechanismus zum Bilden einer Remote-Deltadotierungsschicht einer Quantentopfstruktur
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE102008027521A1 (de) Verfahren zum Herstellen einer Halbleiterschicht
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102012020785A1 (de) Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE112011101488T5 (de) Transistor mit durch einen durch Implantation entspannten vergrabenen Stressor induzierter Längsverspannung im Kanal
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102007022533A1 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE112013001656T5 (de) Verbessertes Implantationsverfahren zur Bildung von Zerbrechlichkeit von Substraten
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000

R016 Response to examination communication
R120 Application withdrawn or ip right abandoned