DE102016115761A1 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102016115761A1 DE102016115761A1 DE102016115761.9A DE102016115761A DE102016115761A1 DE 102016115761 A1 DE102016115761 A1 DE 102016115761A1 DE 102016115761 A DE102016115761 A DE 102016115761A DE 102016115761 A1 DE102016115761 A1 DE 102016115761A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- conductive layer
- layer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 230000001960 triggered effect Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 20
- 229910002601 GaN Inorganic materials 0.000 description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 15
- 239000002019 doping agent Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Eine Halbleitervorrichtung umfasst einen Transistor, eine Halbleiterschicht, eine aktive Region und eine leitende Schicht. Die aktive Region befindet sich in der Halbleiterschicht. Die leitende Schicht ist konfiguriert, einen Kanal in der aktiven Region aufrechtzuerhalten, wenn der Transistor getriggert wird, sodass er durchschaltet.
Description
- ALLGEMEINER STAND DER TECHNIK
- Kürzlich erregten Galliumnitrid-(GaN)-High-Electron-Mobility-Transistor-(HEMT)-Vorrichtungen viel Aufmerksamkeit bezüglich ihres hohen Potenzials zum Ersetzen von Silizium (Si) oder Siliziumkarbid (SiC) zur Verwendung als Hochspannungs-(HV)-Vorrichtungen. GaN-HEMTs werden typischerweise durch Aufbringen ohmscher Source- und Drainkontakte und einem Schottky-Gatekontakt oben auf einer epitaktisch gewachsenen Struktur einschließlich einer Aluminiumgalliumnitrid-(AlGaN)-Sperrschicht auf einer GaN-Kanalschicht hergestellt.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
-
1A ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
1B ist eine Querschnittansicht der Halbleitervorrichtung, die in1A gezeigt ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
2 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
3 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
4 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
5 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
6 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
7 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
8 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
9 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. -
10 ist ein Diagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
-
1A ist ein Diagramm einer Halbleitervorrichtung1 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf1A umfasst die Halbleitervorrichtung1 eine erste Steuerung101 , eine zweite Steuerung102 , einen ersten Transistor M1 (auch als Highside-Transistor bezeichnet), einen zweiten Transistor M2 (auch als Lowside-Transistor bezeichnet) und eine Last105 . - Des Weiteren ist die Halbleitervorrichtung
1 konfiguriert, in unterschiedlichen Leistungsdomänen zu arbeiten, die eine erste Leistungsdomäne, welche durch eine Versorgungsspannung VDD0 und eine Massespannung GND0 definiert ist, und eine zweite Leistungsdomäne, welche durch eine Versorgungsspannung-VDD und eine Massespannung GND definiert ist, umfassen. Beispielsweise beträgt die Versorgungsspannung VDD0 ca. 1,8 Volt (V) und die Versorgungsspannung VDD ca. 600 V. Zusätzlich beträgt die Massespannung GND0 ca. 0 V und die Massespannung VDD ca. 0 V. Alternativ unterscheidet sich ein Spannungspegel der Massespannung GND0 von dem der Massespannung GND. - Die Halbleitervorrichtung
1 kann als ein Stromrichter dienen. Beispielsweise ist die Halbleitervorrichtung1 als eines von einem Schaltnetzteil, einem Gleichrichter, einem Leistungswechselrichter, einem Motorgeneratoraggregat, einem DC-DC-Wandler und einem Transformator klassifiziert. Ein typischer Stromwandler umfasst einen Schaltkreis, einen Treiber und eine Niederspannungsschaltung. Zum Umwandeln einer Versorgungsspannung ist der Stromrichter mit Schaltern implementiert. - Der erste Transistor M1 und der zweite Transistor M2 empfangen die zweite Leistungsdomäne der Versorgungsspannung VDD und der Massespannung GND und sind in einer Kaskadenkonfiguration zwischen der Versorgungsspannung VDD und der Massespannung GND verbunden.
- Bei einer oder mehreren Ausführungsformen umfasst jeder von dem ersten Transistor M1 und dem zweiten Transistor M2 einen Leistungsfeldeffekttransistor (FET) wie einen doppeldiffundierten Metalloxidhalbleiter-(DMOS)-Transistor. Bei weiteren Ausführungsformen umfasst jeder von dem ersten Transistor M1 und dem zweiten Transistor M2 eine weitere geeignete Vorrichtung wie einen Bipolartransistor mit isolierter Gateelektrode (IGBT), einen Feldeffekttransistor (FET) usw. Bei der vorliegenden Ausführungsform umfasst jeder von dem ersten Transistor M1 und dem zweiten Transistor M2 einen n-Metalloxidhalbleiter-(NMOS)-Feldeffekttransistor. Bei einer weiteren Ausführungsform umfasst jeder von dem ersten Transistor M1 und dem zweiten Transistor M2 einen p-Metalloxidhalbleiter-(PMOS)-Feldeffekttransistor.
- Des Weiteren umfasst die Last
105 Widerstände, Kondensatoren, Stromkreise oder andere elektrische Vorrichtungen. - Die erste Steuerung
101 ist konfiguriert, die zweite Leistungsdomäne zu empfangen und ein Signal Vs1 eines relativ hohen Spannungspegels zum Ansteuern des ersten Transistors M1 bereitzustellen. Außerdem ist die zweite Steuerung102 konfiguriert, die erste Leistungsdomäne zu empfangen und ein Signal Vs2 eines relativ niedrigen Spannungspegels zum Ansteuern des zweiten Transistors M2 bereitzustellen. - Ein Drainanschluss DH des ersten Transistors M1 empfängt die Versorgungsspannung VDD. Ein Gateanschluss GH des ersten Transistors M1 ist mit einem Ausgang von der ersten Steuerung
101 gekoppelt und empfängt das Signal Vs1. Ein Sourceanschluss des Transistors M1 ist mit der Last105 gekoppelt. Des Weiteren empfängt ein Sourceanschluss SL des zweiten Transistors M2 die Massespannung GND. Ein Gateanschluss GL des zweiten Transistors M2 ist mit einem Ausgang der zweiten Steuerung102 gekoppelt und empfängt das Signal Vs2. Ein Drainanschluss DL des zweiten Transistors M2 ist mit dem Sourceanschluss SH des ersten Transistors M1 und auch mit der Last105 gekoppelt. - Im Betrieb sind der erste Transistor M1 und der zweite Transistor M2 konzipiert, nicht zur gleichen Zeit durchgeschaltet zu werden. Auf diese Art und Weise können der erste Transistor M1 und der zweite Transistor M2 eine geeignete Spannung an die Last
105 derart bereitzustellen, dass die Last102 normal arbeiten kann. Wenn sowohl der erste Transistor M1 als auch der zweite Transistor M2 in einem Durchlasszustand arbeiten müssten, stellen der erste Transistor M1 und der zweite Transistor M2 eine ungeeignete Spannung an die Last105 bereit. Daher kann die Last105 nicht normal arbeiten. - Bei einigen existierenden Halbleitervorrichtungen sind ein Highside-Transistor und ein Lowside-Transistor nicht in einer integrierten Schaltung (IC) integriert. Der Highside-Transistor und der Lowside-Transistor werden jeweils als eine unabhängige Komponente hergestellt und dann auf einer Hauptplatine befestigt. Bei solchen vorhandenen Herangehensweisen könnte der Highside-Transistor in einer Situation, in der der Highside-Transistor durchgeschaltet werden sollte und der Lowside-Transistor nicht durchgeschaltet werden sollte, nicht durchgeschaltet werden, wenn der Highside-Transistor und der Lowside-Transistor in einem einzelnen IC integriert wären, was im Detail unter Bezugnahme auf
1B beschrieben wird. - Im Vergleich dazu können in der vorliegenden Offenbarung, der erste Transistor M1 und der zweite Transistor M2 in einem einzelnen integrierten Chip integriert sein, ohne die Funktion des ersten Transistors M1 zu beeinflussen, was auch im Detail unter Bezugnahme auf
1B beschrieben wird. -
1B ist eine Querschnittansicht der in1A gezeigten Halbleitervorrichtung1 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf1B umfasst die Halbleitervorrichtung1 zusätzlich zum ersten Transistor M1 und zweiten Transistor M2 ein Substrat12 , eine erste leitende Schicht16 , eine zweite leitende Schicht14 und ein leitendes Merkmal22 . - Bei einigen Ausführungsformen umfasst das Substrat
12 Siliziumgermanium, Galliumarsen, Siliziumkohlenstoff oder andere geeignete Halbleitermaterialien. Bei einigen Ausführungsformen umfasst das Substrat12 weiter dotierte Regionen wie eine P-Wanne und eine N-Wanne (nicht gezeigt). Bei einigen weiteren Ausführungsformen umfasst das Substrat10 weiter andere Merkmale wie eine eingebettete Schicht oder eine Epitaxieschicht. Des Weiteren ist bei einigen Ausführungsformen das Substrat12 ein Halbleiter auf Isolator wie Silizium auf Isolator (SOI). Bei anderen Ausführungsformen umfasst das Halbleitersubstrat12 eine dotierte Epitaxieschicht, eine Gradienthalbleiterschicht oder umfasst weiter eine Halbleiterschicht, die über einer anderen Halbleiterschicht eines unterschiedlichen Typs wie einer Siliziumschicht auf einer Siliziumgermaniumschicht liegt. Bei einigen anderen Beispielen umfasst ein Verbindungshalbleitersubstrat eine Mehrschichtsiliziumstruktur oder ein Siliziumsubstrat kann eine Mehrschichtverbindungshalbleiterstruktur umfassen. Bei einigen Ausführungsformen kann das Substrat12 andere Elementhalbleiter wie Germanium und Diamant umfassen. Bei einigen Ausführungsformen umfasst das Substrat12 einen Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Indiumarsenid oder Indiumphosphid. - Der erste Transistor M1 umfasst eine erste leitende Schicht
16 auf dem Substrat12 und eine erste Halbleiterschicht18H von beispielsweise einer III-V-Familie (im Folgenden die „erste III-V-Schicht18H ”) auf der ersten leitenden Schicht16 . Des Weiteren ist eine erste aktive Region19 . (gezeigt in einem ununterbrochenen Kästchen) des ersten Transistors M1 in der ersten III-V-Schicht definiert. Des Weiteren ist ein erster Kanal17H (gezeigt in einem punktierten Kästchen) in der ersten aktiven Region19H definiert. - Bei einer Ausführungsform umfasst die erste III-V-Schicht
18H eine Galliumnitrid-(GaN)-Schicht (nicht speziell gezeigt) und eine Aluminiumgalliumnitrid-(AlGaN)-Schicht (nicht speziell gezeigt) auf der GaN-Schicht. Da sich die Bandlücke der GaN-Schicht von der der AlGaN-Schicht unterscheidet, wird eine zweidimensionale Elektronengas-(2-DEG)-Region, die als der erste Kanal17H bezeichnet ist, in der AlGaN-Schicht nahe einer Grenzfläche zwischen der GaN-Schicht und der AlGaN-Schicht erzeugt. Die Offenbarung ist jedoch nicht darauf begrenzt. Bei einer weiteren Ausführungsform kann die erste III-V-Schicht18H Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid, Aluminiumnitrid, Indiumnitrid, Indiumaluminiumnitrid und/oder irgendwelche ternären oder quaternären Verbindungen davon oder Mischungen oder Legierungen davon umfassen. - Die erste leitende Schicht
16 ist auf dem Substrat12 angeordnet und dient als ein Volumen des ersten Transistors M1. Ein Spannungspegel, der an der ersten leitenden Schicht16 angelegt ist, bestimmt, ob der erste Kanal17H in der ersten aktiven Region19H gehalten oder aufrechterhalten werden kann. - Speziell wird der erste Kanal
17H nicht gehalten, wenn der Spannungspegel an der ersten leitenden Schicht16 nicht größer ist als der am Gateanschluss GH des ersten Transistors M1 und die Spannungsdifferenz dazwischen größer als ein erster Schwellenspannungspegel wie 200 V ist. Wenn andererseits der Spannungspegel an der ersten leitenden Schicht16 nicht größer ist als der am Gateanschluss GH des ersten Transistors M1 und die Spannungsdifferenz dazwischen nicht größer ist als der erste Schwellenspannungspegel, dann wird der erste Kanal17H gehalten. Wenn der Spannungspegel an der ersten leitenden Schicht16 beispielsweise im Wesentlichen gleich dem am Gateanschluss GH des ersten Transistors M1 ist, was bedeutet, dass der Spannungspegel an der ersten leitenden Schicht16 nicht größer als der am Gateanschluss GH des ersten Transistors M1 ist, während die Spannungsdifferenz nicht größer ist als der erste Schwellenspannungspegel, dann wird der erste Kanal17H gehalten. - Wenn alternativ der Spannungspegel an der ersten leitenden Schicht
16 nicht größer ist als der am Gateanschluss GH des ersten Transistors M1 und die Spannungsdifferenz dazwischen größer als ein zweiter Schwellenspannungspegel wie 200 V ist, dann wird der erste Kanal17H nicht gehalten. Der zweite Schwellenspannungspegel kann gleich oder anders als der erste Schwellenspannungspegel sein. Wenn andererseits der Spannungspegel an der ersten leitenden Schicht16 nicht größer ist als der am Gateanschluss GH des ersten Transistors M1 und die Spannungsdifferenz dazwischen nicht größer ist als der zweite Schwellenspannungspegel, dann wird der erste Kanal17H gehalten. - In Anbetracht des Vorstehenden wird der erste Kanal
17H gehalten, wenn die Spannungsdifferenz zwischen der ersten leitenden Schicht16 und dem Gateanschluss GH des ersten Transistors M1 innerhalb eines Schwellenspannungspegels fällt. - Der zweite Transistor M2 umfasst eine zweite leitende Schicht
14 auf dem Substrat12 und eine zweite Halbleiterschicht18L von beispielsweise einer III-V-Familie (im Folgenden die „zweite III-V-Schicht18L ”) auf der zweiten leitenden Schicht14 . - Die zweite III-V-Schicht
18L ist von der ersten III-V-Schicht18H durch einen Abstand W1 getrennt. Bei einer Ausführungsform beträgt der Abstand W1 ca. 100 μm. Die erste III-V-Schicht18H und die zweite III-V-Schicht18L sind speziell als unabhängige Komponenten physikalisch getrennt voneinander auf dem gleichen Substrat12 hergestellt. Außerdem ist die erste III-V-Schicht18H von der zweiten III-V-Schicht18L elektrisch getrennt. Des Weiteren ist eine zweite aktive Region19L des zweiten Transistors M2 in der zweiten III-V-Schicht18L definiert. Des Weiteren ist ein zweiter Kanal17L in der zweiten aktiven Region19L definiert. - Bei einer Ausführungsform umfasst die zweite III-V-Schicht
18L eine GaN-Schicht und eine AlGaN-Schicht auf der GaN-Schicht, aber die Offenbarung ist nicht darauf begrenzt. Da sich die Bandlücke der GaN-Schicht von der der AlGaN-Schicht unterscheidet, wird wie zuvor beschrieben eine zweidimensionale Elektronengas-(2-DEG)-Region, die als der zweite Kanal17L bezeichnet wird, in der AlGaN-Schicht nahe einer Grenzfläche zwischen der GaN-Schicht und der AlGaN-Schicht erzeugt. Bei einer weiteren Ausführungsform kann die zweite III-V-Schicht18L Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid und/oder irgendwelche ternären oder quaternären Verbindungen davon oder Mischungen oder Legierungen davon umfassen. - Die zweite leitende Schicht
14 ist auf dem Substrat12 angeordnet und dient als ein Volumen des zweiten Transistors M2. Ein Spannungspegel, der an der zweiten leitenden Schicht14 angelegt ist, bestimmt, ob der zweite Kanal17L in der zweiten aktiven Region19L gehalten oder aufrechterhalten wird. - Wenn der Spannungspegel an der zweiten leitenden Schicht
14 nicht größer ist als der am Gateanschluss GL des zweiten Transistors M2 und die Spannungsdifferenz dazwischen größer als ein dritter Schwellenspannungspegel wie 200 V ist, wird der zweite Kanal17L nicht gehalten. Wenn andererseits der Spannungspegel an der zweiten leitenden Schicht14 nicht größer ist als der am Gateanschluss GL des zweiten Transistors M2 und die Spannungsdifferenz dazwischen nicht größer ist als der dritte Schwellenspannungspegel, dann wird der zweite Kanal17L gehalten. Wenn beispielsweise der Spannungspegel an der zweiten leitenden Schicht14 im Wesentlichen gleich dem am Gateanschluss GL des zweiten Transistors M2 ist, was bedeutet, dass der Spannungspegel an der zweiten leitenden Schicht14 nicht größer als der am Gateanschluss GL des zweiten Transistors M2 ist, und die Spannungsdifferenz dazwischen nicht größer als der dritte Schwellenspannungspegel ist, dann wir der zweite Kanal17L gehalten. - Wenn alternativ der Spannungspegel an der zweiten leitenden Schicht
14 größer ist als der am Gateanschluss GL des zweiten Transistors M2 und die Spannungsdifferenz dazwischen größer als ein vierter Schwellenspannungspegel wie 200 V ist, wird der zweite Kanal17L nicht gehalten. Der vierte Schwellenspannungspegel kann gleich oder anders als der dritte Schwellenspannungspegel sein. Wenn andererseits der Spannungspegel an der zweiten leitenden Schicht14 größer ist als der am Gateanschluss GL des zweiten Transistors M2 und die Spannungsdifferenz dazwischen nicht größer ist als der vierte Schwellenspannungspegel, dann wird der zweite Kanal17L gehalten. - In Anbetracht des Vorstehenden fällt die Spannungsdifferenz zwischen der zweiten leitenden Schicht
14 und dem Gateanschluss GL des zweiten Transistors M2 innerhalb eines Schwellenspannungspegels und der zweite Kanal17L wird gehalten, da das Substrat12 und die zweite leitende Schicht14 mit der Massespannung GND verbunden sind. - Bei einigen Ausführungsformen ist das Substrat
12 mit einem p-Dotierstoff dotiert, die erste leitende Schicht16 ist mit einem n-Dotierstoff dotiert und die zweite leitende Schicht14 ist mit einem p-Dotierstoff dotiert. Da der Dotierstofftyp des Substrats12 der ersten leitenden Schicht16 entgegengesetzt ist, wird ein Abschnitt einer Verarmungsregion19 an einer Grenzfläche zwischen dem Substrat12 und der ersten leitenden Schicht16 erzeugt. Da der Dotierstofftyp der zweiten leitenden Schicht14 der ersten leitenden Schicht16 entgegengesetzt ist, wird ein anderer Abschnitt der Verarmungsregion19 an einer Grenzfläche zwischen der zweiten leitenden Schicht14 und der ersten leitenden Schicht16 erzeugt. Als Resultat ist die erste leitende Schicht16 vom Substrat12 galvanisch getrennt und auch von der ersten leitenden Schicht14 galvanisch getrennt. Aufgrund der galvanischen Trennung kann der Spannungspegel an der ersten leitenden Schicht16 unverändert gehalten werden. Im Gegensatz dazu kann ohne die galvanische Trennung anderweitig eine Entladungsstrecke von der ersten leitenden Schicht16 zum Substrat12 oder zur zweiten leitenden Schicht14 existieren und den Spannungspegel an der ersten leitenden Schicht16 nachteilig beeinflussen. - Bei einer weiteren Ausführungsform ist das Substrat
12 mit einem n-Dotierstoff dotiert, die erste leitende Schicht16 ist mit einem p-Dotierstoff dotiert und die zweite leitende Schicht14 ist mit einem n-Dotierstoff dotiert. Wie zuvor beschrieben ist die erste leitende Schicht16 vom Substrat12 und der zweiten leitenden Schicht14 galvanisch getrennt. Der Spannungspegel an der ersten leitenden Schicht16 kann effektiv unverändert gehalten werden. - Das leitende Merkmal
22 ist konfiguriert, den Sourceanschluss SH des ersten Transistors M1 mit der ersten leitenden Schicht16 zu koppeln. Als solches ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 vorgespannt. Bei einer Ausführungsform ist der erste Transistor M1 konfiguriert, durchzuschalten, wenn der Gateanschluss GH bei ca. 600 V vorgespannt ist, und der zweite Transistor M2 ist konfiguriert, durchzuschalten, wenn der Gateanschluss GL bei ca. 6 V vorgespannt ist. - Unter der Annahme, dass die Versorgungsspannung-VDD 600 V ist, wird das Signal Vs1 mit einem Spannungspegel von 600 V (oder 606 V) am Gateanschluss GH angelegt und das Signal Vs2 mit einem Spannungspegel von 0 am Gateanschluss GL angelegt. Im Betrieb wird der erste Transistor M1 als Reaktion auf das Signal Vs1 durchgeschaltet und der zweite Transistor M2 als Reaktion auf das Signal Vs2 nicht durchgeschaltet. Das Durchschalten des ersten Transistors M1 resultiert in einem Spannungspegel von ca. 600 V am Sourceanschluss SH des ersten Transistors M1, der im Wesentlichen der Gleiche wie die Versorgungsspannung-VDD ist. Weiter ist mit dem leitenden Merkmal
22 die erste leitende Schicht16 auf dem gleichen Spannungspegel von 600 V wie der Sourceanschluss SH des ersten Transistors M1 vorgespannt. D. h., der Spannungspegel an der ersten leitenden Schicht16 ist 600 V. Da der Spannungspegel an der ersten leitenden Schicht16 im Wesentlichen gleich dem am Gateanschluss GH des ersten Transistors M1 ist, wird der erste Kanal17H gehalten und der erste Transistor M1 kann im Durchlasszustand gehalten werden. Dementsprechend ist die erste leitende Schicht16 konfiguriert, den ersten Kanal17H in der ersten aktiven Region19H aufrechtzuerhalten, wenn der erste Transistor M1 getriggert wird, sodass er durchschaltet. - Nehmen wir an, dass eine vorhandene Halbleitervorrichtung in der Struktur der Halbleitervorrichtung
1 ähnlich ist, außer dass beispielsweise die erste leitende Schicht16 , die zweite leitende Schicht14 und das leitende Merkmal22 nicht vorhanden ist. Als solches sind in der vorhandenen Halbleitervorrichtung der erste Transistor M1 und der zweite Transistor M2 auf dem Substrat12 angeordnet, das als ein Volumen für den ersten Transistor M1 und den zweiten Transistor M2 dient. Bei gleicher Versorgungsspannung von 600 V, gleichem Signal Vs1 von 600 V (oder 406 V) und Signal Vs2 von 0 V, wird im Betrieb der erste Transistor M1 als Reaktion auf das Signal Vs1 durchgeschaltet und der zweite Transistor M2 als Reaktion auf das Signal Vs2 nicht durchgeschaltet. Da der Spannungspegel des Substrats12 , im Wesentlichen gleich der Massespannung GND von 0 V, nicht größer als der am Gateanschluss GH des ersten Transistors M1 von 600 V ist und die Spannungsdifferenz dazwischen den ersten Schwellenspannungspegel überschreitet, wird der erste Kanal17H nicht gehalten. Daher wird der erste Transistor M1 nicht durchgeschaltet. In diesem Fall kann der erste Transistor M1 nicht richtig funktionieren und daher können der erste Transistor M1 und der zweite Transistor M2 keine Sollspannung an die Last105 bereitstellen. - Im Gegensatz dazu weisen in der Halbleitervorrichtung
1 gemäß der vorliegenden Offenbarung der erste Transistor M1 und der zweite Transistor M2 ihre entsprechenden Volumen (die erste leitende Schicht16 und die zweite leitende Schicht14 ) auf. Des Weiteren ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Des Weiteren ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch das leitende Merkmal22 vorgespannt. Effektiv kann der erste Kanal17H gehalten werden und der erste Transistor M1 wird in einem Durchlasszustand gehalten, wenn er durchgeschaltet ist. -
2 ist ein Diagramm einer Halbleitervorrichtung2 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf2 ist die Halbleitervorrichtung2 ähnlich der Halbleitervorrichtung1 , die unter Bezugnahme auf1B beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung2 weiter eine Sperrstruktur24 zwischen der ersten III-V-Schicht18H und der zweiten III-V-Schicht18L umfasst. Die Sperrstruktur24 ist konfiguriert, die erste III-V-Schicht18H und die zweite III-V-Schicht18L physisch zu trennen. Bei einigen Ausführungsformen umfasst das Material der Sperrstruktur24 Dielektrikum wie Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid, Aluminiumnitrid, Indiumnitrid, Indiumaluminiumnitrid und/oder irgendwelche ternären oder quaternären Verbindungen davon oder Mischungen oder Legierungen davon. Die erste III-V-Schicht18H ist von der ersten III-V-Schicht18H durch einen Abstand W2 von beispielsweise ca. 100 μm physisch getrennt. Mit der Sperrstruktur24 ist der Abstand W2 kürzer als der Abstand W1, wie in der Ausführungsform von1A beschrieben, was in reduzierten Flächenkosten resultiert. - Bei der Halbleitervorrichtung
2 weisen wie zuvor beschrieben unter Bezugnahme auf1B der erste Transistor M1 und der zweite Transistor M2 ihre entsprechenden Volumen auf, d. h., entsprechend die erste leitende Schicht16 und die zweite leitende Schicht14 . Des Weiteren ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Des Weiteren ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch das leitende Merkmal22 vorgespannt. Der erste Transistor M1 wird effektiv in einem Durchlasszustand gehalten, wenn er durchgeschaltet ist, und kann daher normal bearbeiten. -
3 ist ein Diagramm einer Halbleitervorrichtung3 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf3 ist die Halbleitervorrichtung3 der Halbleitervorrichtung2 ähnlich, die unter Bezugnahme auf2 beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung2 weiter eine leitende Schicht17 in der ersten leitenden Schicht16 umfasst. Die leitende Schicht17 , die unter der ersten III-V-Schicht18H angeordnet sein kann, weist einen entgegengesetzten Dotierstofftyp zur ersten leitenden Schicht16 auf. Sowohl die leitende Schicht17 als auch die erste leitende Schicht16 sind mit dem Sourceanschluss SH des ersten Transistors M1 gekoppelt. Als Resultat weist die leitende Schicht17 den gleichen Spannungspegel wie die erste leitende Schicht16 auf. - Bei der Halbleitervorrichtung
3 weisen wie zuvor beschrieben unter Bezugnahme auf1B der erste Transistor M1 und der zweite Transistor M2 ihre entsprechenden Volumen, die erste leitende Schicht16 und die zweite leitende Schicht14 , auf. Außerdem ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Des Weiteren ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch das leitende Merkmal22 vorgespannt. Der erste Transistor M1 kann effektiv in einem Durchlasszustand gehalten werden, wenn er durchgeschaltet ist, und arbeitet daher normal. -
4 ist ein Diagramm einer Halbleitervorrichtung4 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf4 ist die Halbleitervorrichtung4 der Halbleitervorrichtung2 ähnlich, die unter Bezugnahme auf2 beschrieben und veranschaulicht ist, außer dass beispielsweise die erste leitende Schicht16 von der zweiten leitenden Schicht14 durch eine Sperrstruktur24 physisch getrennt ist. Da die erste leitende Schicht16 und die zweite leitende Schicht14 nicht mehr miteinander zusammenhängen, existiert eine Verarmungsregion19' nur zwischen der ersten leitenden Schicht16 und dem Substrat12 . Des Weiteren kann die Sperrstruktur24' auf dem Substrat12 konform gebildet sein. - Bei der Halbleitervorrichtung
4 weisen wie zuvor beschrieben unter Bezugnahme auf1B der erste Transistor M1 und der zweite Transistor M2 ihre entsprechenden Volumen, die erste leitende Schicht16 und die zweite leitende Schicht14 , auf. Des Weiteren ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Außerdem ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch das leitende Merkmal22 vorgespannt. Der erste Transistor M1 kann effektiv in einem Durchlasszustand gehalten werden, wenn er durchgeschaltet ist, und arbeitet daher normal. -
5 ist ein Diagramm einer Halbleitervorrichtung5 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf5 ist die Halbleitervorrichtung5 der Halbleitervorrichtung2 ähnlich, die unter Bezugnahme auf2 beschrieben und veranschaulicht ist, außer dass beispielsweise die erste III-V-Schicht18H und die zweite III-V-Schicht18L zu einer gleichen III-V-Familie gehören. Bei der Herstellung wird eine Halbleiterschicht42 der III-V-Familie auf der ersten leitenden Schicht16 und der zweiten leitenden Schicht14 gebildet. Anschließend wird eine Isolierungsregion44 zwischen der ersten III-V-Schicht18H und der zweiten III-V-Schicht18L in der Halbleiterschicht42 gebildet, indem beispielsweise ein negativer Dotierstoff implantiert wird. - Mit der Isolierungsregion
44 strömt ein zweidimensionales Elektronengas (2-DEG), das in der ersten III-V-Schicht18H erzeugt wird, nicht in die zweite III-V-Schicht18L , da negativ geladene Ionen in der Isolierungsregion44 Elektronen von der ersten III-V-Schicht18H abstoßen. Außerdem strömt ein zweidimensionales Elektronengas (2-DEG), das in der zweiten III-V-Schicht18L erzeugt wird, nicht in die erste III-V-Schicht18H , da negativ geladene Ionen in der Isolierungsregion44 Elektronen von der zweiten III-V-Schicht18L abstoßen. Bei einer Ausführungsform umfasst das Material der Isolierungsregion44 Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, Aluminiumoxid, Siliziumkarbid, Galliumnitrid. Dementsprechend ist die Isolierungsregion44 konfiguriert, die erste III-V-Schicht18H von der zweiten III-V-Schicht18L galvanisch zu trennen. - Verglichen mit der Ausführungsform von
2 , dass die erste III-V-Schicht18H von der zweiten III-V-Schicht18L physisch getrennt ist, erfordert die Isolierungsregion44 bei der vorliegenden Ausführungsform einen größeren Bereich, um eine bessere Isolierung zu erreichen. Als Resultat ist die erste III-V-Schicht16 von der zweiten III-V-Schicht18L durch einen Abstand W3 getrennt, der größer ist als der Abstand W2. Bei einer Ausführungsform beträgt der Abstand W3 ca. 100 um. - Bei der Halbleitervorrichtung
5 weisen wie zuvor beschrieben unter Bezugnahme auf1B der erste Transistor M1 und der zweite Transistor M2 ihre entsprechenden Volumen, die erste leitende Schicht16 und die zweite leitende Schicht14 , auf. Außerdem ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Des Weiteren ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch das leitende Merkmal22 vorgespannt. Der erste Transistor M1 wird effektiv in einem Durchlasszustand gehalten, wenn er durchgeschaltet ist, und arbeitet daher normal. -
6 ist ein Diagramm einer Halbleitervorrichtung6 , gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf6 ist die Halbleitervorrichtung6 der Halbleitervorrichtung1 ähnlich, die unter Bezugnahme auf1B beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung6 das leitende Merkmal22 mit einer Spannungsquelle62 ersetzt. - Die Spannungsquelle
62 ist konfiguriert, eine Spannung Vs an die erste leitende Schicht16 bereitzustellen. Die Spannung Vs ist im Wesentlichen gleich dem Spannungspegel des Signals Vs1. Wenn das Gate GH des ersten Transistors M1 das Signal Vs1 empfängt, weist die erste leitende Schicht16 als Resultat im Wesentlichen den gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 auf. Wie zuvor beschrieben unter Bezugnahme auf1B , kann der erste Kanal17H effektiv gehalten werden und der erste Transistor M1 wird in einem Durchlasszustand gehalten, wenn er durchgeschaltet ist. - Bei der Halbleitervorrichtung
6 weisen wie zuvor beschrieben unter Bezugnahme auf1B der erste Transistor M1 und der zweite Transistor M2 entsprechende Volumen, die erste leitende Schicht16 und die zweite leitende Schicht14 , auf. Außerdem ist die erste leitende Schicht16 von der zweiten leitenden Schicht14 und dem Substrat12 galvanisch getrennt. Des Weiteren ist die erste leitende Schicht16 auf dem gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 durch die Spannung Vs vorgespannt. Der erste Transistor M1 wird effektiv durchgeschaltet gehalten und arbeitet daher normal. -
7 ist ein Diagramm einer Halbleitervorrichtung7 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf7 ist die Halbleitervorrichtung7 der Halbleitervorrichtung2 ähnlich, die unter Bezugnahme auf2 beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung7 das leitende Merkmal22 mit einer Spannungsquelle62 ersetzt. -
8 ist ein Diagramm einer Halbleitervorrichtung8 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf8 ist die Halbleitervorrichtung8 der Halbleitervorrichtung3 ähnlich, die unter Bezugnahme auf3 beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung8 das leitende Merkmal22 mit einer Spannungsquelle62 ersetzt. Sowohl die leitende Schicht17 als auch die erste leitende Schicht16 ist mit der Spannungsquelle62 gekoppelt und daher weist die leitende Schicht17 den gleichen Spannungspegel wie die erste leitende Schicht16 auf. Wenn das Gate GH des ersten Transistors M1 das Signal Vs1 empfängt, weisen die erste leitende Schicht16 und die leitende Schicht17 als Resultat im Wesentlichen den gleichen Spannungspegel wie der Sourceanschluss SH des ersten Transistors M1 auf. Effektiv kann der erste Kanal17H gehalten werden und der erste Transistor M1 wird in einem Durchlasszustand gehalten, wenn er durchgeschaltet ist. -
9 ist ein Diagramm einer Halbleitervorrichtung9 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf9 ist die Halbleitervorrichtung9 der Halbleitervorrichtung4 ähnlich, die unter Bezugnahme auf4 beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung9 das leitende Merkmal22 mit einer Spannungsquelle62 ersetzt. -
10 ist ein Diagramm der Halbleitervorrichtung10 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf10 ist die Halbleitervorrichtung10 der Halbleitervorrichtung5 ähnlich, die unter Bezugnahme auf5 beschrieben und veranschaulicht ist, außer dass beispielsweise die Halbleitervorrichtung10 das leitende Merkmal22 mit einer Spannungsquelle62 ersetzt. - Einige Ausführungsformen weisen eines bzw. einen der folgenden Merkmale und/oder Vorteile oder eine Kombination davon auf. Bei einigen Ausführungsformen umfasst eine Halbleitervorrichtung einen Transistor, eine Halbleiterschicht, eine aktive Region und eine leitende Schicht. Die aktive Region befindet sich in der Halbleiterschicht. Die leitende Schicht ist konfiguriert, einen Kanal in der aktiven Region aufrechtzuerhalten, wenn der Transistor getriggert wird, sodass er durchschaltet.
- Bei einigen Ausführungsformen umfasst eine Halbleitervorrichtung ein Substrat und einen Transistor. Der Transistor ist auf dem Substrat angeordnet. Der Transistor umfasst eine Halbleiterschicht, eine aktive Region und eine leitende Schicht. Die aktive Region ist in der Halbleiterschicht definiert. Die leitende Schicht ist konfiguriert, eine Spannung zu empfangen, wobei der Spannungspegel der leitenden Schicht bestimmt, ob ein Kanal in der aktiven Region gehalten wird. Die leitende Schicht ist konfiguriert, vom Substrat galvanisch getrennt zu sein.
- Bei einigen Ausführungsformen umfasst eine Halbleitervorrichtung einen ersten Transistor und einen zweiten Transistor. Der zweite Transistor ist in den ersten Transistor integriert. Der erste Transistor ist konfiguriert, eine Versorgungsspannung zu empfangen. Der zweite Transistor ist konfiguriert, eine Referenzspannung zu empfangen. Der erste Transistor umfasst eine erste Halbleiterschicht, eine erste aktive Region und eine erste leitende Schicht. Die erste aktive Region ist in der ersten Halbleiterschicht definiert. Die erste leitende Schicht ist konfiguriert, eine Spannung zu empfangen, wobei der Spannungspegel der ersten leitenden bestimmt, ob ein erster Kanal in der ersten aktiven Region gehalten wird. Der zweite Transistor umfasst eine zweite Halbleiterschicht, eine zweite aktive Region und eine zweite leitende Schicht. Die zweite aktive Region ist in der zweiten Halbleiterschicht definiert. Die zweite leitende Schicht ist von der ersten leitenden Schicht galvanisch getrennt und konfiguriert, eine Spannung zu empfangen. Der Spannungspegel der zweiten leitenden Schicht bestimmt, ob ein zweiter Kanal in der zweiten aktiven Region gehalten wird.
- Das vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalenten Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Halbleitervorrichtung, umfassend: einen Transistor, umfassend: eine Halbleiterschicht; eine aktive Region in der Halbleiterschicht; und eine leitende Schicht, die konfiguriert ist, einen Kanal in der aktiven Region aufrechtzuerhalten, wenn der Transistor getriggert wird, sodass er durchschaltet.
- Halbleitervorrichtung nach Anspruch 1, wobei die leitende Schicht unter der Halbleiterschicht angeordnet ist.
- Halbleitervorrichtung nach Anspruch 1 oder 2, weiter umfassend: eine Spannungsquelle, die konfiguriert ist, eine Spannung an die leitende Schicht bereitzustellen.
- Halbleitervorrichtung nach Anspruch 3, wobei ein Gateanschluss des Transistors durch ein Signal getriggert wird und das Signal einen Spannungspegel aufweist, der gleich dem der leitenden Schicht ist.
- Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei die leitende Schicht auf dem gleichen Spannungspegel wie ein Sourceanschluss des Transistors vorgespannt ist.
- Halbleitervorrichtung nach Anspruch 5, weiter umfassend: ein leitendes Merkmal, das konfiguriert ist, den Sourceanschluss des Transistors mit der leitenden Schicht zu koppeln.
- Halbleitervorrichtung, umfassend: ein Substrat; und einen Transistor, der auf dem Substrat angeordnet ist, umfassend: eine Halbleiterschicht; eine aktive Region, die in der Halbleiterschicht definiert ist; und eine leitende Schicht, die konfiguriert ist, eine Spannung zu empfangen, wobei der Spannungspegel der leitenden Schicht bestimmt, ob ein Kanal in der aktiven Region gehalten wird, und die leitende Schicht konfiguriert ist, vom Substrat galvanisch getrennt zu sein.
- Halbleitervorrichtung nach Anspruch 7, wobei die leitende Schicht konfiguriert ist, eine Verarmungsregion zwischen der leitenden Schicht und dem Substrat zu erzeugen.
- Halbleitervorrichtung nach Anspruch 7 oder 8, wobei die leitende Schicht den gleichen Spannungspegel wie ein Sourceanschluss des Transistors aufweist.
- Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, weiter umfassend: eine Spannungsquelle, die konfiguriert ist, eine Spannung an die leitende Schicht bereitzustellen.
- Halbleitervorrichtung, umfassend: einen ersten Transistor, der konfiguriert ist, eine Versorgungsspannung zu empfangen, umfassend: eine erste Halbleiterschicht; eine erste aktive Region, die in der ersten Halbleiterschicht definiert ist; und eine erste leitende Schicht, die konfiguriert ist, eine Spannung zu empfangen, wobei der Spannungspegel der ersten leitenden bestimmt, ob ein erster Kanal in der ersten aktiven Region gehalten wird; und einen zweiten Transistor, der in dem ersten Transistor integriert und konfiguriert ist, eine Referenzspannung zu empfangen, wobei der zweite Transistor umfasst: eine zweite Halbleiterschicht; eine zweite aktive Region, die in der zweiten Halbleiterschicht definiert ist; und eine zweite leitende Schicht, die von der ersten leitenden Schicht galvanisch getrennt und konfiguriert ist, eine Spannung zu empfangen, wobei der Spannungspegel der zweiten leitenden Schicht bestimmt, ob ein zweiter Kanal in der zweiten aktiven Region gehalten wird.
- Halbleitervorrichtung nach Anspruch 11, wobei die erste leitende Schicht konfiguriert ist, den ersten Kanal aufrechtzuerhalten, wenn der Transistor getriggert wird, sodass er durchschaltet.
- Halbleitervorrichtung nach Anspruch 12, weiter umfassend: eine Spannungsquelle, die konfiguriert ist, eine Spannung an die erste leitende Schicht bereitzustellen.
- Halbleitervorrichtung nach Anspruch 13, wobei ein Gateanschluss des ersten Transistors durch ein Signal getriggert wird und das Signal einen Spannungspegel aufweist, der gleich dem der ersten leitenden Schicht ist.
- Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei die erste leitende Schicht auf dem gleichen Spannungspegel wie ein Sourceanschluss des ersten Transistors vorgespannt ist, wenn der erste Transistor getriggert wird, sodass er durchschaltet.
- Halbleitervorrichtung nach Anspruch 15, weiter umfassend: ein leitendes Merkmal, das konfiguriert ist, den Sourceanschluss des ersten Transistors mit der ersten leitenden Schicht zu koppeln.
- Halbleitervorrichtung nach einem der Ansprüche 11 bis 16, wobei die erste Halbleiterschicht von der zweiten Halbleiterschicht getrennt ist.
- Halbleitervorrichtung nach Anspruch 17, wobei die erste Halbleiterschicht und die zweite Halbleiterschicht zu einer gleichen III-V-Familie gehören, weiter umfassend eine Isolierungsregion zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht, um die erste Halbleiterschicht von der zweiten Halbleiterschicht galvanisch zu trennen.
- Halbleitervorrichtung nach Anspruch 17 oder 18, weiter umfassend: eine Sperrstruktur, die zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet und konfiguriert ist, die erste Halbleiterschicht und die zweite Halbleiterschicht physisch zu trennen.
- Halbleitervorrichtung nach Anspruch 19, wobei die erste leitende Schicht und die zweite leitende Schicht durch die Sperrstruktur physisch getrennt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/014,842 US9722065B1 (en) | 2016-02-03 | 2016-02-03 | Semiconductor device |
US15/014,842 | 2016-02-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102016115761A1 true DE102016115761A1 (de) | 2017-08-03 |
Family
ID=59328147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016115761.9A Pending DE102016115761A1 (de) | 2016-02-03 | 2016-08-25 | Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (5) | US9722065B1 (de) |
KR (1) | KR101853562B1 (de) |
CN (1) | CN107039427B (de) |
DE (1) | DE102016115761A1 (de) |
TW (1) | TWI646689B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055008A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
US9722065B1 (en) * | 2016-02-03 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
CN109786376B (zh) * | 2019-01-11 | 2021-07-20 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
JP7426786B2 (ja) * | 2019-05-30 | 2024-02-02 | ローム株式会社 | 窒化物半導体装置 |
JP2021153149A (ja) * | 2020-03-24 | 2021-09-30 | キオクシア株式会社 | 半導体装置 |
US20220246479A1 (en) * | 2021-02-04 | 2022-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain regions and methods of forming same |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3603813A (en) * | 1969-12-03 | 1971-09-07 | Atomic Energy Commission | Field effect transistor as a buffer for a small signal circuit |
US4830980A (en) * | 1988-04-22 | 1989-05-16 | Hughes Aircraft Company | Making complementary integrated p-MODFET and n-MODFET |
JPH02148740A (ja) * | 1988-11-29 | 1990-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
US7550781B2 (en) * | 2004-02-12 | 2009-06-23 | International Rectifier Corporation | Integrated III-nitride power devices |
US7119381B2 (en) * | 2004-07-30 | 2006-10-10 | Freescale Semiconductor, Inc. | Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices |
US7800097B2 (en) | 2004-12-13 | 2010-09-21 | Panasonic Corporation | Semiconductor device including independent active layers and method for fabricating the same |
US8471244B2 (en) | 2006-12-05 | 2013-06-25 | Atmel Corporation | Method and system for providing a metal oxide semiconductor device having a drift enhanced channel |
WO2008099901A1 (ja) * | 2007-02-16 | 2008-08-21 | Sumitomo Chemical Company, Limited | ガリウムナイトライド系エピタキシャル結晶、その製造方法および電界効果トランジスタ |
JP5439725B2 (ja) * | 2008-02-20 | 2014-03-12 | サンケン電気株式会社 | 半導体スイッチング装置 |
JP2009224605A (ja) * | 2008-03-17 | 2009-10-01 | Panasonic Corp | 半導体装置およびその製造方法 |
US8138529B2 (en) * | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
US9076853B2 (en) * | 2011-03-18 | 2015-07-07 | International Rectifie Corporation | High voltage rectifier and switching circuits |
JP5888064B2 (ja) * | 2012-03-29 | 2016-03-16 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US20140061658A1 (en) | 2012-09-04 | 2014-03-06 | Richtek Technology Corporation | High Electron Mobility Transistor and Manufacturing Method Thereof |
US8946819B2 (en) * | 2013-05-08 | 2015-02-03 | Globalfoundries Singapore Pte. Ltd. | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same |
JP6143598B2 (ja) * | 2013-08-01 | 2017-06-07 | 株式会社東芝 | 半導体装置 |
US20160293596A1 (en) * | 2015-03-30 | 2016-10-06 | Texas Instruments Incorporated | Normally off iii-nitride transistor |
US9722065B1 (en) * | 2016-02-03 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
-
2016
- 2016-02-03 US US15/014,842 patent/US9722065B1/en active Active
- 2016-08-25 DE DE102016115761.9A patent/DE102016115761A1/de active Pending
- 2016-10-21 KR KR1020160137831A patent/KR101853562B1/ko active IP Right Grant
- 2016-12-08 TW TW105140717A patent/TWI646689B/zh active
- 2016-12-27 CN CN201611222514.7A patent/CN107039427B/zh active Active
-
2017
- 2017-07-31 US US15/664,767 patent/US10170613B2/en active Active
-
2018
- 2018-12-13 US US16/219,281 patent/US10727329B2/en active Active
-
2020
- 2020-07-27 US US16/947,284 patent/US11631741B2/en active Active
-
2023
- 2023-04-17 US US18/301,461 patent/US20230253455A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20170358671A1 (en) | 2017-12-14 |
US10727329B2 (en) | 2020-07-28 |
KR20170092440A (ko) | 2017-08-11 |
CN107039427A (zh) | 2017-08-11 |
US10170613B2 (en) | 2019-01-01 |
US20170222031A1 (en) | 2017-08-03 |
US11631741B2 (en) | 2023-04-18 |
TW201729422A (zh) | 2017-08-16 |
CN107039427B (zh) | 2020-03-31 |
KR101853562B1 (ko) | 2018-04-30 |
US20190131442A1 (en) | 2019-05-02 |
US20230253455A1 (en) | 2023-08-10 |
TWI646689B (zh) | 2019-01-01 |
US9722065B1 (en) | 2017-08-01 |
US20200357910A1 (en) | 2020-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016114496B4 (de) | Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren | |
DE102016115761A1 (de) | Halbleitervorrichtung | |
DE112014003481B4 (de) | GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG | |
DE102012107523B4 (de) | HEMT mit integrierter Diode mit niedriger Durchlassspannung | |
DE102011052139B4 (de) | Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren | |
DE69316256T2 (de) | Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium | |
DE102016125865B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement | |
DE102014103561B4 (de) | Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement | |
DE102014116091B4 (de) | Halbleiterbauelement | |
DE102016101679B4 (de) | Halbleitervorrichtung mit einem lateralen Transistor | |
DE102016113735A1 (de) | Durchschlagfestes HEMT-Substrat und Bauelement | |
DE112011104408T5 (de) | Halbleitervorrichtungen mit rückseitiger Isolierung | |
DE102013219654B4 (de) | Elektronische Schaltung mit einem rückwärtsleitenden Transistorbauelement | |
DE102014114836B4 (de) | Halbleitervorrichtung | |
DE102016105908A1 (de) | High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk | |
DE102014115114A1 (de) | Schaltkreis | |
DE112014003169B4 (de) | Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen | |
DE102015117394A1 (de) | Halbleiterbauelement | |
DE102015105679B4 (de) | Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung | |
DE102013002986A1 (de) | Integrierte Schottky-Diode für HEMTS | |
DE102012101217B4 (de) | Normalerweise ausgeschaltete Halbleiterschalter und normalerweise ausgeschaltete JFETs | |
DE102014118834A1 (de) | Halbleiterbauelement und Verfahren | |
DE102016104757B4 (de) | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors | |
DE102016110645A1 (de) | Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor | |
DE102017103893B4 (de) | Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication |