DE102016107085B4 - Leiterplatte mit übereinander angeordneten Isolationsschichten - Google Patents

Leiterplatte mit übereinander angeordneten Isolationsschichten Download PDF

Info

Publication number
DE102016107085B4
DE102016107085B4 DE102016107085.8A DE102016107085A DE102016107085B4 DE 102016107085 B4 DE102016107085 B4 DE 102016107085B4 DE 102016107085 A DE102016107085 A DE 102016107085A DE 102016107085 B4 DE102016107085 B4 DE 102016107085B4
Authority
DE
Germany
Prior art keywords
circuit board
groove
grooves
conductor track
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016107085.8A
Other languages
English (en)
Other versions
DE102016107085A1 (de
Inventor
Michael Schleicher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102016107085.8A priority Critical patent/DE102016107085B4/de
Priority to CN201710252459.4A priority patent/CN107360665B/zh
Publication of DE102016107085A1 publication Critical patent/DE102016107085A1/de
Application granted granted Critical
Publication of DE102016107085B4 publication Critical patent/DE102016107085B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Leiterplatte (1) mit übereinander angeordneten Isolationsschichten (2), die jeweilig ein Glasgewebe (11), das in eine Kunststoffmatrix (4) eingebettet ist, aufweisen, und mit einer ersten und einer zweiten Metallstruktur (5,6), die voneinander elektrisch isoliert angeordnet sind, wobei zur Verhinderung eines Ausbildens eines elektrisch leitenden Dendriten (7), der die erste und zweite Metallstruktur (5,6) elektrisch leitend miteinander verbindet, zwischen der ersten und zweiten Metallstruktur (5,6) eine erste und eine zweite Nut (8,9) angeordnet sind, wobei die erste und zweite Nut (8,9) in Richtung von erster zur zweiter Metallstruktur (5,6) versetzt zueinander angeordnet sind und die erste Nut (8), ausgehend von einer ersten Seite (A) der Leiterplatte (1), in die Leiterplatte (1) hineinreicht und die Leiterplatte (1) nicht komplett durchdringt, und die zweite Nut (9), ausgehend von einer der ersten Seite (A) der Leiterplatte (1) gegenüberliegend angeordneten zweiten Seite (B) der Leiterplatte (1), in die Leiterplatte (1) hineinreicht und die Leiterplatte (1) nicht komplett durchdringt,, wobei die erste Nut (8) eine erste Tiefe (T1) und die zweite Nut (9) eine zweite Tiefe (T2) aufweist, wobei die Summe von erster und zweiter Tiefe (T1,T2) mindestens so groß ist wie der Abstand (C) zwischen erster und zweiter Seite (A,B) der Leiterplatte (1) im Bereich (BE) der ersten und zweiten Nut (8,9), wobei die erste und/oder zweite Nut (8,9) mit einem elektrisch nicht leitenden Material (12) verfüllt ist.

Description

  • Die Erfindung betrifft eine Leiterplatte mit übereinander angeordneten Isolationsschichten, die jeweilig ein Glasgewebe, das in eine Kunststoffmatrix eingebettet ist, aufweisen.
  • Die Isolationsschichten bilden jeweilig eine Trägerschicht für auf Ihnen anordnete elektrisch leitende Leiterbahnen aus. Ein Glasgewebe besteht aus miteinander verwobenen aus Glasfilamenten gebildeten Glasfäden. Wenn die Haftung der Kunststoffmatrix zu den Glasfilamenten an manchen Stellen nachlässt oder an manchen Stellen, z.B. durch mechanische Einwirkungen, nicht mehr ordnungsgemäß vorhanden ist, können z.B. durch Einwirkung von Feuchte aus den Leiterbahnen (z.B. Kupferleiterbahnen) gelöste Metallionen (z.B. Kupferionen) in Richtung elektrischer Feldlinien an den Glasfilamenten des jeweiligen Isolationsschicht entlang wandern und sich an den Glasfilamenten anlagern. Es können sich somit elektrisch leitende Dendrite (Metalldendrite, insbesondere Kupferdendrite) zwischen zwei auf einer gemeinsamen Isolationsschicht angeordneten unterschiedliches elektrisches Potential aufweisenden Leiterbahnen ausbilden, die einen elektrischen Kurzschluss zwischen den beiden Leiterbahnen bewirken. Die Dendrite bilden sogenannte elektrisch leitende Filamente, die fachspezifisch auch als CAFs (Conductive Anodic Filament) bezeichnet werden. Verallgemeinert können sich somit im Laufe der Zeit zwischen beliebigen unterschiedliches elektrisches Potential aufweisenden Metallstrukturen (z.B. Leiterbahnen, Durchkontaktierungen etc.) der Leiterplatte durch die Dendrite elektrisch leitende Verbindungen zwischen den Metallstrukturen ausbilden, die zu Kurzschlüssen führen.
  • Aus der EP 2 040 520 A1 bzw. der parallelen US 7 989 705 B2 ist es bekannt, zur Blockierung des Wachstums von elektrisch leitenden Dendriten, von einer Seite einer Leiterplatte Löcher in die Leiterplatte einzubringen. Dies führt aber zu einer starken mechanischen Schwächung der Leiterplatte. Weiterhin ist nur schwer sicherzustellen, dass wirklich alle betreffenden Glasfilamente unterbrochen werden. Weiterhin müssen, bei Löchern, die die Leiterplatte komplett durchdringen, für die Berechnung der Luft- und Kriechstrecken, die Lochinnenflächen als Außenkannte der Leiterplatte angesehen werden, was in der Regel zu einem vergrößerten Platzbedarf einer mittels der Leiterplatte ausgebildeten elektrischen Schaltung führt.
  • Aus der DE 196 47 916 C2 und der DE 10 2004 062 441 B3 ist es bekannt, zur Kühlung einer Leiterplatte, die Leiterplatte mit einem Kühlkanal auszubilden.
  • Aus der EP 1 639 869 B1 ist eine Leiterplatte mit einer Ausnehmung bekannt in der eine Leiterbahn angeordnet ist.
  • Die WO 2008 / 113 767 A2 offenbart ein Verfahren zur Herstellung einer Leiterplatte, umfassend die Schritte: Bilden von zwei oder mehr metallisierten Durchkontaktierungen durch mindestens einen Teil einer Leiterplatte; und Bilden einer Isolationsöffnung zwischen den zwei oder mehr metallisierten Durchkontaktierungen, wodurch mindestens ein Teil der Metallisierung von mindestens einem der zwei oder mehr Durchkontaktierungen entfernt wird.
  • Die DE 10 2013 216 493 A1 offenbart eine Leiterplatte mit einem ersten starren Leiterplattenabschnitt und einem zweiten starren Leiterplattenabschnitt, wobei der erste und der zweite starre Leiterplattenabschnitt mittels eines flexiblen Leiterplattenabschnitts verbunden sind, wobei die Leiterplatte einen Schichtstapel aus einer Mehrzahl von elektrisch leitfähigen Leiterschichten und elektrisch isolierenden Isolationsschichten aufweist, wobei der Schichtstapel einen Teilstapel mit einer ersten Leiterschicht, einer zweiten Leiterschicht und einer zwischen der ersten und zweiten Leiterschicht angeordneten Isolationsschicht umfasst, wobei eine Anzahl von Schichten des Teilstapels geringer ist als die Mehrzahl von Schichten des Schichtstapels, wobei der flexible Leiterplattenabschnitt von dem Teilstapel gebildet wird, und wobei der erste und zweite starre Leiterplattenabschnitt jeweils von dem Schichtstapel gebildet werden.
  • Die US 2007 / 0 281 499 A1 offenbart eine Leiterplatte, welche eine erste Schicht umfasst, die eine Vielzahl von Rillen aufweist, die in einem gebogenen Bereich angeordnet sind, und jede Längsrichtung der Vielzahl von Rillen schneidet eine Biegerichtung, und eine zweite Schicht, die auf einer Fläche einer Seite angeordnet ist, die einer Fläche gegenüberliegt, auf der die Rillen der ersten Schicht angeordnet sind. Es ist Aufgabe der Erfindung eine Leiterplatte zu schaffen bei der das Ausbilden von einer, durch einen elektrisch leitenden Dendriten gebildete und entlang eines Glasfilaments der Leiterplatte verlaufende, elektrisch leitende Verbindung zwischen einer ersten und einer zweiten Metallstrukturen der Leiterplatte zuverlässig verhindert wird.
  • Diese Aufgabe wird gelöst durch eine Leiterplatte mit übereinander angeordneten Isolationsschichten, die jeweilig ein Glasgewebe, das in eine Kunststoffmatrix eingebettet ist, aufweisen, und mit einer ersten und einer zweiten Metallstruktur, die voneinander elektrisch isoliert angeordnet sind, wobei zur Verhinderung eines Ausbildens eines elektrisch leitenden Dendriten, der die erste und zweite Metallstruktur elektrisch leitend miteinander verbindet, zwischen der ersten und zweiten Metallstruktur eine erste und eine zweite Nut angeordnet sind, wobei die erste und zweite Nut in Richtung von erster zur zweiter Metallstruktur versetzt zueinander angeordnet sind und die erste Nut, ausgehend von einer ersten Seite der Leiterplatte, in die Leiterplatte hineinreicht und die Leiterplatte nicht komplett durchdringt, und die zweite Nut, ausgehend von einer der ersten Seite der Leiterplatte gegenüberliegend angeordneten zweiten Seite der Leiterplatte, in die Leiterplatte hineinreicht und die Leiterplatte nicht komplett durchdringt, wobei die erste Nut eine erste Tiefe und die zweite Nut eine zweite Tiefe aufweist, wobei die Summe von erster und zweiter Tiefe mindestens so groß ist wie der Abstand zwischen erster und zweiter Seite der Leiterplatte im Bereich der ersten und zweiten Nut, wobei die erste und/oder zweite Nut mit einem elektrisch nicht leitenden Material verfüllt ist.
  • Hierdurch wird bei Verwendung der Leiterplatte in Schmutzpartikel aufweisender Umgebung das Füllen der jeweiligen Nut mit Schmutzpartikeln verhindert.
  • Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Es erweist sich als vorteilhaft, wenn die Summe von erster und zweiter Tiefe größer ist als der Abstand zwischen erster und zweiter Seite der Leiterplatte im Bereich der ersten und zweiten Nut. Die erste und zweite Nut weisen dann eine derartige Tiefe auf, dass im Bereich der ersten und zweiten Nut alle übereinander angeordneten Glasgewebe der Leiterplatte mit hoher Zuverlässigkeit jeweilig durch zumindest eine der beiden Nuten durchtrennt sind.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die erste und zweite Tiefe jeweilig größer ist als die Hälfte des Abstands zwischen erster und zweiter Seite der Leiterplatte im Bereich der ersten und zweiten Nut. Hierdurch wird erreicht, dass die jeweilige Nut eine Mindesttiefe aufweist und sich eine Überlappung der ersten und zweiten Nut im Bereich der Mitte der Leiterplatte ausbildet.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste und zweite Tiefe jeweilig maximal 70%, insbesondere maximal 55%, des Abstands zwischen erster und zweiter Seite der Leiterplatte im Bereich der ersten und zweiten Nut beträgt. Hierdurch wird die, durch die erste und zweite Nut bedingte, mechanische Schwächung der Leiterplatte gering gehalten.
  • Weiterhin erweist es sich als vorteilhaft, wenn dass die erste Nut eine erste Breite von mindestens 0,8mm, insbesondere von mindestens 1,0mm aufweist und die zweite Nut eine zweite Breite von mindestens 0,8mm, insbesondere von mindestens 1,0mm aufweist. Die Breite der ersten und zweiten Nut kann z.B. in Abhängigkeit des zulässigen Verschmutzungsgrades für den die Leiterplatte entsprechend Normen vorgesehen ist, gewählt werden, wobei mit steigendem Verschmutzungsgrad die Breite der Nutten zunimmt.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste Nut eine erste Breite und die zweite Nut eine zweite Breite aufweist, wobei der Abstand zwischen erster und zweiter Nut mindestens so groß ist wie die Hälfte der Summe von erster und zweiter Breite und maximal so groß ist wie das Fünffache der Summe von erster und zweiter Breite. Hierdurch wird die durch die erste und zweite Nut und bedingte mechanische Schwächung der Leiterplatte und der Platzbedarf einer mittels der Leiterplatte ausgebildeten elektrischen Schaltung gering gehalten.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste und zweite Nute eine derartige Länge und einen derartigen Verlauf aufweisen, dass zumindest alle Glasfäden aller Glasgewebe der Leiterplatte, die in Projektion in Normalenrichtung der Leiterplatte mit der ersten und mit der zweiten Metallstruktur einen Schnittpunkt aufweisen, von der ersten und/oder der zweiten Nut durchtrennt sind. Hierdurch ist sichergestellt, dass das Wachstum aller Dendrite, welche direkt entlang, von in eine Richtung von erster zur zweiter Metallstruktur verlaufenden Glasfilamenten des Glasgewebes wachsen, von zumindest eine der beiden Nuten blockiert wird.
  • Ferner erweist es sich als vorteilhaft, wenn die erste und die zweite Metallstruktur jeweilig in Form von mindestens einem Abschnitt mindestens einer jeweiligen elektrisch leitfähigen Leiterbahn ausgebildet sind. Dies stellt eine übliche Ausbildung der ersten und die zweiten Metallstruktur dar.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste Metallstruktur in Form von mindestens einem jeweiligen Abschnitt einer ersten und einer zweiten Leiterbahn, die auf unterschiedlichen Isolationsschichten angeordnet sind, ausgebildet ist, und die zweite Metallstruktur in Form von mindestens einem jeweiligen Abschnitt einer dritten und einer vierten Leiterbahn, ausgebildet ist, wobei die erste Leiterbahn auf derselben Isolationsschicht wie die dritte Leiterbahn und die zweite Leiterbahn auf derselben Isolationsschicht wie die vierte Leiterbahn angeordnet sind. Dies stellt eine übliche Ausbildung der ersten und die zweiten Metallstruktur dar.
  • Weiterhin erweist es sich als vorteilhaft, wenn die die erste und/oder die zweite Metallstruktur jeweilig zusätzlich mindestens eine durch die Leiterplatte hindurchgehende elektrisch leitfähige Durchkontaktierung mit umfasst. Dies stellt eine übliche Ausbildung der ersten und die zweiten Metallstruktur dar.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigen:
    • 1 eine Draufsicht auf eine erste Seite einer erfindungsgemäßen Leiterplatte,
    • 2 eine Draufsicht auf eine der erste Seite gegenüberliegend angeordnete zweite Seite der erfindungsgemäßen Leiterplatte und
    • 3 eine Schnittansicht der erfindungsgemäßen Leiterplatte.
  • In 1 ist eine Draufsicht auf eine erste Seite A einer erfindungsgemäßen Leiterplatte 1 dargestellt. In 2 ist eine Draufsicht auf eine der ersten Seite A gegenüberliegend angeordnete zweite Seite B der Leiterplatte 1 dargestellt, wobei 2 die Draufsicht auf die Leiterplatte 1 zeigt, wenn die in 1 dargestellte Leiterplatte 1 um 180° um eine virtuelle horizontale Achse gedreht wird. In 1 ist eine zweite Nut 9, da diese normalerweise in dieser Draufsicht nicht sichtbar wäre, gestrichelt dargestellt. Entsprechend ist in 2 eine erste Nut 8 gestichelt dargestellt. In 3 ist eine Schnittansicht der erfindungsgemäßen Leiterplatte 1, dargestellt, wobei der Schnitt durch die Leiterplatte 1 entlang der in 1 und 2 dargestellten Schnittlinie C verläuft. Die Leiterplatte 1 ist vorzugweise als Muli-Layer-Leiterplatte ausgebildet, d.h. sie weist vorzugsweise mehrere übereinander angeordnete strukturierte Metallschichten 10 auf, die durch Ihre Struktur elektrisch leitende Leiterbahnen ausbilden.
  • Die Leiterplatte 1 weist übereinander angeordnete Isolationsschichten 2 auf, die jeweilig ein Glasgewebe 11, das in eine Kunststoffmatrix 4 eingebettet ist, aufweisen. Das jeweilige Glasgewebe 11 weist miteinander verwobene Glasfäden 3 auf. Die Glasfäden 3 werden jeweilig durch mehrere Glasfilamente gebildet. Die Kunststoffmatrix liegt vorzugweise in Form einer Kunstharzmatrix vor, die insbesondere als Epoxidharzmatrix ausgebildet ist. In 1 und 2 ist ein Abschnitt des Glasgewebes 11, obwohl eigentlich in den beiden Ansichten nicht sichtbar, dargestellt. Wie in 3 dargestellt, können einige Glasfäden 3 auch einen Kontakt mit der ersten und zweite Metallstruktur 5 und 6 aufweisen.
  • Weiterhin weist die Leiterplatte 1 eine erste und eine zweite Metallstruktur 5 und 6 auf, die voneinander elektrisch isoliert angeordnet sind. Die erste und die zweite Metallstruktur 5 und 6 sind jeweilig vorzugsweise in Form von mindestens einem Abschnitt 5b', 5b'' bzw. 6b', 6b'' mindestens einer jeweiligen elektrisch leitfähigen Leiterbahn 5b bzw. 6b ausgebildet. Die erste Metallstruktur 5 ist vorzugsweise in Form von mindestens einem jeweiligen Abschnitt 5b', 5b'',5c', 5c'' einer ersten und einer zweiten Leiterbahn 5b und 5c, die auf unterschiedlichen Isolationsschichten 2 angeordnet sind, ausgebildet, und die zweite Metallstruktur 6 ist vorzugsweise in Form von mindestens einem jeweiligen Abschnitt 6b', 6b'', 6c', 6c'' einer dritten und einer vierten Leiterbahn 6b und 6c, ausgebildet ist, wobei die erste Leiterbahn 5b auf derselben Isolationsschicht 2 wie die dritte Leiterbahn 6b und die zweite Leiterbahn 5c auf derselben Isolationsschicht 2 wie die vierte Leiterbahn 6c angeordnet sind. Im Rahmen des Ausführungsbeispiels sind die erste und dritte Leiterbahn 5b und 6b im Bereich der ersten Seite A der Leiterplatte 1 angeordnet und die zweite und vierte Leiterbahn 5c und 6c im Bereich der zweiten Seite B der Leiterplatte 1 angeordnet. Die erste und dritte Leiterbahn 5b und 6b, und die zweite und vierte Leiterbahn 5c und 6c sind dabei beim Ausführungsbeispiel auf einer jeweiligen äußersten Isolationsschicht 2 der Leiterplatte 1 angeordnet.
  • Die auf einer gemeinsamen Isolationsschicht 2 angeordneten Leiterbahnen sind Bestanteil einer jeweilig strukturierten Metallschicht 10, die durch ihre Struktur die Leiterbahnen ausbildet.
  • Im Rahmen des Ausführungsbeispiels weist die erste und zweite Metallstruktur 5 und 6 auch im Inneren der Leiterplatte 1 zwischen den Isolationsschichten 2 angeordnete Leiterbahnen auf, die jeweilig in eine weitere Kunststoffmatrix 4' eingebettet sind. Die weitere Kunststoffmatrix 4' besteht vorzugsweise aus dem gleichen Kunststoff wie die Kunststoffmatrix 4 der Isolationsschicht 2. Die Schichten der Leiterplatte 1 sind stoffschlüssig miteinander verbunden.
  • Die erste und/oder die zweite Metallstruktur 5 bzw. 6 umfasst im Rahmen des Ausführungsbeispiels mindestens eine durch die Leiterplatte 1 hindurchgehende elektrisch leitfähige Durchkontaktierung 5a bzw. 6a auf. Die jeweilige Durchkontaktierung 5a bzw. 6a verbindet auf unterschiedlichen Isolationsschichten 2 angeordnete Leiterbahnen elektrisch leitend miteinander.
  • Die erste und zweite Metallstruktur 5 und 6 sind zum Aufweisen von hohen unterschiedlichen elektrischen Potentialen vorgesehen. Die elektrischen Spannungen, die zwischen den Leiterbahnen der jeweiligen Metallstruktur 5 und 6 auftreten können sind wesentlich kleiner als die elektrischen Spannungen, die zwischen der ersten und zweiten Metallstruktur 5 und 6 auftreten können. So kann die erste und zweite Metallstruktur 5 und 6 derart zueinander elektrisch beanstandet angeordnet sein, dass die elektrischen Luft- und Kriechstecken, die zwischen der ersten und zweiten Metallstruktur 5 und 6 vorhanden sind, für elektrische Spannungen vom mehr als 40V, insbesondere von mehr als 50V, ausgelegt sind.
  • Erfindungsgemäß ist, zur Verhinderung eines Ausbildens eines elektrisch leitenden Dendriten, der die erste und zweite Metallstruktur elektrisch leitend miteinander verbindet, zwischen der ersten und zweiten Metallstruktur 5 und 6 eine längliche erste und eine längliche zweite Nut 8 und 9 angeordnet, wobei die erste und zweite Nut 8 und 9 in Richtung von erster Metallstruktur 5 zur zweiter Metallstruktur 6 versetzt zueinander angeordnet sind und die erste Nut 8, ausgehend von einer ersten Seite A der Leiterplatte 1, in die Leiterplatte 1 hineinreicht und die zweite Nut 9, ausgehend von einer der ersten Seite A der Leiterplatte 1 gegenüberliegend angeordneten zweiten Seite B der Leiterplatte 1, in die Leiterplatte 1 hineinreicht, wobei die erste Nut 8 eine erste Tiefe T1 und die zweite Nut 9 eine zweite Tiefe T2 aufweist, wobei die Summe von erster und zweiter Tiefe T1 und T2 mindestens so groß ist wie der Abstand C zwischen erster und zweiter Seite A und B der Leiterplatte 1 im Bereich BE der ersten und zweiten Nut 8 und 9, d.h. es gilt T1 + T2 ≥ C.
  • Der Bereich BE der ersten und zweiten Nut 8 und 9 ist vorzugweise der Bereich zwischen der der ersten Metallstruktur 5 naheliegenden Wand 8' der ersten Nut 8 und der der zweiten Metallstruktur 6 naheliegenden Wand 9' der zweiten Nut 9.
  • Die erste und zweite Nut 8 und 9 weisen somit eine derartige Tiefe auf, dass im Bereich BE der ersten und zweiten Nut 8 und 9 alle übereinander angeordneten Glasgewebe 11 der Leiterplatte 1 jeweilig durch zumindest eine der beiden Nuten 8 und 9 durchtrennt sind. Das Wachstum der Dendrite 7 entlang der Glasfilamente des Glasgewebes 11 wird somit von zumindest eine der beiden Nuten 8 und 9 blockiert. Das Ausbilden von, durch elektrisch leitende Dendrite gebildete und entlang von Glasfilamenten der Leiterplatte verlaufenden, elektrisch leitenden Verbindungen zwischen der ersten und zweiten Metallstruktur 5 und 6 der Leiterplatte wird somit zuverlässig verhindert. Weiterhin erhöhen die erste und zweite Nut 8 und 9, da sie die Leiterplatte 1 nicht komplett durchdringen, im vollkommenen Gegensatz zu Durchgangslöchern, die zwischen erster und zweiter Metallstruktur 5 und 6 vorhandene elektrische Kriechstrecke, so dass die erster und zweiter Metallstruktur 5 und 6 mit geringerem Abstand voneinander angeordnet werden können, was zu einem reduziertem Platzbedarf einer mittels der Leiterplatte 1 ausgebildeten elektrischen Schaltung führt.
  • Vorzugsweise ist die Summe von erster und zweiter Tiefe T1 und T2 größer als der Abstand C zwischen erster und zweiter Seite A und B der Leiterplatte 1 im Bereich BE der ersten und zweiten Nut 8 und 9, d.h. es gilt T1 + T2 > C. Die erste und zweite Nut 8 und 9 weisen somit eine derartige Tiefe auf, dass im Bereich BE der ersten und zweiten Nut 8 und 9 alle übereinander angeordneten Glasgewebe 11 der Leiterplatte 1 mit hoher Zuverlässigkeit jeweilig durch zumindest eine der beiden Nuten 8 und 9 durchtrennt sind. Es bildet sich im Inneren der Leiterplatte 1 eine Überlappung U der ersten und zweiten Nut 8 und 9 aus. Hierdurch kann auch bei Auftreten von Fertigungstoleranzen der Leiterplatte 1 sicher gestellt werden, dass alle übereinander angeordneten Glasgewebe 11 der Leiterplatte 1 durch zumindest eine der beiden Nuten 8 und 9 durchtrennt sind. Die erste und zweite Tiefe T1 und T2 sind dabei vorzugsweise jeweilig größer als die Hälfte des Abstands C zwischen erster und zweiter Seite A und B der Leiterplatte 1 im Bereich BE der ersten und zweiten Nut 8 und 9. Hierdurch wird erreicht, dass die jeweilige Nut 8 bzw. 9 eine Mindesttiefe aufweist und sich die Überlappung U der ersten und zweiten Nut 8 und 9 im Bereich der Mitte der Leiterplatte 1 ausbildet.
  • Die erste und zweite Tiefe T1 und T2 beträgt vorzugsweise jeweilig maximal 70%, insbesondere maximal 55%, insbesondere maximal 52% des Abstands C zwischen erster und zweiter Seite A und B der Leiterplatte 1 im Bereich BE der ersten und zweiten Nut 8 und 9. Hierdurch wird die durch die erste und zweite Nut 8 und 9 bedingte mechanische Schwächung der Leiterplatte 1 gering gehalten.
  • Die erste Nut 8 weist vorzugsweise eine erste Breite D1 von mindestens 0,8mm, insbesondere von mindestens 1,0mm auf und die zweite Nut 9 weist vorzugsweise eine zweite Breite D2 von mindestens 0,8mm, insbesondere von mindestens 1,0mm auf. Die jeweilige Breite der ersten und zweiten Nut 8 und 9 kann z.B. in Abhängigkeit des zulässigen Verschmutzungsgrades, für den die Leiterplatte 1 entsprechend Normen vorgesehen ist, gewählt werden, wobei mit steigendem Verschmutzungsgrad die zu wählende Breite der Nutten zunimmt.
  • Der Abstand E zwischen erster und zweiter Nut 8 und 9 ist vorzugsweise mindestens so groß ist wie die Hälfte der Summe von erster und zweiter Breite D1 und D2 und maximal so groß ist wie das Fünffache der Summe von erster und zweiter Breite D1 und D2, d.h. es gilt 0,5·(D1+D2) ≤ E ≤ 5·(D1+D2). Hierdurch wird die durch die erste und zweite Nut 8 und 9 bedingte mechanische Schwächung der Leiterplatte 1 und der Platzbedarf einer mittels der Leiterplatte 1 ausgebildeten elektrischen Schaltung gering gehalten.
  • Es sei angemerkt, dass die erste und zweite Breite D1 und D2 gleich oder unterschiedlich sein können. Weiterhin sei angemerkt, dass die erste und zweite Breite D1 und D2 vorzugsweise jeweilig maximal 10mm betragen.
  • Die erste und zweite Nute 8 und 9 weisen vorzugsweise eine derartige Länge und einen derartigen Verlauf auf, dass zumindest alle Glasfäden 3 aller Glasgewebe 11 der Leiterplatte 1, die in Projektion in Normalenrichtung N der Leiterplatte 1 mit der ersten und mit der zweiten Metallstruktur 5 und 6 einen Schnittpunkt aufweisen, von der ersten und/oder der zweiten Nut 8 und 9 durchtrennt sind. Hierdurch ist sichergestellt, dass das Wachstum aller Dendrite, welche entlang, direkt in eine Richtung von erster zur zweiter Metallstruktur verlaufenden, Glasfilamenten des Glasgewebes 11 wachsen, von zumindest eine der beiden Nuten 8 und 9 blockiert wird.
  • Die erste und/oder zweite Nut 8 bzw. 9 kann mit einem elektrisch nicht leitenden Material 12, wie z.B. einem Kunststoff (z.B. Epoxidharz) verfüllt sein. Vorzugsweise wird als Füllmaterial 12 für die erste und/oder zweite Nut 8 bzw. 9, das gleiche Material verwendet aus dem die Kunststoffmatrix 4 der Leiterplatte 1 ausgebildet ist. Durch das Verfüllen der jeweiligen Nut 8 bzw. 9 mit einem elektrisch nicht leitenden Material 12 kann, bei Verwendung der Leiterplatte 1 in Schmutzpartikel aufweisender Umgebung, das Füllen der jeweiligen Nut 8 bzw. 9 mit Schmutzpartikeln verhindert werden. Weiterhin wird bei Verwendung eines entsprechend festen Stoffes (z.B. Epoxidharz) als Füllmaterial 12, die durch die jeweilige Nut 8. bzw. 9 bedingte mechanische Schwächung der Leiterplatte 1, wesentlich reduziert.
  • Die erste und zweite Nut 8 und 9 werden vorzugsweise durch Fräsen in Leiterplatte 1 eingebracht.
  • Die erste Nut 8 weist eine in der Leiterplatte 1 angeordnete Bodenfläche 8a und die und zweite Nut 9 weist eine in der Leiterplatte 1 angeordnete Bodenfläche 9b auf. Im Rahmen des Ausführungsbeispiels weist, wie 3 dargestellt, der Querschnitt der jeweilige Bodenfläche 8a bzw. 9a einem ebenen Verlauf auf, was nicht notweniger Weise so sein braucht. Der Querschnitt der jeweilige Bodenfläche 8a bzw. 9a kann z.B. auch V-förmig ausgebildet sein. Weiterhin kann der gesamte Querschnitt der jeweilige Nut eine beliebige Form aufweisen und z.B. auch V-förmig ausgebildet sein. Unter der Tiefe der jeweiligen Nut 8 bzw. 9 wird im Sinne der Erfindung die Tiefe bis zum tiefsten Punkt des Querschnitts der jeweiligen Nut 8 bzw. 9 verstanden.
  • Es sei an dieser Stelle angemerkt, dass selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.

Claims (11)

  1. Leiterplatte (1) mit übereinander angeordneten Isolationsschichten (2), die jeweilig ein Glasgewebe (11), das in eine Kunststoffmatrix (4) eingebettet ist, aufweisen, und mit einer ersten und einer zweiten Metallstruktur (5,6), die voneinander elektrisch isoliert angeordnet sind, wobei zur Verhinderung eines Ausbildens eines elektrisch leitenden Dendriten (7), der die erste und zweite Metallstruktur (5,6) elektrisch leitend miteinander verbindet, zwischen der ersten und zweiten Metallstruktur (5,6) eine erste und eine zweite Nut (8,9) angeordnet sind, wobei die erste und zweite Nut (8,9) in Richtung von erster zur zweiter Metallstruktur (5,6) versetzt zueinander angeordnet sind und die erste Nut (8), ausgehend von einer ersten Seite (A) der Leiterplatte (1), in die Leiterplatte (1) hineinreicht und die Leiterplatte (1) nicht komplett durchdringt, und die zweite Nut (9), ausgehend von einer der ersten Seite (A) der Leiterplatte (1) gegenüberliegend angeordneten zweiten Seite (B) der Leiterplatte (1), in die Leiterplatte (1) hineinreicht und die Leiterplatte (1) nicht komplett durchdringt,, wobei die erste Nut (8) eine erste Tiefe (T1) und die zweite Nut (9) eine zweite Tiefe (T2) aufweist, wobei die Summe von erster und zweiter Tiefe (T1,T2) mindestens so groß ist wie der Abstand (C) zwischen erster und zweiter Seite (A,B) der Leiterplatte (1) im Bereich (BE) der ersten und zweiten Nut (8,9), wobei die erste und/oder zweite Nut (8,9) mit einem elektrisch nicht leitenden Material (12) verfüllt ist.
  2. Leiterplatte (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Summe von erster und zweiter Tiefe (T1 ,T2) größer ist als der Abstand (C) zwischen erster und zweiter Seite (A,B) der Leiterplatte (1) im Bereich (BE) der ersten und zweiten Nut (8,9).
  3. Leiterplatte (1) nach Anspruch 2, dadurch gekennzeichnet, dass die erste und zweite Tiefe (T1,T2) jeweilig größer ist als die Hälfte des Abstands (C) zwischen erster und zweiter Seite (A,B) der Leiterplatte (1) im Bereich (BE) der ersten und zweiten Nut (8,9).
  4. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste und zweite Tiefe (T1,T2) jeweilig maximal 70%, insbesondere maximal 55%, des Abstands (C) zwischen erster und zweiter Seite (A,B) der Leiterplatte (1) im Bereich (BE) der ersten und zweiten Nut (8,9) beträgt.
  5. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Nut (8) eine erste Breite (D1) von mindestens 0,8mm, insbesondere von mindestens 1,0mm aufweist und die zweite Nut (9) eine zweite Breite (D2) von mindestens 0,8mm, insbesondere von mindestens 1,0mm aufweist.
  6. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Nut (8) eine erste Breite (D1) und die zweite Nut (9) eine zweite Breite (D2) aufweist, wobei der Abstand (E) zwischen erster und zweiter Nut (8,9) mindestens so groß ist wie die Hälfte der Summe von erster und zweiter Breite (D1,D2) und maximal so groß ist wie das Fünffache der Summe von erster und zweiter Breite (D1,D2).
  7. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste und die zweite Nut (8,9) eine derartige Länge und einen derartigen Verlauf aufweisen, dass zumindest alle Glasfäden (3) aller Glasgewebe (11) der Leiterplatte (1), die in Projektion in Normalenrichtung (N) der Leiterplatte (1) mit der ersten und mit der zweiten Metallstruktur (5,6) einen Schnittpunkt aufweisen, von der ersten und/oder der zweiten Nut (8,9) durchtrennt sind.
  8. Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste und die zweite Metallstruktur (5,6) jeweilig in Form von mindestens einem Abschnitt (5b',5b'',5c',5c'',6b',6b'',6c',6c'') mindestens einer jeweiligen elektrisch leitfähigen Leiterbahn (5b,5c,6b,6c) ausgebildet sind.
  9. Leiterplatte (1) nach Anspruch 8, dadurch gekennzeichnet, dass die erste Metallstruktur (5) in Form von mindestens einem jeweiligen Abschnitt (5b`,5b'',5c`,5c'') einer ersten und einer zweiten Leiterbahn (5b,5c), die auf unterschiedlichen Isolationsschichten (2) angeordnet sind, ausgebildet ist, und dass die zweite Metallstruktur (6) in Form von mindestens einem jeweiligen Abschnitt (6b`,6b'',6c`,6c'') einer dritten und einer vierten Leiterbahn (6b,6c), ausgebildet ist, wobei die erste Leiterbahn (5b) auf derselben Isolationsschicht wie die dritte Leiterbahn (6b) und die zweite Leiterbahn (5c) auf derselben Isolationsschicht wie die vierte Leiterbahn (6c) angeordnet sind.
  10. Leiterplatte (1) nach Anspruch 9, dadurch gekennzeichnet, dass die erste und dritte Leiterbahn (5b,6b) im Bereich der ersten Seite (A) der Leiterplatte (1) angeordnet sind und die zweite und vierte Leiterbahn (5c,6c) im Bereich der zweiten Seite (B) der Leiterplatte (1) angeordnet sind.
  11. Leiterplatte (1) nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die erste und/oder die zweite Metallstruktur (5,6) jeweilig zusätzlich mindestens eine durch die Leiterplatte (1) hindurchgehende elektrisch leitfähige Durchkontaktierung (5a,6a) mit umfasst.
DE102016107085.8A 2016-04-18 2016-04-18 Leiterplatte mit übereinander angeordneten Isolationsschichten Active DE102016107085B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016107085.8A DE102016107085B4 (de) 2016-04-18 2016-04-18 Leiterplatte mit übereinander angeordneten Isolationsschichten
CN201710252459.4A CN107360665B (zh) 2016-04-18 2017-04-18 包括上下设置的绝缘层的印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016107085.8A DE102016107085B4 (de) 2016-04-18 2016-04-18 Leiterplatte mit übereinander angeordneten Isolationsschichten

Publications (2)

Publication Number Publication Date
DE102016107085A1 DE102016107085A1 (de) 2017-10-19
DE102016107085B4 true DE102016107085B4 (de) 2024-03-14

Family

ID=59980991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107085.8A Active DE102016107085B4 (de) 2016-04-18 2016-04-18 Leiterplatte mit übereinander angeordneten Isolationsschichten

Country Status (2)

Country Link
CN (1) CN107360665B (de)
DE (1) DE102016107085B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020115794B3 (de) * 2020-06-16 2021-07-01 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit übereinander angeordneten Leiterschichten
CN113507790A (zh) * 2021-05-24 2021-10-15 昆山沪利微电有限公司 一种防短路高电压线路板及其制作方法
CN114423164A (zh) * 2022-01-29 2022-04-29 沪士电子股份有限公司 一种防电子迁移失效的pcb板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647916C2 (de) 1996-11-20 1999-02-18 Ilfa Industrieelektronik Und L Leiterplattenanordnung
DE102004062441B3 (de) 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
EP1639869B1 (de) 2003-06-23 2007-04-18 Korstens & Goossens GmbH Leiterplatte
US20070281499A1 (en) 2006-05-30 2007-12-06 Kiyomi Muro Printed wiring board, its bending method, and electronic apparatus
WO2008113767A2 (en) 2007-03-16 2008-09-25 Tourne Technologies Bv Method of manufacturing a printed circuit board
EP2040520A1 (de) 2007-09-18 2009-03-25 CT-Concept Technologie AG Leiterkarte und Verfahren zum Erhöhen der Widerstandsfähigkeit einer Leiterkarte gegen eine Bildung von leitfähigen Filamenten
DE102013216493A1 (de) 2013-08-20 2015-02-26 Zf Friedrichshafen Ag Leiterplatte mit einem ersten starren Leiterplattenabschnitt und einem zweiten starren Leiterplattenabschnitt und Verfahren zum Bereitstellen der Leiterplatte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56117476U (de) * 1980-02-09 1981-09-08
JP2001177247A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 多層プリント配線板及び製造方法
CN101360391B (zh) * 2007-07-31 2010-09-01 俞宛伶 印刷线路板埋入式电容结构
CN201881597U (zh) * 2010-09-21 2011-06-29 广东生益科技股份有限公司 利于改善caf的多层板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647916C2 (de) 1996-11-20 1999-02-18 Ilfa Industrieelektronik Und L Leiterplattenanordnung
EP1639869B1 (de) 2003-06-23 2007-04-18 Korstens & Goossens GmbH Leiterplatte
DE102004062441B3 (de) 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
US20070281499A1 (en) 2006-05-30 2007-12-06 Kiyomi Muro Printed wiring board, its bending method, and electronic apparatus
WO2008113767A2 (en) 2007-03-16 2008-09-25 Tourne Technologies Bv Method of manufacturing a printed circuit board
EP2040520A1 (de) 2007-09-18 2009-03-25 CT-Concept Technologie AG Leiterkarte und Verfahren zum Erhöhen der Widerstandsfähigkeit einer Leiterkarte gegen eine Bildung von leitfähigen Filamenten
US7989705B2 (en) 2007-09-18 2011-08-02 Ct-Concept Holding Ag Circuit card and method for increasing the resistance of a circuit card to the formation of conductive filaments
DE102013216493A1 (de) 2013-08-20 2015-02-26 Zf Friedrichshafen Ag Leiterplatte mit einem ersten starren Leiterplattenabschnitt und einem zweiten starren Leiterplattenabschnitt und Verfahren zum Bereitstellen der Leiterplatte

Also Published As

Publication number Publication date
CN107360665B (zh) 2021-05-11
CN107360665A (zh) 2017-11-17
DE102016107085A1 (de) 2017-10-19

Similar Documents

Publication Publication Date Title
DE4002025C2 (de) Leiterplatte
DE102016107085B4 (de) Leiterplatte mit übereinander angeordneten Isolationsschichten
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE102016216308B4 (de) Leiterplatte und Verfahren zu deren Herstellung
EP2040520B1 (de) Leiterkarte und Verfahren zum Erhöhen der Widerstandsfähigkeit einer Leiterkarte gegen eine Bildung von leitfähigen Filamenten
DE102005006280B4 (de) Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
DE112015006115T5 (de) Leadframe und Chipgehäuse mit Leadframe
DE102014115655A1 (de) Umverteilungsschicht und Verfahren zur Bildung einer Umverteilungsschicht
WO2022148594A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE102011106648A1 (de) Tragbarer Datenträger mit Antenne
DE102008058003A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102013108213A1 (de) Optoelektronisches Bauelement
DE102017107116A1 (de) Substrat mit einem Ecken aufweisenden ersten Metallschichtbereich
DE102014220533B4 (de) Wärmeableitende Leiterplatte und Herstellungsverfahren davon
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP2200411A1 (de) Leiterplatte
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE102017217797A1 (de) Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte
DE102019218444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102020115794B3 (de) Leiterplatte mit übereinander angeordneten Leiterschichten
DE202017100537U1 (de) Elektrischer Leiter
DE102016226257A1 (de) Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte
WO2024149561A1 (de) Flexible leiterplatte, steuerungseinrichtung und verfahren zum herstellen einer flexiblen leiterplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division